KR20210008674A - 형태 문법을 활용한 qpu 매핑 최적화 방법 및 양자 회로 최적화 방법 - Google Patents

Abstract

형태 문법을 활용한 QPU 매핑 최적화 방법 및 양자 회로 최적화 방법이 개시된다.

Description

형태 문법을 활용한 QPU 매핑 최적화 방법 및 양자 회로 최적화 방법 {Method and apparatus to optimize the quantum processing unit mapping process and quantum circuit optimization using shape grammar}

본 발명은 형태 문법을 활용한 QPU(Quantum Processing Unit) 매핑 최적화 방법 및 양자 회로 최적화 방법에 관한 것이다.

양자 컴퓨터(Quantum Computer)는, 기존의 고전 컴퓨터와 패러다임을 달리 하는 완전히 새로운 개념의 계산기이다. 기존의 고전 컴퓨터는 고전 역학에 기반을 두고 있으며, 모든 계산은 한 번에 한 단계씩 이루어진다. 그러나, 양자 컴퓨터는 양자 역학에 기반을 두고 있으며, 모든 계산이 병렬적으로 한 번에 모두 이루어진다.

양자 컴퓨터가 병렬적으로 정보를 처리할 수 있는 이유는 다음과 같다.

원자보다 작은 물질은 파동과 입자의 두 가지 성질을 함께 가질 수 있으며 동시에 여러 곳에 존재할 수 있다 (이 사실은 양자역학에서 이미 설명되었다). 이것을 중첩상태라고 부른다. 중첩상태를 활용하면 1개의 비트가 처리할 수 있는 정보량을 2의 제곱수로 증가시킬 수 있다. 기존의 고전 컴퓨터에서 2개의 비트가 2개의 정보량밖에 처리할 수 없었다면, 양자 컴퓨터는 2개의 비트가 서로 얽혀있으므로(중첩되어 있으므로) 동시에 4개의 정보량을 병렬 처리할 수 있다 [(00), (01), (10), (11)]. 만일 양자컴퓨터에 더 많은 비트가 존재한다면 2의 제곱수의 정보량을 병렬 처리할 수 있게 되는 것이다.

따라서 양자 컴퓨터의 '비트'는, 고전 컴퓨터의 '비트(bit)[정보량 단위]'와 차원을 달리하는 개념이므로 이를 '큐빗(Qubit)'라는 새로운 정보량 단위로 부르고 있다.

즉, 앞에서 설명한 내용을 '큐빗'의 단위로 다시 설명하면, 2개의 큐빗이 존재하면 4개의 정보량[(00), (01), (10), (11)]을 병렬 처리할 수 있다는 것이다. 3개의 큐빗이 존재하면 2의 3제곱수인8개의 정보량을 병렬 처리할 수 있다.

따라서 소인수분해 등의 복잡한 문제(Complex Problem) 1개를 기존의 슈퍼컴퓨터가 처리하는데 10억 년이 걸린다면, 이상적인 양자 컴퓨터는 단 몇백초라는 혁신적으로 짧은 시간 안에 복잡한 문제를 풀어낼 수 있다. 그러나 이상적인 양자 컴퓨터는 1만개 - 1백만개의 큐빗을 가져야 하지만, 기술적 문제로 인해 현재의 양자 컴퓨터는 100개 이내의 큐빗만을 갖추고 있다. 이상적인 양자 컴퓨터는 현재로부터 약 20여년이 지난 후에 구현 가능할 것으로 예측되며, 따라서 복잡한 계산을 현재의 조악한 양자 컴퓨터로 구현하기 위한 여러 대안들이 도출되었다.

현재 IBM 및 D-Wave, Rigetti 등에서 양자 컴퓨터를 선보였다. IBM은 양자 회로(Quantum Circuit)로 구동되는 양자 컴퓨터를 개발하여 클라우드 서비스 하고 있으며, D-Wave는 양자 어닐링(Quantum Annealing)으로 구동되는 양자 컴퓨터를 개발하여 역시 클라우드 서비스 하고 있다.

본 발명은 양자 회로 최적화문제에 결부된 다양한 문제를 기하학적 특징에 맞춰 효율적으로 해결할 수 있는, 특히 형태의 변형 및 대칭성을 효율적으로 찾아내는 형태 문법(Shape Grammar)의 방법을 통해 해결할 수 있는 형태 문법을 활용한 QPU 매핑 최적화 방법 및 양자 회로 최적화 방법을 제공하기 위한 것이다.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.

본 발명의 일 측면에 따르면, 양자 회로 최적화 문제에 결부된 양자 회로 최적화 및 QPU 매핑에 관한 최적화 문제를 기하학적 특징에 맞춰 해결하는 방법, 구체적으로 형태의 변형 및 대칭성을 효율적으로 찾아내는 형태 문법(Shape Grammar)의 방법을 통해 최적화하는 방법이 제공된다.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.

본 발명의 실시예에 따르면, 양자 회로 최적화문제에 결부된 다양한 문제를 기하학적 특징에 맞춰 효율적으로 해결할 수 있는, 특히 형태의 변형 및 대칭성을 효율적으로 찾아내는 형태 문법(Shape Grammar)의 방법을 통해 해결할 수 있다.

도 1에는 4개 큐빗을 이용한 양자 회로(Quantum Circuit)의 예.
도 2는 도 1의 양자 회로와 동일한 연산 결과를 보여주는 양자 회로의 예.
도 3 및 도 4는 IBM의 ibmqx4양자 컴퓨터 하드웨어의 큐빗 연결의 예.
도 5는 QUBO 매트릭스 생성 예제를 나타낸 도면.
도 6은 QPU 하드웨어의 예.
도 7은 양자 어닐링 방식의 QPU의 큐빗 하드웨어적 연결 모습을 예시한 도면.
도 8은 형태 문법을 이용하여 전통문양을 생성한 예.
도 9는 본 발명의 처리 알고리즘.
도 10은 문법화에 필요한 요소의 예.
도 11은 형태를 찾는 프로세스를 구현한 알고리즘의 예.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 발명은 양자 회로(Quantum Circuit) 기반의 양자컴퓨팅의 구현을 위하여 반드시 필요한 "큐빗(Qubit) 매핑 프로세스" 최적화와 "양자 회로 최적화" 방법 및 시스템에 관한 것이다. 또한 본 발명은 양자 어닐링(Quantum Annealing) 기반의 양자컴퓨팅 구현을 위하여 반드시 필요한 "QPU 매핑(Quntum Processing Unit(QPU) Mapping) 프로세스" 최적화 방법 및 시스템에 관한 것이다.

본 발명에서는 양자 회로 최적화문제에 결부된 이 두가지 최적화 문제((1)양자 회로 최적화 및 (2)QPU 매핑)를, 기하학적 특징에 맞춰 해결하는 방법을 제안하고자 한다. 구체적으로, 형태의 변형 및 대칭성을 효율적으로 찾아내는 형태 문법(Shape Grammar)의 방법을 통해 최적화하는 방법을 제안하고자 한다.

일 예로, IBM은 양자 회로(Quantum Circuit)로 구동되는 양자 컴퓨터를 개발하여 클라우드 서비스하고 있다. 양자 회로란 양자 컴퓨팅을 위해서, 큐빗들의 상태를 제어하는 일련의 논리 게이트(Logic Gate)들을 갖춘 회로를 뜻한다. 즉, 양자 회로 1개가 1개의 계산에 필요한 여러 논리(Logic)들이 함께 연결된 형태라고 볼 수 있다. 이 게이트들은 시간 순서대로 배열되어 있으며, 큐빗들 간의 얽힘(중첩)등을 제어하는 기능을 갖추고 있다. 각 게이트들의 작동을 통해서 연산을 수행하며, 맨 마지막에 큐빗들의 상태를 측정(Measure)함을 통해 결과값을 도출해낸다. 양자 회로에서의 가로줄 1개는 큐빗1개에 대응되며, 따라서 가로줄의 개수는 큐빗의 개수와 동일하다. [참고로, 큐빗들의 얽힘 상태는 측정(Measure)하는 순간 모두 망가져버리기 때문에 게이트들의 연산이 진행되는 중에 중간 결과 값을 측정해낼 수 없으며, 중간에 큐빗들의 얽힘 상태를 복사하는 것도 불가능하다]

앞서 설명한 것처럼, 이상적인 양자 컴퓨터 하드웨어는 100,000개 내지는 10,000개의 큐빗이 구현된 형태여야 하지만, 현실적인 기술 제약으로 인해 현재의 양자 컴퓨터는 100개 내외의 큐빗이 구현된 수준이다. 특히 IBM의 IBM Q Experience 및 Qiskit 클라우드 서비스를 통해 범용적으로 접근하여 활용할 수 있는 양자 컴퓨터들은 5개 내지는 20개 미만의 큐빗이 물리적으로 서로 연결된 조악한 하드웨어의 형태를 벗어나지 못하고 있다. 이상적인 양자 컴퓨터 하드웨어가 구현되는데 약 20년의 기간이 더 필요할 것으로 내다보고 있다.

게다가 큐빗은 병렬적인 정보 처리를 가능하게 하지만, 큐빗들의 상태 변화를 의도적으로 일으켜서 연산을 수행하는, 개개의 논리 게이트(Logic Gate)의 연산은 큐빗의 정보처리량의 압도적인 능력에 비하여 상대적으로 많은 시간을 필요로하기 때문에, 비록 이상적인 양자 컴퓨터 하드웨어가 구현된다 할 지라도 논리 게이트의 갯수를 대폭 줄이는 양자 회로 최적화(Quantum Circuit Optimization) 과정은 반드시 필요하다. 더구나 현재의 조악한 수준의 양자 컴퓨터에서, 양자 회로 최적화의 중요성은 더할 나위 없다.

1개의 논리 회로를 양자 회로의 논리 게이트들로 나타내면, 수많은 논리 게이트가 시간 순서대로 배열된다. 하다마드 게이트(Hadamard Gate), SWAP 게이트(SWQP Gate), 및 씨낫 게이트(CNOT Gate = C-NOT Gate = Controlled NOT Gate)등이 이에 해당한다. 수십개의 논리 게이트가 1개의 양자 회로를 구현되도록 회로를 설계했다고 하면, 개중에 복수개의 논리 게이트들이 1개의 논리 게이트로 한번에 처리될 수 있는 불필요한 게이트들일 가능성이 매우 높다.

도 1에는 4개 큐빗을 이용한 양자 회로(Quantum Circuit)의 예가 도시되어 있다. 여기서, q0번 부터 q3번까지 4개의 큐빗이 사용되고 있으며, q0, q1, q2, q3은 큐빗의 일련번호이다

H박스는 하다마드 게이트(Hadamard Gate)라는 이름의 논리 게이트(Logic Gate) 이며, 검은 점에서 수직으로 선이 내려가는 것이, 씨낫 게이트(CNOT Gate)라는 이름의 논리 게이트이다. 가로선은 각 큐빗의 연산 내역을 나타내고 있다.

연산은 왼쪽부터 오른쪽으로 시간 순서대로 진행된다.

즉, 현재의 회로에서, 처음에는 맨 왼쪽의 하다마드 게이트(Hadamard Gate) 4개의 연산이 각 큐빗에서 수행되고, 그 다음으로 왼쪽에서 첫번째의 씨낫 게이트(CNOT Gate)의 연산이 두개의 큐빗에 대해서 수행된다.

그 다음으로는 두번째 씨낫 게이트의 연산 순으로 진행되어 맨 마지막에는 맨 오른쪽의 두개의 하다마드 게이트의 계산으로 연산이 종료된다.

(IBM 시스템에서는 맨 마지막에 측정(Measure)박스를 따로 표시하지 않았는데, 일반적으로 맨 오른쪽에는 모든 큐빗의 상태를 측정하는 측정(Measurement) 박스가 존재한다. 측정(Measurement)이 이루어지면 양자 상태가 모두 붕괴하기 때문에, 되돌릴 수 없다. 따라서 논리 게이트라고 부르지 않는다).

도 1에 6개의 씨낫 게이트(CNOT Gate)가 보이는데, 제일 왼쪽의 첫번째 씨낫 게이트는 q0번 큐빗과 q3번 큐빗을 연결하고 있다(왼쪽에서 두번째 씨낫 게이트는 q0번 큐빗과 q2번 큐빗을 연결하고 있다).

만일 현재 할당받아 사용하는 양자 컴퓨터 하드웨어에 q0번 큐빗과 q3번 큐빗이 물리적(하드웨어적)으로 연결되어있지 않다면, 본 계산을 수행하기 위해, q0번 큐빗과 q3번 큐빗 대신, 연결되어있는 다른 큐빗으로 우회해서 계산하는 방식으로 연산이 진행될 것이다.

이 과정은 추가의 연산량을 필요로 하므로, 연산 속도를 크게 저하시킨다.

따라서 현재 할당받아 사용하는 양자 컴퓨터 하드웨어의 물리적 연결에 맞춰서 본 양자 회로를 최적화할 필요가 있다

도 2는 도 1의 양자 회로와 동일한 연산 결과를 보여주는 양자 회로의 예를 나타낸다. 도 2의 양자 회로는 최적화된 양자회로이며, 6개의 씨낫 게이트가 사실상 불필요했다는 것을 보여준다

현재의 최적화 방법은 단순히 기하학적인 대칭 구조에 의해 이루어지고 있다

특히 본 최적화 방법은, 현재 할당받아 사용하고 있는 양자 컴퓨터 하드웨어의 큐빗간 연결을 고려하지 않고 진행되고 있다.

단순히 논리 게이트(Logic Gate)들의 대칭성 및 중복성만을 고려하여 진행되고 있다.

요약하면, 양자 회로 최적화는, 1) 이처럼 여러개의 논리 게이트 중에 1개의 논리 게이트로 처리될 수 있는 것이 있는지를 판단하여 불필요한 논리 게이트를 줄이는 과정을 말한다.

2) 또한 현재의 기술상의 문제로 인해, 동일하게 5개의 큐빗이 구현되어 있는 하드웨어라 할 지라도, 사용하는 양자 컴퓨터 하드웨어에 따라 모든 큐빗이 서로 연결되어 있지 않을 수 있다. 즉, 큐빗의 연결 구조가 서로 다르기 때문에, 지금 할당받아 사용할 수 있는 양자 컴퓨터 하드웨어의 종류에 따라 양자 회로의 배열도 다르게 디자인되어야 한다.

도 3 및 도 4는 IBM의 ibmqx4양자 컴퓨터 하드웨어의 큐빗 연결의 예이다.

0번 큐빗부터 4번 큐빗까지, 총 5개의 큐빗을 사용할 수 있다. 그러나, 0번 큐빗과 4번 큐빗이 연결되어있지 못하며, 1번 큐빗과 3번 큐빗도 연결되어있지 않다.

게다가 0번 큐빗과 1번 큐빗의 연결은 1번 큐빗 → 0번 큐빗으로 이어지는 1방향의 연결 뿐이다.

즉, 0번 큐빗에서 1번 큐빗으로 이어지는 연결의 양자 회로를 구현했다면, 3번 큐빗에 '0번'을 가상으로 붙이고, 4번 큐빗에 '1번'을 가상으로 붙이는 방법으로 우회 연산해야 가능하다.

따라서, 미리 이런 물리적(하드웨어적) 연결을 숙지하고, 그에 맞는 양자 회로를 맞춤화해야 불필요한 우회 연산을 미연에 방지할 수 있다. 혹은 설계한 양자 회로에 맞는 다른 양자 컴퓨터 하드웨어를 추천하는 것도 가능하다.

즉, 어떤 하드웨어는 0번 큐빗과 1번 큐빗이 물리적(하드웨어적)으로 서로 연결되어있을 수 있지만, 어떤 하드웨어는 서로 연결되어있지 않을 수도 있다. 또한 큐빗간의 연결이 양방향일 수도 있지만, 초창기 양자 컴퓨터 하드웨어는 일방향의 연결만 되어있다. 이렇듯 물리적(하드웨어적)인 연결이 양자 회로 구현에 중요한 까닭은, 양자 회로에서 가로줄 간에 연결된 세로줄(논리 게이트들)이 결국 물리적 연결 여부에 따라 다르게 디자인되어야 하기 때문이다. 즉, 만일 0번 큐빗과 1번 큐빗이 하드웨어적으로 연결되어있지 않은데 논리 게이트가 0번 큐빗 가로줄과 1번 큐빗 가로줄을 잇고 있다면, 양자 회로 연산 과정에서 논리 게이트의 연산에 더 많은 불필요한 시간을 소모하게 된다 (이렇게 양자 회로가 물리적으로 연결되어있지 않은 큐빗들을 연결하게되는 경우, 큐빗들의 번호를 가상으로 다르게 붙여 논리 게이트의 연산을 수행하는 회피 방법이 구현되어 있으나, 연산량이 늘어나게 되는 것을 피할 수 없다)

현재 IBM에서 클라우드 서비스하고 있는 양자 컴퓨터 하드웨어의 경우 4개 이상의 다른 구조로 구현된 양자 컴퓨터 하드웨어가 현재 서비스되고 있을 정도로, 매번 양자 컴퓨터가 서로 다른 방식으로 구현되고 있다. 따라서 현재 할당받아 사용하는 양자 컴퓨터 하드웨어의 물리적(하드웨어적) 특징에 맞춰서 양자 회로를 최적화하는 자동화된 방법이 필수적이다.

따라서 (1)에서 설명한 것처럼, 최적화 과정은 단순히 양자 회로의 불필요한 논리 게이트들을 통폐합시키는 과정도 포함하지만, (2)에서 설명한 것과 같이, 양자 컴퓨터의 하드웨어적 제약사항에 맞춰서 게이트들의 연결을 맞춤화하는 과정도 포함한다

즉, 양자 회로 최적화문제는 양자 회로의 불필요한 논리 게이트들을 통폐합 시키는 문제, 양자 컴퓨터의 하드웨어적 제약사항에 맞춰서 게이트들의 연결과정을 맞춤화하는 문제를 뜻한다고 할 수 있다.

본 발명에서는 두 가지 최적화 문제 중 '(1)양자 회로 최적화문제'에 결부된 이 두 가지 문제를, 기하학적 특징에 맞춰 효율적으로 해결할 수 있는 방법을 제안하고자 한다. 특히 형태의 변형 및 대칭성을 효율적으로 찾아내는 형태 문법(Shape Grammar)의 방법을 통해 해결하고자 한다.

D-Wave는 양자 어닐링(Quantum Annealing)으로 구동되는 양자 컴퓨터를 개발하여 클라우드 서비스하고 있다. 양자 어닐링 방식의 QPU(Quantum Processing Unit)도 기본적으로 IBM의 양자 회로(Quantum Circuit) 기반의 양자 컴퓨터와 동일한 이론적 배경으로 구현되어 있다.

고전 컴퓨팅에서 사용하는 일반적인 많은 논리(Logic)들을 양자 컴퓨터에서 실행시키기 위해서는, 논리 게이트들이 연결된 형태로 회로를 설계해서 계산할 수 있는 IBM의 양자 회로를 활용해야 한다. 반면에 양자 어닐링은 Ising Problem으로 표현될 수 있거나 QUBO(Quadratic Unconstrained Binary Optimization) Problem으로 표현 가능한 문제만 해결해줄 수 있다. 즉, 양자 회로가 양자 어닐링을 활용하는 방법보다 훨씬 범용적이다.

양자 어닐링은, 양자의 온도를 높인 뒤에 낮추는 방식으로 양자의 에너지량을 조절하여 가장 낮은 에너지의 양자 얽힘상태를 읽어내는 형태로 솔루션을 찾아낸다. 이 때 가장 낮은 에너지에서의 얽힘상태가 곧 최적의 솔루션 혹은 '가능한' 솔루션이라고 판단되는 솔루션이다. 최적의 솔루션이 아닌 '가능한' 솔루션이라고 판단될 수도 있는 이유는 하드웨어의 오차(Error)로 인해 낮은 에너지에서의 얽힘상태가 꼭 최적의 솔루션은 아닐 수도 있기 때문이다. (하드웨어의 오차를 줄이는 방법은 여러가지가 소개되어 있으나, 본 발명과는 직접적인 연관이 없으므로 더 기술하지 않는다)

양자 어닐링은 이처럼 에너지 량에 따라 최적의 해(솔루션)를 찾아내는 방식이므로, 최적화 문제를 해결하는 문제(최적 해를 찾는 문제)에 적용하기 적합하다.

양자 어닐링에서는, Ising Problem 혹은 QUBO Problem으로 표현된 문제(수식)를 큐빗들이 연결된 하드웨어인 QPU에 초기값으로 매핑하는 과정이 반드시 이행되어야 한다.

도 5에는 QUBO 매트릭스 생성 예제가 예시되어 있다.

이와 관련하여 웹사이트 ""에서 구체적으로 확인할 수 있다.

이 매트릭스를 도 6의 QPU 하드웨어에 임베딩해야 한다. 도 6에서 각 원(큐빗)에 값을 매핑해야 한다

QPU 매핑 문제와 관련하여, Ising Problem 및 QUBO Problem를 해결하는데 특화된 양자 어닐링 방식의 양자 컴퓨터는, 앞서 설명한 것과 같은 양자 회로(Quantum Circuit)를 직접 디자인할 필요는 없다. 다만 공식(Formula)을 디자인한 후에, Ising 매트릭스 혹은 QUBO 매트릭스로 변형하는 과정을 거쳐야 한다. 이렇게 변형된 매트릭스 내부의 숫자는 QPU(Quantum Processing Unit)의 큐빗에 하나 하나 매핑되어야 한다. 이것은 하나의 공식을 QPU에 임베딩하는 과정이며, 구체적으로 "QPU에 값을 매핑한다"고 한다. 문제는 IBM의 양자 회로 방식의 양자 컴퓨터 하드웨어와 마찬가지로, 양자 어닐링 방식의 QPU도 큐빗간의 물리적(하드웨어적) 연결이 이상적이지 못하다는 점이다.

도 7에는 양자 어닐링 방식의 QPU(Quantum Processing Unit)의 큐빗 물리적(하드웨어적) 연결 모습이 예시되어 있다.

8개의 큐빗이 하나의 유닛으로 구성되어 있다. 1개의 원은 큐빗을 나타내며, 큐빗 번호는 좌우로 왼쪽부터 1960, 1961, 1962, 1963의 순서로, 상하로 위부터 1964, 1965, 1966, 1967의 순서로 되어있다.

이 일련번호 4자리에서 196은 해당 유닛의 번호이며, 196 다음에 오는 0부터 7까지의 숫자가, 유닛 내부의 큐빗 일련번호이다.

즉, 예를들어, 000 유닛의 일련번호는 0000 - 0007까지 총 8개이다. 연결 선은 하드웨어적 연결을 나타낸다. 가로세로 선은 좌우상하의 다른 유닛의 큐빗으로 연결되는 물리적(하드웨어적) 연결을 의미한다. 물리적(하드웨어적)으로 연결된 큐빗들은 서로 얽힘(중첩)상태가 가능하다

역시 기술적 한계로 인해, 몇개의 큐빗은 서로 연결되어 있지만, 모두 서로 연결되어 있지 못하다. 따라서 도출된 매트릭스를 QPU의 큐빗에 매핑하는 과정이 난이도 높은 문제로 남아있다. 이 매핑 문제도 앞서 설명한 양자 회로에서의 최적화 문제와 마찬가지로, 매트릭스의 기하학적 특징을 QPU의 큐빗들이 연결된 기하학적 특징에 따라 맞춤화하여 임베딩하는 문제로 표현될 수 있다.

본 발명에서는 두 가지 최적화 문제 중 '(2)QPU 매핑 문제'에 결부된 임베딩 문제를, 기하학적 특징에 맞춰 효율적으로 해결할 수 있는 방법을 제안하고자 한다. 특히 형태의 변형 및 대칭성을 효율적으로 찾아내는 형태 문법(Shape Grammar)의 방법을 통해 해결하고자 한다.

형태 문법은 Christopher Alexander의 Pattern Language에서 영감을 받아 도출된 개념으로, 기하학적인 패턴을 문법화하는 자동화된 방법을 제안한다.

복잡한(Complicated) 기하학적 형상 내부에 존재하고 있는 다양한 형상 패턴들을 컴퓨터로 하여금 포착하게 하여, 인간은 미처 찾아내기 어려운 다양한 형상 패턴들을 자동으로 추출하는 방법이다.

형태 문법은 복잡한(Complicated) 형상 하나를 1개의 자연어 문장으로 본다. 복잡한 형상 1개를 구성하는 세부 형태 요소들을 단어(Word)로 여기고, 여러 형태 요소들이 합쳐저 복잡한 형상 1개를 구성하는 논리를 형태 요소들의 구성 문법(Grammar)으로 여긴다. 마치 1개의 자연어 문장을 동사, 형용사, 부사 등의 요소와 이것들이 일련의 배열로 구성되는 문장 문법으로 분석하는 것과 동일하다.

따라서 복잡한 형상 1개를 문장 1개처럼 분석해내기 위해서, 형상을 가능한 한 가장 작은 단위 요소들로 분류한다.

이때 형상의 가장 작은 단위는, 문장 1개를 분석할 때, 문장을 구성하는 단어들을 가장 작은 단위인 '동사', '형용사', '부사'등으로 분류할 수 있는 것처럼, 충분히 작은 단위여야 한다.

그리고 이 단위 요소들이 어떻게 기하학적으로 연결되는지 찾아 이것을 문법으로 정의한다. 컴퓨터 프로그램의 IF → THEN 구성과 같이, IF에 해당하는 조건과 THEN에 해당하는 조건으로 문법을 정의한다.

복잡한 형상 1개를 분석하면, 여러개의 형태 단위 요소와, 여러개의 문법 집합(Set)이 도출된다.

이렇게 분석된 룰을 바탕으로, 새로운 형상도 조합해낼 수 있다.

만일 같은 '스타일'로 불리는 여러개의 복잡한 형상들을 함께 문법화할 수 있다면, '스타일' 1개를 정량적으로 분석하는데 성공했다고 할 수 있으며, 따라서 형태 문법은 '스타일'을 정량적으로 정의하는데 사용되고 있다.

이 경우, 컴퓨터로 하여금 같은 '스타일'에 속하는 새로운 형상들을 자동으로 생성하도록 할 수 있다.

즉 형태 문법을 활용하면, 여러가지 형상 디자인 중에서 공통적으로 등장하는 형상 패턴을 객관적으로 추출해낼 수 있다. 또한 공통적으로 사용된 형상 패턴이 어떤 논리에 의하여 반복 사용되었는지를 문법화하면, 비슷한 형상이지만 아직까지 도출된 적 없는 여러개의 형상을 자동으로 생성할 수 있다.

따라서 주로 산업디자인 및 건축디자인에서 하나의 '스타일(Style)'을 규정하는 형상 패턴을 객관적으로 분석해내기 위해 사용되어왔다.

예를 들어, 벤츠 자동차의 지금까지 발표된 각 클래스의 형상들을 각각 수집하여, 이를 문법화하는 방법으로 각 벤츠 클래스들의 핵심 형상 요소(어휘) 및 형상 어휘의 조합 문법을 만들어낼 수 있고, 나아가 각 클래스의 스타일 범주 안에 포함되는 새로운 디자인을 컴퓨터가 생성해내는 것도 가능하다. 뷰익 자동차의 경우, 미래의 디자인을 컴퓨터가 예측해내는데도 성공하였다.

또한 건축 디자인의 경우에서는, 건축 설계자 한 명이 디자인한 평면 구조들을 모두 수집하여 컴퓨터가 문법화해내는 방법으로, 해당 설계자의 평면 디자인 스타일을 정량적으로 분석해낼 수 있었다. 컴퓨터의 생성물과 설계자의 실제 작품을 섞어 놓고 어떤 것이 컴퓨터가 생성한 것인지 묻는 실험을 진행하였는데, 해당 설계자 조차도 컴퓨터가 생성해낸 평면을 자신의 작품으로 착각한 일화도 있다(도 8은 형태 문법을 이용하여 전통문양을 생성해낸 예이다. 이는 [Ji-Hyun Lee, Hyoung-June Park, Sungwoo Lim and Sun-Joong Kim. (2013) A Formal Approach to the Study of the Evolution and Commonality of Patterns, Environmen and Planning B, 40(1), pp. 23-42]에서 확인할 수 있다).

이처럼 형태 문법은 인간이 아직 파악해내지 못한 기하학적인 구성 요소 및 기하학적 구성 문법을 객관적으로 파악해내는데 놀라운 능력을 가지고 있다. 그럼에도 불구하고 위에 열거한 내용과 같이, 산업디자인 및 건축 디자인에서의 '스타일'을 분석해내는 방법에 제한적으로 활용되어온 것이 사실이다.

앞서 소개한 양자 컴퓨팅에서의 두가지 최적화 문제는 역시 기하학적인 패턴 찾기 문제로 해석될 수 있으나, 아직까지 '스타일' 분석에 사용된 형태 문법은 적용된바 없다. 특히 양자 회로 및 QPU의 임베딩의 처리에 형태 문법을 적용하기 위해서는 (1)퀀텀 회로 기반 및 양자 어닐링 기반의 양자 컴퓨터 하드웨어들의 구조를 형태 문법에 활용하기 알맞게 변형하는 방법, (2) 논리 게이트들이 연결된 양자 회로를 형태 문법에 활용할 수 있는 구조로 변형하는 방법, (3) Ising Problem 및 QUBO Problem의 공식을 매트릭스로 구현한 뒤에, 이를 QPU 내부 큐빗에 매핑하기 위해 형태 문법을 사용할 수 있게끔 매트릭스를 변형하는 방법이 제안되지 못했기 때문에 형태 문법은 양자 컴퓨팅의 최적화에 아직까지 활용되지 못했다.

이러한 이유에서 본 발명은 형태 문법의 기하학적 문제 해결에 미칠 수 있는 놀라운 역량을 양자 컴퓨팅의 최적화 문제에 직접 기여할 수 있게끔 하는 방법을 새롭게 제안한다는 점에서 신규성이 있다.

또한 기존의 양자 컴퓨팅의 두가지 최적화 문제에 사용되던 '기하학적 대칭성'에 국한된 원시적인 최적화 방법을, 형태 문법이라는 아직까지 알고리즘 최적화 분야에 적용된 적 없던 고차원적인 기하학적 패턴 분석 방법을 적용하여 고차원으로 진보시킨다는 점에서 진보성이 있다.

도 9는 본 발명의 처리 알고리즘을 나타내고, 도 10은 문법화에 필요한 요소를 나타내며, 도 11은 형태를 찾는 프로세스를 구현한 알고리즘을 나타낸다.

도 10에서 S는 문법 적용 룰, L은 초기 기준점, T는 형태 변형(Transformation)의 적용 종류 (형태의 회전, 이동, 크기조절, 대칭 등을 모두 판단), G는 문법 집합(Set), I는 초기 형상을 각각 의미한다.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

1. QPU(Quantum Processing Unit) 매핑 및 양자 회로 최적화 방법으로서,
   컴퓨팅 장치에서 형태 문법을 이용하여 양자 컴퓨터 하드웨어의 큐빗 연결 형태를 문법화하는 단계;
   유사 문법 사례가 존재하는지 판단하는 단계;
   유사 문법 사례가 존재하는 경우 형태 문법 사례 기반 데이터베이스에서 과거 사례를 불러오고, 유사 문법 사례가 존재하지 않는 경우 형태 변형을 수행하는 단계;
   상기 과거 사례 혹은 상기 형태 변형의 결과에서 가능한 형태 매핑들의 대안을 플롯으로 도출하는 단계;
   상기 문법화의 결과를 시각화하고, 상기 플롯과 함께 사용자 단말에 출력하는 단계; 및
   상기 사용자 단말을 통해 최종 매핑 솔루션으로 선택된 경우, 상기 형태 문법과 상기 플롯을 상기 형태 문법 사례 기반 데이터베이스에 저장하는 단계를 포함하는 QPU 매핑 및 양자 회로 최적화 방법.
   
2. 제1항에 있어서,
   상기 문법화하는 단계는 상기 양자 컴퓨터 하드웨어가 양자 회로 기반인 경우 기하학적 대칭을 활용한 양자 회로 행태 문법화를 진행하고, 상기 양자 컴퓨터 하드웨어가 양자 어닐링 기반인 경우 Ising 매트릭스 혹은 QUBO(Quadratic Unconstrained Binary Optimization) 매트릭스를 활용한 매트릭스 형태 문법화를 진행하는 것을 특징으로 하는 QPU 매핑 및 양자 회로 최적화 방법.
   
3. 제1항에 있어서,
   상기 형태 변형에는 형태의 회전, 이동, 크기조절, 대칭 중 적어도 하나가 포함되는 것을 특징으로 하는 QPU 매핑 및 양자 회로 최적화 방법.
   
4. 제1항에 있어서,
   상기 형태 문법은 상기 큐빗 연결 형태를 1개의 자연어 문장으로 보며, 세부 형태 요소들을 단어로 여기며, 상기 세부 형태 요소들이 합쳐져 복잡한 형상 1개를 구성하는 논리에 상응하는 상기 세부 형태 요소들의 구성 문법인 것을 특징으로 하는 QPU 매핑 및 양자 회로 최적화 방법.
   

Images