KR20190007092A - 양자 프로세서 토폴로지를 위한 시스템 및 방법 - Google Patents

Abstract

아날로그 컴퓨팅 시스템들을 위한 토폴로지들은 삼분 그래프를 구현하고 실질적으로 직교하여 교차할 수 있는 큐비트들의 셀들을 포함할 수 있다. 큐비트들은 H 형상 또는 I 형상을 가질 수 있고, 큐비트들은 셀 내에서 방향을 변경할 수 있다. 토폴로지들은 2개 이상의 상이한 서브토폴로지로 구성될 수 있다. 큐비트들은 장거리 커플러들에 의해 비인접 셀들에 통신 가능하게 결합될 수 있다. 장거리 커플러들은 셀 내에서 방향을 변경할 수 있다. 셀은 둘 이상의 상이한 타입의 장거리 커플러들을 가질 수 있다. 셀은 시프트된 큐비트들, 하나 초과의 타입의 셀간 커플러들, 하나 초과의 타입의 셀내 커플러들, 및 장거리 커플러들을 가질 수 있다.

Description

양자 프로세서 토폴로지를 위한 시스템 및 방법

본 개시는 일반적으로 큐비트들(qubits)를 포함하는 양자 프로세서를 위한 설계, 레이아웃(layout) 및 토폴로지(topology)에 관한 것이다.

양자 계산

양자 계산 및 양자 정보 처리는 활발한 연구 분야들이며, 판매 가능 제품들의 클래스들을 정의한다. 양자 컴퓨터는 중첩, 터널링(tunneling) 및 얽힘과 같은 적어도 하나의 양자 역학적 현상을 직접 사용하여 데이터 연산을 수행하는 시스템이다. 양자 컴퓨터의 요소들은 이진 숫자들(비트들; bits)이 아니라, 전형적으로 양자 이진 숫자들 또는 큐비트들이다.

몇 가지 타입의 양자 컴퓨터가 있다. 단열 양자 컴퓨터는 예컨대 최적화 문제를 비롯한 다양한 계산 문제를 해결하는 데 사용될 수 있는 양자 컴퓨터의 타입이다. 단열 양자 컴퓨팅 시스템, 방법 및 장치에 관한 추가의 세부 사항들이, 예를 들어 미국 특허 제7,135,701호 및 제7,418,283호에 설명되어 있다.

양자 디바이스(Quantum Device)

양자 디바이스는 양자 역학적 효과가 관찰 가능한 구조이다. 양자 디바이스는 전류 수송이 전자 스핀(spin) 및 초전도와 같은 양자 역학적 효과에 의해 지배되는 회로를 포함한다. 양자 디바이스는 측정 기구, 컴퓨팅 기계 등에 사용될 수 있다. 아날로그 프로세서(예를 들어, 양자 프로세서)는 서로 제어 가능하게 결합되는 복수의 양자 디바이스(예를 들어, 큐비트)를 제공할 수 있다. 아날로그 프로세서의 토폴로지(본 명세서에서 아키텍처(architecture)로 또한 지칭됨) - 즉, 큐비트들 및 커플러들(couplers) 및/또는 다른 양자 디바이스들의 배열 - 의 설계 및 선택은 아날로그 프로세서 설계의 중요한 태양이다. 특정 토폴로지들이 다른 것들보다 소정 클래스들의 문제들을 해결하는 데 더 적합할 수 있다. 미국 특허 제8,772,759호는 아날로그 프로세서 토폴로지들의 다양한 예를 제공한다.

양자 어닐링(Quantum Annealing)

양자 어닐링은 시스템의 저에너지 상태, 예를 들어 시스템의 기저 상태를 발견하는 데 사용될 수 있는 계산 방법이다. 양자 어닐링은 양자 터널링과 같은 양자 효과를 사용하여 전체 에너지 최소값에 도달할 수 있다. 양자 어닐링에서, 열 효과 및 다른 잡음이 존재할 수 있다. 최종 저에너지 상태는 전체 에너지 최소값이 아닐 수 있다.

단열 양자 계산은 시스템이 이상적으로 단열 진화 전체에 걸쳐 그의 기저 상태에서 시작하여 유지되는 양자 어닐링의 특별한 사례로 간주될 수 있다. 따라서, 이 분야의 기술자들은 양자 어닐링 시스템 및 방법이 일반적으로 단열 양자 컴퓨터 상에서 구현될 수 있다는 것을 알 것이다. 본 명세서 및 첨부된 청구범위 전체에 걸쳐, 양자 어닐링에 대한 임의의 언급은 상황이 달리 요구하지 않는 한 단열 양자 계산을 포함하도록 의도된다.

양자 프로세서는 큐비트들의 제1 세트 - 큐비트들의 제1 세트 내의 각각의 큐비트는 큐비트의 길이의 적어도 대부분을 따른 제1 장축(major axis)에 평행하게 연장됨 -; 큐비트들의 제2 세트 - 큐비트들의 제2 세트 내의 각각의 큐비트는 큐비트의 길이의 적어도 대부분을 따른 제2 장축에 평행하게 연장되고, 큐비트들의 제2 세트 내의 각각의 큐비트는 큐비트들의 제1 세트 내의 적어도 하나의 큐비트와 교차함 -; 큐비트들의 제3 세트 - 큐비트들의 제3 세트 내의 각각의 큐비트는 큐비트들의 제1 세트 내의 적어도 하나의 큐비트 및 큐비트들의 제2 세트 내의 각각의 큐비트와 교차함 -; 및 셀내 커플러(intra-cell coupler)들의 세트 - 각각의 커플러는 큐비트들의 제1 세트, 제2 세트 또는 제3 세트 내의 제1 큐비트가 큐비트들의 제1 세트, 제2 세트 및 제3 세트 중 상이한 하나의 세트 내의 제2 큐비트와 교차하는 각자의 지점에 근접하고, 각각의 커플러는 제1 큐비트와 제2 큐비트 사이의 통신 결합을 제공함 - 를 포함하는 것으로 요약될 수 있다.

일부 구현예들에서, 큐비트들의 제2 세트 내의 각각의 큐비트는 제3 장축에 평행하게 연장되고, 제1 장축, 제2 장축 및 제3 장축은 서로 평행하지 않고 서로 직교하지 않아, 제1 축과 제2 축은 제1 각도로 만나고, 제1 축과 제3 축은 제2 각도로 만나고, 제2 축과 제3 축은 제3 각도로 만난다. 일부 구현예들에서, 제1 각도, 제2 각도 및 제3 각도는 서로 동일하다.

일부 구현예들에서, 제1 장축은 제2 장축에 직교하고, 큐비트들의 제3 세트 내의 각각의 큐비트는 제1 장축에 평행하게 연장되는 제1 부분 및 제2 장축에 평행하게 연장되는 제2 부분을 포함하고, 큐비트들의 제2 세트 내의 각각의 큐비트는 큐비트들의 제1 세트 내의 각각의 큐비트와 직교하여 교차하고, 큐비트들의 제1 세트 및 제2 세트 내의 각각의 큐비트는 큐비트들의 제3 세트 내의 적어도 하나의 큐비트와 직교하여 교차한다.

일부 구현예들에서, 큐비트들의 제3 세트의 적어도 하나의 큐비트는 적어도 하나의 큐비트의 제1 부분과 제2 부분 사이의 제3 부분을 포함하고, 제3 부분은 굴곡부(bend) 및 만곡부(curvature) 중 적어도 하나를 포함한다. 일부 구현예들에서, 제3 부분은 제1 부분에 근접한 제1 굴곡부 및 제2 부분에 근접한 제2 굴곡부를 포함한다. 일부 구현예들에서, 큐비트들의 제3 세트의 적어도 하나의 큐비트는 적어도 하나의 큐비트와 큐비트들의 제1 세트의 적어도 하나의 큐비트 사이의 교차점에 근접한 제4 부분을 포함하고, 제4 부분은 제1 장축 및 제2 장축에 비-직교하여 연장되고 큐비트들의 제1 세트 및 제2 세트로부터 멀어지는 쪽으로 연장된다.

일부 구현예들에서, 큐비트들의 제1 세트 및 제2 세트의 큐비트들은 각각 임계 길이 이하의 길이를 갖고, 큐비트들의 제3 세트의 적어도 하나의 큐비트는 임계 길이보다 큰 길이를 갖는다. 일부 구현예들에서, 큐비트들의 제1 세트 및 제2 세트의 큐비트들은 중심 영역에서 서로 교차하고, 큐비트들의 제3 세트의 각각의 큐비트는 중심 영역을 경계 짓는 경계 영역에서 큐비트들의 제1 세트 및 제2 세트의 큐비트들 각각과 교차한다.

일부 구현예들에서, 큐비트들의 제1 세트는 제1 복수의 서브세트를 포함하고 큐비트들의 제2 세트는 제2 복수의 서브세트를 포함하며, 큐비트들의 제3 세트의 각각의 큐비트는 제1 복수의 서브세트 중 적어도 하나의 서브세트 및 제2 복수의 서브세트 중 적어도 하나의 서브세트의 각각의 큐비트와 교차한다. 일부 구현예들에서, 제1 복수의 서브세트 중 제1 서브세트와 제2 복수의 서브세트 중 제2 서브세트의 각각의 쌍에 대해, 제1 서브세트 및 제2 서브세트의 각각의 큐비트와 교차하는 큐비트들의 제3 세트의 각자의 큐비트가 존재한다.

일부 구현예들에서, 큐비트들의 제3 세트의 각각의 큐비트는 큐비트의 각자의 제1 부분과 제2 부분 사이의 제3 부분을 포함하고, 큐비트들의 제3 세트의 각각의 큐비트의 제3 부분들은 중심 영역에 배열되고, 큐비트들의 제3 세트의 각각의 큐비트는 중심 영역을 경계 짓는 경계 영역에서 제1 세트 및 제2 세트의 큐비트들과 교차하고, 제1 세트 및 제2 세트 내의 큐비트들의 각각의 교차점이 또한 경계 영역에 있다.

일부 구현예들에서, 양자 프로세서는 하나 이상의 추가의 셀내 커플러를 포함하고, 각각의 커플러는 큐비트들의 제3 세트의 제3 큐비트 및 제4 큐비트에 근접하고 제3 큐비트와 제4 큐비트 사이의 통신 결합을 제공한다.

일부 구현예들에서, 큐비트들의 제3 서브세트의 적어도 하나의 큐비트의 총 길이는 큐비트들의 제1 세트 및 제2 세트의 큐비트들의 총 길이와 동일하다.

일부 구현예들에서, 제1 복수의 서브세트는 큐비트들의 제1 세트의 큐비트들의 절반을 포함하는 제1 서브세트 및 큐비트들의 제1 세트의 큐비트들의 다른 절반을 포함하는 제2 서브세트를 포함하고, 제2 복수의 서브세트는 큐비트들의 제2 세트의 큐비트들의 절반을 포함하는 제3 서브세트 및 큐비트들의 제2 세트의 큐비트들의 다른 절반을 포함하는 제4 서브세트를 포함하고, 제1 서브세트, 제2 서브세트, 제3 서브세트 및 제4 서브세트는 분리되고, 큐비트들의 제3 세트의 각각의 큐비트에 대해, 제1 부분은 제1 서브세트 및 제2 서브세트 중 하나 내의 각각의 큐비트와 교차하고 제2 부분은 제3 서브세트 및 제4 서브세트 중 하나 내의 각각의 큐비트와 교차한다.

일부 구현예들에서, 양자 프로세서는 각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀 - 제1 셀이 큐비트들의 제1 세트, 제2 세트 및 제3 세트를 포함하고, 복수의 셀의 각각의 다른 셀이 동일한 큐비트들의 제1 세트, 제2 세트 및 제3 세트를 포함함 -, 셀간 커플러(inter-cell coupler)들의 세트 - 각각의 셀간 커플러는 인접 셀들 내의 큐비트들의 쌍들 사이의 조정 가능한 통신 결합을 제공함 - 를 포함하고, 셀간 커플러들의 세트는 제1 셀의 큐비트들의 제1 세트 내의 적어도 하나의 큐비트와 제2 셀의 큐비트들의 제1 세트 내의 큐비트들 중 적어도 하나 사이의 조정 가능한 통신 결합, 제1 셀의 큐비트들의 제2 세트 내의 큐비트들 중 적어도 하나와 제3 셀의 큐비트들의 제2 세트 내의 큐비트들 중 적어도 하나 사이의 조정 가능한 통신 결합, 및 제1 셀의 큐비트들의 제3 세트 내의 큐비트들 중 적어도 하나와 제4 셀의 큐비트들의 제3 세트 내의 큐비트들 중 적어도 하나 사이의 조정 가능한 통신 결합을 제공한다.

일부 구현예들에서, 양자 프로세서는 복수의 초전도 큐비트를 포함하고, 복수의 초전도 큐비트 중 적어도 제1 큐비트는 초전도 재료의 루프(loop)를 포함하고, 초전도 재료의 루프는, 중심축을 따라 연장되는 중심부; 제1 말단부 - 제1 말단부들은 중심부의 제1 단부에 배열되고 제1 단부와 일체로 형성되며, 제1 말단부는 중심축에 평행하지 않은 제1 말단 축을 따라 연장됨 -; 제2 말단부 - 제2 말단부는 중심부의 제2 단부에 배열되고 제2 단부와 일체로 형성되며, 제2 단부는 중심축을 따라 제1 단부 반대편에 있고, 제2 말단부는 중심축에 평행하지 않은 제2 말단 축을 따라 연장됨 - 를 포함한다.

일부 구현예들에서, 제1 말단 축과 제2 말단 축은 서로 평행하고 중심축에 직교한다. 일부 구현예들에서, 제1 큐비트는 H 형상 및 I 형상 중 적어도 하나를 포함하는 형상을 갖고, 중심부의 제1 단부 및 제2 단부는, 각각, 제1 말단 축 및 제2 말단 축을 따라 제1 말단부 및 제2 말단부의 중심 영역들에 근접한다. 일부 구현예들에서, 제1 큐비트는 U 형상을 포함하는 형상을 갖고, 중심부의 제1 단부 및 제2 단부는, 각각, 제1 말단 축 및 제2 말단 축을 따라 제1 말단부 및 제2 말단부의 단부들에 근접한다.

일부 구현예들에서, 양자 프로세서는 각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀 - 제1 셀이 적어도 하나의 큐비트 및 하나 이상의 동일한 큐비트를 포함함 -; 각각의 셀에 대한 셀내 커플러들의 세트 - 셀내 커플러들은 셀 내의 큐비트들 사이의 조정 가능한 통신 결합을 제공함 -; 셀간 커플러들의 세트 - 각각의 셀간 커플러는 인접 셀들 내의 큐비트들 사이의 조정 가능한 통신 결합을 제공함 - 를 포함하며, 2개 이상의 셀간 커플러를 포함하는 제1 커플러 서브세트가 제1 큐비트를, 제1 말단부를 통해, 하나 이상의 인접 셀 내의 2개 이상의 큐비트를 포함하는 제1 큐비트 서브세트에 통신 가능하게 결합하고, 2개 이상의 셀간 커플러를 포함하는 제2 커플러 서브세트가 제1 큐비트를, 제2 말단부를 통해, 하나 이상의 인접 셀 내의 2개 이상의 큐비트를 포함하는 제2 큐비트 서브세트에 통신 가능하게 결합한다.

일부 구현예들에서, 제1 커플러 서브세트의 제1 셀간 커플러는 제1 큐비트를, 제1 말단부를 통해, 제1 큐비트 서브세트의 제1 인접 큐비트에 통신 가능하게 결합하고, 제1 셀과 같은 제1 인접 셀 내의 제1 인접 큐비트는 제1 셀 내의 제1 큐비트의 위치와는 다른 제1 인접 셀 내의 위치를 점유한다.

일부 구현예들에서, 제1 셀간 커플러는 제1 큐비트에 대해 대각선으로 연장되어서, 중심축과 제1 말단 축 및 제2 말단 축에 직교하지 않고 평행하지 않게 연장된다.

일부 구현예들에서, 제1 셀간 커플러는 제2 셀간 커플러와 교차하고, 제2 셀간 커플러는 제1 셀 내의 제2 큐비트를 제1 인접 셀 내의 제2 인접 큐비트에 결합하고, 제2 큐비트는 제1 큐비트에 근접하고, 제2 인접 큐비트는 제1 큐비트의 위치에 대응하는 제1 인접 셀 내의 위치를 점유한다.

일부 구현예들에서, 제1 셀간 커플러는 제2 셀간 커플러에 실질적으로 평행하게 연장되고, 제2 셀간 커플러는 제1 셀 내의 제2 큐비트를 제1 인접 셀 내의 제2 인접 큐비트에 결합하고, 제2 큐비트는 제1 큐비트에 근접하고, 제2 인접 큐비트는 제1 큐비트의 위치에 대응하는 제1 인접 셀 내의 위치를 점유한다.

일부 구현예들에서, 양자 프로세서는 제1 셀의 제1 코너 큐비트의 제1 코너 말단부를 제2 셀의 제1 인접 코너 큐비트에 통신 가능하게 결합하는 제1 코너 셀간 커플러를 포함하고, 제2 셀은 중심축 및 제1 말단 축 및 제2 말단 축 중 적어도 하나를 따라 제1 셀에 인접한 하나 이상의 셀과 이웃하며, 제1 코너 셀간 커플러는 제1 코너 큐비트의 말단부의 제1 단부에 결합하고, 제1 단부는 중심축, 및 제1 말단 축 및 제2 말단 축 중 적어도 하나를 따라 제1 셀의 외측 경계에 근접한다.

일부 구현예들에서, 양자 프로세서는 제1 셀의 제2 코너 큐비트의 제2 코너 말단부를 제2 셀의 제2 인접 코너 큐비트에 통신 가능하게 결합하는 제2 코너 셀간 커플러를 포함하고, 제2 코너 말단부는 제1 코너 말단부에 직교하여 연장되고, 제2 코너 셀간 커플러는 제1 셀간 커플러와 교차한다.

일부 구현예들에서, 양자 프로세서는 제1 셀의 제2 코너 큐비트의 제2 코너 말단부를 제3 셀의 제2 인접 코너 큐비트에 통신 가능하게 결합하는 제2 코너 셀간 커플러를 포함하고, 제2 코너 말단부는 제1 코너 말단부에 직교하여 연장되고, 제2 코너 셀간 커플러는 제1 셀간 커플러에 직교하여 연장되고 제1 셀간 커플러와 오버랩되지 않는다.

일부 구현예들에서, 양자 프로세서는 초전도 재료의 루프를 각각 포함하는 복수의 초전도 큐비트 - 복수의 큐비트는 큐비트들의 제1 세트 및 큐비트들의 제2 세트를 포함하고, 큐비트들의 제1 세트의 큐비트들은 제1 축에 평행하게 연장되고 큐비트들의 제2 세트의 큐비트들은 제1 축에 직교하는 제2 축에 평행하게 연장되며, 큐비트들의 제1 세트의 하나 이상의 큐비트는 하나 이상의 교차 영역에서 큐비트들의 제2 세트의 하나 이상의 큐비트와 교차함 -; 큐비트들의 제1 세트의 하나 이상의 큐비트를 하나 이상의 교차 영역에서 큐비트들의 제2 세트의 하나 이상의 큐비트에 통신 가능하게 결합하는 커플러들의 제1 세트; 및 큐비트들의 제1 세트의 제1 큐비트를 큐비트들의 제1 세트의 제2 큐비트에 통신 가능하게 결합하는 적어도 제1 커플러를 포함하는 커플러들의 제2 세트 - 제1 큐비트와 제2 큐비트는 오버랩되지 않고, 제1 커플러는 제1 큐비트에 결합하는 제1 결합부, 제2 큐비트에 결합하는 제2 결합부, 및 제1 큐비트 및 제2 큐비트에 직교하여 연장되고 제1 결합부와 제2 결합부를 통신 가능하게 결합하는 연장부를 포함함 - 를 포함한다.

일부 구현예들에서, 제1 커플러는 큐비트들의 제1 세트의 제3 큐비트와 통신 가능하지 않게 교차하며, 제3 큐비트는 제1 큐비트와 제2 큐비트 사이에 배치된다.

일부 구현예들에서, 큐비트들의 제1 세트의 각각의 큐비트는 커플러들의 제1 세트의 각자의 커플러에 의해 큐비트들의 제2 세트의 각각의 큐비트에 결합되고, 큐비트들의 제1 세트의 큐비트들의 각각의 쌍은 커플러들의 제2 세트의 각자의 커플러에 의해 서로 통신 가능하게 결합되고, 큐비트들의 제2 세트의 큐비트들의 각각의 쌍은 커플러들의 제2 세트의 각자의 커플러에 의해 서로 통신 가능하게 결합된다.

일부 구현예들에서, 양자 프로세서는 각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀을 포함하고, 제1 셀이 제1 큐비트 및 하나 이상의 동일한 큐비트를 포함하고 제2 셀이 제2 큐비트 및 하나 이상의 동일한 큐비트를 포함하며, 커플러들의 제2 세트는, 셀간 거리에 걸쳐 인접 셀들 내의 서로 가까이 인접한 큐비트들 사이의 조정 가능한 통신 결합을 제공하는 셀간 커플러들의 제1 서브세트, 및 상이한 셀들 내의 큐비트들의 제1 세트의 가까이 인접하지 않은 큐비트들 사이의 조정 가능한 통신 결합을 제공하는 장거리 커플러들의 제2 서브세트 - 제1 장거리 커플러가 셀간 거리보다 큰 장거리에 걸쳐 제1 큐비트와 제2 큐비트를 통신 가능하게 결합함 - 를 포함한다.

일부 구현예들에서, 각각의 장거리 커플러는 자신의 각자의 셀들에서 동일한 위치들을 갖는 큐비트들을 통신 가능하게 결합한다.

일부 구현예들에서, 제1 큐비트는 제1 셀 내의 제1 위치를 점유하고 제2 큐비트는 제1 위치와는 다른 제2 셀 내의 제2 위치를 점유한다.

일부 구현예들에서, 양자 프로세서는 각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀을 포함하고, 제1 셀이 제1 큐비트 및 하나 이상의 동일한 큐비트를 포함하고 제2 셀이 제3 큐비트를 포함한 하나 이상의 동일한 큐비트를 포함하며, 커플러들의 제2 세트는, 셀간 거리에 걸쳐 인접 셀들 내의 서로 가까이 인접한 큐비트들 사이의 조정 가능한 통신 결합을 제공하는 셀간 커플러들의 제1 서브세트, 및 상이한 셀들 내의 큐비트들의 제1 세트의 가까이 인접하지 않은 큐비트들 사이의 조정 가능한 통신 결합을 제공하는 장거리 커플러들의 제2 서브세트 - 제1 장거리 커플러가 셀간 거리보다 큰 장거리에 걸쳐 제1 큐비트와 제3 큐비트를 통신 가능하게 결합함 - 를 포함하고, 제1 큐비트와 제3 큐비트는 각자의 비평행 축들에 평행하게 연장된다.

일부 구현예들에서, 제2 서브세트의 장거리 커플러들은 대칭축 주위에서 방향을 변경하고, 장거리 커플러들 각각은 제1 단부로부터 제1 연장 축에 평행한 제1 부분을 따라 대칭축을 향해 연장되고, 대칭축에 근접한 굴곡 영역에서 굴곡되고, 제2 단부를 향해 그리고 제1 연장 축에 직교하는 제2 연장 축에 평행한 제2 부분을 따라 대칭축으로부터 멀어지는 쪽으로 연장된다.

일부 구현예들에서, 대칭축은 중심 타일을 통과하고, 복수의 장거리 커플러의 굴곡 영역들은 중심 셀에 배치되고, 장거리 커플러들 각각은 전적으로 대칭축의 각자의 측에 배치된다.

일부 구현예들에서, 복수의 큐비트는 인접 셀들의 제1 세트 및 장거리 셀들의 제2 세트를 포함하고, 장거리 셀들의 제2 세트는 제2 셀을 포함하고, 인접 셀들의 제1 세트는 복수의 셀을 포함하고, 복수의 셀은 각각 제1 셀에 가까이 인접하고, 상호간에 서로 가까이 인접하지 않는다.

일부 구현예들에서, 제2 서브세트의 장거리 커플러들은 제1 인접 셀 내의 큐비트들의 제1 세트의 하나 이상의 큐비트를 제2 인접 셀 내의 큐비트들의 제1 세트의 하나 이상의 대응하는 큐비트에 통신 가능하게 결합하고, 제1 인접 셀의 하나 이상의 큐비트는 제1 셀의 하나 이상의 큐비트에 결합되고, 제2 인접 셀의 하나 이상의 큐비트는 적어도 제1 인접 셀의 하나 이상의 큐비트에 의해 제1 셀에 간접적으로 결합된다.

일부 구현예들에서, 인접 셀들은 타일화된 영역에서 서로 대각선으로 오프셋(offset)된다.

일부 구현예들에서, 커플러들의 제2 세트는 커플러들의 제3 서브세트를 더 포함하고, 복수의 셀 중 하나 이상에 대해, 셀 내의 큐비트들의 제1 세트의 큐비트들의 각각의 쌍은 커플러들의 제3 세트의 각자의 커플러에 의해 서로 통신 가능하게 결합되고, 셀 내의 큐비트들의 제2 세트의 큐비트들의 각각의 쌍은 상기 커플러들의 제3 세트의 각자의 커플러에 의해 서로 통신 가능하게 결합된다.

일부 구현예들에서, 영역 위에 타일화된 복수의 셀은 커플러들의 제3 서브세트에 의해 각각의 셀 내에서 서로 결합된 큐비트들을 포함하는 하나 이상의 셀의 제1 세트를 포함하는 서브토폴로지를 포함하고, 하나 이상의 셀의 제1 세트는 장거리 커플러들의 제2 서브세트에 의해 다른 셀들 내의 큐비트들에 결합된 큐비트들을 포함하는 하나 이상의 셀의 제2 세트에 인접하게 배치되고, 서브토폴로지는 영역 위에 타일화된다.

일부 구현예들에서, 큐비트들의 제1 세트 및 제2 세트는 각각 동일한 수의 셀들을 포함한다.

일부 구현예들에서, 큐비트들의 제1 서브세트는 큐비트들의 제2 서브세트보다 적은 셀들을 포함한다.

일부 구현예들에서, 양자 프로세서는 초전도 재료의 루프를 각각 포함하는 복수의 초전도 큐비트 - 복수의 큐비트는 큐비트들의 제1 세트 및 큐비트들의 제2 세트를 포함하고, 큐비트들의 제1 세트 및 제2 세트는 각각 제1 굴곡 큐비트 및 제2 굴곡 큐비트를 포함하고, 제1 굴곡 큐비트 및 제2 굴곡 큐비트 각각은 제1 축에 평행하게 연장되는 제1 부분, 제2 축에 평행하게 연장되는 제2 부분, 및 제1 부분과 제2 부분을 접속하고 통신 가능하게 결합하는 굴곡 영역을 각각 포함하고, 제1 굴곡 큐비트의 제1 부분은 제1 교차 영역에서 큐비트들의 제1 세트의 제1 큐비트와 교차함 -; 제1 굴곡 큐비트 및 제2 굴곡 큐비트의 각자의 굴곡 영역에 근접한 적어도 제1 커플러를 포함하는 커플러들의 제1 세트 - 제1 커플러는 각자의 굴곡 영역들을 통해 제1 굴곡 큐비트와 제2 굴곡 큐비트를 통신 가능하게 결합함 -; 제1 교차 영역에 근접한 적어도 제2 커플러를 포함하는 커플러들의 제2 세트 - 제2 커플러는 제1 굴곡 큐비트와 제1 큐비트를 통신 가능하게 결합함 - 를 포함한다.

일부 구현예들에서, 큐비트들의 제1 세트 및 제2 세트의 각각의 큐비트는 각각 제1 축에 평행하게 연장되는 제1 부분, 제2 축에 평행하게 연장되는 제2 부분, 및 제1 부분과 제2 부분을 접속하고 통신 가능하게 결합하는 굴곡 영역을 포함하고, 큐비트들의 제1 세트의 각각의 큐비트는 큐비트들의 제1 세트의 각각의 다른 큐비트에, 큐비트와 다른 큐비트가 커플러들의 제2 세트의 커플러에 의해 교차하는 각자의 교차 영역에서 통신 가능하게 결합된다.

일부 구현예들에서, 큐비트들의 제1 세트의 각각의 큐비트에 대해, 커플러들의 제1 세트의 커플러는 큐비트를 큐비트들의 제2 세트의 추가의 큐비트에 통신 가능하게 결합하고, 커플러는 큐비트 및 추가의 큐비트의 굴곡 영역들에 근접한다.

일부 구현예들에서, 큐비트들의 제1 세트 및 제2 세트의 제1 축들은 서로 평행하고, 큐비트들의 제1 세트 및 제2 세트의 제2 축들은 서로 평행하고 제1 축들에 직교한다.

일부 구현예들에서, 큐비트들의 제1 세트의 각각의 큐비트는 큐비트들의 제1 세트의 각각의 다른 큐비트의 길이와 실질적으로 동일한 길이를 갖는다.

일부 구현예들에서, 큐비트들의 제1 세트 및 제2 세트 각각은 하나 이상의 선형 큐비트를 각각 포함하고, 제1 세트의 각각의 선형 큐비트는 제1 연장 축에 평행하게 연장되고, 제1 연장 축은 제1 굴곡 큐비트의 제1 축 및 제2 축 중 하나에 평행하고, 제2 세트의 각각의 선형 큐비트는 제2 연장 축에 평행하게 연장되고, 제2 연장 축은 제2 굴곡 큐비트의 제1 축 및 제2 축 중 하나에 평행하다.

일부 구현예들에서, 제1 큐비트는 하나 이상의 선형 큐비트 중 제1 선형 큐비트를 포함하고, 제1 선형 큐비트는 큐비트들의 제1 세트 및 제2 세트 둘 모두 내의 다수의 큐비트와, 대응하는 수의 교차 영역들에서 교차하고, 제1 선형 큐비트는 대응하는 수의 교차 영역들에 근접한 커플러들의 제2 세트의 커플러들을 통해 다수의 큐비트 각각에 통신 가능하게 결합된다.

일부 구현예들에서, 하나 이상의 선형 큐비트 및 제1 굴곡 큐비트와 같은 하나 이상의 굴곡 큐비트는 제1 연장 축에 직교하는 축을 따라 선형 큐비트와 굴곡 큐비트 사이에 교번하여 배치된다.

일부 구현예들에서, 양자 프로세서는 각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀을 포함하고, 각각의 셀은, 큐비트들의 제1 세트; 큐비트들의 제2 세트 - 큐비트들의 제1 세트 내의 적어도 하나의 큐비트의 일부는 큐비트들의 제2 세트 내의 적어도 하나의 큐비트의 일부와 교차하고, 큐비트들의 제1 세트 내의 적어도 하나의 큐비트의 일부는 인접 셀 내의 큐비트들의 제2 세트 내의 큐비트들 중 적어도 하나의 일부와 교차함 -; 셀간 커플러들의 제1 세트 - 셀간 커플러들 각각은 큐비트들의 제1 세트 내의 큐비트들 각각의 제1 단부 및 큐비트들의 제2 세트 내의 큐비트들 각각의 제1 단부에 근접하게 위치되고, 셀간 커플러들 각각은 큐비트들의 제1 세트 내의 큐비트 중 하나와 인접 셀 내의 큐비트들의 제1 세트 내의 큐비트들 중 하나 사이의, 또는 큐비트들의 제2 세트 내의 큐비트들 중 하나와 인접 셀 내의 큐비트들의 제2 세트 내의 큐비트들 중 하나 사이의 조정 가능한 통신 결합을 제공함 -; 셀내 커플러들의 제1 세트 - 셀내 커플러들의 제1 세트 내의 셀내 커플러들 각각은 큐비트들의 제1 세트 내의 큐비트 중 하나가 큐비트들의 제2 세트 내의 큐비트 중 하나와 교차하는 영역에 근접하게 배치되고, 큐비트들의 제1 세트 내의 큐비트들 중 하나와 큐비트들의 제2 세트 내의 큐비트들 중 하나 사이의 조정 가능한 통신 결합을 제공함 -; 및 세트내 커플러들의 제2 세트 - 세트내 커플러들의 제2 세트 내의 셀내 커플러들 각각은 큐비트들의 제1 세트 내의 하나의 큐비트와 큐비트들의 제1 세트 내의 큐비트 중 다른 하나 사이의, 또는 큐비트들의 제2 세트 내의 큐비트들 중 하나와 큐비트들의 제2 세트 내의 큐비트들 중 다른 하나 사이의 조정 가능한 통신 결합을 제공함 - 를 포함한다.

일부 구현예들에서, 각각의 셀은 셀간 커플러들의 제2 세트를 더 포함하고, 셀간 커플러들의 제2 세트 내의 셀간 커플러들 각각은 큐비트들의 제1 세트 내의 큐비트들 중 하나와 인접 셀 내의 큐비트들의 제1 세트 내의 큐비트들 중 하나 사이의 - 인접 셀은 셀에 대해 제1 방향을 따라 배치되고, 제1 방향은 큐비트들의 제1 세트의 종축에 평행하지 않음 -, 또는 큐비트들의 제2 세트 내의 큐비트들 중 하나와 인접 셀 내의 큐비트들의 제2 세트 내의 큐비트들 중 하나 사이의 - 인접 셀은 셀에 대해 제2 방향을 따라 배치되고, 제2 방향은 큐비트들의 제2 세트의 종축에 평행하지 않음 - 조정 가능한 통신 결합을 제공한다.

일부 구현예들에서, 큐비트들의 제1 세트 및 제2 세트 내의 큐비트들 각각은 적어도 하나의 조셉슨 접합부(Josephson junction)에 의해 중단된 초전도 재료의 루프로 구성된다.

일부 구현예들에서, 큐비트들의 제1 세트 내의 큐비트들 각각의 종축은 제3 방향에 평행하고, 큐비트들의 제2 세트 내의 각각의 큐비트의 종축은 제4 방향에 평행하다.

일부 구현예들에서, 제3 방향은 제4 방향에 직교한다.

일부 구현예들에서, 각각의 셀은 큐비트들의 제1 세트 내의 12개의 큐비트 및 큐비트들의 제2 세트 내의 12개의 큐비트를 포함한다. 양자 프로세서는 각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀을 포함할 수 있으며, 각각의 셀은 큐비트들의 제1 세트, 큐비트들의 제2 세트 - 큐비트들의 제1 세트 내의 적어도 하나의 큐비트의 일부는 큐비트들의 제2 세트 내의 적어도 하나의 큐비트의 일부와 교차하고, 큐비트들의 제1 세트 내의 적어도 하나의 큐비트의 일부는 인접 셀 내의 큐비트들의 제2 세트 내의 큐비트들 중 적어도 하나의 일부와 교차함 -, 셀간 커플러들의 제1 세트 - 셀간 커플러들 각각은 큐비트들의 제1 세트 내의 큐비트들 각각의 제1 단부 및 큐비트들의 제2 세트 내의 큐비트들 각각의 제1 단부에 근접하게 위치되고, 셀간 커플러들 각각은 큐비트들의 제1 세트 내의 큐비트 중 하나와 인접 셀 내의 큐비트들의 제1 세트 내의 큐비트들 중 하나 사이의, 또는 큐비트들의 제2 세트 내의 큐비트들 중 하나와 인접 셀 내의 큐비트들의 제2 세트 내의 큐비트들 중 하나 사이의 조정 가능한 통신 결합을 제공함 -, 셀내 커플러들의 제1 세트 - 셀내 커플러들의 제1 세트 내의 셀내 커플러들 각각은 큐비트들의 제1 세트 내의 큐비트 중 하나가 큐비트들의 제2 세트 내의 큐비트 중 하나와 교차하는 영역에 근접하게 배치되고, 큐비트들의 제1 세트 내의 큐비트들 중 하나와 큐비트들의 제2 세트 내의 큐비트들 중 하나 사이의 조정 가능한 통신 결합을 제공함 -, 및 세트내 커플러들의 제2 세트 - 세트내 커플러들의 제2 세트 내의 셀내 커플러들 각각은 큐비트들의 제1 세트 내의 하나의 큐비트와 큐비트들의 제1 세트 내의 큐비트 중 다른 하나 사이의, 또는 큐비트들의 제2 세트 내의 큐비트들 중 하나와 큐비트들의 제2 세트 내의 큐비트들 중 다른 하나 사이의 통신 결합을 제공함 - 를 포함한다.

양자 프로세서 내의 각각의 셀은 셀간 커플러들의 제2 세트를 더 포함할 수 있으며, 셀간 커플러들의 제2 세트 내의 셀간 커플러 각각은 큐비트들의 제1 세트 내의 큐비트들 중 하나와 인접 셀 내의 큐비트들의 제1 세트 내의 큐비트들 중 하나 사이의 - 인접 셀은 셀에 대해 제1 방향을 따라 배치되고, 제1 방향은 큐비트들의 제1 세트의 종축에 평행하지 않음 -, 또는 큐비트들의 제2 세트 내의 큐비트들 중 하나와 인접 셀 내의 큐비트들의 제2 세트 내의 큐비트들 중 하나 사이의 - 인접 셀은 셀에 대해 제2 방향을 따라 배치되고, 제2 방향은 큐비트들의 제2 세트의 종축에 평행하지 않음 - 조정 가능한 통신 결합을 제공한다.

큐비트들의 제1 세트 및 제2 세트 내의 큐비트들 각각은 적어도 하나의 조셉슨 접합부(Josephson junction)에 의해 중단된 초전도 재료의 루프로 구성될 수 있다.

큐비트들의 제1 세트 내의 큐비트들 각각의 종축은 제3 방향에 평행하고, 큐비트들의 제2 세트 내의 각각의 큐비트의 종축은 제4 방향에 평행하다. 제3 방향은 제4 방향에 직교할 수 있다.

각각의 셀은 큐비트들의 제1 세트 내의 12개의 큐비트 및 큐비트들의 제2 세트 내의 12개의 큐비트를 포함할 수 있다.

도면들에서, 동일한 도면 부호들은 동종의 요소들 또는 동작들을 식별한다. 도면들 내의 요소들의 크기들 및 상대적 위치들은 반드시 일정한 축척으로 작성된 것은 아니다. 예를 들어, 다양한 요소들 및 각도들의 형상들은 반드시 일정한 축척으로 작성된 것은 아니며, 이들 요소 중 일부는 도면 시인성을 개선하기 위해 임의로 확대되고 배치된다. 또한, 작성된 바와 같은 요소들의 특정 형상들은 반드시 특정 요소들의 실제 형상에 관한 임의의 정보를 전달하도록 의도되지는 않으며, 도면들에서의 인식의 용이함을 위해 선택되었다.
도 1은 본 시스템, 디바이스, 방법 및 물품에 따른 디지털 프로세서 및 아날로그 프로세서를 포함하는 예시적인 하이브리드 컴퓨터(hybrid computer)를 예시하는 개략도이다.
도 2는 완전 삼분 그래프(complete tripartite graph)의 예시적인 그래프이다.
도 3은 대각선 큐비트들을 갖는 삼분 그래프를 구현하는 양자 프로세서 내의 예시적인 셀의 개략도이다.
도 4는 직선 큐비트들을 갖는 삼분 그래프를 구현하는 양자 프로세서 내의 예시적인 셀의 개략도이다.
도 5는 도 4의 셀에 기초한 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 6은 불완전 삼분 그래프를 구현하는 셀의 접속성을 예시하는 예시적인 그래프이다.
도 7은 불완전 삼분 그래프를 구현하는 양자 프로세서 내의 예시적인 셀의 개략도이다.
도 8a는 H 형상의 큐비트들, 및 외부 큐비트들에 대한 커플러들을 갖는 양자 프로세서 내의 예시적인 셀의 개략도이다.
도 8b는 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 8c는 4개의 셀 사이의 접속성을 보여주는, 도 8b의 토폴로지의 개략도이다.
도 9a는 H 형상의 큐비트들, 및 외부 큐비트들에 대한 커플러들을 갖는 양자 프로세서 내의 예시적인 셀의 개략도이다.
도 9b는 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 10은 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 11은 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 12는 양자 프로세서 내의 예시적인 셀의 개략도이다.
도 13은 L 형상의 큐비트들을 갖는 양자 프로세서 내의 예시적인 셀의 개략도이다.
도 14는 L 형상의 큐비트들 및 일직선 큐비트들 갖는 양자 프로세서 내의 예시적인 셀의 개략도이다.
도 15는 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 16은 2개의 상이한 서브토폴로지를 갖는 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 17은 2개의 서브토폴로지 또는 상이한 크기를 갖는 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 18은 장거리 커플러들을 갖는 양자 프로세서 내의 예시적인 토폴로지의 개략도이다.
도 19는 비인접 셀들 내의 수평 큐비트들과 수직 큐비트들 사이의 커플러들을 갖는 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 20은 비인접 셀들 내의 큐비트들 사이의 커플러들을 갖는 양자 프로세서의 예시적인 토폴로지의 개략도이다.
도 21a는 양자 프로세서 내의 예시적인 큐비트의 개략도이다.
도 21b는 도 21a로부터의 큐비트들의 그룹의 개략도이다.
도 21c는 도 21b로부터의 큐비트들의 그룹을 갖는 양자 프로세서 내의 예시적인 셀의 개략도이다.
도 22는 장거리 커플러들을 갖는 양자 프로세서에서의 예시적인 토폴로지의 개략도이다.
도 23a는 시프트(shift)된 큐비트들 및 다수의 타입의 커플러들을 갖는 양자 프로세서 내의 셀의 개략도이다.
도 23b는 도 23a의 셀을 포함하는 예시적인 토폴로지의 개략도이다.

다음의 설명에서, 다양한 개시된 실시예의 완전한 이해를 제공하기 위해 몇몇 특정 세부 사항이 포함된다. 관련 분야의 기술자는 실시예들이 이러한 특정 세부 사항들 중 하나 이상 없이도, 또는 다른 방법들, 컴포넌트들(components), 재료들 등으로 실시될 수 있다는 것을 인식할 것이다. 본 명세서 및 첨부된 청구범위 전체에 걸쳐, 단어 "요소(element)" 및 "요소들(elements)"은 양자 프로세서들과 관련된 모든 그러한 구조, 시스템 및 디바이스뿐만 아니라, 그들의 관련 프로그래밍 가능 파라미터들을 포함하도록 사용되지만, 이로 제한되지는 않는다.

상황이 달리 요구하지 않는 한, 명세서 및 첨부된 청구범위 전체에 걸쳐, 단어 "포함한다(comprise)" 및 그의 변형들, 예컨대 "포함한다(comprises)" 및 "포함하는(comprising)"은 개방적, 포괄적 의미로, 즉 "포함하지만, 이로 제한되지는 않는"으로 해석되어야 한다.

본 명세서 전체에 걸쳐 "일 실시예", "실시예", "다른 실시예", "일례", "예", "다른 예", "일 구현예", "다른 구현예" 등에 대한 언급은 그 실시예, 예 또는 구현예와 관련하여 설명되는 특정한 지시 대상 특징, 구조 또는 특성이 적어도 하나의 실시예, 예 또는 구현예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전체에 걸쳐 다양한 곳에서의 문구 "일 실시예에서", "실시예에서", "다른 실시예" 등의 출현은 반드시 모두가 동일한 실시예, 예 또는 구현예를 지칭하는 것은 아니다. 더욱이, 특정한 특징들, 구조들, 또는 특성들은 하나 이상의 실시예, 예 또는 구현예에서 임의의 적합한 방식으로 조합될 수 있다.

본 명세서 및 첨부된 청구범위에서 사용된 바와 같이, 단수 형태("a", "an" 및 "the")는 내용이 명백히 달리 지시하지 않는 한 복수의 지시 대상을 포함한다는 점에 유의하여야 한다. 따라서, 예를 들어, "양자 프로세서"를 포함하는 시스템에 대한 언급은 단일의 양자 프로세서 또는 2개 이상의 양자 프로세서를 포함한다. 용어 "또는"은 내용이 명백히 달리 지시하지 않는 한 일반적으로 그것의 의미에 있어서 "및/또는"을 포함하는 것으로 사용된다는 점에 또한 유의하여야 한다.

용어 "접속성"은 중개 큐비트들의 사용 없이 양자 프로세서 내의 큐비트 쌍들 사이에서 직접 통신 가능하게 결합하기 위해 이용 가능한(예를 들어, 활성 여부에 관계없이) 가능한 또는 이용 가능한 통신 결합 경로들의 수를 기술한다. 예로서, 3의 접속성을 갖는 큐비트는 제조된 바와 같은 큐비트들 및 커플러들의 물리적 토폴로지로 인해 임의의 중개 큐비트 없이도 최대 3개의 다른 큐비트에 직접 통신 가능하게 결합할 수 있다. 다시 말해서, 최대 3개의 다른 큐비트에 대해 이용 가능한 직접 통신 결합 경로들이 존재하지만, 임의의 특정 응용에서 특정 문제의 해결 및/또는 그러한 특정 문제의 프로세서 또는 하드웨어로의 매핑에 따라서는 모든 또는 모두보다 적은 그러한 직접 통신 결합 경로들이 실제로 이용될 수 있다.

전형적으로, 아키텍처 또는 토폴로지 레이아웃의 외측 둘레 상의 큐비트들(즉, 어레이(array)의 에지(edge)들을 따라 배치된 큐비트들)은 둘레 안쪽에 위치된 큐비트들보다 더 적은 수의 물리적으로 이용 가능한 직접 접속을 가질 것이다. 어레이의 외측 둘레 상의 큐비트들은 본 명세서에서 둘레 또는 에지 큐비트들로 명명된다. 큐비트들이 다각형 둘레(예를 들어, 정사각형, 직사각형, 육각형)를 갖는 어레이로 배열되는 경우, 둘레의 코너들에 있는 큐비트들은 전형적으로 가장 적은 수의 물리적으로 이용 가능한 직접 접속을 갖는다. 둘레의 코너들에 있는 이러한 큐비트들은 본 명세서에서 코너 큐비트들로 명명된다. 따라서, 에지 또는 코너 큐비트들은 임의의 주어진 아키텍처 또는 토폴로지에 대한 물리적 접속성의 정도를 제한할 수 있다.

이러한 비-둘레 또는 비-에지 큐비트들은 본 명세서에서, 그러한 직접 접속들이 임의의 특정 문제를 해결하는 데 언제나 사용되는지 여부에 관계없이, 프로세서 설계에 따라, 내부 큐비트들로 지칭된다.

하나 이상의 양자 프로세서는 주어진 설계에 따라 제작되거나 제조된다. 그러나, 일부 예들에서, 하나 이상의 결함이 임의의 주어진 제조된 양자 프로세서의 모든 큐비트들 및/또는 모든 커플러들이 동작하거나 설계 사양의 허용 오차 내에(즉, 사양 내에) 있는 것을 방해할 수 있다. 따라서, 설계에 대한 설계 프로세서 또는 하드웨어 그래프는 제조된 양자 프로세서의 임의의 주어진 인스턴스(instance)의 정확한 묘사가 아닐 수 있다. 실제로, 주어진 설계에 기초한 양자 프로세서들의 상이한 인스턴스들은 이러한 제조 결함들 또는 허용 오차를 벗어나는 컴포넌트들로 인해 서로 다를 수 있다.

도 1은 아날로그 컴퓨터(150)에 결합된 디지털 컴퓨터(105)를 포함하는 하이브리드 컴퓨팅 시스템(100)을 예시한다. 일부 구현예들에서, 아날로그 컴퓨터(150)는 양자 컴퓨터이다. 예시적인 디지털 컴퓨터(105)는 고전적인 디지털 처리 작업들을 수행하는 데 사용될 수 있는 디지털 프로세서(CPU)(110)를 포함한다.

디지털 컴퓨터(105)는 (하나 이상의 코어를 갖는 중앙 프로세서 유닛(110)과 같은) 적어도 하나의 디지털 프로세서, 적어도 하나의 시스템 메모리(120), 및 시스템 메모리(120)를 포함한 다양한 시스템 컴포넌트들을 중앙 프로세서 유닛(110)에 결합하는 적어도 하나의 시스템 버스(117)를 포함할 수 있다.

디지털 프로세서는 하나 이상의 중앙 처리 유닛(Central Processing Unit; "CPU"), 그래픽 처리 유닛(Graphics Processing Unit; "GPU"), 디지털 신호 프로세서(Digital Signal Processor; "DSP"), 주문형 집적 회로(Application-Specific Integrated Circuit; "ASIC"), 프로그래머블 게이트 어레이(Programmable Gate Array; "FPGA"), 프로그래머블 논리 제어기(Programmable Logic Controller; PLC) 등과 같은 임의의 논리 처리 유닛일 수 있다.

디지털 컴퓨터(105)는 사용자 입출력 서브시스템(111)을 포함할 수 있다. 일부 구현예들에서, 사용자 입출력 서브시스템은 디스플레이(112), 마우스(113) 및/또는 키보드(114)와 같은 하나 이상의 사용자 입출력 컴포넌트를 포함한다.

시스템 버스(117)는 메모리 제어기를 갖는 메모리 버스, 주변 버스 및 로컬 버스를 포함한 임의의 공지된 버스 구조들 또는 아키텍처들을 이용할 수 있다. 시스템 메모리(120)는 판독 전용 메모리(Read-Only Memory; "ROM"), 정적 랜덤 액세스 메모리(Static Random Access Memory; "SRAM"), 플래시 NAND와 같은 비휘발성 메모리; 및 랜덤 액세스 메모리(Random Access Memory; "RAM")와 같은 휘발성 메모리(도시되지 않음)를 포함할 수 있다.

디지털 컴퓨터(105)는 또한 다른 비일시적 컴퓨터 또는 프로세서 판독 가능 저장 매체들 또는 비휘발성 메모리(115)를 포함할 수 있다. 비휘발성 메모리(115)는 하드 디스크로부터 판독하고 그에 기입하기 위한 하드 디스크 드라이브, 이동식 광 디스크들로부터 판독하고 그들에 기입하기 위한 광 디스크 드라이브, 및/또는 자기 디스크들로부터 판독하고 그들에 기입하기 위한 자기 디스크 드라이브를 포함한 다양한 형태를 취할 수 있다. 광 디스크는 CD-ROM 또는 DVD일 수 있는 반면, 자기 디스크는 자기 플로피 디스크 또는 디스켓일 수 있다. 비휘발성 메모리(115)는 시스템 버스(117)를 통해 디지털 프로세서와 통신할 수 있고, 시스템 버스(117)에 결합된 적절한 인터페이스들 또는 제어기들(116)을 포함할 수 있다. 비휘발성 메모리(115)는 디지털 컴퓨터(105)를 위한 프로세서 또는 컴퓨터 판독 가능 명령어들, 데이터 구조들 또는 다른 데이터(때때로 프로그램 모듈들로 불림)에 대한 장기 저장소로서의 역할을 할 수 있다.

디지털 컴퓨터(105)가 하드 디스크, 광 디스크 및/또는 자기 디스크를 이용하는 것으로 설명되었지만, 관련 분야의 기술자들은 다른 타입의 비휘발성 컴퓨터 판독 가능 매체들, 예를 들어 자기 카세트, 플래시 메모리 카드, 플래시, ROM, 스마트 카드 등이 이용될 수 있다는 것을 알 것이다. 관련 분야의 기술자들은 일부 컴퓨터 아키텍처들이 휘발성 메모리 및 비휘발성 메모리를 이용한다는 것을 알 것이다. 예를 들어, 휘발성 메모리 내의 데이터는 비휘발성 메모리에 캐싱될 수 있다. 또는 비휘발성 메모리를 제공하기 위해 집적 회로들을 이용하는 솔리드 스테이트 디스크.

다양한 프로세서 또는 컴퓨터 판독 가능 명령어들, 데이터 구조들 또는 다른 데이터가 시스템 메모리(120)에 저장될 수 있다. 예를 들어, 시스템 메모리(120)는 원격 클라이언트들과 통신하고, 디지털 컴퓨터(105) 및 아날로그 컴퓨터(150) 상의 자원들을 포함한 자원들의 사용을 스케줄링하기 위한 명령어를 저장할 수 있다.

일부 구현예들에서, 시스템 메모리(120)는 아날로그 컴퓨터(150)에 대한 전처리, 공동 처리 및 후처리를 수행하기 위한 프로세서 또는 컴퓨터 판독 가능 계산 명령어들을 저장할 수 있다. 시스템 메모리(120)는 아날로그 컴퓨터(150)와 상호작용하기 위한 아날로그 컴퓨터 인터페이스 명령어들의 세트를 저장할 수 있다.

아날로그 컴퓨터(150)는 양자 프로세서(140)와 같은 아날로그 프로세서를 포함할 수 있다. 아날로그 컴퓨터(150)는 격리된 환경 내에, 예를 들어 열, 자기장 및 다른 외부 잡음으로부터 양자 컴퓨터의 내부 요소들을 차폐하는 격리된 환경(도시되지 않음) 내에 제공될 수 있다.

양자 프로세서는 큐비트들, 커플러들 및 다른 디바이스들과 같은 프로그래밍 가능 요소들을 포함한다. 큐비트들 및 그들이 배열되는 방식의 예들이 도 3 내지 도 5 및 도 7 내지 도 23b에 도시된다.

일 구현예에서, 양자 프로세서는 다수의 큐비트 및 관련 로컬 바이어스 디바이스(local bias device)를 포함하는 초전도 양자 프로세서이다. 초전도 양자 프로세서는 또한 큐비트들 사이의 통신 결합을 제공하는 커플러들을 이용할 수 있다. 본 시스템들, 방법들 및 장치들과 관련하여 사용될 수 있는 예시적인 양자 프로세서들의 추가의 세부 사항들 및 실시예들이 예를 들어 미국 특허 제7,533,068호; 제8,008,942호; 제8,195,596호; 제8,190,548호; 및 제8,421,053호에 설명되어 있다.

초전도 큐비트들의 예들은 초전도 플럭스 큐비트들(superconducting flux qubits), 초전도 전하 큐비트들 등을 포함한다. 초전도 플럭스 큐비트에서, 조셉슨 에너지(Josephson energy)는 충전 에너지보다 우세하거나 그와 동일하다. 전하 큐비트에서, 그것은 반대이다. 사용될 수 있는 플럭스 큐비트들의 예들은 하나의 조셉슨 접합부에 의해 중단된 초전도 루프를 포함하는 rf-SQUID들, 3개의 조셉슨 접합부에 의해 중단된 초전도 루프를 포함하는 영구 전류 큐비트들 등을 포함한다. 일부 구현예들에서, 큐비트들 및 커플러들은 온칩 회로에 의해 제어된다. 온칩 제어 회로의 예들은 미국 특허 제7,876,248호; 제7,843,209호; 제8,018,244호; 제8,098,179호; 제8,169,231호; 및 제8,786,476호에서 확인될 수 있다.

본 명세서 및 첨부된 청구범위 전체에 걸쳐, 양자 프로세서의 "아키텍처" 또는 "토폴로지"는 양자 프로세서 내의 큐비트들 및 커플러들의 상대적인 물리적 위치들에 의해 정의된다.

접속은 2개의 요소 사이의(예컨대, 중개 큐비트 없이 단일 커플러를 통한 2개의 큐비트 사이의) 직접적 통신 경로이다. 결합은 2개의 요소 사이의(예컨대, 중개 큐비트 없이 단일 커플러를 통한 2개의 큐비트 사이의) 직접적 통신 경로, 또는 2개의 요소 사이의(예컨대, 다른 중개 큐비트 및/또는 다수의 커플러를 통한 2개의 큐비트 사이의) 간접적 통신 결합일 수 있다.

일부 구현예들에서, 양자 프로세서 내의 큐비트들 및 커플러들은 소정 수의 큐비트가 다수의 서브토폴로지로 레이아웃되게 하는 아키텍처(또는 토폴로지)로 배열되며, 각각의 서브토폴로지는 본 명세서에서 큐비트들의 셀(이하, "셀")로 또한 지칭된다. 셀은 큐비트들 및 커플러들을 포함하는 양자 프로세서 토폴로지의 반복된 서브토폴로지이다. 영역 위에 타일화된 복수의 셀은 소정의 양자 프로세서 아키텍처 또는 토폴로지를 생성한다. 셀 내의 각각의 큐비트는 단지 하나의 셀에만 포함될 수 있어서, 어떠한 큐비트도 다수의 셀에 포함되지 않을 수 있고, 어떠한 큐비트도 다수의 셀 간에 공유되지 않을 수 있다.

셀 내의 큐비트는 본 명세서에서 셀내 커플러로 지칭되는 커플러에 의해 동일 셀 내의 다른 큐비트에 통신 가능하게 결합될 수 있다. 하나의 셀 내의 큐비트는 본 명세서에서 셀간 커플러로 지칭되는 커플러에 의해 상이한 셀 내의 다른 큐비트에 통신 가능하게 결합될 수 있다.

임의의 주어진 결합은 양자 프로세서의 프로그래밍 구성에 의해 지정되는 바와 같이 제어 가능할 수 있다(예를 들어, 온/오프). 양자 프로세서의 프로그래밍 구성은 디지털 프로세서와 같은 비-양자 프로세서에 의해 수행될 수 있다. 양자 프로세서는 특정 문제를 해결하기 위해 디지털 프로세서와 상호 작용할 수 있다.

도 2는 완전 삼분 그래프의 예시적인 그래프(200)를 도시한다. 예시적인 그래프(200)는 3개의 세트(210, 220, 230)로 그룹화된 12개의 노드(node; 210a 내지 210d, 220a 내지 220d, 230a 내지 230d) 또는 정점을 갖는다.

이 분야의 기술자는 용어 '노드' 및 '정점'이 그래프에서 상호 교환적으로 사용될 수 있다는 것을 인식할 것이다. 따라서, 본 명세서 및 첨부된 청구범위의 목적을 위해, 용어 '노드'는 '정점'을 대체할 수 있고 '정점'은 '노드'를 대체할 수 있다.

예시적인 그래프(200)는 세트(예를 들어, 세트(210)) 내의 모든 노드가 다른 2개의 세트(예를 들어, 세트들(220, 230)) 내의 노드들 각각에 접속되지만 동일 세트 내의 노드들 간에는 어떠한 직접적 접속도 없는 완전 삼분 그래프이다. 예를 들어, 노드들(210a, 210b) 사이에는 어떠한 물리적 접속도 없다. 예시적인 그래프(200) 내의 각각의 노드는 예시적인 그래프(200) 내의 8개의 다른 노드에 접속되고, 이에 따라 8의 접속성을 갖는다. 예시적인 그래프(200)에서의 물리적 접속들은 라인들(240)로서 도시된다(명료함을 위해 하나만이 지시됨).

예시적인 그래프(200)는 본 시스템들, 방법들 및 장치에 따른 12개의 노드를 갖는 양자 프로세서 내의 삼분 셀의 접속성을 나타낼 수 있다. 예시적인 그래프(200)는 각각의 세트에 4개의 노드를 갖는 것으로 도시되지만, 이는 제한하려는 의도는 아니다. 다른 삼분 그래프들은 더 적은 또는 더 많은 수의 노드를 가질 수 있다.

도 3은 본 시스템들, 디바이스들 및 방법들에 따른 양자 프로세서 토폴로지의 기초를 형성하는 예시적인 셀(300)을 도시한다. 예시적인 셀(300)은 예시적인 그래프(200)와 같은 완전 삼분 그래프를 나타내는 제1 큐비트 세트(310a-310d)(집합적으로 310), 제2 큐비트 세트(320a-320d)(집합적으로 320) 및 제3 큐비트 세트(330a-330d)(집합적으로 330)를 포함한다. 각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 하나의 세트(예를 들어, 제2 세트) 내의 큐비트들의 수는 다른 세트(예를 들어, 제3 세트) 내의 큐비트들의 수와 동일하지 않다.

제1 세트의 큐비트들(310)은 각각 각자의 종축 또는 장축(315a)(하나만이 지시됨, 집합적으로 315)을 가지며, 이 축을 따라 제1 세트의 각자의 큐비트들(310)의 초전도 경로들 또는 루프들이 큐비트의 길이 방향으로 연장된다. 마찬가지로, 제2 세트의 큐비트들(320)은 각각 각자의 종축 또는 장축(316a)(하나만이 지시됨, 집합적으로 316)을 가지며, 이 축을 따라 제2 세트의 큐비트들(320)의 초전도 경로들 또는 루프들이 큐비트의 길이 방향으로 연장된다. 제3 세트의 큐비트들(330)은 각각 각자의 종축 또는 장축(317a)(하나만이 지시됨, 집합적으로 317)을 가지며, 이 축을 따라 제3 세트의 큐비트들(330)의 초전도 경로들 또는 루프들이 큐비트의 길이 방향으로 연장된다. 일부 구현예들에서, 주어진 세트의 각각의 큐비트는 독립적으로 정의된 장축을 각각 갖기보다는(또는 그에 더하여), 단일 장축(316)을 공유한다.

제1 세트의 큐비트들(310)은 서로 그리고 각자의 종축 또는 장축(315)과 실질적으로 평행한 루프들을 갖는다. 제2 세트의 큐비트들(320)은 서로 그리고 각자의 종축 또는 장축(316)과 실질적으로 평행한 루프들을 갖는다. 제3 세트의 큐비트들(330)은 서로 그리고 각자의 종축 또는 장축(317)과 실질적으로 평행한 루프들을 갖는다.

종축 또는 장축은, 큐비트가 단부들 사이의 방향들에서 하나 이상의 굴곡부 또는 변화부를 갖는지 여부에 관계없이, 큐비트의 루프의 최장 치수가 그것을 따라 대체로 연장되는 축이다.

큐비트들(310), 큐비트들(320) 및 큐비트들(330)은 각각 각자의 횡축 또는 단축(도시되지 않음)을 각각 가질 수 있다. 횡축은 장축에 수직일 수 있다.

큐비트들이 실질적으로 직사각형의 루프들인 것으로 예시되지만, 그것은 제한하려는 의도는 아니며, 큐비트들은 타원형 또는 원반 직사각형(discorectangular) 루프들과 같은, 그러나 이로 제한되지 않는, 임의의 다른 형태를 가질 수 있다. 본 명세서 및 청구범위에서 사용되는 바와 같이, 용어 '실질적으로 평행한'은 평행한, 본질적으로 평행한, 또는 대략 평행한 것을 의미한다. 예를 들어, 적어도 2개의 큐비트 각각의 각자의 긴 루프의 종축 또는 장축은 긴 루프들의 임의의 상대적으로 더 짧은 다리들 또는 부분들에 관계없이 서로 평행하다. 세트 내의 큐비트들 사이의 기하학적 관계를 기술하는 다른 방법은 큐비트들의 루프들의 대응하는 부분들이 서로 균등하게 측방향으로 이격된다는 것이다.

큐비트들(310)의 종축들 또는 장축들(315)은 큐비트들(320)의 종축들 또는 장축들(316)에 평행하지 않다(예를 들어, 대략 60도로 만난다). 큐비트들(320)의 종축들 또는 장축들(316)은 큐비트들(330)의 종축들 또는 장축들(317)에 평행하지 않다(예를 들어, 대략 60도로 만난다). 큐비트들(330)의 종축들 또는 장축들(317)은 큐비트들(310)의 종축들 또는 장축들(315)에 평행하지 않다(예를 들어, 대략 60도로 만난다).

일부 구현예들에서, 큐비트들(310)은 제1 각도로 큐비트들(320)과 만난다. 일부 구현예들에서, 큐비트들(320)은 제2 각도로 큐비트들(330)과 만난다. 일부 구현예들에서, 큐비트들(330)은 제3 각도로 큐비트들(310)과 만난다. 선택적으로 구현예에 따라, 제1 각도, 제2 각도 및 제3 각도는 동일하거나 동일하지 않다.

큐비트들(310)은 예를 들어 도 3의 도면 시트의 평면에서 대체로 좌측 오름차순으로 레이아웃될 수 있으며, 이에 따라 논의의 용이함을 위해 본 명세서에서 좌측 오름차순 큐비트들로 명명된다. 큐비트들(320)은 예를 들어 도 3의 도면 시트의 평면에서 대체로 우측 오름차순으로 레이아웃될 수 있으며, 이에 따라 논의의 용이함을 위해 우측 오름차순 큐비트들(320)로 명명된다. 큐비트들(330)은 예를 들어 도 3의 도면 시트의 평면에서 대체로 수평으로 레이아웃될 수 있으며, 이에 따라 논의의 용이함을 위해 수평 큐비트들로 명명된다.

예시적인 셀(300)은 양자 프로세서 내의 단일 셀을 나타내는 반면, 대응하는 양자 프로세서 토폴로지는 영역 위에 타일화된 복수의 예시적인 셀(300)을 포함할 수 있다. 완전한 프로세서 토폴로지는 복수의 예시적인 셀(300)을 이용할 수 있으며, 여기서 각각의 개별적인 예시적인 셀(300)은 적어도 하나의 다른 예시적인 셀(300)에 인접하게(즉, 이웃하여) 배치된다. 예를 들어, 예시적인 셀(300)은 6번 접속된 토폴로지를 제안한다. 예시적인 셀(300)은 좌, 우, 좌상, 우상, 좌하 및 우하의 6개의 이웃 옆에 배치될 수 있다.

이 분야의 기술자는 예시적인 셀(300) 내에 12개의 큐비트가 예시되어 있지만, 이 수는 임의적이며 예시적인 셀(300)은 12개보다 많은 또는 적은 큐비트를 포함할 수 있다(그러나 적어도 3개의 큐비트를 포함해야 한다)는 것을 알 것이다. 또한, 예시적인 셀(300) 내의 큐비트들의 수는 3의 배수일 필요는 없다.

큐비트들(310), 큐비트들(320) 및 큐비트들(330)은 초전도 플럭스 큐비트들일 수 있다. 각각의 큐비트(330a-330d)는 초전도 재료의 각자의 루프일 수 있으며, 여기서 초전도 재료의 각각의 루프의 적어도 제1 부분은 각자의 장축 또는 종축을 따라 길다. 각각의 큐비트(330a-330d)는 적어도 하나의 각자의 조셉슨 접합부(340a-340d)에 의해 중단된다(각자의 큐비트(330a-330d)의 조셉슨 접합부(340a-340d)만이 도 3에서 지시된다).

커플러들(350)(도면에는 하나만 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이에 쌍별(pair-wise) 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 큐비트들(310), 큐비트들(320) 또는 큐비트들(330) 중 하나로부터 선택되고; 쌍의 다른 큐비트는 큐비트들(310), 큐비트들(320) 또는 큐비트들(330) 중 상이한 하나로부터 선택된다.

커플러들(350)은 큐비트들(310), 큐비트들(320) 및/또는 큐비트들(330) 사이의 조정 가능한 통신 결합을 제공할 수 있다. 커플러들은 큐비트들(310)이 큐비트들(320)과 만나고/만나거나, 큐비트들(320)이 큐비트들(330)과 만나고/만나거나, 큐비트들(330)이 큐비트들(310)과 만나는 곳에 근접한 영역들에 위치된다. 본 명세서 및 첨부된 청구범위에서 사용되는 바와 같이, 용어 "만난다(meet)", 및 만난다(meets) 또는 만나는(meeting)과 같은 그의 변형들은 교차하거나, 위에 위치하거나, 아래에 위치하거나, 오버랩되거나, 합쳐지거나, 서로 근접하는 것을 포함한다(즉, 서로의 유도 결합 거리 이내의 2개의 요소, 둘 모두의 요소가 웨이퍼 또는 다이의 공통 평면 또는 기판 내에 서로 함께 존재하는지, 또는 요소들이 웨이퍼 또는 다이의 각자의 평면 또는 기판 내에 존재하는지에 관계없음, 유도 결합 거리는 요소들이 속하는 회로에서, 만약에 있다면, 배경 잡음의 레벨을 초과하는 유도 결합이 요소들 사이에서 발생하는 거리임).

큐비트들의 각각의 교차 쌍은 근접한 커플러를 갖지 않을 수 있지만, 일반적으로는 구현예에서 그것을 갖는 것이 유리한 것으로 간주된다. 각각의 커플러는 적어도 하나의 각자의 조셉슨 접합부에 의해 중단되는 초전도 재료의 각자의 루프일 수 있다. 커플러에 의해 2개의 각자의 큐비트 사이에 생성된 결합이 양자 프로세서의 동작 동안 조절될 수 있다는 점에서, 커플러들은 예를 들어 미국 특허 제7,619,437호, 제7,969,805호 및 제7,898,282호 등에 설명된 바와 같이 조정 가능할 수 있다.

예시적인 셀(300)은 집적 회로 안에 레이아웃될 수 있다. 집적 회로는 다층일 수 있다. 집적 회로 내에 적어도 2개의 금속 층이 있을 수 있다. 큐비트들(310), 큐비트들(320) 및 큐비트들(330) 내의 각각의 큐비트의 적어도 제1 부분이 집적 회로의 제1 금속 층에 레이아웃될 수 있다. 큐비트들(310), 큐비트들(320) 및 큐비트들(330) 내의 각각의 큐비트의 적어도 제2 부분이 집적 회로의 제1 금속 층에 레이아웃될 수 있다. 예를 들어, 수평 큐비트(예를 들어, 큐비트들(330) 내의 큐비트) 및 우측 오름차순 큐비트(예를 들어, 큐비트들(320) 내의 큐비트)의 부분들은 둘 모두가 제1 금속 층에 레이아웃될 수 있고, 이들 큐비트의 부분들은 다른 큐비트 아래로 터널링하거나 위로 브리징하기 위해 층들을 간단히 변경할 수 있다(예컨대, 제2 금속 층으로 전환). 다른 큐비트 아래로 터널링하거나 위로 브리징(bridging)하기 위한 이러한 금속 층 변경은 제1 큐비트가 제2 큐비트와 교차하는 대략적인 위치에서 발생할 수 있다.

각각의 커플러(350)의 적어도 일부가 제1 금속 층 및/또는 제2 금속 층 및/또는 제3 금속 층에 레이아웃될 수 있다. 제3 금속 층은 제1 금속 층과 제2 금속 층 사이에 개재될 수 있다. 예를 들어, 커플러(350)는 제1, 제2 또는 제3 금속 층에, 또는 제1 및 제2, 제2 및 제3, 또는 제1 및 제3 금속 층들, 또는 제1, 제2 및 제3 금속 층들에 존재할 수 있다. 본 명세서에서 비아(via)로 또한 지칭되는, 층들 간의 상호 접속은 제1, 제2 및 제3 금속 층들 중 임의의 것 또는 전부를 함께 전기적으로 및/또는 초전도적으로 접속하기 위해 큐비트들(310), 큐비트들(320) 및/또는 커플러(350) 내에서 사용될 수 있다.

도 4는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서 토폴로지의 기초를 형성하는 예시적인 셀(400)을 도시한다. 예시적인 셀(400)은 큐비트들의 3개의 세트 및 큐비트들의 3개의 세트 각각 사이의 커플러들을 포함한다. 예시적인 셀(400) 내의 하나의 세트 내의 각각의 큐비트는 다른 2개의 세트 내의 모든 다른 큐비트들과 실질적으로 직교하여 교차하며, 이에 의해 커플러들 및/또는 다른 전자 디바이스들에 대해 2개의 큐비트가 서로 교차하는 영역 내의 추가적인 공간을 허용한다. 예시적인 셀(400)은 예시적인 그래프(200)와 같은 완전 삼분 그래프를 나타내는 제1 큐비트 세트(410a-410d)(집합적으로 410), 제2 큐비트 세트(420a-420d)(집합적으로 420) 및 제3 큐비트 세트(430a-430d)(집합적으로 430)를 포함한다.

각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 하나의 세트(예를 들어, 제2 세트) 내의 큐비트들의 수는 다른 세트(예를 들어, 제3 세트) 내의 큐비트들의 수와 동일하지 않다.

제1 세트의 큐비트들(410)은 각각 각자의 종축 또는 장축(415a)(도 4에는 하나만이 지시됨, 집합적으로 415)을 가지며, 이 축을 따라 제1 세트의 각자의 큐비트들(410)의 초전도 경로들 또는 루프들이 큐비트의 길이 방향으로 연장된다. 마찬가지로, 제2 세트의 큐비트들(420)은 각각 각자의 종축 또는 장축(425a)(도 4에는 하나만이 지시됨, 집합적으로 425)을 가지며, 이 축을 따라 제2 세트의 큐비트들(420)의 초전도 경로들 또는 루프들이 큐비트의 길이 방향으로 연장된다.

제3 세트의 큐비트들(430)은 제1 종축(431a) 및 제2 종축(432a)(도 4에는 2개만이 지시됨, 집합적으로 431 및 432)을 가지며, 이 축들을 따라 제3 세트의 각자의 큐비트들(430)의 초전도 경로들 또는 루프들의 제1 세그먼트(435a) 및 제2 세그먼트(436a)(도 4에는 2개만이 지시됨, 집합적으로 435 및 436)가 각각 큐비트의 길이 방향으로 연장된다. 축들(431, 432)은 서로 실질적으로 직교한다(즉, 이들은 대략 90도로 만난다). 큐비트들(430)은 축(431)과 축(432) 사이에서 한 번 이상 굴곡될 수 있고, 횡축들을 따라 예시적인 셀(400)의 다른 영역들에서 굴곡될 수 있다.

일부 구현예들에서, 큐비트들(430)은 예시적인 셀(400)의 에지와 제1 세그먼트(segment)(435) 사이에서 굴곡될 수 있고/있거나, 그들은 제2 세그먼트(436)와 예시적인 셀(400)의 에지 사이에서 굴곡될 수 있다. 일부 구현예들에서, 큐비트들(430)은 예시적인 셀(400)의 에지와 제1 세그먼트(435) 사이에서 45도 각도로 굴곡될 수 있고/있거나, 그들은 제2 세그먼트(436)와 예시적인 셀(400)의 에지 사이에서 45도 각도로 굴곡될 수 있다.

제1 세트의 큐비트들(410)은 서로 그리고 각자의 종축 또는 장축(415)과 실질적으로 평행한 루프들을 갖는다. 제2 세트의 큐비트들(420)은 서로 그리고 각자의 종축 또는 장축(425)과 실질적으로 평행한 루프들을 갖는다. 제3 세트의 큐비트들(430)은 서로 그리고 각자의 제1 축(431)과 실질적으로 평행한 초전도 루프들의 제1 세그먼트(435)를 갖는다. 제3 세트의 큐비트들(430)은 서로 그리고 각자의 제2 축(432)에 실질적으로 평행한 초전도 루프들의 제2 세그먼트(436)를 갖는다.

큐비트들(410)의 종축 또는 장축들(415)은 큐비트들(420)의 장축 또는 종축들(425)에 실질적으로 직교한다(즉, 대략 90도로 만난다). 큐비트들(410)의 종축 또는 장축들(415)은 큐비트들(430)의 제2 축들(432)에 직교하고(즉, 90도 각도로 만나고) 제1 축들(431)에 평행하다. 큐비트들(420)의 종축 또는 장축들(425)은 큐비트들(430)의 제1 축들(431)에 직교하고(즉, 90도로 만나고) 제2 축(432)에 평행하다.

큐비트들(410), 큐비트들(420) 및 큐비트들(430)은 초전도 플럭스 큐비트들일 수 있다. 각각의 큐비트(410-430)는 초전도 재료의 각자의 루프일 수 있으며, 여기서 초전도 재료의 각각의 루프의 적어도 제1 부분은 각자의 장축 또는 종축을 따라 길다. 일 구현예에서, 각각의 큐비트(410-430)는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단된다.

제1 세트의 큐비트들(410) 및 제2 세트의 큐비트들(420)은 동일하거나 유사한 길이의 초전도 루프들을 가질 수 있다. 제3 세트의 큐비트들(430)은 큐비트들(410, 420)의 제1 및 제2 세트와의 실질적으로 직교 교차를 허용하기 위해 큐비트들(410, 420)의 초전도 루프들보다 실질적으로 더 긴 초전도 루프들을 가질 수 있다.

커플러들(450)은 큐비트들의 각자의 쌍들 사이에 쌍별 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 큐비트들(410), 큐비트들(420) 또는 큐비트들(430) 중 하나로부터 선택되고; 쌍의 다른 큐비트는 큐비트들(410), 큐비트들(420) 또는 큐비트들(430) 중 상이한 하나로부터 선택된다.

커플러들(450)은 큐비트들(410), 큐비트들(420) 및 큐비트들(430) 사이의 조정 가능한 통신 결합을 제공할 수 있다. 커플러들은 큐비트들(410)이 큐비트들(420)과 만나고/만나거나, 큐비트들(420)이 큐비트들(430)과 만나고/만나거나, 큐비트들(430)이 큐비트들(410)과 만나는 곳에 근접한 영역들에 위치될 수 있다. 큐비트들의 각각의 교차 쌍은 근접한 커플러를 갖지 않을 수 있지만, 일반적으로는 구현예에서 그것을 갖는 것이 유리한 것으로 간주된다. 각각의 커플러는 적어도 하나의 각자의 조셉슨 접합부에 의해 중단되는 초전도 재료의 각자의 루프일 수 있다.

제1 큐비트 세트로부터의 각각의 큐비트(410)는 제2 큐비트 세트의 모든 큐비트들(420) 및 제2 큐비트 세트의 모든 큐비트들(430)에 통신 가능하게 결합될 수 있다. 제2 큐비트 세트의 각각의 큐비트(420)는 제1 큐비트 세트의 모든 큐비트들(410)에 그리고 제3 큐비트 세트의 모든 큐비트들(430)에 통신 가능하게 결합될 수 있다. 제3 큐비트 세트의 각각의 큐비트(430)는 제1 세트의 모든 큐비트들(410) 및 제2 세트의 모든 큐비트들(420)에 통신 가능하게 결합될 수 있다. 따라서, 예시적인 셀(400)은 예시적인 그래프(200)와 같은 완전 삼분 그래프를 나타낼 수 있다.

예시적인 셀(300)과 유사하게, 예시적인 셀(400)은 예시적인 셀(300)과 관련하여 위에서 논의된 바와 같이 집적 다층 회로 안에 레이아웃될 수 있다.

도 5는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(500)의 개략도를 도시한다. 예시적인 토폴로지(500)는 4개의 셀 및 수평으로 배열된 셀들 사이의, 수직으로 배열된 셀들 사이의 그리고 2개의 대각선으로 배열된 셀들 사이의 커플러들을 포함한다. 예시적인 토폴로지(500)는 4개의 셀(510, 520, 530, 540)을 보여준다.

각각의 셀(510, 520, 530, 540)은 예시적인 셀(400)과 실질적으로 동일하며, 삼분 그래프를 구현할 수 있다. 각각의 셀(예를 들어, 셀(510))은 3개의 세트 내에 분포된 12개의 큐비트를 가지며, 여기서 각각의 큐비트는 다른 세트들로부터의 큐비트들과 실질적으로 직교하여 교차한다(즉, 대략 90도로 만난다). 예를 들어, 셀(510)은 제1 큐비트 세트(511), 제2 큐비트 세트(512) 및 제3 큐비트 세트(513)를 갖는다.

셀들(510 내지 540)은 커플러들(550)(도 5에서 하나만 지시됨)과 같은 셀간 커플러들에 의해 서로 접속된다. 예시적인 토폴로지(500) 내의 셀들은 셀의 제1 세트와 인접 셀의 제1 세트 사이에, 셀의 제2 세트와 인접 셀의 제2 세트 사이에, 그리고/또는 셀의 제3 세트와 인접 셀의 제3 세트 사이에 커플러들이 존재할 수 있도록 배열된다. 예를 들어, 셀(510) 내의 제1 큐비트 세트(511) 내의 각각의 큐비트는 셀(520)의 제1 큐비트 세트(521) 내의 적어도 하나의 큐비트에 (예컨대, 단일 커플러를 통해 직접적으로) 통신 가능하게 결합되고, 셀(510)의 제2 세트(512) 내의 각각의 큐비트는 제4 셀(540)의 제2 세트(542) 내의 적어도 하나의 큐비트에 (예컨대, 단일 커플러를 통해 직접적으로) 통신 가능하게 결합되며, 여기서 셀들(510, 520)은 서로 인접하게 그리고 도 5의 평면에서 대체로 수평으로 레이아웃되고, 셀들(510, 540)은 서로 인접하게 그리고 도 5의 평면에서 대체로 수직으로 레이아웃된다. 셀(540) 내의 제3 큐비트 세트(543) 내의 각각의 큐비트는 셀(520) 내의 제3 큐비트 세트(523) 내의 적어도 하나의 큐비트에 (예컨대, 단일 커플러를 통해 직접적으로) 통신 가능하게 결합되며, 여기서 셀들(540, 520)은 도 5의 평면에서 서로 대체로 대각선으로 레이아웃된다.

셀들(510 내지 540)은 각각 4개의 큐비트의 3개의 그룹을 갖는 것으로 도시되지만, 그것은 제한이 아니며, 상이한 구현예에서 더 많은 또는 더 적은 수의 큐비트가 존재할 수 있다.

도 6은 본 시스템들, 방법들 및 장치에 기초하여 양자 프로세서 토폴로지의 기초를 형성하는 불완전 삼분 그래프를 구현하는 셀의 접속성을 예시하는 예시적인 그래프(600)를 도시한다. 예시적인 그래프(600)는 12개의 노드를 갖는 불완전 삼분 그래프를 구현한다. 예시적인 셀(600)의 12개의 노드는 3개의 세트로 분할된다. 예시적인 그래프(600)는 12개의 노드를 갖는 것으로 도시되지만, 그것은 제한하려는 것은 아니며, 상이한 구현예에서 예시적인 그래프(600)는 불완전 삼분 그래프를 여전히 나타내면서 더 적은 또는 더 많은 수의 노드를 가질 수 있다.

예시적인 그래프(600)는 삼분 그래프를 나타내는 제1 노드 세트(610a 내지 610d)(집합적으로 610), 제2 노드 세트(620a 내지 620d)(집합적으로 620) 및 제3 노드 세트(630a 내지 630d)(집합적으로 630)를 갖는다. 일부 구현예들에서, 하나의 세트(예를 들어, 제2 세트) 내의 노드들의 수는 다른 세트(예를 들어, 제3 세트) 내의 노드들의 수와 동일하지 않다.

예시적인 그래프(600)는 예시적인 그래프(600) 내의 노드들 사이의 에지들(650)의 세트(도 6에는 하나만이 지시됨) 및 예시적인 그래프(600) 내의 노드와 다른 그래프들 내의 노드 사이의 에지들(640)(도 6에는 하나만이 지시됨)을 갖는다.

에지들(650)은 제1 노드 세트(610) 내의 각각의 노드와 제2 노드 세트(620) 내의 각각의 노드, 제1 노드 세트(610) 내의 각각의 노드와 제3 노드 세트(630) 내의 적어도 하나의 노드, 제2 노드 세트(620) 내의 각각의 노드와 제3 노드 세트(630) 내의 적어도 하나의 노드, 및 제3 노드 세트(630) 내의 적어도 2개의 노드를 접속한다(예를 들어, 노드(630a)와 노드(630b) 사이에 에지가 있다).

적어도 하나의 구현예에서, 제1 노드 세트(610) 내의 각각의 노드는 에지(650)에 의해 제3 노드 세트(630) 내의 2개의 노드에 접속되고, 제2 노드 세트(620) 내의 각각의 노드는 에지(650)에 의해 제3 노드 세트(630) 내의 2개의 노드에 접속되고, 제3 세트(630) 내의 노드들은 에지(650)에 의해 쌍별로 접속된다.

에지들(640)은 예시적인 그래프(600) 내의 각각의 노드와 다른 그래프(도 6에 도시되지 않음) 내의 적어도 하나의 노드를 접속한다. 일부 구현예에서, 예시적인 그래프(600) 내의 각각의 노드는 에지(640)에 의해 예시적인 그래프(600) 내에 있지 않은 2개의 노드에 접속된다. 일부 구현예들에서, 에지들(640)은 예시적인 그래프(600) 내의 각각의 노드와 인접 그래프 내의 하나의 노드와 상이한 인접 그래프 내의 다른 노드를 접속한다. 예를 들어, 노드(610a)는 에지(640)에 의해 도 6의 페이지의 평면 내의 예시적인 그래프(600)의 오른쪽에 위치하는 인접 그래프 내의 노드에, 그리고 에지들(640) 중 다른 하나에 의해 예시적인 그래프(600)의 왼쪽에 위치하는 인접 그래프 내의 다른 노드에 접속된다.

따라서, 예시적인 그래프(600)는 8의 접속성을 갖는다(즉, 예시적인 그래프(600) 내의 각각의 노드는 예시적인 그래프(600) 내의 6개의 노드에 그리고 다른 그래프 내의 2개의 노드에 접속된다).

도 7은 본 시스템들, 방법 및 장치에 따른 양자 프로세서 내의 예시적인 셀(700)의 개략도를 도시한다. 예시적인 셀(700)은 3개의 큐비트 세트를 가지며, 여기서 모든 큐비트들은 길이가 실질적으로 동일하다. 제1, 제2 및 제3 세트들 내의 큐비트들은 서로 실질적으로 직교하여 교차한다. 예시적인 셀(700)은 도 6에 예시된 접속성에 따라 불완전 삼분 그래프를 구현하는 제1 큐비트 세트(710a 내지 710d)(집합적으로 710), 제2 큐비트 세트(720a 내지 720d)(집합적으로 720) 및 제3 큐비트 세트(730a 내지 730d)(집합적으로 730)를 갖는다.

각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 하나의 세트(예를 들어, 제2 세트) 내의 큐비트들의 수는 다른 세트(예를 들어, 제3 세트) 내의 큐비트들의 수와 동일하지 않다. 일 구현예에서, 각각의 큐비트(710-730)는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

제1 큐비트 세트의 큐비트들(710)은 각각 각자의 종축 또는 장축(715a)(하나만이 지시됨, 집합적으로 715)을 가지며, 이 축을 따라 제1 세트의 각자의 큐비트들(710)의 초전도 경로들 또는 루프들이 큐비트의 길이 방향으로 연장된다. 마찬가지로, 제2 큐비트 세트의 큐비트들(720)은 각각 각자의 종축 또는 장축(725a)(하나만이 지시됨, 집합적으로 725)을 가지며, 이 축을 따라 제2 세트의 큐비트들(720)의 초전도 경로들 또는 루프들이 큐비트의 길이 방향으로 연장된다.

제3 큐비트 세트의 큐비트들(730)은 제1 축(731a) 및 제2 축(732a)(2개만이 지시됨, 집합적으로 731 및 732)을 가지며, 이 축들을 따라 제3 세트의 각자의 큐비트들(730)의 초전도 경로들 또는 루프들의 제1 세그먼트(735a) 및 제2 세그먼트(736a)(2개만이 지시됨, 집합적으로 735 및 736)가 각각 큐비트의 길이 방향으로 연장된다. 축들(731, 732)은 서로 실질적으로 직교한다(즉, 이들은 대략 90도로 만난다). 각각의 큐비트(730)는 축(731)과 축(732) 사이에서 90도 각도로 굴곡된다.

제1 큐비트 세트의 큐비트들(710)은 서로 그리고 각자의 종축 또는 장축(715)과 실질적으로 평행한 루프들을 갖는다. 제2 큐비트 세트의 큐비트들(720)은 서로 그리고 각자의 종축 또는 장축(725)과 실질적으로 평행한 루프들을 갖는다. 제3 큐비트 세트의 큐비트들(730)은 서로 그리고 각자의 제1 축(731)에 실질적으로 평행한 초전도 루프들의 제1 세그먼트들(735)을 갖는다. 제3 큐비트 세트의 큐비트들(730)은 서로 그리고 각자의 제2 축(732)에 실질적으로 평행한 초전도 루프들의 제2 세그먼트들(736)을 갖는다.

큐비트들(710)의 종축 또는 장축(715)은 큐비트들(720)의 장축 또는 종축(725)에 직교한다(즉, 90도 각도로 만난다). 큐비트들(710)의 종축 또는 장축(715)은 큐비트들(730)의 제2 축(732)에 직교하고(즉, 90도 각도로 만나고) 제1 축(731)에 평행하다. 큐비트들(720)의 종축 또는 장축(725)은 큐비트들(730)의 제1 축(731)에 직교하고(즉, 90도 각도로 만나고) 제2 축(732)에 평행하다.

셀 내의 큐비트의 길이는 큐비트의 초전도 루프 위의 두 지점 사이에서 측정된 최장 거리로 정의될 수 있으며, 이때 하나의 지점은 셀의 경계들 중 하나에 있고 다른 지점은 셀의 경계들 중 다른 하나에 있다.

일 구현예에서, 제1 세트의 큐비트들(710) 및 제2 세트의 큐비트들(720)은 동일하거나 유사한 길이의 초전도 루프들을 갖는다. 제3 세트의 큐비트들(730)은 큐비트들(710, 720)과 동일하거나 유사한 길이의 초전도 루프들을 갖는다.

커플러들(750)은 큐비트들의 각자의 쌍들 사이에 쌍별 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 큐비트들(710), 큐비트들(720) 또는 큐비트들(730) 중 하나로부터 선택되고; 쌍의 다른 큐비트는 큐비트들(710), 큐비트들(720) 또는 큐비트들(730) 중 상이한 하나로부터 선택된다.

커플러들(750)은 큐비트들(710), 큐비트들(720) 및 큐비트들(730) 사이의 조정 가능한 통신 결합을 제공할 수 있다. 커플러들은 큐비트들(710)이 큐비트들(720)과 만나고/만나거나, 큐비트들(720)이 큐비트들(730)과 만나고/만나거나, 큐비트들(730)이 큐비트들(710)과 만나는 곳에 근접한 영역들에 위치된다. 큐비트들의 각각의 교차 쌍은 근접한 커플러를 갖지 않을 수 있지만, 일반적으로는 구현예에서 그것을 갖는 것이 유리한 것으로 간주된다. 각각의 커플러는 적어도 하나의 각자의 조셉슨 접합부에 의해 중단되는 초전도 재료의 각자의 루프일 수 있다.

제1 큐비트 세트로부터의 각각의 큐비트(710)는 제2 큐비트 세트의 모든 큐비트들(720) 및 제3 큐비트 세트의 큐비트들(730) 중 적어도 하나에 통신 가능하게 결합될 수 있다. 제2 큐비트 세트의 각각의 큐비트(720)는 제1 큐비트 세트의 모든 큐비트들(710)에 그리고 제3 큐비트 세트의 큐비트들(730) 중 적어도 하나에 통신 가능하게 결합될 수 있다.

일부 구현예들에서, 제1 세트 내의 각각의 큐비트(710)는 제3 세트 내의 2개의 큐비트(730)에 통신 가능하게 결합되고(예를 들어, 큐비트(710a)는 큐비트들(730a, 730b)에 통신 가능하게 결합되고), 제2 세트 내의 각각의 큐비트(720)는 제3 세트 내의 2개의 큐비트(730)에 통신 가능하게 결합된다(예를 들어, 큐비트(720a)는 큐비트들(730a, 730d)에 결합된다).

커플러들은 제3 큐비트 세트 내의 적어도 2개의 큐비트(730) 사이에 존재한다. 예를 들어, 큐비트(730a)와 큐비트(730b) 사이에 커플러(754)가 있다.

대안적인 구현예들에서, 제3 세트 내의 큐비트들(730)은 쌍별로 접속된다. 커플러(754)는 큐비트들(730a, 730b) 사이의 조정 가능한 통신 결합을 제공하고, 커플러(751)는 큐비트들(730b, 730c) 사이의 조정 가능한 통신 결합을 제공하고, 커플러(752)는 큐비트들(730c, 730d) 사이의 조정 가능한 통신 결합을 제공하고, 커플러(753)는 큐비트들(730d, 730a) 사이의 조정 가능한 통신 결합을 제공한다.

예시적인 셀(300) 및 예시적인 셀(400)과 유사하게, 예시적인 셀(700)은 예시적인 셀(300)과 관련하여 위에서 논의된 바와 같이 집적 다층 회로 안에 레이아웃될 수 있다.

도 8a는 본 시스템들, 방법 및 장치에 따른 양자 프로세서 내의 예시적인 셀(800a)의 개략도를 도시한다. 예시적인 셀(800a)은 2개의 큐비트 세트를 가지며, 여기서 각각의 큐비트는 H 형상 또는 I 형상의 초전도 루프이다. 예시적인 셀(800a) 내의 각각의 큐비트는 각각의 측에서 2개의 다른 큐비트에 통신 가능하게 결합될 수 있다. 예시적인 셀(800a)은 제1 큐비트 세트(811 내지 814)(집합적으로 810) 및 제2 큐비트 세트(821 내지 824)(집합적으로 820)를 갖는다.

각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 큐비트 세트(810) 내의 큐비트들의 수는 제2 큐비트 세트(820) 내의 큐비트들의 수와 동일하지 않다. 도 8a에서 예시적인 셀(800a)은 2개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 예시적인 셀(800a)은 더 많은 수(예를 들어, 3개)의 큐비트 세트를 가질 수 있다.

예시적인 셀(800a) 내의 큐비트들은 H 형상 또는 I 형상을 형성하는 초전도 루프를 갖는 것으로 도시되지만, 그것은 제한이 아니며, 큐비트들은 직사각형 또는 원반 직사각형 루프들과 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, 각각의 그러한 큐비트는 중심부에 의해 접속된 말단부들을 포함하며; 말단부들은 중심부에 직교하여 연장되고 이에 의해 그것을 따라 다른 셀들 내의 큐비트들에 결합될 셀의 경계를 따른 더 큰 영역을 제공한다. 일부 구현예들에서, H 형상 또는 I 형상 루프는 큐비트의 세그먼트를 나타낼 수 있다. 일 구현예에서, 각각의 큐비트(810-820)는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단된다.

예시적인 셀(800a) 내의 제1 큐비트 세트(810)의 큐비트들은 서로 실질적으로 평행하며, 도 8a의 페이지의 평면에서 대체로 수평으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수평 큐비트들로 지칭될 수 있다. 예시적인 셀(800a) 내의 제2 큐비트 세트(820)의 큐비트들은 서로 실질적으로 평행하며, 도 8a의 페이지의 평면에서 대체로 수직으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수직 큐비트들로 지칭될 수 있다. 제1 큐비트 세트(810)의 큐비트들 및 제2 큐비트 세트(820)의 큐비트들은 실질적으로 평행하지 않다(예를 들어, 90도로 만난다). 제1 및 제2 큐비트 세트들(810, 820)의 큐비트들이 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 도 8a에 예시되지만, 그것은 제한이 아니며, 다른 구현예들에서 제1 세트(810)의 큐비트들 및/또는 제2 세트(820)의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다.

커플러들(835)(하나만 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 제1 큐비트 세트(810) 중의 하나의 큐비트 또는 제2 큐비트 세트(820) 중의 하나의 큐비트로부터 선택되고, 쌍의 다른 큐비트는 제1 큐비트 세트(810) 또는 제2 큐비트 세트(820) 중의 상이한 하나의 큐비트로부터 선택된다.

커플러들(835)은 제1 세트(810)의 큐비트들과 제2 세트(820)의 큐비트들 사이의 조정 가능한 통신 결합을 제공할 수 있다. 커플러들은 제1 세트(810)의 큐비트들이 제2 세트(820)의 큐비트들과 만나는 곳에 근접한 영역들에 위치될 수 있다. 일부 구현예들에서, 커플러들은 제1 세트(810)의 큐비트들이 제2 세트(820)의 큐비트들과 만나는 영역들로부터 소정의 거리에 위치될 수 있다.

셀(800a) 내의 각각의 큐비트는 예시적인 셀(800a) 내의 큐비트를 이웃 셀들 내의 적어도 2개의 큐비트와 접속하는 커플러들(842a, 842b)(도 8a에는 6개만이 지시됨, 집합적으로 840)과 같은 적어도 2개의 셀간 커플러를 나타낸다. 일부 구현예들에서, 큐비트의 각각의 단부는 적어도 2개의 커플러를 갖는다. 예를 들어, 도 8a에 도시된 바와 같이, (큐비트(821)와 같은) 큐비트는 2개의 커플러(840)에 각각 결합되는 말단부들을 포함할 수 있으며, 그 결과 4개의 커플러(840)가 큐비트에 결합된다.

일부 구현예들에서, 셀 내의 수평 큐비트들은 커플러들(840)에 의해 이웃 셀 내의 수평 큐비트들에 통신 가능하게 결합된다. 마찬가지로, 셀간 커플러들(840)은 인접 셀들 내의 수직 큐비트들의 쌍들 사이의 조정 가능한 통신 결합을 제공할 수 있다. 도 8a에 도시된 바와 같이, 큐비트(812)는 셀간 커플러들(842a, 842b, 842c, 842d)을 갖는다. 큐비트(812)는 예시적인 셀(800a)의 상부 에지로부터, 제2 수평 큐비트로서 묘사된다. 이러한 넘버링은 임의적인 것이고 단지 예시 목적을 위한 것이며, 본 명세서 및 첨부된 청구범위의 범위를 제한하지 않는다. 유사하게, 큐비트(813)는 제3 수평 큐비트로 지칭될 수 있다.

각각의 셀간 커플러(840)는, 각각, 예시적인 셀(800a) 내의 수평 또는 수직 큐비트와 이웃 셀 내의 상이한 위치 내의 수평 또는 수직 큐비트들 사이의 조정 가능한 통신 결합을 제공할 수 있다. 예를 들어, 셀간 커플러(842a)는 제2 수평 큐비트(812)와 이웃 셀 내의 제1 수평 큐비트 사이의 조정 가능한 통신 결합을 제공하고, 셀간 커플러(842b)는 제2 수평 큐비트(812)와 이웃 셀 내의 제3 수평 큐비트 사이의 조정 가능한 통신 결합을 제공한다. 마찬가지로, 셀간 커플러(842c)는 제2 수평 큐비트(812)와 이웃 셀 내의 제1 수평 큐비트 사이의 조정 가능한 통신 결합을 제공하고, 셀간 커플러(842d)는 제2 수평 큐비트(812)와 이웃 셀 내의 제3 수평 큐비트 사이의 조정 가능한 통신 결합을 제공한다.

도 8a에 예시된 바와 같이, 평행하고 인접한 큐비트들의 셀간 커플러들(840)의 쌍들은 이전 단락에서 설명된 바와 같이 인접 셀들에서 상이한 순서로 큐비트들 사이의 결합을 제공하기 위해 서로 교차할 수 있다. 예를 들어, 큐비트(812)의 셀간 커플러(842b)는 큐비트(813)의 셀간 커플러(843a)와 교차할 수 있다.

본 명세서 및 첨부된 청구범위에서 사용되는 바와 같이, 용어 '교차한다(cross)', 및 '교차한다(crosses)' 또는 '교차하는(crossing)'과 같은 그의 변형들은 위에 위치하는 것, 아래에 위치하는 것, 및 오버랩되는 것을 포함한다(예를 들어, 각각이 웨이퍼 또는 다이의 각자의 평면 또는 기판 내에 존재하는 경우, 제1 평면 또는 제1 기판 내의 제1 요소의 적어도 일부의 수직 투영(즉, 평면 또는 기판에 수직)은 제2 평면 또는 제2 기판 내의 제2 요소의 적어도 일부와 교차한다).

유사하게, 예시적인 셀(800a)의 4개의 코너에 있는 큐비트들(즉, 큐비트들(821, 824, 811, 814))은 도 8b 및 도 8c에 더 상세히 도시된 바와 같이 서로 교차하고 대각선으로 인접한 셀들에 대한 조정 가능한 통신 결합을 제공할 수 있는 셀간 커플러들을 갖는다. 일부 구현예들에서, 큐비트들(810, 820)이 2개 이상의 장축 또는 종축을 갖는 경우, 예시적인 셀(800a)은 4개 초과의 코너를 가질 수 있다.

도 8b는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(800b)의 일부의 개략도를 도시한다. 예시적인 토폴로지(800b)는 4개의 셀을 가지며, 이때 대각선으로 인접한 셀들 사이에 통신 결합이 존재한다. 예시적인 토폴로지(800b)는 4개의 셀(801, 802, 803, 804)을 보여주며, 여기서 각각의 셀은 도 8의 예시적인 셀(800a)의 구현이다.

전술한 바와 같이, 셀간 커플러들(840)(도 8b에는 하나만이 지시됨)은 인접 셀들 내의 수직 큐비트 쌍들과 수평 큐비트 쌍들을 접속한다. 도 8b를 참조하면, 셀(801)의 제2 수평 큐비트(812)는 셀(802)의 제1 수평 큐비트(814) 및 제3 수평 큐비트(816)에 통신 가능하게 결합된다. 유사하게, 셀(801)의 제2 수직 큐비트(822)는 셀(803)의 제1 수직 큐비트(824)에 그리고 제3 수직 큐비트(826)에 통신 가능하게 결합된다.

도 8c는 예시적인 토폴로지(800b)의 셀간 접속성의 일부(800c)를 예시하는 개략도이다. 도 8c는 셀들(801, 802, 803, 804)의 일부(800c)를 도시하며, 여기서 도 8c의 페이지의 평면에서 대각선으로 인접하게 레이아웃된 셀들의 쌍들은 통신 가능하게 결합된다.

셀간 커플러(841)는 셀(801)의 제4 수평 큐비트(813)와 대각선으로 레이아웃된 단위 타일(804)의 제1 수평 큐비트(819) 사이의 조정 가능한 통신 결합을 제공할 수 있다. 셀간 커플러(842)는 셀(803)의 제1 수평 큐비트(818)와 대각선으로 레이아웃된 단위 타일(802)의 제4 수평 큐비트(817) 사이의 조정 가능한 통신 결합을 제공할 수 있다. 셀간 커플러(843)는 셀(803)의 제4 수직 큐비트(827)와 대각선으로 레이아웃된 단위 타일(802)의 제1 수직 큐비트(828) 사이의 조정 가능한 통신 결합을 제공할 수 있다. 셀간 커플러(844)는 셀(801)의 제4 수직 큐비트(823)와 대각선으로 레이아웃된 단위 타일(804)의 제1 수직 큐비트(829) 사이의 조정 가능한 통신 결합을 제공할 수 있다.

대각선으로 인접한 셀들의 쌍들 사이의 조정 가능한 통신 결합을 제공할 수 있는 셀간 커플러들은 서로 교차한다. 일부 구현예들에서, 셀간 커플러들은 3개의 다른 셀간 커플러와 교차할 수 있다.

도 9a는 본 시스템들, 방법 및 장치에 따른 양자 프로세서 내의 예시적인 셀(900a)의 개략도이다. 예시적인 셀(800a) 내의 각각의 큐비트는 각각의 측에서 2개의 다른 큐비트에 통신 가능하게 결합될 수 있다. 예시적인 셀(900a)은 2개의 큐비트 세트를 가지며, 여기서 각각의 큐비트는 H 형상 또는 I 형상의 초전도 루프이다. 예시적인 셀(900a) 내의 각각의 큐비트는 각각의 측에서 2개의 다른 큐비트에 통신가능하게 결합될 수 있으며, 커플러들은 서로 교차하지 않는다. 예시적인 셀(900a)은 제1 큐비트 세트(911 내지 914)(집합적으로 910) 및 제2 큐비트 세트(921 내지 924)(집합적으로 920)를 갖는다.

각각의 큐비트 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 세트(910) 내의 큐비트들의 수는 제2 세트(920) 내의 큐비트들의 수와 동일하지 않다.

셀(900a) 내의 큐비트들은 H 형상 또는 I 형상을 형성하는 초전도 루프를 갖는 것으로 도시되지만, 그것은 제한이 아니며, 큐비트들은 직사각형 또는 원반 직사각형 루프들과 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, H 형상 또는 I 형상 루프는 큐비트의 세그먼트를 나타낼 수 있다. 각각의 큐비트(910-920)는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 셀(900a) 내의 제1 큐비트 세트(910)의 큐비트들은 서로 실질적으로 평행하며, 도 9a의 페이지의 평면에서 대체로 수평으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수평 큐비트들로 지칭될 수 있다. 예시적인 셀(900a) 내의 제2 큐비트 세트(920)의 큐비트들은 서로 실질적으로 평행하며, 도 9a의 페이지의 평면에서 대체로 수직으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수직 큐비트들로 지칭될 수 있다. 제1 큐비트 세트(910) 내의 큐비트들은 제2 큐비트 세트(920) 내의 큐비트들에 실질적으로 평행하지 않다(예컨대, 90도로 만난다). 제1 세트(910) 내의 큐비트들 및 제2 세트(920) 내의 큐비트들이 도 9a에서 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 예시되지만, 그것은 제한이 아니며, 다른 구현예들에서 제1 세트(910) 및/또는 제2 세트(920)로부터의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다.

예시적인 셀(900a)은 2개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 예시적인 셀(900a)은 더 많은 수(예컨대, 3개)의 큐비트 세트를 가질 수 있다.

커플러들(935)(하나만 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 제1 큐비트 세트(910) 또는 제2 큐비트 세트(920) 중 하나로부터 선택되고, 쌍의 다른 큐비트는 제1 큐비트 세트(910) 또는 제2 큐비트 세트(920) 중 상이한 하나로부터 선택된다.

커플러들(935)은 제1 큐비트 세트(910) 및 제2 큐비트 세트(920)의 큐비트들 사이의 조정 가능한 통신 결합을 제공할 수 있다. 커플러들은 제1 세트(910)의 큐비트들이 제2 세트(920)의 큐비트들과 만나는 곳에 근접한 영역들에 위치된다. 일부 구현예들에서, 커플러들은 제1 세트(810)의 큐비트들이 제2 세트(820)의 큐비트들과 만나는 영역들로부터 소정의 거리에 위치될 수 있다.

단위 타일(900a) 내의 각각의 큐비트는 예시적인 셀(900a) 내의 큐비트를 이웃 셀들 내의 적어도 2개의 큐비트와 접속하는 커플러들(942a, 942b)(도 9a에는 4개만이 지시됨, 집합적으로 940)과 같은 적어도 2개의 셀간 커플러를 나타낸다.

일부 구현예들에서, 셀 내의 수평 큐비트들은 셀간 커플러들(940)을 통해 이웃 셀 내의 수평 큐비트들에 통신 가능하게 결합된다. 마찬가지로, 셀간 커플러들(940)은 인접 셀들 내의 수직 큐비트들의 쌍들 사이의 조정 가능한 통신 결합을 제공할 수 있다. 도 9a에 도시된 바와 같이, 큐비트(912)는 셀간 커플러들(942a, 942b, 942c, 942d)을 갖는다. 큐비트(912)는 예시적인 셀(900a)의 상부 에지로부터, 제2 수평 큐비트로서 묘사된다. 이러한 넘버링은 임의적인 것이고 단지 예시 목적을 위한 것이며, 본 명세서 및 첨부된 청구범위의 범위를 제한하지 않는다.

각각의 셀간 커플러(940)는 예시적인 셀(900a) 내의 수평 또는 수직 큐비트와 이웃 셀 내의 상이한 위치 내의 제1 수평 또는 수직 큐비트와 이웃 셀 내의 동일 위치 내의 제2 수평 또는 수직 큐비트 사이의 조정 가능한 통신 결합을 제공한다.

예를 들어, 셀간 커플러(942a)는 제2 수평 큐비트(912)와 이웃 셀 내의 제1 수평 큐비트 사이의 조정 가능한 통신 결합을 제공하고, 셀간 커플러(942b)는 제2 수평 큐비트(912)와 이웃 셀 내의 제2 수평 큐비트 사이의 조정 가능한 통신 결합을 제공한다. 마찬가지로, 셀간 커플러(942c)는 제2 수평 큐비트(912)와 이웃 셀 내의 제1 수평 큐비트 사이의 조정 가능한 통신 결합을 제공하고, 셀간 커플러(942d)는 제2 수평 큐비트(812)와 이웃 셀 내의 제2 수평 큐비트 사이의 조정 가능한 통신 결합을 제공한다.

셀간 커플러들(940)은, 도 9b에 더 상세히 도시된 바와 같이, 대각선으로 인접한 셀들 사이의 셀간 커플러들을 제외하고는, 인접 셀들 내의 수평 큐비트 쌍들과 수직 큐비트 쌍들 사이의 통신 결합을 제공할 때 서로 교차하지 않는다. 일부 구현예들에서, 셀간 커플러들(940)은 인접 셀들 내의 수평 큐비트 쌍들과 수직 큐비트 쌍들 사이의 통신 결합을 제공할 때 서로 교차할 수 있다.

도 9b는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(900b)의 일부의 개략도를 도시한다. 예시적인 토폴로지(900a)는 4개의 셀 및 2개의 대각선으로 인접한 셀 사이의 통신 결합을 갖는다. 예시적인 토폴로지(900b)는 4개의 셀(901, 902, 903, 904)을 보여주며, 여기서 각각의 셀은 도 9a의 예시적인 셀(900a)의 구현이다.

전술한 바와 같이, 셀간 커플러들(940)은 인접 셀들 내의 수직 큐비트 쌍들과 수평 큐비트 쌍들을 접속한다. 도 9b를 참조하면, 셀(901)의 제2 수평 큐비트(912)는 셀(902)의 제1 수평 큐비트(914) 및 제2 수평 큐비트(915)에 통신 가능하게 결합된다. 유사하게, 셀(901)의 제2 수직 큐비트(922)는 셀(903)의 제1 수직 큐비트(924)에 그리고 제2 수직 큐비트(925)에 통신 가능하게 결합된다.

셀간 커플러들은 또한 대각선으로 인접한 셀들 사이의 조정 가능한 통신 결합을 제공할 수 있다. 도 9b에 도시된 바와 같이, 셀간 커플러(941)는 셀(903)의 제1 수평 큐비트(918)와 대각선으로 인접한 셀(902)의 제4 수평 큐비트(917) 사이의 조정 가능한 통신 결합을 제공하고, 셀간 커플러(942)는 셀(903)의 제4 수직 큐비트(927)와 대각선으로 인접한 셀(902)의 제1 수직 큐비트(928) 사이의 조정 가능한 통신 결합을 제공한다.

일부 구현예들에서, 셀간 커플러들(941, 942)은 셀들(902, 903) 사이의 공간에서 서로 교차한다. 일부 구현예들에서, 셀간 커플러들(941, 942)은 셀들(901, 902, 903, 904) 중 하나의 표면 위에서, 또는 아래에서, 또는 내에서 서로 교차할 수 있다.

도 10은 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(1000)의 일부의 개략도를 도시한다. 예시적인 토폴로지는 4개의 셀을 가지며, 대각선으로 인접한 셀들 사이의 통신 결합을 갖지 않는다. 대각선으로 인접한 셀들 사이의 추가적인 공간은 다른 전자 컴포넌트들에 의해 점유될 수 있다. 예시적인 토폴로지(1000)는 4개의 셀(1001, 1002, 1003, 1004)을 갖는다.

셀들(1001 내지 1004)은 수평 큐비트 세트(1010)(도 10에는 하나만이 지시됨) 및 수직 큐비트 세트(1020)(도 10에는 하나만이 지시됨)를 갖는다. 수평 큐비트 세트(1010) 및 수직 큐비트 세트(1020)의 큐비트들은 도 10에서 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 예시되지만, 그것은 제한이 아니며, 다른 구현예들에서 수평 큐비트 세트(1010) 및/또는 수직 큐비트 세트(1020)의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다. 각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 또는 수평 세트(1010) 내의 큐비트들의 수는 제2 또는 수직 세트(1020) 내의 큐비트들의 수와 동일하지 않다. 도 10에는 예시적인 토폴로지(1000) 내의 각각의 셀이 2개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 예시적인 토폴로지(1000) 내의 각각의 셀은 더 많은 수(예컨대, 3개)의 큐비트 세트를 가질 수 있다.

예시적인 토폴로지(1000) 내의 큐비트들은 H 형상 또는 I 형상을 형성하는 초전도 루프를 갖는 것으로 도시되지만, 그것은 제한이 아니며, 큐비트들은 직사각형 또는 원반 직사각형 루프들과 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, H 형상 또는 I 형상 루프는 큐비트의 세그먼트를 나타낼 수 있다. 수평 큐비트 세트(1010) 및/또는 수직 큐비트 세트(1020)의 각각의 큐비트는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 토폴로지(800b)와 유사하게, 예시적인 토폴로지(1000)에서 셀간 커플러들(1040)(도 10에는 하나만이 지시됨)은 인접 셀들 내의 수직 큐비트 쌍들과 수평 큐비트 쌍들을 접속한다. 예시적인 토폴로지(800b)와는 달리, 대각선으로 인접한 셀들은 셀간 커플러들로 통신 가능하게 결합되지 않는다.

도 10에 도시된 바와 같이, 셀(1001) 및 셀(1004)은 도 10의 페이지의 평면에서 서로 대각선으로 인접하게 레이아웃된다. 유사하게, 셀들(1002, 1003)은 서로 대각선으로 인접하게 레이아웃된다. 이러한 배열은 예시의 목적으로 도 10에 도시되며, 그것은 제한이 아니다.

예시적인 토폴로지(800b)와는 달리, 예시적인 토폴로지(1000)에서 셀(1001)의 제4 수평 큐비트(1013)는 인접 셀(1002)의 제4 수평 큐비트(1017)에 통신 가능하게 결합되고, 제4 수직 큐비트(1023)는 인접 셀(1003)의 제4 수직 큐비트(1027)에 통신 가능하게 결합된다. 셀(1003)의 제1 수평 큐비트(1018)는 인접 셀(1004)의 제1 수평 큐비트(1019)에 통신 가능하게 결합되고, 셀(1002)의 제1 수직 큐비트(1028)는 인접 셀(1004)의 제1 수직 큐비트(1029)에 통신 가능하게 결합된다.

도 11은 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(1100)의 일부의 개략도이다. 예시적인 토폴로지(1100)는 4개의 셀 및 2개의 대각선으로 인접한 셀 사이의 통신 결합을 갖는다. 예시적인 토폴로지(1100)는 4개의 셀(1101, 1102, 1103, 1104)을 갖는다.

셀들(1101 내지 1104)은 수평 큐비트 세트(1110)(도 11에는 하나만이 지시됨) 및 수직 큐비트 세트(1120)(도 11에는 하나만이 지시됨)를 갖는다. 수평 큐비트 세트(1110) 및 수직 큐비트 세트(1120)의 큐비트들은 도 11에서 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 예시되지만, 그것은 제한이 아니며, 다른 구현예들에서 수평 큐비트 세트(1110) 및/또는 수직 큐비트 세트(1120)의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다. 각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 또는 수평 세트(1110) 내의 큐비트들의 수는 제2 또는 수직 세트(1120) 내의 큐비트들의 수와 동일하지 않다. 도 11에는 예시적인 토폴로지(1100) 내의 각각의 셀이 2개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 예시적인 토폴로지(1100) 내의 각각의 셀은 더 많은 수(예컨대, 3개)의 큐비트 세트를 가질 수 있다.

예시적인 토폴로지(1100) 내의 큐비트들은 H 형상 또는 I 형상을 형성하는 초전도 루프를 갖는 것으로 도시되지만; 그것은 제한이 아니며, 큐비트들은 직사각형 또는 원반 직사각형 루프들과 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, H 형상 또는 I 형상 루프는 큐비트의 세그먼트를 나타낼 수 있다. 각각의 큐비트(1110-1120)는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 토폴로지(800b)와 유사하게, 예시적인 토폴로지(1100)에서 셀간 커플러들(1140)(도 11에는 하나만이 지시됨)은 인접 셀들 내의 수직 큐비트 쌍들과 수평 큐비트 쌍들을 접속한다. 예시적인 토폴로지(1000)와는 달리, 대각선으로 인접한 셀들은 서로 통신 가능하게 결합되지만, 토폴로지(800b)와는 달리, 2개의 대각선으로 인접한 셀만이 통신 가능하게 결합된다. 토폴로지(1100)에서, 커플러들은 대각선으로 인접한 셀들 사이의 통신 결합을 제공할 때 교차할 수 있다.

도 11을 참조하면, 셀(1101)의 제4 수평 큐비트(1113)는 인접 셀(1102)의 제4 수평 큐비트(1117)에 통신 가능하게 결합되고, 셀(1103)의 제1 수평 큐비트(1118)는 인접 셀(1104)의 제1 수평 큐비트(1119)에 통신 가능하게 결합된다. 셀(1101)의 제4 수직 큐비트(1123)는 대각선으로 인접한 셀(1104)의 제1 수직 큐비트(1129)에 통신 가능하게 결합되고, 셀(1103)의 제4 수직 큐비트(1127)는 대각선으로 인접한 셀(1102)의 제1 수직 큐비트(1128)에 통신 가능하게 결합된다.

도 11의 페이지의 평면에 관하여, 예시적인 토폴로지(1100) 내의 수평으로 인접한 셀들 사이의 접속성은 예시적인 토폴로지(1000) 내의 수평으로 인접한 셀들 사이의 접속성과 유사하다. 예시적인 토폴로지(1100) 내의 수직으로 인접한 셀들 사이의 접속성은 예시적인 토폴로지(800b) 내의 수직으로 인접한 셀들 사이의 접속성과 유사하다.

이 분야의 기술자는 그 반대도 가능하며 예시적인 토폴로지(1100)는 수직으로 인접한 셀들 사이의 예시적인 토폴로지(1000)와 유사한 접속성 및 수평으로 인접한 셀들 사이의 예시적인 토폴로지(800b)와 유사한 접속성을 갖도록 구현될 수 있다는 것을 이해할 것이다. 큐비트들(1110, 1120)이 2개 이상의 장축 또는 종축을 갖는 일부 구현예들에서, 셀간 커플러들(1140)은 인접한 셀들 내의 실질적으로 평행한 큐비트들 간의 조정 가능한 통신 결합을 제공할 수 있다.

도 12는 본 시스템들, 방법 및 장치에 따른 양자 프로세서 내의 예시적인 셀(1200)을 예시하는 개략도이다. 예시적인 셀(1200)은 2개의 큐비트 세트 및 동일한 세트의 큐비트들 사이의 커플러들을 갖는다. 커플러들은 실질적으로 평행한 큐비트들 간의 통신 결합을 제공할 수 있다. 예시적인 셀(1200)은 제1 큐비트 세트(1211 내지 1214)(집합적으로 1210) 및 제2 큐비트 세트(1221 내지 1224)(집합적으로 1220)를 갖는다. 도 12에는 예시적인 셀(1200)이 2개의 큐비트 세트를 갖는 것으로 예시되어 있지만, 그것은 제한이 아니며, 예시적인 셀(1200)은 더 많은 수(예를 들어, 3개)의 큐비트 세트를 가질 수 있다.

각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 세트(1210) 내의 큐비트들의 수는 제2 세트(1220) 내의 큐비트들의 수와 동일하지 않다.

예시적인 셀(1200) 내의 큐비트들은 직사각형 형상의 초전도 루프를 갖는 것으로 도시되어 있지만, 그것은 제한이 아니며, 큐비트들은 원반 직사각형 또는 타원형 루프와 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, 직사각형 루프는 큐비트의 세그먼트를 나타낼 수 있다. 일 구현예에서, 각각의 큐비트(1210-1220)는 적어도 하나의 각자의 조셉슨 접합부(도 12에는 도시되지 않음)에 의해 중단된다.

예시적인 셀(1200) 내의 제1 큐비트 세트(1210) 내의 큐비트들은 서로 실질적으로 평행하며, 도 12의 페이지의 평면에서 대체로 수평으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수평 큐비트들로 지칭될 수 있다. 예시적인 셀(1200) 내의 제2 큐비트 세트(1220) 내의 큐비트들은 서로 실질적으로 평행하며, 도 12의 페이지의 평면에서 대체로 수직으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수직 큐비트들로 지칭될 수 있다. 수평 큐비트 세트(1210)의 큐비트들 및 수직 큐비트 세트(1220)의 큐비트들은 실질적으로 평행하지 않다(예를 들어, 90도로 만난다). 수평 큐비트 세트(1210) 및 수직 큐비트 세트(1220)의 큐비트들은 도 12에서 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 예시되지만, 그것은 제한이 아니며, 다른 구현예들에서 수평 큐비트 세트(1210) 및/또는 수직 큐비트 세트(1220)의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다.

커플러들(1250)(도 12에는 하나만이 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 수평 큐비트 세트(1210)의 큐비트들 중 하나 또는 수직 큐비트 세트(1220)의 큐비트들 중 하나로부터 선택되고, 쌍의 다른 큐비트는 수평 큐비트 세트(1210)의 큐비트들 또는 수직 큐비트 세트(1220)의 큐비트들 중 상이한 하나로부터 선택된다.

커플러들(1250)은 큐비트들(1210)과 큐비트들(1220) 사이의 조정 가능한 통신 결합을 제공할 수 있다. 커플러들은 큐비트들(1210)이 큐비트들(1220)과 만나는 곳에 근접한 영역들에 위치될 수 있다. 일부 구현예들에서, 커플러들(1250)은 큐비트들(1210)이 큐비트들(1220)과 만나는 영역으로부터 소정 거리에 위치된다.

예시적인 셀(1200)은 수평 큐비트 쌍들 사이의 그리고 수직 큐비트 쌍들 사이의 조정 가능한 통신 결합을 제공하는 8개의 커플러(1241 내지 1248)(집합적으로 1240)를 갖는다. 일부 커플러들(1240)은 비인접 큐비트들(예를 들어, 큐비트들(1222, 1224))을 통신 가능하게 결합할 수 있다. 다른 커플러들(1240)은 인접 큐비트들(예를 들어, 큐비트들(1223, 1224))을 통신 가능하게 결합할 수 있다. 큐비트들(1210, 1220)이 2개 이상의 종축 또는 장축을 갖는 일부 구현예들에서, 커플러들(1240)은 실질적으로 평행한 큐비트 쌍들을 통신 가능하게 결합한다.

비인접 큐비트들을 통신 가능하게 결합할 때, 커플러들(1240)은 예시적인 셀(1200) 내의 다른 큐비트들 및/또는 커플러들 및/또는 다른 전자 컴포넌트들 위에서 또는 아래에서 교차할 수 있으며, 그들로부터 실질적으로 전기적으로 격리된다. 예를 들어, 커플러(1247)가 비인접 큐비트들(1222, 1224)을 통신 가능하게 결합할 때, 커플러(1247)는 큐비트(1223) 또는 임의의 다른 큐비트들에 통신 가능하게 결합되지도 않고, 예시적인 셀(1200)의 다른 전자 컴포넌트들의 정상 동작을 방해하지도 않는다.

인접 큐비트들을 통신 가능하게 결합할 때, 커플러들(1240)은 예시적인 셀(1200) 내의 수평 큐비트들 사이에 또는 수직 큐비트들 사이에 존재할 수 있는 다른 큐비트들 및/또는 커플러들 및/또는 다른 전자 컴포넌트들 위에서 또는 아래에서 교차할 수 있으며, 그들로부터 실질적으로 전기적으로 격리된다. 예를 들어, 커플러(1248)가 인접 큐비트들(1221, 1222)을 통신 가능하게 결합할 때, 커플러(1248)는 예시적인 셀(1200) 내의 임의의 다른 큐비트에 통신 가능하게 결합되지도 않고, 예시적인 셀(1200)의 다른 전자 컴포넌트들의 정상 동작을 방해하지도 않는다.

예시적인 셀(1200)에 나타난 바와 같이, 각각의 큐비트는 6의 접속성을 갖는다. 예를 들어, 큐비트(1211)는 커플러들(1250)을 통해 각각의 수직 큐비트(1221 내지 1224)에, 커플러(1241)를 통해 수평 큐비트(1212)에, 그리고 커플러(1242)를 통해 수평 큐비트(1213)에 통신 가능하게 결합된다.

다른 구현예들에서, 예시적인 셀(1200) 내의 큐비트들은, 커플러들(1250)에 더하여, 각각의 수평 큐비트(1210)를 각각의 다른 수평 큐비트(1210)에 그리고/또는 각각의 수직 큐비트(1220)를 각각의 다른 수직 큐비트(1220)에 통신 가능하게 결합하는 커플러들(1240)을 가지며, 이에 의해 7의 접속성을 구현한다.

또한, 커플러들(1240)은 예시적인 셀(1200)로부터 인접 또는 비인접 셀들로의 셀간 통신 결합을 제공할 수 있다. 셀간 접속성을 구현하는 커플러의 예가 미국 특허 출원 제62/288,719호에서 확인될 수 있다.

도 13은 본 시스템들, 방법들 및 장치에 따른 양자 프로세서 내의 예시적인 셀(1300)을 예시하는 개략도이다. 예시적인 셀(1300)은 2개의 큐비트 세트를 포함하며, 각각의 큐비트는 L 형상을 갖는다. 하나의 세트 내의 큐비트들은 대칭축에 대하여 다른 세트 내의 큐비트들과 실질적으로 대칭이다. 2개의 큐비트 세트 사이의 커플러들은 큐비트들이 방향을 변경하는 영역들에 근접하게 위치될 수 있다. 예시적인 셀(1300)은 제1 큐비트 세트(1311 내지 1318)(집합적으로 1310) 및 제2 큐비트 세트(1321 내지 1328)(집합적으로 1320)를 갖는다. 도 13에서 예시적인 셀(1300)은 2개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 예시적인 셀(1300)은 더 많은 수(예를 들어, 3개)의 큐비트 세트를 가질 수 있다.

각각의 세트가 8개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 세트(1310) 내의 큐비트들의 수는 제2 세트(1320) 내의 큐비트들의 수와 동일하지 않다.

예시적인 셀(1300) 내의 큐비트들은 L 형상을 형성하는 초전도 루프를 갖는 것으로 도시되지만; 그것은 제한이 아니며, 큐비트들은 직사각형, 타원형 또는 원반 직사각형 루프들과 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. L 형상은 실질적으로 평행하지 않은 2개의 인접한 세그먼트 또는 부분을 갖는 것으로 정의된다(예를 들어, 그들은 90도로 만난다). 일부 구현예들에서, L 형상 루프는 큐비트의 세그먼트를 나타낼 수 있다. 각각의 큐비트(1310-1320)는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단된다.

예시적인 셀(1300) 내의 큐비트들은 도 13의 페이지의 평면에서 수평인 제1 세그먼트(1361)(도 13에는 하나만이 지시됨) 및 도 13의 페이지의 평면에서 수직인 제2 세그먼트(1362)(도 13에는 하나만이 지시됨)를 가지며, 여기서 각각의 큐비트는 제1 세그먼트(1361)와 제2 세그먼트(1362) 사이에서 굴곡되고, 각각의 큐비트는 실질적으로 유사한 길이를 갖는다. 일부 구현예들에서, 예시적인 셀(1300) 내의 큐비트들의 일부 또는 전부는 제1 세그먼트(1361)와 제2 세그먼트(1362)가 직교하지 않도록 제1 세그먼트(1361)와 제2 세그먼트(1362) 사이에서 끼인각을 형성하거나 소정의 각도로 굴곡될 수 있다.

다른 구현예들에서, 예시적인 셀(1300) 내의 큐비트들은 2개 초과의 세그먼트(예를 들어, 3개의 세그먼트)를 가지며, 인접 세그먼트들(예를 들어, 제1 세그먼트(1361) 및 제2 세그먼트(1362))은 2개의 상이한 축에 실질적으로 평행하다.

큐비트들(1310)은 그들이 그들 각자의 길이를 따라 상이한 곳에서 제1 세그먼트와 제2 세그먼트 사이에서 굴곡되어, 제1 큐비트(1311)가 최단 제1 세그먼트(1361) 및 최장 제2 세그먼트(1362)를 갖고 제8 큐비트(1318)가 최장 제1 세그먼트(1361) 및 최단 제2 세그먼트(1362)를 갖도록 예시적인 셀(1300) 내에 그렇게 배열된다.

큐비트들(1320)은 그들이 그들의 길이를 따라 상이한 곳에서 제1 세그먼트와 제2 세그먼트 사이에서 끼인각을 갖거나 굴곡되어, 제1 큐비트(1321)가 최장 제1 세그먼트(1361) 및 최단 제2 세그먼트(1362)를 갖고 제8 큐비트(1328)가 최단 제1 세그먼트(1361) 및 최장 제2 세그먼트(1362)를 갖도록 예시적인 셀(1300) 내에 그렇게 배열된다.

커플러들(1360)(도 13에는 하나만이 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 조정 가능한 통신 결합을 제공하며, 여기서 쌍의 하나의 큐비트는 제1 큐비트 세트(1310) 중의 하나로부터 선택되고 쌍의 다른 큐비트는 제1 큐비트 세트(1310) 중의 상이한 하나로부터 선택되고/되거나, 여기서 큐비트들 중 하나는 제2 큐비트 세트(1320)의 큐비트들 중 하나로부터 선택되고 다른 큐비트는 제2 큐비트 세트(1320)의 큐비트들 중 상이한 하나로부터 선택된다. 커플러들은 제1 세트(1310)의 큐비트들이 제1 세트(1310)의 큐비트들 중 상이한 하나와 만나는 곳, 그리고 제2 세트(1320)의 큐비트들이 제2 세트(1320)의 큐비트들 중 상이한 하나와 만나는 곳에 근접한 영역들에 위치될 수 있다. 예를 들어, 커플러(1360)는 큐비트(1321)와 큐비트(1328) 사이의 조정 가능한 통신 결합을 제공한다. 일부 구현예들에서, 커플러들(1360)은 제1 세트(1310)의 큐비트들이 제1 세트(1310)의 큐비트들 중 상이한 하나와 만나고 제2 세트(1320)의 큐비트들이 제2 세트(1320)의 큐비트들 중 상이한 하나와 만나는 영역으로부터 소정 거리에 위치될 수 있다.

커플러들(1350)(도 13에는 하나만이 지시됨)과 같은 커플러들은 제1 세트(1310)의 큐비트들 중 하나와 제2 세트(1320)의 큐비트들 중 하나 사이의 조정 가능한 통신 결합을 제공하며, 따라서 제1 세트(1310)의 각각의 큐비트는 제2 세트(1320)의 하나의 큐비트에 통신 가능하게 결합되고 제2 세트(1320)의 각각의 큐비트는 제1 세트(1310)의 하나의 큐비트에 통신 가능하게 결합된다. 예를 들어, 커플러(1350)는 큐비트(1318)와 큐비트(1328) 사이의 조정 가능한 통신 결합을 제공한다. 예시적인 셀(1300)에는 8개의 커플러(1350)가 존재한다.

예시적인 셀(1300)에서, 각각의 큐비트는 8의 접속성을 갖는다. 예를 들어, 큐비트(1321)는 커플러(1350)를 통해 큐비트(1311)에 통신 가능하게 결합되고, 커플러들(1360)을 통해 큐비트들(1322 내지 1328)에 통신 가능하게 결합된다. 도 13에서 각각의 큐비트는 8의 접속성을 갖는 것으로 예시되어 있지만, 그것은 제한이 아니며, 다른 구현예들에서 예시적인 셀(1300) 내의 큐비트들은 더 작은 또는 더 큰 접속성을 가질 수 있다.

도 14는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서 내의 예시적인 셀(1400)의 개략도를 도시한다. 예시적인 셀(1400)은 4개의 큐비트 세트를 포함한다. 2개의 큐비트 세트는 실질적으로 직사각형 형상을 갖고, 다른 2개의 큐비트 세트는 실질적으로 L 형상을 갖는다. 예시적인 셀(1300)과 유사하게, 하나의 L 형상 큐비트 세트는 대칭축에 대하여 다른 L 형상 큐비트 세트와 대칭이며, 커플러들은 L 형상 큐비트들이 방향을 변경하는 영역들에 근접하게 존재할 수 있다. 예시적인 셀(1300)과는 달리, 직사각형 큐비트들은 L 형상 큐비트들에 결합될 수 있다. 예시적인 셀(1400)은 제1 큐비트 세트(1411 내지 1414)(집합적으로(1410)), 제2 큐비트 세트(1421 내지 1424)(집합적으로 1420), 제3 큐비트 세트(1431 내지 1434)(집합적으로 1430) 및 제4 큐비트 세트(1441 내지 1444)(집합적으로 1440)를 갖는다. 도 14에서 예시적인 셀(1400)은 4개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 예시적인 셀(1400)은 더 많은 수(예를 들어, 5개)의 큐비트 세트를 가질 수 있다.

각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 하나의 세트(예를 들어, 제1 세트) 내의 큐비트들의 수는 다른 세트(예를 들어, 제3 세트) 내의 큐비트들의 수와 동일하지 않다. 제1, 제2, 제3 및/또는 제4 큐비트 세트(1410-1440) 내의 각각의 큐비트는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다. 일부 구현예들에서, 제1, 제2, 제3 및/또는 제4 큐비트 세트(1410-1440) 내의 큐비트들의 일부 또는 전부는 큐비트의 세그먼트를 나타낼 수 있다.

예시적인 셀(1400) 내의 제1 큐비트 세트(1410)의 큐비트들은 서로 실질적으로 평행하며, 도 14의 페이지의 평면에서 대체로 수평으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수평 큐비트들로 지칭될 수 있다. 예시적인 셀(1400) 내의 제2 큐비트 세트(1420)의 큐비트들은 서로 실질적으로 평행하며, 도 14의 페이지의 평면에서 대체로 수직으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수직 큐비트들로 지칭될 수 있다. 제1 세트(1410) 내의 큐비트들은 제2 세트(1420) 내의 큐비트들에 실질적으로 평행하지 않다(예컨대, 90도로 만난다).

제1 세트(1410)의 큐비트들은 각각 각자의 종축 또는 장축(1473)(도 14에는 하나만이 지시됨)을 가지며, 이 축을 따라 제1 세트(1410)의 각자의 큐비트들의 초전도 경로들 또는 루프들이 큐비트의 길이 방향으로 연장된다. 마찬가지로, 제2 세트(1420)의 큐비트들은 각각 각자의 종축 또는 장축(1472)(도 14에는 하나만이 지시됨)을 가지며, 이 축을 따라 제2 세트(1420)의 큐비트들의 초전도 경로들 또는 루프들이 큐비트의 길이 방향으로 연장된다.

큐비트들(1410, 1420) 각각이 하나의 종축 또는 장축(각각, 1473 및 1474)을 갖는 것으로 도 14에 예시되어 있지만, 그것은 제한이 아니며, 다른 구현예들에서 제1 세트(1410) 및/또는 제2 세트(1420)의 큐비트들의 일부 또는 전부는 2개 이상의 종축 또는 장축을 가질 수 있다.

제3 세트의 큐비트들(1430) 및 제4 세트의 큐비트들(1440)은 L 형상을 형성하는 초전도 루프를 갖는 것으로 도시되지만; 그것은 제한이 아니며, 큐비트들은 직사각형, 타원형 또는 원반 직사각형 루프들과 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. L 형상은 실질적으로 평행하지 않은 2개의 인접한 세그먼트 또는 부분을 갖는 것으로 정의된다(예를 들어, 그들은 90도로 만난다).

제3 세트(1430)의 큐비트들 및 제4 세트(1440)의 큐비트들은 도 14의 페이지의 평면에서 수평인 제1 세그먼트(1481)(도 14에는 하나만이 지시됨) 및 도 14의 페이지의 평면에서 수직인 제2 세그먼트(1482)(도 14에는 하나만이 지시됨)를 가지며, 여기서 각각의 큐비트는 제1 세그먼트(1481)와 제2 세그먼트(1482) 사이에서 끼인각을 형성하거나 굴곡되고, 각각의 큐비트는 실질적으로 유사한 길이를 갖는다. 일부 구현예들에서, 예시적인 셀(1400) 내의 제3 세트(1430) 및 제4 세트(1440)의 큐비트들의 일부 또는 전부는 제1 세그먼트(1481)와 제2 세그먼트(1482)가 직교하지 않도록 제1 세그먼트(1481)와 제2 세그먼트(1482) 사이에서 끼인각을 형성하거나 소정의 각도로 굴곡될 수 있다.

다른 구현예들에서, 예시적인 셀(1400) 내의 제3 세트(1430) 및 제4 세트(1440)의 큐비트들은 2개 초과의 세그먼트(예를 들어, 3개의 세그먼트)를 가지며, 인접 세그먼트들(예를 들어, 제1 세그먼트(1481) 및 제2 세그먼트(1482))은 2개의 상이한 축에 실질적으로 평행하다.

제3 세트(1430) 내의 큐비트들은 그들이 그들의 길이를 따라 상이한 곳에서 제1 세그먼트와 제2 세그먼트 사이에서 끼인각을 형성하거나 굴곡되어, 제1 큐비트(1431)가 최단 제1 세그먼트(1481) 및 최장 제2 세그먼트(1482)를 갖고 제4 큐비트(1434)가 최장 제1 세그먼트(1481) 및 최단 제2 세그먼트(1482)를 갖도록 예시적인 셀(1400) 내에 그렇게 배열되며, 이에 따라 제1 세트, 제2 세트, 제3 세트 및 제4 세트(1410-1440)의 큐비트들은 길이가 실질적으로 동일하다.

제4 세트(1440)의 큐비트들은 그들이 그들의 길이를 따라 상이한 곳에서 제1 세그먼트와 제2 세그먼트 사이에서 굴곡되어, 제1 큐비트(1441)가 최장 제1 세그먼트(1481) 및 최단 제2 세그먼트(1482)를 갖고 제4 큐비트(1444)가 최단 제1 세그먼트(1481) 및 최장 제2 세그먼트(1482)를 갖도록 예시적인 셀(1400) 내에 그렇게 배열된다.

제3 세트(1430) 및 제4 세트(1440)의 큐비트들은 축(1471)을 따라 대칭인데, 예를 들어 큐비트(1431)의 제1 세그먼트(1481) 및 큐비트(1441)의 제2 세그먼트(1482)는 길이가 실질적으로 동일하다.

커플러들(1460)(도 14에는 하나만이 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 조정 가능한 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 하나의 큐비트 세트(예컨대, 제4 세트(1440))로부터 선택되고 쌍의 다른 큐비트는 동일 큐비트 세트(예컨대, 제4 세트(1440)) 또는 상이한 큐비트 세트(예컨대, 제1 세트(1410)) 중 상이한 하나로부터 선택된다. 커플러들은 예시적인 셀(1400) 내의 큐비트들이 다른 큐비트와 만나는 곳에 근접한 영역들에 위치될 수 있다. 일부 구현예들에서, 커플러들은 예시적인 셀(1400) 내의 큐비트들이 다른 큐비트와 만나는 영역으로부터 소정 거리에 위치될 수 있다. 예를 들어, 커플러(1460)는 큐비트(1411)와 큐비트(1444) 사이의 조정 가능한 통신 결합을 제공한다.

커플러들(1450)(도 14에는 하나만이 지시됨)과 같은 커플러들은 제3 세트(1430)의 큐비트들 중 하나와 제4 세트(1440)의 큐비트들 중 하나 사이의 조정 가능한 통신 결합을 제공할 수 있으며, 따라서 제3 세트(1430) 내의 각각의 큐비트는 제4 세트(1440) 내의 하나의 큐비트에 통신 가능하게 결합되고 제4 세트(1440) 내의 각각의 큐비트는 제3 세트(1430) 내의 하나의 큐비트에 통신 가능하게 결합된다. 예를 들어, 커플러(1450)는 큐비트(1434)와 큐비트(1444) 사이의 조정 가능한 통신 결합을 제공한다. 예시적인 셀(1400)에는 4개의 커플러(1450)가 존재한다. 커플러들(1450)은 큐비트들(1430, 1440)이 서로 가장 가까워지는 곳에 위치될 수 있지만; 다른 구현예들에서, 커플러들(1450)은 큐비트들(1430, 1440)이 서로 가장 가까워지는 영역으로부터 소정 거리에 위치될 수 있다.

예시적인 셀(1400)에서, 각각의 큐비트는 8의 접속성을 갖는다. 예를 들어, 큐비트(1434)는 커플러(1450)를 통해 큐비트(1444)에 통신 가능하게 결합되고, 커플러들(1460)을 통해 큐비트들(1421 내지 1424) 및 큐비트들(1431 내지 1433)에 통신 가능하게 결합된다. 도 14에서 각각의 큐비트는 8의 접속성을 갖는 것으로 예시되어 있지만, 그것은 제한이 아니며, 다른 구현예들에서 예시적인 셀(1400) 내의 큐비트들은 더 작은 또는 더 큰 접속성을 가질 수 있다.

도 15는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(1500)의 개략도를 도시한다. 예시적인 토폴로지(1500)는 4개의 셀을 포함한다. 커플러들은 인접 셀들 내의 수직 큐비트들 사이의 그리고 수평 큐비트들 사이의 통신 결합을 제공할 수 있다. 수직 큐비트들은 도 15의 페이지의 평면에서 수평으로 타일화된 셀들 사이에 통신 가능하게 결합되고, 수평 큐비트들은 도 15의 페이지의 평면에서 수직으로 타일화된 셀들 사이에 통신 가능하게 결합된다. 예시적인 토폴로지(1500)는 4개의 셀(1501 내지 1504)을 갖지만; 그것은 제한이 아니며, 예시적인 토폴로지(1500)는 더 많은 또는 더 적은 수의 셀을 가질 수 있다.

예시적인 토폴로지(1500) 내의 각각의 셀은 제1 큐비트 세트(1510)(도 15에는 하나만이 지시됨) 및 제2 큐비트 세트(1520)(도 15에는 하나만이 지시됨)를 갖는다. 각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 세트(1510) 내의 큐비트들의 수는 제2 세트(1520) 내의 큐비트들의 수와 동일하지 않다. 도 15에는 예시적인 토폴로지(1500) 내의 각각의 셀이 2개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 예시적인 토폴로지(1500) 내의 각각의 셀은 더 많은 수(예컨대, 3개)의 큐비트 세트를 가질 수 있다.

예시적인 토폴로지(1500) 내의 큐비트들은 직사각형 초전도 루프를 갖는 것으로 도시되지만; 그것은 제한이 아니며, 큐비트들은 원반 직사각형 또는 타원형 루프와 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, 직사각형 루프는 큐비트의 세그먼트를 나타낼 수 있다. 각각의 큐비트(1510-1520)는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 토폴로지(1500) 내의 제1 큐비트 세트(1510c)의 큐비트들은 서로 실질적으로 평행하며, 도 15의 페이지의 평면에서 대체로 수평으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수평 큐비트들로 지칭될 수 있다. 예시적인 셀(1500) 내의 제2 큐비트 세트(1520)의 큐비트들은 서로 실질적으로 평행하며, 도 15의 페이지의 평면에서 대체로 수직으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수직 큐비트들로 지칭될 수 있다. 제1 또는 수평 세트(1510) 내의 큐비트들 및 제2 또는 수직 세트(1520) 내의 큐비트들은 실질적으로 평행하지 않다(예를 들어, 90도로 만난다).

제1 세트(1510) 및 제2 세트(1520) 내의 큐비트들이 도 15에서 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 예시되지만, 그것은 제한이 아니며, 다른 구현예들에서 제1 세트(1510) 및/또는 제2 세트(1520)의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다.

커플러들(1540)(도 15에는 하나만이 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 조정 가능한 통신 결합을 제공하며, 여기서 쌍의 하나의 큐비트는 제1 세트(1510)로부터 선택되고 쌍의 다른 큐비트는 제2 세트(1520)로부터 선택된다.

커플러들(1540)은 제1 세트(1510)의 큐비트들과 제2 세트(1520)의 큐비트들 사이의 조정 가능한 통신 결합을 제공할 수 있다. 커플러들은 제1 세트(1510)의 큐비트들이 제2 세트(1520)의 큐비트들과 만나는 곳에 근접한 영역들에 위치될 수 있다. 일부 구현예들에서, 큐비트들은 제1 세트(1510)의 큐비트들이 제2 세트(1520)의 큐비트들과 만나는 영역들로부터 소정의 거리에 위치된다.

장거리 커플러들은 셀간 커플러들보다 더 큰 물리적 거리에 걸쳐 직접 결합할 수 있으며, 따라서 더 큰 결합 강도를 제공하는 방식으로 큐비트들과 통신 가능하게 결합할 수 있다. 장거리 커플러들(1530a 내지 1530p)(집합적으로 1530)은 하나의 셀(예를 들어, 셀(1501)) 내의 제1 큐비트 세트(1510)의 큐비트들과 인접 셀(예를 들어, 셀(1504)) 내의 제1 큐비트 세트(1510)의 큐비트들 사이의, 그리고 하나의 셀(예를 들어, 셀(1501)) 내의 제2 큐비트 세트(1520)의 큐비트들과 인접 셀(예를 들어, 셀(1502)) 내의 제2 큐비트 세트(1520)의 큐비트들 사이의 조정 가능한 통신 결합을 제공한다. 도 15에서 각각의 큐비트는 하나의 장거리 커플러(1530)를 갖는 것으로 예시되지만; 그것은 제한이 아니다. 다른 구현예들에서, 각각의 큐비트는 2개 이상의 장거리 커플러(1530)를 가질 수 있다. 대안적으로 또는 추가적으로, 각각의 큐비트는 장거리 커플러들(1530)과는 상이한 하나 이상의 장거리 커플러를 가질 수 있다. 예를 들어, 커플러들(1240)이 장거리 커플러들(1530)에 더하여 또는 그 대신에 이용될 수 있다.

장거리 커플러들(1530)이 수평 큐비트들 사이의 조정 가능한 통신 결합을 제공할 때, 그들은 도 15의 페이지의 평면에서 수직으로 배치된 셀들 사이의 조정 가능한 통신 결합을 제공하고, 장거리 커플러들(1530)이 수직 큐비트들 사이의 조정 가능한 통신 결합을 제공할 때, 그들은 도 15의 페이지의 평면에서 수평으로 배치된 셀들 사이의 조정 가능한 통신 결합을 제공한다.

다른 구현예들에서, 장거리 커플러들(1530)은 서로 인접하지 않은 수평으로 또는 수직으로 배치된 셀들 간의 조정 가능한 통신 결합을 제공할 수 있다.

도 16은 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(1600)의 개략도를 도시한다. 예시적인 토폴로지(1600)는 도 16의 페이지의 평면 위에 타일화된 동일한 크기의 2개의 서브토폴로지를 포함한다. 일부 구현예들에서, 예시적인 토폴로지(1600)는 예시적인 토폴로지(1500) 및 제2 토폴로지(1200a)로 구성되며, 여기서 토폴로지(1200a)는 4개의 예시적인 셀(1200)로 구성되는 반면, 다른 구현예들에서 예시적인 토폴로지(1600)는 서브토폴로지들(1200a, 1500)과는 실질적으로 상이한 서브토폴로지들로 구성된다.

도 16에서 예시적인 토폴로지(1600)가 2개의 서브토폴로지를 갖는 것으로 예시되어 있지만, 그것은 제한이 아니며, 다른 구현예들에서 예시적인 토폴로지(1600)는 3개 이상의 서브토폴로지를 가질 수 있다.

예시적인 토폴로지(1600)에서, 각각의 서브토폴로지는 4개의 셀로 구성되지만; 그것은 제한하려고 하는 것은 아니며, 각각의 서브토폴로지는 더 많은 또는 더 적은 수의 셀을 가질 수 있다.

예시적인 토폴로지(1600)에서, 각각의 서브토폴로지는 동일한 수(즉, 4개)의 셀로 구성되지만; 그것은 제한이 아니며, 하나의 서브토폴로지(예를 들어, 토폴로지(1500)) 내의 셀들의 수는 예시적인 토폴로지(1600) 내의 다른 서브토폴로지(예를 들어, 토폴로지(1200a)) 내의 셀들의 수와 동일하지 않을 수 있다.

커플러들(도 16에 도시되지 않음)은 인접한 서브토폴로지들의 쌍들 사이의 조정 가능한 통신 결합을 제공한다. 일부 구현예들에서, 커플러들은 비인접 서브토폴로지들의 쌍들 사이의 조정 가능한 통신 결합을 제공한다.

도 17은 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(1700)의 개략도를 도시한다. 예시적인 토폴로지(1700)는 도 17의 페이지의 평면 위에 타일화된 상이한 크기의 2개의 서브토폴로지를 포함한다. 일부 구현예들에서, 예시적인 토폴로지(1700)는 예시적인 토폴로지(1500) 및 토폴로지(1200b)를 포함하며, 여기서 하나의 서브토폴로지(예를 들어, 토폴로지(1500)) 내의 셀들의 수는 다른 서브토폴로지(예를 들어, 1200b) 내의 셀들의 수와 동일하지 않고, 토폴로지(1500)는 토폴로지(1200b)와는 실질적으로 상이하다. 토폴로지(1200b)는 하나 이상의 예시적인 셀(1200)로 구성된다.

도 17에는 토폴로지(1200b)가 하나의 셀을 갖는 것으로 예시되어 있고 토폴로지(1500)가 4개의 셀(1501 내지 1504)(도 17에는 하나만이 지시됨)을 갖는 것으로 예시되어 있지만, 그것은 제한이 아니다. 다른 구현예들에서, 토폴로지들(1500, 1200b)은 더 적은 또는 더 많은 수의 셀을 가질 수 있다.

예시적인 토폴로지(1500) 및 토폴로지(1200b)의 개요는 명료함을 위해 파선으로 도시되어 있으며, 어떠한 물리적 구조도 암시하는 것으로 의도되지 않는다.

다른 구현예들에서, 예시적인 토폴로지(1700)는 토폴로지(1500, 1200b)와는 실질적으로 상이한 서브토폴로지들로 구성된다. 다른 구현예들에서, 예시적인 토폴로지(1700)는 더 많은 수(예를 들어, 3개)의 서브토폴로지를 가질 수 있다.

커플러들(도 17에 도시되지 않음)은 인접한 서브토폴로지들의 쌍들 사이의 조정 가능한 통신 결합을 제공한다. 일부 구현예들에서, 커플러들은 비인접 서브토폴로지들의 쌍들 사이의 조정 가능한 통신 결합을 제공한다.

도 18은 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(1800)의 개략도를 도시한다. 예시적인 토폴로지(1800)는 큐비트들의 4개의 셀을 포함한다. 커플러들은 인접 셀들 내의 큐비트들 사이의 그리고 비인접 셀들 내의 큐비트들 사이의 통신 결합을 제공할 수 있다. 인접 셀 내의 큐비트들을 통신 가능하게 결합하는 커플러들은 인접 셀들 내의 수직 큐비트를 수평 큐비트에 또는 인접 셀들 내의 수평 큐비트를 수직 큐비트에 통신 가능하게 결합할 수 있다. 비인접 셀들 내의 큐비트들 사이의 통신 결합을 제공하는 커플러들은 하나 이상의 셀과 교차할 수 있다. 그러한 커플러들은 장거리 커플러들일 수 있다. 예시적인 토폴로지(1800)는 4개의 셀(1801 내지 1804)을 포함하지만; 그것은 제한이 아니며, 예시적인 토폴로지(1800)는 더 많은 또는 더 적은 수의 셀을 가질 수 있다.

예시적인 토폴로지(1800) 내의 각각의 셀은 제1 큐비트 세트(1810)(도 18에는 하나만이 지시됨) 및 제2 큐비트 세트(1820)(도 18에는 하나만이 지시됨)를 갖는다. 각각의 세트(1810, 1820)가 4개의 큐비트를 갖는 것으로 예시되어 있지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트(1810, 1820)는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 세트(1810) 내의 큐비트들의 수는 제2 세트(1820) 내의 큐비트들의 수와 동일하지 않다. 도 18에는 예시적인 토폴로지(1800) 내의 각각의 셀이 2개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 예시적인 토폴로지(1800) 내의 각각의 셀은 더 많은 수(예컨대, 3개)의 큐비트 세트를 가질 수 있다.

예시적인 토폴로지(1800) 내의 큐비트들은 직사각형 초전도 루프를 갖는 것으로 도시되지만; 그것은 제한이 아니며, 큐비트들은 원반 직사각형 또는 타원형 루프와 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, 직사각형 루프는 큐비트의 세그먼트를 나타낼 수 있다. 제1 세트(1810) 및 제2 세트(1820) 내의 각각의 큐비트는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 토폴로지(1800) 내의 제1 큐비트 세트(1810)의 큐비트들은 서로 실질적으로 평행하며, 도 18의 페이지의 평면에서 대체로 수평으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수평 큐비트들로 지칭될 수 있다. 예시적인 셀(1800) 내의 제2 큐비트 세트(1820)의 큐비트들은 서로 실질적으로 평행하며, 도 18의 페이지의 평면에서 대체로 수직으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수직 큐비트들로 지칭될 수 있다. 제1 또는 수평 세트(1810) 내의 큐비트들은 제2 또는 수직 세트(1820) 내의 큐비트들에 실질적으로 평행하지 않다(예를 들어, 90도로 만난다).

제1 세트(1810) 및 제2 세트(1820) 내의 큐비트들이 도 18에서 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 예시되지만, 그것은 제한이 아니며, 다른 구현예들에서 제1 세트(1810) 및/또는 제2 세트(1820) 내의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다.

커플러들(1870)(도 18에는 하나만이 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 통신 결합을 제공하며, 여기서 쌍의 하나의 큐비트는 제1 세트(1810) 내의 큐비트들 중 하나로부터 선택되고 쌍의 다른 큐비트는 동일 셀 내의 제2 세트(1820) 내의 큐비트들 중 하나로부터 선택된다.

커플러들(1870)은 제1 세트(1810) 내의 큐비트들과 제2 세트(1820) 내의 큐비트들 사이의 조정 가능한 통신 결합을 제공한다. 커플러들(1870)은 제1 세트(1810) 내의 큐비트들이 제2 세트(1820) 내의 큐비트들과 만나는 곳에 근접한 영역들에 위치된다. 일부 구현예들에서, 커플러들(1870)은 제1 세트(1810) 내의 큐비트들이 제2 세트(1820) 내의 큐비트들과 만나는 영역들로부터 소정의 거리에 위치된다.

하나의 셀(예를 들어, 셀(1801)) 내의 제1 큐비트 세트(1810)의 큐비트들과 비인접 셀 내의 제1 세트(1810) 내의 큐비트들 사이의, 그리고 하나의 셀(예컨대, 셀(1801)) 내의 제2 큐비트 세트(1820) 내의 큐비트들과 비인접 셀 내의 제2 큐비트 세트(1820) 내의 큐비트들 사이의 조정 가능한 통신 결합을 제공하는 장거리 커플러들(1830a-1830i)(도 18에는 9개만이 지시됨, 집합적으로 1830).

장거리 커플러들(1830)은 비인접 셀들 내의 수평 큐비트들 사이의, 그리고 비인접 셀들 내의 수직 큐비트들 사이의 조정 가능한 통신 결합을 제공한다.

예를 들어, 장거리 커플러(1830e)는 셀(1801) 내의 제3 수평 큐비트(1810)와 도 18의 페이지의 평면에서 셀(1802)의 우측에 위치하는 셀 내의 제4 수평 큐비트 사이의 조정 가능한 통신 결합을 제공하고, 장거리 커플러(1830i)는 셀(1803) 내의 제1 수직 큐비트(1820)와 도 18의 페이지의 평면에서 셀(1802) 위에 위치하는 셀 내의 제2 수직 큐비트(1820) 사이의 조정 가능한 통신 결합을 제공한다.

큐비트들이 하나의 장거리 커플러(1830)를 갖는 것으로 도 18에 예시되어 있지만, 그것은 제한이 아니며, 일부 구현예들에서, 예시적인 토폴로지(1800) 내의 큐비트들은 2개 이상의 장거리 커플러(1830)를 가질 수 있다.

장거리 커플러들(1840a-1840g)(도 18에는 7개만이 지시됨, 집합적으로 1840)과 같은 커플러들은 하나의 셀(예를 들어, 셀(1801)) 내의 제1 큐비트 세트(1810)와 인접 셀(예컨대, 셀(1804)) 내의 제2 큐비트 세트(1820) 사이의, 그리고 하나의 셀(예를 들어, 셀(1802)) 내의 제2 큐비트 세트(1820)와 인접 셀(예컨대, 셀(1803)) 내의 제1 큐비트 세트 사이의 조정 가능한 통신 결합을 제공한다.

장거리 커플러들(1840)은 명료함을 위해 도 18에 파선으로 도시되며; 그러한 묘사는 어떤 물리적 구조도 암시하도록 의도되지 않는다.

장거리 커플러들(1840)은 인접 셀들 내의 수직 큐비트와 수평 큐비트 사이의 그리고/또는 인접 셀들 내의 수평 큐비트와 수직 큐비트 사이의 조정 가능한 통신 결합을 제공한다. 예를 들어, 장거리 커플러(1840a)는 셀(1802) 내의 제1 수직 큐비트(1820)와 셀(1803) 내의 제3 수평 큐비트(1810) 사이의 조정 가능한 통신 결합을 제공한다.

도 18에는 큐비트들이 하나의 장거리 커플러(1840)를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 일부 구현예에서, 예시적인 토폴로지(18) 내의 큐비트들은 2개 이상의 장거리 커플러(1840)를 가질 수 있다.

일부 구현예들에서, 장거리 커플러들(1840)은 비인접 셀들 내의 수평 큐비트와 수직 큐비트 사이의 조정 가능한 통신 결합을 제공할 수 있다.

일부 구현예들에서, 장거리 커플러들(1830) 중 하나 이상은 예시적인 토폴로지(1800)에서 장거리 커플러들(1840) 중 하나 이상에 의해 대체될 수 있거나, 하나 이상의 장거리 커플러(1840)는 하나 이상의 장거리 커플러(1830)에 의해 대체될 수 있다.

도 19는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(1900)의 개략도를 도시한다. 예시적인 토폴로지(1900)는 대칭축 주위에서 방향을 변경하는 장거리 커플러들을 이용한다. 장거리 커플러들이 양자 프로세서의 다른 전자 컴포넌트에 대해 방향을 변경하는 영역에 근접한 곳에서 추가 공간이 이용 가능할 수 있다. 예시적인 토폴로지(1900)는 도 19의 페이지의 평면 위에 십자 형상으로 타일화된 7개의 셀(1901 내지 1907)을 포함하지만; 그것은 제한이 아니며, 예시적인 토폴로지(1900)는 더 많은 또는 더 적은 수의 셀을 가질 수 있다. 예시적인 토폴로지(1900)에서, 중심 셀(1903)은 도 19의 페이지의 평면에서 우측에 있는 셀(셀(1907)) 및 좌측에 있는 셀(셀(1906))을 갖는다. 중심 셀(1903)은 도 19의 페이지의 평면에서 위에 있는 2개의 셀(1901, 1902) 및 아래에 있는 2개의 셀(1904, 1905)을 갖는다. 일부 구현예들에서, 예시적인 토폴로지(19) 내의 셀들은 도 19의 페이지의 평면에서 상이한 형상을 형성하도록 배치될 수 있다. 양자 프로세서의 전체 토폴로지는 영역 위에 타일화된 예시적인 토폴로지(1900)의 하나 이상의 인스턴스를 포함할 수 있다. 일부 구현예들에서, 예시적인 토폴로지(1900)의 하나 이상의 인스턴스가 영역 위에 오버랩될 수 있다.

예시적인 토폴로지(1900)에서, 각각의 셀은 제1 큐비트 세트(1910)(도 19에는 하나만이 지시됨) 및 제2 큐비트 세트(1920)(도 19에는 하나만이 지시됨)를 갖는다. 각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 세트(1910) 내의 큐비트들의 수는 제2 세트(1920) 내의 큐비트들의 수와 동일하지 않다. 도 19에는 예시적인 토폴로지(1900) 내의 각각의 셀이 2개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 예시적인 토폴로지(1900) 내의 각각의 셀은 더 많은 수(예컨대, 3개)의 큐비트 세트를 가질 수 있다.

예시적인 토폴로지(1900) 내의 큐비트들은 직사각형 초전도 루프를 갖는 것으로 도시되지만; 그것은 제한이 아니며, 큐비트들은 원반 직사각형 또는 타원형 루프와 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, 직사각형 루프는 큐비트의 세그먼트를 나타낼 수 있다. 제1 세트(1910) 및/또는 제2 세트(1920) 내의 각각의 큐비트는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 토폴로지(1900) 내의 제1 큐비트 세트(1910)의 큐비트들은 서로 실질적으로 평행하며, 도 19의 페이지의 평면에서 대체로 수평으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수평 큐비트들로 지칭될 수 있다. 예시적인 셀(1900) 내의 제2 큐비트 세트(1920)의 큐비트들은 서로 실질적으로 평행하며, 도 19의 페이지의 평면에서 대체로 수직으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수직 큐비트들로 지칭될 수 있다. 제1 세트(1910) 내의 큐비트들은 제2 세트(1920) 내의 큐비트들에 실질적으로 평행하지 않다(예컨대, 90도로 만난다).

제1 세트(1910) 및 제2 세트(1920) 내의 큐비트들이 도 19에서 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 예시되지만, 그것은 제한이 아니며, 다른 구현예들에서 제1 세트(1910) 및/또는 제2 세트(1920) 내의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다.

커플러들(1970)(도 19에는 하나만이 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 제1 세트(1910)의 큐비트들 중 하나로부터 선택되고 쌍의 다른 큐비트는 동일 셀 내의 제2 세트(1920)의 큐비트들 중 하나로부터 선택된다.

커플러들(1970)은 제1 세트(1910)의 큐비트들과 제2 세트(1920)의 큐비트들 사이의 조정 가능한 통신 결합을 제공한다. 커플러들은 제1 세트(1910)의 큐비트들이 제2 세트(1920)의 큐비트들과 만나는 곳에 근접한 영역들에 위치된다. 일부 구현예들에서, 큐비트들은 제1 세트(1910)의 큐비트들이 제2 세트(1920)의 큐비트들과 만나는 각자의 영역들로부터 소정의 거리에 위치된다.

장거리 커플러들(1930a 내지 1930h)(집합적으로 1930)은 하나의 셀(예를 들어, 셀(1906)) 내의 제1 큐비트 세트(1910)의 큐비트들과 비인접 셀(예를 들어, 셀(1901)) 내의 제2 큐비트 세트(1910)의 큐비트들 사이의, 그리고 하나의 셀(예를 들어, 셀(1905)) 내의 제2 큐비트 세트(1920)의 큐비트들과 비인접 셀(예를 들어, 1907) 내의 제1 큐비트 세트(1910)의 큐비트들 사이의 조정 가능한 통신 결합을 제공한다.

장거리 커플러들(1930)은 비인접 셀들 내의 수평 큐비트와 수직 큐비트 간의 조정 가능한 통신 결합을 제공하며, 여기서 장거리 커플러들(1930)은 중심 셀(1903)에서 축(1960) 주위에 라우팅되어서, 장거리 커플러(1930)는 축(1960)과 실질적으로 교차하지 않는다.

장거리 커플러들(1930)은 제1 세그먼트(1981)(도 19에는 하나만이 지시됨) 및 제2 세그먼트(1982)(도 19에는 하나만이 지시됨)를 갖는다. 제1 세그먼트(1981)와 제2 세그먼트(1982)는 실질적으로 평행하지 않다(예를 들어, 이들은 끼인각을 형성하거나 90도로 만난다). 제1 세그먼트(1981)는 제2 세그먼트(1982)와는 상이한 길이를 가질 수 있다. 예를 들어, 커플러(1930h)에서, 제1 세그먼트(1981)는 제2 세그먼트(1982)보다 짧다. 따라서, 장거리 커플러들(1930) 또는 장거리 커플러들(1930)의 그룹들은 실질적으로 유사한 길이를 갖는다.

예를 들어, 장거리 커플러(1930a)는 셀(1901) 내의 제2 또는 수직 큐비트 세트(1920)의 제1 큐비트와 셀(1906) 내의 제1 또는 수평 큐비트 세트(1910)의 제4 큐비트 사이의 조정 가능한 통신 결합을 제공하고, 장거리 커플러(1930e)는 셀(1905) 내의 제2 또는 수직 큐비트 세트(1920)의 제1 큐비트와 셀(1907) 내의 제1 또는 수평 큐비트 세트(1910)의 제4 큐비트 사이의 조정 가능한 통신 결합을 제공한다.

도 19에서 셀들(1901, 1906, 1905, 1907) 내의 큐비트들은 하나의 장거리 커플러(1930)를 갖는 것으로 예시되어 있지만, 그것은 제한이 아니며, 일부 구현예들에서, 예시적인 토폴로지(1900) 내의 셀들(1901, 1906, 1905, 1907) 내의 큐비트들은 2개 이상의 장거리 커플러(1930)를 가질 수 있다.

도 19에서 셀들(1902, 1903, 1904) 내의 큐비트들은 장거리 커플러(1930)를 갖지 않는 것으로 예시되어 있지만, 그것은 제한이 아니며, 일부 구현예들에서, 예시적인 토폴로지(1900) 내의 셀들(1902, 1903, 1904) 내의 큐비트들은 하나 이상의 장거리 커플러(1930)를 갖는다. 대안적으로 또는 추가적으로, 각각의 큐비트는 장거리 커플러들(1930)과는 상이한 하나 이상의 장거리 커플러를 가질 수 있다. 예를 들어, 커플러들(1240, 1530)이 장거리 커플러들(1930)에 더하여 또는 그 대신에 이용될 수 있다.

도 20은 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(2000)의 개략도를 도시한다. 예시적인 토폴로지(2000)는 대각선으로 인접한 셀들 내의 큐비트들 사이의, 그리고 비인접 셀들 내의 큐비트들 사이의 통신 결합을 제공하기 위해 2개의 상이한 타입의 커플러들을 이용한다. 예시적인 토폴로지(2000)는 도 20의 페이지의 평면 위에 십자 형상으로 타일화된 5개의 셀(2001 내지 2005)을 포함하지만; 그것은 제한이 아니며, 예시적인 토폴로지(2000)는 더 많은 또는 더 적은 수의 셀을 가질 수 있다. 예시적인 토폴로지(2000)에서, 중심 셀(2003)은 도 20의 페이지의 평면에서 위에 있는 셀(즉, 셀(2001)), 우측에 있는 셀(즉, 셀(2004)), 아래에 있는 셀(즉, 셀(2004)) 및 좌측에 있는 셀(즉, 셀(2002))을 갖는다. 일부 구현예들에서, 예시적인 토폴로지(20) 내의 셀들은 도 20의 페이지의 평면에서 상이한 형상을 형성하도록 배치될 수 있다. 양자 프로세서의 전체 토폴로지는 영역 위에 타일화된 토폴로지(2000)의 하나 이상의 인스턴스를 포함할 수 있다.

예시적인 토폴로지(2000) 내의 각각의 셀은 제1 큐비트 세트(2010)(도 20에는 하나만이 지시됨) 및 제2 큐비트 세트(2020)(도 20에는 하나만이 지시됨)를 갖는다. 각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 제1 세트(2010) 내의 큐비트들의 수는 제2 세트(2020) 내의 큐비트들의 수와 동일하지 않다. 도 20에는 예시적인 토폴로지(2000) 내의 각각의 셀이 2개의 큐비트 세트를 갖는 것으로 예시되지만, 그것은 제한이 아니며, 예시적인 토폴로지(2000) 내의 각각의 셀은 더 많은 수(예컨대, 3개)의 큐비트 세트를 가질 수 있다.

예시적인 토폴로지(2000) 내의 큐비트들은 직사각형 초전도 루프를 갖는 것으로 도시되지만; 그것은 제한이 아니며, 큐비트들은 원반 직사각형 또는 타원형 루프와 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, 직사각형 루프는 큐비트의 세그먼트를 나타낼 수 있다. 제1 세트(2010) 및 제2 세트(2020) 내의 각각의 큐비트는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 토폴로지(2000) 내의 제1 큐비트 세트(2010)의 큐비트들은 서로 실질적으로 평행하며, 도 20의 페이지의 평면에서 대체로 수평으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수평 큐비트들로 지칭될 수 있다. 예시적인 셀(2000) 내의 제2 큐비트 세트(2020)의 큐비트들은 서로 실질적으로 평행하며, 도 20의 페이지의 평면에서 대체로 수직으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수직 큐비트들로 지칭될 수 있다. 제1 세트(2010) 내의 큐비트들은 제2 세트(2020) 내의 큐비트들에 실질적으로 평행하지 않다(예컨대, 90도로 만난다).

제1 세트(2010) 및 제2 세트(2020) 내의 큐비트들이 도 20에서 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 예시되지만, 그것은 제한이 아니며, 다른 구현예들에서 제1 세트(2010) 및/또는 제2 세트(2020) 내의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다.

커플러들(2070)(도 20에는 하나만이 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 제1 세트(2010)의 큐비트들 중 하나로부터 선택되고 쌍의 다른 큐비트는 동일 셀 내의 제2 세트(2020)의 큐비트들 중 하나로부터 선택된다.

커플러들(2070)은 제1 세트(2010)의 큐비트들과 제2 세트(2020)의 큐비트들 사이의 조정 가능한 통신 결합을 제공할 수 있다. 커플러들은 제1 세트(2010)의 큐비트들이 제2 세트(2020)의 큐비트들과 만나는 곳에 근접한 영역들에 위치될 수 있다. 일부 구현예들에서, 큐비트들은 제1 세트(2010)의 큐비트들이 제2 세트(2020)의 큐비트들과 만나는 각자의 영역들로부터 소정의 거리에 위치된다.

장거리 커플러들(2030a-2030p)(집합적으로 2030)은 중심 셀(2003) 내의 제1 큐비트 세트(2010)의 큐비트들과 비인접 셀 내의 제1 큐비트 세트(2010)의 큐비트들 사이의, 그리고 중심 셀(2003) 내의 제2 큐비트 세트(2020)의 큐비트들과 비인접 셀의 제2 큐비트 세트(2020)의 큐비트들 사이의 조정 가능한 통신 결합을 제공한다.

장거리 커플러들(2030)은 비인접 셀들 내의 수평 큐비트들 사이의, 그리고 비인접 셀들 내의 수직 큐비트들 사이의 조정 가능한 통신 결합을 제공한다. 장거리 커플러들(2030)은 셀들(2001, 2002, 2004, 및/또는 2005)의 표면 영역 위로 또는 아래로 또는 가로질러 지나갈 수 있으며 다른 전자 컴포넌트들로부터 전기적으로 격리되며, 따라서 장거리 커플러들(2030)은 셀들(2001, 2002, 2003, 2004) 내의 다른 전자 컴포넌트들의 동작을 방해하지 않는다.

예를 들어, 장거리 커플러(2030a)는 중심 셀(2003) 내의 제2 또는 수직 큐비트 세트(2020)의 제1 큐비트와 도 20의 페이지의 평면에서 셀(2001) 위에 배치된 셀 내의 제2 또는 수직 큐비트 세트(2020)의 제1 큐비트 사이의 조정 가능한 통신 결합을 제공한다. 장거리 커플러(2030e)는 중심 셀(2003) 내의 제1 또는 수평 큐비트 세트(2010)의 제1 큐비트와 도 20의 페이지의 평면에서 셀(2004)의 우측에 배치된 셀 내의 제1 또는 수평 큐비트 세트(2010)의 제1 큐비트 사이의 조정 가능한 통신 결합을 제공한다.

중심 셀(2003) 내의 각각의 큐비트는 도 20에서 2개의 장거리 커플러(2030)를 갖는 것으로 예시되어 있지만, 그것은 제한이 아니다. 일부 구현예들에서, 셀(2003) 내의 각각의 큐비트는 더 적은 또는 더 많은 수(예를 들어, 3개)의 장거리 커플러(2030)를 가질 수 있다. 대안적으로 또는 추가적으로, 각각의 큐비트는 장거리 커플러들(2030)과는 상이한 하나 이상의 장거리 커플러를 가질 수 있다. 예를 들어, 커플러들(1240, 1530)이 장거리 커플러들(2030)에 더하여 또는 그 대신에 이용될 수 있다.

장거리 커플러들(2040a-2040d)(도 20에는 4개만이 지시됨, 집합적으로 2040)과 같은 커플러들은 대각선으로 인접한 셀 내의 수평 큐비트들 사이의 그리고 대각선으로 인접한 셀들 내의 수직 큐비트들 사이의 조정 가능한 통신 결합을 제공한다.

예시적인 토폴로지(2000)에서, 셀들(2001) 내의 수직 큐비트들은 셀들(2002) 내의 수직 큐비트들에 그리고 셀(2004) 내의 수직 큐비트들에 통신 가능하게 결합된다. 마찬가지로, 셀(2005) 내의 수직 큐비트들은 수직 큐비트들(2002)에 그리고 수직 큐비트들(2004)에 통신 가능하게 결합된다. 셀(2002) 내의 수평 큐비트들은 셀(2001) 내의 수평 큐비트들에 그리고 셀(2005) 내의 수평 큐비트들에 통신 가능하게 결합된다. 마찬가지로, 셀(2004) 내의 수평 큐비트들956은 셀(2001) 내의 수평 큐비트들에 그리고 셀(2005) 내의 수평 큐비트들에 통신 가능하게 결합된다.

셀들(2001, 2005) 내의 수직 큐비트들이 도 20에서 3의 접속성을 갖는 것으로(즉, 다른 3개의 큐비트에 통신 가능하게 결합됨) 예시되지만, 그것은 제한이 아니며, 셀들(2001, 2005) 내의 수직 큐비트들은 더 적은 또는 더 많은 수의 장거리 커플러(2040)를 가질 수 있다. 셀들(2002, 2004) 내의 수평 큐비트들이 3의 접속성을 갖는 것으로(즉, 다른 3개의 큐비트에 통신 가능하게 결합됨) 예시되지만, 그것은 제한이 아니며, 셀들(2002, 2004) 내의 수평 큐비트들은 더 적은 또는 더 많은 수의 장거리 커플러(2040)를 가질 수 있다. 대안적으로 또는 추가적으로, 각각의 큐비트는 장거리 커플러들(2040)과는 상이한 하나 이상의 장거리 커플러를 가질 수 있다. 예를 들어, 커플러들(1240 또는 1530)이 장거리 커플러들(2040)에 더하여 또는 그 대신에 이용될 수 있다.

도 21a는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서 내의 예시적인 큐비트(2100a)의 개략도를 도시한다. 예시적인 큐비트(2100a)는 양자 프로세서의 토폴로지의 기초를 형성할 수 있다. 예시적인 큐비트들(2100a)은 인접 큐비트들 및 동일 셀 내의 큐비트들에 통신 가능하게 결합하기 위한 하나 이상의 결합 디바이스, 및 양자 프로세서의 다른 영역들 내의 큐비트들에 통신 가능하게 결합하기 위한 하나 이상의 장거리 커플러를 갖는다.

예시적인 큐비트(2100a)가 도 21a에서 긴 직사각형 형상의 초전도 루프를 갖는 것으로 예시되지만; 그것은 제한이 아니며, 타원형 또는 원반 직사각형과 같은, 그러나 이로 제한되지 않는, 다른 형태들이 또한 가능하다. 일부 구현예들에서, 직사각형 루프는 큐비트의 세그먼트를 나타낼 수 있다. 예시적인 큐비트(2100a)는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 큐비트(2100a)는 예시적인 큐비트(2100a)와 비인접 셀 내의 큐비트 사이의 조정 가능한 통신 결합을 제공하는 2개의 장거리 커플러(2101a, 2101b)(집합적으로 2101)를 갖는다. 도 21a에서, 장거리 커플러들(2101)이 예시적인 큐비트(2100a)의 길이의 중간으로부터 대략 대칭으로 배치된 것으로 예시되지만; 그것은 제한이 아니며, 다른 구현예들에서 장거리 커플러들(2101)은 예시적인 큐비트(2100a)의 길이 상의 다른 영역들에 배치될 수 있다.

일부 구현예들에서, 예시적인 큐비트(2100a)는 더 많은 또는 더 적은 수의 장거리 커플러(2101)를 가질 수 있다. 일부 구현예들에서, 장거리 커플러들(2101)은 예시적인 큐비트(2100a)와 비인접 셀 내의 큐비트 간의 조정 가능한 통신 결합을 제공한다.

커플러들(2102a 내지 2102n)(집합적으로 2102)과 같은 커플러들은 큐비트(2100a)와 동일 셀 내의 큐비트 또는 인접 셀 내의 큐비트 간의 조정 가능한 통신 결합을 제공한다.

예시적인 큐비트(2100a)는 도 21a에 14개의 커플러(2102)를 갖는 것으로 예시되지만; 그것은 제한이 아니며, 다른 구현예들에서 예시적인 큐비트(2100a)는 더 많은 또는 더 적은 수의 커플러를 가질 수 있다. 도 21a를 참조하면, 커플러들(2102d, 2102g, 2102i, 2102k, 2102m)은 큐비트(2100a)와 비인접 큐비트 사이의 조정 가능한 통신 결합을 제공할 수 있다. 도 21a를 참조하면, 커플러들(2102a 내지 2102c, 2102e, 2102f, 2102j, 2102l 내지 2102n)은 큐비트(2100a)와 인접 큐비트 사이의 조정 가능한 통신 결합을 제공한다.

도 2100b는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서 내의 예시적인 큐비트들(2100a)의 그룹(2100b)의 개략도를 도시한다. 그룹(2100b)은 제1 큐비트(2100a-1) 및 제2 큐비트(2100a-2)로 구성되며, 여기서 각각의 큐비트는 도 21a의 예시적인 큐비트(2100a)와 실질적으로 유사하다.

그룹(2100b) 내의 큐비트들은 그들이 도 21b의 페이지의 평면에서 서로 실질적으로 평행하고 하나의 큐비트(예를 들어, 큐비트(2100a-2))가 다른 큐비트(예를 들어, 2100a-1)에 대해 회전되도록 서로에 대해 배치된다. 일부 구현예들에서, 큐비트(2100a-2)는 큐비트(2100a-1)에 대해 180도 회전된다.

그룹(2100b)이 도 21b에서 2개의 큐비트(2100a-1, 2100a-2)를 갖는 것으로 예시되지만; 그것은 제한이 아니며, 그룹(2100b)은 더 많은 수의 큐비트를 가질 수 있다.

적어도 하나의 커플러(2102)가 큐비트(2100a-1)와 큐비트(2100a-2) 사이의 조정 가능한 통신 결합을 제공한다. 도 21b에서, 커플러(2102h)는 큐비트들(2100a-1, 2100a-2)을 통신 가능하게 결합한다. 다른 구현예들에서, 커플러들(2102) 중 다른 하나(예를 들어, 커플러(2102f))가 큐비트들(2100a-1, 2100a-2)를 통신 가능하게 결합할 수 있다.

도 21c는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 셀(2100c)의 개략도를 도시한다. 예시적인 셀(2100c)은 도 21c에서 2개의 큐비트 그룹(2100b-1, 2100b-2)을 갖는 것으로 예시되지만; 일부 구현예들에서, 예시적인 셀(2100c)은 더 많은 수의 큐비트 그룹을 가질 수 있다. 예시적인 셀(2100c)은, 하나의 큐비트 그룹(예를 들어, 수직으로 타일화된 그룹)이 다른 큐비트 그룹(예를 들어, 수평으로 타일화된 그룹)에 대해 뒤집힌, L 형상을 형성하도록 타일화된 2개의 큐비트의 2개의 그룹을 갖는다.

그룹들(2100b-1, 2100b-2)은 그들이 실질적으로 평행하지 않도록(예를 들어, 그들이 끼인각을 형성하거나 90도로 만나도록) 도 21c의 페이지의 평면에 배치된다. 일부 구현예들에서, 하나의 큐비트 그룹(예를 들어, 그룹(2100b-2))은 커플러(2102h-2)의 중간 지점에서 대칭축에 따라 회전되며, 따라서 도 21c의 페이지의 안쪽을 향한 그룹의 영역은 도 21c의 페이지의 바깥쪽을 향한다.

커플러들(2102) 중 적어도 하나(예를 들어, 2102j)가 큐비트 쌍들 사이의 조정 가능한 통신 결합을 제공하며, 여기서 쌍의 하나의 큐비트는 그룹(예를 들어, 그룹(2100b-1))으로부터 선택되고 다른 큐비트는 상이한 그룹(예컨대, 그룹(2100b-2)) 내의 큐비트로부터 선택된다.

예시적인 셀(2100c)은 셀들이 영역의 표면 위에 타일화되는 양자 프로세서의 토폴로지의 기초를 형성할 수 있다.

도 22는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 토폴로지(2200)의 개략도를 도시한다. 예시적인 토폴로지(2200)는 비인접 셀들 내의 큐비트들 사이의 통신 결합을 제공하기 위해 2개의 상이한 커플러를 이용한다. 커플러들 중 일부는 중심 셀의 영역 위에서 방향을 변경하는 장거리 커플러들일 수 있으며, 이에 의해 양자 프로세서에 존재할 수 있는 추가의 전자 컴포넌트들을 위한 공간을 허용한다. 예시적인 토폴로지(2200)는 5개의 셀(2201 내지 2205)을 갖지만; 그것은 제한이 아니며, 다른 구현예들에서 예시적인 토폴로지(2200)는 더 많은 또는 더 적은 수의 셀을 가질 수 있다.

예시적인 토폴로지(2200)에서, 중심 셀(2203)은 도 22의 페이지의 평면에서 위에 있는 셀(2201) 및 아래에 있는 셀(2205)과 도 22의 페이지의 평면에서 좌측에 있는 셀(2202) 및 우측에 있는 셀(2204)을 갖는다.

예시적인 토폴로지(2200) 내의 각각의 셀은 제1 큐비트 세트(2210) 및 제2 큐비트 세트(2220)를 갖는다. 각각의 세트가 4개의 큐비트를 갖는 것으로 예시되지만, 그것은 제한이 아니다. 다른 구현예들에서, 셀 내의 각각의 큐비트 세트는 더 많은 또는 더 적은 수의 큐비트를 가질 수 있다. 일부 구현예들에서, 하나의 세트(예를 들어, 세트(2210)) 내의 큐비트들의 수는 다른 세트(예를 들어, 세트(2220)) 내의 큐비트들의 수와 동일하지 않다. 일부 구현예들에서, 예시적인 토폴로지(2200) 내의 셀들은 두 세트 초과의 큐비트들을 가질 수 있다.

예시적인 토폴로지(2200) 내의 큐비트들은 직사각형 형상의 초전도 루프를 갖는 것으로 도시되지만; 그것은 제한이 아니다. 다른 구현예들에서, 예시적인 토폴로지(2200) 내의 큐비트들은 원반 직사각형 또는 타원형과 같은, 그러나 이로 제한되지 않는, 다른 형태를 가질 수 있다. 일부 구현예들에서, 직사각형 루프는 큐비트의 세그먼트를 나타낼 수 있다. 제1 세트(2210) 및 제2 세트(2220) 내의 각각의 큐비트는 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 토폴로지(2200) 내의 셀들 내의 제1 큐비트 세트(2210) 내의 큐비트들은 서로 실질적으로 평행하며, 도 22의 페이지의 평면에서 대체로 수평으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수평 큐비트들로 지칭될 수 있다. 예시적인 토폴로지(2200) 내의 셀들 내의 제2 큐비트 세트(2220) 내의 큐비트들은 서로 실질적으로 평행하며, 도 22의 페이지의 평면에서 대체로 수직으로 레이아웃될 수 있고, 본 명세서 및 첨부된 청구범위에서 수직 큐비트들로 지칭될 수 있다. 큐비트들(2210)은 큐비트들(2220)에 실질적으로 평행하지 않다(예를 들어, 끼인각을 갖거나 90도로 만난다).

제1 또는 수평 세트(2210) 및 제2 또는 수직 세트(2220) 내의 큐비트들이 하나의 종축 또는 장축(도시되지 않음)을 갖는 것으로 도 22에 예시되어 있지만, 그것은 제한이 아니며, 다른 구현예들에서 제1 또는 수평 세트(2210)의 큐비트들 및/또는 제2 또는 수직 세트(2220)의 큐비트들은 2개 이상의 종축 또는 장축을 가질 수 있다.

커플러들(2250)(도 22에는 하나만이 지시됨)과 같은 커플러들은 큐비트들의 각자의 쌍들 사이의 쌍별 통신 결합을 제공할 수 있으며, 여기서 쌍의 하나의 큐비트는 셀(예컨대, 예시적인 토폴로지(2200) 내의 셀(2202)) 내의 제1 세트(2210)의 큐비트들 또는 제2 세트(2220)의 큐비트들 중 하나로부터 선택되고 쌍의 다른 큐비트는, 각각, 동일 셀 내의 제2 큐비트 세트(2220)의 큐비트들 또는 제1 큐비트 세트(2210)의 큐비트들 중 상이한 하나로부터 선택된다.

커플러들(2250)은 동일 셀 내의 제1 세트(2210)의 큐비트들과 제2 세트(2220)의 큐비트들 사이의 조정 가능한 통신 결합을 제공할 수 있다. 커플러들은 제1 세트(2210)의 큐비트들이 제2 세트(2220)의 큐비트들과 만나는 곳에 근접한 영역들에 위치된다. 일부 구현예들에서, 커플러들(2250)은 제1 세트(2210)의 큐비트들이 제2 세트(2220)의 큐비트들과 만나는 각자의 영역들로부터 소정의 거리에 위치된다.

중심 셀(2203)은 중심 셀(2203) 내의 큐비트와 비인접 셀 내의 큐비트 사이의 조정 가능한 통신 결합을 제공하는 16개의 장거리 커플러(2230a 내지 2230p)(집합적으로 2230)를 갖는다. 예를 들어, 장거리 커플러(2230p)는 중심 셀(2203) 내의 제1 또는 수평 큐비트 세트(2210)의 제4 큐비트와 도 22의 페이지의 평면에서 셀(2204)의 우측에 있는 셀 내의 제1 또는 수평 큐비트 세트(2210)의 제4 큐비트 사이의 조정 가능한 통신 결합을 제공한다. 대안적으로 또는 추가적으로, 장거리 커플러(2230p)는 도 22의 페이지의 평면에서 셀(2204)의 오른쪽에 있는 비인접 예시적 토폴로지(2200) 내의 중심 셀에 통신 가능하게 결합할 수 있다.

도 22에서 중심 셀 내의 각각의 큐비트가 2개의 장거리 커플러(2230)를 갖는 것으로 예시되어 있지만, 그것은 제한이 아니다. 다른 구현예들에서, 중심 셀(2203) 내의 큐비트들은 더 많은 또는 더 적은 수의 장거리 커플러(2230)를 가질 수 있으며, 따라서 중심 셀(2203)은 더 많은 또는 더 적은 수의 장거리 커플러를 가질 수 있다. 대안적으로 또는 추가적으로, 각각의 큐비트는 장거리 커플러들(2230)과는 상이한 하나 이상의 장거리 커플러를 가질 수 있다. 예를 들어, 커플러들(1240, 1530)이 장거리 커플러들(2230)에 더하여 또는 그 대신에 이용될 수 있다.

셀들(2201, 2202, 2204, 2205) 내의 큐비트들은 비인접 셀들 내의 수평 큐비트 쌍과 수직 큐비트 쌍 사이의 조정 가능한 통신 결합을 제공하는 커플러들(2240a 내지 2240p)(집합적으로 2240)과 같은 커플러들을 갖는다. 예를 들어, 커플러(2240c)는 셀(2201) 내의 제2 또는 수직 큐비트 세트(2220)의 제1 큐비트와 도 22의 페이지의 평면에서 셀(2202)의 좌측에 있는 셀 내의 제1 또는 수평 큐비트 세트의 제3 큐비트 사이의 조정 가능한 통신 결합을 제공한다.

도 22의 셀(2201)을 참조하면, 2개의 커플러(2240)가 수직 큐비트들(2220)을 셀(2202)의 좌측에 있는 셀 내의 수평 큐비트들에 통신 가능하게 결합하고, 2개의 커플러(2240)가 수직 큐비트들(2220)을 도 22의 페이지의 평면에서 셀(2204)의 우측에 있는 셀 내의 수평 큐비트들에 통신 가능하게 결합한다. 따라서, 셀(2201) 내의 하나 이상의 커플러(2240)가 셀(2204)의 우측을 향하여 굴곡되고/되거나 하나 이상의 커플러(2240)가 셀(2202)의 좌측을 향해 굴곡된다.

도 22의 셀(2202)을 참조하면, 2개의 커플러(2240)가 수평 큐비트들(2210)을 셀(2205) 아래에 있는 셀 내의 수직 큐비트들에 통신 가능하게 결합하고, 2개의 커플러(2240)가 수평 큐비트들(2210)을 도 22의 페이지의 평면에서 셀(2201) 위에 있는 셀 내의 수직 큐비트들에 통신 가능하게 결합한다. 따라서, 셀(2202) 내의 하나 이상의 커플러(2240)가 셀(2201)의 상부를 향해 굴곡되거나 굽어지고/지거나, 하나 이상의 커플러(2240)가 셀(2205)의 저부를 향해 굴곡되거나 굽어진다.

도 22의 셀(2204)을 참조하면, 2개의 커플러(2240)가 수평 큐비트들(2210)을 셀(2205) 아래의 셀 내의 수직 큐비트들에 통신 가능하게 결합하고, 2개의 커플러(2240)가 수평 큐비트들(2210)을 도 22의 페이지의 평면에서 셀(2201) 위에 있는 셀 내의 수직 큐비트들에 통신 가능하게 결합한다. 따라서, 셀(2204) 내의 하나 이상의 커플러(2240)가 셀(2201)의 상부를 향하여 굴곡되거나 굽어지고/지거나, 하나 이상의 커플러(2240)가 셀(2205)의 저부를 향해 굴곡되거나 굽어진다.

도 22의 셀(2205)을 참조하면, 2개의 커플러(2240)가 수직 큐비트들(2220)을 셀(2202)의 좌측에 있는 셀 내의 수평 큐비트들에 통신 가능하게 결합하고, 2개의 커플러(2240)가 수직 큐비트들(2220)을 도 22의 페이지의 평면에서 셀(2204)의 우측에 있는 셀 내의 수평 큐비트들에 통신 가능하게 결합한다. 따라서, 셀(2205) 내의 하나 이상의 커플러(2240)가 셀(2240)의 우측을 향해 굴곡되거나 굽어지고/지거나, 하나 이상의 커플러(2240)가 셀(2202)의 좌측을 향해 굴곡되거나 굽어진다.

일부 구현예들에서, 일부 셀은 더 많은 또는 더 적은 수의 커플러(2240)를 가질 수 있다. 일부 구현예들에서, 커플러들(2240)은 대각선으로 인접한 셀들 내의 큐비트들을 통신 가능하게 결합한다. 대안적으로 또는 추가적으로, 각각의 큐비트는 커플러(2240)와는 상이한 하나 이상의 커플러를 가질 수 있다. 예를 들어, 커플러들(1240, 1530)이 커플러들(2240)에 더하여 또는 그 대신에 이용될 수 있다.

커플러들(2240)은 예시적인 토폴로지(2200) 내의 다른 큐비트들 또는 다른 전자 컴포넌트들 위에서 또는 아래에서 교차할 수 있으며, 그들로부터 실질적으로 전기적으로 격리된다. 예를 들어, 장거리 커플러(2240l)가 셀(2205)로부터의 비인접 큐비트들을 도 22의 페이지의 평면에서 셀(2204)의 오른쪽에 있는 셀에 통신 가능하게 결합할 때, 커플러(2240l)는 임의의 다른 큐비트들에 통신 가능하게 결합하지도 않고, 예시적인 토폴로지(2200)의 다른 전자 컴포넌트들의 정상 동작을 방해하지도 않는다.

도 23a는 본 시스템들, 방법들 및 장치에 따른 양자 프로세서의 예시적인 셀(2300a)의 개략도이다. 예시적인 셀(2300a)은 4개 타입의 커플러들 및 시프트된 큐비트들을 포함한다. 예시적인 셀(2300a)에서, 큐비트들 중 적어도 일부의 물리적 위치가 다른 큐비트들 중 일부에 대해 시프트되며, 따라서 큐비트들 중 일부 큐비트들의 일부가 인접 셀 내의 다른 큐비트의 적어도 일부와 교차할 수 있다.

예시적인 셀(2300a)은 키메라 토폴로지(Chimera topology)에서의 K_4,4 셀보다 큰 접속성을 갖는다 - 키메라 토폴로지의 설명이 미국 특허 제9,170,278호에서 확인될 수 있다. 따라서, 예시적인 셀(2300a)은 더 많은 문제들을 해결하고 제한된 접속성을 극복하기 위해 임베딩 기술 - 및 이에 따라 더 많은 소프트웨어 자원 - 을 이용하는 것에 대한 필요성을 감소시키는 데 적합할 수 있다.

일 구현예에서, 예시적인 셀(2300a)은 최대 16, 또는 예시적인 셀(2300a)이 양자 프로세서의 에지에 배치되는 경우에 15의 접속성을 가질 수 있지만, 더 적은 수의 접속이 또한 가능하다.

일 구현예에서, 예시적인 셀(2300a)은 제1 큐비트 세트 내의 12개의 큐비트(2302a-2302l)(집합적으로 2302) 및 제2 큐비트 세트 내의 12개의 큐비트(2304a-2304l)(집합적으로 2304)를 포함하지만, 다른 구현예들에서 큐비트들의 수는 각각의 세트에서 12개보다 적거나 많을 수 있거나, 하나의 세트(예컨대, 제1 세트) 내의 큐비트들의 수는 다른 세트(예컨대, 제2 세트) 내의 큐비트들의 수와는 상이할 수 있다. 제1 세트의 큐비트들(2302)은 서로 실질적으로 평행한 루프들을 갖고, 제2 세트의 큐비트들(2304)은 서로 실질적으로 평행한 루프들을 갖는다. 제1 큐비트 세트 내의 큐비트들(2302)은 제2 큐비트 세트 내의 큐비트들(2304)에 평행하지 않다(예컨대, 직교한다). 일반성을 잃지 않고서 그리고 본 명세서 및 첨부된 청구범위의 목적을 위해, 제1 큐비트 세트 내의 큐비트들(2302)은 수직 큐비트들(2302)로 지칭될 수 있고 제2 큐비트 세트 내의 큐비트들(2304)은 수평 큐비트들(2304)로 지칭될 수 있다.

수직 큐비트들(2302) 중 적어도 하나가 다른 수직 큐비트들에 대해 종방향으로 시프트되고 수평 큐비트들(2304) 중 적어도 하나가 다른 수평 큐비트들에 대해 시프트된다. 따라서, 수직 큐비트들(2302) 중 적어도 하나의 수직 큐비트의 일부 및 수평 큐비트들(2304) 중 적어도 하나의 수평 큐비트의 일부가 인접 셀 내에 연장되어, 각각, 인접 셀 내의 적어도 하나의 수평 또는 수직 큐비트의 일부와 교차한다. 도 23a에서, 큐비트들(2302a-2302d)은 다른 큐비트들(2302)에 대해 종방향으로 시프트되고, 유사하게 큐비트들(2304a-2304d)은 다른 큐비트들(2304)에 대해 종방향으로 시프트된다.

어느 큐비트가 다른 큐비트들에 대해 종방향으로 시프트되는지에 대한 설명은 임의적인 것일 수 있으며, 그의 상대적인 의미로 사용된다. 제1 큐비트가 제2 큐비트에 대해 종방향으로 시프트된 경우, 제2 큐비트는 제1 큐비트에 대해 시프트된 것으로 간주될 수 있다는 것이 이해된다. 유사하게, 제1 큐비트 그룹이 동일 큐비트 세트 내의 제2 큐비트 그룹에 대해 시프트될 수 있다.

각각의 큐비트가 다른 큐비트들에 대해 시프트되는 양은 다른 큐비트들과의 통신 결합에 영향을 줄 수 있으며, 이에 따라 양자 프로세서의 토폴로지에 영향을 줄 수 있다. 도 23a에서, 큐비트들(예를 들어, 큐비트들(2302a-2302d))의 그룹은 동일한 양(그들의 전체 길이의 약 50%)만큼 시프트되지만, 다른 구현예들에서는, 시프트의 양 및 동일한 양만큼 시프트되는 큐비트들의 수가 달라질 수 있다. 대안적으로 또는 추가적으로, 하나 이상의 큐비트가 동일 셀 내의 다른 하나 이상의 큐비트와는 상이한 양만큼 시프트될 수 있다(예를 들어, 예시적인 셀(2300a) 내에서 큐비트들(2302a-2302d)은 그들의 길이의 50%만큼 시프트되고 큐비트들(2302e-2302h)은 그들의 길이의 50% 초과만큼 시프트된다).

각각의 큐비트는 초전도 재료의 루프일 수 있고, 적어도 하나의 각자의 조셉슨 접합부(도시되지 않음)에 의해 중단될 수 있다.

예시적인 셀(2300a)은 직교 큐비트 쌍들 간의 조정 가능한 통신 결합을 제공하는 12x12 커플러들(2306)(도 2300a에는 하나만이 지시됨)의 그리드를 갖는다. 예를 들어, 수직 큐비트(2302d)는 커플러들(2306) 중 하나를 통해 수평 큐비트(2304a)에 통신 가능하게 결합된다. 일 구현예에서, 예시적인 셀(2300a) 내의 각각의 큐비트는 정확하게 10개의 커플러(2306)를 통해 직교 큐비트에 통신 가능하게 결합된다. 예시적인 셀(2300a)이 양자 프로세서의 에지들 중 하나에 위치되는 경우, 큐비트당 커플러들(2306)의 수는 더 적을 수 있다.

일부 수평 큐비트 및 일부 수직 큐비트들이 예시적인 셀(2300a) 내에서 시프트되는 것을 고려할 때, 커플러들(2306) 중 일부는, 도 23b에 더 잘 예시된 바와 같이, 동일 셀 내에 있지 않은 직교 큐비트들의 쌍들을 통신 가능하게 결합할 수 있다.

예시적인 셀(2300a)은 12개의 커플러(2308)(혼란을 줄이기 위해 도 23a에는 하나만이 지시됨)를 가지며, 6개는 예시적인 셀(2300a)의 우측 에지에 정렬되고 6개는 셀(2300a)의 상부 에지에 정렬된다. 커플러들(2308)은 예시적인 셀(2300a) 내의 2개의 인접한 수평 큐비트(예를 들어, 수평 큐비트들(2304k, 2304j)) 또는 2개의 인접한 수직 큐비트(예를 들어, 수직 큐비트들(2302a, 2302b)) 사이의 조정 가능한 통신 결합을 제공한다. 예시적인 셀(2300a)의 일 구현예에서, 큐비트당 정확히 하나의 커플러(2308)가 있지만, 다른 구현예들에서는 큐비트당 커플러들(2308)의 수가 하나보다 더 많을 수 있다.

예시적인 셀(2300a)은 12개의 커플러(2310)(도 23a에는 하나만이 지시됨)를 포함하며, 6개는 수직으로 인접한 셀들 내의 수직으로 정렬된 큐비트 쌍들 사이의 조정 가능한 직접 통신 결합을 제공하고, 6개는 수평으로 인접한 셀들 내의 수평으로 정렬된 큐비트 쌍들 사이의 조정 가능한 직접 통신 결합을 제공한다. 예시적인 셀(2300a)은 큐비트당 정확히 하나의 커플러(2310)를 포함하며, 따라서 양자 프로세서의 에지에 있지 않은 각각의 수직 큐비트(2302)는 수직으로 인접한 셀들 내의 2개의 수직 큐비트(즉, 도 23a의 페이지의 평면에 대해 위에 있는 하나의 큐비트 그리고 아래에 있는 하나의 큐비트)에 통신 가능하게 결합되고, 양자 프로세서의 에지에 있지 않은 각각의 수평 큐비트(2304)는 수평으로 인접한 셀들 내의 2개의 수평 큐비트(즉, 도 23a의 페이지의 평면에 대해 우측에 있는 하나의 큐비트 및 좌측에 있는 하나의 큐비트)에 통신 가능하게 결합된다. 예시적인 셀(2300a)이 양자 프로세서의 에지들 중 하나에 위치되는 경우, 큐비트들 중 일부는 커플러(2310)를 통해 단지 하나의 다른 큐비트에 결합될 수 있다.

예시적인 셀(2300a)은 최대 12개의 장거리 커플러(2312)를 포함할 수 있으며, 여기서 6개의 장거리 커플러(2312)는 수평으로 인접한 셀들 내의 2개의 비인접 수직 큐비트(2302) 사이의 조정 가능한 직접 통신 결합을 제공하고, 6개의 장거리 커플러(2312)는 수직으로 인접한 셀들 내의 2개의 비인접 수평 큐비트(2304) 사이의 조정 가능한 직접 통신 결합을 제공한다. 일부 구현예들에서, 예시적인 셀(2300a)은 장거리 커플러(2312)를 갖지 않거나 12개 미만의 장거리 커플러(2312)를 가질 수 있다.

예시적인 셀(2300a)이 12개의 수평 큐비트 및 12개의 수직 큐비트보다 적은 큐비트를 갖는 대안적인 구현예들에서, 커플러들(2306, 2308, 2310, 2312)의 수가 그에 맞춰 감소된다. 예를 들어, 예시적인 셀(2300a)의 일 구현예가 6개의 수평 큐비트 및 6개의 수직 큐비트를 포함하는 경우, 예시적인 셀(2300a)은 6x6 커플러들(2306)의 그리드, 6개의 커플러(2308)(예시적인 셀(2300a)의 상부 에지에 있는 3개 및 예시적인 셀(2300a)의 우측 에지에 있는 3개), 6개의 커플러(2310), 및 최대 6개의 장거리 커플러(2312)(예를 들어, 3개의 수평 커플러 및 3개의 수직 커플러)를 포함할 수 있다.

유사하게, 예시적인 셀(2300a)이 12개의 수평 큐비트 및 12개의 수직 큐비트보다 많은 큐비트를 갖는 대안적인 구현예들에서, 커플러들(2306, 2308, 2310, 2312)의 수가 그에 맞춰 증가된다. 예를 들어, 예시적인 셀(2300a)의 일 구현예가 24개의 수평 큐비트 및 24개의 수직 큐비트를 포함하는 경우, 예시적인 셀(2300a)은 24x24 커플러들(2306)의 그리드, 24개의 커플러(2308)(예시적인 셀(2300a)의 상부 에지에 있는 12개 및 예시적인 셀(2300a)의 우측 에지에 있는 12개), 24개의 커플러(2310), 및 최대 24개의 장거리 커플러(2312)(예를 들어, 12개의 수평 커플러 및 12개의 수직 커플러)를 포함할 수 있다.

도 23b는 도 23a의 예시적인 셀들(2300a)(도 23a에는 하나만이 지시됨)의 그리드를 포함하는 예시적인 토폴로지(2300b)의 일부의 개략도이다. 도 23b에 도시된 구현예에서, 예시적인 토폴로지(2300b)는 3x3의 예시적인 셀들(2300a)의 그리드를 포함하지만(파선들은 셀들의 대략적인 윤곽을 보여주며, 일부 수평 큐비트들 및 일부 수직 큐비트들이 시프트되고 이에 따라 인접 셀 안으로 연장될 수 있음을 고려하여 단지 예시 목적을 위한 것임), 셀들의 상이한 배열이 또한 가능하다.

토폴로지(2300b)에서, 프로세서의 저부 또는 좌측 에지에 있지 않은 셀들 내의 커플러들(2306)(혼란을 줄이기 위해 도 23b에는 하나만이 지시됨)은 2개의 상이한 셀로부터의 하나의 수평 큐비트와 하나의 수직 큐비트를 조정 가능하게 통신 가능하게 결합하는 데 사용되며, 이에 의해 토폴로지(2300b)를 갖는 양자 프로세서의 전반적인 접속성을 증가시킨다.

양자 프로세서를 사용하여 계산 문제를 해결하기 위한 많은 기술은 문제의 표현을 양자 프로세서 자체에 직접 매핑하는 방법을 찾는 것을 포함한다. 하드웨어 프로세서의 일반적으로 고정된 토폴로지 및/또는 고정된 접속성을 고려할 때, 문제의 일부 클래스들은 임베딩 기술들로부터 이익을 얻을 수 있다. 임베딩 기술의 예가 미국 특허 제7,984,012호, 미국 특허 제8,244,662호 및 미국 특허 공보 제2014/0250288호에 설명되어 있다. 고정 토폴로지의 일례는 키메라 토폴로지이다. 키메라 토폴로지를 포함한 양자 프로세서 토폴로지의 예가 국제 특허 출원 WO2006066415, 미국 특허 제9,170,278호 및 미국 특허 제9,178,154호에 더 상세히 설명되어 있다.

클리크 임베딩(clique embedding)은 하드웨어 프로세서의 구조를 나타내는 그래프에 클리크를 임베딩하는 것으로 정의될 수 있다. 키메라 그래프에서 클리크 임베딩을 찾기 위한 방법들 및 알고리즘들이 존재한다. 클리크 임베딩을 찾기 위한 방법 또는 알고리즘의 예는 부스비(Boothby) 등(http://arxiv.org/abs/1507.04774 참조)에서 설명되는 키메라 그래프이다. 기존의 알고리즘들을 실행할 키메라형 그래프를 생성하기 위해서 논리 또는 가상 커플러들과 함께 연결되는 논리 또는 가상 '서브큐비트들'을 구성함으로써 본 명세서에서 설명되는 클리크 임베딩 토폴로지 그래프를 구성하기 위해 기존의 방법들을 이용하는 것이 가능하다. 임의의 적합한 방법 또는 알고리즘을 이용함으로써 키메라 그래프에서 클리크 임베딩이 발견될 수 있으며, 본 명세서 및 첨부된 청구범위는 특정 방법 또는 알고리즘으로 제한되지 않는다는 것이 이해될 것이다.

본 명세서에서 설명되는 토폴로지들, 예컨대 본 명세서에서 설명되는 토폴로지(800b, 900b, 1000, 1100) 또는 다른 토폴로지에서, 디지털 또는 고전 프로세서는 양자 프로세서 토폴로지를 분할하여, 수평으로 정렬된 모든 큐비트들이 '수평으로 정렬된 그룹'으로 그룹화되고, 수직으로 정렬된 모든 큐비트들이 '수직으로 정렬된 그룹'으로 그룹화되게 할 수 있다. 쌍의 하나의 멤버가 '수평으로 정렬된 그룹'으로부터 선택되고 다른 멤버가 '수직으로 정렬된 그룹'으로부터 선택되는 모든 큐비트 쌍은 '수직으로 정렬된 그룹' 내의 모든 큐비트들이 '수평으로 정렬된 그룹' 내의 모든 큐비트들에 통신 가능하게 결합되거나 '수직으로 정렬된 그룹' 내의 큐비트들 중 어느 것도 '수평으로 정렬된 그룹' 내의 큐비트들 중 임의의 것에 통신 가능하게 결합되지 않는 특성을 갖는다.

이 분야의 기술자는 양자 프로세서 토폴로지가 두 세트 초과의 큐비트들(예를 들어, 수평 큐비트들, 수직 큐비트들 및 대각선으로 배향된 큐비트들)을 포함할 때 디지털 프로세서는 양자 프로세서 토폴로지를 두 세트 초과의 세트로 분할할 수 있다는 것을 이해할 것이다. 유사하게, 디지털 프로세서는 2개 이상의 종축 또는 장축을 갖는 큐비트들을 처리할 것이다.

이어서, 디지털 프로세서는 '수평으로 정렬된 그룹' 내의 각각의 큐비트 및 '수직으로 정렬된 그룹' 내의 각각의 큐비트를 '수평으로 정렬된 서브큐비트 그룹' 및 '수직으로 정렬된 서브큐비트 그룹'으로 분할할 수 있다. '수평으로 정렬된 서브큐비트 그룹' 내의 각각의 서브큐비트는 정확하게 하나의 '수직으로 정렬된 서브큐비트 그룹' 내의 모든 서브큐비트에 통신 가능하게 결합된다. 마찬가지로, '수직으로 정렬된 서브큐비트 그룹' 내의 각각의 서브큐비트는 정확히 하나의 '수평으로 정렬된 서브큐비트 그룹' 내의 모든 서브큐비트에 통신 가능하게 결합된다. 일부 서브큐비트들은 그들이 프로세서의 경계 상에 존재하거나 디스에이블되는 경우 직교 큐비트들에 통신 가능하게 결합되지 않을 수 있다.

이어서, 디지털 프로세서는 서브큐비트들 사이에 가상 또는 공상 커플러들을 추가하여, 물리적으로 인접한 큐비트들이 가상 또는 공상 커플러들에 의해 통신 가능하게 결합되어 비-키메라 토폴로지 상에 키메라 그래프를 구성하게 할 수 있다. 이어서, 디지털 프로세서는 구성된 키메라 그래프 상에서 임의의 적합한 임베딩 방법 또는 알고리즘을 실행하여 클리크 임베딩을 찾을 수 있다.

전술된 다양한 실시예들이 추가 실시예들을 제공하도록 조합될 수 있다. 본 명세서에서의 특정 교시 내용 및 정의와 부합하지 않는 범위에서, 본 명세서에서 언급되고/되거나 출원 데이터 시트에 열거되고 디-웨이브 시스템즈 인크.(D-Wave Systems Inc.)에 공히 양도된 모든 미국 특허, 미국 특허 출원 공보, 미국 특허 출원 - 2016년 6월 7일자로 출원된 미국 출원 제62/346,917호; 및 2016년 9월 28일자로 출원된 미국 출원 제62/400,990호를 포함하지만 이로 제한되지 않음 - 은 전체적으로 본 명세서에 참고로 포함된다. 실시예들의 태양들은 필요한 경우 다양한 특허, 출원 및 공보의 시스템, 회로 및 개념을 이용하여 또 추가의 실시예들을 제공하기 위해 변경될 수 있다.

전술된 설명에 비추어 실시예들에 대해 이들 및 다른 변경들이 이루어질 수 있다. 일반적으로, 다음의 청구항들에서, 사용되는 용어들은 청구항들을 명세서 및 청구항들에 개시된 특정 실시예들로 제한하는 것으로 해석되어서는 안되며, 그러한 청구항들의 자격이 주어지는 등가물들의 전체 범주와 함께 모든 가능한 실시예들을 포함하는 것으로 해석되어야 한다. 따라서, 청구항들은 본 개시에 의해 제한되지 않는다.

Claims (58)

1. 양자 프로세서로서,
   큐비트들의 제1 세트 - 상기 큐비트들의 제1 세트 내의 각각의 큐비트는 상기 큐비트의 길이의 적어도 대부분을 따른 제1 장축(major axis)에 평행하게 연장됨 -;
   큐비트들의 제2 세트 - 상기 큐비트들의 제2 세트 내의 각각의 큐비트는 상기 큐비트의 길이의 적어도 대부분을 따른 제2 장축에 평행하게 연장되고, 상기 큐비트들의 제2 세트 내의 각각의 큐비트는 상기 큐비트들의 제1 세트 내의 적어도 하나의 큐비트와 교차함 -;
   큐비트들의 제3 세트 - 상기 큐비트들의 제3 세트 내의 각각의 큐비트는 상기 큐비트들의 제1 세트 내의 적어도 하나의 큐비트 및 상기 큐비트들의 제2 세트 내의 각각의 큐비트와 교차함 -; 및
   셀내 커플러(intra-cell coupler)들의 세트 - 각각의 커플러는 상기 큐비트들의 제1 세트, 제2 세트 또는 제3 세트 내의 제1 큐비트가 상기 큐비트들의 제1 세트, 제2 세트 및 제3 세트 중 상이한 하나의 세트 내의 제2 큐비트와 교차하는 각자의 지점에 근접하고, 각각의 커플러는 상기 제1 큐비트와 상기 제2 큐비트 사이의 통신 결합을 제공함 -
   를 포함하는, 양자 프로세서.
2. 제1항에 있어서, 상기 큐비트들의 제2 세트 내의 각각의 큐비트는 제3 장축에 평행하게 연장되고, 상기 제1 장축, 상기 제2 장축 및 상기 제3 장축은 서로 평행하지 않고 서로 직교하지 않아, 상기 제1 축과 상기 제2 축은 제1 각도로 만나고, 상기 제1 축과 상기 제3 축은 제2 각도로 만나고, 상기 제2 축과 상기 제3 축은 제3 각도로 만나는, 양자 프로세서.
3. 제2항에 있어서, 상기 제1 각도, 상기 제2 각도 및 상기 제3 각도는 서로 동일한, 양자 프로세서.
4. 제1항에 있어서, 상기 제1 장축은 상기 제2 장축에 직교하고, 상기 큐비트들의 제3 세트 내의 각각의 큐비트는 상기 제1 장축에 평행하게 연장되는 제1 부분 및 상기 제2 장축에 평행하게 연장되는 제2 부분을 포함하고, 상기 큐비트들의 제2 세트 내의 각각의 큐비트는 상기 큐비트들의 제1 세트 내의 각각의 큐비트와 직교하여 교차하고, 상기 큐비트들의 제1 세트 및 제2 세트 내의 각각의 큐비트는 상기 큐비트들의 제3 세트 내의 적어도 하나의 큐비트와 직교하여 교차하는, 양자 프로세서.
5. 제4항에 있어서, 상기 큐비트들의 제3 세트의 적어도 하나의 큐비트는 상기 적어도 하나의 큐비트의 상기 제1 부분과 상기 제2 부분 사이의 제3 부분을 포함하고, 상기 제3 부분은 굴곡부(bend) 및 만곡부(curvature) 중 적어도 하나를 포함하는, 양자 프로세서.
6. 제5항에 있어서, 상기 제3 부분은 상기 제1 부분에 근접한 제1 굴곡부 및 상기 제2 부분에 근접한 제2 굴곡부를 포함하는, 양자 프로세서.
7. 제5항에 있어서, 상기 큐비트들의 제3 세트의 상기 적어도 하나의 큐비트는 상기 적어도 하나의 큐비트와 상기 큐비트들의 제1 세트의 적어도 하나의 큐비트 사이의 교차점에 근접한 제4 부분을 포함하고, 상기 제4 부분은 상기 제1 장축 및 상기 제2 장축에 비-직교하여 연장되고 상기 큐비트들의 제1 세트 및 제2 세트로부터 멀어지는 쪽으로 연장되는, 양자 프로세서.
8. 제6항에 있어서, 상기 큐비트들의 제1 세트 및 제2 세트의 상기 큐비트들은 각각 임계 길이 이하의 길이를 갖고, 상기 큐비트들의 제3 세트의 상기 적어도 하나의 큐비트는 상기 임계 길이보다 큰 길이를 갖는, 양자 프로세서.
9. 제5항에 있어서, 상기 큐비트들의 제1 세트 및 제2 세트의 상기 큐비트들은 중심 영역에서 서로 교차하고, 상기 큐비트들의 제3 세트의 각각의 큐비트는 상기 중심 영역을 경계 짓는 경계 영역에서 상기 큐비트들의 제1 세트 및 제2 세트의 상기 큐비트들 각각과 교차하는, 양자 프로세서.
10. 제4항에 있어서, 상기 큐비트들의 제1 세트는 제1 복수의 서브세트를 포함하고 상기 큐비트들의 제2 세트는 제2 복수의 서브세트를 포함하며, 상기 큐비트들의 제3 세트의 각각의 큐비트는 상기 제1 복수의 서브세트 중 적어도 하나의 서브세트 및 상기 제2 복수의 서브세트 중 적어도 하나의 서브세트의 각각의 큐비트와 교차하는, 양자 프로세서.
11. 제10항에 있어서, 상기 제1 복수의 서브세트 중 제1 서브세트와 상기 제2 복수의 서브세트 중 제2 서브세트의 각각의 쌍에 대해, 상기 제1 서브세트 및 상기 제2 서브세트의 각각의 큐비트와 교차하는 상기 큐비트들의 제3 세트의 각자의 큐비트가 존재하는, 양자 프로세서.
12. 제10항에 있어서, 상기 큐비트들의 제3 세트의 각각의 큐비트는 상기 큐비트의 각자의 제1 부분과 제2 부분 사이의 제3 부분을 포함하고, 상기 큐비트들의 제3 세트의 각각의 큐비트의 상기 제3 부분들은 중심 영역에 배열되고, 상기 큐비트들의 제3 세트의 각각의 큐비트는 상기 중심 영역을 경계 짓는 경계 영역에서 상기 제1 세트 및 상기 제2 세트의 큐비트들과 교차하고, 상기 제1 세트 및 상기 제2 세트 내의 큐비트들의 각각의 교차점이 또한 상기 경계 영역에 있는, 양자 프로세서.
13. 제12항에 있어서, 하나 이상의 추가의 셀내 커플러를 포함하고, 각각의 커플러는 상기 큐비트들의 제3 세트의 제3 큐비트 및 제4 큐비트에 근접하고 상기 제3 큐비트와 상기 제4 큐비트 사이의 통신 결합을 제공하는, 양자 프로세서.
14. 제12항에 있어서, 상기 큐비트들의 제3 서브세트의 상기 적어도 하나의 큐비트의 총 길이는 상기 큐비트들의 제1 세트 및 제2 세트의 큐비트들의 총 길이와 동일한, 양자 프로세서.
15. 제10항에 있어서, 상기 제1 복수의 서브세트는 상기 큐비트들의 제1 세트의 상기 큐비트들의 절반을 포함하는 제1 서브세트 및 상기 큐비트들의 제1 세트의 상기 큐비트들의 다른 절반을 포함하는 제2 서브세트를 포함하고, 상기 제2 복수의 서브세트는 상기 큐비트들의 제2 세트의 상기 큐비트들의 절반을 포함하는 제3 서브세트 및 상기 큐비트들의 제2 세트의 상기 큐비트들의 다른 절반을 포함하는 제4 서브세트를 포함하고, 상기 제1 서브세트, 상기 제2 서브세트, 상기 제3 서브세트 및 상기 제4 서브세트는 분리되고, 상기 큐비트들의 제3 세트의 각각의 큐비트에 대해, 상기 제1 부분은 상기 제1 서브세트 및 상기 제2 서브세트 중 하나 내의 각각의 큐비트와 교차하고 상기 제2 부분은 상기 제3 서브세트 및 상기 제4 서브세트 중 하나 내의 각각의 큐비트와 교차하는, 양자 프로세서.
16. 제1항에 있어서,
    각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 복수의 셀이 영역 위에 타일화되고, 제1 셀이 상기 큐비트들의 제1 세트, 제2 세트 및 제3 세트를 포함하고, 상기 복수의 셀의 각각의 다른 셀이 동일한 큐비트들의 제1 세트, 제2 세트 및 제3 세트를 포함하고, 셀간 커플러(inter-cell coupler)들의 세트가 존재하고, 각각의 셀간 커플러는 인접 셀들 내의 큐비트들의 쌍들 사이의 조정 가능한 통신 결합을 제공하고,
    상기 셀간 커플러들의 세트는 상기 제1 셀의 상기 큐비트들의 제1 세트 내의 적어도 하나의 큐비트와 제2 셀의 상기 큐비트들의 제1 세트 내의 상기 큐비트들 중 적어도 하나 사이의 조정 가능한 통신 결합, 상기 제1 셀의 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 적어도 하나와 제3 셀의 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 적어도 하나 사이의 조정 가능한 통신 결합, 및 상기 제1 셀의 상기 큐비트들의 제3 세트 내의 상기 큐비트들 중 적어도 하나와 제4 셀의 상기 큐비트들의 제3 세트 내의 상기 큐비트들 중 적어도 하나 사이의 조정 가능한 통신 결합을 제공하는, 양자 프로세서.
17. 복수의 초전도 큐비트를 포함하는 양자 프로세서로서,
    상기 복수의 초전도 큐비트 중 적어도 제1 큐비트는 초전도 재료의 루프를 포함하고, 상기 초전도 재료의 루프는,
    중심축을 따라 연장되는 중심부;
    제1 말단부 - 상기 제1 말단부들은 상기 중심부의 제1 단부에 배열되고 상기 제1 단부와 일체로 형성되며, 상기 제1 말단부는 상기 중심축에 평행하지 않은 제1 말단 축을 따라 연장됨 -;
    제2 말단부 - 상기 제2 말단부는 상기 중심부의 제2 단부에 배열되고 상기 제2 단부와 일체로 형성되며, 상기 제2 단부는 상기 중심축을 따라 상기 제1 단부 반대편에 있고, 상기 제2 말단부는 상기 중심축에 평행하지 않은 제2 말단 축을 따라 연장됨 -
    를 포함하는, 양자 프로세서.
18. 제17항에 있어서, 상기 제1 말단 축과 상기 제2 말단 축은 서로 평행하고 상기 중심축에 직교하는, 양자 프로세서.
19. 제18항에 있어서, 상기 제1 큐비트는 H 형상 및 I 형상 중 적어도 하나를 포함하는 형상을 갖고, 상기 중심부의 상기 제1 단부 및 상기 제2 단부는, 각각, 상기 제1 말단 축 및 상기 제2 말단 축을 따라 상기 제1 말단부 및 상기 제2 말단부의 중심 영역들에 근접하는, 양자 프로세서.
20. 제18항에 있어서, 상기 제1 큐비트는 U 형상을 포함하는 형상을 갖고, 상기 중심부의 상기 제1 단부 및 상기 제2 단부는, 각각, 상기 제1 말단 축 및 상기 제2 말단 축을 따라 상기 제1 말단부 및 상기 제2 말단부의 단부들에 근접하는, 양자 프로세서.
21. 제17항에 있어서,
    각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀 - 제1 셀이 상기 적어도 하나의 큐비트 및 하나 이상의 동일한 큐비트를 포함함 -;
    각각의 셀에 대한 셀내 커플러들의 세트 - 상기 셀내 커플러들은 상기 셀 내의 큐비트들 사이의 조정 가능한 통신 결합을 제공함 -;
    셀간 커플러들의 세트 - 각각의 셀간 커플러는 인접 셀들 내의 큐비트들 사이의 조정 가능한 통신 결합을 제공함 - 를 포함하며,
    2개 이상의 셀간 커플러를 포함하는 제1 커플러 서브세트가 상기 제1 큐비트를, 상기 제1 말단부를 통해, 하나 이상의 인접 셀 내의 2개 이상의 큐비트를 포함하는 제1 큐비트 서브세트에 통신 가능하게 결합하고,
    2개 이상의 셀간 커플러를 포함하는 제2 커플러 서브세트가 상기 제1 큐비트를, 상기 제2 말단부를 통해, 하나 이상의 인접 셀 내의 2개 이상의 큐비트를 포함하는 제2 큐비트 서브세트에 통신 가능하게 결합하는, 양자 프로세서.
22. 제21항에 있어서, 상기 제1 커플러 서브세트의 제1 셀간 커플러는 상기 제1 큐비트를, 상기 제1 말단부를 통해, 상기 제1 큐비트 서브세트의 제1 인접 큐비트에 통신 가능하게 결합하고, 상기 제1 셀과 같은 제1 인접 셀 내의 상기 제1 인접 큐비트는 상기 제1 셀 내의 상기 제1 큐비트의 위치와는 다른 상기 제1 인접 셀 내의 위치를 점유하는, 양자 프로세서.
23. 제22항에 있어서, 상기 제1 셀간 커플러는 상기 제1 큐비트에 대해 대각선으로 연장되어서, 상기 중심축과 상기 제1 말단 축 및 상기 제2 말단 축에 직교하지 않고 평행하지 않게 연장되는, 양자 프로세서.
24. 제23항에 있어서, 상기 제1 셀간 커플러는 제2 셀간 커플러와 교차하고, 상기 제2 셀간 커플러는 상기 제1 셀 내의 제2 큐비트를 상기 제1 인접 셀 내의 제2 인접 큐비트에 결합하고, 상기 제2 큐비트는 상기 제1 큐비트에 근접하고, 상기 제2 인접 큐비트는 상기 제1 큐비트의 위치에 대응하는 상기 제1 인접 셀 내의 위치를 점유하는, 양자 프로세서.
25. 제23항에 있어서, 상기 제1 셀간 커플러는 제2 셀간 커플러에 실질적으로 평행하게 연장되고, 상기 제2 셀간 커플러는 상기 제1 셀 내의 제2 큐비트를 상기 제1 인접 셀 내의 제2 인접 큐비트에 결합하고, 상기 제2 큐비트는 상기 제1 큐비트에 근접하고, 상기 제2 인접 큐비트는 상기 제1 큐비트의 위치에 대응하는 상기 제1 인접 셀 내의 위치를 점유하는, 양자 프로세서.
26. 제22항에 있어서, 상기 제1 셀의 제1 코너 큐비트의 제1 코너 말단부를 제2 셀의 제1 인접 코너 큐비트에 통신 가능하게 결합하는 제1 코너 셀간 커플러를 포함하고, 상기 제2 셀은 상기 중심축 및 제1 말단 축 및 제2 말단 축 중 적어도 하나를 따라 상기 제1 셀에 인접한 하나 이상의 셀과 이웃하며,
    상기 제1 코너 셀간 커플러는 상기 제1 코너 큐비트의 말단부의 제1 단부에 결합하고, 상기 제1 단부는 상기 중심축, 및 상기 제1 말단 축 및 상기 제2 말단 축 중 적어도 하나를 따라 상기 제1 셀의 외측 경계에 근접하는, 양자 프로세서.
27. 제26항에 있어서, 상기 제1 셀의 제2 코너 큐비트의 제2 코너 말단부를 상기 제2 셀의 제2 인접 코너 큐비트에 통신 가능하게 결합하는 제2 코너 셀간 커플러를 포함하고, 상기 제2 코너 말단부는 상기 제1 코너 말단부에 직교하여 연장되고, 상기 제2 코너 셀간 커플러는 상기 제1 셀간 커플러와 교차하는, 양자 프로세서.
28. 제26항에 있어서, 상기 제1 셀의 제2 코너 큐비트의 제2 코너 말단부를 제3 셀의 제2 인접 코너 큐비트에 통신 가능하게 결합하는 제2 코너 셀간 커플러를 포함하고, 상기 제2 코너 말단부는 상기 제1 코너 말단부에 직교하여 연장되고, 상기 제2 코너 셀간 커플러는 상기 제1 셀간 커플러에 직교하여 연장되고 상기 제1 셀간 커플러와 오버랩되지 않는, 양자 프로세서.
29. 양자 프로세서로서,
    초전도 재료의 루프를 각각 포함하는 복수의 초전도 큐비트 - 상기 복수의 큐비트는 큐비트들의 제1 세트 및 큐비트들의 제2 세트를 포함하고, 상기 큐비트들의 제1 세트의 상기 큐비트들은 제1 축에 평행하게 연장되고 상기 큐비트들의 제2 세트의 상기 큐비트들은 상기 제1 축에 직교하는 제2 축에 평행하게 연장되며, 상기 큐비트들의 제1 세트의 하나 이상의 큐비트는 하나 이상의 교차 영역에서 상기 큐비트들의 제2 세트의 하나 이상의 큐비트와 교차함 -;
    상기 큐비트들의 제1 세트의 상기 하나 이상의 큐비트를 상기 하나 이상의 교차 영역에서 상기 큐비트들의 제2 세트의 상기 하나 이상의 큐비트에 통신 가능하게 결합하는 커플러들의 제1 세트; 및
    상기 큐비트들의 제1 세트의 제1 큐비트를 상기 큐비트들의 제1 세트의 제2 큐비트에 통신 가능하게 결합하는 적어도 제1 커플러를 포함하는 커플러들의 제2 세트 - 상기 제1 큐비트와 상기 제2 큐비트는 오버랩되지 않고, 상기 제1 커플러는 상기 제1 큐비트에 결합하는 제1 결합부, 상기 제2 큐비트에 결합하는 제2 결합부, 및 상기 제1 큐비트 및 상기 제2 큐비트에 직교하여 연장되고 상기 제1 결합부와 상기 제2 결합부를 통신 가능하게 결합하는 연장부를 포함함 -
    를 포함하는, 양자 프로세서.
30. 제29항에 있어서, 상기 제1 커플러는 상기 큐비트들의 제1 세트의 제3 큐비트와 통신 가능하지 않게 교차하며, 상기 제3 큐비트는 상기 제1 큐비트와 상기 제2 큐비트 사이에 배치되는, 양자 프로세서.
31. 제29항에 있어서, 상기 큐비트들의 제1 세트의 각각의 큐비트는 상기 커플러들의 제1 세트의 각자의 커플러에 의해 상기 큐비트들의 제2 세트의 각각의 큐비트에 결합되고, 상기 큐비트들의 제1 세트의 큐비트들의 각각의 쌍은 상기 커플러들의 제2 세트의 각자의 커플러에 의해 서로 통신 가능하게 결합되고, 상기 큐비트들의 제2 세트의 큐비트들의 각각의 쌍은 상기 커플러들의 제2 세트의 각자의 커플러에 의해 서로 통신 가능하게 결합되는, 양자 프로세서.
32. 제29항에 있어서, 각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀을 포함하고, 제1 셀이 상기 제1 큐비트 및 하나 이상의 동일한 큐비트를 포함하고 제2 셀이 상기 제2 큐비트 및 하나 이상의 동일한 큐비트를 포함하며,
    상기 커플러들의 제2 세트는,
    셀간 거리에 걸쳐 인접 셀들 내의 서로 가까이 인접한 큐비트들 사이의 조정 가능한 통신 결합을 제공하는 셀간 커플러들의 제1 서브세트, 및
    상이한 셀들 내의 상기 큐비트들의 제1 세트의 가까이 인접하지 않은 큐비트들 사이의 조정 가능한 통신 결합을 제공하는 장거리 커플러들의 제2 서브세트 - 제1 장거리 커플러가 상기 셀간 거리보다 큰 장거리에 걸쳐 상기 제1 큐비트와 상기 제2 큐비트를 통신 가능하게 결합함 - 를 포함하는, 양자 프로세서.
33. 제32항에 있어서, 각각의 장거리 커플러는 자신의 각자의 셀들에서 동일한 위치들을 갖는 큐비트들을 통신 가능하게 결합하는, 양자 프로세서.
34. 제32항에 있어서, 상기 제1 큐비트는 상기 제1 셀 내의 제1 위치를 점유하고 상기 제2 큐비트는 상기 제1 위치와는 다른 상기 제2 셀 내의 제2 위치를 점유하는, 양자 프로세서.
35. 제29항에 있어서, 각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀을 포함하고, 제1 셀이 상기 제1 큐비트 및 하나 이상의 동일한 큐비트를 포함하고 제2 셀이 제3 큐비트를 포함한 하나 이상의 동일한 큐비트를 포함하며,
    상기 커플러들의 제2 세트는,
    셀간 거리에 걸쳐 인접 셀들 내의 서로 가까이 인접한 큐비트들 사이의 조정 가능한 통신 결합을 제공하는 셀간 커플러들의 제1 서브세트, 및
    상이한 셀들 내의 상기 큐비트들의 제1 세트의 가까이 인접하지 않은 큐비트들 사이의 조정 가능한 통신 결합을 제공하는 장거리 커플러들의 제2 서브세트 - 제1 장거리 커플러가 상기 셀간 거리보다 큰 장거리에 걸쳐 상기 제1 큐비트와 상기 제3 큐비트를 통신 가능하게 결합함 - 를 포함하고,
    상기 제1 큐비트와 상기 제3 큐비트는 각자의 비평행 축들에 평행하게 연장되는, 양자 프로세서.
36. 제32항에 있어서, 상기 제2 서브세트의 장거리 커플러들은 대칭축 주위에서 방향을 변경하고, 상기 장거리 커플러들 각각은 제1 단부로부터 제1 연장 축에 평행한 제1 부분을 따라 상기 대칭축을 향해 연장되고, 상기 대칭축에 근접한 굴곡 영역에서 굴곡되고, 제2 단부를 향해 그리고 상기 제1 연장 축에 직교하는 제2 연장 축에 평행한 제2 부분을 따라 상기 대칭축으로부터 멀어지는 쪽으로 연장되는, 양자 프로세서.
37. 제36항에 있어서, 상기 대칭축은 중심 타일을 통과하고, 복수의 장거리 커플러의 상기 굴곡 영역들은 중심 셀에 배치되고, 상기 장거리 커플러들 각각은 전적으로 상기 대칭축의 각자의 측에 배치되는, 양자 프로세서.
38. 제32항에 있어서, 상기 복수의 큐비트는 인접 셀들의 제1 세트 및 장거리 셀들의 제2 세트를 포함하고, 상기 장거리 셀들의 제2 세트는 상기 제2 셀을 포함하고, 상기 인접 셀들의 제1 세트는 복수의 셀을 포함하고, 상기 복수의 셀은 각각 상기 제1 셀에 가까이 인접하고, 상호간에 서로 가까이 인접하지 않는, 양자 프로세서.
39. 제38항에 있어서, 상기 제2 서브세트의 장거리 커플러들은 제1 인접 셀 내의 상기 큐비트들의 제1 세트의 하나 이상의 큐비트를 제2 인접 셀 내의 상기 큐비트들의 제1 세트의 하나 이상의 대응하는 큐비트에 통신 가능하게 결합하고, 상기 제1 인접 셀의 상기 하나 이상의 큐비트는 상기 제1 셀의 하나 이상의 큐비트에 결합되고, 상기 제2 인접 셀의 상기 하나 이상의 큐비트는 적어도 상기 제1 인접 셀의 상기 하나 이상의 큐비트에 의해 상기 제1 셀에 간접적으로 결합되는, 양자 프로세서.
40. 제39항에 있어서, 상기 인접 셀들은 상기 타일화된 영역에서 서로 대각선으로 오프셋되는, 양자 프로세서.
41. 제32항에 있어서, 상기 커플러들의 제2 세트는 커플러들의 제3 서브세트를 더 포함하고, 상기 복수의 셀 중 하나 이상에 대해, 상기 셀 내의 상기 큐비트들의 제1 세트의 큐비트들의 각각의 쌍은 상기 커플러들의 제3 세트의 각자의 커플러에 의해 서로 통신 가능하게 결합되고, 상기 셀 내의 상기 큐비트들의 제2 세트의 큐비트들의 각각의 쌍은 상기 커플러들의 제3 세트의 각자의 커플러에 의해 서로 통신 가능하게 결합되는, 양자 프로세서.
42. 제35항에 있어서, 상기 영역 위에 타일화된 상기 복수의 셀은 상기 커플러들의 제3 서브세트에 의해 각각의 셀 내에서 서로 결합된 큐비트들을 포함하는 하나 이상의 셀의 제1 세트를 포함하는 서브토폴로지를 포함하고, 상기 하나 이상의 셀의 제1 세트는 상기 장거리 커플러들의 제2 서브세트에 의해 다른 셀들 내의 큐비트들에 결합된 큐비트들을 포함하는 하나 이상의 셀의 제2 세트에 인접하게 배치되고, 상기 서브토폴로지는 상기 영역 위에 타일화되는, 양자 프로세서.
43. 제42항에 있어서, 상기 큐비트들의 제1 세트 및 제2 세트는 각각 동일한 수의 셀들을 포함하는, 양자 프로세서.
44. 제42항에 있어서, 상기 큐비트들의 제1 서브세트는 상기 큐비트들의 제2 서브세트보다 적은 셀들을 포함하는, 양자 프로세서.
45. 양자 프로세서로서,
    초전도 재료의 루프를 각각 포함하는 복수의 초전도 큐비트 - 상기 복수의 큐비트는 큐비트들의 제1 세트 및 큐비트들의 제2 세트를 포함하고, 상기 큐비트들의 제1 세트 및 제2 세트는 각각 제1 굴곡 큐비트 및 제2 굴곡 큐비트를 포함하고, 상기 제1 굴곡 큐비트 및 상기 제2 굴곡 큐비트 각각은 제1 축에 평행하게 연장되는 제1 부분, 제2 축에 평행하게 연장되는 제2 부분, 및 상기 제1 부분과 상기 제2 부분을 접속하고 통신 가능하게 결합하는 굴곡 영역을 각각 포함하고, 상기 제1 굴곡 큐비트의 상기 제1 부분은 제1 교차 영역에서 상기 큐비트들의 제1 세트의 제1 큐비트와 교차함 -;
    상기 제1 굴곡 큐비트 및 상기 제2 굴곡 큐비트의 각자의 굴곡 영역에 근접한 적어도 제1 커플러를 포함하는 커플러들의 제1 세트 - 상기 제1 커플러는 상기 각자의 굴곡 영역들을 통해 상기 제1 굴곡 큐비트와 상기 제2 굴곡 큐비트를 통신 가능하게 결합함 -;
    상기 제1 교차 영역에 근접한 적어도 제2 커플러를 포함하는 커플러들의 제2 세트 - 상기 제2 커플러는 상기 제1 굴곡 큐비트와 상기 제1 큐비트를 통신 가능하게 결합함 -
    를 포함하는, 양자 프로세서.
46. 제45항에 있어서, 상기 큐비트들의 제1 세트 및 제2 세트의 각각의 큐비트는 각각 제1 축에 평행하게 연장되는 제1 부분, 제2 축에 평행하게 연장되는 제2 부분, 및 상기 제1 부분과 상기 제2 부분을 접속하고 통신 가능하게 결합하는 굴곡 영역을 포함하고, 상기 큐비트들의 제1 세트의 각각의 큐비트는 상기 큐비트들의 제1 세트의 각각의 다른 큐비트에, 상기 큐비트와 상기 다른 큐비트가 상기 커플러들의 제2 세트의 커플러에 의해 교차하는 각자의 교차 영역에서 통신 가능하게 결합되는, 양자 프로세서.
47. 제46항에 있어서, 상기 큐비트들의 제1 세트의 각각의 큐비트에 대해, 상기 커플러들의 제1 세트의 커플러는 상기 큐비트를 상기 큐비트들의 제2 세트의 추가의 큐비트에 통신 가능하게 결합하고, 상기 커플러는 상기 큐비트 및 상기 추가의 큐비트의 상기 굴곡 영역들에 근접하는, 양자 프로세서.
48. 제46항에 있어서, 상기 큐비트들의 제1 세트 및 제2 세트의 상기 제1 축들은 서로 평행하고, 상기 큐비트들의 제1 세트 및 제2 세트의 상기 제2 축들은 서로 평행하고 상기 제1 축들에 직교하는, 양자 프로세서.
49. 제48항에 있어서, 상기 큐비트들의 제1 세트의 각각의 큐비트는 상기 큐비트들의 제1 세트의 각각의 다른 큐비트의 길이와 실질적으로 동일한 길이를 갖는, 양자 프로세서.
50. 제45항에 있어서, 상기 큐비트들의 제1 세트 및 제2 세트 각각은 하나 이상의 선형 큐비트를 각각 포함하고, 상기 제1 세트의 각각의 선형 큐비트는 제1 연장 축에 평행하게 연장되고, 상기 제1 연장 축은 상기 제1 굴곡 큐비트의 상기 제1 축 및 상기 제2 축 중 하나에 평행하고, 상기 제2 세트의 각각의 선형 큐비트는 제2 연장 축에 평행하게 연장되고, 상기 제2 연장 축은 상기 제2 굴곡 큐비트의 상기 제1 축 및 상기 제2 축 중 하나에 평행한, 양자 프로세서.
51. 제50항에 있어서, 상기 제1 큐비트는 상기 하나 이상의 선형 큐비트 중 제1 선형 큐비트를 포함하고, 상기 제1 선형 큐비트는 상기 큐비트들의 제1 세트 및 제2 세트 둘 모두 내의 다수의 큐비트와, 대응하는 수의 교차 영역들에서 교차하고, 상기 제1 선형 큐비트는 상기 대응하는 수의 교차 영역들에 근접한 상기 커플러들의 제2 세트의 커플러들을 통해 상기 다수의 큐비트 각각에 통신 가능하게 결합되는, 양자 프로세서.
52. 제51항에 있어서, 상기 하나 이상의 선형 큐비트 및 상기 제1 굴곡 큐비트와 같은 하나 이상의 굴곡 큐비트는 상기 제1 연장 축에 직교하는 축을 따라 선형 큐비트와 굴곡 큐비트 사이에 교번하여 배치되는, 양자 프로세서.
53. 양자 프로세서로서,
    각각의 셀이 적어도 하나의 다른 셀에 가까이 인접하게 배치되도록 영역 위에 타일화된 복수의 셀을 포함하고, 각각의 셀은,
    큐비트들의 제1 세트;
    큐비트들의 제2 세트 - 상기 큐비트들의 제1 세트 내의 적어도 하나의 큐비트의 일부는 상기 큐비트들의 제2 세트 내의 적어도 하나의 큐비트의 일부와 교차하고, 상기 큐비트들의 제1 세트 내의 적어도 하나의 큐비트의 일부는 인접 셀 내의 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 적어도 하나의 일부와 교차함 -;
    셀간 커플러들의 제1 세트 - 상기 셀간 커플러들 각각은 상기 큐비트들의 제1 세트 내의 상기 큐비트들 각각의 제1 단부 및 상기 큐비트들의 제2 세트 내의 상기 큐비트들 각각의 제1 단부에 근접하게 위치되고, 상기 셀간 커플러들 각각은 상기 큐비트들의 제1 세트 내의 상기 큐비트 중 하나와 인접 셀 내의 상기 큐비트들의 제1 세트 내의 상기 큐비트들 중 하나 사이의, 또는 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 하나와 인접 셀 내의 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 하나 사이의 조정 가능한 통신 결합을 제공함 -;
    셀내 커플러들의 제1 세트 - 상기 셀내 커플러들의 제1 세트 내의 상기 셀내 커플러들 각각은 상기 큐비트들의 제1 세트 내의 상기 큐비트 중 하나가 상기 큐비트들의 제2 세트 내의 상기 큐비트 중 하나와 교차하는 영역에 근접하게 배치되고, 상기 큐비트들의 제1 세트 내의 상기 큐비트들 중 하나와 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 하나 사이의 조정 가능한 통신 결합을 제공함 -; 및
    세트내 커플러들의 제2 세트 - 상기 세트내 커플러들의 제2 세트 내의 상기 셀내 커플러들 각각은 상기 큐비트들의 제1 세트 내의 하나의 큐비트와 상기 큐비트들의 제1 세트 내의 상기 큐비트 중 다른 하나 사이의, 또는 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 하나와 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 다른 하나 사이의 조정 가능한 통신 결합을 제공함 -
    를 포함하는, 양자 프로세서.
54. 제53항에 있어서, 각각의 셀은 셀간 커플러들의 제2 세트를 더 포함하고, 상기 셀간 커플러들의 제2 세트 내의 상기 셀간 커플러들 각각은 상기 큐비트들의 제1 세트 내의 상기 큐비트들 중 하나와 인접 셀 내의 상기 큐비트들의 제1 세트 내의 상기 큐비트들 중 하나 사이의 - 상기 인접 셀은 상기 셀에 대해 제1 방향을 따라 배치되고, 상기 제1 방향은 상기 큐비트들의 제1 세트의 종축에 평행하지 않음 -, 또는 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 하나와 인접 셀 내의 상기 큐비트들의 제2 세트 내의 상기 큐비트들 중 하나 사이의 - 상기 인접 셀은 상기 셀에 대해 제2 방향을 따라 배치되고, 상기 제2 방향은 상기 큐비트들의 제2 세트의 종축에 평행하지 않음 - 조정 가능한 통신 결합을 제공하는, 양자 프로세서.
55. 제53항에 있어서, 상기 큐비트들의 제1 세트 및 제2 세트 내의 상기 큐비트들 각각은 적어도 하나의 조셉슨 접합부(Josephson junction)에 의해 중단된 초전도 재료의 루프로 구성되는, 양자 프로세서.
56. 제53항에 있어서, 상기 큐비트들의 제1 세트 내의 상기 큐비트들 각각의 상기 종축은 제3 방향에 평행하고, 상기 큐비트들의 제2 세트 내의 각각의 큐비트의 상기 종축은 제4 방향에 평행한, 양자 프로세서.
57. 제56항에 있어서, 상기 제3 방향은 상기 제4 방향에 직교하는, 양자 프로세서.
58. 제53항에 있어서, 각각의 셀은 상기 큐비트들의 제1 세트 내의 12개의 큐비트 및 상기 큐비트들의 제2 세트 내의 12개의 큐비트를 포함하는, 양자 프로세서.

Images