JPH04129426A - 超伝導デジタル・アナログ変換器 - Google Patents
超伝導デジタル・アナログ変換器Info
- Publication number
- JPH04129426A JPH04129426A JP2251491A JP25149190A JPH04129426A JP H04129426 A JPH04129426 A JP H04129426A JP 2251491 A JP2251491 A JP 2251491A JP 25149190 A JP25149190 A JP 25149190A JP H04129426 A JPH04129426 A JP H04129426A
- Authority
- JP
- Japan
- Prior art keywords
- current
- digital
- josephson
- analog converter
- josephson element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000004907 flux Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 101150076458 ILI2 gene Proteins 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の利用分野）
本発明は超伝導回路、特に超伝導状態から電圧状態にス
イッチするジョセフソン素子と梯子型抵抗網を使ったデ
ジタル・アナログ変換器に関する。
イッチするジョセフソン素子と梯子型抵抗網を使ったデ
ジタル・アナログ変換器に関する。
（発明の背景）
信号処理の分野では、信号をアナログ形式またはデジタ
ル形式に相互変換し計算機処理、信号伝送処理を行なう
。この分野では、高性能の計算機技術、信号伝送処理を
活かし、大容量の信号を処理するためには超高速の信号
変換処理が必要であり、超高速のアナログ・デジタル変
換器またはデジタル・アナログ変換器が求められている
。また、ニューロ計算機に代表される様に、７計算機処
理にアナログ的な信号処理方法を用いる提案がなされて
いる。この場合、計算機処理自体がアナログ信号とデジ
タル信号の相互変換が大半を占める様になる。
ル形式に相互変換し計算機処理、信号伝送処理を行なう
。この分野では、高性能の計算機技術、信号伝送処理を
活かし、大容量の信号を処理するためには超高速の信号
変換処理が必要であり、超高速のアナログ・デジタル変
換器またはデジタル・アナログ変換器が求められている
。また、ニューロ計算機に代表される様に、７計算機処
理にアナログ的な信号処理方法を用いる提案がなされて
いる。この場合、計算機処理自体がアナログ信号とデジ
タル信号の相互変換が大半を占める様になる。
ジョセフソン素子の優れた高速性能を利用して数々の高
性能システムが構築出来る。従って、ジョセフソン素子
技術を使って、先の求めに応じた回路システムが提案さ
れている。例えば、アナログ・デジタル変換器に関して
、Ｃ，Ａ、 Ｈａｍｉｌｔｏｎｅｔ、 ａｌ、、”Ｓｕ
ｐｅｒｃｏｎｄｕｃｔｉｎｇ Ａ／Ｄ Ｃｏｎｖｅｒｔ
ｅｒ ＬｌｓｉｎｇＬａｔｃｈｉｎｇ Ｃｏｍｐａｒａ
ｔｏｒｓ 、 ＩＥＥＥ Ｔｒａｎｓ、 Ｍａｇｎ、。
性能システムが構築出来る。従って、ジョセフソン素子
技術を使って、先の求めに応じた回路システムが提案さ
れている。例えば、アナログ・デジタル変換器に関して
、Ｃ，Ａ、 Ｈａｍｉｌｔｏｎｅｔ、 ａｌ、、”Ｓｕ
ｐｅｒｃｏｎｄｕｃｔｉｎｇ Ａ／Ｄ Ｃｏｎｖｅｒｔ
ｅｒ ＬｌｓｉｎｇＬａｔｃｈｉｎｇ Ｃｏｍｐａｒａ
ｔｏｒｓ 、 ＩＥＥＥ Ｔｒａｎｓ、 Ｍａｇｎ、。
Ｖｏｌ、 ＭＡＧ−２１，Ｎｏ、 ２． ｐｐ、 １９
７−１９９． Ｍａｒｃｈ １９８５または公開特許公
報平１−１３７７２７号原田「超伝導アナログ・デジタ
ル変換器」に開示されている。一方、デジタル信号をア
ナログ信号に変換するデジタル・アナログ変換器の提案
はまだ無い。デジタル・アナログ変換器はそれ自体変換
器としての重要であるが、さらにこれを使ってアナログ
・デジタル変換器等のより複雑な機能システムを構築で
き、基本回路としての重要な位置を占めている。従って
、簡単な構造で、高精度の高速デジタル・アナログ変換
器の用途はきわめて広い（発明の目的） 本発明の目的は、高速のジョセフソン素子を使ったスイ
ッチング回路で、簡単な構造でかつ高速なデジタル・ア
ナログ変換器を実現し、アナログ信号とデジタル信号の
相互変換を高速に行なう技術を実現することにある。
７−１９９． Ｍａｒｃｈ １９８５または公開特許公
報平１−１３７７２７号原田「超伝導アナログ・デジタ
ル変換器」に開示されている。一方、デジタル信号をア
ナログ信号に変換するデジタル・アナログ変換器の提案
はまだ無い。デジタル・アナログ変換器はそれ自体変換
器としての重要であるが、さらにこれを使ってアナログ
・デジタル変換器等のより複雑な機能システムを構築で
き、基本回路としての重要な位置を占めている。従って
、簡単な構造で、高精度の高速デジタル・アナログ変換
器の用途はきわめて広い（発明の目的） 本発明の目的は、高速のジョセフソン素子を使ったスイ
ッチング回路で、簡単な構造でかつ高速なデジタル・ア
ナログ変換器を実現し、アナログ信号とデジタル信号の
相互変換を高速に行なう技術を実現することにある。
（発明の概要）
この目的の為に、本発明では梯子型抵抗網の各分流波に
ジョセフソン素子を接続し、該ジョセフソン素子をデジ
タル信号でスイッチさせ、該ジョセフソン素子または該
ジョセフソン素子の負荷抵抗に流れる電流を集めてアナ
ログ信号とするデジタル・アナログ変換器回路方式を採
用する。
ジョセフソン素子を接続し、該ジョセフソン素子をデジ
タル信号でスイッチさせ、該ジョセフソン素子または該
ジョセフソン素子の負荷抵抗に流れる電流を集めてアナ
ログ信号とするデジタル・アナログ変換器回路方式を採
用する。
（発明の実施例）
以下に実施例を用いて本発明を説明する。
第１図は本発明による実施例である。第１図に示す実施
例では４ビツトのデジタル・アナログ変換器を示してお
り、重み抵抗１１０ａ、１１０ｂ。
例では４ビツトのデジタル・アナログ変換器を示してお
り、重み抵抗１１０ａ、１１０ｂ。
１１０ｃ、分流抵抗１１２ａ、１１２ｂ、１１２Ｃ１１
１２ｄ、１１１から構成される梯子型抵抗網２５０の各
該分流抵抗１１２ａ、１１２ｂ。
１２ｄ、１１１から構成される梯子型抵抗網２５０の各
該分流抵抗１１２ａ、１１２ｂ。
１１２ｃ、１１２ｄに各々磁束結合型ジョセフソン素子
１０１ａ、１０１ｂ、１０１ｃ、１０１ｄおよびジョセ
フソン素子負荷抵抗１０２ａ、１０２ｂ、１０２ｃ、１
０２ｄの一端を接続し、該磁束結合型ジョセフソン素子
１０１ａ、１０１ｂ、１０１ｃ、１ｏ１ｄの他端は超伝
導出力配線１２２に、また該ジョセフソン素子負荷抵抗
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄの他端は出力
配線１２１に接続された構成である。該梯子型抵抗網に
は電流源１２０より電流Ｉｂが供給されている。また、
該磁束結合型ジョセフソン素子１０１ａ、１０１ｂＸ１
０１ｃ、１０１ｄには各々制御電流線１０３ａ、１０３
ｂ、、１０３ｃ。
１０１ａ、１０１ｂ、１０１ｃ、１０１ｄおよびジョセ
フソン素子負荷抵抗１０２ａ、１０２ｂ、１０２ｃ、１
０２ｄの一端を接続し、該磁束結合型ジョセフソン素子
１０１ａ、１０１ｂ、１０１ｃ、１ｏ１ｄの他端は超伝
導出力配線１２２に、また該ジョセフソン素子負荷抵抗
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄの他端は出力
配線１２１に接続された構成である。該梯子型抵抗網に
は電流源１２０より電流Ｉｂが供給されている。また、
該磁束結合型ジョセフソン素子１０１ａ、１０１ｂＸ１
０１ｃ、１０１ｄには各々制御電流線１０３ａ、１０３
ｂ、、１０３ｃ。
１０３ｄが付与され該制御電流線に流れる電流により該
磁束結合型ジョセフソン素子の最大超伝導電流（臨界電
流）が制御される。制御電流線１０３ａ、１０３ｂ、１
０３ｃ、１０３ｄにはデジタル信号電流が制御信号Ｘ１
Ｘ２、Ｘ３、Ｘ４として印加され、該磁束結合型ジョセ
フソン素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄを
超伝導状態か電圧状態に制御する。第２図、第３図を使
って第１図に示す実施例の回路動作を説明する。第２図
ａは第１図の１ビット分を示している。
磁束結合型ジョセフソン素子の最大超伝導電流（臨界電
流）が制御される。制御電流線１０３ａ、１０３ｂ、１
０３ｃ、１０３ｄにはデジタル信号電流が制御信号Ｘ１
Ｘ２、Ｘ３、Ｘ４として印加され、該磁束結合型ジョセ
フソン素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄを
超伝導状態か電圧状態に制御する。第２図、第３図を使
って第１図に示す実施例の回路動作を説明する。第２図
ａは第１図の１ビット分を示している。
また第２図すは該磁束結合型ジョセフソン素子１０１の
電圧電流特性と負荷直線を示している。
電圧電流特性と負荷直線を示している。
更に第２図Ｃは該磁束結合型ジョセフソン素子１０１の
制御電流と臨界電流の関係を示している。
制御電流と臨界電流の関係を示している。
該磁束結合型ジョセフソン素子１０１にデジタル信号が
印加されない場合、該磁束結合型ジョセフソン素子ＬＯ
Ｉには分流抵抗１１２を介してバイアス電流Ｉｇが流れ
、該磁束結合型ジョセフソン素子１０１は超伝導状態に
あり、動作点は第２図す、ｃのＡ点で表わされる。この
状態で制御電流線１０３を介してデジタル信号を該ジョ
セフソン素子１０１に印加し、動作点をＢ点に移動させ
ると該ジョセフソン素子１０１は電圧状態となり該バイ
アス電流Ｉｇは該負荷抵抗１０２を流れる。
印加されない場合、該磁束結合型ジョセフソン素子ＬＯ
Ｉには分流抵抗１１２を介してバイアス電流Ｉｇが流れ
、該磁束結合型ジョセフソン素子１０１は超伝導状態に
あり、動作点は第２図す、ｃのＡ点で表わされる。この
状態で制御電流線１０３を介してデジタル信号を該ジョ
セフソン素子１０１に印加し、動作点をＢ点に移動させ
ると該ジョセフソン素子１０１は電圧状態となり該バイ
アス電流Ｉｇは該負荷抵抗１０２を流れる。
従って、第２図ａの回路では、バイアス電流Ｉｇが制御
電流線１０３を介して印加されるデジタル信号により該
ジョセフソン素子１０１を流れるか（動作点Ａ）、該負
荷抵抗１０２を流れるか（動作点Ｂ）が制御される。第
３図は第１図に示す実施例の電流分布を示している。該
梯子型抵抗網２５０の分流抵抗１１１．１１２ａ、１１
２ｂ、１１２ｃ、１１２ｄの抵抗値は重み抵抗１１０ａ
、１１０ｂ、１１０ｃの抵抗値の２倍にする。さらに該
ジョセフソン素子１０１ａ、１０１ｂ。
電流線１０３を介して印加されるデジタル信号により該
ジョセフソン素子１０１を流れるか（動作点Ａ）、該負
荷抵抗１０２を流れるか（動作点Ｂ）が制御される。第
３図は第１図に示す実施例の電流分布を示している。該
梯子型抵抗網２５０の分流抵抗１１１．１１２ａ、１１
２ｂ、１１２ｃ、１１２ｄの抵抗値は重み抵抗１１０ａ
、１１０ｂ、１１０ｃの抵抗値の２倍にする。さらに該
ジョセフソン素子１０１ａ、１０１ｂ。
１０１ｃ、１０１ｄと負荷抵抗１０２ａ、、１０２ｂ、
１０２ｃ、１０２ｄの並列抵抗が該梯子型抵抗網の分流
抵抗１１１．１１２ａ、１１２ｂ。
１０２ｃ、１０２ｄの並列抵抗が該梯子型抵抗網の分流
抵抗１１１．１１２ａ、１１２ｂ。
１１２ｃ、１１２ｄの抵抗値より十分小さければ、該分
流抵抗１１２ａ、１１２ｂＸ１１２ｃ。
流抵抗１１２ａ、１１２ｂＸ１１２ｃ。
１１２ｄ、１１１に流れる電流はおのおの電流源１２０
から供給される電流Ｉｂの１／２．１／４．１／８．１
／ｌ ６．１／１６になる。この電流が該ジョセフソン
素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄのバイア
ス電流になり、第２図で説明したごとくデジタル信号Ｘ
ｌ５Ｘ２、ｘ３、Ｘ４で制御され、超伝導出力配線１２
１、または１２２に流れ込み、アナログ信号として検出
される。ここで超伝導出力配線１２１と１２２に現れる
電流ＩＬＩ２は相補関係にあり、以下の式を満たす。
から供給される電流Ｉｂの１／２．１／４．１／８．１
／ｌ ６．１／１６になる。この電流が該ジョセフソン
素子１０１ａ、１０１ｂ、１０１ｃ、１０１ｄのバイア
ス電流になり、第２図で説明したごとくデジタル信号Ｘ
ｌ５Ｘ２、ｘ３、Ｘ４で制御され、超伝導出力配線１２
１、または１２２に流れ込み、アナログ信号として検出
される。ここで超伝導出力配線１２１と１２２に現れる
電流ＩＬＩ２は相補関係にあり、以下の式を満たす。
１ １＋１ ２＝ （１−２−’） Ｉｂここでｎ
はデジタル・アナログ変換器の変換ビット数である。第
１図に示す回路ではジョセフソン素子や負荷抵抗のスイ
ッチング特性が梯子型抵抗網２５０に与える影響小さ（
するため、更にジョセフソン素子が電圧状態にスイッチ
した時にバイアス電流が効率良く負荷抵抗に切り換わる
よう、負荷抵抗の抵抗値を小さくすることが好ましい。
はデジタル・アナログ変換器の変換ビット数である。第
１図に示す回路ではジョセフソン素子や負荷抵抗のスイ
ッチング特性が梯子型抵抗網２５０に与える影響小さ（
するため、更にジョセフソン素子が電圧状態にスイッチ
した時にバイアス電流が効率良く負荷抵抗に切り換わる
よう、負荷抵抗の抵抗値を小さくすることが好ましい。
第４図は第１図に示す実施例の第１の改良例である。第
１図に示す実施例では、下位ビットになればなるほど該
ジョセフソン素子のバイアス電流Ｉｇが小さくなり、該
ジョセフソン素子を超伝導状態から電圧状態にスイッチ
させるのが難しい。
１図に示す実施例では、下位ビットになればなるほど該
ジョセフソン素子のバイアス電流Ｉｇが小さくなり、該
ジョセフソン素子を超伝導状態から電圧状態にスイッチ
させるのが難しい。
第４図の回路では、下位ビットのジョセフソン素子を容
易にスイッチさせるため、デジタル信号を印加すると同
時に下位ビットに新たに電流源１３０から電流をパルス
状に供給する方法を示している。この方法では、デジタ
ル信号を印加する時点で電流源１２０．１３０バイアス
電流を供給する。このためこの時点では各ジョセフソン
素子には十分なバイアス電流が供給され、デジタル信号
によって各ジョセフソン素子はスイッチする。
易にスイッチさせるため、デジタル信号を印加すると同
時に下位ビットに新たに電流源１３０から電流をパルス
状に供給する方法を示している。この方法では、デジタ
ル信号を印加する時点で電流源１２０．１３０バイアス
電流を供給する。このためこの時点では各ジョセフソン
素子には十分なバイアス電流が供給され、デジタル信号
によって各ジョセフソン素子はスイッチする。
ジョセフソン素子は電圧状態になれば入力信号やバイア
ス電流の一部を取り去っても電圧状態に留まっているた
め、入力信号が印加された状態は電流源１３０からの供
給電流が零になっても保持される。従って、電流源１３
０からの電流が零になった時点での超伝導出力配線１２
１，１２２に流れる電流がアナログ化された信号である
。第４図の回路では、パルス電流を最下位ビットに供給
する方法を示したが、他に途中のビットに複数個供給し
ても同じ効果の得られることは明かである。
ス電流の一部を取り去っても電圧状態に留まっているた
め、入力信号が印加された状態は電流源１３０からの供
給電流が零になっても保持される。従って、電流源１３
０からの電流が零になった時点での超伝導出力配線１２
１，１２２に流れる電流がアナログ化された信号である
。第４図の回路では、パルス電流を最下位ビットに供給
する方法を示したが、他に途中のビットに複数個供給し
ても同じ効果の得られることは明かである。
第５図は第１図の実施例の第２の改良例である。
梯子型抵抗網２５０では分流抵抗１１１．１１２ａ、１
１２ｂ、１１２ｃ、１１２ｄの抵抗値を重み抵抗１１０
ａ、１１０ｂ、１１０ｃの抵抗値の２倍にすることによ
り分流抵抗１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、
１１１に流れる電流はおのおの電流源１２０から供給さ
れる電流Ｉｂの１／２．１／４．１／８．１／１６．１
／１６になる。従って、これら抵抗の値のばらつきは分
流電流のばらつきとなって現われる。第１図の実施例で
、ジョセフソン素子１０１と負荷抵抗１０２の並列接続
では、該ジョセフソン素子が超伝導状態にいるときは抵
抗は零であり、該ジョセフソン素子が電圧状態にいると
きはほぼ負荷抵抗に等しい。従って、該ジョセフソン素
子と負荷抵抗の並列接続は印加されるデジタル信号によ
り抵抗値が変化する。これは、該梯子型抵抗網に影響を
与え、デジタル信号入力により電流の分流比を変え、変
換精度を悪くする。第５図の実施例では、各ビットに２
個のジョセフソン素子１０１，１６０を用い、−２個の
ジョセフソン素子を相補的（肯定、否定的）に動作させ
、入力されたデジタル信号の如何にかかわらずスイッチ
する部分の抵抗値を一定にして、該スイッチする部分の
該梯子型抵抗網に与える悪影響を排除する。第５図の実
施例では、該梯子型抵抗網の分流抵抗１１２ａ、１１２
ｂ。
１２ｂ、１１２ｃ、１１２ｄの抵抗値を重み抵抗１１０
ａ、１１０ｂ、１１０ｃの抵抗値の２倍にすることによ
り分流抵抗１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、
１１１に流れる電流はおのおの電流源１２０から供給さ
れる電流Ｉｂの１／２．１／４．１／８．１／１６．１
／１６になる。従って、これら抵抗の値のばらつきは分
流電流のばらつきとなって現われる。第１図の実施例で
、ジョセフソン素子１０１と負荷抵抗１０２の並列接続
では、該ジョセフソン素子が超伝導状態にいるときは抵
抗は零であり、該ジョセフソン素子が電圧状態にいると
きはほぼ負荷抵抗に等しい。従って、該ジョセフソン素
子と負荷抵抗の並列接続は印加されるデジタル信号によ
り抵抗値が変化する。これは、該梯子型抵抗網に影響を
与え、デジタル信号入力により電流の分流比を変え、変
換精度を悪くする。第５図の実施例では、各ビットに２
個のジョセフソン素子１０１，１６０を用い、−２個の
ジョセフソン素子を相補的（肯定、否定的）に動作させ
、入力されたデジタル信号の如何にかかわらずスイッチ
する部分の抵抗値を一定にして、該スイッチする部分の
該梯子型抵抗網に与える悪影響を排除する。第５図の実
施例では、該梯子型抵抗網の分流抵抗１１２ａ、１１２
ｂ。
１１２ｃ、１１２ｄに各々抵抗１５１ａとジョセフソン
素子１０１ａの直列接続および抵抗１６１ａとジョセフ
ソン素子１６０ａの直列接続の一端、抵抗１５１ｂとジ
ョセフソン素子１０１ｂの直列接続および抵抗１６１ｂ
とジョセフソン素子１６０ｂの直列接続の一端、抵抗１
５１Ｃとジョセフソン素子１０１ｃの直列接続および抵
抗１６１ｃとジョセフソン素子１６０ｃの直列接続の一
端、抵抗１５１ｄとジョセフソン素子１０１ｄの直列接
続および抵抗１６１ｄとジョセフソン素子１６０ｄの直
列接続の一端を接続し、該ジョセフソン素子１０１ａ、
ｌ０１ｂ、Ｉ Ｏ１ｃ、。
素子１０１ａの直列接続および抵抗１６１ａとジョセフ
ソン素子１６０ａの直列接続の一端、抵抗１５１ｂとジ
ョセフソン素子１０１ｂの直列接続および抵抗１６１ｂ
とジョセフソン素子１６０ｂの直列接続の一端、抵抗１
５１Ｃとジョセフソン素子１０１ｃの直列接続および抵
抗１６１ｃとジョセフソン素子１６０ｃの直列接続の一
端、抵抗１５１ｄとジョセフソン素子１０１ｄの直列接
続および抵抗１６１ｄとジョセフソン素子１６０ｄの直
列接続の一端を接続し、該ジョセフソン素子１０１ａ、
ｌ０１ｂ、Ｉ Ｏ１ｃ、。
１０１ｄの他端は超伝導出力配線１２２に接続し、該ジ
ョセフソン素子１６０ａ、１６０ｂ、１６０Ｃ１１６０
ｄの他端は超伝導出力配線１２１に接続する。該ジョセ
フソン素子１０１ａ、１．０１ｂ。
ョセフソン素子１６０ａ、１６０ｂ、１６０Ｃ１１６０
ｄの他端は超伝導出力配線１２１に接続する。該ジョセ
フソン素子１０１ａ、１．０１ｂ。
１０１ｃ、１０１ｄには制御電流線１０３ａ。
１０３ｂ、１０３ｃ、１０３ｄを介してデジタル信号の
肯定信号Ｘ１、Ｘ２、Ｘ３、Ｘ４が印加され、該ジョセ
フソン素子１６０ａＸ １６０ｂ。
肯定信号Ｘ１、Ｘ２、Ｘ３、Ｘ４が印加され、該ジョセ
フソン素子１６０ａＸ １６０ｂ。
１６０ｃ、１６０ｄには制御電流線１６２ ａ。
１６２ｂ、１６２ｃ、１６２ｄを介して否定信号ＸＩ、
Ｘ２、Ｘ３、Ｘ４が印加される。第６図は第５図の回路
で、デジタル信号の肯定信号および否定信号を発生させ
る方法を示している。第６図の回路では、電流源２０３
からジョセフソン素子２０１と負荷抵抗２０４の並列接
続にバイアス電流を供給する構成である。デジタル信号
は制御電流線２０５を介して該ジョセフソン素子に印加
される。この回路構成では、該電流源２０３から供給さ
れるバイアス電流はデジタル信号により該ジョセフソン
素子２０１または負荷抵抗２０４を流れる。ここで、該
負荷抵抗２０４に流れる電流はデジタル信号の肯定信号
であり、該ジョセフソン素子２０１に流れる電流は否定
信号である。これらの肯定、否定信号を該ジョセフソン
素子１０１および１６０に供給する。これら複数のスイ
ッチ部２００ａ、２００ｂ、２００ｃ、２００ｄを該梯
子型抵抗網に接続する。
Ｘ２、Ｘ３、Ｘ４が印加される。第６図は第５図の回路
で、デジタル信号の肯定信号および否定信号を発生させ
る方法を示している。第６図の回路では、電流源２０３
からジョセフソン素子２０１と負荷抵抗２０４の並列接
続にバイアス電流を供給する構成である。デジタル信号
は制御電流線２０５を介して該ジョセフソン素子に印加
される。この回路構成では、該電流源２０３から供給さ
れるバイアス電流はデジタル信号により該ジョセフソン
素子２０１または負荷抵抗２０４を流れる。ここで、該
負荷抵抗２０４に流れる電流はデジタル信号の肯定信号
であり、該ジョセフソン素子２０１に流れる電流は否定
信号である。これらの肯定、否定信号を該ジョセフソン
素子１０１および１６０に供給する。これら複数のスイ
ッチ部２００ａ、２００ｂ、２００ｃ、２００ｄを該梯
子型抵抗網に接続する。
以上の実施例では、ジョセフソン素子に磁束結合型ジョ
セフソン素子を用いる例を示したが、他に直結型ジョセ
フソン素子（電流注入型ジョセフソン素子）を持ちでも
同じ回路構成でアナログ・デジタル変換器が構成できる
ことはあきらか。
セフソン素子を用いる例を示したが、他に直結型ジョセ
フソン素子（電流注入型ジョセフソン素子）を持ちでも
同じ回路構成でアナログ・デジタル変換器が構成できる
ことはあきらか。
（本発明の効果）
以上説明したごとく、本発明を使えば、きわめて簡単な
構造で高精度の超高速デジタル・アナログ変換器を構成
する事が出来る。従って、本発明を使えば、超高速の信
号処理技術やアナログ・デジタル混在型の高性能計算機
を実現できる。従って本発明は、高度な情報技術には必
要不可欠である。
構造で高精度の超高速デジタル・アナログ変換器を構成
する事が出来る。従って、本発明を使えば、超高速の信
号処理技術やアナログ・デジタル混在型の高性能計算機
を実現できる。従って本発明は、高度な情報技術には必
要不可欠である。
第１図は本発明の実施例の回路図、第２図は本発明で使
うジョセフソン素子の動作説明図、第３図は第１図に示
す実施例の動作説明図、第４図は実施例の第１の改良例
を示す回路図、第５図は実施例の第２の改良例を示す回
路図、第６図は第５の実施例の入力信号の発生方法を示
す図である。 １０１、ジョセフソン素子 １０２、負荷抵抗１０３、
制御電流線 １１０、重み抵抗１１１、分流抵抗
１１２、分流抵抗１２０、電流源 １２１、超
伝導出力配線１２２、超伝導出力配線１３０、パルス電
流源１５１、抵抗 １６０、ジョセフソン素子１
６１、抵抗 １６２、制御電流線２００、スイッ
チ部 ２０１、ジョセフソン素子 ２０３、電流源 ２０４、負荷抵抗２０５、制御電
流線 ２５０、梯子型抵抗網第２図 （ｃ）
うジョセフソン素子の動作説明図、第３図は第１図に示
す実施例の動作説明図、第４図は実施例の第１の改良例
を示す回路図、第５図は実施例の第２の改良例を示す回
路図、第６図は第５の実施例の入力信号の発生方法を示
す図である。 １０１、ジョセフソン素子 １０２、負荷抵抗１０３、
制御電流線 １１０、重み抵抗１１１、分流抵抗
１１２、分流抵抗１２０、電流源 １２１、超
伝導出力配線１２２、超伝導出力配線１３０、パルス電
流源１５１、抵抗 １６０、ジョセフソン素子１
６１、抵抗 １６２、制御電流線２００、スイッ
チ部 ２０１、ジョセフソン素子 ２０３、電流源 ２０４、負荷抵抗２０５、制御電
流線 ２５０、梯子型抵抗網第２図 （ｃ）
Claims (1)
- 【特許請求の範囲】 １、複数の重み抵抗と複数の分流抵抗とから構成される
梯子型抵抗網に第１の電流源から電流が供給され、該複
数の分流抵抗に１個以上のジョセフソン素子から構成さ
れる第１の電流スイッチ部を接続し、複数の該第１のス
イッチ部では外部より印加されたデジタル信号により該
分流抵抗から供給された電流を切り換え、該切り換えら
れた複数の電流を集めてアナログ信号とすることを特徴
とする超伝導デジタル・アナログ変換器。 ２、特許請求範囲第１項の超伝導デジタル・アナログ変
換器であって、該第１のスイッチ部はジョセフソン素子
とその負荷抵抗の並列接続で構成されることを特徴とす
るとデジタル・アナログ変換器。 ３、特許請求範囲第１項の超伝導デジタル・アナログ変
換器であって、該第１のスイッチ部は２個のジョセフソ
ン素子の並列接続から構成され、該２個のジョセフソン
素子にはデジタル信号の肯定信号と否定信号が印加され
ることを特徴とするデジタル・アナログ変換器。 ４、特許請求範囲第３項の超伝導デジタル・アナログ変
換器であって、他のジョセフソン素子とその負荷抵抗に
他の電流源から電流を供給する第２のスイッチ部を設け
、第２のスイッチ部の該ジョセフソン素子に流れる電流
と該負荷抵抗に流れる電流を該否定信号と肯定信号とし
て該第１のスイッチ部の２個のジョセフソン素子に供給
することを特徴とするデジタル・アナログ変換器。 ５、特許請求範囲第１項の超伝導デジタル・アナログ変
換器であって、該重み抵抗の抵抗値を該分流抵抗の抵抗
値の１／２にする事を特徴とするデジタル・アナログ変
換器。 ６、特許請求範囲第１項の超伝導デジタル・アナログ変
換器であって、他に１個以上の電流源からなる第２の電
流源群から該梯子型抵抗網にパルス電流を供給し、該第
１の電流源と第２の電流源群から電流が供給されている
時点で、該デジタル信号が印加され、その後該第２の電
流源群からの電流が遮断されることを特徴とするデジタ
ル・アナログ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251491A JPH04129426A (ja) | 1990-09-20 | 1990-09-20 | 超伝導デジタル・アナログ変換器 |
| US07/762,341 US5128675A (en) | 1990-09-20 | 1991-09-19 | Superconducting digital to analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251491A JPH04129426A (ja) | 1990-09-20 | 1990-09-20 | 超伝導デジタル・アナログ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04129426A true JPH04129426A (ja) | 1992-04-30 |
Family
ID=17223591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2251491A Pending JPH04129426A (ja) | 1990-09-20 | 1990-09-20 | 超伝導デジタル・アナログ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5128675A (ja) |
| JP (1) | JPH04129426A (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5398030A (en) * | 1993-12-21 | 1995-03-14 | Trw Inc. | High-performance superconducting digital-to-analog converter employing double-junction squid flip-flops |
| US5565866A (en) * | 1994-10-04 | 1996-10-15 | The United States Of America As Represented By The Secretary Of Commerce | Digital-to-analog converter with voltage defined by Josephson frequency voltage relation |
| US7533068B2 (en) | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
| US7619437B2 (en) * | 2004-12-30 | 2009-11-17 | D-Wave Systems, Inc. | Coupling methods and architectures for information processing |
| US7898282B2 (en) * | 2005-04-26 | 2011-03-01 | D-Wave Systems Inc. | Systems, devices, and methods for controllably coupling qubits |
| JP4690791B2 (ja) * | 2005-06-22 | 2011-06-01 | 株式会社日立製作所 | 電流信号入力型単一磁束量子回路 |
| US7330064B1 (en) | 2005-06-30 | 2008-02-12 | Marvell International Ltd. | Geometric ladder circuit with linear-in-dB transfer function |
| US7339434B1 (en) | 2005-06-30 | 2008-03-04 | Marvell International Ltd. | Linear-in-dB variable gain amplifier using geometric ladder circuit |
| CN101548288B (zh) * | 2006-12-05 | 2013-04-24 | D-波系统公司 | 用于量子处理器元件本地编程的系统、方法和装置 |
| WO2008083498A1 (en) * | 2007-01-12 | 2008-07-17 | D-Wave Systems, Inc. | Systems, devices and methods for interconnected processor topology |
| WO2008089559A1 (en) * | 2007-01-23 | 2008-07-31 | D-Wave Systems Inc. | Systems, devices, and methods for controllably coupling qubits |
| WO2008134875A1 (en) * | 2007-05-02 | 2008-11-13 | D-Wave Systems, Inc. | Systems, devices, and methods for controllably coupling qubits |
| US8098179B2 (en) | 2007-05-14 | 2012-01-17 | D-Wave Systems Inc. | Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals |
| US7880529B2 (en) * | 2007-09-25 | 2011-02-01 | D-Wave Systems Inc. | Systems, devices, and methods for controllably coupling qubits |
| US8102185B2 (en) * | 2008-01-28 | 2012-01-24 | D-Wave Systems Inc. | Systems, devices, and methods for controllably coupling qubits |
| WO2017192733A2 (en) | 2016-05-03 | 2017-11-09 | D-Wave Systems Inc. | Systems and methods for superconducting devices used in superconducting circuits and scalable computing |
| US11507871B2 (en) | 2016-06-07 | 2022-11-22 | D-Wave Systems Inc. | Systems and methods for quantum processor topology |
| US11105866B2 (en) | 2018-06-05 | 2021-08-31 | D-Wave Systems Inc. | Dynamical isolation of a cryogenic processor |
| GB2579058A (en) * | 2018-11-16 | 2020-06-10 | Inst Jozef Stefan | Memory device and method for its operation |
| US11839164B2 (en) | 2019-08-19 | 2023-12-05 | D-Wave Systems Inc. | Systems and methods for addressing devices in a superconducting circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4315255A (en) * | 1980-10-27 | 1982-02-09 | The United States Of America As Represented By The Secretary Of The Navy | Multiple-quantum interference superconducting analog-to-digital converter |
| DE3145889A1 (de) * | 1981-11-19 | 1983-05-26 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer digital/analog-wandler |
| US4672359A (en) * | 1985-11-12 | 1987-06-09 | Trw Inc. | Superconducting analog-to-digital converter and digital magnetometer and related method for its use |
| US4977402A (en) * | 1988-10-24 | 1990-12-11 | Hewlett-Packard Company | Nonhysteretic periodic-threshold SQUID comparator and A/D converter |
| US4983971A (en) * | 1989-06-29 | 1991-01-08 | Westinghouse Electric Corp. | Josephson analog to digital converter for low-level signals |
-
1990
- 1990-09-20 JP JP2251491A patent/JPH04129426A/ja active Pending
-
1991
- 1991-09-19 US US07/762,341 patent/US5128675A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5128675A (en) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04129426A (ja) | 超伝導デジタル・アナログ変換器 | |
| EP0153778B1 (en) | Multi-step parallel analog-digital converter | |
| JPS61240716A (ja) | ディジタルアナログコンバ−タ | |
| JPH0612879B2 (ja) | 並列比較型アナログ・ディジタル変換器 | |
| US4306224A (en) | Analog-to-digital converting apparatus | |
| US5229771A (en) | Analog to digital converter for converting multiple analog input signals to corresponding digital output signals during one conversion cycle | |
| US5307065A (en) | Digital-to-analog converter | |
| US7646322B2 (en) | Folded R-2R ladder current-steering digital to analog converter | |
| KR970007358B1 (ko) | 온도계 코드 또는 순환 코드용으로 적합한 에러 수정 회로 | |
| US4473818A (en) | Bipolar digital to analog converter | |
| JP3723362B2 (ja) | フラッシュ方式アナログ／デジタル変換装置 | |
| US4072940A (en) | Digital to analog resolver converter | |
| US20040125004A1 (en) | D/A converter for converting plurality of digital signals simultaneously | |
| SU1676100A1 (ru) | Последовательно-параллельный аналого-цифровой преобразователь | |
| US5099238A (en) | Parallel analog to digital converter | |
| JPS6017258B2 (ja) | アナログ・ディジタル変換器 | |
| US5684483A (en) | Floating point digital to analog converter | |
| JPH05198856A (ja) | ジョセフソン・ゲートの直列構造体及びこれを用いたデジタル・アナログ変換器 | |
| JPH05259916A (ja) | 電流加算型ｄ／ａ変換器 | |
| JPH04251389A (ja) | 演算装置 | |
| JP2980035B2 (ja) | Ａ／ｄ変換回路 | |
| JPH0255423A (ja) | Ａｄ変換器 | |
| SU752788A1 (ru) | Быстродействующий аналогоцифровой преобразователь | |
| CN116032288A (zh) | 一种多位并行二进制的原/补码dac转换装置 | |
| SU1117835A1 (ru) | Аналого-цифровой преобразователь |