CN116032288A - 一种多位并行二进制的原/补码dac转换装置 - Google Patents
一种多位并行二进制的原/补码dac转换装置 Download PDFInfo
- Publication number
- CN116032288A CN116032288A CN202310120471.5A CN202310120471A CN116032288A CN 116032288 A CN116032288 A CN 116032288A CN 202310120471 A CN202310120471 A CN 202310120471A CN 116032288 A CN116032288 A CN 116032288A
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- input
- complement
- output
- original
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种多位并行二进制的原/补码DAC转换装置，包括隔离输入电路、逻辑电平控制电路和隔离输出电路，隔离输入电路包括运算放大器N1和运算放大器N2，所述逻辑电平控制电路包括电子开关组，电子开关组的输出端连接到隔离输出电路的输入端，电子开关组的输入端分成两路，一路连接到运算放大器N1上，一路连接到运算放大器N2上；该原补码DAC转换装置电路结构大为简化，同时具有可扩展性，实现了通过多位并行二进制数据对双路信号的原码、补码乘法型DAC输出。
Description
技术领域
本发明涉及DAC转换技术领域，尤其涉及一种多位并行二进制的原/补码DAC转换装置。
背景技术
DAC转换器是把数字信号变换为模拟信号的通用集成电路，其设计原理是将输入数字量D的每一位代码按照其权值大小，转换为相应的模拟量，然后将所有模拟量相加，获得与输入数字量成正比的总模拟量，即实现数字信号到模拟信号的转换，由此可见，通用D/A转换器实现可以用以下公式表达：
其中，n代表数字量D的并行二进制数的位数。
常规的DAC转换器只能实现数字量D的原码乘法电压输出，若想得到反码乘法电压、或者补码乘法电压，必须增加数字量D的取反或取补电路，再用另一个DAC转换器才能得到反码乘法电压，或者补码乘法电压，使得电路结构乘倍增加。
发明内容
基于背景技术存在的技术问题，本发明提出了一种多位并行二进制的原/补码DAC转换装置，电路结构大为简化，同时具有可扩展性，实现了通过多位并行二进制数据对双路信号的原码、补码乘法型DAC输出。
本发明提出的一种多位并行二进制的原/补码DAC转换装置，包括隔离输入电路、逻辑电平控制电路和隔离输出电路，隔离输入电路包括运算放大器N1和运算放大器N2；所述逻辑电平控制电路包括电子开关组，电子开关组的输出端连接到隔离输出电路的输入端，电子开关组的输入端分成两路，一路连接到运算放大器N1上，一路连接到运算放大器N2上。
进一步地，所述隔离输出电路包括运算放大器N3和电阻R1，运算放大器N3的反向输入端连接到电子开关组的输出端、正向输入端接地，运算放大器N3的输出端与反向输入端连接构成电压跟随器。
进一步地，所述电子开关组包括多个电子开关，每个电子开关有0和1两个输入端，运算放大器N1的输出端分别连接到每个电子开关的1输入端，运算放大器N2的输出端分别连接到每个电子开关的0输入端，每个电子开关的输出端连接有电阻R2，电阻R2的另一端连接到运算放大器N3的反向输入端。
进一步地，相邻电阻R2之间连接有电阻R3，电阻R3依次连接后连接到运算放大器N3的反向输入端。
进一步地，运算放大器N2的输出端连接有电阻R4，电阻R4的另一端连接到相邻电阻R3的一端。
进一步地，运算放大器N1的正向输入端输入电压Vi1，运算放大器N1的输出端与反向输入端连接构成N1跟随器，运算放大器N1的输出端输出原码被乘输入电压V1，V1＝Vi1。
进一步地，运算放大器N2的正向输入端输入电压Vi2，运算放大器N2的输出端与反向输入端连接构成N2跟随器，运算放大器N2的输出端输出补码被乘输入电压V2，V2＝Vi2。
进一步地，当电子开关组包括8个电子开关时，运算放大器N3的输出电压V0的计算公式如下：
其中，V1表示原码被乘输入电压，V2表示补码被乘输入电压，D表示并行二进制数字量，i为权值位，Di表示运算放大器N1与每个电子开关的1输入端连接时对应的i位数字位原码，Di(补码)表示运算放大器N2与每个电子开关的0输入端连接时对应的i位数字位补码，·表示乘积。
本发明提供的一种多位并行二进制的原/补码DAC转换装置的优点在于：本发明结构中提供的一种多位并行二进制的原/补码DAC转换装置，电路结构大为简化，同时具有可扩展性：可拓展为8位并行二进制数据对单路信号的原码乘法型DAC输出，以及8位并行二进制数据对单路信号的补码乘法型DAC输出，还通过增加电子开关和R3组成的选通通道，可以方便增加数字量D的控制位数，实现10、12、14、16位并行二进制数据对双路信号的原码、补码乘法型DAC电路功能。
附图说明
图1为本发明的结构示意图；
其中，1-隔离输入电路，2-逻辑电平控制电路，3-隔离输出电路。
具体实施方式
下面，通过具体实施例对本发明的技术方案进行详细说明，在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
如图1所示，本发明提出的一种多位并行二进制的原/补码DAC转换装置，包括隔离输入电路1、逻辑电平控制电路2和隔离输出电路3，隔离输入电路1包括运算放大器N1和运算放大器N2；所述逻辑电平控制电路2包括电子开关组，电子开关组的输出端连接到隔离输出电路3的输入端，电子开关组的输入端分成两路，一路连接到运算放大器N1上，一路连接到运算放大器N2上。
电子开关组中的多个电子开关组合，通过并行二进制TTL电平逻辑数据，从高端到低端分别控制多路二选一电子开关的的选通端口，根据选通端口选择不同的连通方式，实现对输入电压Vi1进行数字量D的原码乘法输出功能和对输入电压Vi2进行数字量D的补码乘法输出功能。
在本实施例中，运算放大器N1的正向输入端输入电压Vi1，运算放大器N1的输出端与反向输入端连接构成N1跟随器，实现高输入阻抗、低输出阻抗的隔离变换要求，运算放大器N1的输出端输出原码被乘输入电压V1，V1＝Vi1，运算放大器N2的正向输入端输入电压Vi2，运算放大器N2的输出端与反向输入端连接构成N2跟随器，实现高输入阻抗、低输出阻抗的隔离变换要求，运算放大器N2的输出端输出补码被乘输入电压V2，V2＝Vi2。
在本实施例中，电子开关组包括多个电子开关，每个电子开关有0和1两个输入端，运算放大器N1的输出端分别连接到每个电子开关的1输入端，运算放大器N2的输出端分别连接到每个电子开关的0输入端，每个电子开关的输出端连接有电阻R2，电阻R2用于产生每个电子开关的控制电流，电阻R2的另一端连接到运算放大器N3的反向输入端，相邻电阻R2之间连接有电阻R3，在图1中每个电阻R3左侧往左看，形成一个(R2)/2；每个R3电阻右侧往左看，又形成一个R2，电阻R3依次连接后连接到运算放大器N3的反向输入端，运算放大器N2的输出端连接有电阻R4，电阻R4用于产生反码最低有效位的固定控制电流，电阻R4的另一端连接到相邻电阻R3的一端。
运算放大器N1的输出电压V1连接电子开关(D1～D8)的各个输入端口1，等待各个通道的控制端口D所输入的逻辑电平到来，只有当逻辑电平为1时，电压V1才能传输到该通道的输出端口。
运算放大器N2的输出信号V2连接电子开关(D1～D8)的输入端口0，等待各个通道的控制端口D所输入的逻辑电平到来，只有当逻辑电平为0时，电压V2才能传输到该通道的输出端口，另输出电压V2同时连接电阻R4的1个端口。
本实施例可以变换为以下3种DAC功能：1、当Vi1输入电压信号，Vi2为零时，实现对输入信号Vi1进行数字量D的原码乘法输出功能；2、当Vi2输入电压信号，Vi1为零时，实现对输入信号Vi2进行数字量D的补码乘法输出功能；3、当Vi2输入电压信号，Vi1为零，且断开不受直连的R4电阻，实现对输入信号Vi2进行数字量D的反码乘法输出功能。同时，本实施例的电路结构，通过增加电子开关和R2组成的选通通道，可以方便增加数字量D的控制位数，实现10、12、14、16位并行二进制数据对双路信号的原码、补码乘法型DAC电路功能。
如图1所示，本实施例以8个电子开关组成8位并行二进制TTL电平逻辑数据进行说明：
(1)、两路输入信号Vi1和Vi2分别经运算放大器N1和运算放大器N2进行输入跟随器隔离；
(2)、8位并行二进制TTL电平逻辑数据，从高位到低位分别控制8路二选一电子开关(D1～D8)的选通输入端口(1或0)；
(3)、运算放大器N1的输出信号V1连接电子开关(D1～D8)的输入端口1；
(4)、运算放大器N2的输出信号V2连接电子开关(D1～D8)的输入端口0，同时连接再直连一只电阻R4的一个端口；
(5)、8路电子开关(D1～D8)的输出端口分别连接8只电阻R2的一个端口；
(6)、上述9只电阻R2的另一个端口两两之间串联7只电阻R3，使流经每只电阻R2的电流，汇流输入到运算放大器N3的反向输入端；
(7)、运算放大器N3的同向输入端接地，N3运算放大器的输出端连接一只R1电阻器反馈回反向输入端，依据运算放大器输入高阻和虚短原理，把汇流的电流信号转换为电压信号V0输出。
其中，在本实施例中取：电阻R1等于R，电阻R2等于2R，R3等于R，电阻R4等于2R。
在本实施例中，8个电子开关组成8位并行二进制TTL电平逻辑数据的具体工作过程：
S1：两路输入电压Vi1和电压Vi2分别进入运算放大器N1和运算放大器N2，放大器N1和运算放大器N2分别输出电压V1和电压V2，实现高输入阻抗、低输出阻抗的隔离变换，且Vi1＝V1和Vi2＝V1；
S2：当运算放大器N1与电子开关D1的1输入端连接时，电压V1连通电阻R2，产生I1电流输入运算放大器N3的反向输入端，由于电阻R1的存在，根据运放输入高阻和虚短原理，运算放大器N3的输出电压V0＝-V1×(R/2R)，即V0＝-V1/2；
S3：当运算放大器N1与电子开关D2的1输入端连接时，电压V1连通电阻R2，产生I2电流输入运算放大器N3的反向输入端，由于电阻R1的存在，根据运放输入高阻和虚短原理，运放N3的输出电压V0＝-V1×(R/4R)，即V0＝-V1/4；
S4：同理，当运算放大器N1分别与电子开关D3、D4、···D8的1输入端连接时，运算放大器N3的输出电压分别为V0＝-V1/8、V0＝-1/16、…V0＝-V1/256，因此受控制端口D所输入的逻辑电平D1～D8的原码控制的8路电流I1、I2、…I8，汇流输入N3运算放大器的反向输入端后，输出电压V0的表达式如下：
其中，D表示并行二进制数字量，i为权值位，Di表示运算放大器N1与每个电子开关的1输入端连接时对应的i位数字位原码，·表示乘积；因而实现了对输入信号Vi1进行数字量D的原码乘法输出功能；
S5：当运算放大器N2与电子开关D1的0输入端连接时，V2电压连通电阻R2，产生I1ˊ电流输入运算放大器N3的反向输入端，由于电阻R1的存在，根据运放输入高阻和虚短原理，运算放大器N3的输出电压V0＝-V2×(R/2R)，即V0＝-V2/2；
S6：当运算放大器N2与电子开关D2的0输入端连接时时，V2电压连通电阻R2，产生I2ˊ电流输入运算放大器N3的反向输入端，由于电阻R的存在，根据运放输入高阻和虚短原理，运算放大器N3的输出电压V0＝-V2×(R/4R)，即V0＝-V2/4；
S7：同理，当运算放大器N2分别与电子开关D3、D4、···D8的0输入端连接时时，运算放大器N3的输出电压分别为V0＝-V2/8、V0＝-V2/16、…V0＝-V2/256，在末端补充连接一个电阻R4，因此受控制端口D所输入的逻辑电平D1～D8的反码控制的8路电流I1ˊ、I2ˊ、…I8ˊ，以及电阻R4产生的固定电流，汇流输入到运算放大器N3的反向输入端后，输出电压V0的表达式如下：
其中，D表示并行二进制数字量，i为权值位，Di表示运算放大器N2与每个电子开关的0输入端连接时对应的i位数字位原码，·表示乘积；因而实现了对输入信号Vi2进行数字量D的补码乘法输出功能；
S8：电子开关D1至D8原码控制的8路电流I1、I2、…I8，加上：电子开关D1至D8反码控制的8路电流I1ˊ、I2ˊ、…I8ˊ，以及电阻R4产生的固定电流，共同汇流输入运算放大器N3的反向输入端后，输出电压V0的表达式如下：
其中，V1表示原码被乘输入电压，V2表示补码被乘输入电压，D表示并行二进制数字量，i为权值位，Di表示运算放大器N1与每个电子开关的1输入端连接时对应的i位数字位原码，Di(补码)表示运算放大器N2与每个电子开关的0输入端连接时对应的i位数字位补码；实现了对输入电压Vi1进行数字量D的原码乘法运算，以及对输入电压Vi2进行数字量D的补码乘法运算，求和之后输出的功能，·表示乘积；
S9：当Vi2＝0时，即V2＝0，此时实现对输入信号Vi1进行数字量D的原码乘法输出功能；
S10：当Vi1＝0时，即V1＝0，此时实现对输入信号Vi2进行数字量D的补码乘法输出功能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (8)
1.一种多位并行二进制的原/补码DAC转换装置，其特征在于，包括隔离输入电路(1)、逻辑电平控制电路(2)和隔离输出电路(3)，隔离输入电路(1)包括运算放大器N1和运算放大器N2；
所述逻辑电平控制电路(2)包括电子开关组，电子开关组的输出端连接到隔离输出电路(3)的输入端，电子开关组的输入端分成两路，一路连接到运算放大器N1上，一路连接到运算放大器N2上。
2.根据权利要求1所述的多位并行二进制的原/补码DAC转换装置，其特征在于，所述隔离输出电路(3)包括运算放大器N3和电阻R1，运算放大器N3的反向输入端连接到电子开关组的输出端、正向输入端接地，运算放大器N3的输出端与反向输入端连接构成电压跟随器。
3.根据权利要求2所述的多位并行二进制的原/补码DAC转换装置，其特征在于，所述电子开关组包括多个电子开关，每个电子开关有0和1两个输入端，运算放大器N1的输出端分别连接到每个电子开关的1输入端，运算放大器N2的输出端分别连接到每个电子开关的0输入端，每个电子开关的输出端连接有电阻R2，电阻R2的另一端连接到运算放大器N3的反向输入端。
4.根据权利要求3所述的多位并行二进制的原/补码DAC转换装置，其特征在于，相邻电阻R2之间连接有电阻R3，电阻R3依次连接后连接到运算放大器N3的反向输入端。
5.根据权利要求4所述的多位并行二进制的原/补码DAC转换装置，其特征在于，运算放大器N2的输出端连接有电阻R4，电阻R4的另一端连接到相邻电阻R3的一端。
6.根据权利要求5所述的多位并行二进制的原/补码DAC转换装置，其特征在于，运算放大器N1的正向输入端输入电压Vi1，运算放大器N1的输出端与反向输入端连接构成N1跟随器，运算放大器N1的输出端输出原码被乘输入电压V1，V1＝Vi1。
7.根据权利要求6所述的多位并行二进制的原/补码DAC转换装置，其特征在于，运算放大器N2的正向输入端输入电压Vi2，运算放大器N2的输出端与反向输入端连接构成N2跟随器，运算放大器N2的输出端输出补码被乘输入电压V2，V2＝Vi2。
8.根据权利要求7所述的多位并行二进制的原/补码DAC转换装置，其特征在于，当电子开关组包括8个电子开关时，运算放大器N3的输出电压V0的计算公式如下：
其中，V1表示原码被乘输入电压，V2表示补码被乘输入电压，D表示并行二进制数字量，i为权值位，Di表示运算放大器N1与每个电子开关的1输入端连接时对应的i位数字位原码，Di(补码)表示运算放大器N2与每个电子开关的0输入端连接时对应的i位数字位补码，·表示乘积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310120471.5A CN116032288A (zh) | 2023-02-03 | 2023-02-03 | 一种多位并行二进制的原/补码dac转换装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310120471.5A CN116032288A (zh) | 2023-02-03 | 2023-02-03 | 一种多位并行二进制的原/补码dac转换装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116032288A true CN116032288A (zh) | 2023-04-28 |
Family
ID=86070749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310120471.5A Pending CN116032288A (zh) | 2023-02-03 | 2023-02-03 | 一种多位并行二进制的原/补码dac转换装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116032288A (zh) |
-
2023
- 2023-02-03 CN CN202310120471.5A patent/CN116032288A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8963757B2 (en) | D/A converter including higher-order resistor string | |
| WO2021258949A1 (zh) | 一种基于混合编码的电流舵型数模转换器 | |
| JPH0884077A (ja) | アナログ／デジタル変換装置 | |
| JP2010288247A (ja) | スイッチ損失を改善するための回路アーキテクチャを有するデジタル／アナログ変換器 | |
| US9800259B1 (en) | Digital to analog converter for performing digital to analog conversion with current source arrays | |
| JP2523590B2 (ja) | 多値演算回路 | |
| Parodi et al. | Synthesis of multiport resistors with piecewise‐linear characteristics: a mixed‐signal architecture | |
| CN116032288A (zh) | 一种多位并行二进制的原/补码dac转换装置 | |
| JP2009077370A (ja) | デジタルアナログ変換器 | |
| US7646322B2 (en) | Folded R-2R ladder current-steering digital to analog converter | |
| WO2011071547A1 (en) | Analog processing elements in a sum of products | |
| Blair | Low cost sorting circuit for VLSI | |
| EP0558243A2 (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| US6140953A (en) | D/A converting apparatus with independent D/A converter controlled reference signals | |
| JP7099904B2 (ja) | デコーダ回路およびデコーダ回路の設計方法 | |
| US7859445B1 (en) | Digital to analog converter | |
| EP0494536B1 (en) | Multiplying apparatus | |
| KR100301041B1 (ko) | 플래쉬방식아날로그/디지털변환장치 | |
| JPH02152326A (ja) | 冗長２進ｄ／ａ変換器およびそれを用いた冗長２進信号処理装置 | |
| JP2917095B2 (ja) | サーモメータ・コード処理方法及び装置 | |
| JP3101186B2 (ja) | ディジタル・エンコーダ回路 | |
| KR100628071B1 (ko) | 키패드 장치 및 이동통신 단말기 | |
| JPH0222571B2 (zh) | ||
| SU1667253A1 (ru) | Бипол рный преобразователь кода в напр жение | |
| CN118399972A (zh) | 一种数模转换器及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |