JPS6017258B2 - アナログ・ディジタル変換器 - Google Patents
アナログ・ディジタル変換器Info
- Publication number
- JPS6017258B2 JPS6017258B2 JP9059979A JP9059979A JPS6017258B2 JP S6017258 B2 JPS6017258 B2 JP S6017258B2 JP 9059979 A JP9059979 A JP 9059979A JP 9059979 A JP9059979 A JP 9059979A JP S6017258 B2 JPS6017258 B2 JP S6017258B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- analog
- input
- bit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明はアナログ・ディジタル変換器(以下A−D変換
器と記す)に関し、スピードの早い逐次比較型A−D変
換器を高分解能の比較器を用いることないこ実現するこ
とを目的とする。
器と記す)に関し、スピードの早い逐次比較型A−D変
換器を高分解能の比較器を用いることないこ実現するこ
とを目的とする。
逐次比較型A−D変換器に用いられる重み付けされた基
準電流源はMSB(MOStSignificantB
it)の電流値に対して沙it,神it目は1/2,1
/4となり、n.bit目は1/2n‐1となる。
準電流源はMSB(MOStSignificantB
it)の電流値に対して沙it,神it目は1/2,1
/4となり、n.bit目は1/2n‐1となる。
・例えば12ビットのA−○変換器において、・MSB
の電流値をlmAとするとLSB(LeastSign
incantBit)は1/2nxlmA=4胸心とな
る。このように低い電流値の切替えを行う電流切替えス
イッチはスピードが遅くなるという欠点を有するため、
一般には基準電流源および電流切換えスイッチを複数の
ブロックに分け、下位ブロックの電流値を大きくし、ブ
ロック間を抵抗分割で接続し、下位ビットの電流を増し
、電流切替えスイッチのスピードを遠くする方式が取ら
れている。第1図はその構成図である。
の電流値をlmAとするとLSB(LeastSign
incantBit)は1/2nxlmA=4胸心とな
る。このように低い電流値の切替えを行う電流切替えス
イッチはスピードが遅くなるという欠点を有するため、
一般には基準電流源および電流切換えスイッチを複数の
ブロックに分け、下位ブロックの電流値を大きくし、ブ
ロック間を抵抗分割で接続し、下位ビットの電流を増し
、電流切替えスイッチのスピードを遠くする方式が取ら
れている。第1図はその構成図である。
図では12ビットの場合を示している。101は入力信
号端子、102は入力抵抗、103は比較器、104は
比較器0出力、105〜108は分割抵抗、109〜1
20は電流切換えスイッチ、121〜132は各ビット
基準電流源、133は電源ラインである。
号端子、102は入力抵抗、103は比較器、104は
比較器0出力、105〜108は分割抵抗、109〜1
20は電流切換えスイッチ、121〜132は各ビット
基準電流源、133は電源ラインである。
被変換アナログ入力信号が入力端子101に加えられ、
入力抵抗102に流れるビット電流による入づ力抵抗1
02の電圧降下が入力端子101の入力信号と等しくな
り、比較器の入力電圧134が零ボルトとなるように比
較器出力104から蟹流切替スイッチ109〜120に
帰還がかかり変換が行われる。第1図では12ビットを
3ブロックに0分け各ブロックの電流値は等しくしてあ
り、分割抵抗15,106を255:1:とし、107
,108を16:1とし各ビットの電流値を合わせてい
るが、この回路方式では比較器の入力電圧134が零ボ
ルトの時にしか分割抵抗105〜108を夕流れる電流
が抵抗分割比に比例しないので、比較器入力134が雰
ボルト以外では分割抵抗105〜108を流れる電流は
抵抗分割比に比例せず、抵抗106,108の接地点と
入力点134間での電圧差による誤差電流が接地点から
流れ比較器入力134には各ビット電流に対応した電圧
が生じなくなり、比較器103には分解館が高いものが
要求されることになる。本発明は上述のように比較器に
高い分解能を要求することのないA−D変換器を提供す
るものであり、本発明をその実施例を示す第2図を用い
て説明する。
入力抵抗102に流れるビット電流による入づ力抵抗1
02の電圧降下が入力端子101の入力信号と等しくな
り、比較器の入力電圧134が零ボルトとなるように比
較器出力104から蟹流切替スイッチ109〜120に
帰還がかかり変換が行われる。第1図では12ビットを
3ブロックに0分け各ブロックの電流値は等しくしてあ
り、分割抵抗15,106を255:1:とし、107
,108を16:1とし各ビットの電流値を合わせてい
るが、この回路方式では比較器の入力電圧134が零ボ
ルトの時にしか分割抵抗105〜108を夕流れる電流
が抵抗分割比に比例しないので、比較器入力134が雰
ボルト以外では分割抵抗105〜108を流れる電流は
抵抗分割比に比例せず、抵抗106,108の接地点と
入力点134間での電圧差による誤差電流が接地点から
流れ比較器入力134には各ビット電流に対応した電圧
が生じなくなり、比較器103には分解館が高いものが
要求されることになる。本発明は上述のように比較器に
高い分解能を要求することのないA−D変換器を提供す
るものであり、本発明をその実施例を示す第2図を用い
て説明する。
201は入力端子、202〜204は入力抵抗、205
は比較器、206は比較器出力、207〜218は電流
切替えスイッチ、219〜230は基準電流源、236
は電源ラインである。
は比較器、206は比較器出力、207〜218は電流
切替えスイッチ、219〜230は基準電流源、236
は電源ラインである。
第2図は第1図と同じく12ビットのA−D変換器を示
しており、電流切替えスイッチおよび基準電流源を3個
の単位構成回路に分割した場合を示す。被変換アナログ
入力信号が入力端子201に加えられ、入力抵抗202
〜204を介して各ビット電流が流れるが、今各単位構
成回路の基準電流源の電流値を同一とすると、入力抵抗
202,203,204の比を1:15:240となる
ように設定しておくと、各ブロック233,234,2
35の基準電流源の電流による入力抵抗での電圧降下は
1:16:256となり、比較器の入力端232には各
ビットに対応する電圧が生じ、この電圧が雫ボルトとな
るように比較器出力206から電流切替えスイッチに帰
還がかかりA−○変換が行われる。以上説明したように
本発明によれば、下位の単位構成回路の電流を抵抗分割
で流すのではなく、入力抵抗を各単位構成回路に対応し
た抵抗値に分割しているため従来のように接地点を通っ
て誤差電流が流れないので、比較器の入力端には各ビッ
トに対応した電圧が生じ、比較器にはA−○変換器のビ
ット数に即した分解能のものを用いて、電流切替えスイ
ッチのスピードが早いA−D変換器を実現できる。
しており、電流切替えスイッチおよび基準電流源を3個
の単位構成回路に分割した場合を示す。被変換アナログ
入力信号が入力端子201に加えられ、入力抵抗202
〜204を介して各ビット電流が流れるが、今各単位構
成回路の基準電流源の電流値を同一とすると、入力抵抗
202,203,204の比を1:15:240となる
ように設定しておくと、各ブロック233,234,2
35の基準電流源の電流による入力抵抗での電圧降下は
1:16:256となり、比較器の入力端232には各
ビットに対応する電圧が生じ、この電圧が雫ボルトとな
るように比較器出力206から電流切替えスイッチに帰
還がかかりA−○変換が行われる。以上説明したように
本発明によれば、下位の単位構成回路の電流を抵抗分割
で流すのではなく、入力抵抗を各単位構成回路に対応し
た抵抗値に分割しているため従来のように接地点を通っ
て誤差電流が流れないので、比較器の入力端には各ビッ
トに対応した電圧が生じ、比較器にはA−○変換器のビ
ット数に即した分解能のものを用いて、電流切替えスイ
ッチのスピードが早いA−D変換器を実現できる。
第1図は従来のA−○変換器の回路図、第2図は本発明
のA−D変換器の構成図である。 201・・・・・・入力端子、202〜204・・・・
・・入力抵抗、205・・・・・・比較器、206・・
・・・・比較器出力、207〜218・・・・・・電流
切替えスイッチ、219〜230・・・・・・基準電流
源、236・・・・・・電源ライン。 第1図 第2図
のA−D変換器の構成図である。 201・・・・・・入力端子、202〜204・・・・
・・入力抵抗、205・・・・・・比較器、206・・
・・・・比較器出力、207〜218・・・・・・電流
切替えスイッチ、219〜230・・・・・・基準電流
源、236・・・・・・電源ライン。 第1図 第2図
Claims (1)
- 1 被変換アナログ入力信号に接続された入力抵抗に電
流を流すn個の重み付けされた基準電流源と電流切換え
スイツチを有し、前記入力抵抗での電圧降下が前記被ア
ナログ入力信号電圧と等しくなるよう前記電流切換えス
イツチを制御し変換を行なうnビツトのアナログ・デイ
ジタル変換器であつて、前記n個の基準電流源と電流切
換えスイツチをm個の単位構成回路に分割すると共に、
前記入力抵抗を前記単位構成回路に対応してm分割され
たm個の直列抵抗体とし、各分割点より対応する前記単
位構成回路に前記基準電流源の電流を流すことにより、
前記入力抵抗での電圧降下を各ビツトに対応した値とす
ることを特徴とするアナログ・デイジタル変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9059979A JPS6017258B2 (ja) | 1979-07-17 | 1979-07-17 | アナログ・ディジタル変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9059979A JPS6017258B2 (ja) | 1979-07-17 | 1979-07-17 | アナログ・ディジタル変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5614719A JPS5614719A (en) | 1981-02-13 |
JPS6017258B2 true JPS6017258B2 (ja) | 1985-05-01 |
Family
ID=14002927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9059979A Expired JPS6017258B2 (ja) | 1979-07-17 | 1979-07-17 | アナログ・ディジタル変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6017258B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0248050Y2 (ja) * | 1985-07-03 | 1990-12-17 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4542368A (en) * | 1982-02-23 | 1985-09-17 | Burr-Brown Corporation | Trimmable resistive scaling network suitable for digital to analog converters |
-
1979
- 1979-07-17 JP JP9059979A patent/JPS6017258B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0248050Y2 (ja) * | 1985-07-03 | 1990-12-17 |
Also Published As
Publication number | Publication date |
---|---|
JPS5614719A (en) | 1981-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3019426A (en) | Digital-to-analogue converter | |
EP0153778B1 (en) | Multi-step parallel analog-digital converter | |
GB2100081A (en) | High resolution digital-to-analog converter | |
GB2069265A (en) | D/a converters | |
JPH04129426A (ja) | 超伝導デジタル・アナログ変換器 | |
GB2107951A (en) | A two stage a-to-d converter | |
US4990917A (en) | Parallel analog-to-digital converter | |
US4459580A (en) | DA Converter | |
US3789389A (en) | Method and circuit for combining digital and analog signals | |
US4306224A (en) | Analog-to-digital converting apparatus | |
US4571574A (en) | Analogue to digital converter | |
JPS6017258B2 (ja) | アナログ・ディジタル変換器 | |
JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
JPH04150519A (ja) | ディジタル・アナログ変換器 | |
JPS5871722A (ja) | デジタル・アナログ変換器 | |
SU1676100A1 (ru) | Последовательно-параллельный аналого-цифровой преобразователь | |
US5684483A (en) | Floating point digital to analog converter | |
JPS54152953A (en) | Digital-to-analog converter circuit | |
JPH11205143A (ja) | A/dコンバータ | |
JPH0250621A (ja) | 論理回路 | |
JP2980035B2 (ja) | A/d変換回路 | |
JPH05235772A (ja) | 抵抗分圧方式デジタル・アナログ変換回路 | |
JPS6333377Y2 (ja) | ||
JPH01174014A (ja) | アナログ・デジタル変換回路 | |
JPH0335857B2 (ja) |