JPS5871722A - デジタル・アナログ変換器 - Google Patents
デジタル・アナログ変換器Info
- Publication number
- JPS5871722A JPS5871722A JP17094081A JP17094081A JPS5871722A JP S5871722 A JPS5871722 A JP S5871722A JP 17094081 A JP17094081 A JP 17094081A JP 17094081 A JP17094081 A JP 17094081A JP S5871722 A JPS5871722 A JP S5871722A
- Authority
- JP
- Japan
- Prior art keywords
- range
- digital
- converter
- analog converter
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、レンジ設定用の定電流源を備えたデジタル・
アナログ変換器に関する。
アナログ変換器に関する。
広範な変換レンジを有し且つ高分解能なデジタル・アナ
ログ変換器は、内部に用いられる抵抗回路網の正確さに
限界が存在するため、単調性（ＭＯＮＯＴＯＮ Ｉ Ｏ
Ｉ ＴＹ ）を保証することが困難である。そのため、
かかる単調性を保証したデジタル・アナログ変換器は非
常に高価な゛ものとなる。
ログ変換器は、内部に用いられる抵抗回路網の正確さに
限界が存在するため、単調性（ＭＯＮＯＴＯＮ Ｉ Ｏ
Ｉ ＴＹ ）を保証することが困難である。そのため、
かかる単調性を保証したデジタル・アナログ変換器は非
常に高価な゛ものとなる。
よって本発明の目的は、広範なレンジにわたりて単調性
を保証したデジタル・アナログ変換器を提供せんとする
ものである。
を保証したデジタル・アナログ変換器を提供せんとする
ものである。
本発明に係るデジタル・アナログ変換器は、ビット数の
少いデジタル・アナログ変換器に定電流源を並列接続し
、もって変換レンジの拡大を図っている。しかも各レン
ジにわたって分解能は不変である。
少いデジタル・アナログ変換器に定電流源を並列接続し
、もって変換レンジの拡大を図っている。しかも各レン
ジにわたって分解能は不変である。
以下、図面を用（へて本発明を詳述する。
第１図は本発明の一実施例によるデジタル・アナログ変
換器全体を示したブロック図である。本実施例には２個
のデジタル・アナログ変換器（以下、ＤＡＣという）が
含まれている。即ち１４ビツトのメイｙＤＡＯ２及び２
ビツトのサブＤＡＣ４は並列的に接続され、その出力端
は共に演算増幅器６の反転入力端に接続されている。演
算増幅器６の非反転入力端は接地される。また演算増幅
器６の出力端と反転入力端との間には帰還抵抗器Ｒが接
続されている。ここでメイ＞ＤＡＯ２及びサブＤＡＣ４
は、入力デジタル信号に応答して、それぞれＩＭ及びＩ
ｏなる電流を吸収する。よって抵抗器ＲＫ流れる電流Ｉ
ｔはちとＩＭ の和となるっそして演算増幅器６の出
力端が・、本変換器のアナログ出力端子８となる。
換器全体を示したブロック図である。本実施例には２個
のデジタル・アナログ変換器（以下、ＤＡＣという）が
含まれている。即ち１４ビツトのメイｙＤＡＯ２及び２
ビツトのサブＤＡＣ４は並列的に接続され、その出力端
は共に演算増幅器６の反転入力端に接続されている。演
算増幅器６の非反転入力端は接地される。また演算増幅
器６の出力端と反転入力端との間には帰還抵抗器Ｒが接
続されている。ここでメイ＞ＤＡＯ２及びサブＤＡＣ４
は、入力デジタル信号に応答して、それぞれＩＭ及びＩ
ｏなる電流を吸収する。よって抵抗器ＲＫ流れる電流Ｉ
ｔはちとＩＭ の和となるっそして演算増幅器６の出
力端が・、本変換器のアナログ出力端子８となる。
メインＤＡＯ２には１４ビツトのデジタル信号が印加さ
れる。メインＤＡＣ！２として本実施例においては米国
バーブラウン社製モデルＤＡＣ７１を用いているため、
フルスケール電流は２ ｍ Ａである。また抵抗器Ｒは
４．０９６キロ オームの抵抗値を有するため、メイン
ＤＡＯ２の分解能（即ち入力デジタル信号が１ビツトだ
け変化した場合に出力端子に生じる最小電圧差）は０．
５ ｍ Ｖである。
れる。メインＤＡＣ！２として本実施例においては米国
バーブラウン社製モデルＤＡＣ７１を用いているため、
フルスケール電流は２ ｍ Ａである。また抵抗器Ｒは
４．０９６キロ オームの抵抗値を有するため、メイン
ＤＡＯ２の分解能（即ち入力デジタル信号が１ビツトだ
け変化した場合に出力端子に生じる最小電圧差）は０．
５ ｍ Ｖである。
なぜなら
＝０．５（ｍＶ）
サブＤＡＯ４は入力デジタル信号に応じて、所定の定電
流を吸収する機能を果たす。本実施例では米国ＡＭＤ社
製モデルＤＡＯＯ８を用（＾て２ピツトのＤＡＣとして
いる。従って他の定電流源を用いることも可能であるが
、入力信号に応答して数種類の定電流を発生し得ること
が必要である。
流を吸収する機能を果たす。本実施例では米国ＡＭＤ社
製モデルＤＡＯＯ８を用（＾て２ピツトのＤＡＣとして
いる。従って他の定電流源を用いることも可能であるが
、入力信号に応答して数種類の定電流を発生し得ること
が必要である。
サブＤＡＣ４の入力デジタル信号と吸収電流との関係は
次表に示す通りである。
次表に示す通りである。
上記吸収電流Ｉ０１＋ ＩＯ２，’Ｏ８は変換レンジに
応じて適宜変更されるが、レンジに−り（へては以下に
詳述する。
応じて適宜変更されるが、レンジに−り（へては以下に
詳述する。
第２図は第１図に示したデジタル・アナログ変換器の変
換レンジを説明した図である。本図において左側の縦軸
はアナログ出力電圧Ｖ ｏｕｔを示し、またＲ１な（へ
しＲ３で示される矢印は３種の変換レンジを表わし、右
側の縦軸は各レンジＲ１−Ｒ，が零電位から如何はど離
れているか（即ち、オフセット電圧）を表わして（へる
。ここでレンジＲ１のオフセット電圧ｖａはＩＯＩ Ｘ
（Ｒ） 、レンジＲ２のオフ ゛セット電圧ｖｂは
ＩＯ２ｘ （Ｒ） 、レンジＲ３のオフセット電圧ｖｃ
はＩｏｓｘ（Ｒ）で表わされる。ここで（出は第１図に
示した抵抗器Ｒの抵抗値である。かくしてサブＤＡＣ４
の吸収電流量を変化させるととＫより、変換レンジを大
幅に拡張することが可能となる。換言すれば、デジタル
入力信号１６ピツトの５ち上位２ピツトは、レンジ設定
用ビットである。
換レンジを説明した図である。本図において左側の縦軸
はアナログ出力電圧Ｖ ｏｕｔを示し、またＲ１な（へ
しＲ３で示される矢印は３種の変換レンジを表わし、右
側の縦軸は各レンジＲ１−Ｒ，が零電位から如何はど離
れているか（即ち、オフセット電圧）を表わして（へる
。ここでレンジＲ１のオフセット電圧ｖａはＩＯＩ Ｘ
（Ｒ） 、レンジＲ２のオフ ゛セット電圧ｖｂは
ＩＯ２ｘ （Ｒ） 、レンジＲ３のオフセット電圧ｖｃ
はＩｏｓｘ（Ｒ）で表わされる。ここで（出は第１図に
示した抵抗器Ｒの抵抗値である。かくしてサブＤＡＣ４
の吸収電流量を変化させるととＫより、変換レンジを大
幅に拡張することが可能となる。換言すれば、デジタル
入力信号１６ピツトの５ち上位２ピツトは、レンジ設定
用ビットである。
次に第１図及び第２図を用いてオフセット電圧ｖａ、ｖ
ｂ、ｖｃの決定方法を示す。このためメインＤＡＯ２の
分解能と同等またはそれ以上の分解能を有する デジタ
ル電圧計（以下ＤＶＭという）を予め出力端子８に接続
しておく。なお前記オフセット電圧は、各レンジＲ１〜
Ｒ３が適当に重複するよう選択される。
ｂ、ｖｃの決定方法を示す。このためメインＤＡＯ２の
分解能と同等またはそれ以上の分解能を有する デジタ
ル電圧計（以下ＤＶＭという）を予め出力端子８に接続
しておく。なお前記オフセット電圧は、各レンジＲ１〜
Ｒ３が適当に重複するよう選択される。
Ｓ 第１ステツプ
■ サブＤＡＣ４の入力信号をＩＱ、 ＩＪ （レンジ
Ｒ２）Ｋ設定し、ＩＯ２なる電流を吸収させる。
Ｒ２）Ｋ設定し、ＩＯ２なる電流を吸収させる。
■ ＤＶＭの読みが零ボルトとなるようメインＤＡＯ２
の入力信号（１４ビツト）を調節する。
の入力信号（１４ビツト）を調節する。
そのときの設定値をり、とする（第２図参照）。
１ 第２ステツプ
■ サブＤＡＣ４の入力信号をｒｔ、ｏＪ＆ｃシて、レ
ンジＲ亘を設定する。
ンジＲ亘を設定する。
■ レンジＲ１とＲ２が重複する範囲内において電圧ｖ
１ を発生するために必要なレンジ朗の設定値（１４
ビツト）をＤ２とする。
１ を発生するために必要なレンジ朗の設定値（１４
ビツト）をＤ２とする。
■ 次にサブＤＡＯ４の入力信号をｒｏ、 ＩＪ Ｋ変
更してレンジＲ２とする。
更してレンジＲ２とする。
■ メインＤＡＯ２の入力信号（１４ビツト）を調節し
、ＤＶＭの読みがｖｌボルトとなる設定値をＤ３とする
。
、ＤＶＭの読みがｖｌボルトとなる設定値をＤ３とする
。
暴 第３ステツプ
■ レンジＲ２とＲ３が重複する範囲内において、電圧
−ｖ２を発生するために必要なレンジＲ２の設定値（１
４ビツト）をＤ４とする。
−ｖ２を発生するために必要なレンジＲ２の設定値（１
４ビツト）をＤ４とする。
■ 次にサブＤＡＯ４の入力信号をｒｏ、 ＯＪに変更
して、レンジＲ３とする。
して、レンジＲ３とする。
■ ′メインＤＡＯ２の入力信号（１４ビツト）を調節
し、ＤＶＭの読みが−ｖ２ボルトとなる設定値をＤ５と
する。
し、ＤＶＭの読みが−ｖ２ボルトとなる設定値をＤ５と
する。
暴 第４ステツプ
マイクロプロセッサを用１１て次の演算を実行する。
■ Ｖａ ” Ｖｔ−（Ｄ２ Ｘ Ｑ、５ （ｍＶ ）
）■ ｖｂ” （ＤＩ Ｘ Ｏ，５（ｍＶ ） ）
■ ｖｃ＝＝ −（Ｖ２＋Ｄ５ｘ ｏ、り （ｍＶ）
）ここで０．５ｍＶは、既に述べた如く、メインＤＡＯ
４の分解能である。以上で各レンジのオフセット電圧が
計算される。
）■ ｖｂ” （ＤＩ Ｘ Ｏ，５（ｍＶ ） ）
■ ｖｃ＝＝ −（Ｖ２＋Ｄ５ｘ ｏ、り （ｍＶ）
）ここで０．５ｍＶは、既に述べた如く、メインＤＡＯ
４の分解能である。以上で各レンジのオフセット電圧が
計算される。
また各レンジの境界電圧はｖ１ボルト及び−ｖ２ボルト
であるから、これら電圧に相当する入力信号（１４ピツ
ト） Ｄ２＊ Ｄ３＋ Ｄ４ｅ Ｄ５を境界値としテレ
ンジの切換えを行えばよい。かかるレンジ切換は別個の
制御回路（図示せず）を用いて容易になし得る。
であるから、これら電圧に相当する入力信号（１４ピツ
ト） Ｄ２＊ Ｄ３＋ Ｄ４ｅ Ｄ５を境界値としテレ
ンジの切換えを行えばよい。かかるレンジ切換は別個の
制御回路（図示せず）を用いて容易になし得る。
以上詳述した如く、本発明に係るデジタル・アナログ変
換器の正確さ及び分解能はメインＤＡＯ２によって決定
される。またサブＤＡＯ４はオフセット電圧を決定する
期間においてのみ定電流を供給すればよいため、長期的
な安定性は必要とされな（−ｈｏかくして分解能を一定
に保ちながらレンジを拡大することが可能となるため、
ビット数の少い安価なりＡＣを用いて実質的に多ビット
のデジタル・アナログ変換器を構成することができる。
換器の正確さ及び分解能はメインＤＡＯ２によって決定
される。またサブＤＡＯ４はオフセット電圧を決定する
期間においてのみ定電流を供給すればよいため、長期的
な安定性は必要とされな（−ｈｏかくして分解能を一定
に保ちながらレンジを拡大することが可能となるため、
ビット数の少い安価なりＡＣを用いて実質的に多ビット
のデジタル・アナログ変換器を構成することができる。
第１図は本発明の一実施例によるデジタル・アナログ変
換器全体を示したブロック図、第２図は第１図に示した
変換器の変換レンジを説明した図である。 ２：メインＤＡＯ（１４ビツト）、４：サブＤＡＯ（２
ピツ））、８：アナログ出力端子。 出願人 横河・ヒユーレット・パッカード株式会社代理
人 弁理士 長 谷 川 次 男ｉｇ−１
換器全体を示したブロック図、第２図は第１図に示した
変換器の変換レンジを説明した図である。 ２：メインＤＡＯ（１４ビツト）、４：サブＤＡＯ（２
ピツ））、８：アナログ出力端子。 出願人 横河・ヒユーレット・パッカード株式会社代理
人 弁理士 長 谷 川 次 男ｉｇ−１
Claims (1)
- Ｌ デジタル・アナログ変換回路に並列接続された定電
流源と、前記アナログ変換回路及び前記定電流源の出力
電流を電圧に変換する加算回路とを備え、紡記定電流源
の定電流値を変化させることＫより変換レンジを変更す
ることを特徴としたデジタル・アナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17094081A JPS5871722A (ja) | 1981-10-26 | 1981-10-26 | デジタル・アナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17094081A JPS5871722A (ja) | 1981-10-26 | 1981-10-26 | デジタル・アナログ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5871722A true JPS5871722A (ja) | 1983-04-28 |
Family
ID=15914184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17094081A Pending JPS5871722A (ja) | 1981-10-26 | 1981-10-26 | デジタル・アナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871722A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187916U (ja) * | 1984-05-21 | 1985-12-12 | 株式会社アドバンテスト | 基準電圧発生器 |
| JPS63103680A (ja) * | 1986-10-16 | 1988-05-09 | Sony Corp | モ−タのデジタル駆動装置 |
| JPS6466697A (en) * | 1987-09-08 | 1989-03-13 | Seiko Epson Corp | Musical sound generation circuit |
| JPH05284028A (ja) * | 1992-04-06 | 1993-10-29 | Fujitsu Ltd | Ｄ／ａ変換器 |
| JP2007127527A (ja) * | 2005-11-04 | 2007-05-24 | Fujitsu Access Ltd | レンジ切替制御装置 |
| JP2021073797A (ja) * | 2015-12-28 | 2021-05-13 | 株式会社半導体エネルギー研究所 | 回路の駆動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455156A (en) * | 1977-10-12 | 1979-05-02 | Fujitsu Ltd | Analog-to-digital converter |
-
1981
- 1981-10-26 JP JP17094081A patent/JPS5871722A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455156A (en) * | 1977-10-12 | 1979-05-02 | Fujitsu Ltd | Analog-to-digital converter |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187916U (ja) * | 1984-05-21 | 1985-12-12 | 株式会社アドバンテスト | 基準電圧発生器 |
| JPS63103680A (ja) * | 1986-10-16 | 1988-05-09 | Sony Corp | モ−タのデジタル駆動装置 |
| JPS6466697A (en) * | 1987-09-08 | 1989-03-13 | Seiko Epson Corp | Musical sound generation circuit |
| JPH05284028A (ja) * | 1992-04-06 | 1993-10-29 | Fujitsu Ltd | Ｄ／ａ変換器 |
| JP2007127527A (ja) * | 2005-11-04 | 2007-05-24 | Fujitsu Access Ltd | レンジ切替制御装置 |
| JP2021073797A (ja) * | 2015-12-28 | 2021-05-13 | 株式会社半導体エネルギー研究所 | 回路の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4931704B2 (ja) | Ｄａ変換回路 | |
| US7611279B2 (en) | Temperature sensor providing a temperature signal in digital form | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| US6154160A (en) | Circuit arrangement including digital-to-analog current converters | |
| JPH09135169A (ja) | アナログ／デジタル変換器 | |
| JPH02228818A (ja) | 転移可能な電位を有する単一抵抗連を備えたディジタル・アナログ変換器 | |
| JPS5871722A (ja) | デジタル・アナログ変換器 | |
| JPH0262123A (ja) | 直並列型ａ／ｄ変換器 | |
| US6642867B1 (en) | Replica compensated heterogeneous DACs and methods | |
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| JPS6258571B2 (ja) | ||
| JPH0547006B2 (ja) | ||
| US20240154515A1 (en) | Trimming procedure and code reuse for highly precise dc-dc converters | |
| JP2985185B2 (ja) | Ｄａ変換回路 | |
| JP2805636B2 (ja) | 並列比較型ａ／ｄ変換器 | |
| JP2778286B2 (ja) | Ｄ／ａコンバータ回路 | |
| JP3465957B2 (ja) | Ｄａ変換回路 | |
| JP4330232B2 (ja) | 電流モードｄ／ａ変換器 | |
| JP3772938B2 (ja) | 利得制御回路 | |
| JPH05206858A (ja) | Ｄａ変換方法 | |
| KR100621921B1 (ko) | 출력 범위 가변 가능한 디지털/아날로그 변환기 및디지털/아날로그 변환방법 | |
| JP2952954B2 (ja) | 直並列型ａ／ｄ変換器 | |
| JPS6333377Y2 (ja) | ||
| JPH0645939A (ja) | Ｄ／ａ変換装置 |