CN111164618A - 针对量子电路的改进量子位元设计 - Google Patents

Abstract

本公开的实施例为采用量子位元(例如，超导量子位元)的量子电路组装件提供了改进的布局设计。一种所提出的设计涉及到在第一量子位元与将该第一量子位元耦合至第二量子位元的耦合组件之间增加电容。另一种设计涉及到耦合组件的末端部分处的一个或多个角的倒圆。又另一种设计涉及到改变给定超导量子位元设备的两个导电元件之间的距离，所述两个导电元件是经由一个或多个非线性电感元件互相连接的。在本文中所描述的量子位元布局设计可以帮助增加量子位元之间的耦合强度，在实现更快的多量子位元门限时允许更大的设计灵活度，和/或减少或缓解了两级系统的负面效应。

Description

针对量子电路的改进量子位元设计

技术领域

本公开概括地涉及量子计算的领域，并且更加具体地，涉及用于量子电路的各种布局设计及其制造方法。

背景技术

量子计算是指与使用量子力学现象来操控数据的计算系统有关的研究领域。诸如叠加(其中量子变量可以同时以多个不同状态而存在)和纠缠(其中多个量子变量具有与它们之间在空间或时间上的距离无关的相关状态)之类的这些量子力学现象在经典计算的世界中没有类似情况。

量子计算机使用所谓的量子比特，其被称为量子位元(术语“比特”和“量子位元”两者通常可互换地指代它们所保存的数值以及存储这些数值的实际器件)。类似于经典计算机的比特，在任何给定时间，量子位元可以是0或1。然而，与经典计算机的比特相比，量子位元也可以同时是0和1，这就是量子态的叠加——一种独特的量子力学现象的结果。纠缠也对量子位元的独特性质有所贡献，这在于对量子处理器的输入数据可以在纠缠的量子位元当中散开，以允许对该数据的操控也被散开：向一个量子位元提供输入数据使得该数据被共享至第一量子位元与之纠缠的其他量子位元。

与已经完善确立且被彻底研究的经典计算机相比，量子计算仍然处于其萌芽期，其中固态量子处理器中的最高量子位元数量目前低于100。主要的挑战之一在于保护量子位元免于退相干，以使得它们能够足够长久地处于其信息保存状态从而执行必要的计算并读出结果。

附图说明

实施例将通过结合附图的以下详细描述而容易被理解。为了促进该描述，同样的附图标记表示同样的结构元素。实施例作为示例而非限制的方式在附图中被加以图示。

图1提供了根据本公开的一些实施例的示例性超导量子电路的示意性图示。

图2-4图示了根据本公开的各种实施例的量子电路组装件的示例性布局设计，其具有电容性耦合至4个最接近邻居量子元件的超导量子位元器件。

图5提供了根据本公开的一些实施例的方法的流程图，该方法用于制造具有根据本文所描述的布局设计来布置的超导量子位元的量子电路组装件。

图6A和6B是根据本公开的各种实施例的晶圆和管芯的俯视图，其可以包括具有根据本文所描述的布局设计来布置的超导量子位元的量子电路组装件中的一个或多个。

图7是根据本公开的一些实施例的器件组装件的横截面侧视图，其可以包括具有根据本文所描述的布局设计来布置的超导量子位元的量子电路组装件中的一个或多个。

图8是可以包括具有根据本文所描述的布局设计来布置的超导量子位元的量子电路组装件中的一个或多个的示例性量子计算设备的框图。

具体实施方式

概要

如上文简要描述的，量子计算或量子信息处理是指与使用量子力学现象来操控数据的计算系统相关的研究领域。量子力学现象的一个示例是量子叠加的原理，其声称任何两个或更多个量子态都可以被相加在一起(即叠加)以产生另一个有效量子态，并且任何量子态都可以被表示为两个或更多个其他不同状态的和。量子纠缠是量子力学现象的另一示例。纠缠是指以下述方式产生或相互作用的粒子的群组：一个粒子的状态变得与其他粒子的状态相互缠绕在一起。此外，不能独立地描述每个粒子的量子态。替代地，针对作为整体的纠缠粒子的群组给出量子态。量子力学现象的又一示例有时被描述为“坍塌”，因为其声称当我们观察(测量)粒子时，我们会不可避免地改变它们的性质，因为一旦被观察到，粒子就不再处于叠加或纠缠的状态(即，通过试图确定有关粒子的任何事情，我们使得它们的状态坍塌)。

简言之，叠加假定给定粒子可以同时处于两种状态，纠缠则假定两个粒子可以是相关的，这在于它们能够立即协调它们的状态而不管它们之间在空间和时间上的距离，而坍塌所假定的是，当人们观察粒子时，会不可避免地改变粒子的状态以及该粒子与其他粒子的纠缠。这些独特的现象使得量子计算机中的数据操控明显不同于经典计算机(即，使用经典物理的现象的计算机)。因此，工业和学术界都持续关注于针对其功能接近于理论设计的量子位元所预期的新颖和改进的物理系统的搜寻。

迄今为止已经探索的用于实现量子位元的物理系统包括例如超导量子位元、硅(Si)量子点量子位元、单俘获离子量子位元、光子极化量子位元等。在量子位元的各种物理实施方式中，超导量子位元是用于构建量子计算机的有前途的候选，其中总体上，超导量子位元是指基于约瑟夫森(Josephson)效应进行操作的量子位元器件，所述约瑟夫森效应是指超电流的宏观量子现象，即，由于零电阻，电流在没有施加任何电压的情况下跨被称为约瑟夫森结的非线性电感器件无限长时间地流动。一般地针对量子位元并且特别地针对超导量子位元的一个挑战仍然是保护量子位元免于退相干(即，状态丢失，并且因此丢失量子位元原本应当保存的信息)。由于该原因，被用于构建量子电路的材料、结构和制造方法持续聚焦于减少伪(即，无意的和不期望的)两级系统(TLS)，这被认为是量子位元退相干的主要源，其中一般而言，如在量子力学中所使用的，两级(也被称为“两态”)系统是可以存在于两个独立且物理上可区分的量子态的任何量子叠加中的系统。

本公开的实施例为采用量子位元的量子电路组装件提供了改进的量子位元设计，所述量子位元使用诸如例如约瑟夫森结的一个或多个非线性电感元件以及用于耦合至其他量子位元(例如，超导量子位元)的耦合组件。本文所描述的各种量子位元设计可以帮助增加耦合强度，因此减少量子位元之间的相互作用时间，从而在实现增加的耦合强度时允许更大的设计灵活度，和/或减少或缓解伪TLS的负面影响。一种所提出的设计涉及到增加第一量子位元与耦合组件(例如，相邻量子位元上的耦合组件、集总元件电容器、集总元件谐振器，或者传输线路分段)之间以及第二量子位元与该耦合组件之间的电容，以使得这两个量子位元之间的纠缠能够快速发生。另一种设计涉及到用来耦合各个量子位元的耦合组件的末端部分处的一个或多个角的倒圆(rounding)以及量子位元器件接近于该耦合元件的对应的末端部分处的倒圆。又另一种设计涉及到改变给定量子位元的经由一个或多个非线性电感元件(例如，约瑟夫森结)互相连接的两个导电元件(这样的传导元件在下文被称作“岛”)之间的距离。这些设计中的两种或更多种的任何组合也是可能的并且处于本公开的范围之内。

为了提供往来于量子位元以及它们之间的基本上无损的连通性，在本文中所描述的各种量子电路元件的一些或全部导电部分(例如，量子位元的岛、耦合组件、读出谐振器、微波馈送线路、驱动线路、各种接地平面、约瑟夫森结的电极、以及去往这些电极的引线)可以由一种或多种超导材料所制成。然而，这些导电部分中的一些或全部可以由并非超导的导电材料所制成。在下文中，除非以其他方式指出，否则对于导电材料或电路元件的引用隐含表示了可以使用超导材料，并且反之亦然(即，对于超导体的引用隐含表示了可以使用并非超导的传导材料)。此外，任何在本文被描述为“超导的/超导材料”的材料都可以是指一种或多种材料，包括材料的合金，其在典型量子位元工作条件下表现出超导行为(例如，其在量子位元通常操作的非常低的温度下表现出超导行为)，但是其在较高温度下(例如，在室温下)则不一定表现出这样的行为。这样的材料的示例包括铝(Al)、铌(Nb)、氮化铌(NbN)、氮化钛(TiN)、氮化铌钛(NbTiN)、铟(In)，以及钼铼(MoRe)，全部这些都是在量子位元工作温度下的特定类型的超导体以及它们的合金。

尽管参考超导量子位元——特别是传子(transmon)(一种特定种类的超导量子位元)——提供了一些描述，但是本公开的至少一些教导可以应用于任何量子位元的实现，包括除传子之外的超导量子位元和/或除超导量子位元之外的量子位元，其可以采用诸如约瑟夫森结的非线性电感元件以及耦合组件，所有这些实现都处于本公开的范围之内。例如，在本文中所描述的量子电路器件组装件可以在采用Si量子点量子位元或纳米线传子的量子电路中被使用。在另一个示例中，在本文中所描述的量子电路器件组装件可以在混合半导体-超导量子电路中被使用。

在以下描述中对形成其一部分并且在其中通过图示的方式示出了可以被实践的实施例的附图进行参考。所要理解的是，可以利用其他实施例，并且可以在不脱离本公开范围的情况下进行结构或逻辑的改变。因此，以下详细描述不以限制的意义来理解。

在附图中，可以利用精确的直角和直线来示出本文描述的各种器件和组装件的示例性结构的一些示意性图示，但应当理解的是，这种示意性图示可能不反映现实生活的过程限制，当使用例如扫描电子显微镜(SEM)图像或透射电子显微镜(TEM)图像来检查本文描述的结构中的任一个时，该现实生活过程限制可能使特征看起来不那么“理想”。在实际结构的这样的图像中，可能的处理缺陷也可以是可见的，例如，材料的不完美地直的边、锥形通孔或其他开口、拐角的无意的倒圆或不同材料层的厚度的变化、结晶区内的偶然螺旋(screw)、刃型(edge)或组合位错、和/或单个原子或原子簇的偶然位错缺陷。可以存在这里未列出但在器件制造领域内常见的其他缺陷。此外，附图不一定是按比例绘制的。

可以以最有助于理解所要求保护的主题的方式将各种操作描述为依次的多个分立的动作或操作。然而，描述的次序并不应当被解释为暗示这些操作必然是次序相关的。特别地，这些操作可以不以所呈现的次序来执行。所描述的操作可以以与所描述的实施例有所不同的次序来执行。可以执行各种附加的操作，和/或可以在附加的实施例中省略所描述的操作。

出于本公开的目的，短语“A和/或B”意指(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。术语“在……之间”当关于测量范围而被使用时，包括测量范围的端点。如本文中使用的，符号“A/B/C”意指(A)、(B)和/或(C)。

该描述使用短语“在一个实施例中”或“在实施例中”，其可以各自是指相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。本公开可以使用基于视角的描述，例如“在……之上”、“在……之下”、“顶部”、“底部”和“侧面”；使用这样的描述以便于讨论，并且这样的描述不旨在限制所公开的实施例的应用。除非另外指定，用以描述共同对象的序数形容词“第一”、“第二”和“第三”等的使用仅仅指示正被是指的相同对象的不同实例，并且不旨在暗示如此描述的对象必须在时间上、空间上、按照排序或者以任何其他方式的处于所给定的顺序。

如本文所使用的术语“在……上方”、“在……下方”、“在……之间”和“在……上”是指一个材料层或组件相对于其他层或组件的相对位置。例如，在另一层上面或下面设置的一个层可以与该另一层直接接触，或可以具有一个或多个中间层。此外，在两个层之间设置的一个层可以与该两个层直接接触，或可以具有一个或多个中间层。相比而言，第二层“上”的第一层与该第二层直接接触。类似地，除非以其他方式明确声明，在两个特征之间设置的一个特征可以与邻近特征直接接触，或者可以具有一个或多个中间层。

尽管本公开可能使用单数术语“层”，但是术语“层”应当被理解成是指可以包括多个不同材料层的组装件。

在以下的详细描述中，可以使用由本领域技术人员普遍采用以将他们工作的实质传达给本领域其他技术人员的术语来描述说明性实施方式的各种方面。例如，术语“氧化物”、“碳化物”、“氮化物”等可以是指分别包含氧、碳、氮等的化合物。基于如本文所描述或如本领域中已知的特定值的上下文，术语“基本上”、“接近”、“大致”、“附近”和“大约”一般可以是指处于目标值的+/-20％内。类似地，基于如本文描述或如本领域中已知的特定值的上下文，指示各种元件的朝向的术语(例如，元件之间的“共面”、“垂直”、“正交”、“平行”或任何其他角度)一般是指处于目标值的+/－5-10％内。此外，如在本文中所使用的，指示了什么可以被认为是理想化行为的术语(例如，“超导”或“无损耗”)旨在覆盖可能不是完全理想的但是处于对于给定应用而言的可接受余量内的功能。例如，就非零电阻或者非零的量的伪TLS而言，一定程度的损耗可能是可接受的，这使得所得到的材料和结构仍可以由这些“理想化”术语所指代。预期到与可接受的损失的水平相关联的特定值随着时间而改变，同时制造精度将改进，并且容错方案可以变得对更高损耗容忍度更高，所有这些都在本公开的范围之内。

更进一步地，尽管本公开可以包括对微波信号的引用，但这仅因为当前量子位元被设计成与这样的信号一起工作，这是因为微波范围内的能量高于量子位元通常所操作的温度下的热激发。另外，用于控制和测量微波的技术是公知的。出于这些原因，量子位元的典型频率在1-10GHz中(例如在3-8GHz范围中)，以便高于热激发，但是足够低以易于微波工程。然而，有利地，因为量子位元的激发能量可以由电路元件控制，所以可以将量子位元设计成具有任何频率。因此，一般而言，量子位元可以被设计成与处于电磁频谱的其他范围中的信号一起操作，并且本公开的实施例可以被相应地修改。所有这些可替代的实现都在本公开的范围内。

量子计算和约瑟夫森结

图1提供了示例性量子电路100的示意性图示，所述量子电路例如可以包括本文所描述的任何量子电路组装件的超导量子电路。

如在图1中所示，示例性量子电路100可以包括两个或更多个量子位元102，例如超导量子位元(例如，诸如量子位元102-1和102-2之类的跟随在横线之后的参考标号指示相同或相似元件的不同实例)。超导量子位元102中的每一个可以包括一个或多个电感元件(约瑟夫森结)104。约瑟夫森结是超导量子电路中的整体构建模块，其中它们形成可以近似理论设计的量子位元的功能的量子电路元件的基础。总体上，约瑟夫森结包括由所谓的弱链接耦合的两个超导体，所述弱链接弱化了这两个超导体之间的超导性。在量子电路中，约瑟夫森结的弱链接例如可以通过提供一层纤薄的绝缘、非超导金属或半导体金属来实现，其通常被称作“障碍”或“隧道障碍”，他们是以类似层叠的部署形式夹在两层超导体之间，这两个超导体充当约瑟夫森结的第一电极和第二电极。约瑟夫森结为电路提供了非线性电感元件，并且允许量子位元成为非谐振振荡器。非谐度是由源自量子位元的第一元件和第二元件之间的总电容的充电能量与非线性电感元件(例如，约瑟夫森结)的约瑟夫森能量之间的比率所确定的。正是该非谐度允许量子位元的状态被控制在高保真度水平。除了控制非谐度之外，充电能量和约瑟夫森能量还控制量子位元频率。

一般地，当量子位元仅采用一个约瑟夫森结时，量子位元的频率基本上不能被改变而超出由设计所限定的频率，除非量子位元电容性元件之一是可调谐的。采用两个或更多个约瑟夫森结(例如，被布置在所谓的超导量子干涉器件(SQUID)中)允许控制量子位元的频率，这进而允许关于量子位元是否以及何时与量子电路的其他组件(例如，与其他量子位元)相互作用进行更好的控制。一般而言，超导量子位元的SQUID包括一对约瑟夫森结和连接一对约瑟夫森结的导电的环(通常是超导材料(即，超导环))。将某个朝向上的净磁场施加于超导量子位元的SQUID环允许对量子位元的频率进行控制。特别地，向超导量子位元的SQUID区域施加磁场通常被称为量子位元的“通量控制”，并且磁场是通过提供经过通常被称为“通量偏置线”(也被称为“通量线”或“通量线圈线”)的导电或超导线的直流(DC)或电流的脉冲来生成的。通过提供足够靠近SQUID的通量偏置线，由于经过通量偏置线的电流而生成的磁场延伸到SQUID，从而调谐量子位元频率。

转回到图1，在每个量子位元102内，一个或多个约瑟夫森结104可以直接电连接至一个或多个其他电路元件106，所述电路元件106与(多个)约瑟夫森结104相结合而形成提供多级量子系统的非线性振荡器电路，所述多级量子系统中的前两到三级定义了正常操作下的量子位元。电路元件106例如可以是分路电容器、SQUID的超导环、用于设置量子位元的整体电容的电极，和/或用于将量子位元电容性耦合至读出谐振器、耦合、或“总线”组件和直接微波驱动线路中的一个或多个或者将量子位元电磁耦合至通量偏置线的端口。

还如图1所示，示例性量子电路100通常包括多个非谐振传输线路108和多个谐振器110。非谐振传输线路108通常被用于向不同量子电路元件和组件提供微波信号，所述量子电路元件和组件例如包括用于各种量子位元的读出谐振器，并且可以被认为实现量子位元的外部读出和/或控制。例如，针对超导量子位元，非谐振传输线路108的示例包括通量偏置线路、微波线路和微波驱动线路。另一方面，谐振器110可以被视为实现量子位元的内部控制线路。对于超导量子位元，谐振器110的示例包括耦合和读出谐振器。

一般而言，量子电路的谐振器110与非谐振微波传输线路108的不同之处在于，谐振器是被有意设计成在某些条件下支持谐振振荡(即，谐振)的传输线路。相比之下，非谐振传输线路则可以类似于常规的微波传输线路，这在于它们被设计为避免谐振，尤其是在接近于在量子计算电路中所使用的任何谐振对象的谐振频率/波长的频率/波长处的谐振，所述谐振对象例如这样的非谐振线路附近的量子位元、总线谐振器、或读出谐振器。一旦制造了非谐振传输线路，它们中的一些就可能无意地支持一些谐振，但是在其设计期间，采取努力尽可能地将谐振、驻波、和反射信号最小化，以使得全部信号都可以经过这些线路被传输而没有谐振或具有尽可能小的谐振。

量子或控制元件之间的片上电容性耦合可以通过使用耦合组件来实现，所述耦合组件例如相邻量子位元上的耦合组件、集总元件电容器、集总元件谐振器、或传输线路分段。谐振器是通过采用固定边界条件所制成的传输线路分段，并且这些边界条件控制了将在用于实现谐振器的给定传输线路分段内谐振的频率/波长。为了满足针对谐振的边界条件，传输线路分段谐振器的每一端在其与地短接(例如，其中传输线路分段结构的一段电连接至接地平面)的情况下可以是节点，或者在其电容性或电感性耦合至地或另一个量子电路元件的情况下是腹点(antinode)。因此，谐振器与非谐振微波传输线路108的不同之处在于这些线路如何在相关端点终止。用于在衬底上路由信号的线路(即，非谐振传输线路108之一)通常从特定源(例如，焊盘或与源的另一种类型的电连接)延伸到特定负载(例如，接近于SQUID环的短路、量子点器件、另一个焊盘，或者到负载的另一电连接)。换句话说，非谐振传输线路108以与源、接地槽、和/或负载的直接电连接而终止。另一方面，传输线路谐振器通常由一条传输线路组成，该传输线路以两个开路(在半波长谐振器的情况下)或者开路和短路(在四分之一波长谐振器的情况下)而终止。在该情况下，针对期望的谐振频率，传输线路长度例如可以分别是微波波长除以2或除以4的倍数。然而，其他终止也是可能的，例如电容性的或电感性的终止，并且在这种情况下，支持谐振所需要的线路长度将与上文所限定的有所不同。例如，电容性终止可以被用于通过电容性相互作用而被耦合至量子位元、馈送线路、线路或者另一个谐振器的谐振器。

除了通过电容性或电感性耦合或短接的线路终止之外，为了支持谐振振荡，谐振器110的传输线路分段需要具有可以支持这样的振荡的具体长度。这就是为什么通常谐振器110可以被布局在比实际距离所需要的更长的衬底上(即，非谐振传输线路通常以可能的最紧凑的方式被布局以覆盖该距离，例如没有任何弯曲、扭动、或多余的长度，而谐振器可能需要具有弯曲、扭动，并且长于谐振器应该耦合的两个元件之间的最短距离以便足够长以支持谐振)。

与超导量子位元一起使用的一种类型的谐振器110是所谓的耦合谐振器(也被称为“总线谐振器”)，其提供了一种用于将不同的量子位元耦合在一起以便实现量子逻辑门的方式。这些类型的谐振器在概念上是类似的，并且除了耦合或“总线”谐振器仅涉及两个或更多个量子位元之间的电容性耦合，而读出谐振器则涉及两个或更多个量子位元与馈送线路之间的电容性耦合之外，其具有与读出谐振器类似的底层物理特性。耦合谐振器可以被实现为微波传输线路分段，其包括在两侧都接地的电容性或电感性连接(例如，半波长谐振器)，这导致了传输线路内的振荡(谐振)。尽管耦合谐振器的末端具有对地的开路，但是耦合谐振器的每侧通过处于合适的位置并且足够接近于量子位元而被电容性地或者电感性地耦合至相应的(即，不同的)量子位元。因为耦合谐振器的不同区域具有与相应的不同量子位元的耦合，所以两个量子位元通过耦合谐振器被耦合在一起。因此，可以采用耦合谐振器以用于实现逻辑门。

与超导量子位元一起使用的另一种类型的谐振器110是所谓的“读出谐振器”，其可以被用来读取量子位元的(多个)状态。在一些实施例中，可以为每个量子位元提供对应的读出谐振器。类似于总线耦合谐振器，读出谐振器是传输线路分段。在一个末端上，其可以具有与接地端的开路连接以及与其他量子元件或非谐振微波馈送线路的任何电容或者电感耦合的连接。在另一个末端上，读出谐振器可以具有与地的电容性连接(针对半波长谐振器)或者可以具有对地的短路(针对四分之一波长谐振器)，这也导致了传输线路内的振荡，其中所述振荡的谐振频率接近于量子位元的频率。再一次，通过电容或电感耦合，通过处于合适的位置并且足够接近于量子位元，读出谐振器被耦合至量子位元。由于读出谐振器与量子位元之间的耦合，量子位元的状态的改变导致读出谐振器的谐振频率的改变。进而，读出谐振器的谐振频率的改变可以经由连接在外部被读取，该连接通往外部电子器件，例如导线或焊料焊盘。

对于非谐振传输线路108，上文提供了通量偏置线的一些描述，并且为了简明起见而不在这里重复。一般而言，使得例如从引线焊盘或任何其他连接元件提供的电流流经通量偏置线允许调谐(即，改变)给定通量偏置线与之连接的对应量子位元102的频率。作为电流在给定的通量偏置线中流经的结果，线路周围产生了磁场。如果这样的磁场足够接近于给定量子位元102，例如通过紧挨着(足够靠近)量子位元102提供的通量偏置线的一部分，该磁场耦合到量子位元，由此改变了量子位元的能级之间的间隔。这进而改变了量子位元的频率，这是由于该频率是经由方程E＝hν(普朗克方程)而与能级之间的间隔直接相关的，其中E是能量(在该情况下是量子位元的能级之间的能量差)，h是普朗克常数，并且ν是频率(在该情况下是量子位元的频率)。如该方程所说明的，如果E改变，则ν改变。可以沿着每条通量线向下发送不同的电流和电流脉冲，从而允许对各个量子位元的独立调谐。

通常而言，可以控制量子位元频率以便使得频率更接近或更远离另一个谐振项目，例如耦合谐振器或经耦合的邻近量子位元，从而实现多量子位元相互作用，如在特定设定中可能期望的那样。

例如，如果期望第一量子位元102-1和第二量子位元102-2经由连接这些量子位元的耦合谐振器(即，谐振器110的示例)而相互作用，则这两个量子位元102都可能需要被调谐为处于几乎相同的频率或者等于或几乎等于非谐度的去谐。这样的两个量子位元可以相互作用的一种方式是，如果第一量子位元102-1的频率被调谐得非常接近于耦合谐振器的谐振频率，则第一量子位元在处于激发状态时可以通过发射光子向下弛豫(relax)回到基态(类似于被激发的原子弛豫的方式)，这将在耦合谐振器内谐振。如果第二量子位元102-2也处于该能量处(即，如果第二量子位元的频率也被调谐得非常靠近于耦合谐振器的谐振频率)，则其可以经由耦合了这两个量子位元的耦合谐振器来吸收从第一量子位元发射的光子，并且从其基态被激发至激发状态。因此，两个量子位元相互作用或纠缠在一起，这在于一个量子位元的状态是由另一个量子位元的状态控制的。在其他场景中，两个量子位元可以经由虚光子的交换相互作用，其中量子位元不必被调谐成彼此处于相同的频率处。一般而言，两个或更多个量子位元可以被配置为通过将它们的频率调谐到特定值或范围而彼此相互作用。

另一方面，有时可以期望由耦合谐振器所耦合的两个量子位元不相互作用，即所述量子位元是独立的。在该情况下，通过借助于控制在合适的通量偏置线中的电流将磁通量施加到一个量子位元，有可能引起该量子位元的频率充分改变以使得其所发射的光子不再具有用于经由通过总线的虚光子传输而在耦合谐振器上或在相邻量子位元上发生谐振。如果没有针对这样的频率去谐的光子地方，则量子位元将更好地与其周围环境隔离，并且将在其当前状态长久存活。因此，一般而言，两个或更多个量子位元可以被配置为通过将它们的频率调谐到具体数值或范围来减少彼此的相互作用。

每个量子位元102的(多个)状态可以通过谐振器110的其对应的读出谐振器来读取。如下文所解释的，量子位元102的状态引起相关联的读出谐振器中的谐振频率的偏移。接着，可以使用其与馈送线路的耦合来读出谐振频率中的该偏移。为了该目的，可以针对每个量子位元提供个体的读出谐振器。如上文描述的，读出谐振器可以是传输线路分段，其包括在一侧上与地的电容性连接，并且在另一侧或者与地短接(针对四分之一波长谐振器)或者具有与地的电容性连接(对于半波长谐振器)，这引起取决于近端量子位元的状态的传输线路内的振荡(谐振)。当量子位元被实现为传子时，读出谐振器可以通过处于合适位置并且足够接近于量子位元——更具体地处于合适位置且足够接近于电容且足够接近于电容性地耦合至读出谐振器的量子位元102的第一元件(或“岛”)——而耦合至其对应的量子位元102。由于读出谐振器与量子位元之间的耦合，量子位元的状态的改变引起读出谐振器的谐振频率的改变。进而，通过确保读出谐振器是足够接近于对应的微波馈送线路的，读出谐振器的谐振频率的改变引起微波馈送线路的传输系数的改变，这可以在外部被检测。

耦合谐振器——或更一般地，耦合组件——允许将不同的量子位元耦合在一起，例如如上文所描述的，以便实现量子逻辑门。耦合组件可以包括邻近量子位元上的耦合组件、集总元件电容器、集总元件谐振器、或传输线路分段。耦合传输线路分段(例如，耦合谐振器或总线谐振器)与读出谐振器类似，这在于其是包括与两侧上的各种对象(例如，量子位元、地等)的电容性连接的传输线路分段(即，半波长谐振器)，这也引起在耦合谐振器内的振荡。耦合组件中的每侧/端通过处于合适的位置并且足够接近于量子位元(即在量子位元被实现为传子时足够接近于电容性地耦合至耦合组件的量子位元的第一元件(或“岛”))而被耦合(同样是电容性地或电感性地)至相应的量子位元。因为给定的耦合组件的每侧具有与相应的不同量子位元的耦合，所以两个量子位元通过耦合组件被耦合在一起。因此，可以采用耦合组件以便实施多量子位元相互作用。

在一些实现中，微波线路不仅如上文描述的那样可以被用来读出量子位元的状态，还可以被用来控制量子位元的状态。当单个微波线路被用于该目的时，线路以半双工模式操作，其中在某些时候，其被配置为读出量子位元的状态，而在其他时候，其则被配置为控制量子位元的状态。在其他实现中，微波线路可以仅被用来读出量子位元的状态，如上文描述的那样，而单独的驱动线路可以被用来控制量子位元的状态。在这样的实现中，用于读出的微波线路可以被称为读出线路，而用于控制量子位元的状态的微波线路可以被称为驱动线路。驱动线路可以通过向量子位元提供以量子位元频率的微波脉冲来控制它们的相应量子位元102的状态，该微波脉冲进而刺激(即，触发)量子位元的状态之间的跃迁。通过改变该脉冲的长度，可以刺激部分跃迁，从而给出量子位元的状态的叠加。

例如上文所描述的通量偏置线路、微波线路、读出线路、驱动线路、耦合组件、以及读出谐振器共同形成用于支持微波信号的传播的互连。另外，用于在不同量子电路元件和组件之间提供直接电互连的任何其他连接也都可以被称作互连，例如，从约瑟夫森结的电极到电容器板面或者SQUID的超导环的连接或者用于均衡两个接地线上的静电电势的特定传输线的两条接地线之间的连接。更进一步地，术语“互连”也可以用于指代在量子电路元件和组件与非量子电路元件(其也可以在量子电路中提供)之间的电互连的元件，以及指代在量子电路中提供的非量子电路元件之间的电互连。可以在量子电路中提供的非量子电路元件的示例包括各种模拟和/或数字系统，例如模数转换器、混频器、多路复用器、放大器等。

在各种实施例中，在诸如量子电路100之类的量子电路中所包括的支持电路的各种传导性电路元件可以具有不同的形状和布局。一般地，如本文在信号线路或传输线路的上下文中所使用的术语“线路”并非暗示直线，除非明确这样提及。例如，一些谐振或非谐振传输线路或者其部分(例如，谐振或非谐振传输线路的导体带)可以包括较多的弯曲、扭动和转弯，而其他谐振或非谐振传输线路或者其部分则可以包括较少的弯曲、扭动和转弯，并且一些传输线路或者其部分可以包括基本上直的线路。在图1中所示的量子位元102以及非谐振传输线路108和谐振器110中的至少一些可以根据在本文中所描述的改进的布局设计来实现。

量子电路100的量子位元102、非谐振传输线路108、和谐振器110可以在衬底(图1中未示出)上面、上方被提供，或者至少部分被嵌入在衬底中。该衬底可以是适于实现本文所描述的量子电路组装件的任何衬底。在一种实现中，该衬底可以是晶体衬底，例如但不限于硅衬底或蓝宝石衬底，并且可以作为晶圆或其一部分来提供。在其他实现中，衬底可以是非晶体的。一般而言，提供了优于可能的缺点(例如，伪TLS的负面影响)的足够优势(例如，足够好的电隔离和/或应用已知制造和处理技术的能力)和可以用作在其上可以构建量子电路的基础的任何材料落入本公开的精神和范围内。衬底的另外的示例包括绝缘体上硅(SOI)衬底、III-V衬底、和石英衬底。

在各种实施例中，量子电路(例如，在图1中所示出的量子电路)可以用于实现与量子集成电路(IC)相关联的组件。这样的组件可以包括安装在量子IC上或嵌入在量子IC中的那些组件，或者连接到量子IC的那些组件。量子IC可以是模拟的或数字的，并且可以在量子系统内或与量子系统相关联的许多应用中使用，例如，量子处理器、量子放大器、量子传感器等，这取决于与IC相关联的组件。可以采用IC作为芯片组的部分，以用于在量子系统中执行一种或多种相关功能。

改进的布局设计

如上文简要概括的，本文所描述的布局设计可以被视为三种不同的概念：1)增加第一量子位元和耦合组件之间的电容以便减少门限/耦合时间，2)耦合组件的一个或多个末端处的一个或多个角的倒圆以及量子位元上的对应分段，以及3)改变超导量子位元的岛之间的距离。在各个实施例中，这三种概念可以——但并非必然——以任何方式互相组合。现在将参考图2和3来描述这些概念，所述图2和3图示了根据本公开的各种实施例的量子电路的示例性布局设计，其中个体超导量子位元具有四个最接近邻居。然而，所要理解的是，在本文中所提供的描述同样能够应用于其量子位元具有任何其他数量(任何一个或多个)的最接近邻居的量子电路组装件，并且术语“最接近邻居”是指可以距给定量子位元不同距离的邻居，只要它们相比于其他量子位元更加高度电容性耦合至该给定量子位元。

在图2和图3两者中，灰色部分图示了从电超导材料(其可以包括任何一种或多种材料，作为示例，例如上文所列举的超导材料)形成图案的元件，而白色部分则图示了绝缘材料的部分，例如衬底中通过去除超导材料而被暴露的部分。

在图2和图3中的每一个的底部处，图示了示例性的坐标系统x-y-z，以使得在本文中所描述的各种维度可以指代该维度沿着其被测量的特定轴线x、y或z。图2和3中的每个的示图位于这样的坐标系统的x-y平面。

图2图示了量子电路组装件200，其示出了超导量子位元器件202。量子位元器件202可以被视为包括由超导材料所制成的两个岛，它们在图2中被示为第一岛204-1和第二岛204-2。两个岛204中的每一个具有到至少一个非线性电感元件(例如，约瑟夫森结)的直接电连接，但是在图2中，这两个岛中的每一个被示为具有到SQUID 206(在图2中示意性地被示为环路，其表示SQUID的超导环)的直接电连接。以该方式，第一岛204-1和第二岛204-2经由诸如约瑟夫森结之类的一个或多个非线性电感元件互相连接，例如经由SQUID 206。

岛204-1和204-2的各个部分在图2中利用其自己的附图标记进行标注以便将它们的功能与其他部分加以区分。例如，岛204-1和204-2中的每一个包括部分208，其用于例如在传输线路分段所形成的耦合谐振器210的情况下电容性地耦合至相应耦合组件的末端部分。因此，图2图示了电容性耦合至第一耦合谐振器210-1的第一岛204-1的部分208-1，电容性耦合至第二耦合谐振器210-2的第一岛204-1的部分208-2，电容性耦合至第三耦合谐振器210-3的第二岛204-2的部分208-3，以及电容性耦合至第四耦合谐振器210-4的第二岛204-2的部分208-4。耦合谐振器210中的每个可以将量子位元202耦合至个体的其他超导量子位元(这些另外的量子位元没有在图2的视图中被示出)，并且可以实现上文所描述的谐振器110的耦合谐振器。

图2中还示出了岛204-1和204-2中的每个的部分212，这些部分对于岛204-1和204-2之间的电容提供了最大贡献(因为与岛204的其他部分相比，部分212彼此相对且彼此最为接近)。因此，图2图示了第一岛204-1的部分212-1与第二岛204-2的部分212-2相对。在图2中所示的实施例中，这两个部分212-1和212-2之间的距离(即，沿在图2-3中所示的坐标系中的y轴测量的维度)跨这些相对部分基本上相同。例如，在各个实施例中，部分212-1和212-2之间的距离可以处于大约20和200微米(μm)之间，包括其中所有的数值和范围，例如处于大约20和100μm之间，或者处于大约30和60μm之间。然而，在其他实施例中，该距离可以有所变化，例如在图3中所示的那样。

图2还图示了电容性耦合至第一岛204-1的部分216-1的读出谐振器214。读出谐振器可以是以上所描述的谐振器110的读出谐振器。为了对称，如图2所示，在一些实施例中，第二岛204-2也可以具有类似的部分216-2，其可以耦合至微波驱动线222以用于控制量子位元的状态。

图2还图示了在SOUID 206附近提供的通量偏置线路218以便调谐量子位元202的频率，如上文参考图1所描述的。通量偏置线路218可以是上文所描述的非谐振传输线路108的通量偏置线路。最后，图2还图示了接地面220，即量子位元202周围连接至接地端或者一些其他基准电势的导电(优选地超导)材料的部分。

本文所描述的量子位元设计的第一概念，即增加第一量子位元和耦合组件(其也可以被称作“总线”或“耦合”组件，并且例如可以是耦合谐振器)之间的电容以便减少门限或耦合时间，是基于以下洞察的：给定量子位元设计具有与约瑟夫森结电平行的某个总电容由此形成非线性LC电路，量子位元的总电容是个体电容的组合，并且量子位元频率是该总电容、约瑟夫森能量、和量子位元非谐度的函数。为了在传子体系中操作超导量子位元，总电容的充电能量应当基本上大于(例如，大10至40倍)该量子位元中所采用的一个或多个约瑟夫森结的约瑟夫森能量。因此，为了以某个频率或者例如3和8GHz之间的频率范围来操作例如量子位元202的传子量子位元，总电容应当在某一范围之内，其可以被称为总电容的“预算”。该预算包括例如第一岛204-1和第二岛204-2之间的电容——其最大部分归因于部分212-1和212-2彼此相对，岛204的各个部分与接地面220之间的电容，耦合谐振器210与量子位元202的相应部分208之间的电容，耦合谐振器210与接地面220之间的电容，以及所有这些对象与量子位元平面上方或下方的任何其他金属对象之间的电容。在对于总电容预算有所贡献的这些各种电容之中，常规地，量子位元的第一岛和第二岛之间的电容是主导性的。相比之下，在本文中所描述的量子位元设计的第一概念所基于的认识在于，在保持充电能量、非谐度、和总电容以及因此还保持量子位元频率基本上相似的同时，该电容可以被减小以使得量子位元的部分与一个或多个耦合组件之间的电容可以有所增加。增加量子位元的部分与将量子位元耦合至另一个量子位元的耦合组件之间的电容缩短了用来纠缠两个量子位元所用的时间。作为结果，这两个量子位元在它们中的一个或两个退相关之前有时间相互作用的机会可以有所增加，这产生实现这样的设计和布局的量子器件的改进的操作。由此，在本公开的一些实施例中，耦合组件与电容性耦合至该耦合组件的量子位元的部分之间的电容(其可以被称作“C_bus”)可以大于该量子位元的两个岛之间的电容(其可以被称作“C_island”)，例如，耦合谐振器210-1与第一岛204-1的部分208之间的电容(或者类似地，任何另外一个耦合谐振器210中的任何其他一个与第一岛或第二岛的对应部分208之间的电容)可以大于第一岛204-1与第二岛204-2之间的电容。例如，在一些实施例中，C_bus可以大于大约2·C_island，例如大于大约3·C_island，或者大于大约10·C_island。

一种增大电容C_bus的方式可以是增加耦合谐振器的一部分面对量子位元的对应部分的面积，这例如可以通过修改这些部分的几何形状以引入转弯和扭动来实现，作为示例，例如具有互锁拼图片形状的电容器或梳状电容器的情况。在图2所示的布局设计中示意性图示了梳状几何形状，其中量子位元202的部分208被示为形成梳状电容器，其具有与这样的部分最为接近的对应的耦合谐振器210的末端。尽管图2将每个这样的梳状电容器图示为在相应部分208的侧方具有两个手指并且在对应的耦合谐振器210的末端侧具有三个手指，但是在其他实施例中，可以使用梳状电容器的任何其他手指数量。此外，关于图2所提供的描述等同地适用于其中耦合至量子位元202的相应部分208的任何耦合电容器的部分的形状是曲折的(即，遵循蜿蜒进程，或者包括多个凸出和凹进部分)并且与部分208的形状共形的任何实施例，这两个部分(即，任何耦合谐振器210的部分和相应的部分208)被狭缝所隔开以便形成具有互锁的拼图片形状的电容器，例如具有一个或多个倒圆的角的梳状电容器。耦合组件和量子位元的部分的一般互锁的拼图片形状在图4所示的量子电路组装件中被图示，其包括与在图2和/或3中所示的那些相似的元件，这些元件因此不被详细描述。另外地，关于图2所提供的描述也适用于其中该区域以及因此电容C_bus通过采用并行板面几何形状而有所增加的实施例，其中量子位元202的部分208和对应的耦合谐振器210的末端处于互相平行但是被狭缝互相隔开的不同平面中，从而形成了平行板电容器。这些实施例中的一个或多个的任何组合可以被应用以根据在本文中所描述的原理来增加电容C_bus，并且因此处于本公开的范围之内。如本领域已知的其他增加电容的方式也处于本公开的范围之内，例如增大衬底材料的介电常数。

一种减小电容C_island的方式可以是使得互相面对的部分212-1和212-2更小，即减小彼此相对的部分的面积。在一些实施例中，部分212-1和212-2中的至少一个的长度(即，沿图2和3中所示出的坐标系的x轴测量的维度)可以处于大约1和500μm之间，包括其中所有的数值和范围，例如处于大约50和150μm之间，或者处于大约80和120μm之间。另一种方式可以是将部分212-1和212-2布置为进一步相互远离。可以应用如本领域已知的减小电容的其他方式(例如，减小衬底材料的介电常数，和/或通过控制衬底的蚀刻来去除衬底材料(例如，使用深度反应离子蚀刻(DRIE)技术))以根据在本文中所描述的原理而减小电容C_island并且因此处于本公开的范围之内，

在为了不实质性影响量子位元谐振频率或非谐度而通过增加电容C_bus来减少第一量子位元和第二量子位元之间的门限或耦合时间时，可以实现量子位元202的一个或多个部分与接地端220之间的电容(其可以被称作C_ground)的伴随减小，从而跨耦合至非线性电感元件的量子位元的两个岛实现基本上相似的总电容。例如，在一些实施例中，可以使得电容C_ground小于C_island，例如可以使得第一岛204-1或第二岛204-2的一个或多个部分与接地平面220的相对部分之间的电容小于耦合谐振器210-1与第一岛204-1的部分208-1之间的电容(或者类似地，任何另外一个耦合谐振器210与第一岛或第二岛的对应部分208之间的电容)。减小电容C_ground的一种方式可以是增加量子位元202的各个传导元件与接地端220之间的距离。如本领域已知的其他减小电容的方式可以被应用以根据本文所描述的原理而减小电容C_ground并且因此处于本公开的范围之内，例如减小衬底材料的介电常数，例如通过DRIE过程局部去除衬底材料。

尽管量子电路装配件200的布局设计已经提供了优于量子位元的常规布局设计的实质性优势，但是可以进行另外的改进。一种这样的改进是基于本公开的发明人的以下领悟：具有量子位元202的传导元件和/或量子位元202附近的传导元件(例如，耦合谐振器)的相对尖锐的角可能不是最优的，因为传导元件的尖锐的角/角度可以产生集中在它们周围的电场的高数值。金属/电介质或金属/空气界面处的较高的电场集中度会由于界面杂质而增加损耗，因此可能降低谐振器质量因数和量子位元退相干时间。该领悟成为了用于改进在本文中所描述的量子位元的布局设计的第二概念的基础，其尽管没有在图2中特别示出，但是可以参考图2进行解释。也就是说，根据这一概念，耦合组件的末端部分(例如，耦合谐振器210的末端)处的一个或多个角可以被弯曲，例如被倒圆。例如，在一些实施例中，在图2中被示为基本上为90度角的耦合谐振器210-1(以及其他耦合谐振器210)的一个或多个角可以被弯曲，例如被倒圆。为了保持耦合谐振器210的末端部分的每个点与量子位元202的对应部分208之间基本上相同的距离，对应部分208的角也可以被弯曲，从而遵循耦合谐振器的圆角部分的形状。例如，在被弯曲/倒圆时产生凸出形状的耦合谐振器210的每个部分的角可以与被形成凹进的量子位元202的部分208的对应部分的角互补，其维度和曲率与突出弯曲部分的维度和曲率互补。在各个实施例中，耦合谐振器210的末端的每个弯曲部分的至少一部分可以通过具有相互成角度的多个直线部分来实现(即，这样的弯曲部分将不具有圆形/椭圆形状，而是具有近似圆形/椭圆形状的多条直线的形状)。在一些实施例中，由传导材料制成的量子位元202的弯曲部分的曲率半径以及耦合谐振器210的末端的弯曲部分(特别是在耦合谐振器210的末端部分处提供的梳状电容器的弯曲手指)的曲率半径可以具有大于量子位元操作频率下的自由空间波长的大约l/100000的半径(例如，针对6GHz的量子位元频率，自由空间波长为50毫米(mm)，并且因此，该半径可以大于50mm/100000＝0.5微米(μm))。在各个实施例中，在量子电路组装件中所提供的弯曲部分的至少80％可以具有这样的曲率。

如下文所解释的，通过将锐利的角倒圆掉来减少电场在伪TLS方面对于超导量子位元是特别有利的。

超导量子位元中的损耗以及因此的退相干的一个主要来源被认为归因于量子位元周围区域中的伪TLS，例如可能没有高度结晶的电介质材料中的TLS，作为示例，例如在其上构建量子电路的衬底。这些TLS被认为是可以在两个空间状态间打通的电子或离子，其或者由衬底的晶体结构中的缺陷所导致或者是通过诸如羟基(OH-)族群的极性杂质所导致。伪TLS如何在量子位元中引起退相干的一种机制是基于以下想法的：如果TLS接近于量子位元并且与量子位元形成谐振(即，当伪TLS的频率接近于量子位元的频率时)，它们会与其耦合。当发生该情况时，伪TLS和量子位元以量子位元所发射并且被伪TLS吸收的光子的形式交换能量，并且可以被视为具有某种组合能量的伪TLS-量子位元系统。当这样的TLS-量子位元系统的组合能量通过从伪TLS的光子发射而衰减时，该TLS-量子位元系统发生弛豫，以引起量子位元的退相干。通过这种机制导致量子位元退相干的伪TLS可以存在于超导材料的表面(即，存在于超导体-空气界面的TLS)，存在于衬底与量子位元的超导层部分之间的界面处，和/或存在于衬底与空气之间的界面处。在电磁场集中度较高的区域，认为该问题变得更加严重，所述区域通常是金属/电介质界面处的锐利角/角度周围的区域(即，处于支持电路的导电材料与衬底的电介质材料或者空气的界面处)。因此，将角倒圆可以降低电磁场的集中度，并且由此改善(增加)超导量子位元的相干时间。在图3中所示的量子电路组装件300图示了这样的圆角的示例。

图3图示了量子电路组装件300，其示出了超导量子位元器件302。量子位元器件302在其所包括的部分方面类似于图2中所示的器件202，因此除非以另外指出，否则关于图2中所示的量子电路组装件提供的描述和考虑能够应用于图3中所示的量子电路组装件。例如，量子器件302可以被视为包括由超导材料制成的两个岛，它们在图3中被示为第一岛304-1和第二岛304-2。两个岛304中的每一个具有与至少一个约瑟夫森结的直接电连接，但是在图3中，这两个岛中的每一个被示为具有到SQUID 306(在图3中示意性地被示为环，以表示SQUID的超导环)的直接电连接。以该方式，第一岛304-1和第二岛304-2经由一个或多个约瑟夫森结(例如，经由SQUID306)互相连接。

类似于图2，岛304-1和304-2的各个部分在图3中利用它们自己的附图标记进行标注以便将它们的功能与其他部分加以区分。例如，岛304-1和304-2中的每一个包括部分308，其例如耦合谐振器310的情况下被用来电容性耦合至相应耦合组件的末端部分。因此，图3图示了电容性耦合至第一耦合谐振器310-1的第一岛304-1的部分308-1，电容性耦合至第二耦合谐振器310-2的第一岛304-1的部分308-2，电容性耦合至第三耦合谐振器310-3的第二岛304-2的部分308-3，以及电容性耦合至第四耦合谐振器310-4的第二岛304-2的部分308-4。耦合谐振器310中的每个可以将量子位元302耦合至个体的其他超导量子位元(这些另外的量子位元没有在图3的视图中示出)，并且可以实现上文所描述的谐振器110的耦合谐振器。

图3还示出了岛304-1和304-2中的每一个彼此相对。因此，图3图示了第一岛304-1的部分312-1与第二岛304-2的部分312-2相对。尽管在图2所示的布局设计中，这样的部分之间的距离基本上相同，但是在图3所示的实施例中，部分312-1和312-2之间的距离(即，沿图2-3中所示坐标系中的y轴测量的维度)有所变化。也就是说，在图3所示的示例中，该距离在用箭头A示出了该距离的量子位元器件的区域中最小，并且在用箭头B示出了该距离的区域中最大。在一些实施例中，第一岛304-1和第二岛304-2之间的距离(也就是互相相对的第一岛和第二岛的部分312之间的距离)可以以至少大约1.2的因数而变化，包括其中所有的数值和范围，例如以1.5和10之间的因数变化，或者以1.5和5之间的因数变化。改变量子位元的两个岛的相对部分之间的距离可以在实现有所减少的耦合时间时允许更大的设计灵活度，和/或减少或缓解伪TLS的负面影响。如上文所描述的，图3的示例图示了耦合谐振器310的弯曲的(例如，倒圆的)角以及第一岛和第二岛304的相对部分208的对应的弯曲的角。然而，在其他实施例中，如图3的示例中所示的距离变化可以在也如该图中所示的那样没有将角倒圆的情况下被实现(即，角可以保持相对锐利，例如如图2中所示)。类似地，在没有如图3所示的那样将角倒圆的情况下，如图3所示的部分312之间的距离变化可以应用于图2所示的示例。

图3还图示了电容性耦合至第一岛304-1的部分316-1的读出谐振器314。读出谐振器可以是以上所描述的耦合至第一岛304-1的谐振器110的读出谐振器，并且图3中所示的微波驱动线路322可以与第二岛304-2耦合，尽管在可替换实施例中，读出谐振器314和微波驱动线路322的位置可以互换。图3进一步图示了在SOUID 306附近提供的通量偏置线路318以便调谐量子位元302的频率，如上文参考图1所描述的。如同图2的情形，这些电容性耦合的组件中的任一个都可以在量子位元平面中耦合，如图所示，在量子位元平面上方或者在量子位元平面下方。通量偏置线路318可以是非谐振传输线路108的通量偏置线，并且还如上文参考图2所描述的可以处于量子位元平面之中、上方、和下方。最后，图3还图示了接地面320，即量子位元302周围连接至接地端或者一些其他基准电势的导电(优选地超导)材料的部分。在一些情况下，接地面电容的某些分区可以被定位在量子平面之中、上方、或下方。

变化形式和实现

图2和3中所示的量子电路组装件可以发生显著变化以实现等同或相似的结果，并且因此不应当被理解为是根据本文所描述的三种所提出布局设计概念中任何一种的量子电路组装件仅有的可能的实现。特别地，在图2和图3中所示的量子位元电路组装件不应当被理解为根据在本文中所描述的第一布局设计概念的量子电路组装件仅有的可能实现，其中，耦合组件与两个岛之一的一部分之间的电容大于两个岛之间的电容。另外，在图2和图3中所示的量子电路组装件不应当被理解为是根据本文所描述的第二布局设计概念的量子电路组装件仅有的可能的实现，其中，耦合组件的一个或多个端点部分和量子位元上的对应分段处的一个或多个角被倒圆。此外，图2和图3中所示的量子位元电路组装件不应当被理解为根据本文所描述的第三布局设计概念的量子电路组装件仅有的可能的实现，其中，岛之间的距离有所变化。本公开的实施例的可能的变型和实现中的一些相比于在图2和3中所示出的那些与对这些图的说明一起在上文被描述，并且在下文列出一些其他可能的变型和实现。然而，利用本文所描述的一种或多种布局设计概念的变型和实现中的任何一种都处于本公开的范围之内。

尽管图2和3图示了其中个体超导量子位元具有四个最接近邻居的量子位元电路组装件的示例性布局设计，但是在其他实施例中，可以实现任何其他数量的最接近邻居的量子位元，例如在图2和3中所示的量子位元器件，并且本文所描述的这样的器件的各种其他实施例可以使用如本文所描述的至少一些耦合组件而耦合至3个或更多个最接近邻居的量子位元器件中的任何数量。

尽管图2和3图示了在SQUID中实现两个约瑟夫森结的量子电路组装件的示例性布局设计，但是本文所提供的描述同样能够应用于其中超导量子位元仅实现一个约瑟夫森结而没有SQUID的量子电路组装件，或者能够应用于其中第一岛和第二岛通过一个或多个非线性电感元件互相耦合的量子电路组装件。

尽管图2和3图示了其中第一岛和第二岛中的任何一个都不连接至接地端的量子电路组装件的示例性布局设计，即图2和3中所示的岛是两个与接地端隔离的岛，但是在其他实施例中，可以仅有一个与接地端隔离的岛。因此，一般地，关于图2和3所提供的描述以及本文所描述的这些附图的各种其他实施例能够应用于两种场景。在第一场景中，第一岛和第二岛中的任何一个都不连接至接地端，并且存在为岛提供接地端隔离的单独的接地端元件(例如，诸如接地平面220、320之类的接地平面)(即，本文所描述的两个岛是两个与接地端隔离的岛)。在第二场景中，这里所提及的第一岛或第二岛之一被连接至接地端——例如，如图2和3所示的第一岛和第二岛204/304被电短接在一起从而形成一个与接地端隔离的岛，第二“岛”则是诸如接地平面220、320之类的接地平面，并且这样新的第一岛和第二岛经由一个或多个非线性电感元件互相耦合(即，该单一的与接地端隔离的岛将经由一个或多个非线性电感元件(例如，经由SQUID环206/306)连接至作为第二岛的周围接地平面)。在这样的场景中，该单一的与接地端隔离的岛和接地平面之间的总电容将与充电能量相关，并且因此与如上文所描述的总电容预算相关。

针对图2和3中的每一个，微波驱动线222/322和读出谐振器214/314两者不需要如这些附图中所示的那样在与量子位元岛相同的平面中电容性耦合，而是可以可替换地通过如上文针对耦合总线谐振器所描述的那样通过平面外的平行板电容几何形状进行耦合。

另外，通量偏置线路218/318不需要如图2和3中所示的那样处于与量子位元岛相同的平面，而是可以位于与量子位元平面z值不同的平面上(在其上方或下方)。

制造方法

可以使用任何合适的技术来制造如本文所讨论的各种量子电路组装件。例如，图5提供了一种这样的方法的流程图，其是用于制造具有根据本文所描述的布局设计来布置的量子位元的量子电路组装件的方法500。方法500的各种操作可以参考上文讨论的一些具体示例性实施例来说明，但是方法500可以被用来制造具有根据本文所描述的任何设计来布置的量子位元的任何量子电路组装件。

尽管每次一个地并且以特定次序图示了方法500的操作，但是可以以任何合适的次序执行并且根据需要来重复所述操作。例如，可以并行执行一个或多个操作以基本上同时制造多个如本文所描述的量子位元器件组装件。在另一示例中，可以以不同的次序执行操作以反映出量子位元器件组件的架构，具有根据本文所描述的任何布局设计布置的超导量子位元的一个或多个量子电路组装件要被包括在所述架构之中。此外，制造方法500可以包括没有在图5中具体示出的其他操作，作为示例，例如本领域已知的各种清理操作。例如，在一些实施例中，可以在本文中描述的方法500的工艺中的任何工艺之前、期间和/或之后清理衬底，例如以去除表面结合的氧化物、有机、和/或金属污染物以及表面下污染。在一些实施例中，可以使用例如化学溶液(诸如过氧化物)、和/或利用与臭氧组合的紫外(UV)辐射、和/或对表面进行氧化(例如，使用热氧化)然后移除氧化物(例如，使用氢氟酸(HF))来实行清洁。

方法500可以以过程502开始，其中在衬底上沉积一种或多种导电(优选为超导)材料的分层。用于沉积这样的分层的沉积技术包括原子层沉积(ALD)、物理气相沉积(PVD)(例如，蒸发沉积、磁控溅射、或电子束沉积)、化学气相沉积(CVD)，或者电镀。

该方法接着可以以过程504和506继续进行，其可以以任何顺序来执行并且不一定采用图5所示的顺序。

在过程504中，在过程502中被沉积在衬底上的分层被图案化以形成超导结构，例如第一量子位元器件的第一元件和第二元件，以及耦合组件，其被配置为电容性耦合至该第一元件的一部分以使得该耦合组件与该第一元件的该部分之间的电容大于该第一元件与第二元件之间的电容。图案化技术的示例包括光刻或电子波束(电子束)或光学图案化，其可以与干法蚀刻(例如，射频(RF)反应离子蚀刻(RIE)或电感耦合等离子体(ICP)RIE)相结合，以将导电材料的分层图案化为针对给定实现所指定的几何形状的结构，例如以形成如本文所描述的岛204/304、耦合组件210/310、以及接地平面220/320。

在过程506中，第一量子位元器件的一个或多个非线性电感元件可以被形成，以使得第一元件和第二元件中的每一个都电连接至所述一个或多个非线性电感元件。用于提供量子电路的非线性电感元件的各种方法是已知的，例如用来形成约瑟夫森结的双角度阴影蒸发法，所有这些都处于本公开的范围之内。

尽管没有在图5中特别示出，但方法500还可以包括移除该分层在至少第一元件周围的一个或多个部分，直到第一元件和接地元件之间的电容或者第一元件和第二元件之间的电容小于耦合元件和第一元件的该部分之间的电容为止，其中，该接地元件是该分层中直接电连接至接地电位的图案化部分。

示例性量子位元器件

具有以如上文所描述的布局进行部署的超导量子位元的量子电路组装件/结构可以被包括在任何种类的量子位元器件或量子处理器件/结构中。在图6A-6B、7和8中图示了这样的器件/结构的一些示例。

图6A-6B是根据本公开的一些实施例的晶圆1100和可以由晶圆1100形成的管芯1102的俯视图。管芯1102可以包括具有根据本文所描述的各种布局设计来布置的量子位元器件的任何量子电路组装件，例如量子电路组装件200或300，如本文所描述的这些组装件的任何另外的实施例(例如，如图2-4中所示但是具有不同数量的最接近邻居量子位元的量子电路组装件，如图2所示但是耦合谐振器的末端部分具有圆角的量子电路组装件，如图2所示但是在岛之间具有变化的距离的量子电路组装件，如图3所示但是没有具有圆角的耦合谐振器的末端部分的量子电路组装件，等等)，或者这些组装件的任意组合。晶圆1100可以包括半导体材料，并且可以包括一个或多个管芯1102，该管芯1102具有形成在晶圆1100的表面上的常规元件和量子电路器件元件。每个管芯1102可以是半导体产品的重复单元，其包括任何适合的常规器件和/或量子电路量子位元器件。在完成半导体产品的制造之后，晶圆1100可以经历单颗化(singulation)工艺，在该工艺中管芯1102中的每一个彼此分离，以提供半导体产品的分立的“芯片”。管芯1102可以包括具有根据本文所描述的任何布局设计进行部署的量子位元的一个或多个量子电路，以及其他IC组件。在一些实施例中，晶圆1100或管芯1102可以包括存储器器件(例如，静态随机存取存储器(SRAM)器件)、逻辑器件(例如，AND、OR、NAND、或NOR门)或任何其他合适的电路元件。这些器件中的多个器件可以被组合在单个管芯1102上。例如，由多个存储器器件形成的存储器阵列可以被形成在与处理器件(例如，图8的处理器件2002)或被配置成将信息存储在存储器器件中或执行被存储在存储器阵列中的指令的其他逻辑相同的管芯1102上。

图7是可以包括在本文中公开的量子位元器件封装中的任何量子位元器件封装的器件组装件1200的横截面侧视图。器件组装件1200包括被布置在电路板1202上的多个组件。器件组装件1200可以包括被布置在电路板1202的第一面1240和电路板1202的相对的第二面1242上的组件；一般地，组件可以被布置在一个或两个面1240和1242上。

在一些实施例中，电路板1202可以是印刷电路板(PCB)，该印刷电路板包括由电介质材料的层彼此分离并且由导电通孔互连的多个金属层。可以以期望的电路图案形成金属层中的任何一个或多个以在耦合到电路板1202的组件之间路由电信号(可选地结合其他金属层)。组件或层之间的信号传输可以利用低阻抗DC连接进行或者通过面内(in-plane)或面外(out-of-plane)电容连接来进行。在其他实施例中，电路板1202可以是封装衬底或柔性板。

在图7中所图示的IC器件组装件1200可以包括由耦合组件1216耦合到电路板1202的第一面1240的中介层上封装结构1236。耦合组件1216可以将中介层上封装结构1236以电和机械的方式耦合到电路板1202，并且可以包括焊球(如在图7中示出的)、插槽的凸形和凹形部分、粘附剂、底部填充材料和/或任何其他合适的电和/或机械耦合结构。耦合组件1216可以包括可能没有机械接触的其他形式的电连接，例如平行板电容器或电感器，其可以在没有机械或DC连接的情况下允许组件之间的高频连接。

中介层上封装结构1236可以包括由耦合组件1218耦合到中介层1204的封装1220。耦合组件1218可以采用用于应用的任何合适形式，例如上文参考耦合组件1216所讨论的形式。尽管在图7中示出了单个封装1220，但是多个封装可以被耦合至中介层1204；实际上，另外的中介层可以被耦合到中介层1204。中介层1204可以提供被用来桥接电路板1202和封装1220的介于中间的衬底。在一些实施例中，封装1220可以是如本文中描述的量子电路器件封装，例如，包括本文中公开的量子位元器件中的任何量子位元器件的封装，例如，包括具有根据本文所描述的任何布局设计进行部署的量子位元器件的任何量子电路组装件的一个或多个管芯的封装，例如量子电路组装件200或300，如本文描述的那些组装件的任何另外的实施例(例如，如图2-4中所示但是具有不同数量的最接近邻居量子位元的量子电路组装件，如图2所示但是耦合谐振器的末端部分具有圆角的量子电路组装件，如图2所示但是在岛之间具有变化的距离的量子电路组装件，如图3所示但是没有具有圆角的耦合谐振器的末端部分的量子电路组装件，等等)，或者这些组装件的任何组合。在其他实施例中，封装1220可以是具有非量子电路组装件的常规IC封装。一般地，中介层1204可以将连接伸展成更宽的间距或者将连接重新路由到不同连接。例如，中介层1204可以将封装1220(例如，管芯)耦合到耦合组件1216的球栅阵列(BGA)以用于耦合到电路板1202。在图7中图示的实施例中，封装1220和电路板1202被附接到中介层1204的相对侧；在其他实施例中，封装1220和电路板1202可以被附接到中介层1204的相同侧。在一些实施例中，三个或更多的组件可以通过中介层1204进行互连。

中介层1204可以由结晶材料(例如，硅、锗或其他半导体)、环氧树脂、纤维玻璃加强环氧树脂、陶瓷材料或聚合物材料(例如，聚酰亚胺)所形成。在一些实施例中，中介层1204可以由交替的刚性或柔性材料形成，该交替的刚性或柔性材料可以包括上文所描述的用于在半导体衬底中使用的相同材料，例如，硅、锗以及其他III-V族和IV族材料。中介层1204可以包括金属互连件1210和通孔1208，通孔1208包括但不限于硅通孔(TSV)1206。中介层1204可以还包括嵌入式器件1214，其包括无源和有源器件两者。所述器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)器件和存储器器件。诸如射频(RF)设备、电力放大器、电力管理设备、天线、阵列、传感器和微机电系统(MEMS)设备之类的较复杂的设备也可以形成在中介层1204上。中介层上封装结构1236可以采取本领域中已知的中介层上封装结构中的任一个的形式。

器件组装件1200可以包括通过耦合组件1222耦合到电路板1202的第一面1240的封装1224。耦合组件1222可以采用上文参考耦合组件1216讨论的实施例中的任何实施例的形式，并且封装1224可以采用上文参考封装1220讨论的实施例中的任何实施例的形式。封装1224可以是包括具有如本文中所描述的量子位元的一个或多个量子电路的封装，或者可以是例如常规的IC封装。在一些实施例中，封装1224可以采用具有根据本文所描述的各种布局设计来布置的量子位元的量子电路组装件的任何实施例的形式，例如量子电路组装件200或300，如本文所描述的这些组装件的任何另外的实施例，或者这些组装件的任意组合。

图7中图示的器件组装件1200包括通过耦合组件1228耦合到电路板1202的第二面1242的封装上封装结构1234。封装上封装结构1234可以包括通过耦合组件1230耦合在一起的封装1226和封装1232，以使得封装1226被布置在电路板1202与封装1232之间。耦合组件1228和1230可以采用上文所讨论的耦合组件1216的实施例中的任何实施例的形式，并且封装1226和1232可以采用上文所讨论的封装1220的实施例中的任何实施例的形式。封装1226和1232中的每一个可以是如本文中所描述的量子位元器件封装或者可以例如是常规IC封装。在一些实施例中，封装1226和1232之一或二者可以采用具有根据本文所描述的各种布局设计来布置的量子位元器件的量子电路组装件的任何实施例的形式，例如量子电路组装件200或300，如本文所描述的这些组装件的任何另外的实施例，或者这些组装件的任意组合。

图8是根据本公开的一些实施例的示例性量子计算设备2000的框图，其可以包括具有根据本文所描述的任何布局设计来布置的量子位元的一个或多个量子电路组装件。多个组件在图8中被图示为被包括在量子计算设备2000中，但是如针对应用所适用的，可以省略或复制这些组件中的任何一个或多个。在一些实施例中，被包括在量子计算设备2000中的组件中的一些或全部可以被附接到一个或多个PCB(例如，主板)，并且可以被包括在具有本文所描述的任何量子电路组装件的任何量子电路中或者包括所述任何量子电路。在一些实施例中，这些组件中的各种组件可以被制造到单个片上系统(SoC)管芯上。此外，在各种实施例中，量子计算设备2000可以不包括图8中图示的组件中的一个或多个，但是量子计算设备2000可以包括用于耦合到一个或多个组件的接口电路。例如，量子计算设备2000可以不包括显示设备2006，但是可以包括显示设备2006可以被耦合到其的显示设备接口电路(例如，连接器和驱动器电路)。在另一组示例中，量子计算设备2000可以不包括音频输入设备2018或音频输出设备2008，但是可以包括音频输入设备2018或音频输出设备2008可以与之耦合的音频输入或输出设备接口电路(例如，连接器和支持电路)。在另外的示例中，量子计算设备2000可以包括微波输入设备或微波输出设备(图8中未特别示出)，或者可以包括微波输入设备或微波输出设备可以与之耦合的微波输入或输出设备接口电路(例如，连接器和支持电路)。

量子计算设备2000可以包括处理设备2002(例如，一个或多个处理设备)。如本文中使用的，术语“处理设备”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以被存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。处理设备2002可以包括量子处理设备2026(例如，一个或多个量子处理设备)，和非量子设备2028(例如，一个或多个非量子处理设备)。量子处理设备2026可以包括具有根据本文所描述的各种布局设计来布置的量子位元的一个或多个量子电路组装件，例如量子电路组装件200或300，如本文所描述的这些组装件的任何另外的实施例，或者这些组装件的任意组合，并且可以通过对可以在这些量子电路组装建中生成的量子位元执行运算并且监视那些运算的结果来执行数据处理。例如，如上文所讨论的，可以允许不同量子位元相互作用，不同量子位元的量子态可以被设定或变换，并且不同量子位元的量子态可以被读取。量子处理设备2026可以是通用量子处理器，或者是被配置为运行一个或多个特定量子算法的专用量子处理器。在一些实施例中，量子处理设备2026可以执行特别适合于量子计算机的算法，例如利用质因数分解的密码算法、加密/解密、用以优化化学反应的算法、用以对蛋白质折叠进行建模的算法等。量子处理设备2026可以还包括用于支持量子处理设备2026的处理能力的支持电路，例如输入/输出通道、多路复用器、信号混合器、量子放大器、和模拟到数字转换器。

如上文指出的，处理设备2002可以包括非量子处理设备2028。在一些实施例中，非量子处理设备2028可以提供用于支持量子处理设备2026的操作的外围逻辑单元。例如，非量子处理设备2028可以控制读取操作的执行、控制写入操作的执行、控制量子比特的清除等。非量子处理设备2028还可以执行常规的计算功能以补充由量子处理设备2026提供的计算功能。例如，非量子处理设备2028可以以常规的方式与量子计算设备2000中的其他组件中的一个或多个(例如，下文所讨论的通信芯片2012、下文所讨论的显示设备2006等)对接，并且可以用作量子处理设备2026与常规组件之间的接口。非量子处理设备2028可以包括一个或多个数字信号处理器(DSP)、专用IC(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、加密处理器(在硬件内执行加密算法的专用处理器)、服务器处理器或任何其他合适的处理设备。

量子计算设备2000可以包括存储器2004，该存储器2004可以本身包括一个或多个存储器设备，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，量子处理设备2026中的量子位元的状态可以被读取和存储在存储器2004中。在一些实施例中，存储器2004可以包括与非量子处理设备2028共享管芯的存储器。该存储器可以被用作高速缓存存储器，并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋传递转矩磁随机存取存储器(STT-MRAM)。

量子计算设备2000可以包括冷却装置2024。冷却装置2024可以在操作期间将量子处理设备2026(特别是如本文中描述的量子电路)维持在预先确定的低温下，以避免量子位元退相干并且减少量子处理设备2026中的散射效应。该预先确定的低温可以根据设置而变化；在一些实施例中，温度可以是5开氏度或更低。在一些实施例中，非量子处理设备2028(以及量子计算设备2000的各种其他组件)可以不被冷却装置2030冷却，并且代之以可以在室温下操作。冷却装置2024可以是例如稀释制冷机、氦-3制冷机、或液氦制冷机。

在一些实施例中，量子计算设备2000可以包括通信芯片2012(例如，一个或多个通信芯片)。例如，通信芯片2012可以被配置用于管理无线通信，以用于向量子计算设备2000传输数据和从量子计算设备2000传输数据。术语“无线”及其派生词可以被用来描述电路、设备、系统、方法、技术、通信信道等，其可以通过使用通过非固体介质的调制电磁辐射来传送数据。该术语不暗示相关联的设备不包含任何电线，尽管在一些实施例中它们可能不包含电线路。

通信芯片2012可以实现多个无线标准或协议中的任何标准或协议，该标准或协议包括但不限于：包括Wi-Fi(IEEE802.11系列)、IEEE802.16标准(例如，IEEE802.16-2005修正)的电子与电气工程师协会(IEEE)标准、长程演进(LTE)项目以及任何修正、更新和/或修订(例如，高级LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等)。IEEE802.16兼容的宽带无线接入(BWA)网络一般被称为WiMAX网络，其是代表全球微波接入互操作性的首字母缩略词，其是针对通过了针对IEEE802.16标准的一致性和互操作性测试的产品的认证标记。通信芯片2012可以根据全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片2012可以根据GSM演进增强数据(EDGE)、GSMEDGE无线电接入网络(GERAN)、通用陆地无线电接入网络(UTRAN)或演进UTRAN(E-UTRAN)来操作。通信芯片2012可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、数据优化演进(EV-DO)及其衍生物以及被指定为3G、4G、5G及以上的任何其他无线协议来操作。在其他实施例中，通信芯片2012可以根据其他无线协议来操作。量子计算设备2000可以包括天线2022，以促进无线通信和/或接收其他无线通信(例如，AM或FM无线电传输)。

在一些实施例中，通信芯片2012可以管理有线通信，诸如电、光或任何其他适当通信协议(例如，以太网)。如上文指出的，通信芯片2012可以包括多个通信芯片。例如，第一通信芯片2012可以专用于较短程无线通信(诸如Wi-Fi或蓝牙)，并且第二通信芯片2012可以专用于较长程无线通信(诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO，等等)。在一些实施例中，第一通信芯片2012可以专用于无线通信，并且第二通信芯片2012可以专用于有线通信。

量子计算设备2000可以包括电池/电源电路2014。电池/电源电路2014可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将量子计算设备2000的组件耦合到与量子计算设备2000分离的能源(例如，AC线电源)的电路。

量子计算设备2000可以包括显示设备2006(或者如上文所讨论的对应接口电路)。显示设备2006可以包括任何视觉指示器，例如诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器、或平板显示器。

量子计算设备2000可以包括音频输出设备2008(或者对应的接口电路，如上文讨论的那样)。音频输出设备2008可以包括生成可听指示符的任何设备，例如扬声器、耳机、或耳塞。

量子计算设备2000可以包括音频输入设备2018(或者对应的接口电路，如上文讨论的那样)。音频输入设备2018可以包括生成表示声音的信号的任何设备，诸如麦克风、传麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。

量子计算设备2000可以包括GPS设备2016(或者对应的接口电路，如上文讨论的那样)。GPS设备2016可以与基于卫星的系统通信，并且可以接收量子计算设备2000的位置，如本领域中已知的那样。

量子计算设备2000可以包括其他输出设备2010(或者对应的接口电路，如上文讨论的那样)。其他输出设备2010的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射器或另外的存储设备。

量子计算设备2000可以包括其他输入设备2020(或者对应的接口电路，如上文讨论的那样)。其他输入设备2020的示例可以包括加速度计、陀螺仪、指南针、图像捕获设备、键盘、光标控制设备(例如，鼠标)、触控笔、触摸板、条形码读取器、快速响应(QR)代码读取器、任何传感器或者射频识别(RFID)读取器。

量子计算设备2000或其组件的子集可以具有任何合适的形状因子，诸如手持式或移动计算设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式计算设备、服务器或其他联网的计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字录像机或可穿戴计算设备。

选择示例

以下段落提供了本文所公开实施例中的各种实施例的示例。

示例1提供了一种包括第一量子位元器件和耦合组件的量子电路组装件。该第一量子位元器件包括第一元件和第二元件(在本公开中被称作“岛”，其中该元件之一可以但并非必须是接地平面的直接部分)，该第一元件和第二元件包括(例如，由其制成)一种或多种超导材料并且电连接至至少一个非线性电感元件(即，该第一元件和第二元件经由诸如约瑟夫森结的一个或多个非线性电感元件互相连接)。该耦合组件例如可以是相邻量子位元器件上的耦合组件(例如，在下文提到的第二量子位元器件上)、集总元件电容器、集总元件谐振器、或者传输线路分段。该耦合组件被配置为在该量子电路组装件的操作期间将其自身电容性耦合至该第一元件的部分并且由此耦合该第一量子位元器件和第二量子位元器件，其中该耦合组件和该第一元件的该部分之间的电容大于该第一元件和第二元件之间的电容。

示例2提供了根据示例1所述的量子电路组装件，其中该第一量子位元器件经由三个或更多个耦合组件中的相应耦合组件耦合至三个或更多个其他量子位元器件。

示例3提供了根据示例1所述的量子电路组装件，其中该耦合组件是第一耦合组件，该第一元件的该部分是该第一元件的第一部分，并且该量子电路组装件还包括第二耦合组件，其被配置为在该量子电路组装件的操作期间电容性耦合至该第二元件的部分或者该第一元件的第二部分，从而耦合该第一量子位元器件与第三量子位元器件，其中该第二耦合组件与该第二元件的该部分或该第一元件的第二部分中的任一个之间的电容大于该第一元件与该第二元件之间的电容。

示例4提供了根据示例3所述的量子电路组装件，其中该量子电路组装件还包括第三耦合组件，其被配置为在该量子电路组装件的操作期间电容性耦合该第一量子位元器件与第四量子位元器件。

示例5提供了根据示例1所述的量子电路组装件，其中该第二量子位元器件是被配置为耦合至该第一量子位元器件的多个量子位元器件之一，其中该耦合组件是多个耦合组件之一，并且其中该多个耦合组件中的个体耦合组件被配置为在该量子电路组装件的操作期间电容性耦合至该第一元件和第二元件之一的个体部分，从而耦合该第一量子位元器件与该多个量子位元器件中的个体量子位元器件，其中任何个体耦合组件与该第一元件和第二元件之一的个体部分之间的电容大于该第一元件与第二元件之间的电容。换句话说，在多个耦合谐振器与耦合至该第一量子位元器件的多个量子位元器件之间存在一对一对应性，其中，该多个耦合谐振器中的每个耦合谐振器通过电容性耦合至该第一量子位元器件的第一或第二元件的不同部分而将该多个量子位元器件中的不同量子位元器件耦合至该第一量子位元器件。

示例6提供了根据示例5所述的量子电路组装件，其中该多个量子位元器件包括至少四个量子位元器件，并且该多个耦合组件包括至少三个耦合组件。

示例7提供了根据示例6所述的量子电路组装件，其中该至少三个耦合组件包括至少四个耦合组件，并且其中在该量子电路组装件的操作期间，该至少四个耦合组件中的两个耦合组件被配置为电容性耦合至该第一元件的两个不同部分，并且该至少四个耦合组件中的另外两个耦合组件被配置为电容性耦合至该第二元件的两个不同部分。

示例8提供了根据示例1-7中任一项所述的量子电路组装件，其中耦合至该第一元件的该部分的耦合组件的部分的形状是曲折的(即，遵循蜿蜒进程，或者包括多个凸出和凹进部分)并且被配置为与该第一元件的该部分的形状共形，该两个所述部分通过狭缝隔开以便形成具有互锁的拼图片形状的电容器，例如具有一个或多个圆角的梳状电容器。

示例9提供了根据示例1-7中任一项所述的量子电路组装件，其中该第一元件的该部分和耦合组件中耦合至该第一元件的该部分的部分形成梳状电容器。

示例10提供了根据示例1-7中任一项所述的量子电路组装件，其中该耦合组件中耦合至该第一元件的该部分的部分在这样的平面中被提供，该平面与该第一元件的该部分的平面不同且与其平行，并且通过间隙与该第一元件的该部分的平面隔开。在各个实施例中，这样的部分可以具有任何合适的形状/几何形状，包括例如曲折的不规则形状/几何形状，只要它们的部分重叠以形成平行板电容器(“平行板”是因为多个部分处于通过间隙所隔开的平行平面中)。

示例11提供了根据示例1-10中任一项所述的量子电路组装件，其中该耦合组件与该第一元件的该部分之间的电容大于该第一元件与接地元件之间的电容，其中该接地元件包括直接电连接至DC接地电位的一种或多种超导材料。在该示例中，该接地元件是不同于该第一元件和第二元件的超导元件。

示例12提供了根据示例11所述的量子电路组装件，其中该耦合组件与该第一元件的该部分之间的电容大于该第二元件与该接地元件之间的电容。

示例13提供了根据示例1-10中任一项所述的量子电路组装件，其中该第二元件直接电连接至直流(DC)接地电位，并且其中该耦合组件与该第一元件的该部分之间的电容大于该第一元件与该第二元件之间的电容。

示例14提供了根据之前任一项示例所述的量子电路组装件，其中该耦合组件与该第一元件的该部分之间的电容至少以大约2的因数大于该第一元件与该第二元件之间的电容，例如至少大约3的因数或者至少大约5的因数。

示例15提供了根据之前任一项示例所述的量子电路组装件，其中该第一元件和该第二元件之间的距离(也就是互相相对的该第一元件和第二元件的部分之间的距离)以至少大约1.5的因数变化，包括其中所有的数值和范围，例如大约1.5和10之间的因数，或者大约2和5之间的因数。

示例16提供了根据之前任一项示例所述的量子电路组装件，其中被配置为电容性耦合至该第一元件的该部分的该耦合组件的部分的至少一个角被倒圆，和/或该第一元件上的对应的角被对应地倒圆。

示例17提供了根据示例16所述的量子电路组装件，其中被配置为电容性耦合至该第一元件的该部分的该耦合组件的该部分的所有角中的至少百分之80被倒圆，和/或该第一元件上的对应的角被对应地倒圆。

示例18提供了根据之前任一项示例所述的量子电路组装件，其中该至少一个非线性电感元件是包括两个或更多个非线性电感元件的SQUID的部分。

示例19提供了根据之前任一项示例所述的量子电路组装件，还包括在该量子位元平面之中或之外提供的通量偏置线，其被配置为通过提供耦合至该第一量子位元器件的非线性电感元件的电磁场来控制该第一量子位元器件的频率。

示例20提供了根据之前任一项示例所述的量子电路组装件，还包括在该量子位元平面之中或之外提供的读出谐振器，其被配置为通过在该量子电路组装件的操作期间电容性耦合至该第一或第二元件的部分来检测(读出)该第一量子位元器件的状态。

示例21提供了根据之前任一项示例所述的量子电路组装件，还包括在该量子位元平面之中或之外提供的直接驱动线路，其被配置为通过在该量子电路组装件的操作期间电容性耦合至该第一或第二元件的部分来设置该第一量子位元器件的状态。

示例22提供了一种制造量子电路组装件的方法。该方法包括在衬底上方沉积包括一种或多种导电(优选为超导)材料的分层；对该分层进行图案化以形成第一量子位元器件的第一元件和第二元件，并且形成耦合组件，所述耦合组件被配置为电容性耦合至该第一元件的部分以使得该耦合组件与该第一元件的该部分之间的电容大于该第一元件与第二元件之间的电容；并且形成该第一量子位元器件的一个或多个非线性电感元件，以使得该第一元件和第二元件中的每个电耦合至该一个或多个非线性电感元件。

示例23提供了根据示例22所述的方法，还包括移除该分层中至少在该第一元件周围的一个或多个部分，知道该第一元件与接地元件之间的电容或者该第一元件与第二元件之间的电容小于该耦合组件与该第一元件的该部分之间的电容为止，其中该接地元件是该分层中直接电连接至接地电位的图案化部分。

示例24提供了一种量子电路组装件，包括衬底、第一量子位元器件和耦合组件，所述耦合组件在该衬底上方、上面、或者至少部分地在该衬底中被提供，并且包括形成第一电容器的第一电极的第一末端部分以用于将该耦合组件耦合至第一量子位元器件，其中该第一量子位元器件中与该第一末端部分相对的部分形成该第一电容器的第二电极，以及形成第二电容器的第一电极以用于将该耦合组件耦合至第二量子位元器件的第二末端部分，其中该第二量子位元器件中与该第二末端部分相对的部分形成该第二电容器的第二电极。在这样的示例中，该第一末端部分或第二末端部分的一个或多个角(优选为该耦合谐振器的该第一和第二末端部分的至少80％或者基本上所有角)被倒圆。

示例25提供了根据示例24所述的量子电路组装件，其中针对该第一和第二电容器中的至少一个，该第一电极的形状被配置为与该第二电极的形状共形，并且可以为梳状或相似几何形状或者为平行板几何形状(即，针对该第一和第二电极的所有点，该第一电极的每个点和该第二电极的最接近点之间的最短距离保持相同)。当该第一和第二电容器的第一电极(即，该耦合谐振器的第一和第二末端部分)具有经倒圆的角时，这些电容器的第二电极(即，该第一和第二量子位元器件的对应部分)也具有经倒圆的角。

示例26提供了根据示例24或25所述的量子电路组装件，其中该第一量子位元设备中与该耦合谐振器的第一末端部分相对的部分是该第一量子位元的第一元件的部分，该第一量子位元器件还包括第二元件，其中该第一元件和第二元件中的每一个连接至一个或多个非线性电感元件，并且其中该耦合组件的第一末端部分与该第一量子位元器件中与该耦合组件的第一末端部分相对的部分之间的电容大于该第一量子位元器件的第一元件与第二元件之间的电容，并且在一些实施例中，大于该第一量子位元器件的第一元件和第二元件之一或二者与接地端之间的电容。这同样可以应用于第二量子位元器件。

示例27提供了根据示例24-26中任一项所述的量子电路组装件，其中该第一电容器和第二电容器中的至少一个是梳状电容器，其中由该耦合谐振器的相应末端所形成的该梳状电容器的电极的至少一些手指被倒圆。

在各个另外的示例中，根据示例24-27中任一项所述的量子电路组装件可以还包括根据示例1-21中任一项所述的任何量子电路组装件的特征。

示例28提供了一种量子电路组装件，包括第一量子位元器件，包括第一元件和与该第一元件相对的第二元件(该第一元件和第二元件在本公开中被称作“岛”)。该第一元件和第二元件包括一种或多种超导材料(例如，由其制成)并且电连接至至少一个非线性电感元件(即，该第一元件和第二元件经由诸如约瑟夫森结之类的一个或多个非线性电感元件互相连接)。该第一元件和第二元件之间的距离(也就是该第一元件和第二元件的互相相对的部分之间的距离)通过至少大约1.5的因数变化，包括其中所有的数值和范围，例如大约1.5和10之间的因数，或者大约1.5和5之间的因数，并且该第一元件和第二元件均不连接至接地电位和/或该第一量子位元器件经由三个或更多个耦合组件中的相应耦合组件耦合至三个或更多个其他量子位元。

示例29提供了根据示例28所述的量子电路组装件，还包括耦合谐振器，其被配置为在该量子电路组装件的操作期间电容性耦合至该第一元件的部分从而耦合该第一量子位元器件与第二量子位元器件，其中该耦合谐振器与该第一元件的该部分之间的电容大于该第一元件与第二元件之间的电容。

示例30提供了根据示例29所述的量子电路组装件，其中被配置为电容性耦合至该第一元件的该部分的该耦合谐振器的部分的至少一个角被倒圆。

在各个另外的实施例中，根据示例28-30中任一项所述的量子电路组装件，还可以包括根据示例1-21中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据示例24-27中任一项所述的任何量子电路组装件的特征。

示例31提供了一种量子IC封装，包括衬底；第一量子位元器件和第二量子位元器件，它们在该衬底上方、上面、或者至少部分地在该衬底中被提供；以及耦合组件，其在该衬底上方、上面、或者至少部分地在该衬底中被提供，并且包括第一部分和第二部分。该耦合组件的第一部分被配置为(在该量子位元器件的操作期间)电容性耦合至该第一量子位元器件的部分，该第二部分被配置为(在该量子位元器件的操作期间)电容性耦合至该第二量子位元器件的部分，并且该耦合组件的第一部分和该第一量子位元器件的该部分之间的电容大于该第一量子位元器件的该部分和该第一量子位元器件的另外部分之间的电容，其中该第一量子位元器件的该部分和该另外部分经由一个或多个非线性电感元件互相耦合。

示例32提供了根据示例31所述的量子IC封装，其中该衬底、该第一和第二量子位元器件和该耦合组件是量子位元管芯的部分，并且其中该量子IC封装还包括另外的IC元件，其中该量子位元管芯通过该另外的IC元件和该量子位元管芯之间的一个或多个互连而耦合至该另外的IC元件。

示例33提供了根据示例32所述的量子IC封装，其中该另外的IC元件是中介层、电路板、柔性板或封装衬底之一。

在各个另外的示例中，根据示例31-33中任一项所述的量子IC封装还可以包括根据示例1-21中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据示例24-27中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据示例28-30中任一项所述的任何量子电路组装件的特征。

示例34提供了一种量子IC封装，包括衬底；第一量子位元器件和第二量子位元器件，它们在该衬底上方、上面、或者至少部分地在该衬底中被提供；以及耦合组件，其在该衬底上方、上面、或者至少部分地在该衬底中被提供。该耦合组件包括第一部分，该第一部分形成第一电容器的第一电极以用于将该耦合组件耦合至该第一量子位元器件，其中该第一量子位元器件中与该第一部分相对的部分形成该第一电容器的第二电极；以及第二部分，其形成第二电容器的第一电极以用于将该耦合组件耦合至第二量子位元器件，其中该第二量子位元器件中与该第二部分相对的部分形成该第二电容器的第二电极，其中该第一部分或第二部分的一个或多个角(优选为该耦合谐振器的该第一和第二末端部分的至少80％或者基本上所有角)被倒圆。

示例35提供了根据示例34所述的量子IC封装，其中该衬底、该第一和第二量子位元器件和该耦合组件是量子位元管芯的部分，并且其中该量子IC封装还包括另外的IC元件，其中该量子位元管芯通过该另外的IC元件与该量子位元管芯之间的一个或多个互连而耦合至该另外的IC元件。

示例36提供了根据示例35所述的量子IC封装，其中该另外的IC元件是中介层、电路板、柔性板或封装衬底之一。

在各种另外的示例中，根据示例34-36中任一项所述的量子IC封装还可以包括根据示例1-21中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据示例24-27中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据示例28-30中任一项所述的任何量子电路组装件的特征。

示例37提供了一种量子IC封装，包括衬底；第一量子位元器件，其在该衬底上方、上面、或者至少部分地在该衬底中被提供。该第一量子位元器件包括第一元件和与该第一元件相对的第二元件，该第一元件和第二元件包括一种或多种超导材料(例如，由其制成)并且电连接至至少一个非线性电感元件(即，该第一元件和第二元件经由诸如约瑟夫森结的一个或多个非线性电感元件互相连接)，并且该第一元件和第二元件之间的距离(也就是该第一元件和第二元件的互相相对的部分之间的距离)通过至少大约1.5的因数变化，包括其中所有的数值和范围，例如大约1.5和10之间的因数，或者大约1.5和5之间的因数。此外，该第一元件和第二元件均不连接至接地电位和/或该第一量子位元器件经由三个或更多个耦合组件中的相应耦合组件耦合至三个或更多个其他量子位元。

示例38提供了根据示例37所述的量子IC封装，其中该衬底、该第一和第二量子位元器件以及该耦合组件是量子位元管芯的部分，并且其中该量子IC封装还包括另外的IC元件，其中该量子位元管芯通过该另外的IC元件与该量子位元管芯之间的一个或多个互连来耦合至该另外的IC元件。

示例39提供了根据示例38所述的量子IC封装，其中该另外的IC元件是中介层、电路板、柔性板、或封装衬底之一。

在各个另外的示例中，根据示例37-39中任一项所述的量子IC封装还可以包括根据示例1-21中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据示例24-27中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据示例28-30中任一项所述的任何量子电路组装件的特征。

示例40提供了一种量子计算设备，包括量子处理设备，所述量子处理设备包括管芯，所述管芯包括衬底、耦合组件，以及在该衬底上方、上面、或者至少部分中的多个量子位元；以及存储器器件，其被配置为存储该多个量子位元在该量子处理设备的操作期间所生成的数据。该多个量子位元至少包括第一量子位元和第二量子位元，该第一量子位元包括经由一个或多个非线性电感元件互相耦合的第一部分和第二部分，该耦合组件包括被配置为(在该量子处理设备的操作期间)电容性耦合至该第一量子位元的第一部分的第一部分，以及被配置为(在该量子处理设备的操作期间)电容性耦合至该第二量子位元的部分的第二部分，并且该耦合组件的第一部分与该第一量子位元的第一部分之间的电容大于该第一量子位元的第一部分与该第一量子位元的第二部分之间的电容。

示例41提供了根据示例40所述的量子计算设备，还包括冷却装置，所述冷却装置被配置为将该量子处理设备的温度维持在5开氏度以下。

示例42提供了根据示例40或41所述的量子计算设备，其中该存储器设备被配置为存储要由该量子处理设备所执行的量子计算算法的指令。

示例43提供了根据示例40-42中任一项所述的量子计算设备，还包括耦合至该量子处理设备的非量子处理设备。

在各个另外的示例中，根据示例40-43中任一项所述的量子处理设备还可以包括根据示例1-21和24-30中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据之前任一项示例所述的任何量子IC封装的特征。

示例44提供了一种量子计算设备，包括量子处理设备，所述量子处理设备包括管芯，所述管芯包括衬底、耦合组件，以及在该衬底上方、上面、或者至少部分中的多个量子位元；以及存储器器件，其被配置为存储该多个量子位元在该量子处理设备的操作期间所生成的数据。该多个量子位元至少包括第一量子位元和第二量子位元，该耦合组件包括第一部分，该第一部分形成第一电容器的第一电极以用于将该耦合组件耦合至该第一量子位元器件，其中该第一量子位元器件中与该第一部分相对的部分形成该第一电容器的第二电极，该耦合组件包括第二部分，其形成第二电容器的第一电极以用于将该耦合组件耦合至第二量子位元器件，其中该第二量子位元器件中与该第二部分相对的部分形成该第二电容器的第二电极，其中该第一部分或第二部分的一个或多个角(优选为该耦合谐振器的该第一和第二末端部分的至少80％或者基本上所有角)被倒圆。

示例45提供了根据示例44所述的量子计算设备，还包括冷却装置，所述冷却装置被配置为将该量子处理设备的温度维持在5开氏度以下。

示例46提供了根据示例44或45所述的量子计算设备，其中该存储器设备被配置为存储要由该量子处理设备执行的量子计算算法的指令。

示例47提供了根据示例44-46中任一项所述的量子计算设备，还包括耦合至该量子处理设备的非量子处理设备。

在各个另外的示例中，根据示例44-47中任一项所述的量子处理设备还可以包括根据示例1-21和24-30中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据之前任一项示例所述的任何量子IC封装的特征。

示例48提供了一种量子计算设备，包括量子处理设备，所述量子处理设备包括管芯，所述管芯包括衬底、耦合组件，以及在该衬底上方、上面或至少部分中的多个量子位元；以及存储器器件，其被配置为存储该多个量子位元在该量子处理设备的操作期间所生成的数据。该多个量子位元至少包括第一量子位元，其包括第一元件和与该第一元件相对的第二元件，该第一元件和第二元件包括一种或多种超导材料(例如，由其制成)并且电连接至至少一个非线性电感元件(即，该第一元件和第二元件经由诸如约瑟夫森结的一个或多个非线性电感元件互相连接)，该第一元件和第二元件之间的距离(也就是该第一元件和第二元件的互相相对的部分之间的距离)通过至少大约1.5的因数变化，包括其中所有的数值和范围，例如大约1.5和10之间的因数，或者大约1.5和5之间的因数，并且该第一元件和第二元件均不连接至接地电位和/或该第一量子位元器件经由三个或更多个耦合组件中的相应耦合组件耦合至三个或更多个其他量子位元。

示例49提供了根据示例48所述的量子计算设备，还包括冷却装置，所述冷却装置被配置为将该量子处理设备的温度维持在5开氏度以下。

示例50提供了根据示例48或49所述的量子计算设备，其中该存储器设备被配置为存储要由该量子处理设备所执行的量子计算算法的指令。

示例51提供了根据示例48-50中任一项所述的量子计算设备，还包括耦合至该量子处理设备的非量子处理设备。

在各个另外的示例中，根据示例48-51中任一项所述的量子处理设备还可以包括根据示例1-21和24-30中任一项所述的任何量子电路组装件的特征，和/或还可以包括根据之前任一项示例所述的任何量子IC封装的特征。

以上对本公开所阐述的实施方式描述——包括在摘要中描述的内容——并非意在是穷尽的或者意在将本公开局限于所公开的确切形式。尽管本文出于说明的目的对本公开的具体实施方式和示例进行了描述，但是如相关领域中的技术人员将会认识到的那样，在本公开的范围内可能有各种等同的修改形式。

这些修改可以是借鉴上文的详细描述而对本公开所作出。在以下权利要求中使用的术语并不应当被理解为将本公开局限于说明书和权利要求中所公开的具体实施方式。相反，本公开的范围完全由以下权利要求所确定，其要根据所确立的权利要求解释的要旨来理解。

Claims (25)

1.一种量子电路组装件，包括：

第一量子位元器件，其包括第一元件和第二元件，所述第一元件和所述第二元件包括一种或多种超导材料并且连接至至少一个非线性电感元件；以及

耦合组件，其被配置为电容性耦合至所述第一元件的部分，并且由此耦合所述第一量子位元器件与第二量子位元器件，

其中，所述耦合组件与所述第一元件的所述部分之间的电容大于所述第一元件与所述第二元件之间的电容。

2.根据权利要求1所述的量子电路组装件，其中，所述第一量子位元器件耦合至三个或更多个其他量子位元器件。

3.根据权利要求1所述的量子电路组装件，其中，所述耦合组件是第一耦合组件，所述第一元件的所述部分是所述第一元件的第一部分，并且所述量子电路组装件还包括第二耦合组件，所述第二耦合组件被配置为电容性耦合至所述第二元件的部分或者所述第一元件的第二部分以耦合所述第一量子位元器件与第三量子位元器件，其中，所述第二耦合组件与所述第二元件的所述部分或所述第一元件的所述第二部分中的任一个之间的电容大于所述第一元件与所述第二元件之间的电容。

4.根据权利要求3所述的量子电路组装件，其中，所述量子电路组装件还包括第三耦合组件，所述第三耦合组件被配置为电容性耦合所述第一量子位元器件与第四量子位元器件。

5.根据权利要求1所述的量子电路组装件，其中，所述第二量子位元器件是被配置为耦合至所述第一量子位元器件的多个量子位元器件中的一个量子位元器件，其中，所述耦合组件是多个耦合组件中的一个耦合组件，并且其中，个体耦合组件被配置为电容性耦合至所述第一元件和所述第二元件中的一个的个体部分以耦合所述第一量子位元器件与所述多个量子位元器件中的个体量子位元器件，其中，所述个体耦合组件中的任何一个与所述第一元件和所述第二元件中的一个的所述个体部分之间的电容大于所述第一元件与所述第二元件之间的电容。

6.根据权利要求5所述的量子电路组装件，其中，所述多个量子位元器件包括至少四个量子位元器件，并且所述多个耦合组件包括至少三个耦合组件。

7.根据权利要求6所述的量子电路组装件，其中，至少三个耦合组件包括至少四个耦合组件，并且其中，所述至少四个耦合组件中的两个耦合组件被配置为电容性耦合至所述第一元件的两个不同部分，并且所述至少四个耦合组件中的另外两个耦合组件被配置为电容性耦合至所述第二元件的两个不同部分。

8.根据权利要求1-7中任一项所述的量子电路组装件，其中，耦合至所述第一元件的所述部分的所述耦合组件的部分的形状是曲折的并且与所述第一元件的所述部分的形状共形。

9.根据权利要求1-7中任一项所述的量子电路组装件，其中，所述第一元件的所述部分和耦合至所述第一元件的所述部分的所述耦合组件的部分形成梳状电容器。

10.根据权利要求1-7中任一项所述的量子电路组装件，其中，耦合至所述第一元件的所述部分的所述耦合组件的部分被提供在与所述第一元件的所述部分的平面不同的平面中，并且通过间隙与所述第一元件的所述部分隔开。

11.根据权利要求1-7中任一项所述的量子电路组装件，其中，所述耦合组件与所述第一元件的所述部分之间的电容大于所述第一元件与接地元件之间的电容，其中，所述接地元件包括连接至直流(DC)接地电位的一种或多种超导材料。

12.根据权利要求11所述的量子电路组装件，其中，所述耦合组件与所述第一元件的所述部分之间的电容大于所述第二元件与所述接地元件之间的电容。

13.根据权利要求1-7中任一项所述的量子电路组装件，其中，所述第二元件连接至直流(DC)接地电位，并且其中，所述耦合组件与所述第一元件的所述部分之间的电容大于所述第一元件与所述第二元件之间的电容。

14.根据权利要求1-7中任一项所述的量子电路组装件，其中，所述耦合组件与所述第一元件的所述部分之间的电容至少以大约3的因数大于所述第一元件与所述第二元件之间的电容。

15.根据权利要求1-7中任一项所述的量子电路组装件，其中，所述第一元件与所述第二元件之间的距离以至少1.5的因数变化。

16.根据权利要求1-7中任一项所述的量子电路组装件，其中，被配置为电容性耦合至所述第一元件的所述部分的所述耦合组件的部分的至少一个角被倒圆。

17.根据权利要求16所述的量子电路组装件，其中，被配置为电容性耦合至所述第一元件的所述部分的所述耦合组件的所述部分的所有角中的至少百分之80被倒圆。

18.根据权利要求1-7中任一项所述的量子电路组装件，其中，所述至少一个非线性电感元件是包括两个或更多个非线性电感元件的超导量子干涉器件(SQUID)的部分。

19.根据权利要求1-7中任一项所述的量子电路组装件，还包括被配置为控制所述第一量子位元器件的频率的通量偏置线路。

20.根据权利要求1-7中任一项所述的量子电路组装件，还包括被配置为检测所述第一量子位元器件的状态的读出谐振器。

21.根据权利要求1-7中任一项所述的量子电路组装件，还包括被配置为设置所述第一量子位元器件的状态的直接驱动线路。

22.一种制造量子电路组装件的方法，所述方法包括：

在衬底上方沉积包括一种或多种超导材料的分层；

对所述分层进行图案化以形成第一量子位元器件的第一元件和第二元件，并且形成耦合组件，所述耦合组件被配置为电容性耦合至所述第一元件的部分以使得所述耦合组件与所述第一元件的所述部分之间的电容大于所述第一元件与所述第二元件之间的电容；以及

形成所述第一量子位元器件的一个或多个非线性电感元件，以使得所述第一元件和所述第二元件中的每个元件连接至所述一个或多个非线性电感元件。

23.根据权利要求22所述的方法，还包括移除所述分层中至少在所述第一元件周围的一个或多个部分，直到所述第一元件与接地元件之间的电容或者所述第一元件与所述第二元件之间的电容小于所述耦合组件与所述第一元件的所述部分之间的电容为止，其中，所述接地元件是所述分层中连接至接地电位的图案化部分。

24.一种量子电路组装件，包括：

衬底；

耦合组件，其在所述衬底上方、上面、或者至少部分在所述衬底中被提供，并且包括：

第一末端部分，其形成第一电容器的第一电极以用于将所述耦合组件耦合至第一量子位元器件，其中，所述第一量子位元器件中与所述第一末端部分相对的部分形成所述第一电容器的第二电极，以及

第二末端部分，其形成第二电容器的第一电极以用于将所述耦合组件耦合至第二量子位元器件，其中，所述第二量子位元器件中与所述第二末端部分相对的部分形成所述第二电容器的第二电极，其中：

所述第一末端部分或所述第二末端部分的一个或多个角被倒圆。

25.根据权利要求24所述的量子电路组装件，其中，针对所述第一电容器和所述第二电容器中的至少一个，所述第一电极的形状与所述第二电极的形状共形。

Images