JP7002477B2 - 量子プロセッサトポロジ用のシステム及び方法 - Google Patents

量子プロセッサトポロジ用のシステム及び方法 Download PDF

Info

Publication number
JP7002477B2
JP7002477B2 JP2018562963A JP2018562963A JP7002477B2 JP 7002477 B2 JP7002477 B2 JP 7002477B2 JP 2018562963 A JP2018562963 A JP 2018562963A JP 2018562963 A JP2018562963 A JP 2018562963A JP 7002477 B2 JP7002477 B2 JP 7002477B2
Authority
JP
Japan
Prior art keywords
qubits
cell
qubit
coupler
exemplary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018562963A
Other languages
English (en)
Other versions
JP2019526096A (ja
JP2019526096A5 (ja
Inventor
ティー．アール． ブースビー，ケリー
ブニク，ポール，アイ．
Original Assignee
ディー－ウェイブ システムズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディー－ウェイブ システムズ インコーポレイテッド filed Critical ディー－ウェイブ システムズ インコーポレイテッド
Publication of JP2019526096A publication Critical patent/JP2019526096A/ja
Publication of JP2019526096A5 publication Critical patent/JP2019526096A5/ja
Application granted granted Critical
Publication of JP7002477B2 publication Critical patent/JP7002477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/82—Architectures of general purpose stored program computers data or demand driven
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

本開示は、概して、量子ビットを含む量子プロセッサの設計、レイアウト、及びトポロジに関する。
量子計算
量子計算及び量子情報処理は、研究が活発な領域であり、販売可能な部類の製品を画定する。量子コンピュータは、重ね合わせ、トンネリング、及びもつれなどの少なくとも１つの量子的現象を直接使用して、データに対する操作を実行するシステムである。量子コンピュータの要素は、二進数（ビット）ではなく、典型的には、量子二進数又は量子ビットである。
複数の種類の量子コンピュータが存在する。断熱量子コンピュータは、例えば、最適化問題を含む様々な計算問題を解決するために使用することができる種類の量子コンピュータである。断熱量子計算システム、方法、及び装置に関する更なる詳細については、例えば、米国特許第７，１３５，７０１号及び同第７，４１８，２８３号に記載されている。
量子デバイス
量子デバイスは、量子効果が観察可能な構造である。量子デバイスは、電子スピン及び超伝導のような量子効果によって電流輸送が支配される回路を含む。量子デバイスは、測定器具用に、計算機械内で、等で使用することができる。アナログプロセッサ（例えば、量子プロセッサ）は、制御可能に互いに結合された複数の量子デバイス（例えば、量子ビット）を提供することができる。アナログプロセッサのトポロジの設計及び選択（本明細書でアーキテクチャとも称される）－すなわち、量子ビット及びカプラ並びに／又は他の量子デバイスの配置－は、アナログプロセッサ設計の重要な側面である。特定のトポロジは、他のトポロジよりも、あるクラスの問題を解決するのに好適であり得る。米国特許第８，７７２，７５９号は、アナログプロセッサトポロジの様々な例を提供する。
量子アニール
量子アニールは、システムの低エネルギー状態、例えばシステムの基底状態を求めるために使用され得る計算方法である。量子アニールは、量子トンネリングなどの量子効果を使用して最小のグローバルエネルギーに到達し得る。量子アニールでは、熱効果その他のノイズが存在し得る。最終的な低エネルギー状態は、最小のグローバルエネルギーではない場合がある。
断熱量子計算は、理想的には、システムが基底状態で開始し、断熱進化を通じて基底状態にとどまる量子アニールの特殊な場合とみなされ得る。それ故、当業者は、量子アニールシステム及び方法が、一般に断熱量子コンピュータに実装され得ることを理解するであろう。本明細書及び添付特許請求の範囲の全体にわたって、量子アニールに対するいずれの言及も、文脈上別段の解釈が要求されない限り、断熱量子計算を包含することを意図する。
量子プロセッサは、第１の組の量子ビットであって、第１の組の量子ビット中の各量子ビットは、量子ビットの長さの少なくとも大部分に沿って第１の長軸に平行に延びる、第１の組の量子ビットと、第２の組の量子ビットであって、第２の組の量子ビット中の各量子ビットは、量子ビットの長さの少なくとも大部分に沿って第２の長軸に平行に延び、第２の組の量子ビット中の各量子ビットは、第１の組の量子ビットの少なくとも１つの量子ビットと交差する、第２の組の量子ビットと、第３の組の量子ビットであって、第３の組の量子ビット中の各量子ビットは、第１の組の量子ビットの少なくとも１つの量子ビット及び第２の組の量子ビット中の各量子ビットと交差する、第３の組の量子ビットと、一組のセル内カプラであって、各カプラは、第１、第２、又は第３の組の量子ビットの第１の量子ビットが第１、第２、又は第３の組の量子ビットのうちの異なる組中の第２の量子ビットと交差するそれぞれの点に近接し、各カプラは、第１の量子ビットと第２の量子ビットとの間の通信結合を提供する、一組のセル内カプラと、を含むとして要約され得る。
いくつかの実施態様では、第２の組の量子ビット中の各量子ビットは、第３の長軸に平行に延び、第１、第２、及び第３の長軸は、第１及び第２の軸が第１の角度で交わり、第１及び第３の軸が第２の角度で交わり、第２及び第３の軸が第３の角度で交わるように、互いに非平行であり、互いに対して非直交である。いくつかの実施態様では、第１、第２、及び第３の角度は、互いに等しい。
いくつかの実施態様では、第１の長軸は、第２の長軸に直交し、第３の組の量子ビット中の各量子ビットは、第１の長軸に平行に延びる第１の部分、及び第２の長軸に平行に延びる第２の部分を含み、第２の組の量子ビット中の各量子ビットは、第１の組の量子ビット中の各量子ビットと直交交差し、第１及び第２の組の量子ビット中の各量子ビットは、第３の組の量子ビットの少なくとも１つの量子ビットと直交交差する。
いくつかの実施態様では、第３の組の量子ビットの少なくとも１つの量子ビットは、少なくとも１つの量子ビットの第１の部分と第２の部分との間に第３の部分を含み、第３の部分は、屈曲部及び湾曲部のうちの少なくとも１つを含む。いくつかの実施態様では、第３の部分は、第１の部分に近接する第１の屈曲部、及び第２の部分に近接する第２の屈曲部を含む。いくつかの実施態様では、第３の組の量子ビットの少なくとも１つの量子ビットは、少なくとも１つの量子ビットと第１の組の量子ビットの少なくとも１つの量子ビットとの間の交差部に近接する第４の部分を含み、第４の部分は、第１及び第２の長軸に対して非直交に延び、第１及び第２の組の量子ビットから離れて延びる。
いくつかの実施態様では、第１及び第２の組の量子ビットの量子ビットは各々、閾値長さ以下の長さを有し、第３の組の量子ビットの少なくとも１つの量子ビットは、閾値長さよりも大きい長さを有する。いくつかの実施態様では、第１及び第２の組の量子ビットの量子ビットは、中央領域において互いに交差し、第３の組の量子ビット中の各量子ビットは、中央領域と境を接する境界領域内で、第１及び第２の組の量子ビットの量子ビットの各々と交差する。
いくつかの実施態様では、第１の組の量子ビットは、第１の複数のサブセットを含み、第２の組の量子ビットは、第２の複数のサブセットを含み、第３の組の量子ビットの各量子ビットは、第１の複数のサブセットのうちの少なくとも１つのサブセット、及び第２の複数のサブセットのうちの少なくとも１つのサブセットの各量子ビットと交差する。いくつかの実施態様では、第１の複数のサブセットの第１のサブセット及び第２の複数のサブセットの第２のサブセットの各対について、第１及び第２のサブセットの各量子ビットと交差する第３の組の量子ビットのそれぞれの量子ビットが存在する。
いくつかの実施態様では、第３の組の量子ビットの各量子ビットは、量子ビットのそれぞれの第１の部分と第２の部分との間に第３の部分を含み、第３の組の量子ビットの各量子ビットの第３の部分は、中央領域内に配置され、第３の組の量子ビットの各量子ビットは、中央領域と境を接する境界領域内で第１及び第２の組の量子ビットと交差し、第１及び第２の組中の量子ビットの各交差もまた、境界領域内にある。
いくつかの実施態様では、量子プロセッサは、１つ以上の更なるセル内カプラを備え、各カプラは、第３の組の量子ビットの第３及び第４の量子ビットに近接し、第３の量子ビットと第４の量子ビットとの間の通信結合を提供する。
いくつかの実施態様では、第３のサブセットの量子ビットの少なくとも１つの量子ビットの全長は、第１及び第２の組の量子ビットの量子ビットの全長に等しい。
いくつかの実施態様では、第１の複数のサブセットは、第１の組の量子ビットの量子ビットの半分を含む第１のサブセットと、第１の組の量子ビットの量子ビットの他方の半分を含む第２のサブセットと、を含み、第２の複数のサブセットは、第２の組の量子ビットの量子ビットの半分を含む第３のサブセットと、第２の組の量子ビットの量子ビットの他方の半分を含む第４のサブセットと、を含み、第１、第２、第３、及び第４のサブセットは、分離しており、第３の組の量子ビットの各量子ビットについて、第１の部分は、第１のサブセット及び第２のサブセットのうちの一方中の各量子ビットと交差し、第２の部分は、第３のサブセット及び第４のサブセットのうちの一方中の各量子ビットと交差する。
いくつかの実施態様では、量子プロセッサは、各セルが少なくとも１つの他のセルと隣接して近接して位置するようにある区域にわたってタイル状に配置された複数のセルであって、第１のセルは、第１、第２、及び第３の組の量子ビットを含み、複数のセルの各他のセルは、同様の第１、第２、及び第３の組の量子ビットを含む、複数のセルと、一組のセル間カプラであって、各セル間カプラは、隣接セル中の量子ビット対間の同調可能な通信結合を提供する、一組のセル間カプラと、を備え、一組のセル間カプラは、第１のセルの第１の組の量子ビット中の少なくとも１つの量子ビットと第２のセルの第１の組の量子ビット中の量子ビットの少なくとも１つとの間の同調可能な通信結合と、第１のセルの第２の組の量子ビット中の量子ビットのうちの少なくとも１つと第３のセルの第２の組の量子ビット中の量子ビットのうちの少なくとも１つとの間の同調可能な通信結合と、第１のセルの第３の組の量子ビット中の量子ビットのうちの少なくとも１つと第４のセルの第３の組の量子ビット中の量子ビットのうちの少なくとも１つとの間の同調可能な通信結合と、を提供する。
いくつかの実施態様では、量子プロセッサは、複数の超伝導量子ビットであって、複数の少なくとも第１の量子ビットは、中心軸に沿って延びる中央部と、第１の遠位部であって、第１の遠位部は、中央部の第１の端部に配置され、かつ中央部の第１の端部と一体形成され、第１の遠位部は、中心軸に非平行な第１の遠位軸に沿って延びる、第１の遠位部と、第２の遠位部であって、第２の遠位部は、中央部の第２の端部に配置され、かつ中央部の第１の端部と一体形成され、第２の端部は、中心軸に沿って第１の端部と対向し、第２の遠位部は、中心軸に非平行な第２の遠位軸に沿って延びる、第２の遠位部と、を含む、超伝導材料のループを含む。
いくつかの実施態様では、第１及び第２の遠位軸は、互いに平行であり、中心軸に直交する。いくつかの実施態様では、第１の量子ビットは、Ｈ字形状及びＩ字形状のうちの少なくとも１つを含む形状を有し、中央部の第１及び第２の端部はそれぞれ、第１及び第２の遠位軸に沿った第１及び第２の遠位部の近接中央領域である。いくつかの実施態様では、第１の量子ビットは、Ｕ字形状を含む形状を有し、中央部の第１及び第２の端部はそれぞれ、第１及び第２の遠位軸に沿った第１及び第２の遠位部の近接端である。
いくつかの実施態様では、量子プロセッサは、各セルが少なくとも１つの他のセルと隣接して近接して位置するようにある区域にわたってタイル状に配置された複数のセルであって、第１のセルは、少なくとも１つの量子ビット及び１つ以上の同様の量子ビットを含む、複数のセルと、各セル用の一組のセル内カプラであって、セル内カプラは、セル中の量子ビット間の同調可能な通信結合を提供する、一組のセル内カプラと、一組のセル間カプラであって、各セル間カプラは、隣接セル中の量子ビット間の同調可能な通信結合を提供する、一組のセル間カプラと、を備え、２つ以上のセル間カプラを含む第１のカプラサブセットは、第１の量子ビットを、第１の遠位部を介して、１つ以上の隣接セル中の２つ以上の量子ビットを含む第１の量子ビットサブセットに通信結合し、２つ以上のセル間カプラを含む第２のカプラサブセットは、第２の遠位部を介して、第１の量子ビットを、１つ以上の隣接セル中の２つ以上の量子ビットを含む第２の量子ビットサブセットに結合する。
いくつかの実施態様では、第１のサブセットのカプラの第１のセル間カプラは、第１の量子ビットを、第１の遠位部を介して、第１のサブセットの量子ビットの第１の隣接量子ビットに通信結合し、第１のセルと同様の第１の隣接セル中の第１の隣接量子ビット、第１の隣接量子ビットは、第１のセル中の第１の量子ビットの位置とは異なる第１の隣接セル中の位置を占める。
いくつかの実施態様では、第１のセル間カプラは、第１の量子ビットに対して斜めに延び、それによって中心軸並びに第１及び第２の遠位軸に対して非直交かつ非平行に延びる。
いくつかの実施態様では、第１のセル間カプラは、第２のセル間カプラと交差し、第２のセル間カプラは、第１のセル中の第２の量子ビットを第１の隣接セル中の第２の隣接量子ビットに結合し、第１の量子ビットに近接する第２の量子ビット、及び第２の隣接量子ビットは、第１の量子ビットの位置に対応する第１の隣接セル中の位置を占める。
いくつかの実施態様では、第１のセル間カプラは、第２のセル間カプラに実質的に平行に延び、第２のセル間カプラは、第１のセル中の第２の量子ビットを第１の隣接セル中の第２の隣接量子ビットに結合し、第１の量子ビットに近接する第２の量子ビット、及び第２の隣接量子ビットは、第１の量子ビットの位置に対応する第１の隣接セル中の位置を占める。
いくつかの実施態様では、量子プロセッサは、第１のセルの第１のコーナー量子ビットの第１のコーナー遠位部を第２のセルの第１の隣接コーナー量子ビットに通信結合する第１のコーナーセル間カプラを備え、第２のセルは、中心軸並びに第１及び第２の遠位軸の少なくとも１つに沿って第１のセルに隣接する１つ以上のセルに隣り合い、第１のコーナーセル間カプラは、第１のコーナー量子ビットの遠位部の第１の端部に結合し、第１の端部は、中心軸並びに第１及び第２の遠位軸の少なくとも１つに沿って第１のセルの外周に近接する。
いくつかの実施態様では、量子プロセッサは、第１のセルの第２のコーナー量子ビットの第２のコーナー遠位部を第２のセルの第２の隣接コーナー量子ビットに通信結合する第２のコーナーセル間カプラを備え、第２のコーナー遠位部は、第１のコーナー遠位部に直交して延び、第２のコーナーセル間カプラは、第１のセル間カプラと交差する。
いくつかの実施態様では、量子プロセッサは、第１のセルの第２のコーナー量子ビットの第２のコーナー遠位部を第３のセルの第２の隣接コーナー量子ビットに通信結合する第２のコーナーセル間カプラを備え、第２のコーナー遠位部は、第１のコーナー遠位部に直交して延び、第２のコーナーセル間カプラは、第１のセル間カプラに直交して、かつ第１のセル間カプラと重なり合わずに延びる。
いくつかの実施態様では、量子プロセッサは、各々が超伝導材料のループを含む複数の超伝導量子ビットであって、複数の量子ビットは、第１の組の量子ビット及び第２の組の量子ビットを含み、第１の組の量子ビットの量子ビットは、第１の軸に平行に延び、第２の組の量子ビットの量子ビットは、第１の軸に直交する第２の軸に平行に延び、第１の組の量子ビットの１つ以上の量子ビットは、１つ以上の交差領域において第２の組の量子ビットの１つ以上の量子ビットと交差する、複数の超伝導量子ビットと、１つ以上の交差領域において、第１の組の量子ビットの１つ以上の量子ビットを、第２の組の量子ビットの１つ以上の量子ビットに通信結合する第１の組のカプラと、第１の組の量子ビットの第１の量子ビットを第１の組の量子ビットの第２の量子ビットに通信結合する第１のカプラを少なくとも含む第２の組のカプラであって、第１及び第２の量子ビットは重なり合わず、第１の量子カプラは、第１の量子ビットに結合する第１の結合部と、第２の量子ビットに結合する第２の結合部と、第１及び第２の量子ビットに直交して延び、かつ第１及び第２の結合部を通信結合する延長部と、を含む、第２の組のカプラと、を備える。
いくつかの実施態様では、第１のカプラは、第１の組の量子ビットの第３の量子ビットと通信不可能に交差し、第３の量子ビットは、第１及び第２の量子ビット間に配設されている。
いくつかの実施態様では、第１の組の量子ビットの各量子ビットは、第１の組のカプラのそれぞれのカプラによって、第２の組の量子ビットの各量子ビットに結合され、第１の組の量子ビットの各量子ビット対は、第２の組のカプラのそれぞれのカプラによって互いに通信結合され、第２の組の量子ビットの各量子ビット対は、第２の組のカプラのそれぞれのカプラによって互いに通信結合されている。
いくつかの実施態様では、量子プロセッサは、各セルが少なくとも１つの他のセルと隣接して近接して位置するようにある区域にわたってタイル状に配置された複数のセルを備え、第１のセルは、第１の量子ビット及び１つ以上の同様の量子ビットを含み、第２のセルは、第２の量子ビット及び１つ以上の同様の量子ビットを含み、第２の組のカプラは、セル間距離にわたって隣接セル中の互いに隣接して近接する量子ビット間の同調可能な通信結合を提供する第１のサブセットのセル間カプラと、異なるセル中の第１の組の量子ビットの隣接せずに近接する量子ビット間の同調可能な通信結合を提供する第２のサブセットの長距離カプラであって、第１の長距離カプラが、長距離にわたって第１及び第２の量子ビットを通信結合し、長距離は、セル間距離より大きい、第２のサブセットの長距離カプラと、を含む。
いくつかの実施態様では、各長距離カプラは、それぞれのセル内で同様の位置を有する量子ビットを通信結合する。
いくつかの実施態様では、第１は、第１のセル中の第１の位置を占め、第２の量子ビットは、第１の位置とは異なる第２のセル中の第２の位置を占める。
いくつかの実施態様では、量子プロセッサは、各セルが少なくとも１つの他のセルと隣接して近接して位置するようにある区域にわたってタイル状に配置された複数のセルを備え、第１のセルは、第１の量子ビット及び１つ以上の同様の量子ビットを含み、第２のセルは、第３の量子ビットを含む１つ以上の同様の量子ビットを含み、第２の組のカプラは、セル間距離にわたって隣接セル中の互いに隣接して近接する量子ビット間の同調可能な通信結合を提供する第１のサブセットのセル間カプラと、異なるセル中の第１の組の量子ビットの隣接せずに近接する量子ビット間の同調可能な通信結合を提供する第２のサブセットの長距離カプラであって、第１の長距離カプラが、長距離にわたって第１及び第３の量子ビットを通信結合し、長距離は、セル間距離より大きい、第２のサブセットの長距離カプラと、を含み、第１及び第３の量子ビットは、それぞれの非平行な軸に平行に延びる。
いくつかの実施態様では、第２のサブセットの長距離カプラは、対称軸を中心として方向を変え、長距離カプラの各々は、第１の延長軸に平行な第１の部分に沿って第１の端部から対称軸に向かって延び、対称軸に隣接する屈曲領域において屈曲し、第１の延長軸に直交する第２の延長軸に平行な第２の部分に沿って第２の端部に向かって、かつ対称軸から離れて延びる。
いくつかの実施態様では、対称軸は、中央タイルを通過し、複数の長距離カプラの屈曲領域は、中央セル内に配設され、長距離カプラの各々は、完全に対称軸のそれぞれの側に配設されている。
いくつかの実施態様では、複数の量子ビットは、第１の組の隣接セル及び第２の組の長距離セルを含み、第２の組の長距離セルは、第２のセルを含み、第１の組の隣接セルは、各々が第１のセルと隣接して近接し、相互に互いに隣接せずに近接する。
いくつかの実施態様では、第２のサブセットの長距離カプラは、第１の隣接セル中の第１の組の量子ビットの１つ以上の量子ビットを第２の隣接セル中の第１の組の量子ビットの１つ以上の対応する量子ビットに通信結合し、第１の隣接セルの１つ以上の量子ビットは、第１のセルの１つ以上の量子ビットに結合され、第２の隣接セルの１つ以上の量子ビットは、少なくとも第１の隣接セルの１つ以上の量子ビットによって第１のセルに間接的に結合されている。
いくつかの実施態様では、隣接セルは、タイル状に配置された区域内で、互いから斜めにオフセットされている。
いくつかの実施態様では、第２の組のカプラは、第３のサブセットのカプラを更に含み、複数のセルの１つ以上について、セル中の第１の組の量子ビットの各量子ビット対は、第３の組のカプラのそれぞれのカプラによって互いに通信結合され、セル中の第２の組の量子ビットの各量子ビット対は、第３の組のカプラのそれぞれのカプラによって互いに通信結合されている。
いくつかの実施態様において、区域にわたってタイル状に配置された複数のセルは、第３のサブセットのカプラによって各セル内で互いに連結された量子ビットを含む第１の組の１つ以上のセルを含むサブトポロジを含み、第２の組の１つ以上のセルに隣接して配設された第１の組の１つ以上のセルは、第２のサブセットの長距離カプラによって他のセル中の量子ビットに連結された量子ビットを含み、サブトポロジは、区域にわたってタイル状に配置されている。
いくつかの実施態様では、第１及び第２の組の量子ビットは各々、同じ数のセルを含む。
いくつかの実施態様では、第１のサブセットの量子ビットは、第２のサブセットの量子ビットよりも少ないセルを含む。
いくつかの実施態様では、量子プロセッサは、各々が超伝導材料のループを含む複数の超伝導量子ビットであって、複数の量子ビットは、第１の組の量子ビット及び第２の組の量子ビットを含み、第１及び第２の組の量子ビットはそれぞれ、第１の屈曲量子ビット及び第２の屈曲量子ビットを含み、第１及び第２の屈曲量子ビットの各々は、第１の軸に平行に延びる第１の部分、第２の軸に平行に延びる第２の部分、及び第１及び第２の部分を接続し通信結合する屈曲領域を含み、第１の屈曲量子ビットの第１の部分は、第１の交差領域において第１の組の量子ビットの第１の量子ビットと交差する、複数の超伝導量子ビットと、第１及び第２の屈曲量子ビットのそれぞれの屈曲領域に近接した第１のカプラを少なくとも含む第１の組のカプラであって、第１のカプラは、それぞれの屈曲領域を介して第１及び第２の屈曲量子ビットを通信結合する、第１の組のカプラと、第１の交差領域に近接する第２のカプラを少なくとも含む第２の組のカプラであって、第２のカプラは、第１の屈曲量子ビット及び第１の量子ビットを通信結合する、第２の組のカプラとを備える。
いくつかの実施態様では、第１及び第２の組の量子ビットの各量子ビットはそれぞれ、第１の軸に平行に延びる第１の部分と、第２の軸に平行に延びる第２の部分と、第１及び第２の部分を接続及び通信結合する屈曲領域と、を含み、第１の組の量子ビットの各量子ビットは、量子ビット及び他方の量子ビットが第２の組のカプラのカプラによって交差するそれぞれの交差領域において第１の組の量子ビットの各他の量子ビットに結合される。
いくつかの実施態様では、第１の組の量子ビットの各量子ビットについて、第１の組のカプラのカプラは、量子ビットを第２の組の量子ビットの更なる量子ビットに通信結合し、カプラは、量子ビット及び更なる量子ビットの屈曲領域に近接している。
いくつかの実施態様では、第１及び第２の組の量子ビットの第１の軸は、互いに平行であり、第１及び第２の組の量子ビットの第２の軸は、互いに平行であり、かつ第１の軸に直交する。
いくつかの実施態様では、第１の組の量子ビットの各量子ビットは、第１の組の量子ビットの各他の量子ビットの長さと実質的に同じ長さを有する。
いくつかの実施態様では、第１及び第２の組の量子ビットの各々はそれぞれ、１つ以上の線形量子ビットを含み、第１の組の各線形量子ビットは、第１の延長軸に平行に延び、第１の延長軸は、第１の屈曲量子ビットの第１の軸及び第２の軸のうちの一方に平行であり、第２の組の各線形量子ビットは、第２の延長軸に平行に延び、第２の延長軸は、第２の屈曲量子ビットの第１の軸と第２の軸のうちの一方に平行である。
いくつかの実施態様では、第１の量子ビットは、１つ以上の線形量子ビットの第１の線形量子ビットを含み、第１の線形量子ビットは、対応する数の交差領域において第１及び第２の両方の組の量子ビットのいくつかの量子ビットと交差し、第１の線形量子ビットは、対応する数の交差領域に近接する第２の組のカプラのカプラを介していくつかの量子ビットの各々に通信結合されている。
いくつかの実施態様では、１つ以上の線形量子ビット、及び第１の屈曲量子ビットのような１つ以上の屈曲量子ビットは、第１の延長軸に直交する軸に沿って、線形量子ビットと屈曲量子ビットとの間に交互に配設されている。
いくつかの実施態様では、量子プロセッサは、各セルが少なくとも１つの他のセルと隣接して近接して位置するようにある区域にわたってタイル状に配置された複数のセルを備え、第１のセルは、第１の組の量子ビットと、第２の組の量子ビットであって、第１の組の量子ビット中の少なくとも１つの量子ビットの一部は、第２の組の量子ビット中の少なくとも１つの量子ビットの一部と交差し、第１の組の量子ビット中の少なくとも１つの量子ビットの一部は、隣接セル中の第２の組の量子ビット中の少なくとも１つの量子ビットの一部と交差する、第２の組の量子ビットと、第１の組のセル間カプラであって、セル間カプラの各々は、第１の組の量子ビット中の量子ビットの各々の第１の端部、及び第２の組の量子ビット中の量子ビットの各々の第１の端部に近接して位置し、セル間カプラの各々は、第１の組の量子ビット中の量子ビットのうちの１つと隣接セル中の第１の組の量子ビット中の量子ビットのうちの１つとの間で、又は第２の組の量子ビット中の量子ビットのうちの１つと隣接セル中の第２の組の量子ビット中の量子ビットのうちの１つとの間で、同調可能な通信結合を提供する、第１の組のセル間カプラと、第１の組のセル内カプラであって、第１の組のセル内カプラ中のセル内カプラの各々は、第１の組の量子ビット中の量子ビットの１つが第２の組の量子ビット中の量子ビットのうちの１つと交差する領域に隣接して位置し、第１の組の量子ビット中の量子ビットのうちの１つと第２の組の量子ビット中の量子ビットのうちの１つとの間で同調可能な通信結合を提供する、第１の組のセル内カプラと、第２の組の組内カプラであって、第２の組の組内カプラ中のセル内カプラの各々は、第１の組の量子ビット中の１つの量子ビット、第１の組の量子ビット中の別の１つとの間で、又は第２の組の量子ビット中の量子ビットのうちの１つと第２の組の量子ビット中の量子ビットのうちの別の１つとの間で、同調可能な通信結合を提供する、第２の組の組内カプラと、を備える。
いくつかの実施態様では、各セルは、第２の組のセル間カプラを更に含み得、第２の組のセル間カプラ中のセル間カプラの各々は、第１の組の量子ビット中の量子ビットのうちの１つと隣接セル中の第１の組の量子ビット中の量子ビットのうちの１つとの間の同調可能な通信結合を提供し、隣接セルは、セルに対して第１の方向に沿って位置し、第１の方向は、第１の組の量子ビットの長手方向軸に非平行であるか、又は第２の組の量子ビット中の量子ビットのうちの１つと隣接セル中の第２の組の量子ビット中の量子ビットのうちの１つとの間にあり、隣接セルは、セルに対して第２の方向に沿って位置し、第２の方向は、第２の組の量子ビットの長手方向軸に非平行である。
いくつかの実施態様では、第１及び第２の組の量子ビット中の量子ビットの各々は、少なくとも１つのジョセフソン接合によって介挿された超伝導材料のループから構成される。
いくつかの実施態様では、第１の組の量子ビット中の量子ビットの各々の長手方向軸は、第３の方向に平行であり、第２の組の量子ビット中の各量子ビットの長手方向軸は、第４の方向に平行である。
いくつかの実施態様では、第３の方向は、第４の方向に直交する。
いくつかの実施態様では、各セルは、第１の組の量子ビット中に１２個の量子ビットを含み、第２の組の量子ビット中に１２個の量子ビットを含む。量子プロセッサは、各セルが少なくとも１つの他のセルと隣接して近接して位置するようにある区域にわたってタイル状に配置された複数のセルを備え、各セルは、第１の組の量子ビットと、第２の組の量子ビットであって、第１の組の量子ビット中の少なくとも１つの量子ビットの一部は、第２の組の量子ビット中の少なくとも１つの量子ビットの一部と交差し、第１の組の量子ビット中の少なくとも１つの量子ビットの一部は、隣接セル中の第２の組の量子ビット中の少なくとも１つの量子ビットの一部と交差する、第２の組の量子ビットと、第１の組のセル間カプラであって、セル間カプラの各々は、第１の組の量子ビット中の量子ビットの各々の第１の端部、及び第２の組の量子ビット中の量子ビットの各々の第１の端部に近接して位置し、セル間カプラの各々は、第１の組の量子ビット中の量子ビットのうちの１つと隣接セル中の第１の組の量子ビット中の量子ビットのうちの１つとの間で、又は第２の組の量子ビット中の量子ビットのうちの１つと隣接セル中の第２の組の量子ビット中の量子ビットのうちの１つとの間で、同調可能な通信結合を提供する、第１の組のセル間カプラと、第１の組のセル内カプラであって、第１の組のセル内カプラ中のセル内カプラの各々は、第１の組の量子ビット中の量子ビットの１つが第２の組の量子ビット中の量子ビットのうちの１つと交差する領域に隣接して位置し、第１の組の量子ビット中の量子ビットのうちの１つと第２の組の量子ビット中の量子ビットのうちの１つとの間で同調可能な通信結合を提供する、第１の組のセル内カプラと、第２の組の組内カプラであって、第２の組の組内カプラ中のセル内カプラの各々は、第１の組の量子ビット中の１つの量子ビット、第１の組の量子ビット中の別の１つとの間で、又は第２の組の量子ビット中の量子ビットのうちの１つと第２の組の量子ビット中の量子ビットのうちの別の１つとの間で、同調可能な通信結合を提供する、第２の組の組内カプラと、を備える。
量子プロセッサ中の各セルは、第２の組のセル間カプラを更に含み得、第２の組のセル間カプラ中のセル間カプラの各々は、第１の組の量子ビット中の量子ビットのうちの１つと隣接セル中の第１の組の量子ビット中の量子ビットのうちの１つとの間の同調可能な通信結合を提供し、隣接セルは、セルに対して第１の方向に沿って位置し、第１の方向は、第１の組の量子ビットの長手方向軸に非平行であるか、又は第２の組の量子ビット中の量子ビットのうちの１つと隣接セル中の第２の組の量子ビット中の量子ビットのうちの１つとの間にあり、隣接セルは、セルに対して第２の方向に沿って位置し、第２の方向は、第２の組の量子ビットの長手方向軸に非平行である。
第１及び第２の組の量子ビット中の量子ビットの各々は、少なくとも１つのジョセフソン接合によって介挿された超伝導材料のループから構成される。
いくつかの実施態様では、第１の組の量子ビット中の量子ビットの各々の長手方向軸は、第３の方向に平行であり、第２の組の量子ビット中の各量子ビットの長手方向軸は、第４の方向に平行である。第３の方向は、第４の方向に直交してもよい。
各セルは、第１の組の量子ビット中に１２個の量子ビットを含み、第２の組の量子ビット中に１２個の量子ビットを含み得る。
図面において、同一の参照番号は同様の要素又は作用を特定する。図面中の要素の大きさ及び相対位置は必ずしも一定の比率で描かれてない。例えば、種々の要素の形状及び角度は必ずしも一定の比率で描かれておらず、図面の見やすさを向上させるために、これらの要素の一部が任意に拡大されて配置されている。また、描画された要素の特定の形状は、必ずしも特定の要素の実際の形状に関する情報を伝達することを意図せず、図面における認識の容易さのために選択されている。
本システム、装置、方法、及び物品によるデジタルプロセッサ及びアナログプロセッサを含む例示的なハイブリッドコンピュータを図示する概略図である。 完全三分割グラフの例示的なグラフである。 斜めの量子ビットで三分割グラフを実装した量子プロセッサ中の例示的なセルの概略図である。 直線状量子ビットで三分割グラフを実装した量子プロセッサ中の例示的なセルの概略図である。 図４のセルに基づく量子プロセッサの例示的なトポロジの概略図である。 非完全三分割グラフを実装したセルの接続性を図示する例示的なグラフである。 非完全三分割グラフを実装した量子プロセッサ中の例示的なセルの概略図である。 Ｈ字形状の量子ビットと外部量子ビットへのカプラとを有する量子プロセッサ中の例示的なセルの概略図である。 量子プロセッサの例示的なトポロジの概略図である。 ４つのセル間の接続性を示す図８Ｂのトポロジの概略図である。 Ｈ字形状の量子ビットと外部量子ビットへのカプラとを有する量子プロセッサ中の例示的なセルの概略図である。 量子プロセッサの例示的なトポロジの概略図である。 量子プロセッサの例示的なトポロジの概略図である。 量子プロセッサの例示的なトポロジの概略図である。 量子プロセッサ中の例示的なセルの概略図である。 Ｌ字形状の量子ビットを有する量子プロセッサ中の例示的なセルの概略図である。 Ｌ字形状の量子ビットと直線状量子ビットとを含む量子プロセッサ中の例示的なセルの概略図である。 量子プロセッサの例示的なトポロジの概略図である。 ２つの異なるサブトポロジを有する量子プロセッサの例示的なトポロジの概略図である。 ２つのサブトポロジ又は異なるサイズを有する量子プロセッサの例示的なトポロジの概略図である。 長距離カプラを有する量子プロセッサの例示的なトポロジの概略図である。 非隣接セル中の水平及び垂直量子ビット間のカプラを有する量子プロセッサの例示的なトポロジの概略図である。 非隣接セル中の量子ビット間のカプラを有する量子プロセッサの例示的なトポロジの概略図である。 量子プロセッサ中の例示的な量子ビットの概略図である。 図２１Ａからの一群の量子ビットの概略図である。 図２１Ｂからの一群の量子ビットを有する量子プロセッサ中の例示的なセルの概略図である。 長距離カプラを有する量子プロセッサ中の例示的なトポロジの概略図。 シフトされた量子ビット及び複数の種類のカプラを有する量子プロセッサ中のセルの概略図である。 図２３Ａのセルを含む例示的なトポロジの概略図である。
以下の説明では、開示される様々な実施形態に対する十分な理解が得られるように、いくつかの特定の詳細を含める。当業者は、実施形態がこれらの特定の詳細のうちの１つ若しくは２つ以上なしに実施され得ること、又は他の方法、構成要素、材料などで実施され得ることを認識するであろう。本明細書及び添付特許請求の範囲の全体を通して、「要素」及び「要素（複数）」という語は、量子プロセッサと関連付けられた全てのこのような構造、システム、及びデバイス、並びにそれらに関連するプログラマブルなパラメータを包含するように使用されるが、これらに限定されない。
文脈上別段の解釈が要求されない限り、本明細書及び添付特許請求の範囲の全体を通して、「備える（comprise）」、並びに「備える（comprises）」及び「備える（comprising）」などのその変形例は、オープンかつ包括的な意味で、つまり「含むが、それに限定されない」として、解釈されるべきである。
本明細書全体を通して、「一実施形態」、「実施形態」、「別の実施形態」、「一例」、「例」、「別の例」、「一実施態様」、「別の実施態様」などとの言及は、当該実施形態、例、又は実施態様に関連して説明される特定の関連する特徴、構造、又は特性が、少なくとも１つの実施形態、例、又は実施態様に含まれることを意味する。それ故、本明細書を通した様々な箇所における語句「一実施形態において」、「実施形態において」、「他の実施形態において」などの出現は、必ずしも同じ実施形態、例、又は実施態様を指さない。更に、１つ以上の実施形態、例、又は実施態様において、特定の特徴、構造、又は特性を任意の好適な様態で組み合わせることができる。
なお、本明細書及び添付の特許請求の範囲において用いられるとき、「ある１つの（a）」、「ある１つの（an）」及び「その（the）」との単数形は、その内容上明示的に別段の解釈が要求されない限り、複数の参照対象を含む。それ故、例えば、「量子プロセッサ」を含むシステムへの言及には、単一の量子プロセッサ、又は２つ以上の量子プロセッサが含まれる。なお、「又は」という用語は、一般に、文脈上別段の解釈が要求されない限り、「及び／又は」を含む意味で用いられる。
「接続性」という用語は、介在する量子ビットを使用せずに量子プロセッサ中の量子ビット対間を通信可能に直接結合するために利用可能な（例えば、アクティブか否かにかかわらず）いくつかの可能又は利用可能な通信結合経路を表す。一例として、３の接続性を有する量子ビットは、製造された量子ビット及びカプラの物理トポロジのために介在する量子ビットなしに、最大３つの他の量子ビットと直接通信結合することができる。換言すれば、最大３つの他の量子ビットに対する直接通信結合経路が利用可能であるが、いずれの特定の用途においても、特定の問題が解決されること及び／又はその特定の問題のプロセッサ若しくはハードウェアへのマッピングに応じて、それら全ての直接通信結合路又は全てよりも少ない直接通信結合経路が実際は用いられ得る。
典型的に、アーキテクチャ又はトポロジレイアウトの外周上の量子ビット（すなわち、アレイの縁部に沿って位置する量子ビット）は、外周の内側に位置する量子ビットよりも少ない数の物理的に利用可能な直接接続を有することになる。アレイの外周上の量子ビットは、本明細書では外周又は縁部量子ビットと称される。量子ビットが多角形の外周（例えば、正方形、矩形、六方晶）を有するアレイに配列される場合、外周コーナー部の量子ビットは、典型的に最小数の物理的に利用可能な直接接続を有する。外周コーナー部のこれらの量子ビットは、本明細書においてコーナー部量子ビットと称される。それ故、縁部又はコーナー部量子ビットは、任意の所与のアーキテクチャ又はトポロジの物理的接続性の度合いを限定し得る。
これらの非外周又は非縁部量子ビットは、これらの直接接続が特定の問題を解決する上で使用されるか否かにかかわらず、プロセッサの設計に従って、本明細書において内部量子ビットと称される。
１つ以上の量子プロセッサが、所与の設計に従って製作又は製造される。しかしながら、いくつかの例では、１つ以上の欠陥があると、所与の製造される量子プロセッサの全ての量子ビット及び／又は全てのカプラの動作、又は設計仕様の公差内（すなわち、スペック内）での動作が妨げられ得る。それ故、この設計の設計プロセッサ又はハードウェアグラフは、製造される量子プロセッサの任意の所与のインスタンスの正確な描写ではないことがある。事実、所与の設計に基づく量子プロセッサの異なるインスタンスは、これらの製造欠陥又は公差外れ構成要素により互いに異なり得る。
図１は、アナログコンピュータ１５０に結合されたデジタルコンピュータ１０５を含むハイブリッドコンピューティングシステム１００を図示する。いくつかの実施態様では、アナログコンピュータ１５０は、量子コンピュータである。例示的なデジタルコンピュータ１０５は、古典的なデジタル処理タスクを実行するために使用され得るデジタルプロセッサ（ＣＰＵ）１１０を含む。
デジタルコンピュータ１０５は、少なくとも１つのデジタルプロセッサ（１つ以上のコアを有する中央処理装置１１０など）、少なくとも１つのシステムメモリ１２０、及びシステムメモリ１２０を含む様々なシステム構成要素を中央処理装置１１０に結合する少なくとも１つのシステムバス１１７を含み得る。
デジタルプロセッサは、例えば１つ以上の中央処理装置（「ＣＰＵ」）、グラフィックス処理ユニット（「ＧＰＵ」）、デジタル信号プロセッサ（「ＤＳＰ」）、特定用途向け集積回路（「ＡＳＩＣ」）、プログラマブルゲートアレイ（「ＦＰＧＡ」）、プログラマブルロジックコントローラ（ＰＬＣ）などの任意の論理処理ユニットであり得る。
デジタルコンピュータ１０５は、ユーザ入出力サブシステム１１１を含み得る。いくつかの実施態様では、ユーザ入出力サブシステムは、ディスプレイ１１２、マウス１１３、及び／又はキーボード１１４などの、１つ以上のユーザ入出力構成要素を含む。
システムバス１１７は、メモリコントローラを有するメモリバス、周辺バス、及びローカルバスを含む、任意の既知のバス構造又はアーキテクチャを用いることができる。システムメモリ１２０は、読み出し専用メモリ（「ＲＯＭ」）、スタティックランダムアクセスメモリ（「ＳＲＡＭ」）、フラッシュＮＡＮＤなどの不揮発性メモリ、及びランダムアクセスメモリ（「ＲＡＭ」）などの揮発性メモリを含み得る（図示せず）。
デジタルコンピュータ１０５はまた、他の非一時的コンピュータ可読若しくはプロセッサ可読記憶媒体又は不揮発性メモリ１１５を含み得る。不揮発性メモリ１１５は、ハードディスクの読み出しと書き込みを行うためのハードディスクドライブ、取り外し可能な光ディスクの読み出し及び書き込みを行うための光ディスクドライブ、並びに／又は磁気ディスクの読み出し及びの書き込みを行うための磁気ディスクドライブを含む、種々の形態をとり得る。光ディスクはＣＤ－ＲＯＭ又はＤＶＤとすることができ、磁気ディスクは磁気フロッピーディスク又はディスケットとすることができる。不揮発性メモリ１１５は、システムバス１１７を介してデジタルプロセッサと通信し得、システムバス１１７に結合された適切なインターフェース又はコントローラ１１６を含み得る。不揮発性メモリ１１５は、プロセッサ可読若しくはコンピュータ可読命令、データ構造、又はデジタルコンピュータ１０５のための他のデータ（プログラムモジュールと呼ばれることもある）のための長期記憶装置として機能し得る。
デジタルコンピュータ１０５は、ハードディスク、光ディスク、及び／又は磁気ディスクを用いるとして記載されているが、当業者は、磁気カセット、フラッシュメモリカード、フラッシュ、ＲＯＭ、スマートカードなどの、他の種類の不揮発性コンピュータ可読媒体が用いられ得ることを理解するであろう。当業者は、いくつかのコンピュータアーキテクチャは揮発性メモリ及び不揮発性メモリを用いることを理解するであろう。例えば、揮発性メモリ中のデータは、不揮発性メモリにキャッシュすることができる。又は、集積回路を用いて非揮発性メモリを提供する固体ディスク。
システムメモリ１２０には、様々なプロセッサ可読若しくはコンピュータ可読命令、データ構造、又は他のデータを記憶させることができる。例えば、システムメモリ１２０は、遠隔のクライアントと通信し、デジタルコンピュータ１０５及びアナログコンピュータ１５０上のリソースを含むリソースの使用をスケジューリングするための命令を記憶し得る。
いくつかの実施態様では、システムメモリ１２０は、プロセッサ可読又はコンピュータ可読計算命令を記憶し、前処理、共同処理、及び後処理を実行するための命令をアナログコンピュータ１５０に記憶し得る。システムメモリ１２０は、アナログコンピュータ１５０と相互作用するための一組のアナログコンピュータインタフェース命令を記憶してもよい。
アナログコンピュータ１５０は、量子プロセッサ１４０などのアナログプロセッサを含み得る。アナログコンピュータ１５０は、隔離環境内に、例えば、量子コンピュータの内部素子を熱、磁界、及び他の外部ノイズから遮蔽する隔離環境内に設置することができる（図示せず）。
量子プロセッサは、量子ビット、カプラ、及び他の装置などのプログラマブル素子を含む。量子ビットの例及びそれらの配置は、図３～５及び図７～２３Ｂに示されている。
一実施態様では、量子プロセッサは、いくつかの量子ビット及び関連付けられたローカルバイアスデバイスを含む超伝導量子プロセッサである。超伝導量子プロセッサはまた、量子ビット間の通信結合を提供するカプラを用いてもよい。本システム、方法、及び装置と併せて使用され得る例示的な量子プロセッサの更なる詳細及び実施形態は、例えば、米国特許第７，５３３，０６８号、同第８，００８，９４２号、同第８，１９５，５９６号、同第８，１９０，５４８号、及び同第８，４２１，０５３号に記載されている。
超伝導量子ビットの例としては、超伝導磁束量子ビット、超伝導電荷量子ビットなどが挙げられる。超伝導磁束量子ビットでは、ジョセフソンエネルギーは充電エネルギーに対して、支配的であるか、又は等しい。電荷量子ビットでは、これと逆である。使用され得る磁束量子ビットの例には、１つのジョセフソン接合によって介挿された超伝導ループを含む高周波ＳＱＵＩＤ、３つのジョセフソン接合によって介挿された超伝導ループを含む持続電流量子ビットなどが挙げられる。いくつかの実施態様では、オンチップ回路によって、量子ビット及びカプラが制御される。オンチップ制御回路の例は、米国特許第７，８７６，２４８号、同第７，８４３，２０９号、同第８，０１８，２４４号、同第８，０９８，１７９号、同第８，１６９，２３１号、及び同第８，７８６，４７６号に見出すことができる。
本明細書及び添付特許請求の範囲の全体にわたって、量子プロセッサの「アーキテクチャ」又は「トポロジ」は、量子プロセッサ中の量子ビット及びカプラの相対的な物理的位置によって定義される。
接続は、２つの素子間の直接通信経路である（例えば、介在する量子ビットのない、単一のカプラを介した２つの量子ビット間）。結合は、２つの素子間の直接通信経路（例えば、介在する量子ビットのない、単一のカプラを介した２つの量子ビット間）、又は２つの素子間の間接的通信結合（例えば、別の介在する量子ビット及び／若しくは複数のカプラを介した２つの量子ビット間）とすることができる。
いくつかの実施態様では、量子プロセッサ中の量子ビット及びカプラは、ある特定数の量子ビットがいくつかのサブトポロジ内にレイアウトされるようにアーキテクチャ（又はトポロジ）内に配置され、各サブトポロジは、本明細書において量子ビットのセルとも称される（以下「セル」）。セルは、量子ビット及びカプラを含む量子プロセッサトポロジの繰り返しサブトポロジである。ある区域にわたってタイル状に配置された複数のセルが、ある量子プロセッサアーキテクチャ又はトポロジを生成する。セル中の各量子ビットは、複数のセル内に量子ビットが含まれないように、かつ複数のセル間でキューが共有されないように、１つのセルのみに含まれてもよい。
あるセル中の量子ビットは、セル内カプラと本明細書において称されるカプラによって、同じセル中の別の量子ビットに通信結合することができる。あるセル中の量子ビットは、セル間カプラと本明細書において称されるカプラによって、異なるセル中の別の量子ビットに通信結合することができる。
任意の所与の結合は、量子プロセッサのプログラミング構成によって指定されるように制御可能（例えば、ＯＮ／ＯＦＦ）であり得る。量子プロセッサのプログラミング構成は、デジタルプロセッサなどの非量子プロセッサによって実行してもよい。量子プロセッサは、デジタルプロセッサと対話して、特定の問題を解決することができる。
図２は、完全三分割グラフの例示的なグラフ２００を示している。例示的なグラフ２００は、３つの組２１０、２２０、及び２３０に群化された１２個のノード（２１０ａ～２１０ｄ、２２０ａ～２２０ｄ、及び２３０ａ～２３０ｄ）又は頂点を有する。
当業者は、「ノード」と「頂点」をグラフ内で交換可能に使用することができることを認識するであろう。したがって、本明細書及び添付特許請求の範囲において、「ノード」は「頂点」に置換することができ、「頂点」は「ノード」に置換することができる。
例示的なグラフ２００は、組（例えば、組２１０）中の全ノードが他の２つの組（例えば、組２２０及び２３０）中のノードの各々に接続されているが、同一組中のノード間には直接接続がない、完全三分割グラフである。例えば、ノード２１０ａとノード２１０ｂとの間の物理的な接続はない。例示的なグラフ２００の各ノードは、例示的なグラフ２００中の他の８つのノードに接続されており、したがって８の接続性を有する。例示的なグラフ２００中の物理的接続は、線２４０として示されている（明瞭性のために１つのみがコールアウトされている）。
例示的なグラフ２００は、本システム、方法、及び装置による１２個のノードを有する量子プロセッサにおける三分割セルの接続性を表し得る。例示的なグラフ２００は、各組に４つのノードを有するものとして示されているが、これは、限定であることを意図しない。他の三分割グラフは、より少ない又はより多い数のノードを有してもよい。
図３は、本システム、装置、及び方法による量子プロセッサトポロジの基礎を形成する例示的なセル３００を示している。例示的なセル３００は、例示的なグラフ２００などの完全三分割グラフを表す第１の組の量子ビット３１０ａ～３１０ｄ（総称して３１０）、第２の組の量子ビット３２０ａ～３２０ｄ（総称して３２０）、及び第３の組の量子ビット３３０ａ～３３０ｄ（総称して３３０）を含む。各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、１つの組（例えば、第２の組）中の量子ビットの数は、別の組（例えば、第３の組）中の量子ビットの数に等しくない。
第１の組の量子ビット３１０は各々、それぞれの長手方向又は長軸３１５ａ（１つのみがコールアウトされている、総称して３１５）を有し、これに沿って第１の組のそれぞれの量子ビット３１０の超伝導経路又はループは、量子ビットの長さ方向に延びる。同様に、第２の組の量子ビット３２０は各々、それぞれの長手方向又は長軸３１６ａ（１つのみがコールアウトされている、総称して３１６）を有し、これに沿って第２の組の量子ビット３２０の超伝導経路又はループは、量子ビットの長さ方向に延びる。第３の組の量子ビット３３０は各々、それぞれの長手方向又は長軸３１７ａ（１つのみがコールアウトされている、総称して３１７）を有し、これに沿って第３の組の量子ビット３３０の超伝導経路又はループは、量子ビットの長さ方向に延びる。いくつかの実施態様では、所与の組の各量子ビットは、各々が独立して定義された長軸を有する代わりに（又はそれに加えて）、単一の長軸３１６を共有する。
第１の組の量子ビット３１０は、互いに実質的に平行な、かつそれぞれの長手方向又は長軸３１５と実質的に平行なループを有する。第２の組の量子ビット３２０は、互いに実質的に平行な、かつそれぞれの長手方向又は長軸３１６と実質的に平行なループを有する。第３の組の量子ビット３３０は、互いに実質的に平行な、かつそれぞれの長手方向又は長軸３１７と実質的に平行なループを有する。
量子ビットが１つ若しくは２つ以上の屈曲部を有するか否か、又は端部間で方向を変えるか否かにかかわらず、長手方向又は長軸は、量子ビットのループの最長寸法が一般に沿って延びる軸である。
量子ビット３１０、量子ビット３２０、量子ビット３３０は各々、それぞれの横又は短軸（図示せず）をそれぞれ有してもよい。横軸は、長軸に垂直であってもよい。
量子ビットは実質的に矩形のループであるとして説明されているが、これは、限定であることを意図せず、量子ビットは、長円形又はディスコレクタンギュラー（discorectangular）ループなどの任意の他の形態を有してもよいが、これらに限定されない。本明細書及び特許請求の範囲で使用するとき、実質的に平行という用語は、平行、実質的に平行、又はほぼ平行を意味する。例えば、少なくとも２つの量子ビットの各々のそれぞれの細長ループの長手方向又は長軸は、細長ループの比較的短い脚部又は部分に関係なく、互いに平行である。ある組中の量子ビット間の幾何学的関係を記述するための別の方法は、量子ビットのループの対応する部分は、互いから横方向に等しく離間されていることである。
量子ビット３１０の長手方向又は長軸３１５は、量子ビット３２０の長手方向又は長軸３１６に非平行である（例えば、ほぼ６０度で交わる）。量子ビット３２０の長手方向又は長軸３１６は、量子ビット３３０の長手方向又は長軸３１７に非平行である（例えば、ほぼ６０度で交わる）。量子ビット３３０の長手方向又は長軸３１７は、量子ビット３１０の長手方向又は長軸３１５に非平行である（例えば、ほぼ６０度で交わる）。
いくつかの実施態様では、量子ビット３１０は、第１の角度で量子ビット３２０と交わる。いくつかの実施態様では、量子ビット３２０は、第２の角度で量子ビット３３０と交わる。いくつかの実施態様では、量子ビット３３０は、第３の角度で量子ビット３１０と交わる。任意追加的に実施態様において変化させることができるが、第１の角度、第２の角度、及び第３の角度は、等しいか又は不等である。
量子ビット３１０は、例えば、図３の図面シートの面内において概して左方向に上昇するようにレイアウトされ得、したがって本明細書では考察を容易にするために左方向に上昇する量子ビットと称される。量子ビット３２０は、例えば、図３の図面シートの面内において概して右方向に上昇するようにレイアウトされ得、したがって考察を容易にするために右方向に上昇する量子ビット３２０と称される。量子ビット３３０は、例えば、図３の図面シートの面内において概して水平にレイアウトされ得、したがって考察を容易にするために水平な量子ビットと称される。
例示的なセル３００は、量子プロセッサ中の単一のセルを表し、対応する量子プロセッサトポロジは、ある区域にわたってタイル状に配置された複数の例示的なセル３００を含み得る。完全なプロセッサトポロジは、各個々の例示的なセル３００が少なくとも１つの他の例示的なセル３００に隣接して（すなわち隣り合って）位置する、複数の例示的なセル３００を用い得る。例えば、例示的なセル３００は、６接続型トポロジを示唆する。例示的なセル３００は、左、右、左上、右上、左下、及び右下の６つの隣り合うものの隣に位置し得る。
当業者は、例示的なセル３００内に１２個の量子ビットが図示されているが、この数は恣意的であり、例示的なセル３００は１２個よりも多い、又は少ない量子ビットを含み得る（しかし、少なくとも３つの量子ビットを含まなければならない）ことを理解するであろう。また、例示的なセル３００中の量子ビットの数は、３の倍数である必要はない。
量子ビット３１０、量子ビット３２０、及び量子ビット３３０は、超伝導磁束量子ビットであってもよい。各量子ビット３３０ａ～３３０ｄは、超伝導材料の各ループの少なくとも第１の部分がそれぞれの長又は長手方向軸に沿って細長である、超伝導材料のそれぞれのループであってもよい。各量子ビット３３０ａ～３３０ｄには、少なくとも１つのそれぞれのジョセフソン接合３４０ａ～３４０ｄによって介挿される（図３では、それぞれの量子ビット３３０ａ～３３０ｄのジョセフソン接合部３４０ａ～３４０ｄのみがコールアウトされている）。
カプラ３５０などのカプラ（図では１つのみがコールアウトされている）は、それぞれの量子ビット対間のペアワイズ通信結合を提供し得、対の一方の量子ビットは、量子ビット３１０、量子ビット３２０、又は量子ビット３３０のうちの１つから選択される。対の他方の量子ビットは、量子ビット３１０、量子ビット３２０、又は量子ビット３３０のうちの異なるものから選択される。
カプラ３５０は、量子ビット３１０、量子ビット３２０、及び／又は量子ビット３３０間の同調可能な通信結合を提供することができる。カプラは、量子ビット３１０が量子ビット３２０と交わり、量子ビット３２０が量子ビット３３０と交わり、かつ／又は量子ビット３３０が量子ビット３１０と交わる近接した領域に位置する。本明細書及び特許請求の範囲で使用するとき、「交わる（meet）」という用語、及びｍｅｅｔｓ又はｍｅｅｔｉｎｇなどのその変化形は、交差する、上にある、下にある、重なり合う、集まる、又は互いに近接する、を含む（すなわち、両素子が、ウエハ若しくはダイの共通面若しくは基板内に位置するか、又は素子がウエハ若しくはダイのそれぞれの面若しくは基板内に位置するかにかかわらず、互いから誘導結合距離内にある２つの素子であり、誘導結合距離は、素子が属する回路内でバックグラウンド雑音（もしあれば）のレベルを超える素子間の誘導結合が発生する距離である）。
量子ビットの各交差対は、近接カプラを有しないことがあるが、実施態様においてこれを有することは一般に有利とみなされている。各カプラは、少なくとも１つの各ジョセフソン接合によって介挿された超伝導材料のそれぞれのループであってもよい。カプラによって２つのそれぞれの量子ビット間に作り出される結合は量子プロセッサの動作中に調節され得るため、カプラは、例えば米国特許第７，６１９，４３７号、同第７，９６９，８０５号、及び同第７，８９８，２８２号などに記載されるように同調可能であってもよい。
例示的なセル３００は、集積回路内にレイアウトされてもよい。集積回路は、多層化されてもよい。集積回路内に少なくとも２つの金属層が存在してもよい。量子ビット３１０、量子ビット３２０、及び量子ビット３３０中の各量子ビットの少なくとも第１の部分は、集積回路の第１の金属層内にレイアウトされ得る。量子ビット３１０、量子ビット３２０、及び量子ビット３３０中の各量子ビットの少なくとも第２の部分は、集積回路の第１の金属層内にレイアウトされ得る。例えば、水平な量子ビットの部分（例えば、量子ビット３３０中の量子ビット）及び右方に上昇する量子ビット（例えば、量子ビット３２０中の量子ビット）は両方とも、第１の金属層内にレイアウトされ得、これらの量子ビットの部分は、一時的に層を変えて（例えば、第２の金属層に切り替えて）別の量子ビットの下をトンネリングする又は上をブリッジングし得る。別の量子ビットの下をトンネリング又は上をブリッジングするためのこの層の変更は、第１の量子ビットが第２の量子ビットと交差する適切な位置で発生し得る。
各カプラ３５０の少なくとも一部分は、第１の金属層及び／又は第２の金属層及び／又は第３の金属層内にレイアウトされていてもよい。第３の金属層は、第１の金属層と第２の金属層との間に介在していてもよい。例えば、カプラ３５０は、第１、第２、若しくは第３の金属層内に、又は第１及び第２、第２及び第３、若しくは第１及び第３の金属層内に、又は第１、第２、及び第３の金属層内に、存在し得る。第１、第２、及び第３の金属層のいずれか又は全てを電気的及び／又は超伝導的に接続するために、本明細書においてビアとも称される層間の相互接続が、量子ビット３１０、量子ビット３２０、及び／又はカプラ３５０内で使用されてもよい。
図４は、本システム、方法、及び装置による量子プロセッサトポロジの基礎を形成する例示的なセル４００を示している。例示的なセル４００は、３組の量子ビット、及び３組の量子ビットの各々間のカプラを含む。例示的なセル４００中の１つの組中の各量子ビットは、他の２つの組中の全ての他の量子ビットと実質的に直交交差し、それによって２つの量子ビットが互いに交差する領域内にカプラ及び／又は他の電子機器のための追加の空間を与える。例示的なセル４００は、例示的なグラフ２００などの完全三分割グラフを表す第１の組の量子ビット４１０ａ～４１０ｄ（総称して４１０）、第２の組の量子ビット４２０ａ～４２０ｄ（総称して４２０）、及び第３の組の量子ビット４３０ａ～４３０ｄ（総称して４３０）を含む。
各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、１つの組（例えば、第２の組）中の量子ビットの数は、別の組（例えば、第３の組）中の量子ビットの数に等しくない。
第１の組の量子ビット４１０は各々、それぞれの長手方向又は長軸４１５ａ（図４では１つのみがコールアウトされている、総称して４１５）を有し、これに沿って第１の組のそれぞれの量子ビット４１０の超伝導経路又はループは、量子ビットの長さ方向に延びる。同様に、第２の組の量子ビット４２０は各々、それぞれの長手方向又は長軸４２５ａ（図４では１つのみがコールアウトされている、総称して４２５）を有し、これに沿って第２の組の量子ビット４２０の超伝導経路又はループは、量子ビットの長さ方向に延びる。
第３の組の量子ビット４３０は、第１の長手方向軸４３１ａ及び第２の長手方向軸４３２ａ（図４でコールアウトされているただ２つ、総称して４３１及び４３２）を有し、これに沿って第３の組のそれぞれの量子ビット４３０の超伝導経路又はループの第１のセグメント４３５ａ及び第２のセグメント４３６ａ（図４でコールアウトされているただ２つ、総称して４３５及び４３６）がそれぞれ量子ビットの長さ方向に延びる。軸４３１及び４３２は、互いに実質的に直交する（すなわち、これらは、ほぼ９０度で交わる）。量子ビット４３０は、軸４３１と４３２との間で１回又は２回以上屈曲していてもよく、横軸に沿って例示的なセル４００の他の領域内で屈曲していてもよい。
いくつかの実施態様では、量子ビット４３０は、例示的なセル４００の縁部と第１のセグメント４３５との間で屈曲し得、かつ／又は量子ビット４３０は、第２のセグメント４３６と例示的なセル４００の縁部との間で屈曲し得る。いくつかの実施態様では、量子ビット４３０は、例示的なセル４００の縁部と第１のセグメント４３５との間で４５度の角度で屈曲し得、かつ／又は量子ビット４３０は、第２のセグメント４３６と例示的なセル４００の縁部との間で４５度の角度で屈曲し得る。
第１の組の量子ビット４１０は、互いに実質的に平行な、かつそれぞれの長手方向又は長軸４１５と実質的に平行なループを有する。第２の組の量子ビット４２０は、互いに実質的に平行な、かつそれぞれの長手方向又は長軸４２５と実質的に平行なループを有する。第３の組の量子ビット４３０は、互いに実質的に平行な、かつそれぞれの第１の軸４３１と実質的に平行な超伝導ループの第１のセグメント４３５を有する。第３の組の量子ビット４３０は、互いに実質的に平行な、かつそれぞれの第２の軸４３２と実質的に平行な超伝導ループの第２のセグメント４３６を有する。
量子ビット４１０の長手方向又は長軸４１５は、量子ビット４２０の長又は長手方向軸４２５に実質的に直交する（すなわち、実質的に９０度で交わる）。量子ビット４１０の長手方向又は長軸４１５は、量子ビット４３０の第２の軸４３２に直交し（すなわち、９０度の角度で交わる）、第１の軸４３１に平行である。量子ビット４２０の長手方向又は長軸４２５は、量子ビット４３０の第１の軸４３１に直交し（すなわち、９０度で交わる）、第２の軸４３２に平行である。
量子ビット４１０、量子ビット４２０、及び量子ビット４３０は、超伝導磁束量子ビットであってもよい。各量子ビット４１０～４３０は、超伝導材料の各ループの少なくとも第１の部分がそれぞれの長又は長手方向軸に沿って細長である、超伝導材料のそれぞれのループであってもよい。一実施態様では、各量子ビット４１０～４３０には、少なくとも１つのそれぞれのジョセフソン接合（図示せず）によって介挿される。
第１の組の量子ビット４１０及び第２の組の量子ビット４２０は、等しい又は同等の長さの超伝導ループを有することができる。第３の組の量子ビット４３０は、第１及び第２の組の量子ビット４１０、４２０との実質的に直交な交差を可能にするように、量子ビット４１０及び４２０の超伝導ループより実質的に長い超伝導ループを有することができる。
カプラ４５０は、それぞれの量子ビット対間のペアワイズ通信結合を提供し得、対の一方の量子ビットは、量子ビット４１０、量子ビット４２０、又は量子ビット４３０のうちの１つから選択される。対の他方の量子ビットは、量子ビット４１０、量子ビット４２０、又は量子ビット４３０のうちの異なるものから選択される。
カプラ４５０は、量子ビット４１０、量子ビット４２０、及び量子ビット４３０間の同調可能な通信結合を提供することができる。カプラは、量子ビット４１０が量子ビット４２０と交わり、量子ビット４２０が量子ビット４３０と交わり、かつ量子ビット４３０が量子ビット４１０と交わる近接した領域に位置付けることができる。量子ビットの各交差対は、近接カプラを有しないことがあるが、実施態様においてこれを有することは一般に有利とみなされている。各カプラは、少なくとも１つの各ジョセフソン接合によって介挿された超伝導材料のそれぞれのループであってもよい。
第１の組の量子ビットからの各量子ビット４１０は、第２の組の量子ビットの全ての量子ビット４２０及び第２の組の量子ビットの全ての量子ビット４３０に通信接続され得る。第２の組の量子ビットの各量子ビット４２０は、第１の組の量子ビットの全ての量子ビット４１０及び第３の組の量子ビットの全ての量子ビット４３０に通信接続され得る。第３の組の量子ビットの各量子ビット４３０は、第１の組の量子ビットの全ての量子ビット４１０及び第２の組の量子ビットの全ての量子ビット４２０に通信接続され得る。したがって、例示的なセル４００は、例示的なグラフ２００などの完全三分割グラフを表し得る。
例示的なセル３００と同様に、例示的なセル４００は、例示的なセル３００を参照して上述したように、多層集積回路内にレイアウトされ得る。
図５は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ５００の概略図を示す。例示的なトポロジ５００は、４つのセルと、水平に配置されたセル間、垂直に配置されたセル間、及び２つの斜めに配置されたセルの間のカプラとを含む。例示的なトポロジ５００は、４つのセル５１０、５２０、５３０、及び５４０、を示す。
各セル５１０、５２０、５３０、及び５４０は、例示的なセル４００と実質的に同一であり、三分割グラフを実装し得る。各セル（例えばセル５１０）は、３組に分布した１２個の量子ビットを有し、各量子ビットは、他の組からの量子ビットと実質的に直交交差する（すなわちほぼ９０度で交わる）。例えば、セル５１０は、第１の組の量子ビット５１１、第２の組の量子ビット５１２、及び第３の組の量子ビット５１３を有する。
セル５１０～５４０は、カプラ５５０などのセル間カプラによって互いに接続されている（図５では１つのみがコールアウトされている）。例示的なトポロジ５００中のセルは、第１の組のセルと第１の組の隣接セルとの間、第２の組のセルと第２の組の隣接セルとの間、及び／又は第３の組のセルと第３の組の隣接セルとの間にカプラが存在し得るように、配置されている。例えば、セル５１０中の第１の組の量子ビット５１１中の各量子ビットは、セル５２０の第１の組の量子ビット５２１中の少なくとも１つの量子ビットに通信結合され、セル５１０の第２の組５１２中の各量子ビットは、第４のセル５４０の第２の組５４２中の少なくとも１つの量子ビットに通信結合され（例えば、単一のカプラを介して直接に）、セル５１０及び５２０は、互いに隣接して、かつ図５の平面内に概して水平にレイアウトされ、セル５１０及び５４０は、互いに隣接して、かつ図５の平面内に概して垂直にレイアウトされている。セル５４０中の第３の組の量子ビット５４３中の各量子ビットは、セル５２０中の第３の組の量子ビット５２３中の少なくとも１つの量子ビットに通信結合され（例えば、単一のカプラを介して直接に）、セル５４０及び５２０は、図５の平面内に互いに概して斜めにレイアウトされている。
セル５１０～５４０は、各々４つの量子ビットからなる３つの群を有するとして示されているが、これは限定ではなく、異なる実施態様ではより多い又は少ない数の量子ビットが存在してもよい。
図６は、本システム、方法、及び装置に基づく量子プロセッサトポロジに基づいて形成される非完全三分割グラフを実装するセルの接続性を図示する例示的なグラフ６００を示している。例示的なグラフ６００は、１２個のノードを有する非完全三分割グラフを実装している。例示的なセル６００の１２個のノードは、３つの組に分割されている。例示的なグラフ６００は１２個のノードを有する状態で示されているが、これは限定であることを意図せず、異なる実施態様では、例示的なグラフ６００は、依然として非完全三分割グラフを表しながら、より少ない又はより多いノード数を有し得る。
例示的なグラフ６００は、三分割グラフを表す第１の組のノード６１０ａ～６１０ｄ（総称して６１０）、第２の組のノード６２０ａ～６２０ｄ（総称して６２０）、及び第３の組のノード６３０ａ～６３０ｄ（総称して６３０）を有する。いくつかの実施態様では、１つの組（例えば、第２の組）中のノードの数は、別の組（例えば、第３の組）中のノードの数に等しくない。
例示的なグラフ６００は、例示的なグラフ６００中のノード間の一組の縁部６５０（図６では１つのみがコールアウトされている）、及び例示的なグラフ６００中のノードと他のグラフ中のノードとの間の縁部６４０（図６では１つのみがコールアウトされている）を有する。
縁部６５０は、第１の組のノード６１０中の各ノードと第２の組のノード６２０中の各ノードと、第１の組のノード６１０中の各ノードと第３の組のノード６３０中の少なくとも１つのノードと、第２の組のノード６２０中の各ノードと第３の組のノード６３０中の少なくとも１つのノードと、及び第３の組のノード６３０中の少なくとも２つのノード、を接続する（例えば、ノード６３０ａと６３０ｂの間の縁部が存在する）。
少なくとも１つの実施態様では、第１の組のノード６１０中の各ノードは、縁部６５０によって第３の組のノード６３０中の２つのノードに接続され、第２の組のノード６２０中の各ノードは、縁部６５０によって第３の組のノード６３０中の２つのノードに接続され、第３の組６３０中のノードは、縁部６５０によってペアワイズ接続されている。
縁部６４０は、例示的なグラフ６００中の各ノードと別のグラフ中の少なくとも１つのノードとを接続する（図６に図示せず）。いくつかの実施態様では、例示的なグラフ６００中の各ノードは、縁部６４０によって、例示的なグラフ６００中にない２つのノードに接続されている。いくつかの実施態様では、縁部６４０は、例示的なグラフ６００中の各ノードと、隣接グラフ中の１つのノードと、異なる隣接グラフ中の別のノードとを接続する。例えば、ノード６１０ａは、縁部６４０によって図６のページの面内の例示的なグラフ６００の右側に横たわる隣接グラフ中のノードに、及び別の１つの縁部６４０によって例示的なグラフ６００の左側に横たわる隣接グラフ中の別のノードに、接続される。
したがって、例示的なグラフ６００は、８の接続性を有する（すなわち、例示的なグラフ６００中の各ノードは、例示的なグラフ６００中の６つのノード及び別のグラフ中の２つのノードに接続されている）。
図７は、本システム、方法、及び装置による量子プロセッサ中の例示的なセル７００の概略図を示す。例示的なセル７００は、３組の量子ビットを有し、全ての量子ビットは、実質的に長さが等しい。第１、第２、及び第３の組の量子ビットは、互いに実質的に直交交差する。例示的なセル７００は、図６に図示される接続性に従って完全三分割グラフを実装する第１の組の量子ビット７１０ａ～７１０ｄ（総称して７１０）、第２の組の量子ビット７２０ａ～７２０ｄ（総称して７２０）、及び第３の組の量子ビット７３０ａ～７３０ｄ（総称して７３０）を含む。
各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、１つの組（例えば、第２の組）中の量子ビットの数は、別の組（例えば、第３の組）中の量子ビットの数に等しくない。一実施態様では、各量子ビット７１０～７３０には、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
第１の組の量子ビットの量子ビット７１０は各々、それぞれの長手方向又は長軸７１５ａ（１つのみがコールアウトされている、総称して７１５）を有し、これに沿って第１の組のそれぞれの量子ビット７１０の超伝導経路又はループは、量子ビットの長さ方向に延びる。同様に、第２の組の量子ビットの量子ビット７２０は各々、それぞれの長手方向又は長軸７２５ａ（１つのみがコールアウトされている、総称して７２５）を有し、これに沿って第２の組の量子ビット７２０の超伝導経路又はループは、量子ビットの長さ方向に延びる。
第３の組の量子ビットの量子ビット７３０は、第１の軸７３１ａ及び第２の軸７３２ａ（２つのみがコールアウトされている、総称して７３１及び７３２）を有し、これに沿って第３の組のそれぞれの量子ビット７３０の超伝導経路又はループの第１のセグメント７３５ａ及び第２のセグメント７３６ａ（２つのみがコールアウトされている、総称して７３５及び７３６）は、それぞれ量子ビットの長さ方向に延びる。軸７３１及び７３２は、互いに実質的に直交する（すなわち、これらは、ほぼ９０度で交わる）。各量子ビット７３０は、軸７３１と７３２の間で９０度の角度で屈曲する。
第１の組の量子ビットの量子ビット７１０は、互いに実質的に平行な、かつそれぞれの長手方向又は長軸７１５と実質的に平行なループを有する。第２の組の量子ビットの量子ビット７２０は、互いに実質的に平行な、かつそれぞれの長手方向又は長軸７２５と実質的に平行なループを有する。第３の組の量子ビットの量子ビット７３０は、互いに実質的に平行な、かつそれぞれの第１の軸７３１と実質的に平行な超伝導ループの第１のセグメント７３５を有する。第３の組の量子ビットの量子ビット７３０は、互いに実質的に平行な、かつそれぞれの第２の軸７３２と実質的に平行な超伝導ループの第２のセグメント７３６を有する。
量子ビット７１０の長手方向又は長軸７１５は、量子ビット７２０の長又は長手方向軸７２５に直交する（すなわち、９０度の角度で交わる）。量子ビット７１０の長手方向又は長軸７１５は、量子ビット７３０の第２の軸７３２に直交し（すなわち、９０度の角度で交わる）、第１の軸７３１に平行である。量子ビット７２０の長手方向又は長軸７２５は、量子ビット７３０の第１の軸７３１に直交し（すなわち、９０度の角度で交わる）、第２の軸７３２に平行である。
セル中の量子ビットの長さは、量子ビットの超伝導ループにわたって２点間で測定される最長距離として定義することができ、一方の点は、セルの境界のうちの１つにあり、他方の点は、セルの境界のうちの別の１つにある。
一実施態様では、第１の組の量子ビット７１０及び第２の組の量子ビット７２０は、等しい又は同等の長さの超伝導ループを有する。第３の組の量子ビット７３０は、量子ビット７１０及び７２０に等しい又は同等の長さの超伝導ループを有する。
カプラ７５０は、それぞれの量子ビット対間のペアワイズ通信結合を提供し得、対の一方の量子ビットは、量子ビット７１０、量子ビット７２０、又は量子ビット７３０のうちの１つから選択される。対の他方の量子ビットは、量子ビット７１０、量子ビット７２０、又は量子ビット７３０のうちの異なるものから選択される。
カプラ７５０は、量子ビット７１０、量子ビット７２０、及び量子ビット７３０間の同調可能な通信結合を提供することができる。カプラは、量子ビット７１０が量子ビット７２０と交わり、量子ビット７２０が量子ビット７３０と交わり、かつ／又は量子ビット７３０が量子ビット７１０と交わる近接した領域に位置する。量子ビットの各交差対は、近接カプラを有しないことがあるが、実施態様においてこれを有することは一般に有利とみなされている。各カプラは、少なくとも１つの各ジョセフソン接合によって介挿された超伝導材料のそれぞれのループであってもよい。
第１の組の量子ビットからの各量子ビット７１０は、第２の組の量子ビットの全ての量子ビット７２０及び第３の組の量子ビットの量子ビット７３０の少なくとも１つに通信接続され得る。第２の組の量子ビットからの各量子ビット７２０は、第１の組の量子ビットの全ての量子ビット７１０及び第３の組の量子ビットの量子ビット７３０の少なくとも１つに通信接続され得る。
いくつかの実施態様では、第１の組の各量子ビット７１０は、第３の組中の２つの量子ビット７３０に通信結合され（例えば、量子ビット７１０ａは量子ビット７３０ａ及び７３０ｂに通信結合される）、第２の組中の各量子ビット７２０は、第３の組中の２つの量子ビット７３０に通信結合される（例えば、量子ビット７２０ａは量子ビット７３０ａ及び７３０ｄに結合される）。
カプラは、第３の組の量子ビット中の少なくとも２つの量子ビット７３０間に存在する。例えば、量子ビット７３０ａと７３０ｂとの間にカプラ７５４が存在する。
代替的な実施態様では、第３の組の量子ビット７３０は、ペアワイズ接続されている。カプラ７５４は、量子ビット７３０ａ及び７３０ｂ間の同調可能な通信結合を提供し、カプラ７５１は、量子ビット７３０ｂ及び７３０ｃ間の同調可能な通信結合を提供し、カプラ７５２は、量子ビット７３０ｃ及び７３０ｄ間の同調可能な通信結合を提供し、カプラ７５３は、量子ビット７３０ｄ及び７３０ａ間の同調可能な通信結合を提供する。
例示的なセル３００及び例示的なセル４００と同様に、例示的なセル７００は、例示的なセル３００を参照して上述したように、多層集積回路内にレイアウトされ得る。
図８Ａは、本システム、方法、及び装置による量子プロセッサ中の例示的なセル８００ａの概略図を示す。例示的なセル８００ａは、２組の量子ビットを有し、各量子ビットは、Ｈ字形状又はＩ字形状の超伝導ループである。例示的なセル８００ａ中の各量子ビットは、各辺の２つの他の量子ビットに通信結合することができる。例示的なセル８００ａは、第１の組の量子ビット８１１～８１４（総称して８１０）及び第２の組の量子ビット８２１～８２４（総称して８２０）を有する。
各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１の組の量子ビット８１０中の量子ビットの数は、第２の組の量子ビット８２０中の量子ビットの数に等しくない。図８Ａでは例示的なセル８００ａは２組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なセル８００ａは、より多い数（例えば３つ）の量子ビットの組を有し得る。
例示的なセル８００ａ中の量子ビットは、Ｈ字形状又はＩ字形状を形成する超伝導ループを有するとして示されているが、これは限定ではなく、量子ビットは、矩形又はディスコレクタンギュラーループなどの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、このような各量子ビットは、中央部によって接続された遠位端を含む。遠位端は、中央部に直交して延び、それによって他のセル中の量子ビットに結合されるべきセルの境界沿いのより大きい区域を提供する。いくつかの実施態様では、Ｈ字形状又はＩ字形状のループは、量子ビットのセグメントを表し得る。一実施態様では、各量子ビット８１０～８２０には、少なくとも１つのそれぞれのジョセフソン接合（図示せず）によって介挿される。
例示的なセル８００ａ中の第１の組の量子ビット８１０の量子ビットは、互いに実質的に平行であり、図８Ａのページの面内で概して水平にレイアウトされ得、本明細書及び添付特許請求の範囲において水平量子ビットと称され得る。例示的なセル８００ａ中の第２の組の量子ビット８２０の量子ビットは、互いに実質的に平行であり、図８Ａのページの面内で概して垂直にレイアウトされ得、本明細書及び添付特許請求の範囲において垂直量子ビットと称され得る。第１の組の量子ビット８１０の量子ビット及び第２の組の量子ビット８２０の量子ビットは、実質的に非平行である（例えば、９０度で交わる）。第１及び第２の組の量子ビット８１０及び８２０の量子ビットは、図８Ａでは１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では第１の組の量子ビット８１０及び／又は第２の組の量子ビット８２０は、２つ以上の長手方向又は長軸を有し得る。
カプラ８３５などのカプラ（１つのみがコールアウトされている）は、それぞれの量子ビット対間のペアワイズ通信結合を提供し得、対の一方の量子ビットは、第１の組の量子ビット８１０のうちの１つ又は第２の組の量子ビット８２０のうちの１つから選択され、対の他方の量子ビットは、第１の組の量子ビット８１０又は第２の組の量子ビット８２０のうちの異なるものから選択される。
カプラ８３５は、第１の組の量子ビット８１０と第２の組の量子ビット８２０の間の同調可能な通信結合を提供することができる。カプラは、第１の組の量子ビット８１０が第２の組の量子ビット８２０と交わる近接した領域に位置し得る。いくつかの実施態様では、カプラは、第１の組の量子ビット８１０が第２の組の量子ビット８２０と交わる領域からある程度の距離に位置し得る。
セル８００ａ中の各量子ビットは、カプラ８４２ａ及び８４２ｂなどの少なくとも２つのセル間カプラを提示し（図８Ａでは６つのみがコールアウトされている、総称して８４０）、例示的なセル８００ａ中の量子ビットを隣り合うセル中の少なくとも２つの量子ビットと接続している。いくつかの実施態様では、量子ビットの各端部は、少なくとも２つのカプラを有する。例えば、図８Ａに示すように、（量子ビット８２１などの）量子ビットは、各々２つのカプラ８４０に結合された遠位端を含み得、４つのカプラ８４０が量子ビットに結合されることをもたらす。
いくつかの実施態様では、セル中の水平量子ビットは、カプラ８４０によって、隣り合うセル中の水平量子ビットに通信結合されている。同様に、セル間カプラ８４０は、隣接するセル中の垂直量子ビット対間の同調可能な通信結合を提供することができる。図８Ａに示すように、量子ビット８１２は、セル間カプラ８４２ａ、８４２ｂ、８４２ｃ、及び８４２ｄを有する。量子ビット８１２は、例示的なセル８００ａの上縁部から、第２の水平量子ビットとして描かれている。このナンバリングは、恣意的であり、例示目的のみのためのものであり、本明細書及び添付特許請求の範囲を限定するものではない。同様に、量子ビット８１３は、第３の水平量子ビットを参照してもよい。
各セル間カプラ８４０は、例示的なセル８００ａ中の水平又は垂直量子ビットと、隣り合うセル中の異なる位置にある水平又は垂直量子ビットとの間の同調可能な通信結合をそれぞれ提供することができる。例えば、セル間カプラ８４２ａは、第２の水平量子ビット８１２と隣り合うセル中の第１の水平量子ビットとの間の同調可能な通信結合を提供し、セル間カプラ８４２ｂは、第２の水平量子ビット８１２と隣り合うセル中の第３の水平量子ビットとの間の同調可能な通信結合を提供する。同様に、セル間カプラ８４２ｃは、第２の水平量子ビット８１２と隣り合うセル中の第１の水平量子ビットとの間の同調可能な通信結合を提供し、セル間カプラ８４２ｄは、第２の水平量子ビット８１２と隣り合うセル中の第３の水平量子ビットとの間の同調可能な通信結合を提供する。
図８Ａに示すように、平行かつ隣接する量子ビットのセル間カプラ８４０対は、前段落に記載のように、互いに交差して、隣接するセル中の異なる順序の量子ビット間の結合を提供してもよい。例えば、量子ビット８１２のセル間カプラ８４２ｂは、量子ビット８１３のセル間カプラ８４３ａと交差してもよい。
本明細書及び特許請求の範囲で使用するとき、交差するという用語、及びｃｒｏｓｓｅｓ又はｃｒｏｓｓｉｎｇなどのその変化形は、上にある、下にある、及び重なり合う、を含む（例えば、各々がウエハ又はダイのそれぞれの面又は基板内に存在し、第１の面又は第１の基板中の第１の素子の少なくとも一部分の垂直な突起（すなわち、面又は基板に垂直）が、第２の面又は第２の基板中の少なくとも一部分第２の素子と交差する）。
同様に、例示的なセル８００ａの４隅にある量子ビット（すなわち、量子ビット８２１、８２４、８１１、及び８１４）は、図８Ｂ及び図８Ｃにより詳細に示されるように、互いに交差して、斜めに隣接するセルに同調可能な通信結合を提供することができる、セル間カプラを有する。量子ビット８１０及び８２０が２つ以上の長又は長手方向軸を有するいくつかの実施態様では、例示的なセル８００ａは、５つ以上の隅を有してもよい。
図８Ｂは、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ８００ｂの一部分の概略図を示す。例示的なトポロジ８００ｂは、斜めに隣接するセル間の通信結合を有する４つのセルを有する。例示的なトポロジ８００ｂは、４つのセル８０１、８０２、８０３、及び８０４を示し、各セルは、図８の例示的なセル８００ａの実施態様である。
上記のように、セル間カプラ８４０（図８Ｂでは１つのみがコールアウトされている）は、隣接セル中の垂直量子ビット対及び水平量子ビット対を接続する。図８Ｂを参照すると、セル８０１の第２の水平量子ビット８１２は、セル８０２の第１の水平量子ビット８１４及び第３の水平量子ビット８１６に通信結合されている。同様に、セル８０１の第２の垂直量子ビット８２２は、セル８０３の第１の垂直量子ビット８２４及び第３の垂直量子ビット８２６に通信結合されている。
図８Ｃは、例示的なトポロジ８００ｂのセル間接続性の一部分８００ｃを図示する概略図である。図８Ｃは、セル８０１、８０２、８０３、及び８０４の一部分８００ｃを示し、図８Ｃのページの面内で斜めに隣接してレイアウトされたセルの対は、通信結合されている。
セル間カプラ８４１は、セル８０１の第４の水平量子ビット８１３と、斜めにレイアウトされた単位タイル８０４の第１の水平量子ビット８１９との間の同調可能な通信結合を提供することができる。セル間カプラ８４２は、セル８０３の第１の水平量子ビット８１８と、斜めにレイアウトされた単位タイル８０２の第４の水平量子ビット８１７との間の同調可能な通信結合を提供することができる。セル間カプラ８４３は、セル８０３の第４の垂直量子ビット８２７と、斜めにレイアウトされた単位タイル８０２の第１の垂直量子ビット８２８との間の同調可能な通信結合を提供することができる。セル間カプラ８４４は、セル８０１の第４の垂直量子ビット８２３と、斜めにレイアウトされた単位タイル８０４の第１の垂直量子ビット８２９との間の同調可能な通信結合を提供することができる。
斜めに隣接するセル対間で同調可能な通信結合を提供することができるセル間カプラは、互いに交差する。いくつかの実施態様では、セル間カプラは、他の３つのセル間カプラと交差してもよい。
図９Ａは、本システム、方法、及び装置による量子プロセッサ中の例示的なセル９００ａの概略図である。例示的なセル８００ａ中の各量子ビットは、各辺の２つの他の量子ビットに通信結合することができる。例示的なセル９００ａは、２組の量子ビットを有し、各量子ビットは、Ｈ字形状又はＩ字形状の超伝導ループである。例示的なセル９００ａ中の各量子ビットは、各辺の２つの他の量子ビットに通信結合することができ、カプラは、互いに交差しない。例示的なセル９００ａは、第１の組の量子ビット９１１～９１４（総称して９１０）及び第２の組の量子ビット９２１～９２４（総称して９２０）を有する。
各組の量子ビットは、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１の組９１０中の量子ビットの数は、第２の組９２０中の量子ビットの数に等しくない。
例示的なセル９００ａ中の量子ビットは、Ｈ字形状又はＩ字形状を形成する超伝導ループを有するとして示されているが、これは限定ではなく、量子ビットは、矩形又はディスコレクタンギュラーループなどの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、Ｈ字形状又はＩ字形状のループは、量子ビットのセグメントを表し得る。各量子ビット９１０～９２０には、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的なセル９００ａ中の第１の組の量子ビット９１０の量子ビットは、互いに実質的に平行であり、図９Ａのページの面内で概して水平にレイアウトされ得、本明細書及び添付特許請求の範囲において水平量子ビットと称され得る。例示的なセル９００ａ中の第２の組の量子ビット９２０の量子ビットは、互いに実質的に平行であり、図９Ａのページの面内で概して垂直にレイアウトされ得、本明細書及び添付特許請求の範囲において垂直量子ビットと称され得る。第１の組の量子ビット９１０中の量子ビットは、第２の組の量子ビット９２０中の量子ビットに実質的に非平行である（例えば、９０度で交わる）。第１の組９１０中の量子ビット及び第２の組９２０中の量子ビットは、図９Ａでは１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では第１の組９１０及び／又は第２の組９２０からの量子ビットは、２つ以上の長手方向又は長軸を有し得る。
例示的なセル９００ａは２組の量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、例示的なセル９００ａは、より多くの組（例えば、３つの組）の量子ビットを有してもよい。
カプラ９３５などのカプラ（１つのみがコールアウトされている）は、それぞれの量子ビット対間のペアワイズ通信結合を提供し得、対の一方の量子ビットは、第１の組の量子ビット９１０又は第２の組の量子ビット９２０のうちの１つから選択され、対の他方の量子ビットは、第１の組の量子ビット９１０又は第２の組の量子ビット９２０のうちの異なるものから選択される。
カプラ９３５は、第１の組の量子ビット９１０と第２の組の量子ビット９２０の間の同調可能な通信結合を提供することができる。カプラは、第１の組の量子ビット９１０が第２の組の量子ビット９２０と交わる近接した領域に位置する。いくつかの実施態様では、カプラは、第１の組の量子ビット８１０が第２の組の量子ビット８２０と交わる領域からある程度の距離に位置し得る。
単位タイル９００ａ中の各量子ビットは、カプラ９４２ａ及び９４２ｂなどの少なくとも２つのセル間カプラを提示し（図９Ａでは４つのみがコールアウトされている、総称して９４０）、例示的なセル９００ａ中の量子ビットを隣り合うセル中の少なくとも２つの量子ビットと接続している。
いくつかの実施態様では、セル内の水平量子ビットは、セル間カプラ９４０によって、隣り合うセル中の水平量子ビットに通信結合されている。同様に、セル間カプラ９４０は、隣接するセル中の垂直量子ビット対間の同調可能な通信結合を提供することができる。図９Ａに示すように、量子ビット９１２は、セル間カプラ９４２ａ、９４２ｂ、９４２ｃ、及び９４２ｄを有する。量子ビット９１２は、例示的なセル９００ａの上縁部から、第２の水平量子ビットとして描かれている。このナンバリングは、恣意的であり、例示目的のみのためのものであり、本明細書及び添付特許請求の範囲を限定するものではない。
各セル間カプラ９４０は、例示的なセル９００ａ中の水平又は垂直量子ビットと、隣り合うセル中の異なる位置にある第１の水平又は垂直量子ビット及び隣り合うセル中の同じ位置にある第２の水平又は垂直量子ビットとの間の同調可能な通信結合を提供することができる。
例えば、セル間カプラ９４２ａは、第２の水平量子ビット９１２と隣り合うセル中の第１の水平量子ビットとの間の同調可能な通信結合を提供し、セル間カプラ９４２ｂは、第２の水平量子ビット９１２と隣り合うセル中の第２の水平量子ビットとの間の同調可能な通信結合を提供する。同様に、セル間カプラ９４２ｃは、第２の水平量子ビット９１２と隣り合うセル中の第１の水平量子ビットとの間の同調可能な通信結合を提供し、セル間カプラ９４２ｄは、第２の水平量子ビット８１２と隣り合うセル中の第２の水平量子ビットとの間の同調可能な通信結合を提供する。
セル間カプラ９４０は、図９Ｂにより詳細に示すように、斜めに隣接するセル間のセル間カプラを例外として、隣接セル中の水平量子ビット対及び垂直量子ビット対の間の通信結合を提供するとき、互いに交差しない。いくつかの実施態様では、セル間カプラ９４０は、隣接セル中の水平量子ビット対及び垂直量子ビット対の間の通信結合を提供するとき、互いに交差してもよい。
図９Ｂは、本システム、方法、及び装置による量子プロセッサの一部分例示的なトポロジ９００ｂの概略図を示す。例示的なトポロジ９００ａは、４つのセル、及び２つの斜めに隣接するセル間の通信結合を有する。例示的なトポロジ９００ｂは、４つのセル９０１、９０２、９０３、及び９０４を示し、各セルは、図９Ａの例示的なセル９００ａの実施態様である。
上記のように、セル間カプラ９４０は、隣接セル中の垂直量子ビット対及び水平量子ビット対を接続する。図９Ｂを参照すると、セル９０１の第２の水平量子ビット９１２は、セル９０２の第１の水平量子ビット９１４及び第２の水平量子ビット９１５に通信結合されている。同様に、セル９０１の第２の垂直量子ビット９２２は、セル９０３の第１の垂直量子ビット９２４及び第２の垂直量子ビット９２５に通信結合されている。
セル間カプラはまた、斜めに隣接するセル対間で同調可能な通信結合を提供することができる。図９Ｂに示すように、セル間カプラ９４１は、セル９０３の第１の水平量子ビット９１８と斜めに隣接するセル９０２の第４の水平量子ビット９１７との間の同調可能な通信結合を提供し、セル間カプラ９４２は、セル９０３の第４の垂直量子ビット９２７と斜めに隣接するセル９０２の第１の垂直量子ビット９２８との間の同調可能な通信結合を提供する。
いくつかの実施態様では、セル間カプラ９４１及び９４２は、セル９０２及び９０３の間の空間で互いに交差する。いくつかの実施態様では、セル間カプラ９４１及び９４２は、セル９０１、９０２、９０３、又は９０４の面１つの上、又は下、又は内で互いに交差し得る。
図１０は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ１０００の一部分の概略図を示す。例示的なトポロジは、４つのセルを有し、及び斜めに隣接するセル間の通信結合を有しない。斜めに隣接するセルの間の追加の空間は、他の電子部品によって占有されてもよい。例示的なトポロジ１０００は、４つのセル１００１、１００２、１００３、及び１００４を有する。
セル１００１～１００４は、一組の水平量子ビット１０１０（図１０では１つのみがコールアウトされている）及び一組の垂直量子ビット１０２０（図１０では１つのみがコールアウトされている）を有する。一組の水平量子ビット１０１０及び一組の垂直量子ビット１０２０の量子ビットは、図１０では１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では一組の水平量子ビット１０１０及び／又は一組の垂直量子ビット１０２０は、２つ以上の長手方向又は長軸を有し得る。各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１又は水平の組１０１０中の量子ビットの数は、第２又は垂直の組１０２０中の量子ビットの数に等しくない。図１０では例示的なトポロジ１０００中の各セルは２組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なトポロジ１０００中の各セルは、より多い数（例えば３組）の量子ビットの組を有し得る。
例示的なトポロジ１０００中の量子ビットは、Ｈ字形状又はＩ字形状を形成する超伝導ループを有するとして示されているが、これは限定ではなく、量子ビットは、矩形又はディスコレクタンギュラーループなどの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、Ｈ字形状又はＩ字形状のループは、量子ビットのセグメントを表し得る。一組の水平量子ビット１０１０及び／又は一組の垂直量子ビット１０２０の各量子ビットには、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的なトポロジ８００ｂと同様に、例示的なトポロジ１０００では、セル間カプラ１０４０（図１０では１つのみがコールアウトされている）は、隣接セル中の垂直量子ビット対及び水平量子ビット対を接続する。例示的なトポロジ８００ｂとは異なり、斜めに隣接するセルは、セル間カプラと通信結合されていない。
図１０に示すように、セル１００１及びセル１００４は、図１０のページの面内において互いに斜めに隣接してレイアウトされている。同様に、セル１００２及び１００３は、互いに斜めに隣接してレイアウトされている。この配置は、図１０では例示目的のために示されており、限定ではない。
例示的なトポロジ８００ｂとは異なり、例示的なトポロジ１０００では、セル１００１の第４の水平量子ビット１０１３は、隣接セル１００２の第４の水平量子ビット１０１７に通信結合され、第４の垂直量子ビット１０２３は、隣接セル１００３の第４の垂直量子ビット１０２７に通信結合されている。セル１００３の第１の水平量子ビット１０１８は、隣接セル１００４の第１の水平量子ビット１０１９に通信結合され、セル１００２の第１の垂直量子ビット１０２８は、隣接セル１００４の第１の垂直量子ビット１０２９に通信結合されている。
図１１は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ１１００の一部分の概略図である。例示的なトポロジ１１００は、４つのセル、及び２つの斜めに隣接するセル間の通信結合を有する。例示的なトポロジ１１００は、４つのセル１１０１、１１０２、１１０３、及び１１０４を有する。
セル１１０１～１１０４は、一組の水平量子ビット１１１０（図１１では１つのみがコールアウトされている）及び一組の垂直量子ビット１１２０（図１１では１つのみがコールアウトされている）を有する。一組の水平量子ビット１１１０及び一組の垂直量子ビット１１２０の量子ビットは、図１１では１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では一組の水平量子ビット１１１０及び／又は一組の垂直量子ビット１１２０は、２つ以上の長手方向又は長軸を有し得る。各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１又は水平の組１１１０中の量子ビットの数は、第２又は垂直の組１１２０中の量子ビットの数に等しくない。図１１では例示的なトポロジ１１００中の各セルは２組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なトポロジ１１００中の各セルは、より多い数（例えば３組）の量子ビットの組を有し得る。
例示的なトポロジ１１００中の量子ビットは、Ｈ字形状又はＩ字形状を形成する超伝導ループを有するとして示されている。しかしながら、これは限定ではなく、量子ビットは、矩形又はディスコレクタンギュラーループなどの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、Ｈ字形状又はＩ字形状のループは、量子ビットのセグメントを表し得る。各量子ビット１１１０～１１２０には、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的なトポロジ８００ｂと同様に、例示的なトポロジ１１００では、セル間カプラ１１４０（図１１では１つのみがコールアウトされている）は、隣接セル中の垂直量子ビット対及び水平量子ビット対を接続する。例示的なトポロジ１０００とは異なり、斜めに隣接するセルが互いに通信結合されているが、トポロジ８００ｂとは異なり、２つの斜めに隣接するセルのみが通信結合されている。トポロジ１１００では、カプラは、斜めに隣接するセル間の通信結合を提供するとき、交差し得る。
図１１を参照すると、セル１１０１の第４の水平量子ビット１１１３は、隣接セル１１０２の第４の水平量子ビット１１１７に通信結合され、セル１１０３の第１の水平量子ビット１１１８は、隣接セル１１０４の第１の水平量子ビット１１１９に通信結合されている。セル１１０１の第４の垂直量子ビット１１２３は、斜めに隣接するセル１１０４の第１の垂直量子ビット１１２９に通信結合され、セル１１０３の第４の垂直量子ビット１１２７は、斜めに隣接するセル１１０２の第１の垂直量子ビット１１２８に通信結合されている。
図１１のページの面に関して、例示的なトポロジ１１００中の水平隣接セル間の接続性は、例示的なトポロジ１０００中の水平隣接セル間の接続性と同様である。例示的なトポロジ１１００中の垂直隣接セル間の接続性は、例示的なトポロジ８００ｂ中の垂直隣接セル間の接続性と同様である。
逆もまた可能であり、例示的なトポロジ１１００は、例示的なトポロジ１０００と同様の垂直隣接セル間の接続性及び例示的なセル８００ｂと同様の水平隣接セル間の接続性と共に実装することができることを、当業者は理解するであろう。量子ビット１１１０及び１１２０が２つ以上の長又は長手方向軸を有するいくつかの実施態様では、セル間カプラ１１４０は、隣接セル中の実質的に平行な量子ビット間の同調可能な通信結合を提供することができる。
図１２は、本システム、方法、及び装置による量子プロセッサ中の例示的なセル１２００を図示する概略図である。例示的なセル１２００は、２組の量子ビット、及び同組の量子ビット間のカプラを有する。カプラは、実質的に平行である量子ビット間の通信結合を提供し得る。例示的なセル１２００は、第１の組の量子ビット１２１１～１２１４（総称して１２１０）及び第２の組の量子ビット１２２１～１２２４（総称して１２２０）を有する。図１２では例示的なセル１２００は２組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なセル１２００は、より多い数（例えば３組）の量子ビットの組を有し得る。
各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１の組１２１０中の量子ビットの数は、第２の組１２２０中の量子ビットの数に等しくない。
例示的なセル１２００中の量子ビットは、矩形形状の超伝導ループを有するとして示されているが、これは限定ではなく、量子ビットは、ディスコレクタンギュラー又は長円形ループなどの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、矩形ループは、量子ビットのセグメントを表し得る。一実施態様では、各量子ビット１２１０～１２２０には、少なくとも１つのそれぞれのジョセフソン接合（図１２では図示せず）によって介挿される。
例示的なセル１２００中の第１の組の量子ビット１２１０の量子ビットは、互いに実質的に平行であり、図１２のページの面内で概して水平にレイアウトされ得、本明細書及び添付特許請求の範囲において水平量子ビットと称され得る。例示的なセル１２００中の第２の組の量子ビット１２２０の量子ビットは、互いに実質的に平行であり、図１２のページの面内で概して垂直にレイアウトされ得、本明細書及び添付特許請求の範囲において垂直量子ビットと称され得る。一組の水平量子ビット１２１０の量子ビット及び一組の垂直量子ビット１２２０の量子ビットは、実質的に非平行である（例えば、９０度で交わる）。一組の水平量子ビット１２１０及び一組の垂直量子ビット１２２０の量子ビットは、図１２では１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では一組の水平量子ビット１２１０及び／又は一組の垂直量子ビット１２２０は、２つ以上の長手方向又は長軸を有し得る。
カプラ１２５０などのカプラ（図１２では１つのみがコールアウトされている）は、それぞれの量子ビット対間のペアワイズ通信結合を提供し得、対の一方の量子ビットは、一組の水平量子ビット１２１０のうちの１つ又は一組の垂直量子ビット１２２０のうちの１つから選択され、対の他方の量子ビットは、一組の水平量子ビット１２１０又は一組の垂直量子ビット１２２０のうちの異なるものから選択される。
カプラ１２５０は、量子ビット１２１０と量子ビット１２２０間の同調可能な通信結合を提供し得る。カプラは、量子ビット１２１０が量子ビット１２２０と交わる近接した領域に位置し得る。いくつかの実施態様では、カプラ１２５０は、量子ビット１２１０が量子ビット１２２０と交わる領域からある程度の距離に位置する。
例示的なセル１２００は、水平量子ビット対と垂直量子ビット対との間の同調可能な通信結合を提供する８個のカプラ１２４１～１２４８（総称して１２４０）を有する。いくつかのカプラ１２４０は、非隣接量子ビット（例えば、量子ビット１２２２及び１２２４）を通信結合することができる。他のカプラ１２４０は、隣接量子ビット（例えば、量子ビット１２２３及び１２２４）を通信結合することができる。量子ビット１２１０及び１２２０が２つ以上の長手方向又は長軸を有するいくつかの実施態様では、カプラ１２４０は、実質的に平行な量子ビット対を通信結合する。
非隣接量子ビットを通信結合するとき、カプラ１２４０は、例示的なセル１２００中の他の量子ビット及び／又はカプラ及び／又は他の電子部品の上又は下で交差し得、それらから実質的に電気的に分離されている。例えば、カプラ１２４７が非隣接量子ビット１２２２及び１２２４を通信結合するとき、カプラ１２４７は、量子ビット１２２３又はいずれの他の量子ビットにも通信結合せず、例示的なセル１２００の他の電子部品の通常動作に干渉することもない。
隣接量子ビットを通信結合するとき、カプラ１２４０は、例示的なセル１２００中の水平量子ビット間又は垂直量子ビット間に存在し得る他の量子ビット及び／又はカプラ及び／又は他の電子部品の上又は下で交差し得、それらから実質的に電気的に分離されている。例えば、カプラ１２４８が隣接量子ビット１２２１及び１２２２を通信結合するとき、カプラ１２４８は、例示的なセル１２００中のいずれの他の量子ビットにも通信結合せず、例示的なセル１２００の他の電子部品の通常動作に干渉することもない。
例示的なセル１２００に示すように、各量子ビットは、６の接続性を有する。例えば、量子ビット１２１１は、カプラ１２５０を通じて各垂直量子ビット１２２１～１２２４に、カプラ１２４１を通じて水平量子ビット１２１２に、及びカプラ１２４２を通じて水平量子ビット１２１３に通信結合される。
他の実施態様では、例示的なセル１２００中の量子ビットは、カプラ１２５０に加えて、各水平量子ビット１２１０を水平量子ビット１２１０の別の各々に、かつ／又は各垂直量子ビット１２２０を垂直量子ビット１２２０の別の各々に通信結合するカプラ１２４０を有し、それによって７の接続性を実装する。
また、カプラ１２４０は、例示的なセル１２００から隣接又は非隣接セルへのセル間通信結合を提供し得る。セル間接続性を実装するカプラの例は、米国特許出願第６２／２８８，７１９号に見出すことができる。
図１３は、本システム、方法、及び装置による量子プロセッサ中の例示的なセル１３００を図示する概略図である。例示的なセル１３００は、２組の量子ビットを含み、各量子ビットは、Ｌ字形状を有する。一方の組の量子ビットは、対称軸に関して、他方の組中の量子ビットと実質的に対称的である。２組の量子ビット間のカプラは、量子ビットが方向を変える領域に近接して位置し得る。例示的なセル１３００は、第１の組の量子ビット１３１１～１３１８（総称して１３１０）及び第２の組の量子ビット１３２１～１３２８（総称して１３２０）を有する。図１３では例示的なセル１３００は２組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なセル１３００は、より多い数（例えば３つ）の量子ビットの組を有し得る。
各組は、８つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１の組１３１０中の量子ビットの数は、第２の組１３２０中の量子ビットの数に等しくない。
例示的なセル１３００中の量子ビットは、Ｌ字形状を形成する超伝導ループを有するとして示されている。しかしながら、これは限定ではなく、量子ビットは、矩形、長円形、又はディスコレクタンギュラーループなどの、しかしこれらに限定されない他の形態を有してもよい。Ｌ字形状は、実質的に非平行な（例えば、９０度で交わる）２つの隣接するセグメント又は部分を有するとして定義される。いくつかの実施態様では、Ｌ字形状ループは、量子ビットのセグメントを表し得る。各量子ビット１３１０～１３２０には、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的なセル１３００中の量子ビットは、図１３のページの面内で水平な第１のセグメント１３６１（図１３では１つのみがコールアウトされている）、及び図１３のページの面内で垂直な第２のセグメント１３６２（図１３では１つのみがコールアウトされている）を有し、各量子ビットは、第１のセグメント１３６１と第２のセグメント１３６２との間で屈曲し、各量子ビットは、実質的に同様の長さを有する。いくつかの実施態様では、第１のセグメント１３６１と第２のセグメント１３６２が非直交になるように、例示的なセル１３００中の量子ビットの一部又は全部は、開先角度を形成するか、又は第１のセグメント１３６１と第２のセグメント１３６２との間である角度で屈曲し得る。
他の実施態様では、例示的なセル１３００中の量子ビットは、３つ以上のセグメント（例えば、３つのセグメント）を有し、隣接セグメント（例えば、第１のセグメント１３６１及び第２のセグメント１３６２）は、２つの異なる軸に実質的に平行である。
量子ビット１３１０は、例示的なセル１３００において、第１及び第２のセグメントの間でそれらのそれぞれの長さに沿って異なる場所で屈曲するように配置され、その結果、第１の量子ビット１３１１は、最短の第１のセグメント１３６１及び最長の第２のセグメント１３６２を有し、第８の量子ビット１３１８は、最長の第１のセグメント１３６１及び最短の第２のセグメント１３６２を有する。
量子ビット１３２０は、例示的なセル１３００において、開先角度を有するか、又は第１及び第２のセグメントの間でそれらの長さに沿って異なる場所で屈曲するように配置され、その結果、第１の量子ビット１３２１は、最長の第１のセグメント１３６１及び最短の第２のセグメント１３６２を有し、第８の量子ビット１３２８は、最短の第１のセグメント１３６１及び最長の第２のセグメント１３６２を有する。
カプラ１３６０などのカプラ（図１３では１つのみがコールアウトされている）は、それぞれの量子ビット対間の同調可能なペアワイズ通信結合を提供し、対の一方の量子ビットは、第１の組の量子ビット１３１０のうちの１つから選択され、対の他方の量子ビットは、第１の組の量子ビット１３１０のうちの異なる１つから選択され、かつ／又は量子ビットの一方は、第２の組の量子ビット１３２０の量子ビットのうちの１つから選択され、他方の量子ビットは、第２の組の量子ビット１３２０の量子ビットのうちの異なる１つから選択される。カプラは、第１の組の量子ビット１３１０が第１の組の量子ビット１３１０のうちの異なる１つと交わり、第２の組の量子ビット１３２０が第２の組の量子ビット１３２０のうちの異なる１つと交わる近接した領域に位置し得る。例えば、カプラ１３６０は、量子ビット１３２１と量子ビット１３２８間の同調可能な通信結合を提供する。いくつかの実施態様では、カプラ１３６０は、第１の組の量子ビット１３１０が第１の組の量子ビット１３１０のうちの異なる１つと交わり、第２の組の量子ビット１３２０が第２の組の量子ビット１３２０のうちの異なる１つと交わる領域からある程度の距離に位置し得る。
カプラ１３５０などのカプラ（図１３では１つのみがコールアウトされている）は、第１の組の各量子ビット１３１０が第２の組の１つの量子ビット１３２０に通信結合され、第２の組の各量子ビット１３２０が第１の組の１つの量子ビット１３１０に通信結合されるように、第１の組の量子ビット１３１０の１つと第２の組の量子ビット１３２０の１つとの間の同調可能な通信結合を提供する。例えば、カプラ１３５０は、量子ビット１３１８と量子ビット１３２８間の同調可能な通信結合を提供する。例示的なセル１３００では、８個のカプラ１３５０が存在する。
例示的なセル１３００では、各量子ビットは、８の接続性を有する。例えば、量子ビット１３２１は、カプラ１３５０を介して量子ビット１３１１に通信結合され、カプラ１３６０を通じて量子ビット１３２２～１３２８に通信結合されている。図１３では各量子ビットは８の接続性を有するとして図示されているが、これは限定ではなく、他の実施態様では、例示的なセル１３００中の量子ビットは、より少ない又はより多い接続性を有し得る。
図１４は、本システム、方法、及び装置による量子プロセッサ中の例示的なセル１４００の概略図を示す。例示的なセル１４００は、４組の量子ビットを含む。２組の量子ビットは、実質的に矩形の形状を有し、他の２つの組の量子ビットは、実質的にＬ字形状を有する。例示的なセル１３００と同様に、一方の組のＬ字形状量子ビットは、対称軸に関して、他方の組のＬ字形状量子ビットと対称的であり、カプラは、Ｌ字形状量子ビットが方向を変える領域に近接して存在し得る。例示的なセル１３００とは異なり、矩形状量子ビットは、Ｌ字形状量子ビットに結合され得る。例示的なセル１４００は、第１の組の量子ビット１４１１～１４１４（総称して１４１０）、第２の組の量子ビット１４２１～１４２４（総称して１４２０）、第３の組の量子ビット１４３１～１４３４（総称して１４３０）、及び第４の組の量子ビット１４４１～１４４４（総称して１４４０）を有する。図１４では例示的なセル１４００は４組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なセル１４００は、より多い数（例えば５組）の量子ビットの組を有し得る。
各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、１つの組（例えば、第１の組）内の量子ビットの数は、別の組（例えば、第３の組）内の量子ビットの数に等しくない。第１、第２、第３、及び／又は第４の組の量子ビット１４１０～１４４０中の各量子ビットには、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。いくつかの実施態様では、第１、第２、第３、及び／又は第４の組の量子ビット１４１０～１４４０の一部又は全部は、量子ビットのセグメントを表し得る。
例示的なセル１４００中の第１の組の量子ビット１４１０の量子ビットは、互いに実質的に平行であり、図１４のページの面内で概して水平にレイアウトされ得、本明細書及び添付特許請求の範囲において水平量子ビットと称され得る。例示的なセル１４００中の第２の組の量子ビット１４２０の量子ビットは、互いに実質的に平行であり、図１４のページの面内で概して垂直にレイアウトされ得、本明細書及び添付特許請求の範囲において垂直量子ビットと称され得る。第１の組１４１０中の量子ビットは、第２の組１４２０中の量子ビットに実質的に非平行である（例えば、９０度で交わる）。
第１の組の量子ビット１４１０は各々、それぞれの長手方向又は長軸１４７３（図１４では１つのみがコールアウトされている）を有し、これに沿って第１の組のそれぞれの量子ビット１４１０の超伝導経路又はループは、量子ビットの長さ方向に延びる。同様に、第２の組の量子ビット１４２０は各々、それぞれの長手方向又は長軸１４７２（図１４では１つのみがコールアウトされている）を有し、これに沿って第２の組のそれぞれの量子ビット１４２０の超伝導経路又はループは、量子ビットの長さ方向に延びる。
量子ビット１４１０及び１４２０の各々は、図１４では１つの長手方向又は長軸（それぞれ１４７３及び１４７４）を有するとして図示されているが、これは限定ではなく、他の実施態様では第１の組の量子ビット１４１０及び／又は第２の組の量子ビット１４２０の一部又は全部は、２つ以上の長手方向又は長軸を有し得る。
第３の組の量子ビット１４３０及び第４の組の量子ビット１４４０は、Ｌ字形状を形成する超伝導ループを有するとして示されている。しかしながら、これは限定ではなく、量子ビットは、矩形、長円形、又はディスコレクタンギュラーループなどの、しかしこれらに限定されない他の形態を有してもよい。Ｌ字形状は、実質的に非平行な（例えば、９０度で交わる）２つの隣接するセグメント又は部分を有するとして定義する。
第３の組の量子ビット１４３０及び第４の組の量子ビット１４４０は、図１４のページの面内で水平な第１のセグメント１４８１（図１４では１つのみがコールアウトされている）、及び図１４のページの面内で垂直な第２のセグメント１４８２（図１４では１つのみがコールアウトされている）を有し、各量子ビットは、開先角度を形成するか、又は第１のセグメント１４８１と第２のセグメント１４８２との間で屈曲し、各量子ビットは、実質的に同様の長さを有する。いくつかの実施態様では、第１のセグメント１４８１と第２のセグメント１４８２が非直交になるように、例示的なセル１４００中の第３の組の量子ビット１４３０及び第４の組の量子ビット１４４０の一部又は全部は、開先角度を形成するか、又は第１のセグメント１４８１と第２のセグメント１４８２との間である角度で屈曲し得る。
他の実施態様では、例示的なセル１４００中の第３の組の量子ビット１４３０及び第４の組の量子ビット１４４０の量子ビットは、３つ以上のセグメント（例えば、３つのセグメント）を有し、隣接セグメント（例えば、第１のセグメント１４８１及び第２のセグメント１４８２）は、２つの異なる軸に実質的に平行である。
第３の組の量子ビット１４３０は、例示的なセル１４００において、開先角度を有するか、又は第１及び第２のセグメントの間でそれらの長さに沿って異なる場所で屈曲するように配置され、その結果、第１の量子ビット１４３１は、最短の第１のセグメント１４８１及び最長の第２のセグメント１４８２を有し、第４の量子ビット１４３４は、最長の第１のセグメント１４８１及び最短の第２のセグメント１４８２を有する。したがって、第１の組、第２の組、第３の組、及び第４の組の量子ビット１４１０～１４４０は、長さが実質的に等しい。
第４の組の量子ビット１４４０は、例示的なセル１４００において、第１及び第２のセグメントの間でそれらの長さに沿って異なる場所で屈曲するように配置され、その結果、第１の量子ビット１４４１は、最長の第１のセグメント１４８１及び最短の第２のセグメント１４８２を有し、第４の量子ビット１４４４は、最短の第１のセグメント１４８１及び最長の第２のセグメント１４８２を有する。
第３の組の量子ビット１４３０及び第４の組の量子ビット１４４０は、軸１４７１に沿って対称的であり、例えば、量子ビット１４３１の第１のセグメント１４８１及び量子ビット１４４１の第２のセグメント１４８２は、長さが実質的に等しい。
カプラ１４６０などのカプラ（図１４では１つのみがコールアウトされている）は、それぞれの量子ビット対間の同調可能なペアワイズ通信結合を提供し得、対の一方の量子ビットは、一組の量子ビット（例えば、第４の組１４４０）から選択され、対の他方の量子ビットは、同じ組の量子ビットの異なる１つ（例えば、第４の組１４４０）又は異なる組の量子ビット（例えば、第１の組１４１０）から選択される。カプラは、例示的なセル１４００中の量子ビット別の量子ビットと交わる近接した領域に位置し得る。いくつかの実施態様では、カプラは、例示的なセル１４００中の量子ビットが別の量子ビットと交わる領域からある程度の距離に位置し得る。例えば、カプラ１４６０は、量子ビット１４１１と量子ビット１４４４間の同調可能な通信結合を提供する。
カプラ１４５０などのカプラ（図１４では１つのみがコールアウトされている）は、第３の組の各量子ビット１４３０が第４の組の１つの量子ビット１４４０に通信結合され、第４の組の各量子ビット１４４０が第３の組の１つの量子ビット１４３０に通信結合されるように、第３の組の量子ビット１４３０の１つと第４の組の量子ビット１４４０の１つとの間の同調可能な通信結合を提供し得る。例えば、カプラ１４５０は、量子ビット１４３４と量子ビット１４４４間の同調可能な通信結合を提供する。例示的なセル１４００では、４個のカプラ１４５０が存在する。カプラ１４５０は、量子ビット１４３０及び１４４０が互いに最も接近する位置に位置し得る。しかしながら、他の実施態様では、カプラ１４５０は、量子ビット１４３０及び１４４０が互いに最も接近する位置からある程度の距離に位置し得る。
例示的なセル１４００では、各量子ビットは、８の接続性を有する。例えば、量子ビット１４３４は、カプラ１４５０を介して量子ビット１４４４に通信結合され、カプラ１４６０を通じて量子ビット１４２１～１４２４及び量子ビット１４３１～１４３３に通信結合されている。図１４では各量子ビットは８の接続性を有するとして図示されているが、これは限定ではなく、他の実施態様では、例示的なセル１４００中の量子ビットは、より少ない又はより多い接続性を有し得る。
図１５は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ１５００の概略図を示す。例示的なトポロジ１５００は、４つのセルを含む。カプラは、隣接するセル中の垂直量子ビット間及び水平量子ビット間の通信結合を提供し得る。垂直量子ビットは、図１５のページの面内で水平にタイル状に配置されたセル間で通信結合され、水平量子ビットは、図１５のページの面内で垂直にタイル状に配置されたセル間で通信結合される。例示的なトポロジ１５００は、４つのセル１５０１～１５０４を有する。しかしながら、これは限定ではなく、例示的なトポロジ１５００は、より多い又はより少ない数のセルを有し得る。
例示的なトポロジ１５００中の各セルは、第１の組の量子ビット１５１０（図１５では１つのみがコールアウトされている）及び第２の組の量子ビット１５２０（図１５では１つのみがコールアウトされている）を有する。各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１の組１５１０中の量子ビットの数は、第２の組１５２０中の量子ビットの数に等しくない。図１５では例示的なトポロジ１５００中の各セルは２組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なトポロジ１５００中の各セルは、より多い数（例えば３組）の量子ビットの組を有し得る。
例示的なトポロジ１５００中の量子ビットは、矩形状の超伝導ループを有するとして示されている。しかしながら、これは限定ではなく、量子ビットは、ディスコレクタンギュラー又は長円形ループなどの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、矩形ループは、量子ビットのセグメントを表し得る。各量子ビット１５１０～１５２０には、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的なトポロジ１５００中の第１の組の量子ビット１５１０ｃの量子ビットは、互いに実質的に平行であり、図１５のページの面内で概して水平にレイアウトされ得、本明細書及び添付特許請求の範囲において水平量子ビットと称され得る。例示的なセル１５００中の第２の組の量子ビット１５２０の量子ビットは、互いに実質的に平行であり、図１５のページの面内で概して垂直にレイアウトされ得、本明細書及び添付特許請求の範囲において垂直量子ビットと称され得る。第１又は水平組の量子ビット１５１０及び第２又は垂直組の量子ビット１５２０は、実質的に非平行である（例えば、９０度で交わる）。
第１の組１５１０中の量子ビット及び第２の組１５２０中の量子ビットは、図１５では１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では第１の組１５１０及び／又は第２の組１５２０の量子ビットは、２つ以上の長手方向又は長軸を有し得る。
カプラ１５４０などのカプラ（図１５では１つのみがコールアウトされている）は、それぞれの量子ビット対間の同調可能なペアワイズ通信結合を提供し、対の一方の量子ビットは、第１の組１５１０から選択され、対の他方の量子ビットは、第２の組１５２０から選択される。
カプラ１５４０は、第１の組の量子ビット１５１０と第２の組の量子ビット１５２０の間の同調可能な通信結合を提供し得る。カプラは、第１の組の量子ビット１５１０が第２の組の量子ビット１５２０と交わる近接した領域に位置し得る。いくつかの実施態様では、量子ビットは、第１の組の量子ビット１５１０が第２の組の量子ビット１５２０と交わる領域からある程度の距離に位置する。
長距離カプラは、セル間カプラより大きな物理的距離にわたって直接結合し得、したがってより大きな結合強度を提供する方法で量子ビットと通信結合し得る。長距離カプラ１５３０ａ～１５３０ｐ（総称して１５３０）は、あるセル（例えば、セル１５０１）中の第１の組の量子ビット１５１０の量子ビットと隣接セル（例えば、セル１５０４）中の第１の組の量子ビット１５１０の量子ビットとの間で、及びあるセル（例えば、セル１５０１）中の第２の組の量子ビット１５２０の量子ビットと隣接セル（例えば、セル１５０２）中の第２の組の量子ビット１５２０の量子ビットとの間で、同調可能な通信結合を提供する。図１５の各量子ビットは、１つの長距離カプラ１５３０を有するとして図示されている。しかしながら、これは限定ではない。他の実施態様では、各量子ビットは、２つ以上の長距離カプラ１５３０を有してもよい。代替的に又は加えて、各量子ビットは、長距離カプラ１５３０とは異なる１つ以上の長距離カプラを有し得る。例えば、カプラ１２４０が、長距離カプラ１５３０に加えて、又はその代わりに用いられ得る。
長距離カプラ１５３０が水平量子ビット間で同調可能な通信結合を提供するとき、長距離カプラ１５３０は、図１５のページの面内で垂直に位置するセル間で同調可能な通信結合を提供し、長距離カプラ１５３０が垂直量子ビット間で同調可能な通信結合を提供するとき、長距離カプラ１５３０は、図１５のページの面内で水平に位置するセル間で同調可能な通信結合を提供する。
他の実施態様では、長距離カプラ１５３０は、互いに隣接しない水平方向又は垂直方向に配置されたセル間の同調可能な通信結合を提供し得る。
図１６は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ１６００の概略図を示す。例示的なトポロジ１６００は、図１６のページの面にわたってタイル状に配置された等寸法の２つのサブトポロジを含む。いくつかの実施態様では、例示的なトポロジ１６００は、例示的なトポロジ１５００及び第２のトポロジ１２００ａから構成され、トポロジ１２００ａは、４つの例示的なセル１２００から構成される。他の実施態様では、例示的なトポロジ１６００は、サブトポロジ１２００ａ及び１５００とは実質的に異なるサブトポロジから構成される。
図１６では例示的なトポロジ１６００は２つのサブトポロジを有するとして図示されているが、これは限定ではなく、他の実施態様では、例示的なトポロジ１６００は、３つ以上のサブトポロジを有し得る。
例示的なトポロジ１６００では、各サブトポロジは、４つのセルから構成される。しかしながら、これは限定ではなく、各トポロジは、より多い又はより少ない数のセルを有し得る。
例示的なトポロジ１６００では、各サブトポロジは、同数（すなわち、４つ）のセルから構成される。しかしながら、これは限定ではなく、あるサブトポロジ（例えば、トポロジ１５００）中のセルの数は、例示的なトポロジ１６００中の別のサブトポロジ（例えば、トポロジ１２００ａ）中のセルの数に等しくない場合がある。
カプラ（図１６では図示せず）は、隣接するサブトポロジ対間の同調可能な通信結合を提供する。いくつかの実施態様では、カプラは、非隣接サブトポロジ対間の同調可能な通信結合を提供する。
図１７は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ１７００の概略図を示す。例示的なトポロジ１７００は、図１７のページの面にわたってタイル状に配置された異なる寸法の２つのサブトポロジを含む。いくつかの実施態様では、例示的なトポロジ１７００は、例示的なトポロジ１５００及び例示的なトポロジ１２００ｂを含み、あるサブトポロジ（例えば、トポロジ１５００）中のセルの数は別のサブトポロジ（例えば、１２００ｂ）中のセルの数に等しくなく、トポロジ１５００は、トポロジ１２００ｂとは実質的に異なる。トポロジ１２００ｂは、１つ以上の例示的なセル１２００から構成される。
図１７ではトポロジ１２００ｂは１つのセルを有するとして図示され、トポロジ１５００は、４つのセル１５０１～１５０４（図１７では１つのみがコールアウトされている）を有するとして図示されているが、これは限定ではない。他の実施態様では、トポロジ１５００及び１２００ｂは、より少ない又はより多い数のセルを有し得る。
例示的なトポロジ１５００及びトポロジ１２００ｂの輪郭は、明瞭性のために破線で示されており、いかなる物理的構造を含意することも意図しない。
他の実施態様では、例示的なトポロジ１７００は、トポロジ１５００及び１２００ｂとは実質的に異なるサブトポロジから構成される。他の実施態様では、例示的なトポロジ１７００は、より多い数（例えば、３つ）のサブトポロジを有し得る。
カプラ（図１７では図示せず）は、隣接するサブトポロジ対間の同調可能な通信結合を提供する。いくつかの実施態様では、カプラは、非隣接サブトポロジ対間の同調可能な通信結合を提供する。
図１８は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ１８００の概略図を示す。例示的なトポロジ１８００は、４つのセルを含む。カプラは、隣接セル中の量子ビット間及び非隣接セル中の量子ビット間の通信結合を提供し得る。隣接セル中の量子ビットを通信結合するカプラは、隣接セル中の垂直量子ビットを水平量子ビットに、又は隣接セル中の水平量子ビットを垂直量子ビットに結合し得る。非隣接セル中の量子ビット間の通信結合を提供するカプラは、１つ以上のセルを交差し得る。このようなカプラは、長範囲カプラであってもよい。例示的なトポロジ１８００は、４つのセル１８０１～１８０４を含む。しかしながら、これは限定ではなく、例示的なトポロジ１８００は、より多い又はより少ない数のセルを有し得る。
例示的なトポロジ１８００中の各セルは、第１の組の量子ビット１８１０（図１８では１つのみがコールアウトされている）及び第２の組の量子ビット１８２０（図１８では１つのみがコールアウトされている）を有する。各組１８１０、１８２０は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビット１８１０、１８２０は、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１の組１８１０中の量子ビットの数は、第２の組１８２０中の量子ビットの数に等しくない。図１８では例示的なトポロジ１８００中の各セルは２組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なトポロジ１８００中の各セルは、より多い数（例えば３組）の量子ビットの組を有し得る。
例示的なトポロジ１８００中の量子ビットは、矩形状の超伝導ループを有するとして示されている。しかしながら、これは限定ではなく、量子ビットは、ディスコレクタンギュラー又は長円形ループなどの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、矩形ループは、量子ビットのセグメントを表し得る。第１の組１８１０及び第２の組１８２０中の各量子ビットには、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的なトポロジ１８００中の第１の組の量子ビット１８１０の量子ビットは、互いに実質的に平行であり、図１８のページの面内で概して水平にレイアウトされ得、本明細書及び添付特許請求の範囲において水平量子ビットと称され得る。例示的なセル１８００中の第２の組の量子ビット１８２０の量子ビットは、互いに実質的に平行であり、図１８のページの面内で概して垂直にレイアウトされ得、本明細書及び添付特許請求の範囲において垂直量子ビットと称され得る。第１又は水平の組１８１０中の量子ビットは、第２又は垂直の組１８２０中の量子ビットに実質的に非平行である（例えば、９０度で交わる）。
第１の組１８１０中の量子ビット及び第２の組１８２０中の量子ビットは、図１８では１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では、第１の組１８１０及び／又は第２の組１８２０の量子ビットは、２つ以上の長手方向又は長軸を有し得る。
カプラ１８７０などのカプラ（図１８では１つのみがコールアウトされている）は、それぞれの量子ビット対間のペアワイズ通信結合を提供し、対の一方の量子ビットは、第１の組１８１０の量子ビットの１つから選択され、対の他方の量子ビットは、同じセル中の第２の組１８２０の量子ビットの１つから選択される。
カプラ１８７０は、第１の組の量子ビット１８１０と第２の組の量子ビット１８２０の間の同調可能な通信結合を提供する。カプラ１８７０は、第１の組の量子ビット１８１０が第２の組の量子ビット１８２０と交わる近接した領域に位置する。いくつかの実施態様では、カプラ１８７０は、第１の組の量子ビット１８１０が第２の組の量子ビット１８２０と交わる領域からある程度の距離に位置する。
あるセル（例えば、セル１８０１）中の第１の組の量子ビット１８１０の量子ビットと非隣接セル中の第１の組の量子ビット１８１０の量子ビットとの間で、及びあるセル（例えば、セル１８０１）中の第２の組の量子ビット１８２０の量子ビットと非隣接セル中の第２の組の量子ビット１８２０の量子ビットとの間で、同調可能な通信結合を提供する、長距離カプラ１８３０ａ～１８３０ｉ（図１８では９つのみがコールアウトされている、総称して１８３０）。
長距離カプラ１８３０は、非隣接セル中の水平量子ビット間及び非隣接セル中の垂直量子ビット間の同調可能な通信結合を提供する。
例えば、長距離カプラ１８３０ｅは、セル１８０１中の第３の水平量子ビット１８１０と図１８のページの面内のセル１８０２の右側に位置するセル中の第４の水平量子ビットとの間の同調可能な通信結合を提供し、長距離カプラ１８３０ｉは、セル１８０３中の第１の垂直量子ビット１８２０と図１８のページの面内のセル１８０２の上に位置するセル中の第２の垂直量子ビット１８２０との間の同調可能な通信結合を提供する。
量子ビットは図１８において１つの長距離カプラ１８３０を有するとして図示されているが、これは限定ではなく、いくつかの実施態様では、例示的なトポロジ１８００中の量子ビットは、２つ以上の長距離カプラ１８３０を有し得る。
長距離カプラ１８４０ａ～１８４０ｇなどのカプラ（図１８では７つのみがコールアウトされている、総称して１８４０）は、あるセル（例えば、セル１８０１）中の第１の組の量子ビット１８１０と隣接セル（例えば、セル１８０４）中の第２の組の量子ビット１８２０との間で、及びあるセル（例えば、セル１８０２）中の第２の組の量子ビット１８２０と隣接セル（例えば、セル１８０３）中の第１の組の量子ビットとの間で、同調可能な通信結合を提供する。
長距離カプラ１８４０は、図１８では明瞭性のために破線で示されている。その描写は、いかなる物理的構造を含意することも意図しない。
長距離カプラ１８４０は、隣接セル中の垂直及び水平量子ビット間、並びに／又は隣接セル中の水平及び垂直量子ビット間の同調可能な通信結合を提供する。例えば、長距離カプラ１８４０ａは、セル１８０２中の第１の垂直量子ビット１８２０とセル１８０３中の第３の水平量子ビット１８１０との間の同調可能な通信結合を提供する。
図１８では量子ビットは１つの長距離カプラ１８４０を有するとして図示されているが、これは限定ではなく、いくつかの実施態様では、例示的なトポロジ１８中の量子ビットは、２つ以上の長距離カプラ１８４０を有し得る。
いくつかの実施態様では、長距離カプラ１８４０は、非隣接セル中の水平及び垂直量子ビット間の同調可能な通信結合を提供し得る。
いくつかの実施態様では、長距離カプラ１８３０の１つ若しくは２つ以上は、例示的なトポロジ１８００内で長距離カプラ１８４０の１つ若しくは２つ以上によって置換され得、又は１つ若しくは２つ以上の長距離カプラ１８４０は、１つ若しくは２つ以上の長距離カプラ１８３０によって置換され得る。
図１９は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ１９００の概略図を示す。例示的なトポロジ１９００は、対称軸の周りで方向を変更する長距離カプラを用いる。追加のスペースは、量子プロセッサの他の電子部品のために長距離カプラが方向転換する領域に近接して利用可能であり得る。例示的なトポロジ１９００は、図１９のページの面上に十字状にタイル状に配置された７つのセル１９０１～１９０７を含む。しかしながら、これは限定ではなく、例示的なトポロジ１９００は、より多い又はより少ない数のセルを有し得る。例示的なトポロジ１９００において、中央セル１９０３は、図１９のページの面内で右側のセル（セル１９０７）及び左側のセル（セル１９０６）を有する。中央セル１９０３は、図１９のページの面内で上方に２つのセル（１９０１及び１９０２）、下方に２つのセル（１９０４及び１９０５）を有する。いくつかの実施態様では、例示的なトポロジ１９中のセルは、図１９のページの面内で異なる形状を形成するように位置決めされることができる。量子プロセッサの完全なトポロジは、区域にわたってタイル状に配置された例示的なトポロジ１９００の１つ以上のインスタンスを含み得る。いくつかの実施態様では、例示的なトポロジ１９００の１つ以上のインスタンスは、区域にわたって重なっていてもよい。
例示的なトポロジ１９００では、各セルは、第１の組の量子ビット１９１０（図１９では１つのみがコールアウトされている）及び第２の組の量子ビット１９２０（図１９では１つのみがコールアウトされている）を有する。各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１の組１９１０中の量子ビットの数は、第２の組１９２０中の量子ビットの数に等しくない。図１９では例示的なトポロジ１９００中の各セルは２組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なトポロジ１９００中の各セルは、より多い数（例えば３組）の量子ビットの組を有し得る。
例示的なトポロジ１９００中の量子ビットは、矩形状の超伝導ループを有するとして示されている。しかしながら、これは限定ではなく、量子ビットは、ディスコレクタンギュラー又は長円形ループなどの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、矩形ループは、量子ビットのセグメントを表し得る。第１の組１９１０及び／又は第２の組１９２０中の各量子ビットには、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的なトポロジ１９００中の第１の組の量子ビット１９１０の量子ビットは、互いに実質的に平行であり、図１９のページの面内で概して水平にレイアウトされ得、本明細書及び添付特許請求の範囲において水平量子ビットと称され得る。例示的なセル１９００中の第２の組の量子ビット１９２０の量子ビットは、互いに実質的に平行であり、図１９のページの面内で概して垂直にレイアウトされ得、本明細書及び添付特許請求の範囲において垂直量子ビットと称され得る。第１の組１９１０中の量子ビットは、第２の組１９２０中の量子ビットに実質的に非平行である（例えば、９０度で交わる）。
第１の組１９１０中の量子ビット及び第２の組１９２０中の量子ビットは、図１９では１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では、第１の組１９１０及び／又は第２の組１９２０の量子ビットは、２つ以上の長手方向又は長軸を有し得る。
カプラ１９７０などのカプラ（図１９では１つのみがコールアウトされている）は、それぞれの量子ビット対間のペアワイズ通信結合を提供し得、対の一方の量子ビットは、第１の組の量子ビット１９１０の１つから選択され、対の他方の量子ビットは、同じセル中の第２の量子ビット１９２０の１つから選択される。
カプラ１９７０は、第１の組の量子ビット１９１０と第２の組の量子ビット１９２０の間の同調可能な通信結合を提供する。カプラは、第１の組の量子ビット１９１０が第２の組の量子ビット１９２０と交わる近接した領域に位置する。いくつかの実施態様では、量子ビットは、第１の組の量子ビット１９１０が第２の組の量子ビット１９２０と交わるそれぞれの領域からある程度の距離に位置する。
長距離カプラ１９３０ａ～１９３０ｈ（総称して１９３０）は、あるセル（例えば、セル１９０６）中の第１の組の量子ビット１９１０の量子ビットと非隣接セル（例えば、セル１９０１）中の第２の組の量子ビット１９１０の量子ビットとの間で、及びあるセル（例えば、セル１９０５）中の第２の組の量子ビット１９２０の量子ビットと非隣接セル（例えば、セル１９０７）中の第１の組の量子ビット１９１０の量子ビットとの間で、同調可能な通信結合を提供する。
長距離カプラ１９３０は、非隣接セル中の水平及び垂直量子ビット間の同調可能な通信結合を提供し、長距離カプラ１９３０は、長距離カプラ１９３０が軸１９６０と実質的に交差しないように、中央セル１９０３中の軸１９６０の周りを通る。
長距離カプラ１９３０は、第１のセグメント１９８１（図１９では１つのみがコールアウトされている）及び第２のセグメント１９８２（図１９では１つのみがコールアウトされている）を有する。第１のセグメント１９８１と第２のセグメント１９８２は、実質的に非平行である（例えば、これらは、開先角度を有するか、又は９０度で交わる）。第１のセグメント１９８１は、第２のセグメント１９８２とは異なる長さを有してもよい。例えば、カプラ１９３０ｈでは、第１のセグメント１９８１は、第２のセグメント１９８２よりも短い。したがって、長距離カプラ１９３０又は長距離カプラ１９３０の群は、実質的に同様の長さを有する。
例えば、長距離カプラ１９３０ａは、セル１９０１中の第２又は垂直の組の量子ビット１９２０の第１の量子ビットと、セル１９０６中の第１又は水平の組の量子ビット１９１０の第４の量子ビットとの間の同調可能な通信結合を提供し、長距離カプラ１９３０ｅは、セル１９０５中の第２又は垂直の組の量子ビット１９２０の第１の量子ビットと、セル１９０７中の第１又は水平の組の量子ビット１９１０の第４の量子ビットとの間の同調可能な通信結合を提供する。
図１９ではセル１９０１、１９０６、１９０５、及び１９０７中の量子ビットは１つの長距離カプラ１９３０を有するとして図示されているが、これは限定ではなく、いくつかの実施態様では、例示的なトポロジ１９００中のセル１９０１、１９０６、１９０５、及び１９０７中の量子ビットは、２つ以上の長距離カプラ１９３０を有し得る。
図１９ではセル１９０２、１９０３、及び１９０４中の量子ビットは長距離カプラ１９３０を有しないとして図示されているが、これは限定ではなく、いくつかの実施態様では、例示的なトポロジ１９００中のセル１９０２、１９０３、及び１９０４中の量子ビットは、１つ以上の長距離カプラ１９３０を有する。代替的に又は加えて、各量子ビットは、長距離カプラ１９３０とは異なる１つ以上の長距離カプラを有し得る。例えば、カプラ１２４０又は１５３０が、長距離カプラ１９３０に加えて、又はその代わりに用いられ得る。
図２０は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ２０００の概略図を示す。例示的なトポロジ２０００は、２つの異なる種類のカプラを用いて、斜めに隣接するセル中の量子ビット間の、及び非隣接セル中の量子ビット間の通信結合を提供する。例示的なトポロジ２０００は、図２０のページの面上に十字状にタイル状に配置された５つのセル２００１～２００５を含む。しかしながら、これは限定ではなく、例示的なトポロジ２０００は、より多い又はより少ない数のセルを有し得る。例示的なトポロジ２０００において、中央セル２００３は、図２０のページの面内で上方のセル（すなわち、セル２００１）、右側のセル（すなわち、セル２００４）、下方のセル（すなわち、セル２００４）、及び左側のセル（セル２００２）を有する。いくつかの実施態様では、例示的なトポロジ２０中のセルは、図２０のページの面内で異なる形状を形成するように位置決めされることができる。量子プロセッサの完全なトポロジは、区域にわたってタイル状に配置されたトポロジ２０００の１つ以上のインスタンスを含み得る。
例示的なトポロジ２０００中の各セルは、第１の組の量子ビット２０１０（図２０では１つのみがコールアウトされている）及び第２の組の量子ビット２０２０（図２０では１つのみがコールアウトされている）を有する。各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、第１の組２０１０中の量子ビットの数は、第２の組２０２０中の量子ビットの数に等しくない。図２０では例示的なトポロジ２０００中の各セルは２組の量子ビットを有するとして図示されているが、これは限定ではなく、例示的なトポロジ２０００中の各セルは、より多い数（例えば３組）の量子ビットの組を有し得る。
例示的なトポロジ２０００中の量子ビットは、矩形状の超伝導ループを有するとして示されている。しかしながら、これは限定ではなく、量子ビットは、ディスコレクタンギュラー又は長円形ループなどの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、矩形ループは、量子ビットのセグメントを表し得る。第１の組２０１０及び第２の組２０２０中の各量子ビットには、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的なトポロジ２０００中の第１の組の量子ビット２０１０の量子ビットは、互いに実質的に平行であり、図２０のページの面内で概して水平にレイアウトされ得、本明細書及び添付特許請求の範囲において水平量子ビットと称され得る。例示的なセル２０００中の第２の組の量子ビット２０２０の量子ビットは、互いに実質的に平行であり、図２０のページの面内で概して垂直にレイアウトされ得、本明細書及び添付特許請求の範囲において垂直量子ビットと称され得る。第１の組２０１０中の量子ビットは、第２の組２０２０中の量子ビットに実質的に非平行である（例えば、９０度で交わる）。
第１の組２０１０中の量子ビット及び第２の組２０２０中の量子ビットは、図２０では１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では、第１の組２０１０及び／又は第２の組２０２０の量子ビットは、２つ以上の長手方向又は長軸を有し得る。
カプラ２０７０などのカプラ（図２０では１つのみがコールアウトされている）は、それぞれの量子ビット対間のペアワイズ通信結合を提供し得、対の一方の量子ビットは、第１の組の量子ビット２０１０の１つから選択され、対の他方の量子ビットは、同じセル中の第２の組の量子ビット２０２０の１つから選択される。
カプラ２０７０は、第１の組の量子ビット２０１０と第２の組の量子ビット２０２０の間の同調可能な通信結合を提供し得る。カプラは、第１の組の量子ビット２０１０が第２の組の量子ビット２０２０と交わる近接した領域に位置し得る。いくつかの実施態様では、量子ビットは、第１の組の量子ビット２０１０が第２の組の量子ビット２０２０と交わるそれぞれの領域からある程度の距離に位置する。
長距離カプラ２０３０ａ～２０３０ｐ（総称して２０３０）は、中央セル２００３中の第１の組の量子ビット２０１０の量子ビットと非隣接セル中の第１の組の量子ビット２０１０の量子ビットとの間で、及び中央セル２００３中の第２の組の量子ビット２０２０の量子ビットと非隣接セル中の第２の組の量子ビット２０２０の量子ビットとの間で、同調可能な通信結合を提供する。
長距離カプラ２０３０は、非隣接セル中の水平量子ビット間及び非隣接セル中の垂直量子ビット間の同調可能な通信結合を提供する。長距離カプラ２０３０は、長距離カプラ２０３０がセル２００１、２００２、２００３、及び２００４中の他の電子部品の動作に干渉しないように、セル２００１、２００２、２００４、及び／又は２００５の表面積の上、又は下、又はそれを横切って通過し得、他の電子部品から電気的に分離されている。
例えば、長距離カプラ２０３０ａは、中央セル２００３中の第２又は垂直の組の量子ビット２０２０の第１の量子ビットと、図２０のページの面内のセル２００１の上方に位置するセル中の第２又は垂直の組の量子ビット２０２０の第１の量子ビットとの間の同調可能な通信結合を提供する。長距離カプラ２０３０ｅは、中央セル２００３中の第１又は水平の組の量子ビット２０１０の第１の量子ビットと、図２０のページの面内のセル２００４の右側に位置するセル中の第１又は水平の組の量子ビット２０１０の第１の量子ビットとの間の同調可能な通信結合を提供する。
中央セル２００３中の各量子ビットは図２０において２つの長距離カプラ２０３０を有するとして図示されているが、これは限定ではない。いくつかの実施態様では、セル２００３中の各量子ビットは、より少ない又はより多い数（例えば３つ）の長距離カプラ２０３０を有することができる。代替的に又は追加的に、各量子ビットは、長距離カプラ２０３０とは異なる１つ以上の長距離カプラを有し得る。例えば、カプラ１２４０又は１５３０が、長距離カプラ２０３０に加えて、又はその代わりに用いられ得る。
長距離カプラ２０４０ａ～２０４０ｄなどのカプラ（図２０では４つのみコールアウトされている、総称して２０４０）は、斜めに隣接するセル中の水平量子ビットと、斜めに隣接するセル中の垂直量子ビットとの間の同調可能な通信結合を提供する。
例示的なトポロジ２０００では、セル２００１中の垂直量子ビットは、セル２００２中の垂直量子ビット及びセル２００４中の垂直量子ビットに通信結合されている。同様に、セル２００５中の垂直量子ビットは、垂直量子ビット２００２及び垂直量子ビット２００４に通信結合されている。セル２００２中の水平量子ビットは、セル２００１中の水平量子ビット及びセル２００５中の水平量子ビットに通信結合されている。同様に、セル２００４中の水平量子ビットは、セル２００１中の水平量子ビット及びセル２００５中の水平量子ビットに通信結合されている。
セル２００１及び２００５中の垂直量子ビットは、図２０において３の接続性を有する（すなわち、３つの他の量子ビットに通信結合される）として図示されているが、これは限定ではなく、セル２００１及び２００５中の垂直量子ビットは、より少ない又はより多い数の長距離カプラ２０４０を有し得る。セル２００２及び２００４中の水平量子ビットは、３の接続性を有する（すなわち、３つの他の量子ビットに通信結合される）として図示されているが、これは限定ではなく、セル２００２及び２００４中の水平量子ビットは、より少ない又はより多い数の長距離カプラ２０４０を有し得る。代替的に又は加えて、各量子ビットは、長距離カプラ２０４０とは異なる１つ以上の長距離カプラを有し得る。例えば、カプラ１２４０又は１５３０が、長距離カプラ２０４０に加えて、又はその代わりに用いられ得る。
図２１Ａは、本システム、方法、及び装置による量子プロセッサ中の例示的な量子ビット２１００ａの概略図を示す。例示的な量子ビット２１００ａは、量子プロセッサのトポロジの基礎を形成し得る。例示的な量子ビット２１００ａは、隣接量子ビット及び同じセル中の量子ビットに通信結合する１つ以上の結合装置、並びに量子プロセッサの他の領域中の量子ビットに通信結合する１つ以上の長距離カプラを有する。
例示的な量子ビット２１００ａは、図２１Ａにおいて細長の矩形状の超伝導ループを有するとして図示されている。しかしながら、これは限定ではなく、長円形又はディスコレクタンギュラーなどの、しかしこれらに限定されない他の形態も可能である。いくつかの実施態様では、矩形ループは、量子ビットのセグメントを表し得る。各量子ビット２１００ａには、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的な量子ビット２１００ａは、例示的な量子ビット２１００ａと非隣接セル中の量子ビットとの間の同調可能な通信結合を提供する２つの長距離カプラ２１０１ａ及び２１０１ｂ（総称して、２１０１）を有する。図２１Ａでは、長距離カプラ２１０１は、例示的な量子ビット２１００ａの長さの途中から略対称的に載置されるとして図示されている。しかしながら、これは限定ではなく、他の実施態様では、長距離カプラ２１０１は、例示的な量子ビット２１００ａの長さ上の他の領域に載置され得る。
いくつかの実施態様では、例示的な量子ビット２１００ａは、より多い又はより少ない数の長距離カプラ２１０１を有し得る。いくつかの実施態様では、長距離カプラ２１０１は、例示的な量子ビット２１００ａと非隣接セル中の量子ビットとの間の同調可能な通信結合を提供する。
カプラ２１０２ａ～２１０２ｎなどのカプラ（総称して、２１０２）は、量子ビット２１００ａと、同じセル中の量子ビット又は隣接セル中の量子ビットとの間の同調可能な通信結合を提供する。
例示的な量子ビット２１００ａは、図２１Ａにおいて１４個のカプラ２１０２を有するとして図示されている。しかしながら、これは限定ではなく、他の実施態様では、例示的な量子ビット２１００ａは、より多い又はより少ない数のカプラを有し得る。図２１Ａを参照すると、カプラ２１０２ｄ、２１０２ｇ、２１０２ｉ、２１０２ｋ、及び２１０２ｍは、量子ビット２１００ａと非隣接量子ビットとの間の同調可能な通信結合を提供し得る。図２１Ａを参照すると、カプラ２１０２ａ～２１０２ｃ、２１０２ｅ、２１０２ｆ、２１０２ｊ、及び２１０２ｌ～２１０２ｎは、量子ビット２１００ａと隣接量子ビットとの間の同調可能な通信結合を提供する。
図２１００Ｂは、本システム、方法、及び装置による量子プロセッサ中の例示的な量子ビット２１００ａの群２１００ｂの概略図を示す。群２１００ｂは、第１の量子ビット２１００ａ－１及び第２の量子ビット２１００ａ－２から構成され、各量子ビットは、図２１Ａの例示的な量子ビット２１００ａと実質的に同様である。
群２１００ｂ中の量子ビットは、図２１Ｂのページの面内で互いに実質的に平行となるように互いに対して位置し、一方の量子ビット（例えば、２１００ａ－２）は、他方の量子ビット（例えば、２１００ａ－１）に対して回転されている。いくつかの実施態様では、量子ビット２１００ａ－２は、量子ビット２１００ａ－１に対して１８０度回転されている。
群２１００ｂは、図２１Ｂにおいて、２つの量子ビット２１００ａ－１及び２１００ａ－２を有するとして図示されている。しかしながら、これは限定ではなく、群２１００ｂは、より多い数の量子ビットを有し得る。
少なくとも１つのカプラ２１０２は、量子ビット２１００ａ－１と量子ビット２１００ａ－２との間の同調可能な通信結合を提供する。図２１Ｂでは、カプラ２１０２ｈが、量子ビット２１００ａ－１及び２１００ａ－２を通信結合する。他の実施態様では、カプラ２１０２のうちの別の１つ（例えば、カプラ２１０２ｆ）が、量子ビット２１００ａ－１及び２１００ａ－２を通信結合し得る。
図２１Ｃは、本システム、方法、及び装置による量子プロセッサの例示的なセル２１００ｃの概略図を示す。例示的なセル２１００ｃは、図２１Ｃにおいて、２つの群の量子ビット２１００ｂ－１及び２１００ｂ－２を有するとして図示されている。しかしながら、いくつかの実施態様では、例示的なセル２１００ｃは、より多い数の量子ビット群を有し得る。例示的なセル２１００ｃは、Ｌ字形状を形成するようにタイル状に配置された２つの量子ビットの２つの群を有し、一方の量子ビット群（例えば、垂直にタイル状に配置された群）は、他方の量子ビット群（例えば、水平にタイル状に配置された群）に対して回動されている。
群２１００ｂ－１及び２１００ｂ－２は、これらが実質的に非平行になる（例えば、これらが開先角度を形成するか、又は９０度で交わる）ように、図２１Ｃのページの面内に位置する。いくつかの実施態様では、図２１Ｃのページの内側を向いた領域群が図２１Ｃのページの外側を向くように、一方の量子ビット群（例えば、群２１００ｂ－２）は、カプラ２１０２ｈ－２の中点で対称軸に従って回転される。
カプラ２１０２の少なくとも１つ（例えば、２１０２ｊ）は、量子ビット対間の同調可能な通信結合を提供し、対の一方の量子ビットは、ある群（例えば、群２１００ｂ－１）から選択され、他方の量子ビットは、異なる群（例えば、群２１００ｂ－２）中の量子ビットから選択される。
例示的なセル２１００ｃは、量子プロセッサのトポロジの基礎を形成してもよく、セルは、区域の表面にわたってタイル状に配置されている。
図２２は、本システム、方法、及び装置による量子プロセッサの例示的なトポロジ２２００の概略図を示す。例示的なトポロジ２２００は、２つの異なるカプラを用いて、非隣接セル中の量子ビット間の通信結合を提供する。カプラの一部は、中央セルの領域にわたって方向を変化させる長距離カプラであってもよく、それによって量子プロセッサ中に存在し得る追加の電子部品の空間を与える。例示的なトポロジ２２００は、５つのセル２２０１～２２０５を有する。しかしながら、これは限定ではなく、他の実施態様では、例示的なトポロジ２２００は、より多い又はより少ない数のカプラを有し得る。
例示的なトポロジ２２００において、中央セル２２０３は、図２２のページの面内の上方のセル２２０１及び下方のセル２２０５、並びに図２２のページの面内の左側のセル２２０２及び右側のセル２２０４を有する。
例示的なトポロジ２２００中の各セルは、第１の組の量子ビット２２１０及び第２の組の量子ビット２２２０を有する。各組は、４つの量子ビットを有するとして図示されているが、これは限定ではない。他の実施態様では、セル中の各組の量子ビットは、より多い又はより少ない数の量子ビットを有してもよい。いくつかの実施態様では、１つの組（例えば、組２２１０）内の量子ビットの数は、別の組（例えば、組２２２０）内の量子ビットの数に等しくない。いくつかの実施態様では、例示的なトポロジ２２００中のセルは、３組以上の量子ビットを有してもよい。
例示的なセル２２００中の量子ビットは、矩形状の超伝導ループを有するとして示されている。しかしながら、これは限定ではない。他の実施態様では、例示的なトポロジ２２００中の量子ビットは、ディスコレクタンギュラー又は長円形などの、しかしこれらに限定されない他の形態を有してもよい。いくつかの実施態様では、矩形ループは、量子ビットのセグメントを表し得る。第１の組２２１０及び第２の組２２２０中の各量子ビットには、少なくとも１つのそれぞれのジョセフソン接合によって介挿され得る（図示せず）。
例示的なトポロジ２２００中のセル中の第１の組の量子ビット２２１０の量子ビットは、互いに実質的に平行であり、図２２のページの面内で概して水平にレイアウトされ得、本明細書及び添付特許請求の範囲において水平量子ビットと称され得る。例示的なトポロジ２２００中のセル中の第２の組の量子ビット２２２０の量子ビットは、互いに実質的に平行であり、図２２のページの面内で概して垂直にレイアウトされ得、本明細書及び添付特許請求の範囲において垂直量子ビットと称され得る。量子ビット２２１０は、量子ビット２２２０に実質的に非平行である（例えば、開先角度を有するか、又は９０度で交わる）。
第１又は水平の組２２１０中の量子ビット及び第２又は垂直の組２２２０中の量子ビットは、図２２では１つの長手方向又は長軸（図示せず）を有するとして図示されているが、これは限定ではなく、他の実施態様では、第１又は水平の組２２１０の量子ビット及び／又は第２又は垂直の組２２２０の量子ビットは、２つ以上の長手方向又は長軸を有し得る。
カプラ２２５０などのカプラ（図２２では１つのみがコールアウトされている）は、それぞれの量子ビット対間のペアワイズ通信結合を提供し得、対の一方の量子ビットは、セル（例えば、例示的なトポロジ２２００中のセル２２０２）中の第１の組の量子ビット２２１０又は第２の組の量子ビット２２２０のうちの１つから選択され、対の他方の量子ビットは、同じセル中の第２の組の量子ビット２２２０の量子ビット又は第１の組の量子ビット２２１０の量子ビットのうちの異なるものからそれぞれ選択される。
カプラ２２５０は、同じセル内の第１の組の量子ビット２２１０と第２の組の量子ビット２２２０の間の同調可能な通信結合を提供し得る。カプラは、第１の組の量子ビット２２１０が第２の組の量子ビット２２２０と交わる近接した領域に位置する。いくつかの実施態様では、カプラ２２５０は、第１の組の量子ビット２２１０が第２の組の量子ビット２２２０と交わるそれぞれの領域からある程度の距離に位置する。
中央セル２２０３は、中央セル２２０３中の量子ビットと非隣接セル中の量子ビットとの間の同調可能な通信結合を提供する１６個の長距離カプラ２２３０ａ～２２３０ｐ（総称して、２２３０）を有する。例えば、長距離カプラ２２３０ｐは、中央セル２２０３中の第１又は水平の組の量子ビット２２１０の第４の量子ビットと、図２２のページの面内のセル２２０４の右側のセル中の第１又は水平の組の量子ビット２２１０の第４の量子ビットとの間の同調可能な通信結合を提供する。代替的に、又は追加的に、長距離カプラ２２３０ｐは、図２２のページの面内でセル２２０４の右側の非隣接の例示的なトポロジ２２００中の中央セルに通信結合してもよい。
図２２では中央セル中の各量子ビットは２つの長距離カプラ２２３０を有するとして図示されているが、これは限定ではない。他の実施態様では、中央セル２２０３がより多い又はより少ない数の長距離カプラを有し得るように、中央セル２２０３中の量子ビットは、より多い又はより少ない数の長距離カプラ２２３０を有してもよい。代替的に又は加えて、各量子ビットは、長距離カプラ２２３０とは異なる１つ以上の長距離カプラを有し得る。例えば、カプラ１２４０又は１５３０が、長距離カプラ２２３０に加えて、又はその代わりに用いられ得る。
セル２２０１、２２０２、２２０４、及び２２０５中の量子ビットは、非隣接セル中の水平量子ビット及び垂直量子ビットの対間の同調可能な通信結合を提供する、カプラ２２４０ａ～２２４０ｐ（総称して、２２４０）などのカプラを有する。例えば、長距離カプラ２２４０ｃは、セル２２０１中の第２又は垂直の組の量子ビット２２２０の第１の量子ビットと、図２２のページの面内のセル２２０２の右側のセル中の第１又は水平の組の量子ビットの第３の量子ビットとの間の同調可能な通信結合を提供する。
図２２のセル２２０１を参照すると、２つのカプラ２２４０は、垂直量子ビット２２２０をセル２２０２の左側のセル中の水平量子ビットに通信結合し、２つのカプラ２２４０は、垂直量子ビット２２２０を図２２のページの面内でセル２２０４の右側のセル中の水平量子ビットに通信結合する。したがって、セル２２０１中のカプラ２２４０のうちの１つ以上は、セル２２０４の右側に向かって屈曲するか、又はカプラ２２４０のうちの１つ以上は、セル２２０２の左側に向かって屈曲する。
図２２のセル２２０２を参照すると、２つのカプラ２２４０は、水平量子ビット２２１０をセル２２０５の下方のセル中の垂直量子ビットに通信結合し、２つのカプラ２２４０は、水平量子ビット２２１０を図２２のページの面内でセル２２０１の上方のセル中の垂直量子ビットに通信結合する。したがって、セル２２０２中のカプラ２２４０のうちの１つ以上は、セル２２０１の頂部に向かって屈曲するか、若しくは曲げられ、かつ／又はカプラ２２４０のうちの１つ以上は、セル２２０５の底部に向かって屈曲するか、若しくは曲げられる。
図２２のセル２２０４を参照すると、２つのカプラ２２４０は、水平量子ビット２２１０をセル２２０５の下方のセル中の垂直量子ビットに通信結合し、２つのカプラ２２４０は、水平量子ビット２２１０を図２２のページの面内でセル２２０１の上方のセル中の垂直量子ビットに通信結合する。したがって、セル２２０４中のカプラ２２４０のうちの１つ以上は、セル２２０１の頂部に向かって屈曲するか、若しくは曲げられ、かつ／又はカプラ２２４０のうちの１つ以上は、セル２２０５の底部に向かって屈曲するか、若しくは曲げられる。
図２２のセル２２０５を参照すると、２つのカプラ２２４０は、垂直量子ビット２２２０をセル２２０２の左側のセル中の水平量子ビットに通信結合し、２つのカプラ２２４０は、垂直量子ビット２２２０を図２２のページの面内でセル２２０４の右側のセル中の水平量子ビットに通信結合する。したがって、セル２２０５中のカプラ２２４０のうちの１つ以上は、セル２２４０の右側に向かって屈曲するか、若しくは曲げられ、かつ／又はカプラ２２４０のうちの１つ以上は、セル２２０２の左側に向かって屈曲するか、若しくは曲げられる。
いくつかの実施態様では、いくつかのセルは、より多い又はより少ない数のカプラ２２４０を有し得る。いくつかの実施態様では、カプラ２２４０は、斜めに隣接するセル中の量子ビットを通信結合する。代替的に又は加えて、各量子ビットは、カプラ２２４０とは異なる１つ以上のカプラを有し得る。例えば、カプラ１２４０又は１５３０が、カプラ２２４０に加えて、又はその代わりに用いられ得る。
カプラ２２４０は、例示的なトポロジ２２００中の他の量子ビット又は他の電子部品の上又は下で交差し得、それらから実質的に電気的に分離されている。例えば、長距離カプラ２２４０ｌがセル２２０５からの非隣接量子ビットを図２２のページの面内でセル２２０４の右側のセルに通信結合するとき、カプラ２２４０ｌは、いずれの他の量子ビットにも通信結合せず、例示的なトポロジ２２００の他の電子部品の通常動作に干渉することもない。
図２３Ａは、本システム、方法、及び装置による量子プロセッサの例示的なセル２３００ａの概略図である。例示的なセル２３００ａは、４種類のカプラ及びシフトされた量子ビットを含む。例示的なセル２３００ａにおいて、量子ビットのうちのいくつかの一部分が隣接セル中の別の量子ビットの少なくとも一部分と交差し得るように、量子ビットのうちの少なくともいくつかの物理的位置は、他の量子ビットのうちのいくつかに関してシフトされる。
例示的なセル２３００ａは、キメラトポロジ中のＫ４，４セルよりも大きな接続性を有し、キメラトポロジの説明は、米国特許第９，１７０，２７８号に見出すことができる。したがって、例示的なセル２３００ａは、より大きな問題を解決するために、及び限られた接続性を克服するための埋め込み技法－したがってより多くのソフトウェアリソース－を用いる必要性を低減するために好適であり得る。
一実施態様では、例示的なセル２３００ａは、最大１６個、又は例示的なセル２３００ａが量子プロセッサの縁部に位置する場合は１５個、の接続性を有してもよいが、より少ない数の接続も可能である。
一実施態様では、例示的なセル２３００ａは、第１の組の量子ビット中の１２個の量子ビット２３０２ａ～２３０２ｌ（総称して、２３０２）及び第２の組の量子ビット中の１２個の量子ビット２３０４ａ～２３０４ｌ（総称して、２３０４）を含むが、他の実施態様では、各組中の量子ビットの数は、１２より低くても若しくは高くてもよく、又は一方の組（例えば、第１の組）中の量子ビットの数は、他方の組（例えば、第２の組）中の量子ビットの数とは異なってもよい。第１の組の量子ビット２３０２は、互いに実質的に平行なループを有し、第２の組の量子ビット２３０４は、互いに実質的に平行なループを有する。第１の組の量子ビット中の量子ビット２３０２は、第２の組の量子ビットの量子ビット２３０４に非平行（例えば、直交）である。一般性を喪失することなしに、かつ本明細書及び添付特許請求の範囲において、第１の組の量子ビット中の量子ビット２３０２は、垂直量子ビット２３０２として称され得、第２の組の量子ビット中の量子ビット２３０４は、水平量子ビット２３０４と称され得る。
垂直量子ビット２３０２のうちの少なくとも１つは、他の垂直量子ビットに対して長手方向にシフトされ、水平量子ビット２３０４のうちの少なくとも１つは、他の水平量子ビットに対してシフトされる。したがって、垂直量子ビット２３０２のうちの少なくとも１つの一部分及び水平量子ビット２３０４のうちの少なくとも１つの一部分は、隣接セル内に延び、それぞれ隣接セル中の少なくとも１つの水平又は垂直量子ビットの一部分と交差する。図２３Ａでは、量子ビット２３０２ａ～２３０２ｄは、他の量子ビット２３０２に対して長手方向にシフトされ、同様に量子ビット２３０４ａ～２３０４ｄは、他の量子ビット２３０４に対して長手方向にシフトされている。
どの量子ビットが他の量子ビットに対して長手方向にシフトされているかの記述は、恣意的であり得、相対的な意味で使用されている。第１の量子ビットが第２の量子ビットに対してシフトされているとき、第２の量子ビットが第２の量子ビットに対してシフトされているとみなされ得ることが理解される。同様に、第１の群の量子ビットは、同じ組の量子ビット内の第２の群の量子ビットに対してシフトされていてもよい。
各量子ビットが他の量子ビットに対してシフトされる量は、他の量子ビットとの通信結合に影響を与え、したがって量子プロセッサのトポロジに影響を与え得る。図２３Ａでは、一群の量子ビット（例えば、量子ビット２３０２ａ～２３０２ｄ）は、同じ量（これらの全長の約５０％）だけシフトされているが、他の実施態様では、シフトの量及び同じ量だけシフトされる量子ビットの数は、様々であり得る。代替的に、又は追加的に、１つ以上の量子ビットは、同じセル内の別の１つ以上の量子ビットとは異なる量だけシフトされてもよい（例えば、量子ビット２３０２ａ～２３０２ｄは、それらの長さの５０％だけシフトされ、量子ビット２３０２ｅ～２３０２ｈは、例示的なセル２３００ａ中のそれらの長さの５０％超だけシフトされている）。
各量子ビットは、超伝導材料のループであってもよく、少なくとも１つのそれぞれの各ジョセフソン接合（図示せず）によって介挿されてもよい。
例示的なセル２３００ａは、直交量子ビット対間の同調可能な通信結合を提供する、１２×１２個のカプラ２３０６のグリッド（図２３００ａでは１つのみがコールアウトされている）を有する。例えば、垂直量子ビット２３０２ｄは、カプラ２３０６のうちの１つを介して水平量子ビット２３０４ａに通信結合される。一実施態様では、例示的なセル２３００ａ中の各量子ビットは、きっかり１０個のカプラ２３０６を介して直交量子ビットに通信結合される。例示的なセル２３００ａが量子プロセッサの縁部のうちの１つに位置する場合、量子ビット当たりのカプラ２３０６の数は、より少なくてもよい。
いくつかの水平量子ビット及びいくつかの垂直量子ビットが例示的なセル２３００ａ中でシフトされていることを考えると、カプラ２３０６のうちのいくつかは、図２３Ｂにおいてより良好に図示されるように、同じセル中にない直交量子ビット対を通信結合してもよい。
例示的なセル２３００ａは、１２個のカプラ２３０８（乱雑さを低減するために、図２３Ａでは１つのみがコールアウトされている）を有し、６個は、例示的なセル２３００ａの右縁部に、６個は、セル２３００ａの頂縁部に整列されている。カプラ２３０８は、例示的なセル２３００ａ内の２つの隣接する水平量子ビット（例えば、水平量子ビット２３０４ｋ及び２３０４ｊ）又は２つの隣接する垂直量子ビット（例えば、垂直量子ビット２３０２ａ及び２３０２ｂ）間の同調可能な通信結合を提供する。例示的なセル２３００ａの一実施態様では、１量子ビット当たりきっかり１つのカプラ２３０８が存在するが、他の実施態様では、１量子ビット当たりのカプラ２３０８の数は、１超であってもよい。
例示的なセル２３００ａは、垂直隣接セル中の垂直整列量子ビット対間の同調可能な直接通信結合を提供する６個と、水平隣接セル中の水平整列量子ビット対間の同調可能な直接通信結合を提供する６個との、１２個のカプラ２３１０（図２３Ａでは１つのみがコールアウトされている）を含む。量子プロセッサの縁部にない各垂直量子ビット２３０２が、垂直隣接セル中の２つの垂直量子ビット（すなわち、図２３Ａのページの面に対して１つが上方、１つが下方）に通信結合され、量子プロセッサの縁部にない各水平量子ビット２３０４が、水平隣接セル中の２つの水平量子ビット（すなわち、図２３Ａのページの面に対して１つが右側、１つが左側）に通信結合されるように、例示的なセル２３００ａは、１量子ビット当たりきっかり１つのカプラ２３１０を含む。例示的なセル２３００ａが量子プロセッサの縁部のうちの１つに位置する場合、量子ビットのうちのいくつかは、カプラ２３１０を介して、ただ１つの他の量子ビットに結合されてもよい。
例示的なセル２３００ａは、最大１２個の長距離カプラ２３１２を含み得、６つの長距離カプラ２３１２は、水平隣接セル中の２つの非隣接垂直量子ビット２３０２間の同調可能な直接通信結合を提供し、垂直隣接セル中の２つの非隣接水平量子ビット２３０４間の同調可能な直接通信結合を提供する６つの長距離カプラ２３１２。いくつかの実施態様では、例示的なセル２３００ａは、長距離カプラ２３１２を有しなくてもよく、又は１２個未満の長距離カプラ２３１２を有してもよい。
例示的なセル２３００ａが１２個未満の水平量子ビット及び１２個の垂直量子ビットを有する代替的な実施態様では、カプラ２３０６、２３０８、２３１０、及び２３１２の数は、それに応じて低減される。例えば、例示的なセル２３００ａの一実施態様が６つの水平量子ビット及び６つの垂直量子ビットを含む場合、例示的なセル２３００ａは、６×６個のカプラ２３０６のグリッド、６つのカプラ２３０８（例示的なセル２３００ａの頂縁部の３つ、及び例示的なセル２３００ａの右縁部の３つ）、６つのカプラ２３１０、並びに多くとも６つの長距離カプラ２３１２（例えば、水平３つ及び垂直３つ）を含み得る。
同様に、例示的なセル２３００ａが１３個以上の水平量子ビット及び１２個の量子ビットを有する代替的な実施態様では、カプラ２３０６、２３０８、２３１０、及び２３１２の数は、それに応じて増大される。例えば、例示的なセル２３００ａの一実施態様が２４個の水平量子ビット及び２４個の垂直量子ビットを含む場合、例示的なセル２３００ａは、２４×２４個のカプラ２３０６のグリッド、２４個のカプラ２３０８（例示的なセル２３００ａの頂縁部に１２個、及び例示的なセル２３００ａの右縁部に１２個）、２４個のカプラ２３１０、並びに多くとも２４個の長距離カプラ２３１２（例えば、水平１２個及び垂直１２個）を含み得る。
図２３Ｂは、図２３Ａの例示的なセル２３００ａのグリッドを含む例示的なトポロジ２３００ｂの一部分の概略図である（図２３では１つのみがコールアウトされている）。図２３Ｂに示す実施態様において、例示的なトポロジ２３００ｂは、３×３個の例示的なセル２３００ａのグリッドを含むが（破線は、セルの適切な輪郭を示す。いくつかの水平量子ビット及びいくつかの垂直量子ビットはシフトされ、したがって隣接セル内へと延び得るので、破線は、図示目的のみのためのものである）、セルの異なる配置も可能である。
トポロジ２３００ｂにおいて、プロセッサの底部又は左縁部にないセル中のカプラ２３０６（乱雑さを低減するために、図２３Ｂでは１つのみがコールアウトされている）は、２つの異なるセルからの１つの水平量子ビット及び１つの垂直量子ビットを同調可能に通信結合するために使用され、それによってトポロジ２３００ｂを有する量子トポロジの全体的接続性を増大させる。
量子プロセッサを使用して計算問題を解くための多くの技法は、問題の表現を量子プロセッサ自体に直接マッピングするための方法を見つけることを含む。ハードウェアプロセッサの概して固定的なトポロジ及び／又は固定的な接続性を考えると、いくつかのクラスの問題は、埋め込み技法から利益を得ることができる。埋め込み技法の例は、米国特許第７，９８４，０１２号、米国特許第８，２４４，６６２号、及び米国特許公開第２０１４／０２５０２８８号に記載されている。固定的なトポロジの一例は、キメラトポロジである。キメラトポロジを含む量子プロセッサトポロジの例は、国際公開第２００６０６６４１５号、米国特許第９，１７０，２７８号、及び米国特許第９，１７８，１５４号により詳細に記載されている。
クリーク（clique）埋め込みは、ハードウェアプロセッサの構造を表すグラフ中にクリークを埋め込むこととして定義することができる。キメラグラフ中のクリーク埋め込みを発見するための方法及びアルゴリズムが存在する。クリーク埋め込みを発見するための方法又はアルゴリズムの例は、キメラグラフは、Ｂｏｏｔｈｂｙら（ｈｔｔｐ：／／ａｒｘｉｖ．ｏｒｇ／ａｂｓ／１５０７．０４７７４／）に記載されている。論理的又は仮想的カプラで接合された論理的又は仮想的な「サブ量子ビット」を構築し、既存のアルゴリズムを実行するキメラ状グラフを生成することによって、既存のアルゴリズムを用いて本明細書に記載のクリーク埋め込みトポロジグラフを構築することが可能である。任意の好適な方法又はアルゴリズムを使用することによってクリーク埋め込みをキメラグラフ中に見出し得ること、並びに本明細書及び添付特許請求の範囲が特定の方法又はアルゴリズムに限定されないことが、理解されるであろう。
本明細書に記載のトポロジ、例えば、トポロジ８００ｂ、９００ｂ、１０００、若しくは１１００、又はここに記載の他のトポロジでは、デジタルプロセッサ又は古典的プロセッサは、全ての水平に整列した量子ビットが「水平整列群」に群化され、全ての垂直に整列した量子ビットが「垂直整列群」に群化されるように、量子プロセッサトポロジを仕切り得る。対の一方のメンバーが「水平整列群」から選択され、他方のメンバーが「垂直整列群」から選択される各量子ビット対は、「垂直整列群」中の全ての量子ビットが「水平整列群」中の全ての量子ビットに通信結合されるか、又は「垂直整列群」中のどの量子ビットも「水平整列群」中のどの量子ビットにも通信結合されないか、のいずれかであるという特性を有する。
当業者は、量子プロセッサトポロジが３組以上の量子ビット（例えば、水平量子ビット、垂直量子ビット、及び斜め配向量子ビット）を含むとき、デジタルプロセッサは量子プロセッサトポロジを３つ以上の組に仕切り得ることを理解するであろう。同様に、デジタルプロセッサは、２つ以上の長手方向又は長軸を有する量子ビットを説明することになる。
次いで、デジタルプロセッサは、「水平整列群」中の各量子ビット及び「垂直整列群」中の各量子ビットを「水平整列サブ量子ビット群」及び「垂直整列サブ量子ビット群」に仕切ることができる。「水平整列サブ量子ビット群」中の各サブ量子ビットは、きっかり１つの「垂直整列サブ量子ビット群」中の全てのサブ量子ビットに通信結合される。同様に、「垂直整列サブ量子ビット群」中の各サブ量子ビットは、きっかり１つの「水平整列サブ量子ビット群」中の全てのサブ量子ビットに通信結合される。いくつかのサブ量子ビットは、それらがプロセッサの境界上にある場合又は無効化されている場合、直交する量子ビットに通信結合されない場合がある。
次いで、デジタルプロセッサは、物理的に隣接する量子ビットが仮想又は架空のカプラによって通信結合されて、非キメラトポロジ上にキメラグラフを構築するように、サブ量子ビット間の仮想又は架空のカプラを追加し得る。次いで、デジタルプロセッサは、構築されたキメラグラフ上で任意の好適な埋め込み方法又はアルゴリズムを実行してクリーク埋め込みを見出し得る。
上に記載の様々な実施形態は、更なる実施形態を提供するように組み合わせることができる。２０１６年６月７日に出願された米国出願第６２／３４６，９１７号及び２０１６年９月２８日に出願された米国出願第６２／４００，９９０号を含むがこれらに限定されない、本明細書で言及され、かつ／又は出願データシートに列記されている、Ｄ－Ｗａｖｅ Ｓｙｓｔｅｍｓ Ｉｎｃ．を共通譲受人とする米国特許、米国特許出願公開、米国特許出願の全ては、本明細書に記載の具体的な教示及び定義に矛盾しない限り、その全体が参照により本明細書に組み込まれる。実施形態の態様を、必要であれば、様々な特許、出願及び刊行物のシステム、回路、及び概念を利用して変更することによって、更に他の実施形態を提供することが可能である。
これら及び他の変更を、上記の詳細な説明に照らして、実施形態に対して行うことができる。一般に、以下の請求項において、使用される用語は、本明細書及び請求項で開示された特定の実施形態に、請求項を限定するものと捉えるべきではなく、かかる請求項に与えられる均等の全範囲を併せた可能なあらゆる実施形態を含むものと捉えるべきである。したがって、請求項は、本開示によって限定されない。

Claims (6)

  1. 量子プロセッサであって、
    各セルが少なくとも１つの他のセルと隣接して近接して位置するように、ある区域にわたってタイル状に配置された複数のセルを備え、各セルは、
    第１の組の量子ビットであって、前記第１の組の量子ビットの量子ビットは、互いに平行である、第１の組の量子ビットと、
    第２の組の量子ビットであって、前記第２の組の量子ビットの量子ビットは、互いに平行であり、前記第１の組の量子ビット中の少なくとも１つの量子ビットの一部は、前記第２の組の量子ビット中の少なくとも１つの量子ビットの一部と交差し、前記第１の組の量子ビット中の少なくとも１つの量子ビットの一部は、隣接セル中の前記第２の組の量子ビット中の少なくとも１つの前記量子ビットの一部と交差する、第２の組の量子ビットと、
    第１の組のセル間カプラであって、前記セル間カプラの各々は、前記第１の組の量子ビット中の前記量子ビットの各々の第１の端部、及び前記第２の組の量子ビット中の前記量子ビットの各々の第１の端部に近接して位置し、前記セル間カプラの各々は、前記第１の組の量子ビット中の前記量子ビットのうちの１つと隣接セル中の前記第１の組の量子ビット中の前記量子ビットのうちの１つとの間で、又は前記第２の組の量子ビット中の量子ビットのうちの１つと隣接セル中の前記第２の組の量子ビット中の量子ビットのうちの１つとの間で、同調可能な通信結合を提供する、第１の組のセル間カプラと、
    第１の組のセル内カプラであって、前記第１の組のセル内カプラ中の前記セル内カプラの各々は、前記第１の組の量子ビット中の前記量子ビットの１つが前記第２の組の量子ビット中の前記量子ビットのうちの１つと交差する領域に隣接して位置し、前記第１の組の量子ビット中の前記量子ビットのうちの１つと前記第２の組の量子ビット中の前記量子ビットのうちの１つとの間で同調可能な通信結合を提供する、第１の組のセル内カプラと、
    第２の組のセル内カプラであって、前記第２の組のセル内カプラ中の前記セル内カプラの各々は、前記第１の組の量子ビット中の１つの量子ビット、前記第１の組の量子ビット中の別の１つとの間で、又は前記第２の組の量子ビット中の前記量子ビットのうちの１つと前記第２の組の量子ビット中の前記量子ビットのうちの別の１つとの間で、同調可能な通信結合を提供する、第２の組のセル内カプラと、
    を備える、量子プロセッサ。
  2. 各セルは、第２の組のセル間カプラを更に含み、前記第２の組のセル間カプラ中の前記セル間カプラの各々は、前記第１の組の量子ビット中の前記量子ビットのうちの１つと隣接セル中の前記第１の組の量子ビット中の前記量子ビットのうちの１つとの間の同調可能な通信結合を提供し、前記隣接セルは、前記セルに対して第１の方向に沿って位置し、前記第１の方向は、前記第１の組の量子ビットの長手方向軸に非平行であるか、又は前記第２の組の量子ビット中の前記量子ビットのうちの１つと隣接セル中の前記第２の組の量子ビット中の前記量子ビットのうちの１つとの間にあり、前記隣接セルは、前記セルに対して第２の方向に沿って位置し、前記第２の方向は、前記第２の組の量子ビットの長手方向軸に非平行である、請求項１に記載の量子プロセッサ。
  3. 前記第１及び前記第２の組の量子ビット中の量子ビットの各々は、少なくとも１つのジョセフソン接合によって介挿された超伝導材料のループから構成される、請求項１に記載の量子プロセッサ。
  4. 前記第１の組の量子ビット中の前記量子ビットの各々の長手方向軸は、第３の方向に平行であり、前記第２の組の量子ビット中の各量子ビットの長手方向軸は、第４の方向に平行である、請求項１に記載の量子プロセッサ。
  5. 前記第３の方向は、前記第４の方向に直交する、請求項４に記載の量子プロセッサ。
  6. 各セルは、前記第１の組の量子ビット中に１２個の量子ビットを含み、前記第２の組の量子ビット中に１２個の量子ビットを含む、請求項１に記載の量子プロセッサ。
JP2018562963A 2016-06-07 2017-06-07 量子プロセッサトポロジ用のシステム及び方法 Active JP7002477B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662346917P 2016-06-07 2016-06-07
US62/346,917 2016-06-07
US201662400990P 2016-09-28 2016-09-28
US62/400,990 2016-09-28
PCT/US2017/036437 WO2017214331A1 (en) 2016-06-07 2017-06-07 Systems and methods for quantum processor topology

Publications (3)

Publication Number Publication Date
JP2019526096A JP2019526096A (ja) 2019-09-12
JP2019526096A5 JP2019526096A5 (ja) 2020-07-16
JP7002477B2 true JP7002477B2 (ja) 2022-01-20

Family

ID=60578111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018562963A Active JP7002477B2 (ja) 2016-06-07 2017-06-07 量子プロセッサトポロジ用のシステム及び方法

Country Status (6)

Country Link
US (1) US11507871B2 (ja)
EP (1) EP3465558A4 (ja)
JP (1) JP7002477B2 (ja)
KR (1) KR102393472B1 (ja)
CN (1) CN109964239B (ja)
WO (1) WO2017214331A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10599988B2 (en) 2016-03-02 2020-03-24 D-Wave Systems Inc. Systems and methods for analog processing of problem graphs having arbitrary size and/or connectivity
WO2019144118A1 (en) 2018-01-22 2019-07-25 D-Wave Systems Inc. Systems and methods for improving performance of an analog processor
US11100418B2 (en) 2018-02-28 2021-08-24 D-Wave Systems Inc. Error reduction and, or, correction in analog computing including quantum processor-based computing
US10707873B2 (en) * 2018-03-21 2020-07-07 University Of Southern California Superconducting magnetic field programmable gate array
EP4270260A3 (en) * 2018-05-09 2024-01-17 Tokyo University of Science Foundation Quantum computing system and use method for quantum computing system
US11568293B2 (en) 2018-07-18 2023-01-31 Accenture Global Solutions Limited Quantum formulation independent solver
CN112956129A (zh) 2018-08-31 2021-06-11 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出的操作系统和方法
US10592626B1 (en) 2018-10-09 2020-03-17 International Business Machines Corporation Visualizing or interacting with a quantum processor
US10720563B1 (en) * 2018-11-13 2020-07-21 Google Llc Quantum processor design to increase control footprint
US10997519B2 (en) * 2018-11-29 2021-05-04 International Business Machines Corporation Co-scheduling quantum computing jobs
JP2022517100A (ja) 2019-01-17 2022-03-04 ディー－ウェイブ システムズ インコーポレイテッド クラスタ収縮を使用するハイブリッドアルゴリズムのためのシステム及び方法
JP6675565B1 (ja) * 2019-02-21 2020-04-01 Ｍｄｒ株式会社 量子計算素子
US10997520B2 (en) * 2019-03-05 2021-05-04 International Business Machines Corporation Single-cycle operations using controllably mediated exchange-type interactions between qubits
US11567779B2 (en) 2019-03-13 2023-01-31 D-Wave Systems Inc. Systems and methods for simulation of dynamic systems
US11593695B2 (en) 2019-03-26 2023-02-28 D-Wave Systems Inc. Systems and methods for hybrid analog and digital processing of a computational problem using mean fields
US11514223B2 (en) 2019-11-04 2022-11-29 D-Wave Systems Inc. Systems and methods to extract qubit parameters
US11568296B2 (en) * 2019-12-11 2023-01-31 International Business Machines Corporation Highway jumper to enable long range connectivity for superconducting quantum computer chip
CN112418387A (zh) * 2020-11-18 2021-02-26 北京百度网讯科技有限公司 量子数据处理方法及设备
EP4334854A2 (en) * 2021-05-07 2024-03-13 KBR Wyle Services, LLC System and method using multilayer optical lattice qubit arrays for quantum computing
WO2023009609A1 (en) * 2021-07-30 2023-02-02 D-Wave Systems Inc. Systems and devices for quantum processor topology
WO2023131681A1 (en) * 2022-01-06 2023-07-13 University Of Copenhagen Tuneable qubit circuit employing twist couplers
KR20240050025A (ko) 2022-10-11 2024-04-18 주식회사 엘지유플러스 양자 어닐러에서 이진 변수를 큐비트에 매핑하는 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524026A (ja) 2008-03-24 2011-08-25 ディー−ウェイブ システムズ，インコーポレイテッド アナログ処理用のシステム、装置、および方法
US20140097405A1 (en) 2012-10-09 2014-04-10 D-Wave Systems Inc. Systems and devices for quantum processor architectures
US20150046681A1 (en) 2013-08-07 2015-02-12 D-Wave Systems Inc. Systems and devices for quantum processor architectures

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3343979A (en) 1965-10-22 1967-09-26 Jr Charles E Hamrin Method for depositing a tungsten-rhenium metal alloy on a substrate
US4280095A (en) 1979-03-22 1981-07-21 The United States Of America As Represented By The Secretary Of The Navy Extremely sensitive super conducting quantum interference device constructed as a double-helix array
US4496854A (en) 1982-03-29 1985-01-29 International Business Machines Corporation On-chip SQUID cascade
US4660061A (en) 1983-12-19 1987-04-21 Sperry Corporation Intermediate normal metal layers in superconducting circuitry
EP0257342B1 (de) 1986-08-13 1992-01-02 Siemens Aktiengesellschaft SQUID-Magnetometer für eine ein- oder mehrkanalige Vorrichtung zur Messung sehr schwacher Magnetfelder
JPH04129426A (ja) 1990-09-20 1992-04-30 Res Dev Corp Of Japan 超伝導デジタル・アナログ変換器
DE69218895T2 (de) 1991-12-02 1997-11-20 Sumitomo Electric Industries Supraleitende Mehrschichtenverschaltung aus supraleitendem oxidischen Material und Verfahren zu ihrer Herstellung
US6437413B1 (en) 1998-11-10 2002-08-20 The Board Of Trustees Of The Leland Standford Junior University Crystal lattice quantum computer
GB9925213D0 (en) 1999-10-25 1999-12-22 Univ Cambridge Tech Magnetic logic elements
US6627915B1 (en) 2000-08-11 2003-09-30 D-Wave Systems, Inc. Shaped Josephson junction qubits
WO2002027653A2 (en) 2000-09-26 2002-04-04 Robert Raussendorf Method for quantum computing
US6627916B2 (en) 2001-03-31 2003-09-30 D-Wave Systems, Inc. High sensitivity, directional DC-squid magnetometer
US6614047B2 (en) 2001-12-17 2003-09-02 D-Wave Systems, Inc. Finger squid qubit device
US20040016918A1 (en) 2001-12-18 2004-01-29 Amin Mohammad H. S. System and method for controlling superconducting qubits
US6670630B2 (en) 2002-03-16 2003-12-30 D-Wave Systems, Inc. Quantum phase-charge coupled device
US6900454B2 (en) 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
FR2839389B1 (fr) 2002-05-03 2005-08-05 Commissariat Energie Atomique Dispositif de bit quantique supraconducteur a jonctions josephson
US6885325B2 (en) 2002-05-24 2005-04-26 D-Wave Systems, Inc. Sub-flux quantum generator
US7018852B2 (en) * 2002-08-01 2006-03-28 D-Wave Systems, Inc. Methods for single qubit gate teleportation
EP1593089A4 (en) 2003-02-14 2009-11-25 Clearsight Systems Inc METHOD AND PROGRAMMABLE APPARATUS FOR QUANTUM CALCULATION
US6984846B2 (en) 2003-08-27 2006-01-10 International Business Machines Corporation Gradiometer-based flux qubit for quantum computing and method therefor
EP1665141A4 (en) 2003-09-05 2010-01-27 Dwave Sys Inc QUANTIC QUANTIC BITS WITH PHASE CHARGE
US7135701B2 (en) 2004-03-29 2006-11-14 D-Wave Systems Inc. Adiabatic quantum computation with superconducting qubits
US7109593B2 (en) 2004-07-30 2006-09-19 Microsoft Corporation Systems and methods for performing quantum computations
US7566896B2 (en) 2004-08-31 2009-07-28 Microsoft Corporation Lattice platforms for performing quantum computations
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7619437B2 (en) 2004-12-30 2009-11-17 D-Wave Systems, Inc. Coupling methods and architectures for information processing
US7639035B2 (en) 2005-04-26 2009-12-29 D-Wave Systems, Inc. Qubit state copying
US7898282B2 (en) 2005-04-26 2011-03-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US7930152B2 (en) 2006-07-14 2011-04-19 Colorado School Of Mines Method for signal and image processing with lattice gas processes
US7984012B2 (en) 2006-11-02 2011-07-19 D-Wave Systems Inc. Graph embedding techniques
DE602007009117D1 (de) 2006-11-13 2010-10-21 Research In Motion Ltd System, verfahren und mobilvorrichtung zur anzeige von funkmodusindikatoren
JP2010511293A (ja) 2006-12-01 2010-04-08 ディー−ウェイブ システムズ，インコーポレイテッド 量子コンピューティング用集積回路で使用するための超伝導遮蔽
US7876248B2 (en) 2006-12-05 2011-01-25 D-Wave Systems Inc. Systems, methods and apparatus for local programming of quantum processor elements
US8195596B2 (en) 2007-01-12 2012-06-05 D-Wave Systems Inc. Systems, devices, and methods for interconnected processor topology
US8441329B2 (en) 2007-01-18 2013-05-14 D-Wave Systems Inc. Input/output system and devices for use with superconducting devices
US7605600B2 (en) 2007-04-05 2009-10-20 D-Wave Systems Inc. Systems, methods and apparatus for anti-symmetric qubit-coupling
US7843209B2 (en) 2007-04-25 2010-11-30 D-Wave Systems Inc. Architecture for local programming of quantum processor elements using latching qubits
US7800395B2 (en) 2007-05-02 2010-09-21 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US8098179B2 (en) 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
CA2698132C (en) 2007-09-24 2016-09-06 D-Wave Systems Inc. Systems, methods, and apparatus for qubit state readout
US7880529B2 (en) 2007-09-25 2011-02-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US8159313B2 (en) 2007-10-22 2012-04-17 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
US8190548B2 (en) 2007-11-08 2012-05-29 D-Wave Systems Inc. Systems, devices, and methods for analog processing
US8102185B2 (en) 2008-01-28 2012-01-24 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
WO2009114805A2 (en) 2008-03-14 2009-09-17 D-Wave Systems Inc. System, devices and methods for coupling qubits
US9015215B2 (en) 2008-05-20 2015-04-21 D-Wave Systems, Inc. Systems, methods, and apparatus for calibrating, controlling, and operating a quantum processor
US8063657B2 (en) * 2008-06-13 2011-11-22 D-Wave Systems Inc. Systems and devices for quantum processor architectures
US8536566B2 (en) 2008-09-03 2013-09-17 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
US8738105B2 (en) * 2010-01-15 2014-05-27 D-Wave Systems Inc. Systems and methods for superconducting integrated circuts
CA2814865C (en) 2010-11-11 2019-02-19 D-Wave Systems Inc. Systems and methods for superconducting flux qubit readout
US8111083B1 (en) * 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor
EP3111379B1 (en) 2014-02-28 2020-06-24 Rigetti & Co., Inc. Housing qubit devices in an electromagnetic waveguide system
US9710758B2 (en) 2014-04-23 2017-07-18 D-Wave Systems Inc. Quantum processor with instance programmable qubit connectivity
KR102344884B1 (ko) * 2014-11-25 2021-12-29 삼성전자주식회사 멀티 큐빗 커플링 구조
US9524470B1 (en) * 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
ES2850151T3 (es) * 2015-06-29 2021-08-25 Parity Quantum Computing GmbH Dispositivo y procedimiento de procesamiento cuántico
US10572814B2 (en) * 2016-01-15 2020-02-25 Wisconsin Alumni Research Foundation System and method for quantum computation using symmetrical charge qubits
US10635989B2 (en) * 2016-03-09 2020-04-28 Socpra Sciences Et Génie S.E.C. Controlled-phase quantum logic gate
CA2968830C (en) * 2017-05-29 2024-04-02 Socpra Sciences Et Genie S.E.C. Quantum processor, and method of quantum processing
US11615336B2 (en) * 2020-03-02 2023-03-28 Massachusetts Institute Of Technology Cancellation of unwanted interactions in a superconducting quantum architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524026A (ja) 2008-03-24 2011-08-25 ディー−ウェイブ システムズ，インコーポレイテッド アナログ処理用のシステム、装置、および方法
US20140097405A1 (en) 2012-10-09 2014-04-10 D-Wave Systems Inc. Systems and devices for quantum processor architectures
US20150046681A1 (en) 2013-08-07 2015-02-12 D-Wave Systems Inc. Systems and devices for quantum processor architectures

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
西森 秀稔，量子アニーリングとＤ-Ｗａｖｅ，情報処理，日本，一般社団法人情報処理学会，2014年06月15日，Vol. 55, No. 7，pp.716-722

Also Published As

Publication number Publication date
EP3465558A1 (en) 2019-04-10
EP3465558A4 (en) 2020-03-11
CN109964239B (zh) 2023-08-25
KR102393472B1 (ko) 2022-05-03
US11507871B2 (en) 2022-11-22
JP2019526096A (ja) 2019-09-12
WO2017214331A1 (en) 2017-12-14
US20190220771A1 (en) 2019-07-18
KR20190007092A (ko) 2019-01-21
CN109964239A (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
JP7002477B2 (ja) 量子プロセッサトポロジ用のシステム及び方法
US9875444B2 (en) Systems and devices for quantum processor architectures
US9178154B2 (en) Quantum processor comprising a second set of inter-cell coupling devices where a respective pair of qubits in proximity adjacent unit cells crossed one another
US10891554B2 (en) Quantum processor with instance programmable qubit connectivity
TWI622002B (zh) 共平面波導管通量量子位元
JP2019041121A (ja) 超伝導デバイスにおける磁束制御
KR102174976B1 (ko) 동평면 도파관 플럭스 큐비트를 이용한 프로그램 가능한 범용 양자 어닐링
KR20070086702A (ko) 양자소자를 포함하는 아날로그 프로세서
TW517272B (en) Semiconductor integrated circuit with dummy patterns
Schiele et al. A gridless router for industrial design rules
JP7395215B2 (ja) 二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法
JP6675565B1 (ja) 量子計算素子
TWI803527B (zh) 包括通孔陣列的積體電路及其製造方法
JP7080927B2 (ja) 共面導波管の磁束量子ビット
JP2014186734A (ja) 集積回路のレイアウト内のネットのルーティング方法及びシステム
Datta et al. Mapping quantum circuits to 2-dimensional quantum architectures
Li et al. Field-Coupled Nanocomputing Placement and Routing With Genetic and A* Algorithms
WO2021126875A1 (en) Systems and methods for tuning capacitance of qubits
WO2023009609A1 (en) Systems and devices for quantum processor topology
KR20240019110A (ko) 퀀텀 컴퓨팅을 위한 다층 광학 격자 큐비트 어레이들을 이용한 시스템 및 방법
JP2020038976A (ja) 共面導波管の磁束量子ビットを有するプログラム可能な汎用量子アニーリング
Forrester et al. Topologically protected $\pi $-ring qubits
Datta et al. Mapping Quantum Circuits to 2-D Quantum Architectures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211227

R150 Certificate of patent or registration of utility model

Ref document number: 7002477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150