TWI622002B - 共平面波導管通量量子位元 - Google Patents

Abstract

一種量子位元裝置包含：一長形薄膜，其未被約瑟夫森接面中斷；一量子裝置，其與該長形薄膜之一近端電接觸；及一接地平面，其與該長形薄膜共平面且與該長形薄膜之一遠端電接觸，其中該薄膜、該量子裝置及該接地平面包括在一設計操作溫度下超導之一材料。

Description

共平面波導管通量量子位元

量子計算係一相對新穎的計算方法，其利用量子效應(諸如基本狀態之疊加及纏結)以比一經典數位電腦更有效率地執行特定計算。與以位元(例如，一「1」或「0」)之形式儲存並操縱資訊之一數位電腦相比，量子計算系統可使用量子位元操縱資訊。一量子位元可指代實現多個狀態(例如，「0」及「1」狀態兩者中之資料)之疊加的一量子裝置及/或多個狀態中之資料之疊加本身。根據習知術語，一「0」及「1」狀態之疊加在一量子系統中可表示為例如α │0＞ +β │0＞。一數位電腦之「0」及「1」狀態分別類似於一量子位元之│0＞及│1＞基本狀態。值│α │² 表示一量子位元在│0＞狀態中之概率，而值│β │² 表示一量子位元在│1＞基本狀態中之概率。

本發明係關於共平面波導管通量量子位元。一般而言，在一第一態樣中，本發明之標的可體現在一量子位元裝置中，該量子位元裝置包含：一長形薄膜，其未被約瑟夫森接面(Josephson junction)中斷；一量子裝置(例如，一超導量子干涉裝置(SQUID))，其與該長形薄膜之一近端電接觸；及一接地平面，其與該長形薄膜共平面且與該長形薄膜之一遠端電接觸，其中該薄膜、該量子裝置及該接地平面包括在一設計操作溫度下超導之一材料。 裝置之實施方案可視情況單獨地或組合地包含以下特徵之一或多者。例如，在一些實施方案中，該長形薄膜包含一第一側及一第二相對側，且該第一側及該第二側之各者藉由一各自間隙與該超導接地平面分離。各個間隙之一寬度沿該長形薄膜之長度可為恆定的。 在一些實施方案中，該長形薄膜、超導迴路及該接地平面之各者包含鋁或鈮。 在一些實施方案中，該量子裝置包含由至少一個約瑟夫森接面中斷之一超導迴路。該量子裝置可包含中斷該超導迴路之僅兩個約瑟夫森接面。 在一些實施方案中，該量子位元進一步包含一基板，其中該長形薄膜、該接地平面及該量子裝置在該基板之一表面上。該基板可包含藍寶石。 在一些實施方案中，該長形薄膜包含沿一第一方向延伸之一第一區段及沿一第二不同方向延伸之一第二區段。 一般而言，在另一態樣中，本申請案之標的可體現在一量子位元裝置中，該量子位元裝置包含：一長形薄膜，其未被約瑟夫森接面中斷且包含沿一第一方向延伸之一第一區段及沿一第二方向延伸之一第二區段；一量子裝置(例如，SQUID)，其在該第一區段與該第二區段之間之一位置處與該長形薄膜電接觸；及一接地平面，其與該長形薄膜共平面且與該長形薄膜電接觸，其中該薄膜、該量子裝置及該接地平面包含在一設計操作溫度下超導之一材料。 一般而言，在另一態樣中，本申請案之標的可體現在包含一量子位元裝置之一量子位元控制系統中，該量子位元裝置具有：(a)一長形薄膜，其未被約瑟夫森接面中斷；(b)一量子裝置(例如，一SQUID)，其與該長形薄膜之一近端電接觸；及(c)一接地平面，其與該長形薄膜共平面且與該長形薄膜之一遠端電接觸，其中該薄膜、該量子裝置及該接地平面包含在一設計操作溫度下超導之一材料。該量子位元控制系統進一步包含：一量子位元偏壓控制裝置，其鄰近於該長形薄膜使得該量子位元偏壓控制裝置在操作期間感應耦合至該長形薄膜；及一量子裝置偏壓控制裝置，其鄰近於該量子位元裝置之該量子裝置使得該量子裝置偏壓控制裝置在操作期間感應耦合至該量子裝置。 裝置之實施方案可視情況單獨地或組合地包含以下特徵之一或多者。例如，在一些實施方案中，該量子位元偏壓控制裝置與該長形超導薄膜電接觸。 在一些實施方案中，該量子位元偏壓控制裝置包含一分流器。該分流器可包含多個電感器。該分流器可包含：一中心薄膜跡線；及一外部薄膜跡線，其形成外接該中心薄膜跡線且與該長形薄膜電接觸之一開放迴路，其中該中心薄膜跡線之一端在沿開放迴路之複數個不同位置處與該外部薄膜跡線電接觸。 在一些實施方案中，該量子裝置偏壓控制裝置可包含：一內部薄膜迴路；及一外部薄膜迴路，其至少部分外接該內部薄膜迴路且與該量子裝置電接觸。 在一些實施方案中，該量子位元偏壓控制裝置與該長形薄膜具有介於約0.1 pH與0.2 pH之間之一互感。 在一些實施方案中，該量子裝置偏壓控制裝置與該量子裝置具有約0 pH之一互感。 一般而言，在另一態樣中，本發明之標的係關於一種包含多個共平面波導管通量量子位元裝置之量子處理器，各共平面波導管通量量子位元裝置具有：(a)一長形薄膜波導管，其未被約瑟夫森接面中斷；(b)一量子裝置(例如，一SQUID)，其與該長形薄膜波導管之一第一端電接觸；及(c)一接地平面，其與該長形薄膜波導管共平面且與該長形薄膜電接觸，其中該量子處理器中之各共平面波導管通量量子位元裝置可操作地耦合至各其他共平面波導管通量量子位元裝置。 裝置之實施方案可視情況單獨地或組合地包含以下特徵之一或多者。例如，在一些實施方案中，該處理器中之各共平面波導管通量量子位元之該長形薄膜波導管與相關聯於其他共平面波導管通量量子位元之多個長形薄膜波導管交叉。該量子處理器可進一步包含多個感應耦合器，其中各感應耦合器配置成鄰近於相關聯於不同共平面波導管通量量子位元之兩個長形薄膜波導管之間之一交叉處。 本發明之標的可具有各種優點。例如，在一些實施方案中，共平面波導管通量量子位元可展現相對較長的去同調(decoherence)時間。在不希望受理論束縛之情況下，據信經改良去同調時間部分歸因於共平面波導管通量量子位元主要利用一單一超導材料層來形成通量量子位元。藉由在基板上使用一單一超導材料層，移除否則將歸因於額外材料層而存在之去同調源。類似地，據信通常用來形成約瑟夫森接面之介電材料亦為通量量子位元中之強去同調源。因此，藉由用共平面波導管取代一持續電流通量量子位元中之第三約瑟夫森接面，消除一額外去同調源，且與量子位元相關聯之去同調時間可顯著增加。 另外，在一些實施方案中，共平面波導管通量量子位元容許耦合至更大數目個量子位元。特定言之，透過感應耦合至量子位元之波導管部分而完成與共平面波導管通量量子位元之耦合。由於波導管將其電感及電容分佈在一宏觀長度(數mm)內，故一個波導管可耦合之量子位元之數目可顯著增加。 用一通量量子位元使用兩個或更多個共平面波導管亦可提供各種優點。例如，在特定實施方案中，在一通量量子位元內使用兩個或更多個對稱共平面波導管引起量子位元之間之較強σ_x σ_x 。此外，藉由分離量測及偏壓連接，可減少串擾量。另外，使用每量子位元兩個或更多個共平面波導管可增加一完全連接圖中之經耦合量子位元之數目，在一些情況中至少使經耦合量子位元之數目加倍。 此外，藉由調整控制裝置之特定幾何態樣，在一些實施方案中可改良控制裝置至通量量子位元或量子裝置之耦合、減少與量子位元偏壓控制裝置以及一連接網路中之其他量子位元之串擾/耦合，且減少去同調源。 在隨附圖式及下文描述中闡述一或多個實施例之細節。自描述、圖式及技術方案將明白其他特徵及優點。

一通量量子位元係可在使用超導材料之一實體系統中實現之一量子位元之一實例。通量量子位元以裝置之相位或通量狀態儲存資訊。一通量量子位元之一實例係包含由三個約瑟夫森接面中斷之一超導材料迴路之持續電流量子位元。圖1A係繪示一持續電流通量量子位元100之一實例之一示意圖。持續電流通量量子位元100包含由多個約瑟夫森接面104、106及108中斷之一超導材料迴路102。各約瑟夫森接面具有一特定臨界電流。 在量子位元100之操作期間，一源110可用來將一磁通量Φ_x 引入至量子位元100。磁通量可表達為BΦ₀ ，其中Φ₀ 係通量量子且B係一無因次數。在施加磁通量Φ_x 之情況下，量子位元100相對於跨約瑟夫森接面之相位展現一二維電位。二維電位可包含藉由一相對較低能量障壁而彼此分離且藉由相對較大能量障壁而與其他區分離之局部能量極小區。圖1B中展示此一雙井電位之一實例。左側井112表示以一個方向環流通過量子位元100之迴路(例如，顺时針)之電流，而右側井114表示以一相反方向行進通過迴路(例如，逆時針)之電流。當井112及114展現相同或接近相同位能(如圖1B中展示)時，量子位元100之兩個不同狀態(通過超導迴路之順時針及逆時針持續電流)可被認為係疊加的。 量子計算需要同調地處理儲存於一量子電腦之量子位元中之量子資訊。特定言之，一量子電腦之量子位元以一可控制方式耦合在一起，使得各量子位元之量子狀態影響其耦合之量子位元之對應量子狀態。可藉由增加一個量子位元可耦合之其他量子位元之數目而顯著改良一量子電腦之計算能力。對於某些設計(諸如持續電流通量量子位元)，可用於耦合之量子位元之數目限於一量子位元之最近相鄰者。此外，與其他量子位元互動提供一潛在強去同調源，而導致較低量子位元去同調時間。去同調時間相當於一量子位元損失其之一些量子機械性質(例如，量子位元之特徵不再為基本狀態之一疊加且量子位元無法用於量子計算)所花費之持續時間。另一去同調源包含產生自用來構造一量子位元之材料(諸如形成約瑟夫森接面之介電質)之雜訊。歸因於此等效應，通量量子位元可具有短去同調時間，例如，約10 ns。概述 一般而言，在一些態樣中，本發明之標的涵蓋一種通量量子位元，其包含耦合至一超導量子干涉裝置之至少一個長形共平面波導管諧振器。長形共平面波導管用作判定量子位元之能階之一並聯LC諧振電路。由於其相對簡單的結構且消除用作去同調源之材料，共平面波導管通量量子位元可展現去同調時間之實質改良。此外，因為波導管可經製造以具有一相對較長的長度同時維持強耦合至其他量子位元之能力，所以共平面波導管通量量子位元可用來耦合至一連接量子網路中之大量其他量子位元。 在一些態樣中，本發明之標的亦涵蓋一種用於共平面波導管通量量子位元之控制系統，其中該控制系統包含一量子位元偏壓控制裝置及一量子裝置偏壓控制裝置(例如，一SQUID偏壓控制裝置)。量子位元偏壓控制裝置可包含經調諧以最佳化其與通量量子位元之共平面波導管之互感之一分流器，此導致實質上較長之去同調時間。量子裝置偏壓控制裝置可包含配置成鄰近於通量量子位元之超導薄膜之相對同心迴路。改變控制裝置之不同幾何態樣可改良控制裝置至通量量子位元或量子裝置(例如，一SQUID)之耦合、可減少與量子位元偏壓控制裝置以及一連接網路中之其他量子位元之串擾/耦合，且可減少去同調源。 在一些態樣中，本發明之標的亦涵蓋共平面波導管通量量子位元裝置之一連接量子網路。該網路可具有一模組化設計，其中對於各量子位元，可沿共平面波導管之長度添加或移除可用於耦合之其他量子位元之數目。此外，在一些實施方案中，連接量子網路可採用具有多個共平面波導管之通量量子位元設計，該等共平面波導管之各者可用來耦合至網路中之其他量子位元。因此，額外波導管提供增加一個量子位元可耦合之量子位元之數目之選項且提供設計連接量子網路之更大靈活性。共平面波導管通量量子位元 圖2A係繪示一共平面波導管通量量子位元200之一實例之一俯視圖之一示意圖。量子位元200包含耦合至一量子裝置204之一共平面波導管202。量子裝置204可包含但不限於超導量子干涉裝置(SQUID)。在本實例中，量子裝置204係一DC超導量子干涉裝置(DC-SQUID)，然而可使用其他SQUID裝置。共平面波導管202及DC-SQUID 204由一接地平面206圍繞且與該接地平面206電接觸。波導管202、DC-SQUID 204及接地平面206之各者使用標準薄膜製程由一超導薄膜材料形成於一介電基板上。波導管202配置於基板上而作為一長形薄膜，其中薄膜之一個端208與接地平面206電接觸且薄膜之另一相對端210與DC-SQUID 204電接觸。波導管202之長形側藉由對應間隙205與接地平面206分離。在本實例中，各個間隙205之寬度沿長形波導管之長度係恆定的，以例如避免電磁波之不必要反射。一波導管之所要模式形態係對稱共平面波導管(CPW)模式，其中中心跡線之兩側上之兩個接地平面保持為相同電壓。在一些實施方案中，波導管202可具有高達約數千微米之一長度(沿長形側量測)，及高達約數十微米之一寬度(如橫向於長度量測)。形成波導管202 (以及接地平面206及DC-SQUID之部分)之沈積膜之厚度可為例如約100 nm至200 nm。 在一些實施方案中，波導管202距DC-SQUID最遠之端具有一鉤形狀以提供用於將量子位元感應耦合至一讀出裝置(未展示)之一區。圖2B係繪示耦合至波導管202之DC-SQUID 204之一特寫圖之一示意圖。DC-SQUID 204包含由兩個約瑟夫森接面214中斷之一超導材料迴路212，該兩個約瑟夫森接面214之各者可由一薄膜非超導/絕緣材料形成。例如，約瑟夫森接面214可由一三層Al/Al₂ O₃ /Al薄膜形成。因此，約瑟夫森接面214彼此並聯耦合，其中一第一共同節點與波導管202電接觸且一第二共同節點與接地平面206電接觸。約瑟夫森接面214透過可由與迴路212相同或不同之超導材料形成之接觸墊215電連接至迴路212。在一些實施方案中，無接觸墊215且約瑟夫森接面214與迴路212直接實體且電接觸。波導管202、DC-SQUID 204及接地平面206之各者可由在或低於一超導臨界溫度時展現超導性質之材料(諸如鋁(1.2凱氏溫度之超導臨界溫度)或鈮(9.3凱氏溫度之超導臨界溫度))形成。其上形成波導管202、DC-SQUID 204及接地平面206之基板包含一介電材料，諸如(舉例而言)藍寶石、SiO₂ 或Si。在一些實施方案中，藍寶石提供低介電損耗之一優點，因此導致較高去同調時間。 在一些實施方案中，共平面波導管通量量子位元200可以與一持續電流通量量子位元類似之一方式操作。即，當將一磁通量引入至共平面波導管(透過圖4中展示之控制裝置)時，可產生在共平面波導管迴路中以相反方向環流之兩個持續電流狀態。波導管202亦用作一諧振器，透過該諧振器可達成至其他量子位元之強及長程耦合。圖2C係繪示表示量子位元200之一電路圖216之一示意圖。如電路圖216中展示，量子位元200與同由DC-SQUID 204提供之兩個約瑟夫森接面214並聯耦合之一電容218及一電感220兩者相關聯。電路圖216中之接地222係由接地平面206提供。藉由比較，含有中斷一超導迴路之三個約瑟夫森接面之一持續電流通量量子位元具有與圖2C中展示之電路圖相同之電路圖。在一持續電流通量量子位元中，兩個約瑟夫森接面等效於約瑟夫森接面214，而第三約瑟夫森接面及超導迴路提供電容218及電感220兩者。相比之下，對於一共平面波導管通量量子位元(諸如量子位元200)，電容218及電感220代之由波導管202提供。 共平面波導管通量量子位元設計相對於持續電流通量量子位元可具有數個優點。例如，共平面波導管通量量子位元可展現相對較長去同調時間。在不希望受理論束縛之情況下，據信經改良去同調時間部分歸因於共平面波導管通量量子位元主要利用一單一超導材料層來形成通量量子位元。藉由在基板上使用一單一超導材料層，移除否則將歸因於額外材料層而存在之去同調源。類似地，據信通常用來形成約瑟夫森接面之介電材料亦為通量量子位元中之強去同調源。因此，藉由用共平面波導管取代一持續電流通量量子位元中之第三約瑟夫森接面，消除一額外去同調源，且與量子位元相關聯之去同調時間可顯著增加。 另外，共平面波導管通量量子位元容許耦合至更大數目個量子位元。在一典型持續電流通量量子位元中，使用最近相鄰裝置達成一量子電腦內之耦合，此本質上限制可用於耦合至可裝配於一單一量子位元周圍的區域內之量子位元之量子位元之數目。由於至其他量子位元之有限連接性，基於此一量子位元設計之一量子處理器遭受所謂的嵌入問題。此意謂在一Chimera圖之約束條件之情況下，需將一計算問題程式化於機器上。解決嵌入問題本身可為一計算困難的任務，此進一步限制量子退火器之能力。 相比之下，透過感應耦合至量子位元之波導管部分而完成與共平面波導管通量量子位元之耦合。由於波導管將其電感及電容分佈在一宏觀長度(數mm)內，故一個波導管可耦合之量子位元之數目可顯著增加，因此容許一個波導管潛在地避免嵌入問題。此外，持續電流通量量子位元通常極小且與介觀尺度上之大小相關聯(例如，具有約數微米或更小之臨界尺寸)。然而，對於一共平面波導管通量量子位元，可將結構製成遠更大(例如，約數毫米)，而導致一較高製造可靠性。量子位元控制系統 在共平面波導管通量量子位元之操作期間，量子位元可為以下目的而曝露於不同磁通量偏壓：初始化量子位元之雙井電位；建立基本狀態之疊加；及改變電位井之間之障壁以修改在狀態之間穿隧之概率，以及其他動作。可使用配置成鄰近於量子位元裝置之通量偏壓驅動裝置來產生此等通量偏壓。圖3係繪示用於通量量子位元裝置之一控制系統300之一電路圖之一示意圖。控制系統300包含一量子位元偏壓控制裝置302，其在量子位元304之操作期間感應耦合至量子位元304之共平面波導管。量子位元偏壓控制裝置302用來在操作期間使量子位元之雙井電位傾斜或干擾量子位元之雙井電位。控制系統300亦包含一SQUID偏壓控制裝置306，其在量子位元304之操作期間感應耦合至DC-SQUID。SQUID偏壓控制裝置306用來調諧DC-SQUID臨界電流，該電流繼而在操作期間調整量子位元之井之間之障壁電位之量值。由於在量子位元304之操作期間使用量子位元偏壓控制裝置302及SQUID偏壓控制裝置306兩者，故在一些實施方案中，可期望減少該兩者與一量子處理器中之其他量子位元之間之串擾以避免引入非預期磁通量以及減少去同調。 圖4係繪示根據本發明之耦合至一通量量子位元之共平面波導管402之一端之一例示性量子位元偏壓控制裝置400之一俯視圖之一示意圖。為便於觀察，僅展示波導管之一部分。波導管402之另一端耦合至通量量子位元之DC-SQUID (未展示)。量子位元偏壓控制裝置400包含沿三個不同路徑對稱分支至一分流器406中之一電流驅動線404。電流驅動線404及分流器406兩者皆由一超導薄膜形成於基板表面上。例如，電流驅動線404及分流器406可由與波導管及DC-SQUID相同之超導材料形成。電流自耦合至電流驅動線404之一電流源405提供至量子位元偏壓控制裝置400。電流源405可製造於與通量量子位元相同之晶片/基板上，或其可為電耦合至該晶片之一外部源。驅動線404形成分流器406之一中心/內部跡線且沿三個不同方向407分支出至一外部薄膜跡線408。外部薄膜跡線408形成外接中心薄膜跡線404之一開放迴路。外部薄膜跡線408在403處與波導管402電接觸。薄膜跡線408之一外緣亦與接地平面膜410電接觸。在到達分流器406之第一分支之前，驅動線404藉由兩側上之一非導電間隙412與外部跡線408及因此接地平面410分離。 如圖4中展示，分流器406之薄膜分支407及外部跡線408對稱配置於驅動線404之一中心周圍。分流器406之對稱結構促進量子位元偏壓控制裝置400耦合至CPW模式的波導管402且避免不當地激發槽線模式。一般而言，激發槽線模式可具有寄生效應，其中非所要模式耦合至量子位元及一量子處理器之其他元件，且因此表示一輻射損耗、去同調及串擾源。 在一些實施方案中，交越空氣橋414可製造於裝置上以藉由將接地平面維持在相同電壓而幫助抑制來自波導管402之不當槽線模式。可使用傳統半導體及微影處理技術來製造空氣橋414。例如，程序可大體上需要：在接地平面中之間隙上方形成且圖案化一可移除光阻層(以設定空氣橋之高度及放置)；將一超導材料沈積於光阻劑上方(例如，鋁)；圖案化經沈積超導體以形成橋；及接著移除任何剩餘光阻劑。雖然稱為「空氣橋」，但橋與基板之間之空間對應於一真空而非空氣，此係因為裝置在與超導材料相關聯之溫度下操作。另外，雖然圖4中僅展示兩個空氣橋414，但額外空氣橋可經製造以交越共平面波導管402以及驅動線404以維持跨接地平面410之一恆定電壓。 另外，量子位元偏壓控制裝置400亦經設計以減少串擾，即，獨立啟用各量子位元之通量偏壓以避免與相鄰量子位元之磁場以及SQUID偏壓控制裝置之交叉耦合。需要一精確的且穩定的通量偏壓，此係因為甚至經施加通量之小偏差亦可導致雙井電位之一實質不對稱而妨礙一量子位元之正確操作。為減少耦合及去同調，量子位元偏壓控制裝置400經設計以可靠地達成相對較高的真實阻抗及相對較小的互感。例如，量子位元偏壓控制裝置400可經設計以提供介於約0.1 pH與0.2 pH之間之一互感M 。在一些實施方案中，量子位元偏壓控制裝置可經設計以提供約1 pH或更小(例如，約0.9 pH或更小、約0.8 pH或更小、約0.7 pH或更小、約0.6 pH或更小、約0.5 pH或更小、約0.4 pH或更小、約0.3 pH或更小、約0.2 pH或更小，或約0.1 pH或更小)之一互感。透過阻抗變換，量子位元偏壓控制裝置400可經設計以提供約10 MΩ或更大之一有效真實阻抗。取決於設計準則，亦可使用其他範圍。 在通量量子位元及量子位元偏壓控制裝置400之操作期間，電流自電流源405供應至驅動線404。在電流自驅動線404到達分流器406時，電流沿不同分支407分離。電流沿不同分支分離且往回通過外部薄膜跡線408在由跡線408及驅動線404界定之開放區域內產生磁場。接著，自磁場產生之通量耦合至波導管402中。因此，更改驅動線404內之電流將更改遞送至CPW模式的波導管402之通量。 圖5係繪示圖4中展示之量子位元驅動控制裝置400及波導管402之一等效電路圖之一示意圖。量子位元驅動控制裝置400及波導管402表示為電感器L_n 之一互連網路，其中n = 1…8。電感器L₁ 對應於歸因於中心跡線/驅動線404之電感，電感器L₄ 對應於歸因於共平面波導管402之電感，電感器L₃ 對應於驅動器與分流器之間之共用跡線之電感，電感器L₇ 對應於歸因於偏壓分流器407之中心跡線之電感，L₂ /L₈ /L₅ 對應於由接地平面促成之電感，且電感器L₆ 對應於量子位元驅動控制裝置400在磁通量耦合至波導管402之點處之電感。如圖5中展示之示意圖中繪示，由中心跡線提供之電流(藉由電流源401表示)藉由分流器分佈至不同感應元件而引起迴路電流I₁ 、I₂ 及I₃ 。因此，量子位元驅動控制裝置400之互感可如下表達：(1)。 在波導管402通常將相對較長以容許耦合至許多其他量子位元之情況下，電感L₄ 通常係大的。由於共平面波導管遠比量子位元控制裝置更長，故可合理地假定，接著方程式(1)可簡化為：(2)。 因此，可藉由改變分流器406之電感而微調互感M 。修改電感之一個可能方式係藉由例如改變如圖6中展示之量子位元偏壓控制裝置高度600及/或寬度602而改變量子位元偏壓控制裝置400之面積。 圖7A係描繪針對具有圖6中展示之設計、處於20微米之一固定寬度602之一量子位元偏壓控制裝置計算之互感M 之一曲線圖。如曲線圖中所展示，將分配器高度自約5 μm增加至約30 μm使互感自約0.6 pH減少至接近約0.1 pH。圖7B係描繪針對具有圖6中展示之設計、處於10微米之一固定高度600之一量子位元偏壓控制裝置計算之互感M 之一曲線圖。如曲線圖中所展示，將分配器寬度自約2 μm增加至約8 μm使互感自約0.1 pH增加至約0.3 pH。 下文表1包含如針對具有圖6中展示之設計之一共平面波導管通量量子位元計算之互耦合值及量子位元去同調壽命。如表中所展示，對於接近0.1 pH之互耦合值，量子位元去同調壽命可增加至高達例如100 μs。 表1圖8係繪示根據本發明之耦合至一共平面波導管通量量子位元之DC-SQUID 802之一例示性SQUID偏壓控制裝置800之一俯視圖之一示意圖。為便於觀察，僅展示共平面波導管803之一部分。波導管803之另一端可耦合至量子位元偏壓控制裝置。SQUID偏壓控制裝置800包含一內部薄膜迴路804及至少部分外接內部薄膜迴路804且與DC-SQUID 802電接觸之一外部薄膜迴路806。內部薄膜迴路804及外部薄膜迴路806兩者皆由一超導薄膜形成於基板表面上。例如，內部薄膜迴路804及外部薄膜迴路806可由與波導管及DC-SQUID相同之超導材料形成。內部薄膜迴路與外部薄膜迴路之間之區域對應於一外部間隙區域808，而內部薄膜迴路內之區域對應於一內部間隙區域810。內部間隙區域808及外部間隙區域810兩者皆對應於一真空。內部薄膜迴路804之一個端與一驅動線812電接觸。驅動線812耦合至一電流源814。電流源814可製造於與通量量子位元相同之晶片/基板上，或其可為電耦合至該晶片之一外部源。內部薄膜迴路804之另一相對端與外部薄膜迴路806電接觸。外部薄膜迴路804與DC-SQUID 802之迴路電接觸且與接地平面805電接觸。 在一些實施方案中，SQUID偏壓控制裝置800實現至DC-SQUID迴路之足夠強耦合(例如，介於約1 pH至2 pH之間)而與否則可為一串擾及去同調源之CPW模式的共平面波導管弱耦合。SQUID偏壓控制裝置800之數個態樣可經改變以達成至DC-SQUID之充分耦合，而減少至CPW模式的共平面波導管之耦合。例如，一第一可變態樣係外部薄膜迴路806與內部薄膜迴路804之間之外部間隙區域808之距離。對於由直線內部及外部迴路形成之一SQUID偏壓控制裝置(諸如圖8中展示)，可藉由改變內部薄膜迴路與外部薄膜迴路之間之距離816而調整外部間隙區域808之大小。藉由更改距離816，可改變耦合強度。隨著距離之增加，耦合強度增加且最終在取決於特定裝置設計之一值處飽和。 一第二可變態樣係內部間隙區域810之大小。更改內部間隙區域810實際上可修改SQUID偏壓控制裝置800之兩個不同特徵。例如，藉由改變內部薄膜迴路804自驅動線812橫向延伸之距離818，可改變SQUID偏壓控制裝置耦合至CPW模式的共平面波導管802之強度。實際上，對於特定距離818，至CPW模式之耦合可減少為零。另外，可修改SQUID偏壓控制裝置800對裝置製造中之瑕疵之靈敏度。特定言之，藉由調整內部薄膜迴路804之上部與下部之間之距離820，可更改至CPW模式之耦合之強度，且至DC-SQUID之耦合隨距離816、818之一變化而改變。換言之，SQUID偏壓控制裝置800可經設計使得即使製造裝置之結構中存在與預期裝置設計之相對顯著變動，仍將不會顯著更改至DC-SQUID及CPW模式之所要耦合。 圖9A係描繪如針對具有圖8中展示之設計之一SQUID控制裝置計算之與CPW模式的共平面波導管之互感對長度818之一曲線圖。如曲線圖中所展示，針對各自等於10 μm之一距離816 (曲線圖中之G)及一距離820 (曲線圖中之H)，互感在8 μm之一長度附近減少為零。圖9B係描繪如針對具有圖8中展示之設計之一SQUID控制裝置計算之與DC-SQUID之互感對長度818之一曲線圖。如曲線圖中所展示，當距離816 (曲線圖中之G)及一距離820 (曲線圖中之H)各自等於10 μm時，甚至在長度818按一個數量級改變時互感仍相當恆定。多分支共平面波導管通量量子位元 如上文關於圖2說明，共平面波導管通量量子位元包含用於耦合至一量子處理器內之其他量子位元之一單一長形波導管。然而，通量量子位元設計不限於一單一波導管。代替性地，一通量量子位元可包含耦合至DC-SQUID之多個共平面波導管。與單一波導管設計相比，多波導管通量量子位元設計具有數個優點，包含例如：(1)在一完全連接設定中耦合至甚至更大數目個量子位元之能力(例如，使用兩個波導管而非一個波導管可使一個量子位元在一完全連接量子處理器中可耦合之量子位元之數目加倍)；(2)使讀出/量測線及偏壓線能夠耦合至各量子位元之不同共平面波導管，因此減少串擾；及(3)補償量子位元之間之互感耦合之不對稱而容許更多量子位元之互耦合之能力。實際上，對於具有波導管諧振器之一對稱配置之共平面波導管通量量子位元，在特定實施方案中，共平面波導管之間之互耦合可導致量子位元之間之一甚至更強σ_x σ_x 耦合。 圖10A係繪示包含與兩個共平面波導管1002a及1002b電接觸之一DC-SQUID 1004之一例示性多共平面波導管通量量子位元1000之一俯視圖之一示意圖。多波導管通量量子位元1000可使用薄膜處理以一實質上相同方式運用與本文中關於圖2揭示之通量量子位元相同或類似之材料製造於一介電基板(例如，藍寶石)上。各波導管1002a、1002b在一共同點1006處接合DC-SQUID 1004，而各波導管1002a、1002b之相對端接地至接地平面1008。除電連接至接地平面1008及DC-SQUID 1004之外，波導管1002a、1002b在兩側上藉由具有一恆定寬度之一間隙與薄膜接地平面1008分離。各波導管1002a、1002b亦包含在至接地平面1008之連接附近之可用於例如耦合至一讀出裝置之一鉤狀或彎曲區1010。 圖10B係表示圖10A之共平面波導管通量量子位元之一電路圖。與圖2C之單一波導管通量量子位元之示意圖相比，圖10B中展示之電路包含歸因於耦合至DC-SQUID之添加的共平面波導管之一額外並聯電容C₂ 及電感L₁ 。可如下導出描述圖10B中描繪之通量量子位元之哈密頓函數(Hamiltonian)之一實例。首先，圖10B中展示之電路示意圖之經典電路方程式闡述為：(3)， 其中I₀ 係約瑟夫森接面之臨界電流，Φ係跨接面之通量差，且Φ₀ 係通量量子，此導致哈密頓函數(4)， 其中L = L ₁ L ₂ / (L ₁ +L ₂ )，C =C ₁ +C ₂ ，Q 係電荷，且。藉由依外部通量Φ_x = Φ₀ /2加偏壓於上述電路而重新定義穿過多波導管通量量子位元之通量。引入無因次變量，哈密頓函數可表達為：(5)， 其中、且，其中e 係一電子之電荷。通量量子位元之雙井電位出現在β ＞ 1處。雖然展示通量量子位元1000具有僅兩個共平面波導管，但設計可容易擴展為包含額外共平面波導管，因此實現更複雜架構。 如上文說明，多波導管通量量子位元之一潛在優點係可針對一個別量子位元使用不同共平面波導管來執行讀出/量測及偏壓，因此減少串擾。圖11係繪示沿量子位元之不同波導管分離讀出及偏壓操作之一例示性多分支通量量子位元1100之一俯視圖之一示意圖。通量量子位元1100亦可使用薄膜處理以實質上相同方式且使用與本文中關於圖2及圖10A揭示之通量量子位元相同或類似之材料製造於一介電基板(例如，藍寶石)上。通量量子位元1100具有與圖10A中展示之通量量子位元1000相同之組態。通量量子位元1100亦包含與第一共平面波導管1102a之一端電接觸之一量子位元偏壓控制裝置1110，以及與DC-SQUID 1104電接觸之一SQUID偏壓控制裝置1112。 通量量子位元1100之第二共平面波導管1102b配置於一讀出裝置1114之一耦合距離內。在一讀出操作期間，讀出裝置1114讀取量子位元1100之狀態。在一量子處理器之內容背景中，諸如裝置1114之讀出裝置用來讀出量子位元之最終狀態以產生例如一位元串。在圖11中展示之實施方案中，讀出裝置1114包含一長形薄膜超導體(例如，鋁或鈮)，其以一蛇形圖案配置於介電基板上且經組態以自一第一端感應耦合至通量量子位元1100之第二波導管1102b。即，讀出裝置1114未與波導管1102b直接電連接(除透過接地平面1106之相對較弱電連接外)，而是可在使用期間透過波導管1102b感應耦合至量子位元1100。共平面波導管與讀出裝置之間之分離可為例如約2微米。在讀出裝置1114之一第二相對端處，讀出裝置可進一步耦合至形成於基板/晶片上或在基板/晶片外部之其他元件，諸如選路電路(例如，鎖存元件、一位移暫存器或一多工器電路)。使用共平面波導管通量量子位元之連接量子網路 在一些實施方案中，將多個共平面波導管通量量子位元配置於一基板表面上以形成一互連量子處理器網路。此等量子處理器網路可於包含例如量子退火及/或絕熱量子計算之量子計算應用中使用。例如，在一些實施方案中，一量子處理器網路可以一問題哈密頓函數初始化且在絕熱條件下演進為其基態描述一所關注問題之解決方案之一所要哈密頓函數。 採用根據本發明之通量量子位元設計之各種不同網路組態係可行的。例如，圖12係繪示完全互連單分支共平面波導管通量量子位元1202之一例示性網路1200之一網路圖之一示意圖。各通量量子位元1202包含一單一對應共平面波導管1204，量子位元可透過該共平面波導管1204在示意圖中之波導管交叉之點1206處感應耦合至網路1200中之每一其他量子位元。共平面波導管在點1206處並未彼此實體接觸。實情係，一各別超導薄膜耦合器製造成鄰近於各波導管以實現波導管之間之感應耦合。儘管圖12中未展示，然各通量量子位元亦可包含諸如本文中描述之一對應量子位元偏壓控制裝置及一SQUID偏壓控制裝置。各通量量子位元亦可包含感應耦合至通量量子位元波導管之一端之一量子位元讀出裝置。運用圖12中展示之共平面波導管通量量子位元之相對直接配置，可實質上增加一量子處理器內之完全耦合量子位元之數目。例如，在特定實施方案中，含有配置成圖12中展示之組態之32個完全耦合共平面波導管通量量子位元之一量子處理器將具有與依賴於使用一最近相鄰者耦合配置之1000個持續電流通量量子位元之一量子處理器相同之量子處理能力。 在一些實施方案中，多分支通量量子位元可用於量子處理器中。圖13係繪示互連多分支共平面波導管通量量子位元之例示性網路1300之一網路圖之一示意圖。互感(頂部分支及底部分支)之正負號可為正或負，其等之總和繼而判定總量子位元對量子位元耦合之正負號。因此，如圖13中所展示，各通量量子位元1302包含一對應雙分支共平面波導管1304，其中波導管之一第一分支在點1306處正耦合至網路1300中之其他量子位元1302之各自第一分支。各波導管之一第二分支在點1308處負耦合至網路1300中之其他量子位元1302之各自第二分支。再者，各別超導薄膜耦合器製造成鄰近於各波導管以實現波導管之間之感應耦合。 圖14係繪示互連多分支共平面波導管通量量子位元之另一例示性網路1400之一網路圖之一示意圖。如圖14中所展示，可藉由將一第一完全連接量子位元網路1410耦合至一第二完全連接量子位元網路1420而擴展互連量子位元之總數目。一「完全連接量子位元網路」係其中各量子位元經配置使得其可在網路之操作期間耦合至網路中之各其他量子位元之一網路。網路1410中之各量子位元1402包含一對應雙分支共平面波導管，其中波導管之一第一分支1404在點1406處耦合至網路1410中之其他量子位元1402之各自第一分支。類似地，網路1420中之各量子位元1402包含一對應雙分支共平面波導管，其中波導管之一第一分支1404在點1406處耦合至網路1420中之其他量子位元1402之各自第一分支。接著，網路1410、1420兩者經配置使得來自第一網路1410之各波導管之一第二分支1408在耦合點1412處耦合至來自第二網路1420之各波導管之第二分支1408。再者，各別超導薄膜耦合器製造成鄰近於各波導管以實現波導管之間之感應耦合。另外，各量子位元可包含諸如本文中描述之一對應量子位元偏壓控制裝置及一SQUID偏壓控制裝置(圖14中未展示)。各通量量子位元亦可包含感應耦合至量子位元之一第一波導管分支之一對應讀出裝置(未展示)。雖然圖12至圖14中展示之量子處理器之部分包含僅有限數目量子位元，但量子處理器可包含可經充分製造且配置在一選定基板表面上之任何所要數目個量子位元。 圖15A係繪示依賴於共平面波導管通量量子位元之一互連網路之一例示性量子處理器佈局1500之一俯視圖之一電腦輔助設計示意圖。量子處理器1500包含覆蓋基板表面之一大面積且可劃分成數個不同區之一接地平面1520。例如，處理器1500可包含含有量子位元偏壓控制裝置及SQUID偏壓控制裝置之一陣列之一控制區1501。處理器佈局中之各共平面波導管配置成鄰近使得其耦合至來自控制區1501之一對應量子位元偏壓控制裝置及SQUID偏壓控制裝置。圖15B展示一單一共平面波導管1506之一放大圖，該共平面波導管1506經配置使得其可感應耦合至一量子位元偏壓控制裝置1502且與一DC-SQUID 1504電接觸。DC-SQUID 1504經配置使得其可感應耦合至一SQUID偏壓控制裝置1507。波導管1506藉由其之兩個長形側上之一間隙1521與接地平面1520分離。可根據本發明設計並製造波導管1506、DC-SQUID 1504、量子位元偏壓控制裝置1502及SQUID偏壓控制裝置1507。 處理器1500亦可包含一讀出裝置區1503。圖15C中展示包含讀出裝置1508之讀出裝置區1503之一部分之一放大圖。讀出裝置區1503包含多個讀出裝置1508，其等之各者配置成鄰近於一對應共平面波導管1506，使得讀出裝置可感應耦合至波導管1506。各讀出裝置1508繼而經配置使得其可感應耦合至一讀出線1510。讀出線1510在其之兩個長形側上藉由一小間隙(例如，介於約1微米至5微米之間)與接地平面1520分離。 處理器1500亦可包含一耦合區1505。耦合區1505對應於其中各通量量子位元之共平面波導管經配置以彼此耦合之區域。圖15D中展示耦合區1505之一部分之一放大圖。在共平面波導管之各交叉處，一超導薄膜耦合器1512經放置而鄰近於波導管。超導薄膜耦合器1512包含一超導材料迴路，其中迴路之一第一部分沿一第一波導管在一第一方向1514上延伸，且迴路之一第二部分沿一第二波導管在一第二正交方向1516上延伸，第一波導管與第二波導管交叉之處具有一直角彎曲。波導管在交叉處並未電接觸。實情係，一交越空氣橋1517可用作一跨接線以使一第一波導管在交叉處越過第二波導管。迴路1512藉由一薄間隙1518 (例如，約數微米)與各波導管分離。在處理器之操作期間，來自一個波導管之能量耦合至超導薄膜耦合器1512，其接著耦合至配置於耦合器1512附近之一第二波導管。耦合器1512亦藉由一較大間隙1522與接地平面1520分離。可用三個參數定義耦合器1512：一跡線寬度W 、一迴路臂長L 及一間隙距離G (即，迴路臂之間之內部距離)。在一些實施方案中，跡線寬度W 可在約1微米至5微米之範圍內。在一些實施方案中，取決於網路中之量子位元之數目，迴路臂長L 可為約數百微米。在一些實施方案中，間隙距離G 可為大約數十微米。取決於設計準則，亦可使用其他範圍。 本說明書中描述之數位及量子標的以及數位功能操作及量子操作之實施例可實施於以下各者中：數位電子電路、適合量子電路或更一般而言量子計算系統；有形體現之數位或量子電腦軟體或韌體；數位或量子電腦硬體(包含本說明書中揭示之結構及其等結構等效物)；或其等之一或多者之組合。術語「量子計算系統」可包含但不限於量子電腦、量子資訊處理系統、量子密碼系統或量子模擬器。 本說明書中描述之數位及量子標的之實施例可實施為一或多個數位或量子電腦程式，即，編碼於一有形非暫時性儲存媒體上以藉由資料處理設備執行或控制資料處理設備之操作之數位或量子電腦程式指令之一或多個模組。數位或量子電腦儲存媒體可為一機器可讀儲存裝置、一機器可讀儲存基板、一隨機或串列存取記憶體裝置、一或多個量子位元或其等之一或多者之一組合。替代地或額外地，可將程式指令編碼於能夠編碼數位或量子資訊之一人為產生之傳播信號(例如，一機器產生之電氣、光學或電磁信號)上，該信號經產生以編碼數位或量子資訊以傳輸至適合接收器設備而供一資料處理設備執行。 術語量子資訊及量子資料指代由量子系統載送、保存或儲存於量子系統中之資訊或資料，其中最小非普通系統係一量子位元，即，定義量子資訊之單元之一系統。應瞭解，術語「量子位元」涵蓋在對應內容背景中可適合地近似為一二階系統之全部量子系統。此等量子系統可包含多階系統，例如，具有兩個或更多個階。例如，此等系統可包含原子、電子、光子、離子或超導量子位元。在許多實施方案中，運用基態及第一激發態識別計算基本狀態，然而應瞭解，其中運用較高階激發態識別計算狀態之其他設置係可行的。術語「資料處理設備」指代數位或量子資料處理硬體且涵蓋用於處理數位或量子資料之全部種類之設備、裝置及機器，包含例如一可程式化數位處理器、一可程式化量子處理器、一數位電腦、一量子電腦、多個數位及量子處理器或電腦，及其等之組合。設備亦可為或進一步包含：專用邏輯電路，例如，一FPGA (場可程式化閘陣列)、一ASIC (特定應用積體電路)；或一量子模擬器，即，經設計以模擬或產生關於一特定量子系統之資訊之一量子資料處理設備。特定言之，一量子模擬器係不具有執行通用量子計算之能力之一專用量子電腦。除硬體之外，設備亦可視情況包含針對數位或量子電腦程式建立一執行環境之程式碼，例如，構成處理器韌體、一協定堆疊、一資料庫管理系統、一作業系統或其等之一或多者之一組合之程式碼。 一數位電腦程式(其亦可稱為或描述為一程式、軟體、一軟體應用程式、一模組、一軟體模組、一指令碼或程式碼)可以任何形式之程式化語言(包含編譯或解譯語言，或宣告式或程序式語言)寫入，且其可以任何形式部署，包含作為一獨立程式或作為一模組、組件、次常式或適用於一數位計算環境中之其他單元。一量子電腦程式(其亦可稱為或描述為一程式、軟體、一軟體應用程式、一模組、一軟體模組、一指令碼或程式碼)可以任何形式之程式化語言(包含編譯或解譯語言，或宣告式或程序式語言)寫入，且轉譯成一適合量子程式化語言，或可以一量子程式化語言(例如，QCL或Quipper)寫入。 一數位或量子電腦程式可(但無需)對應於一檔案系統中之一檔案。一程式可儲存於保存其他程式或資料之一檔案之一部分(例如，儲存於一標記語言文件中之一或多個指令碼)中、儲存於專用於所討論之程式之一單一檔案中，或儲存於多個協調檔案(例如，儲存一或多個模組、子程式或程式碼之部分之檔案)中。一數位或量子電腦程式可經部署以在一個數位或一個量子電腦上或在定位於一個位點處或跨多個位點分佈且由一數位或量子資料通信網路互連之多個數位或量子電腦上執行。一量子資料通信網路被理解為可使用量子系統(例如，量子位元)傳輸量子資料之一網路。通常，一數位資料通信網路無法傳輸量子資料，然而，一量子資料通信網路可傳輸量子資料及數位資料兩者。 本說明書中描述之程序及邏輯流程可藉由一或多個可程式化數位或量子電腦執行，該等電腦視需要用一或多個數位或量子處理器操作、執行一或多個數位或量子電腦程式以藉由對輸入數位及量子資料操作且產生輸出而執行功能。程序及邏輯流程亦可藉由專用邏輯電路(例如，一FPGA或一ASIC)或一量子模擬器、或專用邏輯電路或量子模擬器與一或多個程式化數位或量子電腦之一組合執行，且設備亦可實施為專用邏輯電路或一量子模擬器、或專用邏輯電路或量子模擬器與一或多個程式化數位或量子電腦之一組合。 對於一或多個數位或量子電腦之一系統「經組態以」執行特定操作或動作意謂該系統上已安裝在操作中引起該系統執行操作或動作之軟體、韌體、硬體或其等之一組合。對於一或多個數位或量子電腦程式經組態以執行特定操作或動作意謂一或多個程式包含在由數位或量子資料處理設備執行時引起設備執行操作或動作之指令。一量子電腦可自一數位電腦接收在由量子計算設備執行時引起設備執行操作或動作之指令。 適於執行一數位或量子電腦程式之數位或量子電腦可基於通用或專用數位或量子處理器或兩者，或任何其他種類之中央數位或量子處理單元。通常，一中央數位或量子處理單元將自一唯讀記憶體、一隨機存取記憶體或適於傳輸量子資料(例如，光子)之量子系統或其等之組合接收指令以及數位或量子資料。 一數位或量子電腦之主要元件係用於執行(perform/execute)指令之一中央處理單元及用於儲存指令以及數位或量子資料之一或多個記憶體裝置。中央處理單元及記憶體可由專用邏輯電路或量子模擬器補充或併入於專用邏輯電路或量子模擬器中。通常，一數位或量子電腦亦將包含(或可操作地耦合至)用於儲存數位或量子資料之一或多個大容量儲存裝置(例如，磁碟、磁光碟、光碟或適於儲存量子資訊之量子系統)以自該等儲存裝置接收數位或量子資料或將數位或量子資料傳送至該等儲存裝置，或兩者。然而，一數位或量子電腦無需具有此等裝置。 適於儲存數位或量子電腦程式指令及數位或量子資料之數位或量子電腦可讀媒體包含全部形式之非揮發性數位或量子記憶體、媒體及記憶體裝置，包含例如：半導體記憶體裝置，例如，EPROM、EEPROM及快閃記憶體裝置；磁碟，例如，內部硬碟或可移除磁碟；磁光碟；CD-ROM及DVD-ROM磁碟；及量子系統，例如，被捕獲原子或電子。應瞭解，量子記憶體係可以高保真度及效率儲存量子資料達一長時間之裝置，例如，其中光用於傳輸且物質用於儲存並保留量子資料之量子特徵(諸如疊加或量子同調)之光-物質介面。 對本說明書中描述之各種系統或其等之部分之控制可實施於一數位或量子電腦程式產品中，該程式產品包含儲存於一或多個非暫時性機器可讀儲存媒體上且可在一或多個數位或量子處理裝置上執行之指令。本說明書中描述之系統或其等之部分可各自實施為可包含一或多個數位或量子處理裝置及記憶體以儲存可執行指令以執行本說明書中描述之操作之一設備、方法或系統。 雖然本說明書含有許多特定實施方案細節，但此等細節不應解釋為限制可主張之內容之範疇，而是應解釋為對可為特定實施例所特有之特徵之描述。本說明書中在單獨實施例之內容背景中描述之特定特徵亦可在一單一實施例中組合實施。相反地，在一單一實施例之內容背景中描述之各種特徵亦可在多個實施例中分開實施或以任何適合子組合實施。此外，儘管上文可將特徵描述為以特定組合起作用且甚至最初如此主張，然在一些情況中，來自一所主張組合之一或多個特徵可自該組合去除，且所主張組合可係關於一子組合或一子組合之變動。 類似地，雖然在圖式中依一特定順序描繪操作，但此不應理解為要求依所展示之特定順序或循序順序執行此等操作，或執行全部經繪示操作以達成所要結果。在某些情境中，多任務及並行處理可為有利的。此外，上文描述之實施例中之各種系統模組及組件之分離不應理解為在全部實施例中皆要求此分離，且應瞭解，所描述程式組件及系統通常可一起整合於一單一軟體產品中或封裝至多個軟體產品中。 已描述標的之特定實施例。其他實施例在以下申請專利範圍之範疇內。例如，申請專利範圍中敘述之動作可依一不同順序執行且仍達成所要結果。作為一個實例，附圖中描繪之程序不一定要求所展示之特定順序或循序順序以達成所要結果。在一些情況中，多任務及並行處理可為有利的。

100‧‧‧通量量子位元

102‧‧‧超導材料迴路

104‧‧‧約瑟夫森接面

106‧‧‧約瑟夫森接面

108‧‧‧約瑟夫森接面

110‧‧‧源

112‧‧‧井

114‧‧‧井

202‧‧‧共平面波導管

204‧‧‧量子裝置/DC-超導量子干涉裝置(DC-SQUID)

205‧‧‧間隙

206‧‧‧接地平面

208‧‧‧薄膜之端

210‧‧‧薄膜之端

212‧‧‧超導材料迴路

214‧‧‧約瑟夫森接面

215‧‧‧接觸墊

216‧‧‧電路圖

218‧‧‧電容

220‧‧‧電感

222‧‧‧接地

300‧‧‧控制系統

302‧‧‧量子位元偏壓控制裝置

304‧‧‧量子位元

306‧‧‧超導量子干涉裝置(SQUID)偏壓控制裝置

400‧‧‧量子位元偏壓控制裝置/量子位元驅動控制裝置

401‧‧‧電流源

402‧‧‧共平面波導管

403‧‧‧外部薄膜跡線與波導管電接觸之處

404‧‧‧電流驅動線/中心薄膜跡線

405‧‧‧電流源

406‧‧‧分流器

407‧‧‧方向/分流器之薄膜分支/偏壓分流器

408‧‧‧外部薄膜跡線

410‧‧‧接地平面膜/接地平面

412‧‧‧間隙

414‧‧‧空氣橋

600‧‧‧量子位元偏壓控制裝置高度

602‧‧‧量子位元偏壓控制裝置寬度

800‧‧‧超導量子干涉裝置(SQUID)偏壓控制裝置

802‧‧‧DC-超導量子干涉裝置(DC-SQUID)

803‧‧‧共平面波導管

804‧‧‧內部薄膜迴路

805‧‧‧接地平面

806‧‧‧外部薄膜迴路

808‧‧‧外部間隙區域

810‧‧‧內部間隙區域

812‧‧‧驅動線

814‧‧‧電流源

816‧‧‧距離

818‧‧‧距離/長度

820‧‧‧距離

1000‧‧‧通量量子位元

1002a‧‧‧共平面波導管

1002b‧‧‧共平面波導管

1004‧‧‧DC-超導量子干涉裝置(DC-SQUID)

1006‧‧‧共同點

1008‧‧‧接地平面

1010‧‧‧鉤狀或彎曲區

1100‧‧‧通量量子位元

1102a‧‧‧第一共平面波導管

1102b‧‧‧第二共平面波導管

1104‧‧‧DC-超導量子干涉裝置(DC-SQUID)

1110‧‧‧量子位元偏壓控制裝置

1112‧‧‧超導量子干涉裝置(SQUID)偏壓控制裝置

1114‧‧‧讀出裝置

1200‧‧‧網路

1202‧‧‧通量量子位元

1204‧‧‧共平面波導管

1206‧‧‧點

1300‧‧‧網路

1302‧‧‧通量量子位元

1304‧‧‧共平面波導管

1306‧‧‧點

1308‧‧‧點

1400‧‧‧網路

1402‧‧‧量子位元

1404‧‧‧波導管之第一分支

1406‧‧‧點

1408‧‧‧波導管之第二分支

1410‧‧‧第一完全連接量子位元網路

1412‧‧‧耦合點

1420‧‧‧第二完全連接量子位元網路

1500‧‧‧量子處理器佈局/量子處理器

1501‧‧‧控制區

1502‧‧‧量子位元偏壓控制裝置

1503‧‧‧讀出裝置區

1504‧‧‧DC-超導量子干涉裝置(DC-SQUID)

1505‧‧‧耦合區

1506‧‧‧共平面波導管

1507‧‧‧超導量子干涉裝置(SQUID)偏壓控制裝置

1508‧‧‧讀出裝置

1510‧‧‧讀出線

1512‧‧‧超導薄膜耦合器/迴路

1514‧‧‧第一方向

1516‧‧‧第二方向/空氣橋

1518‧‧‧間隙

1520‧‧‧接地平面

1521‧‧‧間隙

1522‧‧‧間隙

圖1A係繪示一超導相量子位元之一實例之一示意圖。 圖1B係繪示圖1A之超導相量子位元之一雙井電位之一曲線圖。 圖2A係繪示一共平面波導管通量量子位元之一實例之一俯視圖之一示意圖。 圖2B係繪示來自圖2A之共平面波導管通量量子位元中使用之一超導量子干涉裝置(SQUID)之一特寫圖之一示意圖。 圖2C係繪示表示圖2A之共平面波導管通量量子位元之一電路圖之一示意圖。 圖3係繪示用於一共平面波導管通量量子位元裝置之一控制系統之一電路圖之一示意圖。 圖4係繪示耦合至一共平面波導管之一端之一例示性量子位元偏壓控制裝置之一俯視圖之一示意圖。 圖5係繪示圖4中展示之量子位元驅動控制裝置及波導管之一等效電路圖之一示意圖。 圖6係繪示耦合至一共平面波導管之一端之一例示性量子位元偏壓控制裝置之一俯視圖之一示意圖。 圖7A係描繪針對具有圖6中展示之設計之一量子位元偏壓控制裝置計算之互感M 之一曲線圖。 圖7B係描繪針對具有圖6中展示之設計之一量子位元偏壓控制裝置計算之互感M 之一曲線圖。 圖8係繪示耦合至一共平面波導管通量量子位元之一DC-SQUID之一例示性SQUID偏壓控制裝置之一俯視圖之一示意圖。 圖9A係描繪如針對具有圖8中展示之設計之一SQUID控制裝置計算之與CPW模式的一共平面波導管之互感之一曲線圖。 圖9B係描繪如針對具有圖8中展示之設計之一SQUID控制裝置計算之與一DC-SQUID之互感之一曲線圖。 圖10A係繪示包含與兩個接地共平面波導管電接觸或耦合至兩個接地共平面波導管之一DC-SQUID之一多共平面波導管通量量子位元之一實例之一示意圖。 圖10B係表示圖10A之共平面波導管通量量子位元之一電路圖。 圖11係繪示一例示性多分支通量量子位元之一俯視圖之一示意圖。 圖12係繪示互連單分支共平面波導管通量量子位元之一例示性網路之一網路圖之一示意圖。 圖13係繪示互連多分支共平面波導管通量量子位元之例示性網路之一網路圖之一示意圖。 圖14係繪示自連接多分支共平面波導管通量量子位元之一例示性完全連接量子網路之一網路圖之一示意圖。 圖15A係繪示依賴於共平面波導管通量量子位元之一互連網路之一例示性量子處理器佈局1500之一俯視圖之一電腦幫助設計示意圖。 圖15B係繪示耦合至圖15A之一量子位元偏壓控制裝置及SQUID偏壓控制裝置之一單一共平面波導管之一放大圖之一示意圖。 圖15C係繪示圖15A之讀出裝置區之一部分之一放大圖之一示意圖。 圖15D係繪示圖15A之量子處理器之耦合區之一部分之一放大圖之一示意圖。

Claims (8)

1. 一種量子位元(qubit)控制系統，其包括：一量子位元裝置，其包括：(a)一長形薄膜，其未被約瑟夫森接面中斷；(b)一超導量子干涉裝置(SQUID)，其與該長形薄膜之一近端電接觸，其中該SQUID包括三個以下約瑟夫森接面；及(c)一接地平面，其與該長形薄膜共平面且與該長形薄膜之一遠端電接觸，其中該薄膜、該SQUID及該接地平面包括在一設計操作溫度下超導之一材料；一量子位元偏壓控制裝置，其鄰近於該長形薄膜使得該量子位元偏壓控制裝置在操作期間電耦合至該長形薄膜；及一SQUID偏壓控制裝置，其鄰近於該量子位元裝置之該SQUID使得該SQUID偏壓控制裝置在操作期間感應耦合至該SQUID。
2. 如請求項1之量子位元控制系統，其中該量子位元偏壓控制裝置與該長形超導薄膜之該遠端電接觸。
3. 如請求項1之量子位元控制系統，其中該量子位元偏壓控制裝置包括一分流器。
4. 如請求項3之量子位元控制系統，其中該分流器包括複數個電感器。
5. 如請求項3之量子位元控制系統，其中該分流器包括：一中心薄膜跡線；及一外部薄膜跡線，其形成外接該中心薄膜跡線且與該長形薄膜電接觸之一開放迴路，其中該中心薄膜跡線之一端在沿該開放迴路之複數個不同位置處與該外部薄膜跡線電接觸。
6. 如請求項1之量子位元控制系統，其中該SQUID偏壓控制裝置包括：一內部薄膜迴路；及一外部薄膜迴路，其至少部分外接該內部薄膜迴路且與該SQUID電接觸。
7. 如請求項1之量子位元控制系統，其中該量子位元偏壓控制裝置與該長形薄膜具有介於約0.1pH與0.2pH之間之一互感。
8. 如請求項1之量子位元控制系統，其中該量子裝置偏壓控制裝置與該量子裝置具有約0pH之一互感。