JP7381495B2 - 超伝導回路内において装置をアドレス指定するシステム及び方法。 - Google Patents

超伝導回路内において装置をアドレス指定するシステム及び方法。 Download PDF

Info

Publication number
JP7381495B2
JP7381495B2 JP2020564258A JP2020564258A JP7381495B2 JP 7381495 B2 JP7381495 B2 JP 7381495B2 JP 2020564258 A JP2020564258 A JP 2020564258A JP 2020564258 A JP2020564258 A JP 2020564258A JP 7381495 B2 JP7381495 B2 JP 7381495B2
Authority
JP
Japan
Prior art keywords
superconducting
resonator
flux
storage device
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020564258A
Other languages
English (en)
Other versions
JP2021524198A (ja
JPWO2019222514A5 (ja
Inventor
スウェンソン，ローレン，ジェー．
エム． ホスキンソン，エミール
エイチ． フォルクマン，マーク
バークレー，アンドリュー，ジェー．
イー．ジー． スターリング，ジョージ
ディー． ホイッテーカー，ジェド
Original Assignee
ディー－ウェイブ システムズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/397,790 external-priority patent/US11105866B2/en
Application filed by ディー－ウェイブ システムズ インコーポレイテッド filed Critical ディー－ウェイブ システムズ インコーポレイテッド
Priority claimed from PCT/US2019/032689 external-priority patent/WO2019222514A1/en
Publication of JP2021524198A publication Critical patent/JP2021524198A/ja
Publication of JPWO2019222514A5 publication Critical patent/JPWO2019222514A5/ja
Application granted granted Critical
Publication of JP7381495B2 publication Critical patent/JP7381495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

技術分野
本開示は、一般に、超伝導回路内において装置をアドレス指定するシステム及び方法に関し、且つ、更に詳しくは、超伝導集積回路内における超伝導フラックス保存装置及びデジタル－アナログコンバータ（ＤＡＣ）の共振器アドレス指定のためのシステム及び方法に関する。
背景
周波数多重化共振（ＦＭＲ：Frequency Multiplexed Resonant）読み出し
超伝導マイクロ波共振器は、限定を伴うことなしに、量子演算及び天文学を含む、様々な分野において使用されている。例えば、量子演算においては、超伝導共振器は、キュービットの状態を検出するべく、使用されている。天文学においては、超伝導マイクロ波共振器は、マイクロ波力学インダクタンス検出器（ＭＫＩＤ：Microwave kinetic Inductance Detector）において使用されている。いずれのケースにおいても、多くの共振器（検出器）を共通送信ラインに結合することができると共に、周波数ドメイン多重化を通じて統合することができる。周波数ドメイン多重化（ＦＤＭ：Frequency Domain Multiplexing）は、通信帯域幅が、いくつかのオーバーラップしてはいないサブ帯域に分割される、技法であり、この場合に、それぞれのサブ帯域は、別個の信号を搬送するべく、使用されている。周波数ドメイン多重化は、本出願においては、周波数多重化及び周波数分割多重化とも呼称されている。
ＦＭＲ技術を使用することにより、異なる共振周波数の超伝導共振器を複数のキュービットの読み出しのために使用することができる。共振器は、周波数ドメイン多重化を使用することにより、共通マイクロ波送信ラインを共有することができる。
簡潔な概要
超伝導集積回路は、マイクロ波送信ラインと、複合ジョセフソン接合（ＣＪＪ：Compound Josephson Junction）によって中断された、温度の範囲内において超伝導性を有する材料のループを有する第１超伝導フラックス保存装置であって、ＣＪＪは、それぞれが個々のジョセフソン接合によって中断された、２つの並列電流経路を有する、装置と、第１低周波数アドレスバイアスラインと、第１低周波数バイアスアドレスラインを第１超伝導フラックス保存装置に通信自在に誘導的に結合する第１アドレスインターフェイスと、マイクロ波送信ラインに通信自在に結合された第１超伝導共振器と、第１超伝導共振器を第１超伝導フラックス保存装置に誘導的に通信自在に結合する第１信号インターフェイスであって、第１アドレスインターフェイス及び第１信号インターフェイスは、それぞれ、個々のフラックスバイアスを第１超伝導フラックス保存装置に提供するべく動作自在である、インターフェイスと、を含むものとして要約することができる。
第１超伝導フラックス保存装置は、第１超伝導共振器によって搬送されるマイクロ波信号により、アドレス指定することができる。
超伝導集積回路は、マイクロ波送信ラインに通信自在に結合された第２超伝導共振器と、第２超伝導共振器を第１超伝導フラックス保存装置に誘導的に通信自在に結合する第２信号インターフェイスであって、第１アドレスインターフェイス、第１信号インターフェイス、及び第２信号インターフェイスは、それぞれ、個々のフラックスバイアスを第１超伝導フラックス保存装置に提供するべく動作可能である、インターフェイスと、を更に含むことができる。第１超伝導共振器は、第１軸に沿って延在していてもよく、且つ、第２超伝導共振器は、第２軸に沿って延在しており、この場合に、第２軸は、第１軸に垂直である。第１超伝導フラックス保存装置は、第１超伝導共振器によって搬送される２つのマイクロ波信号の第１のものと、第２超伝導共振器によって搬送される２つのマイクロ波信号の第２のものと、という、２つのマイクロ波信号により、ＸＹアドレス指定することができる。第１及び第２超伝導共振器は、個々の共振周波数を有することができる。第１及び第２超伝導共振器の個々の共振周波数は、ビート信号を結果的にもたらしうる。第１及び第２超伝導共振器の個々の共振周波数は、その間のクロストークの量を低減することができる。
超伝導フラックス保存装置は、ラッチングを実行するべく動作可能である超伝導デジタル－アナログコンバータ（ＤＡＣ：Digital-to-Analog Converter）を含んでいてもよく、且つ、第１及び第２超伝導共振器は、超伝導ＤＡＣに通信自在に結合されていてもよく、且つ、超伝導ＤＡＣは、第１低周波数アドレスバイアスラインによって搬送される低周波数バイアス信号により、且つ、定義されたアドレスラッチングレベルを超過するべく肯定的に組み合わせられる、２つのマイクロ波信号により、プログラミングすることができる。
超伝導集積回路は、複合ジョセフソン接合（ＣＪＪ）によって中断された、温度の範囲内において超伝導性を有する材料のループを有する第２超伝導フラックス保存装置であって、ＣＪＪは、それぞれが個々のジョセフソン接合によって中断された２つの並列電流経路を有する、装置と、第１低周波数バイアスアドレスラインを第２超伝導フラックス保存装置に誘導的に通信自在に結合する第２アドレスインターフェイスと、第１超伝導共振器を第２超伝導フラックス保存装置に誘導的に通信自在に結合する第２信号インターフェイスであって、第１アドレスインターフェイス及び第１信号インターフェイスは、それぞれ、個々のフラックスバイアスを第１超伝導フラックス保存装置に提供するべく動作可能であり、且つ、第２アドレスインターフェイス及び第２信号インターフェイスは、それぞれ、個々のフラックスバイアスを第２超伝導フラックス保存装置に提供するべく動作可能である、インターフェイスと、を更に含むことができる。
第１超伝導共振器は、少なくとも１つの結合コンデンサと、インダクタンスと、を含んでいてもよく、且つ、インダクタンスは、少なくとも１つの結合コンデンサとの間において電気的に通信自在に直列において結合されていてもよい。少なくとも１つの結合コンデンサは、結合コンデンサのペアを含んでいてもよく、且つ、インダクタンスは、電気的に、結合コンデンサのペアの間において電気的に通信自在に直列において結合されていてもよい。
第１超伝導共振器は、電気接地に対する電気経路を提供するシャントコンデンサを更に含むことができる。第１超伝導共振器は、分散型の超伝導共振器であってよい。第１超伝導共振器は、集中素子超伝導共振器であってよい。
上述の実装のいくつかにおいて、第１超伝導フラックス保存装置は、ラッチングを実行するべく動作可能である超伝導デジタル－アナログコンバータ（ＤＡＣ）を含むことができる。
超伝導集積回路は、マイクロ波送信ラインに通信自在に結合された超伝導共振器のアレイを更に含むことができる。
超伝導集積回路は、マイクロ波送信ラインに通信自在に結合された超伝導共振器のアレイを更に含んでいてもよく、この場合に、マイクロ波送信ラインは、周波数ドメイン多重化信号を超伝導共振器のアレイまで搬送している。
量子プロセッサは、超伝導集積回路を含むことができる。
量子プロセッサ用の制御回路は、上述の超伝導集積回路の様々な実装のうちの１つを含むことができる。
超伝導フラックス保存装置が、複合ジョセフソン接合（ＣＪＪ）によって中断された超伝導フラックス保存ループを含んでいる、磁気フラックス量子を超伝導フラックス保存装置にローディングする方法は、電流バイアスラインを第１電流バイアス値に設定することと、低周波数アドレスラインを第１アドレスライン値に設定することと、電流バイアスが超伝導フラックス保存装置に印加されるようにするべく、電流バイアスラインを第２電流バイアスライン値に設定することと、フラックスバイアスが超伝導フラックス保存装置のＣＪＪに印加されるようにするべく、低周波数アドレスラインを第２アドレスライン値に設定することと、フラックス量子が超伝導フラックス保存装置のＣＪＪに追加されるようにするべく、マイクロ波送信ライン及び少なくとも第１超伝導共振器により、第１高周波数パルスを超伝導フラックス保存装置に印加することであって、マイクロ波送信ラインは、第１超伝導共振器に通信自在に結合されており、且つ、第１超伝導共振器は、超伝導フラックス保存装置に通信自在に結合されている、ことと、フラックス量子が超伝導フラックス保存装置の超伝導フラックス保存ループ内にローディングされるようにするべく、低周波数アドレスラインを第３アドレスライン値に設定することと、電流バイアスラインを第１電流バイアスライン値に戻すことと、低周波数アドレスラインを第１アドレスライン値に戻すことであって、マイクロ波送信ライン及び第１超伝導共振器によって第１高周波数パルスを超伝導フラックス保存装置に印加することは、超伝導フラックス保存装置に印加された、組み合わせられた低周波数及び高周波数信号レベルが、既定の上部閾値を超過するようにすることを含む、ことと、を更に含むことができる。
フラックス量子が超伝導フラックス保存装置の超伝導フラックス保存ループ内にローディングされるようにするべく、低周波数アドレスラインを第３アドレスライン値に設定することは、フラックス量子が超伝導ＤＡＣ内にローディングされるようにするべく、低周波数アドレスラインを第３アドレスライン値に設定することを含むことができる。
マイクロ波送信ライン及び少なくとも第１超伝導共振器によって第１高周波数パルスを超伝導フラックス保存装置に印加することは、周波数ドメイン多重化信号の組を第１超伝導共振器及び少なくとも第２超伝導共振器のそれぞれに印加することを含むことができる。マイクロ波送信ライン及び少なくとも第１超伝導共振器によって第１高周波数パルスを超伝導フラックス保存装置に印加することは、周波数ドメイン多重化信号の組を第１超伝導共振器及び少なくとも第２超伝導共振器のそれぞれに印加することを含むことができる。
方法は、マイクロ波送信ライン及び少なくとも第１超伝導共振器によって第１高周波数パルスを第２超伝導フラックス保存装置に印加することを更に含むことができる。
マイクロ波送信ライン及び少なくとも第１超伝導共振器によって第１高周波数パルスを超伝導フラックス保存装置に印加することは、マイクロ波送信ライン及び第１及び少なくとも第２超伝導共振器によって第１高周波数パルスを超伝導デジタル－アナログコンバータ（ＤＡＣ）に印加することであって、超伝導ＤＡＣは、ラッチングを実行するべく動作可能である、ことを含むことができる。
方法は、第１低周波数アドレスバイアスラインによって搬送される低周波数バイアス信号により、且つ、閾値アドレスラッチングレベルを超過するべく肯定的に組み合わせられうる、２つのマイクロ波信号により、超伝導ＤＡＣをプログラミングすることを更に含むことができる。
超伝導フラックス保存装置が、それぞれが個々の複合ジョセフソン接合（ＣＪＪ）によって中断された、且つ、２次元アレイにおける行及び列として構成された、個々の超伝導フラックス保存ループを含む、磁気フラックス量子を超伝導フラックス保存装置の２次元アレイにローディングする方法は、１つ又は複数の電流バイアスラインにより、バイアス電流をいくつかの超伝導フラックス保存装置のそれぞれのものの個々の超伝導フラックス保存ループに印加することと、第１低周波数フラックスバイアスをいくつかの超伝導フラックス保存装置のそれぞれのものの個々のＣＪＪに印加することと、第１超伝導共振器により、第１高周波数フラックスバイアスを２次元アレイの第１次元に沿って延在する２次元アレイの行の第１のもの内の超伝導フラックス保存装置の個々のＣＪＪに印加することと、２次元アレイの第２次元に沿って延在する第２超伝導共振器により、第２高周波数フラックスバイアスを２次元アレイの第２次元に沿って延在する２次元アレイの列の第１のもの内の超伝導フラックス保存装置の個々のＣＪＪに印加することであって、第２次元は、第１次元と異なっている、ことと、を含むものとして要約することができる。
第１低周波数フラックスバイアスをいくつかの超伝導フラックス保存装置のそれぞれのものの個々のＣＪＪに印加することは、バイアス誘導インターフェイスに通信自在に結合された、マイクロ波周波数範囲の最低閾値未満の周波数を有する低周波数アドレスにより、第１低周波数バイアスを印加することを含むことができる。第１高周波数フラックスバイアスを２次元アレイの行の第１のものに沿って延在する超伝導フラックス保存装置の個々のＣＪＪに印加することは、第１超伝導共振器に通信自在に結合された、少なくとも１つのマイクロ波送信ラインにより、第１高周波数フラックスバイアスを超伝導フラックス保存装置の個々のＣＪＪに印加することを含むことができる。第１高周波数フラックスバイアスを２次元アレイの行の第１のものに沿って延在する超伝導フラックス保存装置の個々のＣＪＪに印加することは、第１超伝導共振器に通信自在に結合された、少なくとも１つの同軸マイクロ波送信ラインにより、第１高周波数フラックスバイアスを超伝導フラックス保存装置の個々のＣＪＪに印加することを含むことができる。
第２高周波数フラックスバイアスを２次元アレイの列の第１のものに沿って延在する超伝導フラックス保存装置の個々のＣＪＪに印加することは、第２超伝導共振器に通信自在に結合された、少なくとも１つのマイクロ波送信ラインにより、第２高周波数フラックスバイアスを超伝導フラックス保存装置の個々のＣＪＪに印加することを含むことができる。第２高周波数フラックスバイアスを２次元アレイの列の第１のものに沿って延在する超伝導フラックス保存装置の個々のＣＪＪに印加することは、第２超伝導共振器に通信自在に結合された、少なくとも１つの同軸マイクロ波送信ラインにより、第２高周波数フラックスバイアスを超伝導フラックス保存装置の個々のＣＪＪに印加することを含むことができる。
第１高周波数フラックスバイアスを２次元アレイの行の第１のもの内の超伝導フラックス保存装置の個々のＣＪＪに印加することは、２次元アレイの第１次元に沿って延在する第１超伝導共振器により、第１高周波数フラックスバイアスを印加することを含むことができると共に、第２高周波数フラックスバイアスを２次元アレイの列の第１のもの内の超伝導フラックス保存装置の個々のＣＪＪに印加することは、２次元アレイの第２次元に沿って延在する第２超伝導共振器により、第２高周波数フラックスバイアスを印加することを含むことができる。バイアス電流を印加すること、第１低周波数フラックスバイアスを印加すること、第１高周波数フラックスバイアスを印加すること、及び第２高周波数フラックスバイアスを印加することは、組合せにおいて、組み合わせられたアドレス信号レベルが、超伝導フラックス保存装置の１つ用の閾値アドレス信号ラッチングレベルを超過するようにすることができる。超伝導フラックス保存装置は、ラッチングを実行するべく動作可能である個々の超伝導デジタル－アナログコンバータ（ＤＡＣ）を含んでいてもよく、この場合に、それぞれの超伝導ＤＡＣは、自身に通信自在に結合された超伝導共振器の個々のペアを有しており、且つ、バイアス電流を印加すること、第１低周波数フラックスバイアスを印加すること、第１高周波数フラックスバイアスを印加すること、及び第２高周波数フラックスバイアスを印加することは、組合せにおいて、組み合わせられたアドレス信号レベルが、超伝導ＤＡＣの１つ用の閾値アドレスラッチングレベルを超過するようにすることができる。
方法は、第１及び第２超伝導共振器に通信自在に結合された単一の同軸ケーブル上において第１高周波数フラックスバイアス及び第２高周波数フラックスバイアスを表す信号を周波数ドメイン多重化することを更に含むことができる。
超伝導フラックス保存装置が、ＣＪＪを含む複合ジョセフソン接合（ＣＪＪ）ループによって中断された超伝導フラックス保存ループを有する、磁気フラックス量子を超伝導フラックス保存装置にローディングする方法は、電流を超伝導フラックス保存ループに供給することと、グローバルバイアスフラックスバイアスをＣＪＪループに印加することと、印加されたグローバルフラックスバイアス及び印加された１つ又は複数の高周波数マイクロ波パルスを組み合わせる、且つ、フラックス量子がＣＪＪループ内に追加されるようにする、ＣＪＪループの組み合わせられたフラックスバイアスを生成するべく、少なくとも第１超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することを含むものとして要約することができる。電流を超伝導フラックス保存ループに供給することは、電流を超伝導フラックス保存ループに供給する電流ラインの現時点のレベルを第１レベルに上昇させることを含むことができる。グローバルバイアスフラックスバイアスをＣＪＪループに印加することは、ＣＪＪループの組み合わせられたフラックスバイアスが、フラックス量子がＣＪＪループに追加されるようにするべく必要とされる印加された１つ又は複数の高周波数マイクロ波パルスのパワーを低減するべく十分なグローバルバイアスフラックスバイアスを印加することを含むことができる。グローバルバイアスフラックスバイアスをＣＪＪループに提供することは、グローバルフラックスバイアスをＣＪＪループに供給するグローバルアドレスバイアスラインを第１較正レベルに上昇させることを含んでいてもよく、この場合に、第１較正レベルは、ＣＪＪループの組み合わせられたフラックスバイアスが、フラックス量子がＣＪＪループ内に追加される第１閾値を超過するようにするべく、較正されている。
方法は、ＣＪＪループの組み合わせられたフラックスバイアスが第１閾値を超過するようにするべく必要とされる印加された１つ又は複数の高周波数マイクロ波パルスのパワーを低減するべく十分なものになるように、グローバルバイアスフラックスバイアスを選択することを更に含むことができる。
方法は、グローバルバイアスフラックスバイアス及び１つ又は複数の高周波数マイクロ波パルスによって生成されたフラックスの組合せからのＣＪＪループの組み合わせられたフラックスバイアスが、フラックス量子がＣＪＪループに追加されるようにするように、第１閾値を選択することを更に含むことができる。少なくとも第１超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することは、第１超伝導共振器によってのみ、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することを含むことができる。少なくとも第１超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することは、第１超伝導共振器により、且つ、少なくとも第２超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することを含むことができる。第１超伝導共振器は、第１分散型超伝導共振器であってもよく、且つ、少なくとも第１超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することは、第１分散型超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することを含むことができる。第１超伝導共振器は、第１集中素子超伝導共振器であってよく、且つ、少なくとも第１超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することは、第１集中素子超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することを含むことができる。少なくとも第１超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することは、送信ラインにより、１つ又は複数の高周波数マイクロ波パルスを少なくとも第１超伝導共振器に供給することを含むことができる。少なくとも第１超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することは、同軸ケーブルを介して、１つ又は複数の高周波数マイクロ波パルスを少なくとも第１超伝導共振器に供給することを含むことができる。少なくとも第１超伝導共振器により、１つ又は複数の高周波数マイクロ波パルスをＣＪＪループに印加することは、周波数ドメイン多重化信号を生成することと、送信ラインを介して、周波数ドメイン多重化信号を少なくとも第１超伝導共振器に供給することと、を含むことができる。
方法は、フラックス量子が、超伝導フラックス保存ループ内に移動するようにするべく、ＣＪＪループに対するグローバルバイアスフラックスバイアスを低減することを更に含むことができる。ＣＪＪループに対するグローバルバイアスフラックスバイアスを低減することは、ＣＪＪループに対するグローバルフラックスバイアスを供給するグローバルアドレスバイアスラインを第２較正レベルに降下させることを含んでいてもよく、この場合に、第２較正レベルは、ＣＪＪループの組み合わせられたフラックスバイアスが、フラックス量子が超伝導フラックス保存ループ内に移動する第２閾値未満に低下するようにするべく、較正されている。
方法は、グローバルバイアスフラックスバイアス及び１つ又は複数の高周波数マイクロ波パルスによって生成されたフラックスの組合せからのＣＪＪループの組み合わせられたフラックスバイアスが、フラックス量子が超伝導フラックス保存ループ内に移動するようにするべく、第２閾値を選択することを更に含むことができる。
超伝導集積回路は、マイクロ波送信ラインと、信号ソースと、１つ又は複数の電子フィルタと、温度の範囲内において超伝導性を有する第１超伝導共振器ボディを有する第１超伝導共振器であって、マイクロ波送信ラインに通信自在に結合されている第１超伝導共振器と、温度の範囲内において超伝導性を有する第２超伝導共振器ボディを有する第２超伝導共振器であって、第２超伝導共振器は、マイクロ波送信ラインに通信自在に結合されており、第２超伝導共振器ボディは、第１超伝導共振器ボディとの間において直列において通信自在に結合されており、信号ソースは、１つ又は複数の電子フィルタを含む信号経路により、第１及び第２超伝導共振器にＤＣバイアスを提供するべく動作可能である、共振器と、を含むものとして要約することができる。
マイクロ波送信ラインは、マイクロストリップ送信ライン、ストリップライン送信ライン、同軸送信ライン、及びコプレーナ導波路送信ラインのうちの１つであってよい。信号ソースは、低周波数及びＤＣ信号のうちの少なくとも１つを提供するべく動作可能であってよい。１つ又は複数の電子フィルタは、低域通過フィルタ、ノッチフィルタ、及び帯域通過フィルタのうちの１つであってよい。
第１及び第２超伝導共振器は、３つ以上の超伝導共振器のアレイのメンバであってよい。第１及び第２超伝導共振器は、マイクロ波送信ラインに容量的に通信自在に結合することができる。
超伝導集積回路は、第１及び第２超伝導共振器のうちの少なくとも１つのもの内における、電気短絡、電気開路、及び予想されていない抵抗値のうちの少なくとも１つのものの存在を識別するべく、極低温よりも高い温度において動作可能であってよい。
超伝導集積回路は、マイクロ波送信ラインと、信号ソースと、電子フィルタと、温度の範囲内において超伝導性を有する超伝導共振器ボディを有する超伝導共振器であって、超伝導共振器は、マイクロ波送信ラインに通信自在に結合されており、超伝導共振器ボディは、電子フィルタにより、信号ソースに通信自在に結合されている、共振器と、超伝導共振器に通信自在に結合された超伝導装置であって、電子フィルタを含む第１信号経路により、信号ソースから少なくともＤＣバイアスを含むプログラミング信号を受け取るべく動作可能である超伝導装置と、を含むものとして要約することができる。
マイクロ波送信ラインは、マイクロストリップ送信ライン、ストリップライン送信ライン、同軸送信ライン、及びコプレーナ導波路送信ラインのうちの１つであってよい。信号ソースは、低周波数及びＤＣ信号のうちの少なくとも１つを提供するべく動作可能であってよい。電子フィルタは、低域通過フィルタ、ノッチフィルタ、及び帯域通過フィルタのうちの１つである。
超伝導共振器は、２つ以上の超伝導共振器のアレイのメンバであってよい。超伝導共振器は、マイクロ波送信ラインに容量的に通信自在に結合することができる。超伝導共振器ボディは、電子フィルタにより、信号ソースにガルバニックな方式で通信自在に結合することができる。超伝導装置は、超伝導共振器にガルバニックな方式で通信自在に結合することができる。超伝導装置は、超伝導共振器に誘導的に通信自在に結合することができる。
超伝導装置は、温度の範囲内において超伝導性を有する材料のループを含んでいてもよく、この場合に、材料のループは、複合ジョセフソン接合（ＣＪＪ）によって中断されている。低周波数バイアスアドレスラインは、フラックスバイアスを超伝導装置の複合ジョセフソン接合に提供するべく動作可能であってよい。
超伝導装置は、超伝導フラックス保存装置であってよい。超伝導フラックス保存装置は、デジタル－アナログコンバータ（ＤＡＣ）を含むことができる。
プログラミング信号は、マイクロ波送信ラインを含む第２信号経路による高周波数信号を更に含むことができる。
上述の実装のいくつかにおいて、超伝導集積回路は、装置を動的に隔離するべく動作可能であるスイッチを更に含むことができる。スイッチは、直列において超伝導的に電気的に通信自在に結合された複数のカスケード要素を有していてもよく、この場合に、複数のカスケード要素のそれぞれのカスケード要素は、第１アーム内において直列において超伝導的に電気的に通信自在に結合された個々の第１の複数のＮ個の超電導量子干渉装置（ＳＱＵＩＤ：Superconducting Quantum Interference Device）であって、第１の複数のＳＱＵＩＤのそれぞれのＳＱＵＩＤは、少なくとも１つのジョセフソン接合を有する、ＳＱＵＩＤと、個々のマッチングコンデンサと、マッチングコンデンサとの関係において第１アームの反対側である、第２アーム内において直列において超伝導的に電気的に通信自在に結合された個々の第２の複数のＭ個のＳＱＵＩＤであって、第２の複数のＳＱＵＩＤのそれぞれのＳＱＵＩＤは、少なくとも１つのジョセフソン接合を有する、ＳＱＵＩＤと、を有する。
いくつかの実装において、第１の複数のＮ個のＳＱＵＩＤのうちのＳＱＵＩＤの合計数Ｎは、第２の複数のＭ個ＳＱＵＩＤのうちのＳＱＵＩＤの合計数Ｍに等しい。
スイッチは、フラックスバイアスラインと、フラックスバイアスラインに沿った少なくとも１つのフィルタリング要素であって、スイッチが動作速度において動作するようにするべく動作可能であるフィルタリング要素と、を更に含むことができる。少なくとも１つのフィルタリング要素は、受動型フィルタリング要素、誘導チョーク、及び力学インダクタからなる群から選択することができる。
図面のいくつかの図の簡単な説明
図面において、同一の参照符号は、類似の要素又は行為を識別している。図面中の要素のサイズ及び相対的な位置は、必ずしも、正確な縮尺で描画されてはいない。例えば、様々な要素の形状及び角度は、必ずしも、正確な縮尺で描画されてはおらず、且つ、これらの要素のいくつかは、図面の可読性を改善するべく、任意に拡大及び位置決めされている。更には、描画されている要素の特定の形状は、必ずしも、特定の要素の実際の形状に関するなんらかの情報を伝達することを意図したものではなく、且つ、単に、図面における認識の容易性を目的として選択されたものである。
本開示による、超伝導回路へのマイクロ波経路の例示用の一実装を示す概略図である。 本開示による、超伝導回路へのマイクロ波経路の別の例示用の実装を示す概略図である。 本開示による、超伝導半波共振器及び送信ラインを含む、超伝導回路の例示用の一実装の一部分の概略レイアウトである。 図３Ａの超伝導半波共振器の結合領域のズームである。 本開示による、超伝導集中素子共振器及び送信ラインを含む、超伝導回路の例示用の一実装の一部分の概略レイアウトである。 図４Ａの超伝導集中素子共振器の結合領域の拡大図である。 本開示による、超伝導集中素子共振器及び送信ラインを含む、超伝導回路の例示用の一実装の一部分の断面である。 本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）を含む、超伝導回路の例示用の一実装を示す概略図である。 本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）を含む、超伝導回路の別の例示用の実装を示す概略図である。 本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）のペアを含む、超伝導回路の例示用の一実装を示す概略図である。 本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）を含む、超伝導回路の別の例示用の実装を示す概略図である。 本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）と、送信ラインに誘導的に結合された共振器と、を含む、超伝導回路の例示用の一実装を示す概略図である。 本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）と、送信ラインに誘導的に結合された共振器と、を含む、超伝導回路の別の例示用の実装を示す概略図である。 本開示による、超伝導ＤＡＣをプログラミングする例示用の方法を示すフローチャートである。 本開示による、単一フラックス量子のローディングのための例示用の時系列を示す概略プロットある。時間の関数として、アドレス信号電流のプロットを示すグラフである。 本開示による、単一フラックス量子のローディングのための例示用の時系列を示す概略プロットある。時間の関数として、パワー信号電流のプロットを示すグラフである。 本開示による、単一フラックス量子のローディングのための例示用の時系列を示す概略プロットある。時間の関数として、超伝導ＤＡＣの複合ジョセフソン接合（ＣＪＪ）ループ内の永久電流のプロットを示すグラフである。 本システム、装置、及び方法による、デジタルコンピュータ及びアナログコンピュータを含む、例示用の演算システムの概略図である。 本開示による、超伝導回路の例示用の一実装を示す概略図である。 本開示による、超伝導回路の別の例示用の実装を示す概略図である。 本開示による、共振器のアレイを含む、超伝導回路の例示用の一実装を示す概略図である。 本開示による、スイッチを含む、超伝導回路の例示用の一実装を示す概略図である。 本開示による、Ｎ個のカスケード要素を有する、送信ラインレイアウトの例示用の一実装の概略図である。 本開示による、単一カスケード要素の例示用の一実装の概略図である。
詳細な説明
序文
以下の説明には、様々な開示されている実装及び実施形態の十分な理解を提供するべく、いくつかの特定の詳細が含まれている。但し、当業者は、実施形態が、これらの特定の詳細のうちの１つ又は複数を伴うことなしに、或いは、その他の方法、コンポーネント、材料などを伴って、実施されうることを認識するであろう。その他の例において、超伝導装置及び集積超伝導回路と関連する周知の構造は、本方法の実装又は実施形態の説明を不必要に曖昧にすることを回避するべく、詳細に図示又は記述されてはいない。本明細書及び添付の請求項の全体を通じて、「要素（element）」及び「要素（elements）」という用語は、限定を伴うことなしに、超伝導回路及び集積超伝導回路と関連する、すべてのこのような構造、システム、及び装置を包含するべく使用されている。
文脈が、そうではない旨を必要としていない限り、本明細書及び添付の請求項の全体を通じて、「有する（comprise）」という用語は、「含む（including）」と同義であり、且つ、包含的又はオープンエンド型である（即ち、更なる、記述されてはいない要素又は行為を排除するものではない）。
「一実施形態（one embodiment）」、「実施形態（an embodiment）」、「別の実施形態（another embodiment）」、「一例（one example）」、「例（an example）」、「別の例（another example）」、「一実装（one implementation）」、「別の実装（another implementation）」、或いは、これらに類似したものに対する本明細書の全体を通じた参照は、その実施形態、例、又は実装との関連において記述されている特定の対象の特徴、構造、又は特性が、少なくとも１つの実施形態、例、又は実装において含まれていることを意味している。従って、本明細書の全体を通じた様々な場所における、「一実施形態において（in one embodiment）」、「実施形態において（in an embodiment）」、「別の実施形態（another embodiment）」というフレーズ、或いは、これらに類似したもの、の出現は、必ずしも、そのすべてが、同一の実施形態、例、又は実装を参照しているものではない。更には、特定の特徴、構造、又は特性は、１つ又は複数の実施形態、例、又は実装において任意の適切な方式により、組み合わせることができる。
本明細書及び添付の請求項において使用されている、「１つの（a）」、「１つの（an）」、及び「その（the）」という単数形は、文脈がそうではないことを明瞭に命じていない限り、複数の対象物を含むことに留意されたい。従って、例えば、「超伝導共振器（a superconducting resonator）」を含む読み出しシステムに対する参照は、単一の超伝導共振器又は２つ以上の超伝導共振器を含む。また、「又は（or）」という用語は、一般に、文脈がそうではないことを明瞭に命じていない限り、「及び／又は（and/or）」を含む、その意味において、利用されていることにも留意されたい。
本明細書において提供されている見出しは、利便を目的としたものに過ぎず、且つ、実施形態の範囲又は意味を解釈するものではない。
超伝導フラックス保存装置
超伝導フラックス保存装置は、本出願においては、超伝導デジタル－アナログコンバータ（ＤＡＣ）又はフラックスＤＡＣとも呼称されている。
単一の又は少量のキュービットは、室温の電子回路によって駆動されている専用のアナログラインにより、正確に制御されうる一方で、単一のチップ上における数ダース超のキュービットの統合は、好ましくは、オンチップ制御回路を使用することにより、実装することができる。超伝導キュービット及びカプラを含む量子プロセッサの一実装においては、６つの制御パラメータ／キュービットと、１つの制御パラメータ／カプラと、が存在しうる。制御パラメータの少なくともいくつかを実現するべく、静的なフラックスバイアスを超伝導ループに選択的に印加することができる。フラックスバイアスの望ましい値は、室温において生成される信号を搬送する、相対的に少ない数の制御ラインを使用することにより、制御装置内にプログラミングすることができる。
いくつかの実装において、制御装置は、永久メモリ及びデジタル－アナログ変換の機能を組み合わせることが可能であり、これらは、本出願において、フラックスＤＡＣと呼称されている。例示用の一実装において、それぞれのフラックスＤＡＣは、約１０μｍのサイズを有する。それらのいくつかを単一のキュービットに装着するようにすることにより、下部境界をキュービットサイズにおいて設定することが可能であり、且つ、可能なキュービット形状、ハードウェアグラフトポロジー、及びプロセッサアーキテクチャに対して影響を及ぼすことができる。
フラックスＤＡＣのＸＹＺアドレス指定
量子プロセッサの例示用の一実装において、５１２個のキュービット及び関連する結合装置は、４６０８個のフラックスＤＡＣにより、制御することができる。ＸＹＺアドレス指定方式は、５６個のラインのみを使用することにより、量子プロセッサを制御することができる。プロセッサは、タイルの８×８アレイとして構成することが可能であり、この場合に、それぞれのタイルは、７２個のフラックスＤＡＣを有する。それぞれのタイルのフラックスＤＡＣは、個々の３－ＤＡＣプラケットとして構成することができる。３つのライン（本出願において、ＡＤＤＲラインと呼称されている）うちの１つを使用することにより、３－ＤＡＣプラケット内の３つのＤＡＣのそれぞれの組の１つを選択することが可能であり、この場合に、１５個のＡＤＤＲライン及び５個のＴＲＩＧラインを使用している構成においては、タイル内のＤＡＣをアドレス指定するべく、すべての３つが、別のライン（本出願においては、ＴＲＩＧラインと呼称されている）を共有している。タイルの８×８のアレイは、１６個のドメイン（本出願においては、ＰＷＲドメインと呼称されている）に分割することが可能であり、且つ、４６０８個のフラックスＤＡＣが、合計で３０個のＡＤＤＲライン、１０個のＴＲＩＧライン、及び１６個のＰＷＲラインを使用することにより、アドレス指定されうるように、構成することができる。例えば、Bunyk P. et al.,“ARCHITECTURAL CONSIDERATIONS IN THE DESIGN OF A SUPERCONDUCTING QUANTUM ANNEALING PROCESSOR”, arXiv:1401.5504v1, 21 January 2014を参照されたい。
上述のＤＡＣアドレス指定方式の欠点は、実装が多数のワイヤ及び超伝導低域通過フィルタを含む可能性があり、この結果、製造に費用を所要しうる、障害に脆弱でありうる、且つ、内部フィルタ加熱からの高エネルギーフォトンのソースとなりうる、という点にありうる。いくつかの実装において、ワイヤは、ツイストペアであり、且つ、低域通過フィルタは、カスタムメイドの超伝導低域通過フィルタである。本出願において記述されているシステム及び方法は、相対的に大きな帯域幅及び低減された複雑さを提供しうる同軸ケーブルにより、ワイヤを置換することを含む。相対的に大きな帯域幅の利益は、プロセッサ入出力（Ｉ／Ｏ）速度の改善でありうる。
超伝導共振器
高帯域幅ラインが、プロセッサとの通信のために利用可能である際には、高帯域幅ラインを適切なオンチップ要素に結合することにより、帯域幅の相対的に効率的な使用を実現することができる。高帯域幅送信ラインに結合するのに適した例示用のオンチップ要素は、超伝導共振器である。超伝導共振器を使用する利点の１つは、ＦＭＲＲ又は力学インダクタンス検出器（ＫＩＤ：Kinetic-Inductance Detector）と同様に、これらの装置が、周波数ドメイン多重化と適合しうる、という点にある。共振器のアレイは、それぞれの共振器の共振周波数をチューニングすることにより、周波数ドメイン多重化を使用して単一の送信ラインに結合することができる。共振周波数は、例えば、共振器の長さを調節することにより、或いは、更なる静電容量を追加することにより、チューニングすることができる。一実装において、共振器は、半波超伝導共振器である。共振器がその共振周波数の近傍において駆動された際に、マイクロ波電流を励起することができる。共振器のアレイ内の共振器の組に対応するトーンの組を選択的に送信することにより、アドレス指定を実現することができる。
分散型超伝導共振器
超伝導共振器の一実装は、分散型超伝導共振器である。分散型超伝導共振器の一例は、半波長（λ／２）共振器である。半波長共振器は、一般に、別の装置に結合するために十分な使用可能配線長を提供することができる。半波長共振器の欠点の１つは、基本共振周波数の整数倍における調波の存在が、超伝導共振器のアレイを１つのオクターブの帯域幅に制約しうる、という点にありうる。
更なる欠点は、ピーク値が装置の中心において発生する状態において、電流分布が、配線長に沿って正弦波状に変化しうる、という点にありうる。電流の変動を軽減するための１つの方式は、例えば、電流の変動が、例えば、ピーク値の９０％内に留まる、セクションなどの、共振器の長さの１つのセクションのみを使用する、というものである。別の方式は、共振器の長さに沿って結合された装置に対する共振器の結合の強度を変化させる、というものである。更に別の方式は、共振器電流分布について補償するべく、交差している共振器の駆動振幅を調節する、というものである。後者の方式は、例えば、後述するＸＹアドレス指定方式において使用することができる。いくつかの実装において、共振器は、個々に動作している。いくつかの実装において、共振器は、共振器のグループとして動作している。
分散型超伝導共振器の別の例は、４分の１波長（λ／４）共振器である。４分の１波長共振器のピーク電流は、共振器の一端におけるものである。共振器のボディに沿った電流の変動は、共振器の長さの１つのセクション、具体的には、電流が、例えば、ピーク値の９０％以内である、端部における、或いは、その近傍における、セクション、のみを使用することにより、軽減することができる。
集中素子共振器
超伝導共振器の別の実装は、集中素子共振器である。集中素子共振器の利点の１つは、電流分布が集中素子共振器の誘導部分に沿って実質的に均一でありうる、という点にある。更には、集中素子共振器は、コンパクトになることが可能であり、且つ、少なくともいくつかの実装において、１オクターブの帯域幅に制約されてはいない。例示用の一実装において、集中素子共振器は、５ＧＨｚ～１５ＧＨｚにおいて動作することが可能であり、且つ、１０ＧＨｚの帯域幅をもたらしうる。
共振器多重化型のプログラミングシステムの実現可能な電子的帯域幅（本出願においては、システム帯域幅とも呼称されている）の利用に影響を及ぼしうる、いくつかの制約が存在している。同一又は類似の制約は、集中素子共振器以外の超伝導共振器の実装のシステム帯域幅にも影響を及ぼしうる。
第１に、システム帯域幅は、クロストークによって制約されうる。共振が、クロストークを低減するべく、相互に離隔している、いくつかの実装において、効果的なシステム帯域幅が、およそ３０％だけ、制限されうる。間隔は、数ライン幅であってよい。例示用の一実装において、システム帯域幅は、４～８ＧＨｚであり、且つ、共振器当たりの帯域幅は、システム帯域幅内において共振周波数においてセンタリングされた約３０ＭＨｚである。
第２に、層厚さの変動などの、製造における変動が、いくつかの実装において、およそ１０％だけ、共振周波数をシフトさせうる。
第３に、共振器及び関連する配線のレイアウトが、共振器間周波数シフトを生成しうる。いくつかの実装において、共振器ボディは、共振器間周波数シフトを低減するべく、単一配線層内においてルーティングされている。ビアが使用されている、いくつかの実装においては、共振器のアレイは、共振器長さにおける微分変化（differential changes）、共振器間周波数シフト、及び汚染電子クロストークを回避するべく又は少なくとも低減するべく、アレイ内のすべての共振器について、共振器長さに沿ったほぼ同一の分布を伴って、同一数のビアを使用することができる。
第４に、相対的に高い周波数共振器は、相対的に低い周波数共振器よりも短くすることが可能であり、且つ、いくつかの例においては、共振器のアレイが、ＤＡＣアドレス指定のために使用されている、プロセッサの幅にわたって延在するには、過剰に短くなりうる。この制約は、いくつかの実装においては、コンデンサのフットプリントを低減するべく、共振器内の平行プレートコンデンサの製造において、薄い誘電体層を使用することにより、軽減することができる。例えば、２０１８年４月２０日付けで出願された、「SYSTEMS AND METHODS FOR FABRICATION OF SUPERCONDUCTING DEVICES」という名称の米国仮特許出願第６２／６６０，７１９号を参照されたい。
いくつかの実装においては、３つ以下の層を使用することにより、プロセッサファブリック内において高度な隔離を有するマイクロ波信号をルーティングするべく、力学インダクタンス送信ラインが使用されている。例えば、２０１８年１月３１日付けで出願された、「SYSTEMS AND METHODS FOR FABRICATION OF SUPERCONDUCTING INTEGRATED CIRCUITS」という名称の国際特許出願第ＷＯ２０１８ＵＳ０１６２３７号を参照されたい。
高帯域幅ライン
図１は、本開示による、超伝導回路へのマイクロ波経路１００の例示用の一実装を示す概略図である。マイクロ波経路１００は、極低温冷凍システム内において位置決めされており、且つ、蒸留器１０２とサンプルホルダ１０４の間において延在している。極低温冷凍システムは、蒸留器１０２と、サンプルホルダ１０４と、混合チャンバ１０６と、を含む。マイクロ波経路１００は、極低温冷凍システムを通じたマイクロ波経路である。蒸留器１０２、サンプルホルダ１０４、及び混合チャンバ１０６は、マイクロ波経路１００用のコンテキストを提供するべく、図１においては、破線で示されている。
サンプルホルダ１０４は、超伝導回路を格納又は保持することができる。いくつかの実装において、超伝導回路は、集積超伝導回路である。いくつかの実装において、集積超伝導回路は、量子プロセッサを含む。いくつかの実装において、量子プロセッサは、複数の超伝導フラックスキュービットを含む。例えば、２００９年９月３日付けで出願された（国際特許出願公開第ＷＯ２０１０／０２８１８３Ａ２号として公開された）、「SYSTEMS, METHODS AND APPARATUS FOR ACTIVE COMPENSATION OF QUANTUM PROCESSOR ELEMENTS」という名称の国際特許出願第ＰＣＴ／ＵＳ２００９／０５５９３９号を参照されたい。
マイクロ波経路１００は、混合チャンバ１０６を横断している。マイクロ波経路１００は、蒸留器１０２と混合チャンバ１０６の間において、超伝導同軸ケーブル１０８を含む。いくつかの実装において、超伝導ケーブル１０８は、超伝導ＮｂＴｉ同軸ケーブルである。
マイクロ波経路１００は、動作帯域用の、帯域通過フィルタ１１０、パウダーフィルタ１１２、及びスイッチ１１４を含む。いくつかの実装において、パウダーフィルタ１１２は、超伝導パウダーフィルタである。帯域通過フィルタ１１０は、同軸ケーブル１１６により、パウダーフィルタ１１２に通信自在に結合されている。いくつかの実装において、帯域通過フィルタ１１０は、６０ＧＨｚ未満の周波数の９０ｄＢ超の範囲外帯域抑圧を有する、ＧＨｚ帯域通過フィルタである。帯域通過フィルタ１１０及びパウダーフィルタ１１２は、組合せにおいて、マイクロ波経路１００上の信号のフィルタリングを少なくとも部分的に判定することができる。帯域通過フィルタ１１０及びパウダーフィルタ１１２の一方又は両方の使用は、いくつかの実装において、任意選択であってよい。フィルタを含む理由の１つは、量子プロセッサ内における装置などの、プログラミング装置のために使用される高帯域幅ライン上のノイズを低減する、というものである。
ほぼ４Ｋの温度において動作するいくつかの実装において、スイッチ１１４は、ＣＭＯＳスイッチである。約４Ｋの温度において動作するその他の実装において、スイッチ１１４は、例えば、クライオトロンなどの、超伝導スイッチである。約１０ｍＫの温度において動作するいくつかの実装において、スイッチ１１４は、例えば、クライオトロンなどの、超伝導スイッチである。更にその他の実装において、スイッチ１１４は、図１１、図１２、及び図１３を参照して本出願において記述されている広帯域スイッチである。図１１、図１２、及び図１３の広帯域スイッチについては、２０１９年４月２９日付で出願された、「DYNAMICAL ISOLATION OF A CRYOGENIC PROCESSOR」という名称の米国特許出願第１６／３９７，７９０号において更に記述されている。
いくつかの実装において、同軸ケーブル１１６は、銅同軸ケーブルである。パウダーフィルタ１１２は、同軸ケーブル１１８により、スイッチ１１４に通信自在に結合される。いくつかの実装において、同軸ケーブル１１８は、銅同軸ケーブルである。スイッチ１１４は、同軸ケーブル１２０により、サンプルホルダ１０４に通信自在に結合される。いくつかの実装において、同軸ケーブル１２０は、銅同軸ケーブルである。
図２は、本開示による、超伝導回路へのマイクロ波経路の別の例示用の実装を示す概略図である。マイクロ波経路２００は、極低温冷凍システム内において位置決めされており、且つ、蒸留器２０２とサンプルホルダ２０４の間において延在している。極低温冷凍システムは、蒸留器２０２と、サンプルホルダ２０４と、混合チャンバ２０６と、を含む。マイクロ波経路２００は、極低温冷凍システムを通じたマイクロ波経路である。蒸留器２０２、サンプルホルダ２０４、及び混合チャンバ２０６は、マイクロ波経路２００用のコンテキストを提供するべく、図２においては、破線として示されている。
サンプルホルダ２０４は、超伝導回路を格納又は保持することができる。いくつかの実装において、超伝導回路は、集積超伝導回路である。集積超伝導回路は、１つ又は複数のその他の超伝導プロセッサ又は装置を有する、量子プロセッサを有していてもよく、又は、含んでいてもよく、或いは、量子プロセッサから構成されていてもよい。いくつかの実装において、量子プロセッサは、複数の超伝導フラックスキュービットを含む。
マイクロ波経路２００は、混合チャンバ２０６を横断している。マイクロ波経路２００は、蒸留器２０２と混合チャンバ２０６の間において、同軸ケーブル２０８を含む。いくつかの実装において、同軸ケーブル１０８は、超伝導同軸ケーブルである。いくつかの実装において、同軸ケーブルは、ステンレス鋼同軸ケーブルである。
マイクロ波経路２００は、帯域通過フィルタ２１０と、スイッチ２１２と、を含む。帯域通過フィルタ２１０は、同軸ケーブル２１４により、スイッチ２１２に通信自在に結合されている。いくつかの実装において、帯域通過フィルタ２１０は、６０ＧＨｚ未満の周波数の９０ｄＢ超の範囲外帯域抑圧を有する、ＧＨｚ帯域通過フィルタである。いくつかの実装において、同軸ケーブル２１４は、銅同軸ケーブルである。スイッチ２１２は、同軸ケーブル２１６により、サンプルホルダ２０４に通信自在に結合されている。いくつかの実装において、同軸ケーブル２１６は、銅同軸ケーブルである。
約４Ｋの温度において動作する、いくつかの実装において、スイッチ２１２は、ＣＭＯＳスイッチである。約４Ｋの温度において動作するその他の実装において、スイッチ２１２は、例えば、クライオトロンなどの、超伝導スイッチである。約１０ｍＫの温度において動作するいくつかの実装において、スイッチ２１２は、例えば、クライオトロンなどの、超伝導スイッチである。
例示用の集中素子共振器
図３Ａは、本開示による、超伝導半波共振器３０２及び送信ライン３０４を含む、超伝導回路３００の例示用の一実装の一部分の概略レイアウトである。例えば、超伝導半波共振器３０２は、マイクロストリップ共振器、コプレーナ導波路（ＣＰＷ：Coplanar Waveguide）共振器、或いは、集中素子共振器であってよい。例えば、送信ライン３０４は、マイクロストリップ送信ライン、ＣＰＷ送信ライン、或いは、同軸送信ラインであってよい。
超伝導半波共振器３０２は、共振器ボディ３０６を含む。図３Ａは、共振器ボディ３０６の一部分を示す。一実装において、共振器ボディ３０６は、長さが７ｍｍである。
（図３Ａにおいて、ハッチングによって示されている）領域３０８は、電流が、最大電流の適切な閾値内である、領域である。いくつかの実装において、適切な閾値は、最大電流の９０％である。いくつかの実装において、ＤＡＣへの結合のために使用されてはいない共振器ボディ３０６の長さは、例えば、超伝導半波共振器３０２のコンパクトさを向上させるべく、蛇行状の形状においてルーティングされている。
図３Ｂは、図３Ａの超伝導半波共振器３０２の結合領域３１０の拡大図である。超伝導半波共振器３０２は、配線３１２と、結合コンデンサ３１４と、を含む。いくつかの実装において、結合コンデンサ３１４は、平行プレートコンデンサである。いくつかの実装において、結合コンデンサ３１４は、平行プレートコンデンサ内の誘電体のために、薄膜金属酸化物層を含む。例えば、２０１８年４月２０日付けで出願された、「SYSTEMS AND METHODS FOR FABRICATION OF SUPERCONDUCTING DEVICES」という名称の米国仮特許出願第６２／６６０，７１９号を参照されたい。一実装において、結合コンデンサ３１４は、３０μｍ×２０μｍの寸法を有する。
超伝導回路３００は、例えば、送信ライン３０４と結合コンデンサ３１４の下部コンデンサプレート（図３Ｂには、図示されていない）の間において超伝導通信結合を提供するべく、ビア３１６を含む。
超伝導半波共振器３０２は、（図３Ａ及び図３Ｂには示されていない）他端において、接地に対する対称的な結合を有しうる（本出願においては、電気接地とも呼称されている）。いくつかの実装において、配線３１２及び／又は送信ライン３０４は、１μｍの二酸化ケイ素（ＳｉＯ２）の誘電体上において、２μｍのラインを含んでおり、これは、５０Ωに近いインピーダンスを提供しうる。
一実装において、超伝導半波共振器３０２は、約３５ＭＨｚの帯域幅を伴って、９．５８ＧＨｚにおいて共振を有する。
図４Ａは、本開示による、超伝導集中素子共振器４０２及び送信ライン４０４を含む超伝導回路４００ａの例示用の一実装の一部分の概略レイアウトである。超伝導集中素子共振器４０２は、共振器ボディ４０６を含む。
（図４Ａにおいて、ハッチングによって示されている）領域４０８は、電流が、最大電流の適切な閾値内である、領域である。いくつかの実装において、適切な閾値は、最大電流の９０％である。
図４Ｂは、図４Ａの超伝導集中素子共振器４０２の結合領域４１０の拡大図である。超伝導集中素子共振器４０２は、配線４１２と、結合コンデンサ４１４と、シャントコンデンサ４１６と、を含む。いくつかの実装において、結合コンデンサ４１４は、平行プレートコンデンサである。いくつかの実装において、結合コンデンサ４１４は、平行プレートコンデンサ内の誘電体のために、薄膜金属酸化物層を含む。一実装において、結合コンデンサ４１４は、３０μｍ×３０μｍの寸法を有する。一実装において、シャントコンデンサ４１６は、１００μｍ×１２０μｍの寸法を有する。
超伝導集中素子共振器３０２は、他端において、接地に対する対称的な結合を有することができる。いくつかの実装において、配線４１２及び／又は送信ライン４０４は、１μｍの二酸化ケイ素（ＳｉＯ２）の誘電体上において、２μｍのラインを含んでおり、これは、５０Ωに近いインピーダンスを提供しうる。
一実装において、超伝導集中素子共振器４０２は、約３０ＭＨｚの帯域幅を伴って、９．６２ＧＨｚにおいて共振を有する。
図４Ｃは、本開示による、超伝導集中素子共振器４１８及び送信ライン４２０を含む、超伝導回路４００ｃの例示用の一実装の一部分の断面の概略図である。
超伝導回路４００ｃは、多層超伝導集積回路内において実装されている。送信ライン４２０は、接地プレート４２２に結合されている。送信ライン４２０は、超伝導ビア４２４及び超伝導配線４２６を介して、（図４Ｂの結合コンデンサ４１４などの）結合コンデンサの下部プレート４２８に超伝導的に通信自在に結合されている。
結合コンデンサの上部プレート４３０は、共振器ボディ４３２に、且つ、超伝導集中素子共振器４１８を接地プレート４３６に結合するコンデンサの上部プレート４３４に、超伝導的に通信自在に結合されている。
共振器アドレス指定型のＤＡＣ
超伝導デジタル－アナログコンバータ（ＤＡＣ）の共振器アドレス指定は、ラッチングを実行するべく、動作の際に、ＤＡＣを使用することができる。共振器アドレス指定は、本出願においては、ＤＡＣの共振器ローディングとも呼称されている。共振器は、ＤＡＣと統合することができると共に、例えば、ＡＤＤＲライン及び／又はＴＲＩＧラインを置換するべく、使用することができる。
超伝導ＤＡＣは、フラックスメモリ又はフラックス保存装置である。ＤＡＣは、デジタル量のフラックスをアナログ装置内において保存されるフラックスに変換することができる。
いくつかの実装において、ＤＡＣは、温度の範囲内において超伝導性を有する材料のループを含んでおり、この場合に、ループは、１つ又は複数のジョセフソン接合によって中断されている。一実装において、ＤＡＣは、ｒｆ－ＳＱＵＩＤであり、且つ、単一ジョセフソン接合によって中断された超伝導ループを含む。別の実装において、ＤＡＣは、複合ジョセフソン接合（ＣＪＪ）によって中断された超伝導ループである。ＤＡＣのＣＪＪループは、磁束用の加算要素として振る舞うことができる。ループは、ワイヤ（例えば、ツイストペア）によって提供されたＤＣ電流を共振器によって誘発された電流と組み合わせることができる。いくつかの実装において、ワイヤは、グローバルに共有されており、即ち、プロセッサ内のすべてのＤＡＣによって共有されており、且つ、ワイヤは、グローバルなバイアス信号を提供することができる。
フラックスをＤＡＣ内において保存することは、フラックスをＤＡＣのＣＪＪループに追加することと、ＤＡＣのＣＪＪループ内のフラックスをＤＡＣの保存ループ内に（即ち、ＤＡＣの超伝導ループ内に）移動させることと、を含む。フラックスは、１つ又は複数の制御信号又はバイアスを使用してＣＪＪ内のジョセフソン接合を抑圧することにより、超伝導ＤＡＣのＣＪＪループに追加することができる。フラックスは、１つ又は複数の制御信号又はバイアスを使用してＣＪＪループ内の別のジョセフソン接合を抑圧することにより、ＤＡＣ保存ループ内に移動させることができる。複数のフラックス量子をＣＪＪループを使用して実装された超伝導ＤＡＣ内において保存することができる。
例えば、集積回路内の超伝導装置を制御するべく動作するフラックスＤＡＣの説明については、Johnson M.W. et al.“A scalable control system for a superconducting adiabatic quantum optimization processor”, arXiv:0907.3757v2, 24 March 2010を参照されたい。
共振器のアレイは、アドレス指定を可能にするべく、グローバルバイアス信号と組み合わせられうる１つ又は複数の信号を提供するために使用することができる。
図５Ａは、本開示による、共振器アドレス指定型のＤＡＣ５０２を含む、超伝導回路５００ａの例示用の一実装を示す概略図である。
超伝導回路５００ａ内において、共振器アドレス指定型のＤＡＣ５０２は、温度の範囲内において超伝導性を有する材料のループ５０４と、ＣＪＪ５０６と、を含む。ＣＪＪ５０６は、それぞれが、それぞれ、ジョセフソン接合５０８及び５１０である、ジョセフソン接合によって中断された、２つの並列電流経路を含む。
超伝導回路５００ａは、共振器５１２と、送信ライン５１４と、グローバルフラックスバイアスライン５１６－１によってグローバルフラックスバイアスを提供するべく動作可能であるインターフェイス５１６と、を更に含む。共振器５１２は、結合コンデンサ５１８及び５２０と、共振器アドレス指定型のＤＡＣ５０２に対する誘導インターフェイス５２２と、任意選択のシャントコンデンサ５２４と、を含む。「誘導インターフェイス」という用語は、本出願においては、結合インダクタンスとも呼称されている。結合インダクタンス５２２は、例えば、共振器５１２及び共振器アドレス指定型のＤＡＣ５０２を通信自在に誘導的に結合している。
超伝導回路５００ａは、電流バイアスを共振器アドレス指定型のＤＡＣ５０２に提供するべく動作可能である電流バイアスライン５２６を更に含む。
いくつかの実装において、複数の共振器は、単一のＤＡＣのＣＪＪループに結合されている。図５Ｂは、本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）５０２を含む、超伝導回路５００ｂの別の例示用の実装を示す概略図である。
図５Ｂにおいては、図５Ａにおいて使用されている同一の参照符号が、同一又は類似の要素を表記するべく、図５Ｂにおいて使用されている。図５Ｂの実装における所与の要素の複数が存在している例においては、参照符号は、例えば、「ａ」又は「ｂ」などの、添え字を有する。
超伝導回路５００ｂ内において、共振器アドレス指定型のＤＡＣ５０２は、温度の範囲内において超伝導性を有する材料のループ５０４と、ＣＪＪ５０６と、を含む。ＣＪＪ５０６は、それぞれが、それぞれ、ジョセフソン接合５０８及び５１０である、ジョセフソン接合によって中断された、２つの並列電流経路を含む。
超伝導回路５００ｂは、共振器のペア５１２ａ及び５１２ｂと、送信ライン５１４と、グローバルフラックスバイアスライン５１６－１によってグローバルフラックスバイアスを提供するべく動作可能であるインターフェイス５１６と、を更に含む。共振器５１２ａは、結合コンデンサ５１８ａ及び５２０ａと、共振器アドレス指定型のＤＡＣ５０２に対する誘導インターフェイス５２２ａと、図５Ａの任意選択のシャントコンデンサ５２４のような、任意選択のシャントコンデンサ（図５Ｂには、わかりやすさを目的として図示されてはいない）と、を含む。共振器５１２ｂは、結合コンデンサ５１８ｂ及び５２０ｂと、共振器アドレス指定型のＤＡＣ５０２に対する誘導インターフェイス５２２ｂと、図５Ａの任意選択のシャントコンデンサ５２４のような、任意選択のシャントコンデンサ（わかりやすさを目的として、図５Ｂには、図示されていない）と、を含む。
超伝導回路５００ｂは、電流バイアスを共振器アドレス指定型のＤＡＣ５０２に提供するべく動作可能である電流バイアスライン５２６を更に含む。
一実装において、共振器５１２ａ及び５１２ｂは、いずれも、送信ライン５１４に結合されている。別の実装において、共振器５１２ａは、送信ライン５１４に結合されており、且つ、共振器５１２ｂは、（図５Ｂには、示されていない）別の送信ラインに結合されている。
２つの共振器が、同一のＤＡＣのＣＪＪループに結合されている、一例においては、ＤＡＣのプログラミングは、低周波数バイアス信号及び２つのマイクロ波信号が、判定されたアドレスラッチングレベルを超過するべく、肯定的に組み合わせられるようにすることにより、実現することができる。この構成は、例えば、以下のように、ＤＡＣの組用のＸＹアドレス指定方式を構築するべく、使用することができる。第１に、ＤＣ電流バイアスが、本出願においてはパワーライン（ＰＷＲ）と呼称されている、ラインにより、ＤＡＣに印加される。次に、（図５Ａ及び図５Ｂのグローバルフラックスバイアスライン５１６－１などの）グローバル低周波数バイアスアドレスラインが、ＤＡＣのＣＪＪループの組のそれぞれのＤＡＣのＣＪＪループに結合される。次いで、共振器のアレイが、２次元Ｘ－Ｙグリッド内において、プロセッサに跨って、レイアウトされる。選択されたＤＡＣのプログラミングは、ＤＡＣのＣＪＪループの組を事前バイアスし、且つ、選択されたＤＡＣと交差している２つの共振器（本出願においては、アドレス及びトリガ共振器とも呼称されている）を起動することにより、実現することができる。
選択されたＤＡＣは、（それぞれ、周波数ｆｌｏ及びｆｈｉにおける）２つのマイクロ波トーンが、選択されたＤＡＣにおいて、肯定的に加算される際に、プログラミングすることができる。２つのマイクロ波トーンの間の相対位相は、以下の式によって付与される角周波数ωにおいて変化しうる。
ω＝２π（ｆｈｉ－ｆｌｏ）
相対的に高周波数のトーンは、低周波数のトーンとの関係において、（δθ＝ω／ｆｌｏ）ラジアン／サイクルだけ、進みうる。低周波数のトーンが最大値に位置するごとに、高周波数のトーンは、δθの角度だけ、進んでいる可能性がある。角度δθは、最大値が１サイクル内においてビート周波数に接近しうる、最接近を表すことが可能であり、且つ、角度δθは、ビート周波数ωに線形で比例しうることから、相対的に小さなビート周波数ωを選択することが望ましくありうる。その一方で、ビート周波数ωが小さいほど、完全な２π回転を完了させるのに所要する時間が長くなる。
共振器が、τ＝１／（２πΔｆ）の数倍以下において充電される状態に残すことが望ましくありうる。この場合に、Δｆは、帯域幅／トーンである。通常、共振器を充電及び放電するには、τの数倍を所要しうる。プログラミングは、効率的な帯域幅利用を目的として、ほぼ同一のタイムスケールにおいて完了させることができる。これは、ビート周波数を共振器のライン幅に対してマッチングすることが望ましくありうる、ことを示唆している。
これは、ビート周波数は、ほぼ共振器ライン幅にマッチングされるべきである（ω～２πΔｆ）－という、妥当な時間内においてプログラミングを完了させるための基準に結び付く。これは、チャネルの間のクロストークを回避又は少なくとも低減するべく、数ライン幅Δｆだけ、単一アレイ内の共振を分離するべきである、という選好と一貫性を有する。ビート周波数が判定されたら、一般には、判定されたビート周波数と一貫性を有する相対的に高い周波数となるように、共振器周波数を選択することができる。
図５Ｃは、本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）のペア５０２ａ及び５０２ｂを含む、超伝導回路５００ｃの例示用の一実装を示す概略図である。
図５Ｃにおいては、図５Ａにおいて使用されている、同一の参照符号が、同一又は類似の要素を表記するべく、使用されている。図５Ｃの実装における所与の要素の複数が存在している例においては、参照符号は、例えば、「ａ」又は「ｂ」などの、添え字を有する。
超伝導回路５００ｃにおいて、共振器アドレス指定型のＤＡＣ５０２ａは、温度の範囲内において超伝導性を有する材料のループ５０４ａと、ＣＪＪ５０６ａと、を含む。ＣＪＪ５０６ａは、それぞれが、それぞれ、ジョセフソン接合５０８ａ及び５１０ａである、ジョセフソン接合によって中断された、２つの並列電流経路を含む。共振器アドレス指定型のＤＡＣ５０２ｂは、温度の範囲内において超伝導性を有する材料のループ５０４ｂと、ＣＪＪ５０６ｂと、を含む。ＣＪＪ５０６ｂは、それぞれが、それぞれ、ジョセフソン接合５０８ｂ及び５１０ｂである、ジョセフソン接合によって中断された２つの並列電流経路を含む。
超伝導回路５００ｃは、共振器５１２と、送信ライン５１４と、グローバルフラックスバイアスライン５１６－１によってグローバルフラックスバイアスを提供するべく動作可能であるインターフェイス５１６ａ、５１６ｂと、を更に含む。共振器５１２は、結合コンデンサ５１８及び５２０と、共振器アドレス指定型のＤＡＣ５０２ａに対する誘導インターフェイス５２２ａと、共振器アドレス指定型のＤＡＣ５０２ｂに対する誘導インターフェイス５２２ｂと、任意選択のシャントコンデンサ５２４と、を含む。
超伝導回路５００ｃは、電流バイアスを共振器アドレス指定型のＤＡＣ５０２ａに提供するべく動作可能である電流バイアスライン５２６ａと、電流バイアスを共振器アドレス指定型のＤＡＣ５０２ｂに提供するべく動作可能である電流バイアスライン５２６ｂと、を更に含む。
図５Ｃの共振器５１２のボディに沿った電流の変動は、ＤＡＣのＣＪＪループ５０２ａ及び５０２ｂに対する共振器５１２のそれぞれの結合をチューニングすることにより、少なくとも部分的に補償することができる。いくつかの実装において、共振器５１２は、２つ超のＤＡＣのＣＪＪループに結合することが可能であり（図５Ｃには、２つのＤＡＣのＣＪＪループのみが示されている）、且つ、共振器５１２のボディに沿った電流の変動は、個々のＤＡＣのＣＪＪループに対する共振器５１２の結合をチューニングすることにより、少なくとも部分的に補償することができる。
図５Ｄは、本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）５０２を含む、超伝導回路５００ｄの別の例示用の実装を示す概略図である。
図５Ｄの共振器５１２は、ＤＣ－ＳＱＵＩＤ５２８を含む。ＤＣ－ＳＱＵＩＤ５２８は、ジョセフソン接合のペア５３０及び５３２を含む。超伝導回路５００ｄは、インターフェイス５３４を含む。インターフェイス５３４は、例えば、ＤＡＣ又はアナログラインにより、提供することができる。図５Ｄの共振器５１２の共振周波数は、フラックスバイアスをインターフェイス５３４によってＤＣ－ＳＱＵＩＤ５３２に印加することにより、チューニングすることができる。
いくつかの実装において、ジョセフソン接合５３０及び５３２のうちの少なくとも１つのものの臨界電流は、大きさにおいて、共振器５１２内の電流に匹敵している。
結合コンデンサ５１８により、図５Ａ、図５Ｃ、及び図５Ｄの共振器５１２を送信ライン５１４に容量的に通信自在に結合する代わりに、共振器５１２は、誘導結合により、送信ライン５１４に通信自在に結合することができる。例えば、共振器５１２は、共振器５１２のボディの一部分に対する誘導結合により、送信ライン５１４に誘導的に通信自在に結合することができる。
同様に、個々の結合コンデンサにより、図５Ｂの共振器５１２ａ及び５１２ｂのそれぞれを個々の送信ラインに容量的に通信自在に結合する代わりに、共振器５１２ａ及び５１２ｂのうちの少なくとも１つは、共振器のボディの一部分に対する誘導結合により、個々の送信ラインに誘導的に通信自在に結合することもできる。
図５Ｅは、本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）５０２と、送信ライン５１４に誘導的に結合された共振器５１２と、を含む、超伝導回路５００ｅの例示用の一実装を示す概略図である。図５Ｅにおいては、図５Ａにおいて使用されている、同一の参照符号が、同一又は類似の要素を表記するべく、使用されている。
超伝導回路５００ｅは、送信ラインインダクタンス５３６と、マッチングコンデンサ５３８及び５４０と、を含む。マッチングコンデンサ５３８及び５４０は、（例えば、送信ライン５１４のインピーダンスが、ほぼ５０Ωとなるようにするべく）送信ライン５１４のインピーダンスを少なくとも部分的にチューニングすることができる。
共振器５１２は、送信ラインインダクタンス５３６により、送信ライン５１４に誘導的に通信自在に結合することができる。共振器５１２は、１つ又は複数のＤＡＣ又はその他の超伝導装置をアドレス指定するべく、使用することができる。共振器５１２は、共振器アドレス指定型のＤＡＣ５０２に対する誘導インターフェイス５２２を含む第１部分５４２と、別の共振器アドレス指定型のＤＡＣに対する誘導インターフェイス５４６を含む第２部分５４４（図５Ｅには、示されていない）と、を含む。第１部分５４２は、コンデンサ５２０を含み、且つ、第２部分５４４は、コンデンサ５４８を含む。
図５Ｆは、本開示による、共振器アドレス指定型のデジタル－アナログコンバータ（ＤＡＣ）５０２と、送信ライン５１４に誘導的に結合された共振器５１２と、を含む、超伝導回路５００ｆの別の例示用の実装を示す概略図である。図５Ｆにおいては、図５Ａにおいて使用されている、同一の参照符号が、同一又は類似の要素を表記するべく、使用されている。超伝導回路５００ｆは、送信ラインインダクタンス５３６により、共振器５１２を送信ライン５１４に誘導的に通信自在に結合しうる結合インダクタンス５５０を含む。
図６は、本開示による、ＤＡＣをプログラミングする例示用の方法６００を示すフローチャートである。図６は、標準的な３０ＭＨｚラインを使用して単一フラックス量子をＤＡＣ保存ループ内にローディングするべく使用される電流のシーケンスを示している。方法６００は、プログラミングシステムにより、実装することができる。例えば、方法６００は、室温において動作している電子回路内において実装することができる。いくつかの実装において、高周波数トーンの位相及び振幅は、例えば、室温において動作している電子回路により、制御可能である。
方法６００は、行為６０２～６１８を含むが、当業者は、代替実施形態においては、特定の行為が省略されうる及び／又は、更なる行為が追加されうる、ことを理解するであろう。当業者は、図示の行為の順序が、例示を目的として示されているものに過ぎず、且つ、代替実施形態においては、変化しうる、ことを理解するであろう。
方法６００は、例えば、ＤＡＣのプログラミングの開始に応答して、６０２において始まっている。６０４において、共振器アドレス指定型のＤＡＣへの電流ライン内のＤＡＣパワーレベル（図５Ａの共振器アドレス指定型のＤＡＣ５０２などの）を事前較正されたレベル又は定義された較正レベルに上昇させている。６０６において、グローバルアドレスバイアスラインを事前較正されたレベル又は定義された較正レベルに上昇させ、これにより、フラックスバイアスを１つ又は複数の共振器アドレス指定型のＤＡＣに印加している。このレベルは、高周波数マイクロ波パルスが（図５Ａの送信ライン５１４などの）送信ライン及び（図５Ａの共振器５１２などの）共振器によって印加された際に、レベルが、既定の又は定義された上部閾値と交差するようにするべく、較正されている。上部閾値は、上部閾値が、グローバルバイアス及び高周波数マイクロ波パルスを印加及び組み合わせることによって超過された際に、フラックス量子がＣＪＪループ内に追加されるようにするべく、選択されている。
６０８において、例えば、選択された共振器アドレス指定型のＤＡＣへ、などのように、選択された装置に、高周波数ＡＤＤＲ及び／又はＴＲＩＧ（Ｘ及び／又はＹ）マイクロ波パルスを印加している。ＸＹアドレス指定方式において、ＡＤＤＲ（又は、Ｘ）ラインによってＤＡＣに注入されるフラックスバイアスは、組み合わせられたアドレス信号電流（図７を参照されたい）が、ＤＡＣをプログラミングするための閾値を超過するようにするべく必要とされるフラックスの半分であり、且つ、ＴＲＩＧ（又は、Ｙ）ラインによってＤＡＣ内に注入されるフラックスバイアスも、同様に、組み合わせられたアドレス信号電流がＤＡＣをプログラミングするための閾値を超過するようにするべく必要とされるフラックスの半分である。ＤＡＣは、閾値が、組み合わせられたアドレス信号電流内において超過された際にのみ、プログラミングされている（図７Ａ～図７Ｃ及び添付の説明を参照されたい）。本出願において記述されているシステム及び方法は、ａ）十分なフラックスバイアスがグローバルアドレスバイアスラインによって印加される、且つ、ｂ）ＡＤＤＲ（Ｘ）及びＴＲＩＧ（Ｙ）アドレスライン上にパルスが存在している、際に、閾値が超過されるようにしている。
グローバルフラックスバイアスの使用は、少なくとも以下の２つの理由から有益でありうる。第１に、バイアスが、対称性を破壊しており、且つ、上述の方法が、ＤＡＣが「デプログラミング」されるようにする可能性を除去している、或いは、これを少なくとも低減している。第２に、バイアスが、高周波数マイクロ波パルスのパワー要件を低減している。
６１０において、プログラミングシステムは、アドレスラインを降下させる準備が整っているかどうかを判定している。プログラミングシステムが、アドレスラインを降下させる準備が整っていると判定した場合に、方法６００は、６１２に進み、さもなければ、待機を継続する。６１２において、グローバルアドレスバイアスラインレベルを既定の閾値未満に降下させ、これにより、ＤＡＣに印加されるグローバルフラックスバイアスを低減している。既定の下部閾値未満にアドレスラインを降下させることにより、フラックス量子がＤＡＣ保存ループ内に移動するようにしている。
６１４において、プログラミングシステムは、プログラミングが完了したかどうかを判定している。プログラミングシステムが、プログラミングが完了していると判定した場合に、方法６００は、６１６に進み、さもなければ、待機を継続する。６１６において、パワーラインは、その初期レベルに戻している。いくつかの実装において、パワーラインは、ゼロ電流に戻されている。６１８において、アドレスラインをその初期レベルに戻している。いくつかの実装において、アドレスラインは、ゼロ電流に戻されている。
図７Ａ、図７Ｂ、及び図７Ｃは、本開示による単一フラックス量子のローディングにおける例示用の時系列を示すプロットを示すグラフである。図７Ａは、時間の関数としての、組み合わせられたアドレス信号電流７０２のプロットである。組み合わせられたアドレス信号電流７０２は、グローバルバイアス７０４と、高周波数パルス７０６と、を含む。ＤＡＣのＣＪＪループ内への単一フラックス量子のローディングをもたらすべく、組み合わせられたアドレス信号電流が、閾値７０８超に上昇している。
図７Ｂは、時間の関数としての、パワー信号電流７１０のプロットである。時点ｔ０において、パワー信号電流７１０が上昇している。時点ｔ１において、パワー信号電流７１０が上昇している。
再度図７Ａを参照すれば、組み合わせられたアドレス信号電流は、時点ｔ２において閾値７０８を超過している。時点ｔ３において、グローバルバイアス７０４が降下しており、これにより、組み合わせられたアドレス信号電流７０２が降下している。
図７Ｃは、時間の関数としての、ＤＡＣ保存ループ内の永久電流７１２のプロットである。永久電流７１２が、時点ｔ２においてステップダウンし、且つ、時点ｔ３においても、再度ステップダウンしている。時点ｔ３において、永久電流７１２は、既定の下部閾値７１４未満にステップダウンしている。
図７Ｃに示されている例において、ｔ０におけるＤＡＣ永久電流は、ゼロである。ｔ２の後に、永久電流７１２は、ＤＡＣのＣＪＪループに追加された磁束によって誘発された電流を含む。ｔ３において、永久電流７１２は、ＤＡＣのＣＪＪループからＤＡＣ保存ループ内に移動した磁束によって誘発された電流を含む。ｔ４の後に、永久電流７１２は、ＤＡＣ内において保存されている１つ又は複数のフラックス量子によって誘発された電流を含む。
ＤＡＣ内への１つ又は複数のフラックス量子のローディングは、本出願においては、ＤＡＣのプログラミングとも呼称されている。また、ＤＡＣのプログラミングは、ＤＡＣ保存ループから１つ又は複数のフラックス量子を除去することをも含みうる。一実装において、ＤＡＣ保存ループから１つ又は複数のフラックス量子を除去することは、アドレスライン上において信号を反転させることを含む。
プログラミングが、交差している共振器によって完了されうることを保証するべく、２つの更なる制御インターフェイスを含むことができる。２つの更なる制御インターフェイスは、駆動トーンの位相及び振幅を制御するためのものである（本出願においては、共振周波数とも呼称されている）。駆動トーンの位相及び振幅が、ターゲットＤＡＣ用のプログラミングと一貫性を有する状態において調節されうる、範囲を判定するべく、較正を使用することができる。範囲のサイズに応じて、同時に複数の装置をプログラミングすることが可能でありうる。範囲のサイズは、ａ）共振器の長さにわたる電流振幅の変動、及び／又は、ｂ）それぞれの共振器と個々のＣＪＪループの間の結合における均質性の程度、に少なくとも部分的に依存しうる。
超伝導装置用のアドレス指定技術
図８は、共振器アドレス指定型のＤＡＣを含む、本出願において記述されているシステム及び方法を内蔵しうる、デジタルコンピュータ８０２及び量子コンピュータ８０４を含む、少なくとも１つの例示用の実装によるハイブリッド演算システム８００を示している。
デジタルコンピュータ８０２は、ＣＰＵ８０６と、ユーザーインターフェイス要素８０８、８１０、８１２、及び８１４と、ディスク８１６と、コントローラ８１８と、バス８２０と、メモリ８２２と、を有する。メモリ８２２は、モジュール８２４、８２６、８２８、８３０、８３２、及び８３４を有する。
量子コンピュータ８０４は、量子プロセッサ８３６と、読み出し制御システム８３８と、キュービット制御システム８４０と、カプラ制御システム８４２と、を有する。量子コンピュータ８０４は、（図３Ａの超伝導共振器３００などの）超伝導共振器を有するＦＭＲ技術を内蔵することができる。演算システム８００は、図５Ａ～図５Ｆの共振器アドレス指定型のＤＡＣ５０２などの、共振器アドレス指定型のＤＡＣを有することができる。
パワーライン（Ｚ）周波数多重型のフラックスＤＡＣアドレス指定
上述のように、例えば、ＤＡＣなどのフラックス保存装置のような、超伝導装置をアドレス指定するための従来の方式の欠点は、実装が、製造に費用を所要しうる、障害に脆弱でありうる、且つ、内部フィルタ加熱からの高エネルギーフォトンのソースとなりうる、多数のワイヤ及び超伝導低域通過フィルタを含みうる、というものでありうる。いくつかの実装において、ワイヤは、ツイストペアであり、且つ、低域通過フィルタは、カスタムメイドの超伝導低域通過フィルタである。本出願において記述されているシステム及び方法は、相対的に大きな帯域幅及び低減された複雑さを提供しうる同軸ケーブルによってワイヤを置換することを含む。相対的に大きな帯域幅の利益は、プロセッサ入出力（Ｉ／Ｏ）速度の改善でありうる。
本出願において記述されているシステム及び方法は、マイクロ波ライン上における信号の周波数ドメイン多重化を含む。本出願において記述されているシステム及び方法は、較正された共振器振幅によってパワーライン共振器を起動するための信号を使用することにより、且つ、ＸＹアドレス指定方式を実装するための（本出願において記述されているトリガ及びアドレス信号などの）信号を使用することにより、ＤＡＣ、或いは、超伝導回路上のその他の適切な超伝導装置、をプログラミングすることを含む。
アドレス指定方式のいくつかの実装において、超伝導装置は、３つの外部バイアス信号の組合せを使用することにより、３次元グリッド上においてアドレス指定可能である。これらの外部バイアス信号のうちの１つは、通常、１つ又は複数の超伝導装置の組に提供されている共通電流バイアスである。共通電流バイアスを提供しているラインは、本出願においては、パワー（ＰＷＲ）ラインと呼称されている。それぞれのＰＷＲラインは、電流バイアスを１つ又は複数の超伝導装置の個々の組に提供することができる。
その他の２つのバイアス信号は、本出願においては、トリガ（ＴＲＩＧ）及びアドレス（ＡＤＤＲ）バイアスと呼称されている。例えば、本出願における以前のフラックスＤＡＣのＸＹＺ－アドレス指定の説明を参照されたい。
図５Ａ～図５Ｆ、図６、及び図７Ａ～図７Ｃを参照して上述したように、２つの超伝導共振器に結合されたＤＡＣのプログラミングは、低周波数バイアス信号及び２つのマイクロ波信号が、判定されたアドレスラッチングレベルを超過するべく肯定的に組み合わせられるようにすることにより、実現することができる。この構成は、ＤＡＣの組用のＸＹ－アドレス指定方式を構築するべく、使用することができる。一実装において、超伝導共振器のアレイは、２次元グリッド内において、超伝導集積回路（例えば、量子プロセッサ）に跨ってレイアウトされている。グローバル低周波数バイアスアドレスラインは、ＤＡＣのＣＪＪループの組のそれぞれのＤＡＣのＣＪＪループに結合されている。選択されたＤＡＣのプログラミングは、ＤＡＣのＣＪＪループの組を事前バイアスし、且つ、選択されたＤＡＣと交差している２つの共振器（本出願においては、アドレス及びトリガ共振器とも呼称されている）を起動することにより、実現されている。
いくつかの実装は、ＸＹＺアドレス指定方式を利用している。低周波数又はＤＣ電流バイアスは、本出願においては、パワー（ＰＷＲ）ラインと呼称されている、ラインにより、ＤＡＣに印加されている。図５Ａ及び図５Ｂの電流バイアスライン５２６、並びに、図５Ｃの電流バイアスライン５２６ａ及び５２６ｂは、ＰＷＲラインの例である。
従来の構成においては、ＰＷＲラインは、ＤＣバイアスを提供しており、且つ、一般には、ＤＡＣのボディにガルバニックな方式で結合されている。ＤＣバイアスは、本出願においては、ドメイン又はパワードメインと呼称されている、ＤＡＣのアレイに印加することができる。ドメインは、ＸＹＺアドレス指定方式においては、Ｚ次元である。量子プロセッサの例示用の一実装において、量子プロセッサは、２４個のツイストペアラインによって供給されている２４個のドメインを含む。ドメイン内におけるＤＡＣのプログラミングは、ＤＣバイアスをドメインに印加することと、（上述の）ＸＹ信号をＤＡＣのＣＪＪループに印加することと、を含むことができる。
本出願は、超伝導共振器によってＰＷＲバイアスを提供するための技術について記述している。ドメインは、超伝導共振器に結合された１つ又は複数のＤＡＣを含みうる。超伝導共振器には、超伝導共振器のボディを通じて、ＤＣ電流としてのＤＣバイアスを供給することができる。ＤＣ電流は、複数の共振器に共通したものでありうると共に、例えば、単一のツイストペアにより、供給することができる。ドメインは、共振器内においてマイクロ波電流を励起することにより、（ドメインのＺアドレス指定を提供するべく）起動することができる。
ＰＷＲラインは、周波数多重化することができる。送信ライン上における周波数多重化は、送信ラインに結合された共振器のアレイのうちの１つを起動するべく、使用することができる。
本出願において記述されている技術のいくつかの実装において、ＰＷＲバイアスを提供するべく使用されている超伝導共振器は、マイクロ波送信ラインに通信自在に結合された超伝導共振器であってよい。
本出願において記述されている技術は、低周波数（又は、ＤＣ）ＰＷＲバイアスが、ＰＷＲアドレス指定を提供するべく、共振器ボディに沿って高周波数（例えば、マイクロ波）電流と組み合わせられるようにすることができる。低周波数バイアスは、複数の共振器に印加することができる。低周波数バイアスは、共振器の組に印加されるグローバルバイアスであってよい。
いくつかの実装（例えば、図９Ａ及び図９Ｂを参照して後述する実装）において、ＤＡＣ（或いは、その他の適切な超伝導装置又はフラックス保存装置）をプログラミングすることは、共振器ボディ内において低周波数（或いは、ＤＣ）及び高周波数（或いは、マイクロ波）電流を加算することを含む。その他の実装（例えば、図５Ａ～図５Ｆ、図６、及び図７Ａ～図７Ｃを参照して記述されている実装）において、低周波数及び高周波数信号は、（図５ＡのＣＪＪ５０６などの）ＣＪＪ内におけるフラックスの加算により、組み合わせられている。
本出願において記述されている技術は、超伝導共振器をＤＣラインと統合している。いくつかの実装において、ＤＣラインは、電子フィルタと統合されている。いくつかの実装において、超伝導共振器（或いは、超伝導共振器のアレイ）及びＤＣラインは、オンチップ状態において統合されている。統合されたコンポーネントは、少なくとも２つの周波数帯域（例えば、マイクロ波及びＤＣ）内において電流を加算することができる。
一般に、超伝導共振器までの低周波数信号経路は、マイクロ波周波数において、高インピーダンスを有することが望ましい。マイクロ波周波数において高インピーダンスを有する理由の１つは、超伝導共振器上の負荷を低減する、というものである。低周波数信号経路内において電子フィルタを包含することにより、低周波数（或いは、ＤＣ）ラインが、例えば、超伝導共振器の共振周波数などの、マイクロ波周波数において、高インピーダンスを有するものとして表されるようにすることができる。いくつかの実装（図１０を参照して記述されているもの、並びに、超伝導共振器のアレイを含むもの、を含む）において、低周波数信号経路内における電子フィルタの包含は、２つの超伝導共振器のデカプリングをもたらしうる。
図９Ａは、本開示による、超伝導回路９００ａの例示用の一実装を示す概略図である。超伝導回路９００ａは、超伝導共振器によってアドレス指定される超伝導装置を含む。超伝導装置は、本開示によれば、図９Ａの共振器アドレス指定型のＤＡＣ９０２などの、超伝導フラックス保存装置であってよい。
超伝導回路９００ａは、共振器アドレス指定型のＤＡＣ９０２のＺ（パワーライン）アドレス指定を提供することができる。上述のように、ＤＣバイアスを共振器のボディに供給することが可能であり、且つ、マイクロ波送信ラインからの高周波数電流と加算することができる。Ｚ（パワーライン）アドレス指定は、高周波数（マイクロ波）電流を使用してドメインを選択的に起動することにより、実現することができる。
超伝導回路９００ａ内において、共振器アドレス指定型のＤＡＣ９０２は、温度の範囲内において超伝導性を有する材料のループ９０４と、複合ジョセフソン接合（ＣＪＪ）９０６と、を含む。ＣＪＪ９０６は、それぞれが、それぞれ、ジョセフソン接合９０８及び９１０である、ジョセフソン接合によって中断された、２つの並列電流経路を含む。
超伝導回路９００ａは、共振器９１２と、送信ライン９１４と、を更に含む。図９Ａの共振器９１２は、本出願においては、パワー（ＰＷＲ）ライン共振器と呼称されている。共振器９１２は、結合コンデンサ９１６及び９１８と、共振器アドレス指定型のＤＡＣ９０２までのライン９２０及び９２２と、を含む。
ライン９２０及び９２２は、電子フィルタ９２６により、低周波数（或いは、ＤＣ）信号ソース９２４に通信自在に結合されている。電子フィルタ９２６は、選択された周波数成分を除去するべく、動作可能である。選択された周波数成分は、高周波数成分を含みうる。選択された周波数成分は、超伝導共振器の共振周波数を含みうる。電子フィルタ９２６は、低域通過フィルタ、ノッチフィルタ、又は帯域通過フィルタであってよい。
共振器９１２を送信ライン９１４に結合コンデンサ９１６によって容量的に通信自在に結合する代わりに、共振器９１２は、誘導結合により、送信ライン９１４に通信自在に結合することもできる。例えば、共振器９１２は、共振器９１２のボディの一部分に対する誘導結合により、送信ライン９１４に誘導的に通信自在に結合することができる。例えば、図５Ｅ及び図５Ｆを参照されたい。
いくつかの実装において、複数の共振器は、単一のＤＡＣのＣＪＪループに結合されている。例えば、図５Ｂを参照されたい。
図９Ｂは、本開示による、超伝導回路９００ｂの別の例示用の実装を示す概略図である。超伝導回路９００ｂは、超伝導共振器によってアドレス指定されている超伝導装置を含む。超伝導装置は、図９Ｂの共振器アドレス指定型のＤＡＣ９０２などの、超伝導フラックス保存装置であってよい。図９Ｂにおいては、図９Ａにおいて使用されている、同一の参照符号が、同一又は類似の要素を表記するべく、使用されている。
超伝導回路９００ｂ内において、共振器アドレス指定型のＤＡＣ９０２は、温度の範囲内において超伝導性を有する材料のループ９０４と、ＣＪＪ９０６と、を含む。ＣＪＪ９０６は、それぞれが、それぞれ、ジョセフソン接合９０８及び９１０である、ジョセフソン接合によって中断された、２つの並列電流経路を含む。
超伝導回路９００ａは、共振器９１２と、送信ライン９１４と、を更に含む。図９Ｂの共振器９１２は、本出願においては、ＸＹ共振器と呼称されている。共振器９１２は、結合コンデンサ９１６及び９１８と、共振器９１２までのライン９２０及び９２２と、を含む。
ライン９２０及び９２２は、電子フィルタ９２６により、低周波数（又は、ＤＣ）信号ソース９２４に通信自在に結合されている。電子フィルタ９２６は、選択された周波数成分を除去するべく、動作可能である。選択された周波数成分は、高周波数成分を含みうる。選択された周波数成分は、超伝導共振器の共振周波数を含みうる。電子フィルタ９２６は、低域通過フィルタ、ノッチフィルタ、又は帯域通過フィルタであってよい。
再度図５Ａを参照すれば、超伝導回路５００ａは、共振器５１２（本出願においては、本出願において記述されているＸＹアドレス指定におけるその役割から－ＸＹ共振器と呼称されている）と、インターフェイス５１６と、グローバルフラックスバイアスライン５１６－１と、を含む。図９Ｂの超伝導回路９００ｂの実装において、インターフェイス５１６及びグローバルフラックスバイアスライン５１６－１は、電子フィルタ９２６を含む信号経路上において信号ソース９２４によって図９Ｂの共振器９１２のボディに供給されるＤＣ電流バイアスにより、置換されている。
超伝導回路５００ａとの比較における超伝導回路９００ｂの利益は、インターフェイス５１６及びグローバルフラックスバイアスライン５１６－１が、いくつかの実装においては、除去されていてもよく、これにより、例えば、超伝導集積回路上の超伝導回路９００ｂによって占有される面積の低減、などのように、超伝導回路９００ｂのレイアウトに伴う問題が低減される、という点にある。
図９Ｂの共振器９１２を結合コンデンサ９１６によって送信ライン９１４に容量的に通信自在に結合する代わりに、共振器９１２は、誘導結合により、送信ライン９１４に通信自在に結合することもできる。例えば、共振器９１２は、共振器９１２のボディの一部分に対する誘導結合により、送信ライン９１４に誘導的に通信自在に結合することができる。例えば、図５Ｅ及び５Ｆを参照されたい。いくつかの実装においては、複数の共振器が、単一のＤＡＣのＣＪＪループに結合されている。例えば、図５Ｂを参照されたい。
共振器９１２は、共振器アドレス指定型のＤＡＣ９０２に対する誘導インターフェイス９２８を更に含む。「誘導インターフェイス」という用語は、本出願においては、結合インダクタンスとも呼称されている。結合インダクタンス９２８は、例えば、共振器９１２及び共振器アドレス指定型のＤＡＣ９０２を通信自在に誘導的に結合している。
共振器９１２は、任意選択のシャントコンデンサ９３０を更に含む。
容量結合型の超伝導共振器のアレイ用のプロセス制御監視（ＰＣＭ）ライン
本出願において記述されているように、超伝導共振器のアレイは、単一の送信ラインに結合することが可能であり、且つ、例えば、様々な用途において（例えば、キュービット、力学インダクタンス検出器（ＫＩＤ）、遷移エッジセンサを伴う用途において、且つ、共振装置と統合されうるその他の用途において）周波数ドメイン多重化を可能にするべく、使用することができる。
装置内の共振器ボディ、或いは、回路、が電気短絡又は開路を含んでいるかどうか、或いは、予想されていない抵抗値を有しているかどうか、を判定するべく、室温において（或いは、少なくとも、極低温よりも高い温度において）低周波数又はＤＣ信号を使用して超伝導装置又は超伝導集積回路を精査することが望ましい場合がありうる。電気短絡、開路、又は予想されていない抵抗値は、例えば、臨界寸法の収縮、多層集積回路内の層の厚さの変動、材料の品質問題、及び／又はその他の製造問題により、生成されうる。
製造障害を取り扱うための１つの方式は、歩留まりの損失を単に受け入れる、というものである。いくつかの用途において、例えば、ＫＩＤは、撮像のために使用されており、且つ、いくつかの共振器の損失は、撮像アレイ内におけるいくつかのピクセルの損失に対応している。アレイは、ピクセルの損失から生じる消失データを代用するべく、画像エリアにわたってスキャニングされうることから、これは、受け入れ可能でありうる。その他の用途において、周波数多重化された共振読み出しは、量子プロセッサ内におけるキュービット値の読み出しのために、共振器のアレイを使用している。いくつかの共振器の損失は、読み出し速度の比例した低減を結果的にもたらし、且つ、受け入れ可能でありうる。
その他の用途においては、共振器のアレイ内の共振器の少なくとも受け入れ可能な数が得られている、ことを知ることが重要でありうる。共振器のアレイが、量子プロセッサ内の超伝導フラックスＤＡＣのアレイをアドレス指定するべく使用されている、用途において、共振器の損失は、動作不能なプロセッサを結果的にもたらしうる。超伝導トランズモンキュービットの大規模アレイが、ゲートモデル量子演算のために使用されている、別の用途においても、共振器の損失は、同様に、動作不能なシステムを結果的にもたらしうる。
少なくともこれらの理由から、システムが極低温に冷却された後に動作不能な共振器に遭遇する尤度を低減するべく、室温における（或いは、少なくとも、極低温よりも高い温度における）共振器のアレイの健全性を計測することが有利でありうる。
本出願において記述されているシステム及び方法は、超伝導共振器のアレイ内の共振器の健全性、或いは、超伝導キュービットのアレイ内のキュービットの健全性、を判定するべく、極低温よりも高い温度における低周波数又はＤＣラインの使用を含む。いくつかの実装において、超伝導共振器のアレイ内の共振器は、１つ又は複数の送信ライン（例えば、マイクロ波送信ライン）に容量的に通信自在に結合されている。その他の実装において、超伝導共振器のアレイ内の共振器は、１つ又は複数の送信ラインに誘導的に結合されている。
また、いくつかの実装において、ＰＣＭラインが、ＤＣバイアスラインとして、超伝導回路の動作の際に、使用されている。ＤＣバイアスラインは、グローバルＤＣバイアスラインであってもよい。超伝導回路は、容量的に結合された超伝導共振器のアレイを含みうる。
図９Ａ及び図９Ｂを参照して上述したように、ＤＣバイアスを共振器ボディに追加することができる。図９Ａ及び図９ＢのＤＣバイアスは、例えば、室温（約２０℃）などの、極低温よりも高い温度において共振器の健全性を精査するべく使用することができる。例えば、ＤＣバイアスは、電気短絡、開路、或いは、予想されていない抵抗値について精査するべく、使用することができる。
図１０は、本開示による、Ｎ個の共振器１００２－１、１００２－２、及び１００２－Ｎのアレイ（本出願においては、集合的に、１００２と呼称されている）を含む超伝導回路１０００の例示用の一実装を示す概略図である。図１０には、少なくとも３つの共振器が示されているが、Ｎ個の共振器１００２のアレイ内の共振器の数Ｎは、３つ未満又は３つ超であってよい。
Ｎ個の共振器１００２のアレイは、（本出願において記述されている）ＸＹ共振器又はＺ共振器であってよい。例えば、図９Ａの共振器９１２（Ｚ共振器）は、図１０のＮ個の共振器１００２のアレイによって示されているように、互いに、且つ、送信ラインに、通信自在に結合された共振器のアレイのメンバであってよい。同様に、図９Ｂの共振器９１２（ＸＹ共振器）も、図１０のＮ個の共振器１００２のアレイよって示されているように、互いに、且つ、送信ラインに、通信自在に結合された共振器のアレイのメンバであってよい。
図１０は、ＤＣ短絡又は開路が、共振器のアレイ内の共振器のボディ内に存在しているかどうかを査定するべく、使用されうる、超伝導回路の例示用の一実装である。共振器のアレイは、超伝導共振器であってよい。超伝導共振器は、温度の範囲内において、或いは、臨界温度未満において、超伝導性を有する共振器ボディを有する共振器である。超伝導共振器は、例えば、マイクロ波送信ラインなどの、送信ラインに、容量的に結合することが可能であり、或いは、誘導的に結合することもできる。マイクロ波送信ラインは、例えば、マイクロストリップ送信ライン、ストリップライン送信ライン、同軸送信ライン、及びコプレーナ導波路送信ラインのうちの１つであってよい。
図１０の超伝導回路１０００は、共振器のアレイ内の１つ又は複数の共振器を信号ソースに通信自在に結合するＤＣワイヤを含む。この構成において、共振器ボディは、ＤＣにおいて直列に配線することができる。以下の図１０を参照して記述するように、共振器の間のクロストークを少なくとも低減するべく、１つ又は複数の電子フィルタを使用することができる。
図１０の例示用の実装は、ＤＡＣパワーライン共振器用のＤＣバイアスを含む（上述の図９Ａ及び図９Ｂを参照されたい）。その他の実装において、ＤＣバイアスは、アドレス及びトリガライン共振器（例えば、本出願において記述されているアドレス及びトリガライン共振器）を目的として、含むことができる。
Ｎ個の共振器１００２のアレイのそれぞれの共振器は、個々の結合コンデンサ１００６－１、１００６－２、及び１００６－Ｎ（本出願においては、集合的に、１００６と呼称されている）及び個々の結合容量１００８－１、１００８－２、及び１００８Ｎ（本出願においては、集合的に、１００８と呼称されている）により、送信ライン１００４に容量的に通信自在に結合されている。図１０は、送信ライン１００４に結合されたＮ個の共振器１００２のアレイのそれぞれの共振器を示しているが、Ｎ個の共振器のアレイのうちの少なくとも１つの共振器は、（図１０には示されていない）別の送信ラインに結合することができる。
Ｎ個の共振器１００２のアレイのそれぞれの共振器は、個々のラインのペア及び少なくとも１つの電子フィルタにより、信号ソース１０１０に通信自在に結合されている。少なくとも１つの電子フィルタは、電子フィルタ１０１２－１、１０１２－２、１０１２－３、及び１０１２－Ｍのアレイ（本出願においては、集合的に、１０１２と呼称されている）に属する。例えば、共振器１００２－１は、ライン１０１４－１ａ及び１０１４－１ｂ並びに電子フィルタ１０１２－１及び１０１２－２により、通信自在に結合されている。共振器１００２－２は、ライン１０１４－２ａ及び１０１４－２ｂ並びに電子フィルタ１０１２－２及び１０１２－３により、通信自在に結合されている。共振器１００２－Ｎは、ライン１０１４－Ｎａ及び１０１４－Ｎｂ並びに電子フィルタ１０１２－Ｍにより、通信自在に結合されている。
電子フィルタ１０１２のそれぞれのフィルタは、低域通過フィルタ、ノッチフィルタ、又は帯域通過フィルタであってよい。一般に、電子フィルタ１０１２のそれぞれのフィルタが、共振器１００２の１つ又は複数の共振周波数帯域において信号ソース１０１０からの信号の成分の大きさを少なくとも低減している、ことが望ましい。
図１１は、本開示による、第１広帯域スイッチ１１０２ａを含む超伝導回路１１００の例示用の一実装を示す概略図である。いくつかの実装においては、第１広帯域スイッチ１１０２ａと共に、第２広帯域スイッチ１１０２ｂを使用することができる。
第１及び第２広帯域スイッチ１１０２ａ及び１１０２ｂは、図１２の広帯域スイッチ１２０２として実装することができると共に、装置をアドレス指定するべく、超伝導回路の一部分として使用することができる。超伝導回路１１００は、共振器アドレス指定型のＤＡＣ１１０４を含む。
超伝導回路１１００内において、共振器アドレス指定型のＤＡＣ１１０４は、温度の範囲内において超伝導性を有する材料のループ１１０６と、複合ジョセフソン接合（ＣＪＪ）１１０８と、を含む。ＣＪＪ１１０８は、それぞれが、それぞれ、ジョセフソン接合１１１０及び１１１２である、ジョセフソン接合によって中断された、２つの並列電流経路を含む。
超伝導回路１１００は、共振器１１１４と、送信ライン１１１６と、クローバルフラックスバイアスライン１１１８－１によってグローバルフラックスバイアスを提供するべく動作可能であるインターフェイス１１１８と、を更に含む。共振器１１１４は、結合コンデンサ１１２０及び１１２２と、共振器アドレス指定型のＤＡＣ１１０４に対する誘導インターフェイス１１２４と、任意選択のシャントコンデンサ１１２６と、を含む。「誘導インターフェイス」という用語は、本出願においては、結合インダクタンスとも呼称されている。結合インダクタンス１１２４は、例えば、共振器１１１４及び共振器アドレス指定型のＤＡＣ１１０４を誘導的に通信自在に結合している。
共振器１１１４を結合コンデンサ１１２０によって送信ライン１１１６に容量的に通信自在に結合する代わりに、共振器１１１４は、誘導結合により、送信ライン１１１６に通信自在に結合することもできる。例えば、共振器１１１４は、共振器１１１４のボディの一部分に対する誘導結合により、送信ライン１１１６に誘導的に通信自在に結合することができる。
超伝導回路１１００は、電流バイアスを共振器アドレス指定型のＤＡＣ１１０４に提供するべく動作可能である電流バイアスライン１１２８を更に含む。
図１２は、本システム、方法、及び装置による、送信ラインレイアウト１２００の例示用の一実装の概略図である。送信ラインレイアウト１２００は、超伝導プロセッサなどの、装置を動的に隔離するべく、使用することができる。送信ライン１２００は、Ｎ個の電気的に直列に結合されたカスケード要素１２０４＿１～１２０４＿Ｎ（集合的に、１２０４）を有する、広帯域スイッチ１２０２を有する。
それぞれのカスケード要素１２０４は、図１３のカスケード要素１３００として実装することができる。当業者には、送信ラインレイアウト１２００が、異なる構造を有しうると共に、図１２の記述が、一実装に固有のものである、ことが理解されよう。具体的には、広帯域スイッチ１２０２内のカスケード要素の数Ｎは、ＤＣ－ＳＱＵＩＤ１３１０ａ及び１３１０ｂの数と異なっていてもよい。
送信ライン１２００は、送信ライン１２０６、１２０８、及び１２１０を有する。送信ライン１２１０は、それぞれのカスケード要素１２０４を通過している。送信ライン１２０６、１２０８、及び１２１０の第１端部（図１２の図面シートのプレーン内の右手側）は、装置（例えば、図１２には示されていない超伝導プロセッサ）に電気的に通信自在に結合されており、且つ、送信ライン１２０６、１２０８、及び１２１０の第２端部（例えば、左手側）は、信号電子回路（例えば、図１２には示されていない、読み出しライン）に電気的に通信自在に結合されている。
送信ライン１２０６、１２０８、及び１２１０は、接地に接続するべく、ビア１２１２及び１２１４を有しうる。ビア１２１２及び１２１４は、送信ライン１２０６、１２０８及び１２１０が、装置の動作サイクルにおいてほぼ同一の電位において留まるようにすることができる。
広帯域スイッチ１２０２内のそれぞれのカスケード要素１２０４は、送信ライン１２０８に対するライン１２１６＿１～１２１６＿Ｎ（集合的に、１２１６）により、接地に対して電気的に接続されている。
広帯域スイッチ１２０２は、それぞれのカスケード要素１２０４の状態が抑圧状態から通過状態に、且つ、通過状態から抑圧状態に、変化するようにするべく動作可能である起動ライン１２１８及び１２２０及びインダクタンス１２１８＿ａ及び１２２０＿ａを有する。起動ライン１２１８及び１２２０は、それぞれ、カスケード要素１２０４＿１及び１２０４＿Ｎに電気的に結合されている。少なくとも１つの実装において、起動ライン１２１８及び１２２０は、電気信号を装置に送信するべく使用される周波数範囲にわたって不良な電気導体であり、且つ、例えば、起動ライン１２１８及び１２２０などの、装置から電気信号（例えば、４ＧＨｚ～８ＧＨｚ）を受け取ることは、４ＧＨｚにおいて、≧４ｋΩのインピーダンスを提供しうる。通過フェーズにおいて、広帯域スイッチ１２０２は、信号の送信を許容しており、且つ、抑圧フェーズにおいて、広帯域スイッチ１２０２は、黒体放射を抑圧している。一実装において、起動ライン１２１８及び１２２０は、低周波数ツイストペアとして実装することができる。ライン１２２２及びインダクタンス１２２２＿ａ～１２２２＿ｎは、光子に高インピーダンスを提供し、これにより、装置に対する経路を少なくとも部分的に遮断するべく、連続的なカスケード要素１２０４（例えば、カスケード要素１２０４＿１～カスケード要素１２０４＿２）を電気的に結合している。
広帯域スイッチ１２０２が、図１３のカスケード要素１３００などの、カスケード要素によって実装されている際に、起動ライン１２１８は、カスケード要素１２０４＿１用の起動ライン１３１８に対応しており、且つ、ライン１２２２は、起動ライン１３２０に対応している。同様に、ライン１２２２は、起動ライン１３１８に対応しており、且つ、起動ライン１２２０は、カスケード要素１２０４＿Ｎ用の起動ライン１３２０に対応している。
少なくとも１つの実装において、フィルタリング要素は、広帯域スイッチ１２０２が、望ましい動作速度において動作することを許容しつつ、ノイズの導入を少なくとも制限するべく、起動ライン１２１８及び１２２０内に統合することができる。例えば、受動型フィルタリング要素又は誘導チョークを使用することができる。これに加えて、フィルタリング要素は、力学インダクタなどの、超電導材料又は要素から製造することもできる。力学インダクタの例は、国際特許出願公開第ＷＯ２０１７１９２７３３Ａ２号において詳述されている。
一実装において、広帯域スイッチ１２０２は、図１１を参照して上述した、マイクロ波経路を有する超伝導回路の一部分として使用することができる。
図１３は、本システム、方法、及び装置による、単一カスケード要素１３００の例示用の一実装の概略図である。カスケード要素１３００は、超伝導プロセッサなどの、装置を動的に隔離するための広帯域スイッチの一部分として、複数の要素のカスケードのうちの１つとして使用することができる。例えば、図１２及びその添付の記述を参照されたい。
カスケード要素１３００は、送信ライン１３０２を有する。送信ライン１３０２の第１端部（例えば、図１３のページのプレーンにおいて右手側）は、装置（例えば、図１３には示されてはいない超伝導プロセッサ）に電気的に接続されており、且つ、送信ライン１３０２の第２端部（例えば、図１３のページのプレーンにおける左手側）は、信号電子回路（例えば、図１３には示されてはいない読み出しライン）に電気的に接続されている。読み出し電子回路は、装置の動作温度とは異なる温度を有する外部環境内に位置しうる。読み出し電子回路は、装置の動作温度とは異なる温度を有する外部環境内に位置しうる。
カスケード要素１３００は、第１セグメント１３０４及び第２セグメント１３０６を有しており、この場合に、第１セグメント１３０４は、図１３の図面シートのプレーン内においてマッチングコンデンサ１３０８の左手側にあり、且つ、第２セグメント１３０６は、図１３の図面シートのプレーン内においてマッチングコンデンサ１３０８の右手側にある。第１セグメント１３０４は、Ｎ個の直列状態のＤＣ－ＳＱＵＩＤ１３１０ａ＿１～１３１０ａ＿Ｎ（集合的に、１３１０ａ）を有し、且つ、第２セグメント１３０６は、Ｍ個の直列状態のＤＣ－ＳＱＵＩＤ１３１０ｂ＿１～１３１０ｂ＿Ｍ（集合的に、１３１０ｂ）を有する。少なくとも１つの実装において、ＤＣ－ＳＱＵＩＤ１３１０ａの数は、ＤＣ－ＳＱＵＩＤ１３１０ｂの数に等しい。いくつかの実装において、カスケード要素１３００は、ＲＦ－ＳＱＵＩＤを有しうる。
それぞれのＤＣ－ＳＱＵＩＤ１３１０ａ及び１３１０ｂは、ジョセフソン接合のペア１３１２ａ及び１３１２ｂ（集合的に１３１２であり、混乱を低減するべく呼び出された唯一のペアである）を有する。ジョセフソン接合のペア１３１２のそれぞれのジョセフソン接合は、個々の臨界電流Ｉ＿ｃを有する。それぞれのＤＣ－ＳＱＵＩＤ１３１０ａ及び１３１０ｂは、それぞれ、インダクタンス１３１４ａ＿１～１３１４ａ＿Ｎ（集合的に１３１４ａであり、混乱を低減するべく、図１３において呼び出された唯一のもの）及び１３１４ｂ＿１～１３１４ｂ＿Ｍ（集合的に１３１４ｂであり、混乱を低減するべく図１３において呼び出された唯一のもの）により、それぞれ、起動ラインループ１３１６ａ＿１～１３１６ａ＿Ｎ（集合的に、１３１６ａ）及び１３１６ｂ＿１～１３１６ｂ＿Ｍ（集合的に、１３１６ｂ）に誘導的に結合されている。
ループ１３１６ａは、起動ライン１３１８に電気的に結合されており、且つ、ループ１３１６ｂは、起動ライン１３２０に電気的に結合されている。起動ライン１３１８及び１３２０は、超伝導プロセッサなどの、装置の動的な隔離のための広帯域スイッチの一部分として使用された際に、カスケード要素１３００の状態が抑圧状態から通過状態に、且つ、通過状態から抑圧状態に、変化するようにするべく、動作可能である。
カスケード要素１３００は、マッチングコンデンサ１３０８との関係において対称である。インダクタンス１３１４ａ及び１３１４ｂは、それぞれ、ＤＣ－ＳＱＵＩＤ１３１０ａ及び１３１０ｂについて、ほぼ同一であり、且つ、接合１３１２は、ＤＣ＿ＳＱＵＩＤ１３１０ａ及び１３１０ｂについて、ほぼ同一の臨界電流Ｉｃを有する。いくつかの実装においては、構築及び組立の際の小さな変動が、ＤＣ－ＳＱＵＩＤ１３１０ａ及び１３１０ｂのそれぞれのＤＣ－ＳＱＵＩＤについて、同一ではないインダクタンス１３１４ａ及び１３１４ｂ並びに臨界電流Ｉｃの値に結び付きうる。
本出願の様々な実施形態及び実装は、
低周波数フラックスバイアスとの組合せにおける低周波数電流バイアス（本出願においては、ＹＺアドレス指定及び／又はＸＹＺアドレス指定とも呼称されている）、
低周波数フラックスバイアス及び高周波数フラックスバイアスとの組合せにおける低周波数電流バイアス（本出願においては、ＹＺアドレス指定及び／又はＸＹＺアドレス指定とも呼称されており、この場合に、Ｙ及び／又はＸは、周波数ドメイン多重化することができる）
高周波数電流バイアス及び低周波数フラックスバイアスとの組合せにおける低周波数電流バイアス（本出願においては、ＹＺアドレス指定及び／又はＸＹＺアドレス指定とも呼称されており、この場合に、Ｚは、周波数ドメイン多重化することができる）、並びに、
高周波数電流バイアス、低周波数フラックスバイアス、及び高周波数フラックスバイアスとの組合せにおける低周波数電流バイアス（本出願においては、ＹＺ及び／又はＸＹＺアドレス指定とも呼称されており、この場合、Ｘ、Ｙ、及び／又はＺは、周波数ドメイン多重化することができる）、
を含む、アドレス指定方式について記述している。
上述のアドレス指定方式のそれぞれにおいて、（ＣＪＪループに跨る電流バイアス及び／又はＣＪＪループ内へのフラックスバイアスでありうる）高周波数バイアスは、個々の超伝導共振器により、提供することができる。超伝導共振器は、周波数ドメイン多重化を可能にすることができる。
上述の様々な実施形態は、更なる実施形態を提供するべく、組み合わせることができる。本明細書における特定の教示及び定義とは一貫性を有していない場合もあるが、限定を伴うことなしに、２０１６年５月１１日付けで出願された、「FREQUENCY MULTIPLEXED RESONATOR INPUT AND/OR OUTPUT FOR A SUPERCONDUCTING DEVICE」という名称の、国際特許出願国際公開第２０１６ＵＳ０３１８８５号（国際特許出願公開国際公開第２０１６１８３２１３Ａ１号として公開されている）、２０１８年１月３１日付けで出願された、「SYSTEMS AND METHODS FOR FABRICATION OF SUPERCONDUCTING INTEGRATED CIRCUITS」という名称の、国際特許出願公開国際公開第２０１８０１６２３７号、２０１８年２月２７日付で出願された、「SYSTEMS AND METHODS FOR COUPLING A SUPERCONDUCTING TRANSMISSION LINE TO AN ARRAY OF RESONATORS」という名称の、米国仮特許出願第６２／６３６，０４３号、２０１９年２月２０日付けで出願された、「SYSTEMS AND METHODS FOR COUPLING A SUPERCONDUCTING TRANSMISSION LINE TO AN ARRAY OF RESONATORS」という名称の、国際特許出願公開第２０１９／１８７９２号、２０１９年４月２９日付けで出願された、「DYNAMICAL ISOLATION OF A CRYOGENIC PROCESSOR」という名称の、米国特許出願第１６／３９７，７９０号、２０１８年１２月１２日付けで出願された、「DYNAMICAL ISOLATION OF A CRYOGENIC PROCESSOR」という名称の、米国仮特許出願第６２／７７８，６４３号、２０１８年６月５日付けで出願された、「DYNAMICAL ISOLATION OF A CRYOGENIC PROCESSOR」という名称の、米国仮特許出願第６２／６８０，８２４号、２０１８年６月１日付けで出願された、「SYSTEMS AND METHODS FOR ADDRESSING DEVICES IN A SUPERCONDUCTING CIRCUIT」という名称の、米国仮特許出願第６２／６７９０７９号、２０１８年５月１６日付けで出願された、「SYSTEMS AND METHODS FOR ADDRESSING DEVICES IN A SUPERCONDUCTING CIRCUIT」という名称の、米国仮特許出願第６２／６７２，３９２号、並びに、２０１８年６月１１日付けで出願された、「SYSTEMS AND METHODS FOR ADDRESSING DEVICES IN A SUPERCONDUCTING CIRCUIT」という名称の、米国仮特許出願第６２／６８３，２５３号を含む、本明細書において参照されている、且つ／又は、出願データシートにおいて列挙されている、米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出願、及び非特許文献のすべては、引用により、そのすべてが本明細書に包含される。実施形態の態様は、適宜、更なる実施形態を提供するべく、様々な特許、出願、及び公開のシステム、回路、及び概念を利用するために、変更することができる。
これらの及びその他の変更は、以上において詳述されている説明に鑑み、実施形態に対して実施することができる。一般に、添付の請求項においては、使用されている用語は、請求項を本明細書及び請求項において開示されている特定の実施形態に限定するものとして解釈してはならず、それらの請求項に付与されている均等物の完全な範囲に伴って、すべての可能な実施形態を含むものと解釈することを要する。従って、請求項は、本開示によって限定されるものではない。

Claims (15)

  1. 超伝導集積回路であって、
    マイクロ波送信ラインと、
    複合ジョセフソン接合（ＣＪＪ）によって中断された、温度の範囲内において超伝導性を有する材料のループを有する第１超伝導フラックス保存装置であって、前記ＣＪＪは、それぞれが個々のジョセフソン接合によって中断された、２つの並列電流経路を有する、装置と、
    第１低周波数アドレスバイアスラインと、
    前記第１低周波数アドレスバイアスラインを前記第１超伝導フラックス保存装置に誘導的に通信自在に結合する第１アドレスインターフェイスと、
    前記マイクロ波送信回路に通信自在に結合された第１超伝導共振器と、
    前記第１超伝導共振器を前記第１超伝導フラックス保存装置に誘導的に通信自在に結合する第１信号インターフェイスと、
    を有しており、
    前記第１アドレスインターフェイス及び前記第１信号インターフェイスは、それぞれ、個々のフラックスバイアスを前記第１超伝導フラックス保存装置に提供するべく動作可能であり、
    前記マイクロ波送信ラインに通信自在に結合された第２超伝導共振器と、
    前記第２超伝導共振器を前記第１超伝導フラックス保存装置に誘導的に通信自在に結合する第２信号インターフェイスと、
    を更に有しており、
    前記第１アドレスインターフェイス、前記第１信号インターフェイス、及び前記第２信号インターフェイスは、それぞれ、個々のフラックスバイアスを前記第１超伝導フラックス保存装置に提供するべく動作可能であり、
    前記第１超伝導フラックス保存装置は、２つのマイクロ波信号により、ＸＹアドレス指定されており、前記２つのマイクロ波信号のうちの第１のものは、前記第１超伝導共振器によって搬送され、且つ、前記２つのマイクロ波信号のうちの第２のものは、前記第２超伝導共振器によって搬送されている、回路。
  2. 前記第１及び第２超伝導共振器は、個々の共振周波数を有する請求項１に記載の超伝導集積回路。
  3. 前記超伝導フラックス保存装置は、超伝導デジタル－アナログコンバータ（ＤＡＣ）を有しており、前記超伝導ＤＡＣは、ラッチングを実行するべく動作可能であり、前記第１及び第２超伝導共振器は、前記超伝導ＤＡＣに通信自在に結合されており、且つ、前記超伝導ＤＡＣは、前記第１低周波数アドレスバイアスラインによって搬送される低周波数バイアス信号により、且つ、閾値アドレスラッチングレベルを超過するべく肯定的に組み合わせられる、２つのマイクロ波信号により、プログラミングされている請求項１に記載の超伝導集積回路。
  4. 複合ジョセフソン接合（ＣＪＪ）によって中断された、温度の範囲内において超伝導性を有する材料のループを有する第２超伝導フラックス保存装置であって、前記ＣＪＪは、それぞれが個々のジョセフソン接合によって中断された、２つの並列電流経路を有する装置と、
    前記第１低周波数アドレスバイアスラインを前記第２超伝導フラックス保存装置に誘導的に通信自在に結合する第２アドレスインターフェイスと、
    前記第１超伝導共振器を前記第２超伝導フラックス保存装置に誘導的に通信自在に結合する第２信号インターフェイスと、
    を更に有しており、
    前記第１アドレスインターフェイス及び前記第１信号インターフェイスは、それぞれ、個々のフラックスバイアスを前記第１超伝導フラックス保存装置に提供するべく動作可能であり、且つ、前記第２アドレスインターフェイス及び前記第２信号インターフェイスは、それぞれ、個々のフラックスバイアスを前記第２超伝導フラックス保存装置に提供するべく動作可能である請求項１に記載の超伝導集積回路。
  5. 前記第１超伝導共振器は、少なくとも１つの結合コンデンサ及びインダクタンスを有しており、前記インダクタンスは、前記少なくとも１つの結合コンデンサと直列において電気的に通信自在に結合されている請求項１乃至４のいずれか１項に記載の超伝導集積回路。
  6. 前記少なくとも１つの結合コンデンサは、結合コンデンサのペアを有しており、前記インダクタンスは、前記結合コンデンサのペアの間において直列において電気的に通信自在に結合されている請求項４に記載の超伝導集積回路。
  7. 前記第１超伝導共振器は、電気接地に対する電気経路を提供しているシャントコンデンサを更に有する請求項６に記載の超伝導集積回路。
  8. 前記第１超伝導共振器は、分散型の超伝導共振器である請求項１乃至３のいずれか１項に記載の超伝導集積回路。
  9. 前記第１超伝導共振器は、集中素子超伝導共振器である請求項１乃至３のいずれか１項に記載の超伝導集積回路。
  10. 前記第１超伝導フラックス保存装置は、ラッチングを実行するべく動作可能である超伝導デジタル－アナログコンバータ（ＤＡＣ）を有する請求項１乃至３のいずれか１項に記載の超伝導集積回路。
  11. 前記マイクロ波送信ラインに通信自在に結合された超伝導共振器のアレイを更に有しており、前記マイクロ波送信ラインは、周波数ドメイン多重化信号を前記超伝導共振器のアレイに搬送している請求項１に記載の超伝導集積回路。
  12. 磁束量子を超伝導フラックス保存装置にローディングする方法であって、前記超伝導フラックス保存装置は、複合ジョセフソン接合（ＣＪＪ）によって中断された超伝導フラックス保存ループを有しており、前記方法は、
    電流バイアスラインを第１電流バイアスライン値に設定することと、
    低周波数アドレスラインを第１アドレスライン値に設定することと、
    電流バイアスが前記超伝導フラックス保存装置に印加されるようにするべく、前記電流バイアスラインを第２電流バイアス値に設定することと、
    フラックスバイアスが前記超伝導フラックス保存装置の前記ＣＪＪに印加されるようにするべく、前記低周波数アドレスラインを第２アドレスライン値に設定することと、
    マイクロ波送信ライン及び少なくとも第１超伝導共振器により、第１高周波数パルスを前記超伝導フラックス保存装置に印加することであって、前記マイクロ波送信ラインは、前記第１超伝導共振器に通信自在に結合されており、且つ、前記第１超伝導共振器は、フラックス量子が前記超伝導フラックス保存装置の前記ＣＪＪに追加されるようにするべく、前記超伝導フラックス保存装置に通信自在に結合されている、ことと、
    前記マイクロ波送信ライン及び前記少なくとも第１超伝導共振器により、前記第１高周波数パルスを第２超伝導フラックス保存装置に印加することと、
    前記フラックス量子が、前記超伝導フラックス保存装置の前記超伝導フラックス保存ループ内にローディングされるようにすべく、前記低周波数アドレスラインを第３アドレスライン値に設定することと、
    前記電流バイアスラインを前記第１電流バイアスライン値に戻すことと、
    前記低周波数アドレスラインを前記第１アドレスライン値に戻すことであって、マイクロ波送信ライン及び第１超伝導共振器により、第１高周波数パルスを前記超伝導フラックス保存装置に印加することは、前記超伝導フラックス保存装置に印加された組み合わせられた低周波数及び高周波数信号レベルが、既定の上部閾値を超過するようにすることを含む、ことと、
    を有する、方法。
  13. 前記フラックス量子が前記超伝導フラックス保存装置の前記超伝導フラックス保存ループ内にローディングされるようにするべく前記低周波数アドレスラインを第３アドレスライン値に設定することは、前記フラックス量子が超伝導デジタル－アナログコンバータ（ＤＡＣ）内にローディングされるようにするべく前記低周波数アドレスラインを第３アドレスライン値に設定することを有する請求項１２に記載の方法。
  14. マイクロ波送信ライン及び少なくとも第１超伝導共振器により、第１高周波数パルスを前記超伝導フラックス保存装置に印加することは、前記マイクロ波送信ライン及び第１及び少なくとも第２超伝導共振器により、第１高周波数パルスを超伝導デジタル－アナログコンバータ（ＤＡＣ）に印加することを有しており、前記超伝導デジタル－アナログコンバータ（ＤＡＣ）は、ラッチングを実行するべく動作可能である請求項１２に記載の方法。
  15. 前記第１低周波数アドレスバイアスラインによって搬送される低周波数バイアス信号により、且つ、２つのマイクロ波信号により、前記超伝導ＤＡＣをプログラミングすることを更に有しており、前記低周波数バイアス信号及び前記２つのマイクロ波信号は、閾値アドレスラッチングレベルを超過するべく、肯定的に組み合わせられている請求項１４に記載の方法。
JP2020564258A 2018-05-16 2019-05-16 超伝導回路内において装置をアドレス指定するシステム及び方法。 Active JP7381495B2 (ja)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US201862672392P 2018-05-16 2018-05-16
US62/672,392 2018-05-16
US201862679079P 2018-06-01 2018-06-01
US62/679,079 2018-06-01
US201862680824P 2018-06-05 2018-06-05
US62/680,824 2018-06-05
US201862683253P 2018-06-11 2018-06-11
US62/683,253 2018-06-11
US201862778643P 2018-12-12 2018-12-12
US62/778,643 2018-12-12
US16/397,790 US11105866B2 (en) 2018-06-05 2019-04-29 Dynamical isolation of a cryogenic processor
US16/397,790 2019-04-29
PCT/US2019/032689 WO2019222514A1 (en) 2018-05-16 2019-05-16 Systems and methods for addressing devices in a superconducting circuit

Publications (3)

Publication Number Publication Date
JP2021524198A JP2021524198A (ja) 2021-09-09
JPWO2019222514A5 JPWO2019222514A5 (ja) 2022-05-20
JP7381495B2 true JP7381495B2 (ja) 2023-11-15

Family

ID=74924079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020564258A Active JP7381495B2 (ja) 2018-05-16 2019-05-16 超伝導回路内において装置をアドレス指定するシステム及び方法。

Country Status (3)

Country Link
US (1) US20240151782A1 (ja)
JP (1) JP7381495B2 (ja)
CN (1) CN112514158B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113295987B (zh) * 2021-07-05 2022-07-08 中国科学院上海微系统与信息技术研究所 超导单磁通量子电路的测试系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017192733A2 (en) 2016-05-03 2017-11-09 D-Wave Systems Inc. Systems and methods for superconducting devices used in superconducting circuits and scalable computing
WO2018055472A1 (en) 2016-09-26 2018-03-29 International Business Machines Corporation Microwave combiner and distributer for quantum signals using frequency-division multiplexing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1927825B2 (de) * 1969-05-31 1971-06-03 Verfahren zur herstellung von supraleitenden hohlraumreso natoren insbesondere fuer teilchenbeschleuniger
DE4119880C2 (de) * 1991-06-17 1993-12-23 Forschungszentrum Juelich Gmbh Schaltungsanordnung mit SQUID zum Messen von magnetischem Fluß
JP3329127B2 (ja) * 1995-03-24 2002-09-30 松下電器産業株式会社 超伝導発振器
JP2002374107A (ja) * 2001-06-13 2002-12-26 Yamaguchi Technology Licensing Organization Ltd 共振器
CN1227536C (zh) * 2003-07-15 2005-11-16 北京大学 高温超导射频量子干涉仪的探头
CN100585629C (zh) * 2004-12-23 2010-01-27 D-波系统公司 包括量子装置的模拟处理器
US9344092B2 (en) * 2014-08-07 2016-05-17 International Business Machines Corporation Tunable superconducting notch filter
CN107580752B (zh) * 2015-05-14 2023-03-24 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出
US9858532B2 (en) * 2015-09-30 2018-01-02 International Business Machines Corporation Multimode josephson parametric converter: coupling josephson ring modulator to metamaterial
US9922289B2 (en) * 2015-09-30 2018-03-20 International Business Machines Corporation Quantum nondemolition microwave photon counter based on the cross-Kerr nonlinearity of a Josephson junction embedded in a superconducting circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017192733A2 (en) 2016-05-03 2017-11-09 D-Wave Systems Inc. Systems and methods for superconducting devices used in superconducting circuits and scalable computing
WO2018055472A1 (en) 2016-09-26 2018-03-29 International Business Machines Corporation Microwave combiner and distributer for quantum signals using frequency-division multiplexing

Also Published As

Publication number Publication date
JP2021524198A (ja) 2021-09-09
US20240151782A1 (en) 2024-05-09
CN112514158A (zh) 2021-03-16
CN112514158B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US11879950B2 (en) Systems and methods for addressing devices in a superconducting circuit
US11839164B2 (en) Systems and methods for addressing devices in a superconducting circuit
US20230006324A1 (en) Systems and methods for coupling a superconducting transmission line to an array of resonators
JP4303286B2 (ja) 超電導量子アンテナ
Cicak et al. Low-loss superconducting resonant circuits using vacuum-gap-based microwave components
US20190043822A1 (en) Qubit die attachment using preforms
US7190165B2 (en) Tunable superconducting resonator and methods of tuning thereof
US10985308B1 (en) Substrate materials for quantum processors
EP3903375B1 (en) Attenuator for qubit drive signals
US20240151782A1 (en) Systems and methods for addressing devices in a superconducting circuit
US20220237495A1 (en) Interconnections between quantum computing module and non-quantum processing modules in quantum computing systems
JP2022536594A (ja) 超伝導装置用の入力／出力システム及び方法
JPH05206530A (ja) 高温超電導体ジョセフソン接合およびその製造方法
WO2019222514A1 (en) Systems and methods for addressing devices in a superconducting circuit
Uzun et al. Fabrication of high-Tc superconducting multilayer structure with YBa2Cu3O7− x thin films separated by SrTiO3 interlayers
US20220215283A1 (en) Global flux bias
RU2483392C1 (ru) Сверхпроводящий прибор на основе многоэлементной структуры из джозефсоновских переходов
US20230101616A1 (en) Systems and methods for fabricating superconducting integrated circuits
Lee et al. Correction of resonance frequency for RF amplifiers based on superconducting quantum interference device
Truitt et al. Commercially Fabricated Low Loss Superconducting Resonators Integrated With Detectors for Frequency Domain Multiplexing Readout of Future Cosmic Microwave Background Experiments
JPWO2019222514A5 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231102

R150 Certificate of patent or registration of utility model

Ref document number: 7381495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150