CN112514158B - 超导集成电路、控制电路及加载磁通量量子的方法 - Google Patents

Abstract

超导集成电路可以有利地采用耦合到微波传输线的超导谐振器来高效地寻址超导通量存储设备。在XY寻址方案中，全局通量偏置可以经由低频地址线施加到多个超导通量存储设备，并且各个超导通量存储设备可以借助通过由微波传输线驱动的谐振器施加高频脉冲来寻址。可以采用频率复用来将信号提供给两个或更多个谐振器。可以将低频电流偏置与一个或多个超导谐振器中的高频电流组合以提供Z寻址。可以将低频电流偏置与一个或多个超导谐振器中的高频电流组合以消除通量偏置线。可以在室温下使用低频电流偏置来识别超导谐振器中是否存在DC短路、断路和/或不期望的电阻。

Description

超导集成电路、控制电路及加载磁通量量子的方法

技术领域

本披露总体上涉及用于对超导电路中的设备进行寻址的系统和方法，并且更具体地涉及用于对超导集成电路中的超导通量存储设备和数模转换器(DAC)进行谐振器寻址的系统和方法。

背景技术

频率复用谐振(FMR)读出

超导微波谐振器已经用于各种领域，包括但不限于量子计算和天文学。例如，在量子计算中，已经使用超导谐振器来检测量子位的状态。在天文学中，已经将超导微波谐振器用在微波动态电感检测器(MKID)中。在这两种情况下，可以将许多谐振器(检测器)耦合到公共传输线，并通过频域复用对其进行集成。频域复用(FDM)是将通信带宽划分为多个非重叠子带的技术，每个子带用于承载单独的信号。频域复用在本申请中也称为频率复用和频分复用。

使用FMR技术，可以将具有不同谐振频率的超导谐振器用于读出多个量子位。通过使用频域复用，谐振器可以共享公共微波传输线。

发明内容

一种超导集成电路可以被概括为包括：微波传输线；第一超导通量存储设备，该第一超导通量存储设备包括在一定温度范围内超导的材料回路，该材料回路被复合约瑟夫逊结(CJJ)中断，该CJJ包括两个并联的电流路径，每个电流路径都被相应的约瑟夫逊结中断；第一低频地址偏置线；第一地址接口，该第一地址接口将该第一低频偏置地址线以电感方式通信地耦合到该第一超导通量存储设备；以及第一超导谐振器，该第一超导谐振器通信地耦合到该微波传输线；第一信号接口，该第一信号接口将该第一超导谐振器以电感方式通信地耦合到该第一超导通量存储设备，其中，该第一地址接口和该第一信号接口各自能够操作用于向该第一超导通量存储设备提供相应的通量偏置。

可以通过该第一超导谐振器所承载的微波信号对该第一超导通量存储设备进行寻址。

该超导集成电路可以进一步包括：第二超导谐振器，该第二超导谐振器通信地耦合到该微波传输线；以及第二信号接口，该第二信号接口将该第二超导谐振器以电感方式通信地耦合到该第一超导通量存储设备，其中，该第一地址接口、该第一信号接口和该第二信号接口各自能够操作用于向该第一超导通量存储设备提供相应的通量偏置。该第一超导谐振器可以沿第一轴线延伸，并且该第二超导谐振器沿第二轴线延伸，该第二轴线垂直于该第一轴线。可以通过以下两个微波信号对该第一超导通量存储设备进行XY寻址：该第一超导谐振器所承载的两个微波信号中的第一微波信号、以及该第二超导谐振器所承载的两个微波信号中的第二微波信号。该第一超导谐振器和该第二超导谐振器可以具有相应的谐振频率。该第一超导谐振器和该第二超导谐振器的相应的谐振频率可以产生差拍信号。该第一超导谐振器和该第二超导谐振器的相应的谐振频率可以减小这两个超导谐振器之间的串扰量。

该超导通量存储设备可以包括能够操作用于执行锁存的超导数模转换器(DAC)，并且该第一超导谐振器和该第二超导谐振器可以通信地耦合到该超导DAC，并且该超导DAC可以通过该第一低频地址偏置线所承载的低频偏置信号并通过两个微波信号编程，该低频偏置信号和这两个微波信号相长地组合以超过所定义的地址锁存水平。

该超导集成电路可以进一步包括第二超导通量存储设备，该第二超导通量存储设备包括在一定温度范围内超导的材料回路，该材料回路被复合约瑟夫逊结(CJJ)中断，该CJJ包括两个并联的电流路径，每个电流路径都被相应的约瑟夫逊结中断；第二地址接口，该第二地址接口将该第一低频偏置地址线以电感方式通信地耦合到该第二超导通量存储设备；以及第二信号接口，该第二信号接口将该第一超导谐振器以电感方式通信地耦合到该第二超导通量存储设备，其中，该第一地址接口和该第一信号接口各自能够操作用于向该第一超导通量存储设备提供相应的通量偏置，并且该第二地址接口和该第二信号接口各自能够操作用于向该第二超导通量存储设备提供相应的通量偏置。

该第一超导谐振器可以包括至少一个耦合电容器和电感，并且该电感可以与该至少一个耦合电容器以串联方式通信地电耦合。该至少一个耦合电容器可以包括一对耦合电容器，并且该电感可以电气地在该对耦合电容器之间以串联方式通信地电耦合。

该第一超导谐振器可以进一步包括分流电容器，该分流电容器提供到电接地的电路径。该第一超导谐振器可以是分布式超导谐振器。该第一超导谐振器可以是集总元件超导谐振器。

在以上实施方式中的各种实施方式中，该第一超导通量存储设备可以包括能够操作用于执行锁存的超导数模转换器(DAC)。

该超导集成电路可以进一步包括超导谐振器阵列，该超导谐振器阵列通信地耦合到该微波传输线。

该超导集成电路可以进一步包括超导谐振器阵列，该超导谐振器阵列通信地耦合到该微波传输线，该微波传输线将频域复用信号传送到该超导谐振器阵列。

一种量子处理器可以包括该超导集成电路。

一种用于量子处理器的控制电路可以包括上述超导集成电路的各个实施方式之一。

一种为超导通量存储设备加载磁通量量子的方法，该超导通量存储设备包括被复合约瑟夫逊结(CJJ)中断的超导通量存储回路，该方法可以进一步包括：将电流偏置线设置为第一电流偏置值；将低频地址线设置为第一地址线值；将该电流偏置线设置为第二电流偏置线值，以使电流偏置被施加到该超导通量存储设备；将该低频地址线设置为第二地址线值，以使通量偏置被施加到该超导通量存储设备的该CJJ；通过微波传输线和至少第一超导谐振器将第一高频脉冲施加到该超导通量存储设备以使通量量子被添加到该超导通量存储设备的该CJJ中，该微波传输线通信地耦合到该第一超导谐振器，并且该第一超导谐振器通信地耦合到该超导通量存储设备；将该低频地址线设置为第三地址线值以使该通量量子被加载到该超导通量存储设备的该超导通量存储回路中；将该电流偏置线恢复到该第一电流偏置线值；以及将该低频地址线恢复到该第一地址线值，其中，通过微波传输线和第一超导谐振器将第一高频脉冲施加到该超导通量存储设备包括：使被施加到该超导通量存储设备的组合的低频信号水平和高频信号水平超过预定的上限阈值。

将该低频地址线设置为第三地址线值以使该通量量子被加载到该超导通量存储设备的该超导通量存储回路中可以包括：将该低频地址线设置为第三地址线值以使该通量量子被加载到超导DAC中。

通过微波传输线和至少第一超导谐振器将第一高频脉冲施加到该超导通量存储设备可以包括：将一组频域复用信号施加到该第一超导谐振器和至少第二超导谐振器中的每一个。通过微波传输线和至少第一超导谐振器将第一高频脉冲施加到该超导通量存储设备可以包括：将一组频域复用信号施加到该第一超导谐振器和至少第二超导谐振器中的每一个。

该方法可以进一步包括：通过该微波传输线和该至少第一超导谐振器将该第一高频脉冲施加到第二超导通量存储设备。

通过微波传输线和至少第一超导谐振器将第一高频脉冲施加到该超导通量存储设备可以包括：通过该微波传输线以及第一超导谐振器和至少第二超导谐振器将第一高频脉冲施加到超导数模转换器(DAC)，该超导 DAC能够操作用于执行锁存。

该方法可以进一步包括：通过该第一低频地址偏置线所承载的低频偏置信号并通过两个微波信号对该超导DAC进行编程，该低频偏置信号和这两个微波信号可以相长地组合以超过阈值地址锁存水平。

一种为超导通量存储设备的二维阵列加载磁通量量子的方法，这些超导通量存储设备各自都包括被相应的复合约瑟夫逊结(CJJ)中断的相应的超导通量存储回路并且被布置在该二维阵列中的行和列中，该方法可以被概括为包括：通过一根或多根电流偏置线将偏置电流施加到这些超导通量存储设备中的每个超导通量存储设备的相应的超导通量存储回路；将第一低频通量偏置施加到这些超导通量存储设备中的多个超导通量存储设备中的每一个的相应的CJJ；以及通过第一超导谐振器将第一高频通量偏置施加到沿该二维阵列的第一维度延伸的、该二维阵列的多个行中的第一行中的超导通量存储设备的相应的CJJ；以及通过第二超导谐振器将第二高频通量偏置施加到沿该二维阵列的第二维度延伸的、该二维阵列的多个列中的第一列中的超导通量存储设备的相应的CJJ，该第二维度不同于该第一维度。

将第一低频通量偏置施加到这些超导通量存储设备中的多个超导通量存储设备中的每一个的相应的CJJ可以包括：通过频率低于微波频率范围的最低阈值的低频地址线来施加该第一低频偏置，该低频地址线通信地耦合到偏置电感接口。将第一高频通量偏置施加到沿该二维阵列的多个行中的第一行延伸的超导通量存储设备的相应的CJJ可以包括：通过至少一根微波传输线将该第一高频通量偏置施加到该超导通量存储设备的相应的CJJ，该至少一根微波传输线通信地耦合到该第一超导谐振器。将第一高频通量偏置施加到沿该二维阵列的多个行中的第一行延伸的超导通量存储设备的相应的CJJ可以包括：通过至少一根同轴微波传输线将该第一高频通量偏置施加到该超导通量存储设备的相应的CJJ，该至少一根同轴微波传输线通信地耦合到该第一超导谐振器。

将第二高频通量偏置施加到沿该二维阵列的多个列中的第一列延伸的超导通量存储设备的相应的CJJ可以包括：通过至少一根微波传输线将该第二高频通量偏置施加到该超导通量存储设备的相应的CJJ，该至少一根微波传输线通信地耦合到该第二超导谐振器。将第二高频通量偏置施加到沿该二维阵列的多个列中的第一列延伸的超导通量存储设备的相应的 CJJ可以包括：通过至少一根同轴微波传输线将该第二高频通量偏置施加到该超导通量存储设备的相应的CJJ，该至少一根同轴微波传输线通信地耦合到该第二超导谐振器。

将第一高频通量偏置施加到该二维阵列的多个行的第一行中的超导通量存储设备的相应的CJJ可以包括：通过沿该二维阵列的第一维度延伸的第一超导谐振器施加该第一高频通量偏置，并且将第二高频通量偏置施加到该二维阵列的多个列的第一列中的超导通量存储设备的相应的CJJ可以包括：通过沿该二维阵列的第二维度延伸的第二超导谐振器施加该第二高频通量偏置。施加偏置电流、施加第一低频通量偏置、施加第一高频通量偏置以及施加第二高频通量偏置的组合可能会导致组合的地址信号水平超过这些超导通量存储设备之一的阈值地址信号锁存水平。这些超导通量存储设备可以包括能够操作用于执行锁存的相应的超导数模转换器 (DAC)，每个超导DAC具有与其通信地耦合的相应的一对超导谐振器，并且施加偏置电流、施加第一低频通量偏置、施加第一高频通量偏置以及施加第二高频通量偏置的组合可能会导致组合的地址信号水平超过这些超导DAC之一的阈值地址锁存水平。

该方法可以进一步包括：频域复用单根同轴电缆上表示该第一高频通量偏置和该第二高频通量偏置的信号，该同轴电缆通信地耦合到该第一超导谐振器和该第二超导谐振器。

一种为超导通量存储设备加载磁通量量子的方法，该超导通量存储设备包括超导通量存储回路，该超导通量存储回路被包括复合约瑟夫逊结 (CJJ)的CJJ回路中断，该方法可以被概括为包括：向该超导通量存储回路供应电流；将全局偏置通量偏置施加到该CJJ回路；以及通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路，以产生对该 CJJ回路的、组合了所施加的全局通量偏置和所施加的一个或多个高频微波脉冲的组合的通量偏置，并且这会使通量量子被添加到该CJJ回路中。向该超导通量存储回路供应电流可以包括：将向该超导通量存储回路供应电流的电流线的电流水平升高到第一水平。将全局偏置通量偏置施加到该 CJJ回路可以包括：施加足以降低使得对该CJJ回路的组合的通量偏置使该通量量子被添加到该CJJ回路所需的、所施加的一个或多个高频微波脉冲的功率的全局偏置通量偏置。向该CJJ回路提供全局偏置通量偏置可以包括：将向该CJJ回路供应该全局通量偏置的全局地址偏置线升高到第一校准水平，该第一校准水平被校准为使得对该CJJ回路的组合的通量偏置超过该通量量子被添加到该CJJ回路中的第一阈值。

该方法可以进一步包括：选择足以降低使得对该CJJ回路的组合的通量偏置超过该第一阈值所需的、所施加的一个或多个高频微波脉冲的功率的全局偏置通量偏置。

该方法可以进一步包括：选择该第一阈值，使得来自该全局偏置通量偏置和该一个或多个高频微波脉冲产生的通量的组合的对该CJJ回路的组合的通量偏置使该通量量子被添加到该CJJ回路。通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路可以包括：仅通过该第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路。通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路可以包括：通过该第一超导谐振器和至少第二超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路。该第一超导谐振器可以是第一分布式超导谐振器，并且通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路可以包括：通过该第一分布式超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路。该第一超导谐振器可以是第一集总元件超导谐振器，并且通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路可以包括：通过该第一集总元件超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路。通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路可以包括：通过传输线向至少该第一超导谐振器供应该一个或多个高频微波脉冲。通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路可以包括：经由同轴电缆向至少该第一超导谐振器供应该一个或多个高频微波脉冲。通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路可以包括：产生频域复用信号；以及经由传输线将该频域复用信号供应给至少该第一超导谐振器。

该方法可以进一步包括：减小对该CJJ回路的全局偏置通量偏置，以使该通量量子移动到该超导通量存储回路中。减小对该CJJ回路的全局偏置通量偏置可以包括：将向该CJJ回路供应全局通量偏置的全局地址偏置线降低到第二校准水平，该第二校准水平被校准为使得对该CJJ回路的组合的通量偏置低于该通量量子被移动到该超导通量存储回路中的第二阈值。

该方法可以进一步包括：选择该第二阈值，使得来自该全局偏置通量偏置和该一个或多个高频微波脉冲产生的通量的组合的对该CJJ回路的组合的通量偏置使该通量量子被移动到该超导通量存储回路中。

一种超导集成电路可以被概括为包括：微波传输线；信号源；一个或多个电子滤波器；第一超导谐振器，该第一超导谐振器包括在一定温度范围内超导的第一超导谐振器主体；该第一超导谐振器通信地耦合到该微波传输线；以及第二超导谐振器，该第二超导谐振器包括在一定温度范围内超导的第二超导谐振器主体，该第二超导谐振器通信地耦合到该微波传输线，该第二超导谐振器主体与该第一超导谐振器主体以串联方式通信地耦合；其中，该信号源能够操作用于通过包括该一个或多个电子滤波器的信号路径向该第一超导谐振器和该第二超导谐振器提供DC偏置。

该微波传输线可以是微带传输线、带状线传输线、同轴传输线和共面波导传输线之一。该信号源可以操作用于提供低频信号和DC信号中的至少一个。该一个或多个电子滤波器可以是低通滤波器、陷波滤波器和带通滤波器之一。

该第一超导谐振器和该第二超导谐振器可以是三个或更多个超导谐振器的阵列中的成员。该第一超导谐振器和该第二超导谐振器可以以电容方式通信地耦合到该微波传输线。

该超导集成电路可以在高于低温温度的温度下操作，以识别在该第一超导谐振器和该第二超导谐振器中的至少一个中是否存在电短路、电断路和不期望的电阻中的至少一者。

一种超导集成电路可以被概括为包括：微波传输线；信号源；电子滤波器；超导谐振器，该超导谐振器包括在一定温度范围内超导的超导谐振器主体，该超导谐振器通信地耦合到该微波传输线，该超导谐振器主体通过该电子滤波器通信地耦合到该信号源；以及通信地耦合到该超导谐振器的超导设备，该超导设备能够操作用于通过包括该电子滤波器的第一信号路径来从该信号源接收包括至少DC偏置的编程信号。

该微波传输线可以是微带传输线、带状线传输线、同轴传输线和共面波导传输线之一。该信号源可以操作用于提供低频信号和DC信号中的至少一个。该电子滤波器是低通滤波器、陷波滤波器和带通滤波器之一。

该超导谐振器可以是两个或更多个超导谐振器的阵列的成员。该超导谐振器可以以电容方式通信地耦合到该微波传输线。该超导谐振器主体可以通过该电子滤波器以电流方式通信地耦合到该信号源。该超导设备可以以电流方式通信地耦合到该超导谐振器。该超导设备可以以电感方式通信地耦合到该超导谐振器。

该超导设备可以包括在一定温度范围内超导的材料回路，该材料回路被复合约瑟夫逊结(CJJ)中断。该低频偏置地址线可以操作用于向该超导设备的复合约瑟夫逊结提供通量偏置。

该超导设备可以是超导通量存储设备。该超导通量存储设备可以包括数模转换器(DAC)。

该编程信号可以进一步包括通过包括该微波传输线的第二信号路径传输的高频信号。

在上述实施方式中的各个实施方式中，该超导集成电路可以进一步包括能够操作用于动态隔离设备的开关。该开关可以包括以串联方式通信地超导电耦合的多个级联元件，该多个级联元件中的每个级联元件包括：在第一臂中的以串联方式通信地超导电耦合的相应的第一多个，即N个，超导量子干涉设备(SQUID)，该第一多个SQUID中的每个SQUID包括至少一个约瑟夫逊结；相应的匹配电容器；以及在关于该匹配电容器与该第一臂相反的第二臂中的以串联方式通信地超导电耦合的相应的第二多个，即M个，SQUID，该第二多个SQUID中的每个SQUID包括至少一个约瑟夫逊结。

在一些实施方式中，该第一多个，即N个，SQUID中的SQUID的总数N等于该第二多个，即M个，SQUID中的SQUID的总数M。

该开关可以进一步包括通量偏置线和至少一个沿该通量偏置线的滤波元件，该滤波元件能够操作用于使该开关以一定操作速度操作。该至少一个滤波元件可以选自由以下各项组成的组：无源滤波元件、电感扼流圈和动态电感器。

附图说明

在附图中，相同的附图标记标识相似的元件或动作。元件在附图中的尺寸和相对位置不一定是按比例绘制的。例如，各种元件的形状以及角度不一定按比例绘制，并且这些元件中的一些元件被任意放大并定位以提高附图的易读性。进一步地，所绘制的元件的特定形状不一定旨在传达关于特定元件的实际形状的任何信息，而只是为了便于在附图中识别而选取的。

图1是展示了根据本披露的到超导电路的微波路径的示例实施方式的示意图。

图2是展示了根据本披露的到超导电路的微波路径的另一示例实施方式的示意图。

图3A是根据本披露的包括超导半波谐振器和传输线的超导电路的示例实施方式的一部分的示意性布局。

图3B是图3A的超导半波谐振器的耦合区域的放大图。

图4A是根据本披露的包括超导集总元件谐振器和传输线的超导电路的示例实施方式的一部分的示意性布局。

图4B是图4A的超导集总元件谐振器的耦合区域的放大视图。

图4C是根据本披露的包括超导集总元件谐振器和传输线的超导电路的示例实施方式的一部分的截面。

图5A是展示了根据本披露的包括谐振器寻址的数模转换器(DAC) 的超导电路的示例实施方式的示意图。

图5B是展示了根据本披露的包括谐振器寻址的数模转换器(DAC) 的超导电路的另一示例实施方式的示意图。

图5C是展示了根据本披露的包括一对谐振器寻址的数模转换器 (DAC)的超导电路的示例实施方式的示意图。

图5D是展示了根据本披露的包括谐振器寻址的数模转换器(DAC) 的超导电路的另一示例实施方式的示意图。

图5E是展示了根据本披露的包括谐振器寻址的数模转换器(DAC) 和以电感方式耦合到传输线的谐振器的超导电路的示例实施方式的示意图。

图5F是展示了根据本披露的包括谐振器寻址的数模转换器(DAC) 和以电感方式耦合到传输线的谐振器的超导电路的另一示例实施方式的示意图。

图6是展示了根据本披露的用于对超导DAC进行编程的示例方法的流程图。

图7A、图7B和图7C是展示了根据本披露的用于加载单通量量子的示例时间序列的示意性曲线图。

图7A是示出了地址信号电流随时间变化的曲线图的图。

图7B是示出了功率信号电流随时间变化的曲线图的图。

图7C是示出了超导DAC的复合约瑟夫逊结(CJJ)回路中的持续电流随时间变化的曲线图的图。

图8是根据本系统、设备和方法的包括数字计算机和模拟计算机的示例性计算系统的示意图。

图9A是展示了根据本披露的超导电路的示例实施方式的示意图。

图9B是展示了根据本披露的超导电路的另一示例实施方式的示意图。

图10是展示了根据本披露的包括谐振器阵列的超导电路的示例实施方式的示意图。

图11是展示了根据本披露的包括开关的超导电路的示例实施方式的示意图。

图12是根据本披露的具有N个级联元件的传输线布局的示例实施方式的示意图。

图13是根据本披露的单个级联元件的示例实施方式的示意图。

具体实施方式

绪论

在以下说明中，包括了一些具体细节以提供对各个所披露的实施方式和实施例的全面理解。然而，相关领域的技术人员将认识到，可以在没有这些特定细节中的一个或多个的情况下，或者使用其他方法、部件、材料等来实践实施例。在其他实例下，尚未示出或详细描述与超导设备和集成超导电路相关联的公知结构，以避免不必要地模糊对本方法的实施方式或实施例的描述。贯穿本说明书和所附权利要求，词语“元件”和“多个元件”用于包含但不限于与超导电路和集成超导电路相关联的所有此类结构、系统和设备。

除非上下文另外要求，否则贯穿本说明书和所附权利要求，单词“包括(comprise)”与“包括(including)”同义并且是包括性或开放式(即，不排除附加的、未列举的元件或动作)。

贯穿本说明书提及的“一个实施例(one embodiment)”、“实施例 (anembodiment)”、“另一个实施例”、“一个示例(one example)”、“示例(an example)”、“另一个示例”、“一个实施方式”、“另一个实施方式”等意指结合实施例、示例、或实施方式所描述的特定指示特征、结构、或特性包括在至少一个实施例、示例、或实施方式中。由此，在贯穿本说明书各处出现的短语“在一个实施例中”、“在实施例中”、“另一个实施例”等不一定全都指同一个实施例、示例或实施方式。此外，在一个或多个实施例、示例、或实施方式中，可以以任何合适的方式来组合特定特征、结构、或特性。

应当注意的是，如在本说明书和所附权利要求中所使用的，除非内容另外明确指明，否则单数形式“一个(a)”、“一个(an)”以及“所述(the)”均包括复数指示物。因此，例如，对包括“超导谐振器”的读出系统的提及包括单个超导谐振器、或两个或更多个超导谐振器。还应当注意的是，除非内容另外明确指明，否则术语“或”通常以包括“和/或”的意义使用。

本文提供的小标题仅仅是为了方便，并不解释实施例的范围或含义。

超导通量存储设备

在本申请中，超导通量存储设备也被称为超导数模转换器(DAC)或通量DAC。

虽然可以使用由室温电子器件驱动的专用模拟线来精确控制单个量子位或少数几个量子位，但是可以优选地使用片上控制电路系统来实施在单个芯片上集成超过几十个量子位。在包括超导量子位和耦合器的量子处理器的一种实施方式中，每个量子位可以有六个控制参数，并且每个耦合器可以有一个控制参数。可以选择性地将静态通量偏置施加到超导回路，以实现这些控制参数中的至少一部分。可以使用相对少量的控制线将通量偏置的期望值编程到控制设备中，这些控制线承载在室温下生成的信号。

在一些实施方式中，这些控制设备可以同时具有持久存储器和数模转换的功能，并且在本申请中被称为通量DAC。在示例实施方式中，每个通量DAC的尺寸为约10μm。将其中几个控制设备附接到单个量子位可以设置量子位尺寸的下限，并且可能影响可能的量子位形状、硬件图拓扑和处理器架构。

通量DAC的XYZ寻址

在量子处理器的示例实施方式中，可以由4608个通量DAC控制512 个量子位和相关联的耦合设备。XYZ寻址方法可以仅使用56个线来控制量子处理器。处理器可以被布置为8×8的区块(tile)阵列，每个区块具有72个通量DAC。每个区块的通量DAC可以布置成相应的3-DAC元格 (plaquette)。可以使用三根线(在本申请中被称为ADDR线)之一来选择3-DAC元格中的每组三个DAC之一，所有三个DAC共享另一根线(在本申请中被称为TRIG线)(在使用15根ADDR线和5根TRIG线来寻址区块中的DAC的布置中)。8×8的区块阵列可以被划分为16个域(在本申请中被称为PWR域)，并被布置成使得可以使用总共30根ADDR线、 10根TRIG线和16根PWR线来对4608个通量DAC进行寻址。参见例如：Bunyk P.等人，“ARCHITECTURALCONSIDERATIONS IN THE DESIGN OF A SUPERCONDUCTING QUANTUM ANNEALING PROCESSOR[超导量子退火处理器设计中的架构考虑]”， arXiv:1401.5504v1，2014年1月21日。

上述DAC寻址方案的缺点可能是实施方式可能包括生产成本可能较高、易受故障影响的大量导线和超导低通滤波器、以及由内部滤波器发热产生的高能光子源。在一些实施方式中，这些导线是双绞线，并且低通滤波器是定制的超导低通滤波器。本申请中描述的系统和方法包括用同轴电缆代替导线，这可以提供更大的带宽和降低的复杂性。更大带宽的益处是可以提高处理器输入/输出(I/O)速度。

超导谐振器

当高带宽线可用于与处理器通信时，可以通过将高带宽线耦合到合适的片上元件来更高效地利用带宽。适合于耦合到高带宽传输线的示例片上元件是超导谐振器。使用超导谐振器的优点是，类似于FMRR或动态电感检测器(KID)，这些设备可以与频域复用兼容。可以使用频域复用、通过调谐每个谐振器的谐振频率来将谐振器阵列耦合到单根传输线。可以例如通过调节谐振器的长度或通过添加附加电容来调谐谐振频率。在一个实施方式中，谐振器是半波超导谐振器。微波电流可以当在谐振器的谐振频率附近驱动该谐振器时被激发。可以通过选择性地传输与谐振器阵列中的一组谐振器相对应的一组音调(tone)来实现寻址。

分布式超导谐振器

超导谐振器的一种实施方式是分布式超导谐振器。分布式超导谐振器的示例是二分之一波长(λ/2)谐振器。二分之一波长谐振器通常可以提供足够耦合到另一设备的可用布线长度。二分之一波长谐振器的缺点可能是，基本谐振频率的整数倍的谐波的存在可能会将超导谐振器阵列限制为一倍频程带宽。

另一个缺点可能是，电流分布可能沿布线长度正弦变化，并且峰值出现在设备的中心。减轻电流变化的一种方法是仅使用谐振器长度的一部分，例如其中电流变化保持在例如峰值的90％以内的部分。另一种方法是改变谐振器到沿谐振器的长度耦合的设备的耦合强度。还有另一种方法是调整相交谐振器的驱动幅度以补偿谐振器的电流分布。可以例如将后一种方法用在下面描述的XY寻址方案中。在一些实施方式中，谐振器被单独地操作。在一些实施方式中，谐振器以谐振器组操作。

分布式超导谐振器的另一示例是四分之一波长(λ/4)谐振器。四分之一波长谐振器的峰值电流在谐振器的一端。可以通过仅使用谐振器的长度的一部分、特别是处于电流在例如峰值的90％以内的一端或其附近的部分来减轻沿谐振器的主体的电流的变化。

集总元件谐振器

超导谐振器的另一实施方式是集总元件谐振器。集总元件谐振器的优点在于，沿集总元件谐振器的电感部分的电流分布可能使基本上均匀的。此外，集总元件谐振器可以是紧凑的，并且在至少一些实施方式中，集总元件谐振器未被限制为一倍频程带宽。在示例实施方式中，集总元件谐振器可以在5GHz至15GHz的频率下操作，并产生10GHz的带宽。

存在可能影响谐振器复用编程系统的可实现的电子带宽利用(在本申请中也被称为系统带宽)的几种限制。相同或类似的限制还可能影响除集总元件谐振器以外的超导谐振器的实施方式的系统带宽。

首先，系统带宽可能会受到串扰的限制。在谐振被相互间隔开以减少串扰的一些实施方式中，有效的系统带宽可能会受到多达30％的限制。间距可以是几个线宽。在示例实施方式中，系统带宽是4GHz至8GHz，并且每个谐振器的带宽在系统带宽内、以谐振频率为中心、为约30MHz。

其次，在一些实施方式中，制造中的不同(诸如层厚度的不同)可以使谐振频率偏移多达10％。

第三，谐振器的布局和相关联的布线可能导致谐振器到谐振器的频率偏移。在一些实施方式中，将谐振器的主体布置(route)在单个布线层中以减小谐振器到谐振器的频率偏移。在一些实施方式中，在使用通孔的情况下，谐振器阵列可以针对阵列中的每个谐振器使用沿谐振器长度的大致相同分布的、相同数量的通孔，以避免或至少减少谐振器长度上的差异变化、谐振器到谐振器的频率偏移、以及污染电子串扰。

第四，较高频谐振器可以比较低频谐振器更短，并且在一些情况下，较高频谐振器可能变得太短而无法覆盖谐振器阵列用于DAC寻址的处理器宽度。在一些实施方式中，可以通过在谐振器中的平行板电容器的制造中使用薄介电层来减轻该限制，以减小这些电容器的占用面积。参见例如： 2018年4月20日提交的美国临时专利申请序列号62/660,719，“SYSTEMS AND METHODS FOR FABRICATION OF SUPERCONDUCTING DEVICES[用于制造超导设备的系统和方法]”。

在一些实施方式中，将动态电感传输线用于在使用三层或更少层的处理器结构内以高隔离度对微波信号进行路由。参见例如：2018年1月31 日提交的PCT专利申请号WO2018US 016237，SYSTEMS AND METHODS FOR FABRICATION OF SUPERCONDUCTINGINTEGRATED CIRCUITS[用于制造超导集成电路的系统和方法]。

高带宽线

图1是展示了根据本披露的到超导电路的微波路径100的示例实施方式的示意图。微波路径100定位在低温制冷系统中，并且在蒸馏器102与样品架104之间行进。低温制冷系统包括蒸馏器102、样品架104和混合室106。微波路径100是穿过低温制冷系统的微波路径。在图1中以虚线示出了蒸馏器102、样品架104和混合室106，以提供微波路径100的环境。

样品架104可以容纳或固持超导电路。在一些实施方式中，超导电路是集成超导电路。在一些实施方式中，集成超导电路包括量子处理器。在一些实施方式中，量子处理器包括多个超导通量量子位。参见例如：2009 年9月3日提交的PCT专利申请号PCT/US 2009/055939(公布为国际专利申请公开WO 2010/028183 A2)，SYSTEMS,METHODS AND APPARATUSFOR ACTIVE COMPENSATION OF QUANTUM PROCESSOR ELEMENTS[用于主动补偿量子处理器元件的系统、方法和装置]。

微波路径100穿过混合室106。微波路径100包括位于蒸馏器102与混合室106之间的超导同轴电缆108。在一些实施方式中，超导电缆108 是超导NbTi同轴电缆。

微波路径100包括带通滤波器110、粉末滤波器112和用于操作频带的开关114。在一些实施方式中，粉末滤波器112是超导粉末滤波器。带通滤波器110通过同轴电缆116通信地耦合到粉末滤波器112。在一些实施方式中，带通滤波器110是对低于60GHz的频率具有大于90dB的带外抑制的GHz带通滤波器。带通滤波器110和粉末滤波器112的组合可以至少部分地确定对微波路径100上的信号的滤波。在一些实施方式中，带通滤波器110和粉末滤波器112中的一者或两者的使用可以是可选的。包括滤波器的原因之一是为了降低用于对设备(诸如量子处理器中的设备) 进行编程的高带宽线上的噪声。

在以约4K的温度操作的一些实施方式中，开关114是CMOS开关。在以约4K的温度操作的其他实施方式中，开关114是超导开关，例如冷子管。在以约10mK的温度操作的一些实施方式中，开关114是超导开关，例如冷子管。在又其他实施方式中，开关114是如本申请中参考图11、图 12和图13所述的宽带开关。图11、图12和图13的宽带开关在2019年4 月29日提交的美国专利申请号16/397,790，DYNAMICAL ISOLATION OF A CRYOGENIC PROCESSOR[低温处理器的动态隔离]中进行了进一步的描述。

在一些实施方式中，同轴电缆116是铜同轴电缆。粉末滤波器112通过同轴电缆118通信地耦合到开关114。在一些实施方式中，同轴电缆118 是铜同轴电缆。开关114通过同轴电缆120通信地耦合到样品架104。在一些实施方式中，同轴电缆120是铜同轴电缆。

图2是展示了根据本披露的到超导电路的微波路径的另一示例实施方式的示意图。微波路径200定位在低温制冷系统中，并且在蒸馏器202与样品架204之间行进。低温制冷系统包括蒸馏器202、样品架204和混合室206。微波路径200是穿过低温制冷系统的微波路径。在图2中以虚线示出了蒸馏器202、样品架204和混合室206，以提供微波路径200的环境。

样品架204可以容纳或固持超导电路。在一些实施方式中，超导电路是集成超导电路。集成超导电路可以包括或包含量子处理器和一个或多个其他超导处理器或超导设备，或者可以由量子处理器组成。在一些实施方式中，量子处理器包括多个超导通量量子位。

微波路径200穿过混合室206。微波路径200包括位于蒸馏器202与混合室206之间的同轴电缆208。在一些实施方式中，同轴电缆108是超导同轴电缆。在一些实施方式中，同轴电缆是不锈钢同轴电缆。

微波路径200包括带通滤波器210和开关212。带通滤波器210通过同轴电缆214通信地耦合到开关212。在一些实施方式中，带通滤波器210 是对低于60GHz的频率具有大于90dB的带外抑制的GHz带通滤波器。在一些实施方式中，同轴电缆214是铜同轴电缆。开关212通过同轴电缆 216通信地耦合到样品架204。在一些实施方式中，同轴电缆216是铜同轴电缆。

在以约4K的温度操作的一些实施方式中，开关212是CMOS开关。在以约4K的温度操作的其他实施方式中，开关212是超导开关，例如冷子管。在以约10mK的温度操作的一些实施方式中，开关212是超导开关，例如冷子管。

示例集总元件谐振器

图3A是根据本披露的包括超导半波谐振器302和传输线304的超导电路300的示例实施方式的一部分的示意性布局。例如，超导半波谐振器302可以是微带谐振器、共面波导(CPW)谐振器或集总元件谐振器。例如，传输线304可以是微带传输线、CPW传输线或同轴传输线。

超导半波谐振器302包括谐振器主体306。图3A展示了谐振器主体 306的一部分。在一个实施方式中，谐振器主体306的长度为7mm。

区域308(在图3A中通过影线示出)是电流在最大电流的合适阈值内的区域。在一些实施方式中，该合适阈值是最大电流的90％。在一些实施方式中，以蛇形形状来布置(route)不用于耦合到DAC的谐振器主体 306的长度，例如以提高超导半波谐振器302的紧凑性。

图3B是图3A的超导半波谐振器302的耦合区域310的放大视图。超导半波谐振器302包括布线312和耦合电容器314。在一些实施方式中，耦合电容器314是平行板电容器。在一些实施方式中，耦合电容器314包括平行板电容器中的电介质的薄膜金属氧化物层。参见例如：2018年4 月20日提交的美国临时专利申请序列号62/660,719，“SYSTEMS ANDMETHODS FOR FABRICATION OF SUPERCONDUCTING DEVICES[用于制造超导设备的系统和方法]”。在一个实施方式中，耦合电容器314 的尺寸为30μm×20μm。

超导电路300包括通孔316，例如用于在传输线304与耦合电容器314 的下电容器极板(图3B中未示出)之间提供超导通信耦合。

超导半波谐振器302可以在另一端(图3A和图3B中未示出)对称耦合接地(在本申请中也称为电接地)。在一些实施方式中，布线312和/ 或传输线304在1μm的二氧化硅(SiO2)电介质上方包括2μm的线，其可以提供接近50Ω的阻抗。

在一个实施方式中，超导半波谐振器302在9.58GHz下具有带宽约 35MHz的谐振。

图4A是根据本披露的包括超导集总元件谐振器402和传输线404的超导电路400a的示例实施方式的一部分的示意性布局。超导集总元件谐振器402包括谐振器主体406。

区域408(在图4A中通过影线示出)是电流在最大电流的合适阈值内的区域。在一些实施方式中，该合适阈值是最大电流的90％。

图4B是图4A的超导集总元件谐振器402的耦合区域410的放大视图。超导集总元件谐振器402包括布线412、耦合电容器414和分流电容器416。在一些实施方式中，耦合电容器414是平行板电容器。在一些实施方式中，耦合电容器414包括平行板电容器中的电介质的薄膜金属氧化物层。在一个实施方式中，耦合电容器414的尺寸为30μm×30μm。在一个实施方式中，分流电容器416的尺寸为100μm×120μm。

超导集总元件谐振器402可以在另一端对称耦合接地。在一些实施方式中，布线412和/或传输线404在1μm的二氧化硅(SiO2)电介质上方包括2μm的线，其可以提供接近50Ω的阻抗。

在一个实施方式中，超导集总元件谐振器402在9.62GHz下具有带宽约30MHz的谐振。

图4C是根据本披露的包括超导集总元件谐振器418和传输线420的超导电路400c的示例实施方式的一部分的截面的示意图。

超导电路400c在多层超导集成电路中实施。传输线420耦合到接地平面422。传输线420通过超导通孔424和超导布线426以超导方式通信地耦合到耦合电容器(诸如图4B的耦合电容器414)的下极板428。

耦合电容器的上极板430以超导方式通信地耦合到谐振器主体432以及将超导集总元件谐振器418耦合到接地平面436的电容器的上极板434。

谐振器寻址的DAC

超导数模转换器(DAC)的谐振器寻址可以在操作中使用DAC来执行锁存。在本申请中，谐振器寻址也被称为DAC的谐振器加载。谐振器可以与DAC集成在一起，并且例如可以用来替代ADDR线和/或TRIG线。

超导DAC是通量存储器或通量存储设备。DAC可以将数字量的通量转换为存储在模拟设备中的通量。

在一些实施方式中，DAC包括在一定温度范围内超导的材料回路，该回路被一个或多个约瑟夫逊结中断。在一个实施方式中，DAC是 rf-SQUID，并且包括被单个约瑟夫逊结中断的超导回路。在另一实施方式中，DAC是被复合约瑟夫逊结(CJJ)中断的超导回路。DACCJJ回路可以表现为用于磁通量的求和元件。该回路可以将由导线(例如，双绞线) 提供的DC电流与由谐振器感应产生的电流进行组合。在一些实施方式中，导线是全局共享的，即，由处理器中的所有DAC共享，并且该导线可以提供全局偏置信号。

将通量存储在DAC中包括：将通量添加到DAC的CJJ回路中，以及将DAC的CJJ回路中的通量移动到DAC的存储回路中(即，移动到DAC 的超导回路中)。可以通过使用一个或多个控制信号或偏置来抑制CJJ中的约瑟夫逊结，从而将通量添加到超导DAC的CJJ回路。可以通过使用一个或多个控制信号或偏置来抑制CJJ回路中的另一个约瑟夫逊结，从而将通量移动到DAC存储回路中。可以将多个通量量子存储在使用CJJ回路实施的超导DAC中。

关于能够操作用于控制集成电路中的超导设备的通量DAC的描述，参见例如：Johnson M.W.等人，“A scalable control system for a superconducting adiabaticquantum optimization processor[用于超导绝热量子优化处理器的可扩展控制系统]”，arXiv:0907.3757v2，2010年3月24 日。

可以使用谐振器阵列来提供一个或多个信号，可以将该一个或多个信号与全局偏置信号组合以实现寻址。

图5A是展示了根据本披露的包括谐振器寻址的DAC 502的超导电路 500a的示例实施方式的示意图。

在超导电路500a中，谐振器寻址的DAC 502包括在一定温度范围内超导的材料回路504和CJJ 506。CJJ 506包括两个并联的电流路径，每个电流路径都被约瑟夫逊结——分别为约瑟夫逊结508和510——中断。

超导电路500a进一步包括谐振器512、传输线514和接口516，该接口能够操作用于通过全局通量偏置线516-1提供全局通量偏置。谐振器512 包括耦合电容器518和520、到谐振器寻址的DAC 502的电感接口522和可选的分流电容器524。术语“电感接口”在本申请中也被称为耦合电感。耦合电感522例如以电感方式通信地将谐振器512与谐振器寻址的DAC502进行耦合。

超导电路500a进一步包括能够操作用于向谐振器寻址的DAC 502提供电流偏置的电流偏置线526。

在一些实施方式中，多个谐振器耦合到单个DAC CJJ回路。图5B是展示了根据本披露的包括谐振器寻址的数模转换器(DAC)502的超导电路500b的另一示例实施方式的示意图。

在图5B中，如在图5A中使用的相同的附图标记在图5B中用于表示相同或相似的元件。在图5B的实施方式中给定元件超过一个的情况下，其附图标记具有后缀，例如“a”或“b”。

在超导电路500b中，谐振器寻址的DAC 502包括在一定温度范围内超导的材料回路504和CJJ 506。CJJ 506包括两个并联的电流路径，每个电流路径都被约瑟夫逊结——分别为约瑟夫逊结508和510——中断。

超导电路500b进一步包括一对谐振器512a和512b、传输线514和接口516，该接口能够操作用于通过全局通量偏置线516-1提供全局通量偏置。谐振器512a包括耦合电容器518a和520a、到谐振器寻址的DAC 502 的电感接口522a、以及类似于图5A的可选的分流电容器524的可选的分流电容器(为清楚起见未在图5B中示出)。谐振器512b包括耦合电容器518b和520b、到谐振器寻址的DAC 502的电感接口522b、以及类似于图 5A的可选的分流电容器524的可选的分流电容器(为清楚起见未在图5B 中示出)。

超导电路500b进一步包括能够操作用于向谐振器寻址的DAC 502提供电流偏置的电流偏置线526。

在一个实施方式中，谐振器512a和512b两者都耦合到传输线514。在另一实施方式中，谐振器512a耦合到传输线514，而谐振器512b耦合到另一传输线(图5B中未示出)。

在两个谐振器耦合到同一DAC CJJ回路的示例中，可以通过使低频偏置信号和两个微波信号相长地组合以超过所确定的地址锁存水平，从而实现对DAC的编程。该布置可以用于构造针对一组DAC的XY寻址方案，示例如下。首先，通过在本申请中被称为电源线(PWR)的线将DC电流偏置施加到DAC。接下来，将全局低频偏置地址线(图5A和图5B的那种全局通量偏置线516-1)耦合到该组DAC CJJ回路中的每个DAC CJJ 回路。然后，以二维X-Y网格的形式在整个处理器上布局谐振器阵列。对所选DAC的编程可以通过预偏置一组DAC CJJ回路，并激活在所选DAC 处相交的两个谐振器(在本申请中也被称为地址谐振器和触发谐振器)来实现。

所选DAC可以在两个微波音调(频率分别为f_lo和f_hi)在所选DAC 处相长地相加时被编程。这两个微波音调之间的相对相位可以以由以下表达式给出的角频率ω演化：

ω＝2π(f_hi-f_lo)

较高频率的音调可以每个周期相对于低频音调前进δθ＝ω/f_lo弧度。每次低频音调达到最大值时，高频音调都可能已经前进角度δθ。角度δθ可以表示在该拍频下，一个周期内这两个音调的最大值可以接近的最靠近距离，并且由于角度δθ会与拍频ω线性成比例，因此可能期望选择较小的拍频ω。另一方面，拍频ω越小，完成完整的2循环所需的时间越长。

可能期望谐振器的充电时间不超过τ＝1/(2πΔf)的几倍，其中，Δf是每个音调的带宽。通常谐振器的充电和放电会花费τ的几倍时长。为实现高效的带宽利用，可以大致在相同的时间范围内完成编程。这表明可能期望使拍频与谐振器的线宽匹配。

这产生了在合理的时间内完成编程的标准——合理的时间是指拍频应大致与谐振器的线宽(ω～2πΔf)匹配的时间。这与单个阵列内的谐振相隔几个线宽Δf以避免或至少减少信道之间的串扰的偏好相一致。在确定了拍频的情况下，通常可以将谐振频率选择为与所确定的拍频相一致的较高频率。

图5C是展示了根据本披露的包括一对谐振器寻址的数模转换器 (DAC)502a和502b的超导电路500c的示例实施方式的示意图。

如在图5A中使用的相同的附图标记在图5C中用于表示相同或相似的元件。在图5C的实施方式中给定元件超过一个的情况下，其附图标记具有后缀，例如“a”或“b”。

在超导电路500c中，谐振器寻址的DAC 502a包括在一定温度范围内超导的材料回路504a和CJJ 506a。CJJ 506a包括两个并联的电流路径，每个电流路径都被约瑟夫逊结——分别为约瑟夫逊结508a和510a——中断。谐振器寻址的DAC 502b包括在一定温度范围内超导的材料回路504b和 CJJ 506b。CJJ 506b包括两个并联的电流路径，每个电流路径都被约瑟夫逊结——分别为约瑟夫逊结508b和510b——中断。

超导电路500c进一步包括谐振器512、传输线514和接口516a、516b，这些接口能够操作用于通过全局通量偏置线516-1提供全局通量偏置。谐振器512包括耦合电容器518和520、到谐振器寻址的DAC 502a的电感接口522a、到谐振器寻址的DAC 502b的电感接口522b和可选的分流电容器524。

超导电路500c进一步包括能够操作用于向谐振器寻址的DAC 502a 提供电流偏置的电流偏置线526a、以及能够操作用于向谐振器寻址的DAC 502b提供电流偏置的电流偏置线526b。

通过调谐谐振器512到DAC CJJ回路502a和502b的每个耦合，可以至少部分地补偿沿图5C的谐振器512的主体的电流变化。在一些实施方式中，谐振器512可以耦合到超过两个的DAC CJJ回路(在图5C中仅示出了两个DAC CJJ回路)，并且通过调谐谐振器512到相应的DAC CJJ 回路的耦合，可以至少部分地补偿沿谐振器512的主体的电流变化。

图5D是展示了根据本披露的包括谐振器寻址的数模转换器(DAC) 502的超导电路500d的另一示例实施方式的示意图。图5D的谐振器512 包括DC-SQUID 528。DC-SQUID 528包括一对约瑟夫逊结530和532。超导电路500d包括接口534。接口534可以例如由DAC或模拟线提供。通过借助接口534向DC-SQUID 532施加通量偏置，可以调谐图5D的谐振器512的谐振频率。

在一些实施方式中，约瑟夫逊结530和532中的至少一个的临界电流在大小上与谐振器512中的电流相当。

代替通过耦合电容器518以电容方式将图5A、图5C和图5D的谐振器512通信地耦合到传输线514，可以通过电感耦合将谐振器512通信地耦合到传输线514。例如，可以通过到谐振器512的主体的一部分的电感耦合，将谐振器512以电感方式通信地耦合到传输线514。

类似地，代替通过相应的耦合电容器将图5B的谐振器512a和512b 中的每一个以电容方式通信地耦合到相应的传输线，可以通过到谐振器的主体的一部分的电感耦合，将谐振器512a和512b中的至少一个以电感方式通信地耦合到相应的传输线。

图5E是展示了根据本披露的包括谐振器寻址的数模转换器(DAC) 502和以电感方式耦合到传输线514的谐振器512的超导电路500e的示例实施方式的示意图。如在图5A中使用的相同的附图标记在图5E中用于表示相同或相似的元件。

超导电路500e包括传输线电感536以及匹配电容器538和540。匹配电容器538和540可以至少部分地调谐传输线514的阻抗(例如，以使传输线514的阻抗约为50Ω)。

谐振器512可以通过传输线电感536以电感方式通信地耦合到传输线 514。谐振器512可以用于寻址一个或多个DAC或其他超导设备。谐振器 512包括第一部分542和第二部分544，该第一部分包括到谐振器寻址的 DAC 502的电感接口522，并且该第二部分包括到另一谐振器寻址的DAC (图5E中未示出)的电感接口546。第一部分542包括电容器520，并且第二部分544包括电容器548。

图5F是展示了根据本披露的包括谐振器寻址的数模转换器(DAC) 502和以电感方式耦合到传输线514的谐振器512的超导电路500f的另一示例实施方式的示意图。如在图5A中使用的相同的附图标记在图5F中用于表示相同或相似的元件。超导电路500f包括耦合电感550，该耦合电感可以通过传输线电感536将谐振器512以电感方式通信地耦合到传输线514。

图6是展示了根据本披露的用于对DAC进行编程的示例方法600的流程图。图6展示了用于使用标准的30MHz线将单通量量子加载到DAC 存储回路中的一系列电流。方法600可以由编程系统来实施。例如，方法 600可以以在室温下操作的电子器件实施。在一些实施方式中，高频音调的相位和幅度是可控制的，例如可通过在室温下操作的电子器件来控制。

方法600包括动作602至618，尽管本领域的技术人员将理解，在替代性实施例中，某些动作可以被省略和/或另外的动作可以被添加。本领域技术人员还应理解的是，所展示的动作顺序是仅出于示例性目的而示出的并且可以在替代性实施例中改变。

方法600例如响应于启动对DAC的编程而在602处开始。在604处，将到谐振器寻址的DAC(诸如，图5A的谐振器寻址的DAC 502)的电流线中的DAC功率水平升高到预校准水平或所定义的校准水平。在606处，将全局地址偏置线升高到预校准水平或所定义的校准水平，从而将通量偏置施加到一个或多个谐振器寻址的DAC。该水平被校准为使得当通过传输线(诸如，图5A的传输线514)和谐振器(例如，图5A的谐振器512) 施加高频微波脉冲时该水平越过预定或所定义的上限阈值。上限阈值被选择为使得在该上限阈值被超过时通量量子通过全局偏置和高频微波脉冲的施加和组合而被添加到CJJ回路中。

在608处，将高频ADDR和/或TRIG(X和/或Y)微波脉冲施加到所选设备，例如施加到所选的谐振器寻址的DAC。在XY寻址方案中，通过ADDR(或X)线注入DAC中的通量偏置是使组合的地址信号电流 (参见图7A)超过用于对DAC进行编程的阈值所需的通量的一半，并且TRIG(或Y)线注入到DAC中的通量偏置类似地是使组合的地址信号电流超过用于对DAC进行编程的阈值所需的通量的一半。仅当组合的地址信号电流超过阈值时，才对DAC进行编程(参见图7A至图7C和所附描述)。本申请中描述的系统和方法在以下情况下导致阈值被超过：a)通过全局地址偏置线施加了足够的通量偏置，并且b)ADDR(X)和TRIG(Y) 地址线上存在脉冲。

至少出于以下两个原因，使用全局通量偏置可能是有益的。首先，偏置破坏了对称性，并且消除了或至少减小了上述方法导致DAC被“去编程”的可能性。其次，该偏置降低了高频微波脉冲的功率要求。

在610处，编程系统确定是否准备好降低地址线。如果编程系统确定已准备好降低地址线，则方法600进行到612，否则该方法继续等待。在 612处，将全局地址偏置线水平降低到低于预定阈值，从而减小施加到 DAC的全局通量偏置。将地址线降低到低于预定的下限阈值会导致通量量子移动到DAC存储回路中。

在614处，编程系统确定编程是否完成。如果编程系统确定编程已完成，则方法600进行到616，否则该方法继续等待。在616处，将电源线恢复到其初始水平。在一些实施方式中，将电源线恢复到零电流。在618 处，将地址线恢复到其初始水平。在一些实施方式中，将地址线恢复到零电流。

图7A、图7B和图7C是示出展示了根据本披露的用于加载单通量量子的示例时间序列的曲线图的图。图7A是组合的地址信号电流702随时间变化的曲线图。组合的地址信号电流702包括全局偏置704和高频脉冲 706。组合的地址信号电流被升高到阈值708以上，使得单通量量子被加载到DAC CJJ回路中。

图7B是功率信号电流710随时间变化的曲线图。在时间t₀处，功率信号电流710升高。在时间t₁处，功率信号电流710升高。

再次参考图7A，组合的地址信号电流在时间t₂处超过阈值708。在时间t₃处，全局偏置704被降低，从而降低了组合的地址信号电流702。

图7C是DAC存储回路中的持续电流712随时间变化的曲线图。持续电流712在时间t₂处阶梯式下降，并且在时间t₃处再次阶梯式下降。在时间t₃处，持续电流712阶梯式下降到低于预定的下限阈值714。

在图7C所展示的示例中，t₀处的DAC持续电流为零。在t₂之后，持续电流712包括由添加到DAC CJJ回路的磁通量感应产生的电流。在t₃之后，持续电流712包括由从DAC CJJ回路移动到DAC存储回路中的磁通量感应产生的电流。在t₄之后，持续电流712包括由存储在DAC中的一个或多个通量量子感应产生的电流。

将一个或多个通量量子加载到DAC中在本申请中也被称为对DAC进行编程。对DAC进行编程还可以包括从DAC存储回路移除一个或多个通量量子。在一个实施方式中，从DAC存储回路移除一个或多个通量量子包括反转地址线上的信号。

可以包括两个附加的控制接口，以确保可以通过使谐振器相交来完成编程。这两个附加的控制接口用于控制驱动音调(在本申请中也被称为谐振频率)的相位和幅度。可以使用校准来确定一个范围，在该范围内，可以与目标DAC的编程一致地调整驱动音调的相位和幅度。取决于该范围的大小，可以同时对多个设备进行编程。该范围的大小可以至少部分地取决于：a)在谐振器的长度上电流幅度的变化，或b)每个谐振器与相应的 CJJ回路之间耦合的均匀程度。

用于超导设备的寻址技术

图8示出了根据至少一个示例性实施方式的包括数字计算机802和量子计算机804的混合计算系统800，该混合计算系统可以结合本申请中描述的系统和方法，包括谐振器寻址的DAC。

数字计算机802包括CPU 806、用户接口元件808、810、812和814、磁盘816、控制器818、总线820和存储器822。存储器822包括模块824、 826、828、830、832和834。

量子计算机804包括量子处理器836、读出控制系统838、量子位控制系统840和耦合器控制系统842。量子计算机804可以结合包括超导谐振器(诸如图3A的超导谐振器300)的FMR技术。计算系统800可以包括谐振器寻址的DAC，诸如图5A至图5F的谐振器寻址的DAC502。

电源线(Z)频率复用的通量DAC寻址

如上所述，用于寻址超导设备(例如，诸如DAC的通量存储设备) 的常规方案的缺点可能在于：实施方式可能包括生产成本可能较高、易受故障影响的大量导线和超导低通滤波器、以及由内部滤波器发热产生的高能光子源。在一些实施方式中，这些导线是双绞线，并且低通滤波器是定制的超导低通滤波器。本申请中描述的系统和方法包括用同轴电缆代替导线，这可以提供更大的带宽和降低的复杂性。更大带宽的益处是可以提高处理器输入/输出(I/O)速度。

本申请中描述的系统和方法包括微波线上的信号的频域复用。本申请中描述的系统和方法包括：通过使用信号来激活电源线谐振器以使其具有校准的谐振器幅度、并且通过使用信号来实施XY寻址方案(诸如本申请中描述的触发信号和地址信号)来对DAC或超导电路上的其他合适的超导设备进行编程。

在寻址方案的一些实施方式中，可使用三个外部偏置信号的组合在三维网格上寻址超导设备。这些外部偏置信号之一通常是提供给一组一个或多个超导设备的公共电流偏置。提供公共电流偏置的线在本申请中被称为电源(PWR)线。每个PWR线可以向相应的一组一个或多个超导设备提供电流偏置。

在本申请中，另外两个偏置信号被称为触发(TRIG)偏置和地址 (ADDR)偏置。参见例如在本申请中前文对通量DAC的XYZ寻址的描述。

如以上参考图5A至图5F、图6以及图7A至图7C所述，可以通过使低频偏置信号和两个微波信号相长地组合以超过所确定的地址锁存水平，从而实现对耦合到两个超导谐振器的DAC的编程。可以使用该布置来构造针对一组DAC的XY寻址方案。在一个实施方式中，以二维网格的形式在整个超导集成电路(例如，量子处理器)上布局超导谐振器阵列。全局低频偏置地址线耦合到一组DAC CJJ回路中的每个DAC CJJ回路。对所选DAC的编程通过预偏置一组DAC CJJ回路，并激活在所选DAC 处相交的两个谐振器(在本申请中也被称为地址谐振器和触发谐振器)来实现。

一些实施方式采用XYZ寻址方案。通过在本申请中被称为电源(PWR) 线的线将低频或DC电流偏置施加到DAC。图5A和图5B的电流偏置线 526以及图5C的电流偏置线526a和526b是PWR线的示例。

在常规布置中，PWR线提供DC偏置，并且通常以电流方式耦合到 DAC的主体。DC偏置可以被施加到在本申请中被称为域或电源域的DAC 阵列。这些域是XYZ寻址方案中的Z维。在量子处理器的示例实施方式中，量子处理器包括由24根双绞线供应的24个域。对域中的DAC进行编程可以包括向域中施加DC偏置、以及将XY信号(如上所述)施加到 DAC的CJJ回路。

本申请描述了用于通过超导谐振器提供PWR偏置的技术。该域可以包括耦合到超导谐振器的一个或多个DAC。可以向超导体谐振器供应作为通过超导谐振器的主体的DC电流的DC偏置。该DC电流可以是多个谐振器公共的，并且可以例如由单根双绞线提供。可以通过激发谐振器中的微波电流来激活该域(以提供该域的Z寻址)。

PWR线可以被频率复用。可以利用传输线上的频率复用来激活耦合到传输线的谐振器阵列中的一个谐振器。

在本申请中描述的技术的一些实施方式中，用于提供PWR偏置的超导谐振器可以是通信地耦合到微波传输线的超导谐振器。

本申请中描述的技术可以使低频(或DC)PWR偏置与沿谐振器主体的高频(例如微波)电流组合，以提供PWR寻址。低频偏置可以被施加到超过一个谐振器。低频偏置可以是施加到一组谐振器的全局偏置。

在一些实施方式(例如，下面参考图9A和图9B描述的实施方式) 中，对DAC(或其他合适的超导设备或通量存储设备)进行编程包括对谐振器主体中的低频(或DC)电流和高频(或微波)电流求和。在其他实施方式(例如，参考图5A至图5F、图6以及图7A至图7C描述的实施方式)中，通过对CJJ(诸如图5A的CJJ 506)中的通量求和来对低频信号和高频信号进行组合。

本申请中描述的技术将超导谐振器与DC线集成。在一些实施方式中， DC线与电子滤波器集成。在一些实施方式中，超导谐振器(或超导谐振器阵列)和DC线被集成在片上。所集成的部件可以对至少两个频带(例如，微波和DC)下的电流求和。

通常期望到超导谐振器的低频信号路径在微波频率下具有高阻抗。在微波频率下具有高阻抗的一个原因是为了减小超导谐振器上的负载。低频信号路径中包含电子滤波器会使低频(或DC)线在微波频率(例如，超导谐振器的谐振频率)下表现为高阻抗。在一些实施方式(包括参考图10 讨论的实施方式、以及包括超导谐振器阵列的实施方式)中，在低频信号路径中包含电子滤波器会使两个超导谐振器解耦合。

图9A是展示了根据本披露的超导电路900a的示例实施方式的示意图。超导电路900a包括通过超导谐振器寻址的超导设备。根据本披露，超导设备可以是超导通量存储设备，诸如图9A所示的谐振器寻址的DAC 902。

超导电路900a可以为谐振器寻址的DAC 902提供Z(电源线)寻址。如上所述，可以将DC偏置供应给谐振器的主体，并且将其与来自微波传输线的高频电流相加。Z(电源线)寻址可以通过使用高频(微波)电流选择性地激活域来实现。

在超导电路900a中，谐振器寻址的DAC 902包括在一定温度范围内超导的材料回路904和复合约瑟夫逊结(CJJ)906。CJJ 906包括两个并联的电流路径，每个电流路径都被约瑟夫逊结——分别为约瑟夫逊结908 和910——中断。

超导电路900a进一步包括谐振器912和传输线914。图9A的谐振器 912在本申请中被称为电源(PWR)线谐振器。谐振器912包括耦合电容器916和918、以及到谐振器寻址的DAC902的线920和922。

线920和922通过电子滤波器926通信地耦合到低频(或DC)信号源924。电子滤波器926能够操作用于去除所选频率分量。所选频率分量可以包括高频分量。所选频率分量可以包括超导谐振器的谐振频率。电子滤波器926可以是低通滤波器、陷波滤波器或带通滤波器。

代替通过耦合电容器916以电容方式将谐振器912通信地耦合到传输线914，可以通过电感耦合将谐振器912通信地耦合到传输线914。例如，可以通过到谐振器912的主体的一部分的电感耦合，将谐振器912以电感方式通信地耦合到传输线914。参见例如图5E和图5F。

在一些实施方式中，多个谐振器耦合到单个DAC CJJ回路。参见例如图5B。

图9B是展示了根据本披露的超导电路900b的另一示例实施方式的示意图。超导电路900b包括通过超导谐振器寻址的超导设备。超导设备可以是超导通量存储设备，诸如图9B所示的谐振器寻址的DAC 902。如在图9A中使用的相同的附图标记在图9B中用于表示相同或相似的元件。

在超导电路900b中，谐振器寻址的DAC 902包括在一定温度范围内超导的材料回路904和CJJ 906。CJJ 906包括两个并联的电流路径，每个电流路径都被约瑟夫逊结——分别为约瑟夫逊结908和910——中断。

超导电路900a进一步包括谐振器912和传输线914。图9B的谐振器 912在本申请中被称为XY谐振器。谐振器912包括耦合电容器916和918、以及到谐振器912的线920和922。

线920和922通过电子滤波器926通信地耦合到低频(或DC)信号源924。电子滤波器926能够操作用于去除所选频率分量。所选频率分量可以包括高频分量。所选频率分量可以包括超导谐振器的谐振频率。电子滤波器926可以是低通滤波器、陷波滤波器或带通滤波器。

再次参考图5A，超导电路500a包括谐振器512(在本申请中，该谐振器由于其在本申请中描述的XY寻址中的作用而被称为XY谐振器)、以及接口516和全局通量偏置线516-1。在图9B的超导电路900b的实施方式中，接口516和全局通量偏置线516-1被DC电流偏置所代替，该电流偏置由包括电子滤波器926的信号路径上的信号源924供应给图9B的谐振器912的主体。

超导电路900b优于超导电路500a的益处在于，在一些实施方式中，可以消除接口516和全局通量偏置线516-1，从而减弱布局超导电路900b 的挑战，例如，减小超导电路900b在超导集成电路上所占用的面积。

代替通过耦合电容器916以电容方式将图9B的谐振器912通信地耦合到传输线914，可以通过电感耦合将谐振器912通信地耦合到传输线914。例如，可以通过到谐振器912的主体的一部分的电感耦合，将谐振器912 以电感方式通信地耦合到传输线914。参见例如图5E和图5F。在一些实施方式中，多个谐振器耦合到单个DAC CJJ回路。参见例如图5B。

谐振器912进一步包括到谐振器寻址的DAC 902的电感接口928。术语“电感接口”在本申请中也被称为耦合电感。耦合电感928例如以电感方式通信地将谐振器912与谐振器寻址的DAC 902进行耦合。

谐振器912进一步包括可选的分流电容器930。

以电容方式耦合的超导谐振器阵列的过程控制监测(PCM)线。

如本申请中描述的，超导谐振器阵列可以耦合到单根传输线，并且例如用于在多种应用中(例如，在涉及量子位、动态电感检测器(KID)、过渡边缘传感器的应用以及可与谐振设备集成的其他应用中)实现频域复用。

可能期望在室温下(或至少在比低温温度更高的温度下)使用低频或 DC信号探测超导设备或超导集成电路，以确定该设备或电路中的谐振器主体是否包括电短路或电断路、或不期望的电阻。电短路、电断路或不期望的电阻可能是由例如临界尺寸的缩小、多层集成电路中层厚度的变化、材料质量问题和/或其他制造问题引起的。

制造故障的一种处理方法是简单地接受产量上的损失。在一些应用中，例如，KID被用于成像，并且一些谐振器的损失对应于成像阵列中的一些像素的损失。这是可以接受的，因为可以在图像区域上扫描该阵列以填充由于像素损失而缺失的数据。在其他应用中，频率复用谐振读出使用谐振器阵列来读出量子处理器中的量子位值。几个谐振器的损失会导致读出速度成比例地降低，并且该损失是可以接受的。

在其他应用中，重要的是要知道至少已经产生了谐振器阵列中的可接受数量的谐振器。在将谐振器阵列用于寻址量子处理器中的超导通量DAC 阵列的应用中，谐振器的损失可能导致处理器无法操作。在将大规模超导跨导量子位阵列用于门模型量子计算的另一应用中，谐振器的损失可能类似地导致系统无法操作。

至少出于这些原因，可能有利的是在室温下(或至少在比低温温度更高的温度下)测量谐振器阵列的运行状况以降低在系统被降温到低温温度后出现无法操作的谐振器的可能性。

本申请中描述的系统和方法包括在比低温温度更高的温度下使用低频或DC线来确定超导谐振器阵列中谐振器的运行状况、或超导量子位阵列中量子位的运行状况。在一些实施方式中，超导谐振器阵列中的谐振器以电容方式通信地耦合到一根或多根传输线(例如，微波传输线)。在其他实施方式中，超导谐振器阵列中的谐振器以电感方式耦合到一根或多根传输线。

在一些实施方式中，在超导电路的操作期间，PCM线也用作DC偏置线。DC偏置线可以是全局DC偏置线。超导电路可以包括以电容方式耦合的超导谐振器的阵列。

如以上参考图9A和图9B所描述的，可以将DC偏置添加到谐振器主体。可以将图9A和图9B的DC偏置用于在比低温温度更高的温度下(例如在室温(约20℃)下)探测谐振器的运行状况。例如，可以将DC偏置用于探测电短路、断路或不期望的电阻。

图10是展示了根据本披露的包括N个谐振器1002-1、1002-2和 1002-N(在本申请中统称为1002)的阵列的超导电路1000的示例实施方式的示意图。虽然在图10中示出了至少三个谐振器，但是在N个谐振器 1002的阵列中的谐振器的数量N可以小于三或大于三。

N个谐振器1002的阵列可以是多个XY谐振器或Z谐振器(如本申请中所描述的)。例如，图9A的谐振器912(Z谐振器)可以是如图10 的N个谐振器1002的阵列所展示的彼此通信地耦合且耦合到传输线的谐振器阵列的成员。类似地，图9B的谐振器912(XY谐振器)可以是如图 10的N个谐振器1002的阵列所展示的彼此通信地耦合且耦合到传输线的谐振器阵列的成员。

图10是可以用于评估在谐振器阵列中的谐振器主体中是否存在DC 短路或断路的超导电路的示例实施方式。该谐振器阵列可以是多个超导谐振器。超导谐振器是具有在一定温度范围内或在低于临界温度时超导的谐振器主体的谐振器。超导谐振器可以以电容方式或以电感方式耦合到传输线，例如微波传输线。该微波传输线可以例如是微带传输线、带状线传输线、同轴传输线和共面波导传输线之一。

图10的超导电路1000包括DC导线，该DC导线将谐振器阵列中的一个或多个谐振器通信地耦合到信号源。在这种配置中，谐振器主体可以被布线为在DC下串联。如下面参考图10所描述的，可以用一个或多个电子滤波器来至少减少谐振器之间的串扰。

图10的示例实施方式包括对DAC电源线谐振器的DC偏置(参见上面的图9A和图9B)。在其他实施方式中，可能包括对地址线谐振器和触发线谐振器(例如，本申请中描述的地址线谐振器和触发线谐振器)的 DC偏置。

N个谐振器1002的阵列中的每个谐振器通过相应的耦合电容1006-1、 1006-2和1006-N(在本申请中统称为1006)和相应的耦合电容1008-1、 1008-2和1008N(在本申请中统称为1008)以电容方式通信地耦合到传输线1004。尽管图10示出了N个谐振器1002的阵列中的每个谐振器都耦合到传输线1004，但是N个谐振器的阵列中的至少一个谐振器也可以耦合到另一传输线(图10中未示出)。

N个谐振器1002的阵列中的每个谐振器通过相应的一对线和至少一个电子滤波器通信地耦合到信号源1010。该至少一个电子滤波器属于电子滤波器1012-1、1012-2、1012-3和1012-M(在本申请中统称为1012)的阵列。例如，谐振器1002-1通过线1014-1a和1014-1b以及电子滤波器 1012-1和1012-2通信地耦合。谐振器1002-2通过线1014-2a和1014-2b 以及电子滤波器1012-2和1012-3通信地耦合。谐振器1002-N通过线 1014-Na和1014-Nb以及电子滤波器1012-M通信地耦合。

电子滤波器1012中的每个滤波器可以是低通滤波器、陷波滤波器或带通滤波器。通常期望电子滤波器1012中的每个滤波器至少减小来自信号源1010的信号在谐振器1002的一个或多个谐振频带下的分量的大小。

图11是展示了根据本披露的包括第一宽带开关1102a的超导电路 1100的示例实施方式的示意图。在一些实施方式中，第二宽带开关1102b 可以与第一宽带开关1102a一起使用。

第一宽带开关1102a和第二宽带开关1102b可以被实施为图12的宽带开关1202，并且可以被用作超导电路的一部分以用于对设备进行寻址。超导电路1100包括谐振器寻址的DAC 1104。

在超导电路1100中，谐振器寻址的DAC 1104包括在一定温度范围内超导的材料回路1106和复合约瑟夫逊结(CJJ)1108。CJJ 1108包括两个并联的电流路径，每个电流路径都被约瑟夫逊结——分别为约瑟夫逊结 1110和1112——中断。

超导电路1100进一步包括谐振器1114、传输线1116和接口1118，该接口能够操作用于通过全局通量偏置线1118-1提供全局通量偏置。谐振器 1114包括耦合电容器1120和1122、到谐振器寻址的DAC 1104的电感接口1124和可选的分流电容器1126。术语“电感接口”在本申请中也被称为耦合电感。耦合电感1124例如以电感方式通信地将谐振器1114与谐振器寻址的DAC 1104进行耦合。

代替通过耦合电容器1120以电容方式将谐振器1114通信地耦合到传输线1116，可以通过电感耦合将谐振器1114通信地耦合到传输线1116。例如，可以通过到谐振器1114的主体的一部分的电感耦合，将谐振器1114 以电感方式通信地耦合到传输线1116。

超导电路1100进一步包括能够操作用于向谐振器寻址的DAC 1104 提供电流偏置的电流偏置线1128。

图12是根据本系统、方法和装置的传输线布局1200的示例实施方式的示意图。传输线布局1200可以用于动态地隔离设备(诸如超导处理器)。传输线1200包括宽带开关1202，该宽带开关具有N个以串联方式电耦合的级联元件1204_1至1204_N(统称为1204)。

每个级联元件1204可以被实施为图13的级联元件1300。本领域技术人员应理解的是，传输线布局1200可以具有不同的构造，并且图12的描述特定于一种实施方式。特别地，宽带开关1202中的级联元件的数量N 可以与DC-SQUID 1310a和1310b的数量不同。

传输线1200包括传输线1206、1208和1210。传输线1210穿过每个级联元件1204。传输线1206、1208和1210的第一端(例如，图12的图纸平面中的右侧)通信地电耦合到设备(例如超导处理器，图12中未示出)，并且传输线1206、1208和1210的第二端(例如，左侧)通信地电耦合到信号电子器件(例如读出线，图12中未示出)。

传输线1206、1208和1210可以包括用于接地的通孔1212和1214。通孔1212和1214可以使传输线1206、1208和1210在设备的操作周期期间保持处于大致相同的电势。

宽带开关1202中的每个级联元件1204通过线1216_1至1216_N(统称为1216)电连接到传输线1208以接地。

宽带开关1202包括激活线1218和1220以及电感1218_a和1220_a，这些激活线以及电感能够操作用于使每个级联元件1204的状态从抑制状态改变为通过状态，并且反之亦然。激活线1218和1220分别电耦合到级联元件1204_1和1204_N。在至少一个实施方式中，激活线1218和1220 在用于将电信号传输到设备以及从设备接收电信号的频率范围(例如4GHz至8GHz)内是不良电导体，例如激活线1218和1220在4GHz下可以提供≥4kΩ的阻抗。在通过阶段，宽带开关1202允许信号的传输，并且在抑制阶段，宽带开关1202抑制黑体辐射。在一个实施方式中，激活线1218和1220可以被实施为低频双绞线。线1222和电感1222_a至1222_n电耦合相继的级联元件1204(例如，级联元件1204_1与级联元件 1204_2)以向光子提供高阻抗，因此至少部分地阻塞通往该设备的路径。

当利用诸如图13的级联元件1300的级联元件来实施宽带开关1202 时，激活线1218对应于级联元件1204_1的激活线1318，并且线1222对应于激活线1320。类似地，线1222对应于激活线1318，并且激活线1220 对应于级联元件1204_N的激活线1320。

在至少一个实施方式中，滤波元件可以被集成到激活线1218和1220 中，以至少限制噪声的引入，同时允许宽带开关1202以期望的操作速度进行操作。例如，可以使用无源滤波元件或电感扼流圈。另外，滤波元件可以由超导材料或元件制成，诸如动态电感器。在国际专利公开号WO 2017192733A2中详细讨论了动态电感器的示例。

在一个实施方式中，宽带开关1202可以用作包括微波路径的超导电路的一部分，如上面参考图11所描述的。

图13是根据本系统、方法和装置的单个级联元件1300的示例实施方式的示意图。级联元件1300可以用作作为宽带开关的一部分的多个级联元件中的一个，该宽带开关用于动态地隔离设备(诸如超导处理器)。参见例如图12及其所附描述。

级联元件1300包括传输线1302。传输线1302的第一端(例如，图 13的页面平面中的右侧)电连接到设备(例如超导处理器，图13中未示出)，并且传输线1302的第二端(例如，图13的页面平面中的左侧)电连接到信号电子器件(例如读出线，图13中未示出)。读出电子器件可能处于外部环境中、处于与设备的操作温度不同的温度下。读出电子器件可能处于外部环境中、处于与设备的操作温度不同的温度下。

级联元件1300包括第一段1304和第二段1306，其中，第一段1304 在图13的图纸平面中匹配电容器1308的左侧，并且第二段1306在图13 的图纸平面中匹配电容器1308的右侧。第一段1304包括串联的N个 DC-SQUID 1310a_1至1310a_N(统称为1310a)，并且第二段1306包括串联的M个DC-SQUID 1310b_1至1310b_M(统称为1310b)。在至少一个实施方式中，DC-SQUID 1310a的数量等于DC-SQUID 1310b的数量。在一些实施方式中，级联元件1300可以包括RF-SQUID。

每个DC-SQUID 1310a和1310b包括一对约瑟夫逊结1312a和1312b (统称为1312，只标明了一对以减少混乱)。一对约瑟夫逊结1312中的每个约瑟夫逊结都具有相应的临界电流I_c。每个DC-SQUID 1310a和1310b 分别通过电感1314a_1至1314a_N(统称1314a，图13中只标明了一个以减少混乱)和1314b_1至1314b_M(统称为1314b，图13中只标明了一个以减少混乱)以电感方式耦合到激活线回路1316a_1至1316a_N(统称为1316a)和1316b_1至1316b_M(统称为1316b)。

回路1316a电耦合到激活线1318，并且回路1316b电耦合到激活线 1320。激活线1318和1320能够操作用于在级联元件1300用作宽带开关的一部分以动态隔离设备(诸如超导处理器)时使该级联元件的状态从抑制状态改变为通过状态，并且反之亦然。

级联元件1300相对于匹配电容器1308对称。DC-SQUID 1310a和 1310b各自的电感1314a和1314b大致相同，并且DC_SQUID 1310a和 1310b的结1312具有大致相同的临界电流I_c。在一些实施方式中，构建和组装期间的小变化可能导致DC-SQUID 1310a和1310b中的每个 DC-SQUID的电感1314a和1314b的值以及临界电流I_c的值不同。

本申请的各种实施例和实施方式描述了以下多个寻址方案，包括：

低频电流偏置与低频通量偏置组合(在本申请中也被称为YZ寻址和 /或XYZ寻址)；

低频电流偏置与低频通量偏置和高频通量偏置组合(在本申请中也称为YZ寻址和/或XYZ寻址，其中，Y和/或X可以被频域复用)；

低频电流偏置与高频电流偏置和低频通量偏置组合(在本申请中也称为YZ寻址和/或XYZ寻址，其中，Z可以被频域复用)；以及

低频电流偏置与高频电流偏置、低频通量偏置和高频通量偏置组合 (在本申请中也称为YZ寻址和/或XYZ寻址，其中，X、Y和/或Z可以被频域复用)。

在上述每个寻址方案中，可以通过相应的超导谐振器来提供高频偏置 (可以是CJJ回路上的电流偏置和/或到CJJ回路中的通量偏置)。超导谐振器可以实现频域复用。

上文描述的各个实施例可以进行组合以提供进一步的实施例。在这些实施例与本文的特定教导和定义没有不一致的程度上，在本说明书中所提及和/或在申请数据表中所列出的所有美国专利、美国专利申请出版物、美国专利申请、外国专利、外国专利申请和非专利出版物包括但不限于以下： 2016年5月11日提交的PCT专利申请号WO 2016US 031885(公布为国际专利申请公开WO 2016183213A1)，FREQUENCY MULTIPLEXED RESONATOR INPUTAND/OR OUTPUT FOR A SUPERCONDUCTING DEVICE[用于超导设备的频率复用谐振器输入和/或输出]；2018年1月 31日提交的PCT专利申请号WO 2018016237，SYSTEMS AND METHODSFOR FABRICATION OF SUPERCONDUCTING INTEGRATED CIRCUITS [用于制造超导集成电路的系统和方法]；2018年2月27日提交的美国临时专利申请号62/636,043，SYSTEMS ANDMETHODS FOR COUPLING A SUPERCONDUCTING TRANSMISSION LINE TO AN ARRAY OFRESONATORS[用于将超导传输线耦合到谐振器阵列的系统和方法]； 2019年2月20日提交的PCT专利申请US 2019/18792，SYSTEMS AND METHODS FOR COUPLING A SUPERCONDUCTINGTRANSMISSION LINE TO AN ARRAY OF RESONATORS[用于将超导传输线耦合到谐振器阵列的系统和方法]；2019年4月29日提交的美国专利申请号16/397,790， DYNAMICALISOLATION OF A CRYOGENIC PROCESSOR[低温处理器的动态隔离]；2018年12月12日提交的美国临时专利申请号62/778,643， DYNAMICAL ISOLATION OF A CRYOGENIC PROCESSOR[低温处理器的动态隔离]；2018年6月5日提交的美国临时专利申请号62/680,824， DYNAMICALISOLATION OF A CRYOGENIC PROCESSOR[低温处理器的动态隔离]；2018年6月1日提交的美国临时专利申请号62/679079， SYSTEMS AND METHODS FOR ADDRESSING DEVICES IN ASUPERCONDUCTING CIRCUIT[用于在超导电路中对设备进行寻址的系统和方法]；2018年5月16日提交的美国临时专利申请号62/672,392， SYSTEMS AND METHODS FOR ADDRESSINGDEVICES IN A SUPERCONDUCTING CIRCUIT[用于在超导电路中对设备进行寻址的系统和方法]；以及2018年6月11日提交的美国临时专利申请号62/683,253， SYSTEMS AND METHODSFOR ADDRESSING DEVICES IN A SUPERCONDUCTING CIRCUIT[用于在超导电路中对设备进行寻址的系统和方法]，这些文献通过援引以其全文并入本文。如果需要，可以修改实施例的各方面以采用各种专利、申请、和公开的系统、电路和概念来提供另外的实施例。

鉴于以上详细说明，可以对实施例做出这些和其他改变。通常，在所附权利要求中，所使用的术语不应该被解释为将权利要求限制为说明书和权利要求中披露的具体实施例，而是应该被解释为包括所有可能的实施例以及此权利要求有权获得的等效物的整个范围。因此，权利要求不受本披露内容的限制。

Claims (70)

1.一种超导集成电路，包括：

微波传输线；

第一超导通量存储设备，该第一超导通量存储设备包括在一定温度范围内超导的材料回路，该材料回路被复合约瑟夫逊结CJJ中断，该CJJ包括两个并联的电流路径，每个电流路径都被相应的约瑟夫逊结中断；

第一低频地址偏置线；

第一地址接口，该第一地址接口将该第一低频地址偏置线以电感方式通信地耦合到该第一超导通量存储设备；以及

第一超导谐振器，该第一超导谐振器通信地耦合到该微波传输线；

第一信号接口，该第一信号接口将该第一超导谐振器以电感方式通信地耦合到该第一超导通量存储设备，

其中，该第一地址接口和该第一信号接口各自能够操作用于向该第一超导通量存储设备提供相应的通量偏置。

2.如权利要求1所述的超导集成电路，其中，通过该第一超导谐振器所承载的微波信号对该第一超导通量存储设备进行寻址。

3.如权利要求1所述的超导集成电路，进一步包括：

第二超导谐振器，该第二超导谐振器通信地耦合到该微波传输线；以及

第二信号接口，该第二信号接口将该第二超导谐振器以电感方式通信地耦合到该第一超导通量存储设备，

其中，该第一地址接口、该第一信号接口和该第二信号接口各自能够操作用于向该第一超导通量存储设备提供相应的通量偏置。

4.如权利要求3所述的超导集成电路，其中，该第一超导谐振器沿第一轴线延伸，并且该第二超导谐振器沿第二轴线延伸，该第二轴线垂直于该第一轴线。

5.如权利要求3所述的超导集成电路，其中，通过以下两个微波信号对该第一超导通量存储设备进行XY寻址：该第一超导谐振器所承载的两个微波信号中的第一微波信号、以及该第二超导谐振器所承载的两个微波信号中的第二微波信号。

6.如权利要求5所述的超导集成电路，其中，该第一超导谐振器和该第二超导谐振器具有相应的谐振频率。

7.如权利要求6所述的超导集成电路，其中，该第一超导谐振器和该第二超导谐振器的相应的谐振频率产生差拍信号。

8.如权利要求6所述的超导集成电路，其中，该第一超导谐振器和该第二超导谐振器的相应的谐振频率减小了这两个超导谐振器之间的串扰量。

9.如权利要求1所述的超导集成电路，进一步包括第二超导谐振器，其中，该超导通量存储设备包括超导数模转换器DAC，该超导DAC能够操作用于执行锁存，该第一超导谐振器和该第二超导谐振器通信地耦合到该超导DAC，并且该超导DAC通过该第一低频地址偏置线所承载的低频偏置信号并通过两个微波信号进行编程，该低频偏置信号和这两个微波信号相长地组合以超过阈值地址锁存水平。

10.如权利要求1所述的超导集成电路，进一步包括：

第二超导通量存储设备，该第二超导通量存储设备包括在一定温度范围内超导的材料回路，该材料回路被复合约瑟夫逊结CJJ中断，该CJJ包括两个并联的电流路径，每个电流路径都被相应的约瑟夫逊结中断；

第二地址接口，该第二地址接口将该第一低频偏置地址线以电感方式通信地耦合到该第二超导通量存储设备；以及

第二信号接口，该第二信号接口将该第一超导谐振器以电感方式通信地耦合到该第二超导通量存储设备，

其中，该第一地址接口和该第一信号接口各自能够操作用于向该第一超导通量存储设备提供相应的通量偏置，并且该第二地址接口和该第二信号接口各自能够操作用于向该第二超导通量存储设备提供相应的通量偏置。

11.如权利要求1所述的超导集成电路，其中，该第一超导谐振器包括至少一个耦合电容器和电感，该电感与该至少一个耦合电容器以串联方式通信地电耦合。

12.如权利要求11所述的超导集成电路，其中，该至少一个耦合电容器包括一对耦合电容器，该电感在该对耦合电容器之间以串联方式通信地电耦合。

13.如权利要求12所述的超导集成电路，其中，该第一超导谐振器进一步包括分流电容器，该分流电容器提供到电接地的电路径。

14.如权利要求1所述的超导集成电路，其中，该第一超导谐振器是分布式超导谐振器。

15.如权利要求1所述的超导集成电路，其中，该第一超导谐振器是集总元件超导谐振器。

16.如权利要求1所述的超导集成电路，其中，该第一超导通量存储设备包括能够操作用于执行锁存的超导数模转换器DAC。

17.如权利要求1所述的超导集成电路，进一步包括：

超导谐振器阵列，该超导谐振器阵列通信地耦合到该微波传输线。

18.如权利要求1所述的超导集成电路，进一步包括：

超导谐振器阵列，该超导谐振器阵列通信地耦合到该微波传输线，该微波传输线将频域复用信号传送到该超导谐振器阵列。

19.如权利要求1所述的超导集成电路，进一步包括：

用于动态隔离设备的开关，该开关包括：

以串联方式通信地超导电耦合的多个级联元件，该多个级联元件中的每个级联元件包括：

在第一臂中的以串联方式通信地超导电耦合的相应的第一多个，即N个，超导量子干涉设备SQUID，该第一多个SQUID中的每个SQUID包括至少一个约瑟夫逊结；

相应的匹配电容器；以及

在关于该匹配电容器与该第一臂相反的第二臂中的以串联方式通信地超导电耦合的相应的第二多个，即M个，SQUID，该第二多个SQUID中的每个SQUID包括至少一个约瑟夫逊结。

20.如权利要求19所述的超导集成电路，其中，该开关的该第一多个，即N个，SQUID中的SQUID的总数N等于该开关的该第二多个，即M个，SQUID中的SQUID的总数M。

21.如权利要求19所述的超导集成电路，进一步包括通量偏置线和至少一个沿该通量偏置线的滤波元件，该滤波元件能够操作用于使该开关以一定操作速度操作。

22.如权利要求19所述的超导集成电路，其中，该至少一个滤波元件选自由以下各项组成的组：无源滤波元件、电感扼流圈和动态电感器。

23.一种量子处理器，该量子处理器包括超导集成电路，该超导集成电路包括：

微波传输线；

第一超导通量存储设备，该第一超导通量存储设备包括在一定温度范围内超导的材料回路，该材料回路被复合约瑟夫逊结CJJ中断，该CJJ包括两个并联的电流路径，每个电流路径都被相应的约瑟夫逊结中断；

第一低频地址偏置线；

第一地址接口，该第一地址接口将该第一低频偏置地址线以电感方式通信地耦合到该第一超导通量存储设备；以及

第一超导谐振器，该第一超导谐振器通信地耦合到该微波传输线；

第一信号接口，该第一信号接口将该第一超导谐振器以电感方式通信地耦合到该第一超导通量存储设备，

其中，该第一地址接口和该第一信号接口各自能够操作用于向该第一超导通量存储设备提供相应的通量偏置。

24.一种用于量子处理器的控制电路，该控制电路包括超导集成电路，该超导集成电路包括：

微波传输线；

第一超导通量存储设备，该第一超导通量存储设备包括在一定温度范围内超导的材料回路，该材料回路被复合约瑟夫逊结CJJ中断，该CJJ包括两个并联的电流路径，每个电流路径都被相应的约瑟夫逊结中断；

第一低频地址偏置线；

第一地址接口，该第一地址接口将该第一低频偏置地址线以电感方式通信地耦合到该第一超导通量存储设备；以及

第一超导谐振器，该第一超导谐振器通信地耦合到该微波传输线；

第一信号接口，该第一信号接口将该第一超导谐振器以电感方式通信地耦合到该第一超导通量存储设备，

其中，该第一地址接口和该第一信号接口各自能够操作用于向该第一超导通量存储设备提供相应的通量偏置。

25.一种为超导通量存储设备加载磁通量量子的方法，该超导通量存储设备包括被复合约瑟夫逊结CJJ中断的超导通量存储回路，该方法包括：

将电流偏置线设置为第一电流偏置值；

将低频地址线设置为第一地址线值；

将该电流偏置线设置为第二电流偏置值，以使电流偏置被施加到该超导通量存储设备；

将该低频地址线设置为第二地址线值，以使通量偏置被施加到该超导通量存储设备的该CJJ；

通过微波传输线和至少第一超导谐振器将第一高频脉冲施加到该超导通量存储设备以使通量量子被添加到该超导通量存储设备的该CJJ中，该微波传输线通信地耦合到该第一超导谐振器，并且该第一超导谐振器通信地耦合到该超导通量存储设备；

将该低频地址线设置为第三地址线值以使该通量量子被加载到该超导通量存储设备的该超导通量存储回路中；

将该电流偏置线恢复到该第一电流偏置线值；以及

将该低频地址线恢复到该第一地址线值，其中，通过微波传输线和第一超导谐振器将第一高频脉冲施加到该超导通量存储设备包括：使被施加到该超导通量存储设备的组合的低频信号水平和高频信号水平超过预定的上限阈值。

26.如权利要求25所述的方法，其中，将该低频地址线设置为第三地址线值以使该通量量子被加载到该超导通量存储设备的超导通量存储回路中包括：将该低频地址线设置为第三地址线值以使该通量量子被加载到超导数模转换器DAC中。

27.如权利要求25所述的方法，其中，通过微波传输线和至少第一超导谐振器将第一高频脉冲施加到该超导通量存储设备包括：将一组频域复用信号施加到该第一超导谐振器和至少第二超导谐振器中的每一个。

28.如权利要求25所述的方法，进一步包括：

通过该微波传输线和该至少第一超导谐振器将该第一高频脉冲施加到第二超导通量存储设备。

29.如权利要求25所述的方法，其中，通过微波传输线和至少第一超导谐振器将第一高频脉冲施加到该超导通量存储设备包括：通过该微波传输线以及第一超导谐振器和至少第二超导谐振器将第一高频脉冲施加到超导数模转换器DAC，该超导数模转换器DAC能够操作用于执行锁存。

30.如权利要求29所述的方法，进一步包括通过第一低频地址偏置线所承载的低频偏置信号并通过两个微波信号对该超导DAC进行编程，该低频偏置信号和这两个微波信号相长地组合以超过阈值地址锁存水平。

31.一种为超导通量存储设备的二维阵列加载磁通量量子的方法，这些超导通量存储设备各自都包括被相应的复合约瑟夫逊结CJJ中断的相应的超导通量存储回路并且被布置在该二维阵列中的行和列中，该方法包括：

通过一根或多根电流偏置线将偏置电流施加到这些超导通量存储设备中的多个超导通量存储设备中的每一个的相应的超导通量存储回路；

将第一低频通量偏置施加到这些超导通量存储设备中的多个超导通量存储设备中的每一个的相应的CJJ；以及

通过第一超导谐振器将第一高频通量偏置施加到沿该二维阵列的第一维度延伸的、该二维阵列的多个行中的第一行中的超导通量存储设备的相应的CJJ；以及

通过第二超导谐振器将第二高频通量偏置施加到沿该二维阵列的第二维度延伸的、该二维阵列的多个列中的第一列中的超导通量存储设备的相应的CJJ，该第二维度不同于该第一维度。

32.如权利要求31所述的方法，其中，将第一低频通量偏置施加到这些超导通量存储设备中的多个超导通量存储设备中的每一个的相应的CJJ包括：通过频率低于微波频率范围的最低阈值的低频地址线来施加该第一低频偏置，该低频地址线通信地耦合到偏置电感接口。

33.如权利要求31所述的方法，其中，将第一高频通量偏置施加到沿该二维阵列的多个行中的第一行延伸的超导通量存储设备的相应的CJJ包括：通过至少一根微波传输线将该第一高频通量偏置施加到该超导通量存储设备的相应的CJJ，该至少一根微波传输线通信地耦合到该第一超导谐振器。

34.如权利要求31所述的方法，其中，将第一高频通量偏置施加到沿该二维阵列的多个行中的第一行延伸的超导通量存储设备的相应的CJJ包括：通过至少一根同轴微波传输线将该第一高频通量偏置施加到该超导通量存储设备的相应的CJJ，该至少一根同轴微波传输线通信地耦合到该第一超导谐振器。

35.如权利要求31所述的方法，其中，将第二高频通量偏置施加到沿该二维阵列的多个列中的第一列延伸的超导通量存储设备的相应的CJJ包括：通过至少一根微波传输线将该第二高频通量偏置施加到该超导通量存储设备的相应的CJJ，该至少一根微波传输线通信地耦合到该第二超导谐振器。

36.如权利要求31所述的方法，其中，将第二高频通量偏置施加到沿该二维阵列的多个列中的第一列延伸的超导通量存储设备的相应的CJJ包括：通过至少一根同轴微波传输线将该第二高频通量偏置施加到该超导通量存储设备的相应的CJJ，该至少一根同轴微波传输线通信地耦合到该第二超导谐振器。

37.如权利要求31所述的方法，其中，将第一高频通量偏置施加到该二维阵列的多个行的第一行中的超导通量存储设备的相应的CJJ包括：通过沿该二维阵列的第一维度延伸的第一超导谐振器施加该第一高频通量偏置，并且将第二高频通量偏置施加到该二维阵列的多个列的第一列中的超导通量存储设备的相应的CJJ包括：通过沿该二维阵列的第二维度延伸的第二超导谐振器施加该第二高频通量偏置。

38.如权利要求31所述的方法，其中，施加偏置电流、施加第一低频通量偏置、施加第一高频通量偏置以及施加第二高频通量偏置的组合会导致组合的地址信号水平超过这些超导通量存储设备之一的阈值地址信号锁存水平。

39.如权利要求31所述的方法，其中，这些超导通量存储设备包括能够操作用于执行锁存的相应的超导数模转换器DAC，每个超导DAC具有与其通信地耦合的相应的一对超导谐振器，并且施加偏置电流、施加第一低频通量偏置、施加第一高频通量偏置以及施加第二高频通量偏置的组合会导致组合的地址信号水平超过这些超导DAC之一的阈值地址锁存水平。

40.如权利要求31所述的方法，进一步包括

频域复用单根同轴电缆上表示该第一高频通量偏置和该第二高频通量偏置的信号，该同轴电缆通信地耦合到该第一超导谐振器和该第二超导谐振器。

41.一种为超导通量存储设备加载磁通量量子的方法，该超导通量存储设备包括超导通量存储回路，该超导通量存储回路被包括复合约瑟夫逊结CJJ的CJJ回路中断，该方法包括：

向该超导通量存储回路供应电流；

将全局偏置通量偏置施加到该CJJ回路；以及

通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路，以产生对该CJJ回路的、组合了所施加的全局通量偏置和所施加的一个或多个高频微波脉冲的组合的通量偏置，并且这会使通量量子被添加到该CJJ回路中。

42.如权利要求41所述的方法，其中，向该超导通量存储回路供应电流包括：将向该超导通量存储回路供应电流的电流线的电流水平升高到第一水平。

43.如权利要求41所述的方法，其中，将全局偏置通量偏置施加到该CJJ回路包括：施加足以降低使得对该CJJ回路的组合的通量偏置使该通量量子被添加到该CJJ回路所需的、所施加的一个或多个高频微波脉冲的功率的全局偏置通量偏置。

44.如权利要求41所述的方法，其中，向该CJJ回路提供全局偏置通量偏置包括：将向该CJJ回路供应该全局通量偏置的全局地址偏置线升高到第一校准水平，该第一校准水平被校准为使得对该CJJ回路的组合的通量偏置超过该通量量子被添加到该CJJ回路中的第一阈值。

45.如权利要求44所述的方法，进一步包括：

选择足以降低使得对该CJJ回路的组合的通量偏置超过该第一阈值所需的、所施加的一个或多个高频微波脉冲的功率的全局偏置通量偏置。

46.如权利要求44所述的方法，进一步包括：

选择该第一阈值，使得来自该全局偏置通量偏置和该一个或多个高频微波脉冲产生的通量的组合的对该CJJ回路的组合的通量偏置使该通量量子被添加到该CJJ回路。

47.如权利要求41所述的方法，其中，通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路包括：仅通过该第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路。

48.如权利要求41所述的方法，其中，通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路包括：通过该第一超导谐振器和至少第二超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路。

49.如权利要求41所述的方法，其中，该第一超导谐振器是第一分布式超导谐振器，并且通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路包括：通过该第一分布式超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路。

50.如权利要求41所述的方法，其中，该第一超导谐振器是第一集总元件超导谐振器，并且通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路包括：通过该第一集总元件超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路。

51.如权利要求41所述的方法，其中，通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路包括：通过传输线向至少该第一超导谐振器供应该一个或多个高频微波脉冲。

52.如权利要求41所述的方法，其中，通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路包括：经由同轴电缆向至少该第一超导谐振器供应该一个或多个高频微波脉冲。

53.如权利要求41所述的方法，其中，通过至少第一超导谐振器将一个或多个高频微波脉冲施加到该CJJ回路包括：产生频域复用信号；以及经由传输线将该频域复用信号供应给至少该第一超导谐振器。

54.如权利要求41所述的方法，进一步包括：

减小对该CJJ回路的全局偏置通量偏置，以使该通量量子移动到该超导通量存储回路中。

55.如权利要求54所述的方法，其中，减小对该CJJ回路的全局偏置通量偏置包括：将向该CJJ回路供应全局通量偏置的全局地址偏置线降低到第二校准水平，该第二校准水平被校准为使得对该CJJ回路的组合的通量偏置低于该通量量子被移动到该超导通量存储回路中的第二阈值。

56.如权利要求55所述的方法，进一步包括：

选择该第二阈值，使得来自该全局偏置通量偏置和该一个或多个高频微波脉冲产生的通量的组合的对该CJJ回路的组合的通量偏置使该通量量子被移动到该超导通量存储回路中。

57.一种超导集成电路，包括：

微波传输线；

信号源；

电子滤波器；

超导谐振器，该超导谐振器包括在一定温度范围内超导的超导谐振器主体，该超导谐振器通信地耦合到该微波传输线，该超导谐振器主体通过该电子滤波器通信地耦合到该信号源；以及

通信地耦合到该超导谐振器的超导设备，该超导设备能够操作用于通过包括该电子滤波器的第一信号路径来从该信号源接收包括至少DC偏置的编程信号。

58.如权利要求57所述的超导集成电路，其中，该微波传输线是微带传输线、带状线传输线、同轴传输线和共面波导传输线之一。

59.如权利要求57所述的超导集成电路，其中，该信号源能够操作用于提供低频信号和DC信号中的至少一个。

60.如权利要求57所述的超导集成电路，其中，该电子滤波器是低通滤波器、陷波滤波器和带通滤波器之一。

61.如权利要求57所述的超导集成电路，其中，该超导谐振器是两个或更多个超导谐振器的阵列的成员。

62.如权利要求57所述的超导集成电路，其中，该超导谐振器以电容方式通信地耦合到该微波传输线。

63.如权利要求57所述的超导集成电路，其中，该超导谐振器主体通过该电子滤波器以电流方式通信地耦合到该信号源。

64.如权利要求57所述的超导集成电路，其中，该超导设备以电流方式通信地耦合到该超导谐振器。

65.如权利要求57所述的超导集成电路，其中，该超导设备以电感方式通信地耦合到该超导谐振器。

66.如权利要求57所述的超导集成电路，其中，该超导设备包括在一定温度范围内超导的材料回路，该材料回路被复合约瑟夫逊结CJJ中断。

67.如权利要求66所述的超导集成电路，其中，低频偏置地址线能够操作用于向该超导设备的复合约瑟夫逊结提供通量偏置。

68.如权利要求57所述的超导集成电路，其中，该超导设备是超导通量存储设备。

69.如权利要求68所述的超导集成电路，其中，该超导通量存储设备包括数模转换器DAC。

70.如权利要求57所述的超导集成电路，其中，该编程信号进一步包括通过包括该微波传输线的第二信号路径传输的高频信号。

Images