CN110494870A - 在容错量子计算中优化物理参数以减少频率拥挤 - Google Patents

在容错量子计算中优化物理参数以减少频率拥挤 Download PDF

Info

Publication number
CN110494870A
CN110494870A CN201780089284.8A CN201780089284A CN110494870A CN 110494870 A CN110494870 A CN 110494870A CN 201780089284 A CN201780089284 A CN 201780089284A CN 110494870 A CN110494870 A CN 110494870A
Authority
CN
China
Prior art keywords
quantum bit
quantum
code
verification
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780089284.8A
Other languages
English (en)
Inventor
E·马格桑
J·甘贝塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN110494870A publication Critical patent/CN110494870A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/154—Error and erasure correction, e.g. by using the error and erasure locator or Forney polynomial
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

一种技术涉及量子纠错。代码量子比特被配置为目标量子比特，并且代码量子比特具有第一退相时间和第一非谐性。校验量子比特被配置为控制量子比特，并且校验量子比特具有第二退相时间和第二非谐性。目标量子比特和控制量子比特被配置为形成一个或多个受控非(CNOT)门。第一退相时间大于第二退相时间，第二非谐性大于第一非谐性。

Description

在容错量子计算中优化物理参数以减少频率拥挤
关于联邦政府资助的研究或开发的声明
本发明是在美国陆军授予的合同号W911NF-16-1-0114的政府支持下完成的。政府对本发明享有一定的权利。
背景技术
本发明一般涉及超导电子设备，更具体地，涉及在容错量子计算中优化物理参数以减少频率拥挤。
量子计算机的基本元件是被称为“量子比特”的量子比特。对照表示零和一的经典比特，量子比特还能够表示两个状态的量子叠加。这些状态可在量子物理定律中被形式化为处于两个状态的概率。因此，可以在量子物理定律中操纵和观察这些状态。
量子特性包括量子纠缠和信息的量子隐形传送，后者与量子纠缠的特性有关。量子纠缠可以存在于任何两个量子系统之间，诸如在两个光子之间、两个原子/离子系统之间、或者在光子与基于原子/离子的量子系统之间。量子比特是量子信息的单位，可通过两级量子力学系统中的状态向量来可视化。与二进制经典比特不同，量子比特可以具有零或一的值或者两者的叠加。量子比特可在基态(或向量)中测量，并且传统的狄拉克(Dirac)符号用于表示零和一的量子态值，例如|1〉和|0〉。例如，在物理量子比特上，这可以通过将值零“0”分配给水平光子偏振和将值一“1”分配给垂直光子偏振来实现。“纯”量子比特状态是这两个状态的线性叠加，可表示为两者的组合a|0〉+b|1>。量子计算利用与量子比特相关联的特性。然而，当利用量子比特在量子计算机上执行计算时，需要有一种方法来解释量子计算中的错误。
发明内容
根据本发明的实施例，提供了一种用于量子纠错的电路。该电路包括被配置为目标量子比特的代码量子比特，并且代码量子比特具有第一退相时间和第一非谐性。该电路包括被配置为控制量子比特的校验量子比特，并且校验量子比特具有第二退相时间和第二非谐性。目标量子比特和控制量子比特被配置为形成一个或多个受控非(CNOT)门，其中，第一退相时间大于第二退相时间，第二非谐性大于第一非谐性。
根据本发明的实施例，提供了一种配置用于量子纠错的电路的方法。该方法包括将代码量子比特配置为目标量子比特，其中，代码量子比特具有第一退相时间和第一非谐性。该方法包括将校验量子比特配置为控制量子比特，其中，校验量子比特具有第二退相时间和第二非谐性。目标量子比特和控制量子比特被配置为形成一个或多个受控非(CNOT)门，其中，第一退相时间大于第二退相时间，第二非谐性大于第一非谐性。
根据本发明的实施例，提供了一种量子纠错电路。该电路包括校验量子比特和代码量子比特，每个代码量子比特耦合到校验量子比特以形成受控非(CNOT)门。每个代码量子比特是目标量子比特，并且校验量子比特是控制量子比特，其中，测量校验量子比特以获得奇偶校验。
根据本发明的实施例，提供了一种配置量子纠错电路的方法。该方法包括提供校验量子比特以及提供代码量子比特，每个代码量子比特耦合到校验量子比特以形成受控非(CNOT)门。每个代码量子比特是目标量子比特，并且校验量子比特是控制量子比特，其中，测量校验量子比特以获得奇偶校验。
根据本发明的实施例，提供了一种用于量子纠错的晶格排列。该晶格排列包括多行代码量子比特和布置在多行代码量子比特之间的多行校验量子比特。校验量子比特中的一个校验量子比特被配置为在受控非(CNOT)门中控制代码量子比特中的四个代码量子比特。
附图说明
图1是根据本发明实施例的采用旋转表层代码的逻辑单位晶格的示例。
图2是执行本发明的Z奇偶校验实施例的电路。
图3是执行本发明的X奇偶校验实施例的电路。
图4是根据本发明的实施例的用于修正的Z奇偶校验的电路的示意图。
图5是根据本发明的实施例的包括代码量子比特和校验量子比特两者的晶格排列的物理布局的示意图。
图6是根据本发明的实施例的用于作为控制量子比特的大非谐性量子比特和作为目标量子比特的长相干量子比特的ZX系数范围的图。
图7是根据本发明的实施例的其中可实现大的ZX的范围的图。
图8是根据本发明的实施例的具有大的非谐性和可能更小的退相时间的校验量子比特的示例电路。
图9是根据实施例的配置用于量子纠错的电路的方法的流程图。
图10是根据实施例的配置量子纠错电路的方法的流程图。
具体实施方式
将在此参照相关的附图描述本发明的各种实施例。在不脱离本文件的范围的情况下，可设计本发明的替代实施例。应注意，阐述了在以下描述和附图中的元件之间的各种连接和位置关系(例如，上方，下方，相邻等)。除非另有说明，否则这些连接和/或位置关系可以是直接的或间接的，并且不旨在限制这方面。因此，实体的耦合可以是指直接或间接耦合，并且实体之间的位置关系可以是直接或间接的位置关系。作为间接的位置关系的示例，关于在层“B”上形成层“A”包括其中一个或多个中间层(例如，层“C”)在层“A”和层“B”之间的情形，只要层“A”和层“B”的相关特性和功能基本上不被中间层改变。
若干物理对象已被建议作为量子比特的可能实现。然而，固态电路和特别是超导电路是非常感兴趣的，因为它们提供可以使电路具有更多数量的相互作用量子比特的可扩展性。超导量子比特通常基于约瑟夫森结(JJ)。约瑟夫森结是例如通过薄的绝缘屏障耦合的两个超导体。约瑟夫森结可利用超导电极之间的绝缘隧道势垒(诸如Al2O3)来制造。对于这种超导体-绝缘体-超导体(SIS)约瑟夫森结，最大允许超电流是临界电流Ic。
量子纠错方案依赖于耦合在一起并通过外部控制起作用以执行量子门操作的量子比特阵列。在量子计算中，特别是在量子电路计算模型中，量子门(或量子逻辑门)是在少量量子比特上操作的基本量子电路。它们是量子电路的构建模块，就像用于传统数字电路的传统逻辑门一样。最常见的量子门在一个或两个量子比特的空间上工作，就像常见的经典逻辑门在一个或两个比特上操作一样。
量子信息处理(QIP)具有有效解决被认为是在经典处理器上难处理的某些问题的潜力。在精神上类似于经典纠错，需要量子纠错来执行容错量子计算。对于实现容错量子计算的实验量子系统和纠错码有许多不同的选择，包括超导电路、离子阱、核磁共振(NMR)、固体缺陷和光子学。超导电路系统已成为一种领先的技术，其原因有很多，包括高度确定性和可重复的器件制造、显著改善的相干时间、减少的操作错误、以及用于将量子比特系统耦合到更大尺寸的电路-QED方法。
在本质上，当对量子状态直接进行测量时，量子状态失去它们的信息。量子纠错的主要优点之一是能够在不破坏编码信息的情况下测量关于在计算过程中已发生的错误的有用信息。这些测量被制订为奇偶校验测量，其中，偶校验表明计算步骤没有错误，奇校验表明错误已发生。一些众所周知的量子纠错码的示例包括Laflamme的5量子比特码、Steane的7量子比特码、Shor的9量子比特码、以及拓扑码，其中包括众所周知的表层代码。量子纠错的实现通常将物理量子比特分类为代码量子比特或者校验量子比特。代码量子比特携带有用的量子信息，校验量子比特用于测量量子状态的奇偶性。实施例适用于任何这样的实现。然而，为了简洁并提供特定示例，讨论涉及表层代码。为了解释目的而非限制，讨论主要集中于超导电路系统以提供一组固定的实验参数用于说明。然而，应当理解，本发明的实施例适用于这些量子系统中的任何一个，特别是当要操纵相似能量(频率)标准的许多自由度时。
表层代码已经出现作为用于超导量子比特的有前途的量子纠错码，由于它的平面性质和对包括系统的物理量子比特的错误的慷慨容忍性。容错阈值约为1％，与其他常见代码相比相对高。此外，仅需要局部低权重奇偶校验测量，其与实际的物理和几何约束更加兼容。在表层代码架构中，每个物理量子比特耦合到它最近的邻居，形成二维晶格，其中一半量子比特(代码量子比特)存储量子信息，另一半(校验量子比特)用于测量状态的奇偶性。实现容错QIP存在许多挑战，这些挑战在所有类型的实现中无处不在。一个挑战是优化物理组件关于功能方面的参数。另一个挑战是寻址和耦合在空间和能量上聚集在一起(频率拥挤)的物理组件(诸如量子比特)。
在现有技术中，各种类型的量子比特和晶格排列已经尝试实现具有超导量子比特的表层代码计算。超导量子比特通常被分类为电荷量子比特、相位量子比特或磁通量子比特。期望可调谐量子比特有助于频率拥挤。然而，可调谐量子比特的代价是可调参数所带来的增加的噪声和开销。例如，磁通可调谐量子比特对磁通噪声高度敏感，并需要额外的磁通控制线。另一方面，固定频率量子比特(诸如，transmon)具有减少的实验开销、较少的退相干机制、和通常比磁通可调谐量子比特更长的相干时间。最近，基于transmon和磁通可调谐transmon的表层代码的小部分已被证明。对于少量的量子比特，固定频率方法可能相对成功，但是当存在更多量子比特时，由于现有技术中显著的频率拥挤，操作变得难以以低错误执行。最近还提出了用于实现表层代码的不同的晶格排列，其中主要目标是在仍然以高保真度执行所有期望操作的同时最小化所使用的元件的总数。
根据本发明的实施例，提出了解决一般设置中的这些问题的方法和结构。特别地，实施例说明了具有表层代码作为说明性示例的超导量子计算。由于表层代码中的不同量子比特具有不同的功能，因此，本发明的实施例所解决的问题是什么类型的量子比特和晶格排列可用于匹配表层代码中不同元件的固有功能，同时不降低整体性能。特别地，实施例提供了一种示例性排列以针对不同的量子比特功能优化量子纠错码中的量子比特参数和晶格排列。此外，晶格排列解决了频率拥挤的问题。特别地，根据实施例，表层代码中用于量子比特的参数方案包括被定义为长相干量子比特(LCQ)的代码量子比特和被定义为大非谐性量子比特(LAQ)的校验量子比特。实施例被配置为重写Z和X奇偶校验，以使得校验量子比特是用于所有双量子比特门的控制。另外，校验(控制)上的Z错误自然可从LAQ发生，但是由于重写Z和X奇偶校验，因此，这些错误被转换为更可容忍的测量误差。由于在代码量子比特上仅实现单量子比特门，因此，可减少代码量子比特的非谐性以增加T2时间。控制量子比特的大的非谐性表示较少的频率拥挤，因此，该排列也克服了频率拥挤的问题。
用于量子比特的度量是相干时间T1和T2。T1是能量弛豫时间，T2是退相时间。能量弛豫时间T1量化量子比特从其激发态|1>衰减到基态|0>(比特翻转错误)所花费的时间。退相时间T2是量子叠加态|+>＝失去它的|1>与|0>之间的相位关系(即相位翻转错误)所花费的时间。
现在转向附图，图1是采用旋转表层代码的逻辑单位晶格的示例。部分102对应于Z奇偶校验，部分104对应于X奇偶校验。量子比特在每个正方形的顶点。受控NOT(CNOT)门按顶部两个正方形所指示的顺序执行。受控非门(也称为C-NOT或CNOT)是量子门，并且是量子计算机的构造中的组件。CNOT门可用于纠缠和解纠缠EPR状态。使用CNOT门和单量子比特旋转的组合可将任何量子电路模拟到任意精度。此外，CNOT门是经典门的“量子化”。
写入用于Z和X奇偶校验的电路的典型方法分别在图2和图3中示出。在图2和图3中，针对可并行性和否定有害的“钩子”错误的影响两者，对CNOT门进行排序。钩子错误对应于从校验量子比特中的单个故障出现的相关错误。如果CNOT门没有正确地排序，则钩子错误可产生逻辑错误。
图2是执行Z奇偶校验的电路200。电路200包括代码量子比特和校验量子比特。代码量子比特表示为Q1、Q2、Q3和Q4，代码量子比特可以是两个状态的叠加。例如，校验量子比特被表示为具有固定状态，例如|0>。显示了4个CNOT门。在每个CNOT门中，代码量子比特连接到校验量子比特。在每个CNOT门中，校验量子比特是目标量子比特，代码量子比特(Q1，Q2，Q3，Q4)是控制量子比特。换句话说，通过一次接入所有代码量子比特以经由CNOT门执行奇偶校验测量来获得奇偶校验。在校验量子比特上执行目标量子比特的测量，以获得电路200的奇偶校验(即，Z奇偶校验)。奇偶校验可以是偶数即零“0”或奇数即一“1”。当奇偶校验是偶数时，这意味着在计算中没有X错误。当奇偶校验是奇数时，这意味着存在X错误。
图3是执行X奇偶校验的电路300。电路300包括代码量子比特和校验量子比特。如上所述，代码量子比特表示为Q1、Q2、Q3和Q4。校验量子比特被表示为具有固定的初始状态，例如|0〉。同样，显示了4个CNOT门。在每个CNOT门中，代码量子比特连接到校验量子比特。与图2不同，在图3的每个CNOT门中，校验量子比特是控制量子比特，代码量子比特(Q1，Q2，Q3，Q4)是目标量子比特。通过一次接入所有代码量子比特(作为目标量子比特)以经由CNOT门执行奇偶校验测量来获得奇偶校验。在校验量子比特上执行控制量子比特的测量以获得X奇偶校验(类似于电路200的Z奇偶校验)。奇偶校验可以是偶数即零“0”或奇数即一“1”。当奇偶校验是偶数时，这意味着没有Z错误。当奇偶校验是奇数时，这意味着存在Z错误。
在图3中，校验量子比特连接到线上的两个阿达玛(Hadamard)门(H)。一个阿达玛门在(4个CNOT门的)4个控制量子比特之前，第二个阿达玛门在这4个控制量子比特之后。
阿达玛门对单个量子比特起作用。在量子信息处理中，阿达玛变换(也称为阿达玛门)是单量子比特旋转，它将量子比特基态|0>和|1>映射到两个叠加态，其中计算基态|0>和|1>具有相等的权重。因此，阿达玛门可以写成：
在图2和图3中用于Z和X奇偶校验的示例性电路200和300中，代码量子比特和校验量子比特分别用作双量子比特门的控制。
根据本发明的实施例，图4是采用表层纠错码的用于Z奇偶校验的量子纠错电路400的示意图。图4是修正的Z奇偶校验，其中校验量子比特作为每个CNOT门的控制量子比特。在图4中，电路400包括被表示为Q1、Q2、Q3、Q4的代码量子比特452以及校验量子比特454。校验量子比特454处于固定状态。应当注意，电路400仅是代码量子比特452和校验量子比特454的整个晶格(例如，如图5所示)的一小部分。而且，应注意，图4中的线460表示在时间上的进展，不是物理组件。
在电路400中，每个CNOT门420具有目标量子比特404和控制量子比特402。在图4中，校验量子比特454是用于每个CNOT门420的控制量子比特402。代码量子比特452是用于每个CNOT门420的目标量子比特404。在每个代码量子比特452的时间线460上，阿达玛门406位于每个目标量子比特404之前和之后。此外，在校验量子比特454的时间线460上，在控制量子比特402之前和控制量子比特406之后存在阿达玛门406。测量设备408测量连接到校验量子比特454的奇偶校验(即，CNOT门420的控制量子比特402的奇偶校验)。测量设备408可测量电压或电流。例如，测量低电压(诸如等于或低于预定阈值)可对应于0(即，偶校验)，而测量高电压(高于预定阈值)可对应于1(即，奇校验)。
如在图4看到的，实施例被配置为重写Z奇偶校验，以使得校验量子比特454始终是用于CNOT门420的控制量子比特402。作为结果，现在Z奇偶校验和X奇偶校验都具有校验量子比特454作为用于双量子比特门的控制。采用这一修改，电路400仍然可以并行执行校验，并且钩子错误不会造成问题。对于电路400中的X奇偶校验和Z奇偶校验两者，只有校验量子比特454上的X错误被反弹回代码量子比特452，而校验量子比特454上的Z错误总是传播到测量设备408的测量。因此，本发明的实施例已产生代码量子比特与校验量子比特之间的另一个区别，即校验量子比特454始终是用于双量子比特门的控制量子比特402，以使得在代码量子比特452上仅执行单量子比特操作。每个CNOT 420使用一个代码量子比特452和校验量子比特454，因此是双量子比特门。由于校验量子比特454是固定的，因此，操作仅在代码量子比特452上，因此，CNOT门420具有在代码量子比特452上执行的单量子比特操作。
另外，本发明的实施例被配置为在电路400中使用两组超导量子比特，其具有根本不同的特性，如在本文中所呈现的。第一组量子比特对应于代码量子比特452，并包含具有长的T1和T2相干时间的量子比特，其称为“长相干量子比特”(LCQ)。第二组量子比特对应于校验量子比特454，并包含具有长的T1时间和大非谐性的量子比特，这些量子比特被称为“大非谐性量子比特”(LAQ)。LAQ被指定为用于任何双量子比特门(例如CNOT门420)的控制量子比特402。因此，仅控制代码量子比特452执行单量子比特门。后面将示出频率拥挤量与双量子比特门中的控制量子比特402的非谐性直接相关，这是根据实施例将校验量子比特454作为LAQ的益处。
应当注意，要求校验量子比特454是LAQ并不显著影响表层代码的性能。这是因为在非谐性和T2时间之间存在权衡。特别是，小非谐性量子比特倾向于具有长的T2时间，并且随着非谐性的增加，T2时间减小。因此，要求校验量子比特454是LAQ意味着校验量子比特454具有短的T2时间，这可能导致大的退相(Z)错误。然而，根据实施例，由于校验量子比特454是LAQ，因此，这些Z错误被传播以变成测量误差，并且测量误差具有比(CNOT门420中的)门误差大得多的阈值。因此，将校验量子比特454指定为LAQ的影响是最小的。此外，测量误差具有比门误差大得多的阈值意味着量子纠错电路400被配置为容忍比CNOT门420上的误差更多的测量上的误差(其经由测量设备408测量)。校验量子比特454可以是电荷量子比特、相位量子比特和/或磁通量子比特。在一些实施例中，LAQ的可能实现包括标准Cooper对盒电荷量子比特和电容分流的磁通量子比特，因为它们可提供更高的非谐性。
如上所指出的，校验量子比特454(LAQ)被配置为具有大的非谐性454(LAQ)和较小的T2退相时间(与代码量子比特452(LCQ)相比)。在一些实施例中，用于校验量子比特454(LAQ)的短的T2退相时间可以从几百纳秒到几微秒。在一些实施例中，用于校验量子比特454(LAQ)的大的非谐性的范围可以在大约800-900MHz。在一个实现中，用于校验量子比特454(LAQ)的大的非谐性可以是大约840MHz。在一个实现中，用于校验量子比特454(LAQ)的大的非谐性的范围可以在大约900-1000MHz，但是，应注意，随着非谐性增加(大于1GHz)，校验量子比特454(LAQ)变得更容易受到噪声的影响。因此，大约800-900MHz的范围在避免与校验量子比特454(LAQ)相关联的噪声的可能性方面更好。被配置为如在此所讨论地起作用的校验量子比特454(LAQ)的特定示例是如图8所示的在环路中具有3个约瑟夫森结(JJ)804的电容分流的直流超导量子干涉装置(dc-SQUID)802。在图8中，校验量子比特454包括与dc-SQUID 802的3个JJ 804并联的分流电容器806。可以理解，磁通量可穿过由JJ 804形成的环路，以便调谐校验量子比特454。图8仅是根据实施例的具有大的非谐性和小的T2退相时间的校验量子比特454的示例电路。
代码量子比特452是LCQ，并且也可以是电荷量子比特、磁通量子比特和/或相位量子比特。LCQ的主要限制是它们具有长的T2相干时间，并且可以对它们执行高保真单量子比特门。由于当非谐性小时可以实现更长的T2时间，因此，代码量子比特452可被设计成具有相对小的非谐性。代码量子比特452可以具有在大约200-400MHz的范围内的相对低的非谐性。特别地，由于在代码量子比特452上仅实现单量子比特门，因此，低的非谐性对整体性能的影响较小(即，即使代码量子比特452具有在200-400MHz内的相对低的非谐性，也可以获得高保真快速单量子比特门)。在一些实施例中，对于代码量子比特452，大的T1时间可以大于大约80微秒(μs)。在一种实现中，大的T1时间可以大于大约100μs。在一些实施例中，用于代码量子比特452(LCQ)的大的T2退相时间可以大于大约120μs。在一种实现中，大的T2退相时间可以大于大约150μs。在一些实施例中，用于代码量子比特452(LCQ)的小的非谐性可以是大约200MHz。
图5是根据实施例的包括代码量子比特(LCQ)和校验量子比特(LAQ)两者的晶格排列的示例物理布局500。总线谐振器耦合四个量子比特：两个代码量子比特和两个校验量子比特。校验量子比特454始终是用于双量子比特门的控制，并且该控制用箭头的方向绘出。如图4中的电路400所示，一个校验量子比特454可以是用于(多达)涉及4个代码量子比特452的4个双量子比特门的控制量子比特。应当注意，图5是可能使用在此讨论的技术的许多示例中的一个。任何物理布局都是可能的，只要代码量子比特和校验量子比特所需的条件经由LCQ和LAQ分别满足。
如同电路400，突出显示的正方形示出了一个校验量子比特454如何可以是用于4个代码量子比特452(其是目标量子比特404)的控制量子比特402。在突出显示的正方形中，箭头的方向指示一个校验量子比特454是用于4个代码量子比特452的控制。尽管突出显示了一个示例电路400，但应当理解，在物理布局500中存在许多电路400。在电路400中，校验量子比特454在箭头方向上与相邻的4个代码量子比特452连接(显示从校验量子比特454到相邻的代码量子比特452的控制)。另外，在箭头方向上在每个校验量子比特454与它的相邻代码量子比特402之间形成许多CNOT门420。例如，在突出显示的正方形内，单个CNOT门420被识别为矩形框以便不模糊该图，尽管在表示电路400的突出显示的正方形中存在总共4个CNOT门420。单量子比特门(例如阿达玛门)未示出，因为该图主要用于描绘连接和方向。
突出显示的圆520表示示例总线谐振器。每个总线谐振器被配置为耦合四量子比特环路中的量子比特，其中四量子比特环路通过在水平行上具有两个代码量子比特452来定义。总线谐振器通常是超导共面波导或传输线谐振器，其目的是耦合量子比特以实现多量子比特操作。可以知道，校验量子比特454、代码量子比特452和阿达玛门406可经由总线谐振器耦合/连接，如本领域技术人员所理解的。
如上所述，频率拥挤量与双量子比特门中的控制量子比特402的非谐性直接相关，这是使校验量子比特454是LAQ的动机。这可使用用于双量子比特门相互作用的有效哈密顿(Hamiltonian)模型来显示。实际上，当校验量子比特454具有大的非谐性并且还是用于所有双量子比特门(例如CNOT门420)的控制量子比特402时，用于耦合量子比特的可允许频率范围被扩展，并且频率拥挤减少。图6是根据实施例的用于作为控制量子比特的LAQ和作为目标量子比特的LCQ的ZX系数范围的图600。如本领域技术人员所理解的，ZX系数是哈密顿中的术语，其允许两个量子比特纠缠以便执行CNOT门420的CNOT操作。用于耦合量子比特的可允许频率范围被扩展并且频率拥挤减少，如图6所示，其中实验者已经模拟了用于交叉共振门(即，CNOT门420)的有效哈密顿。在该模拟中，目标量子比特的频率是固定的，控制量子比特的非谐性是大约840MHz。在大范围上扫描控制量子比特的频率，可以看出，在大约800MHz的范围中可能存在显著的ZX相互作用(纠缠)(这对应于控制量子比特402的非谐性的大小)。在实施例中，该800MHz范围可以与300MHz范围形成对比，该300MHz范围可用现有技术中非谐性是大约300-400MHz的标准transmon获得。
图7是表示在用于作为控制量子比特的LAQ的量子比特子空间中包含的信息的图700(其中，图形刻度表示信息量，其中1是最大)。控制器的较大非谐性(～840MHz)提供针对最小泄漏的大带宽。特别地，图700示出了其中计算子空间的泄漏被最小化的范围。I(Heff)表示在量子比特子空间中包含的信息量(标准化为1)，并有助于理解失谐空间中要避免的点。
晶格排列500的电路元件可由超导材料制成。超导材料的例子(在低温下，例如大约10-100毫开尔文(mK)或者大约4K)包括铌、铝、钽等。例如，约瑟夫森结由超导材料制成，并且它们的隧道结可由薄的隧道势垒制成，例如氧化物。电容器806可由用介电材料分开的超导材料制成。连接各种元件的导线由超导材料制成。
图9是根据实施例的配置用于量子纠错的电路(例如，晶格排列的物理布局500)的方法的流程图900。可以参考图1-图8。
在框902处，代码量子比特452被配置为目标量子比特404，其中代码量子比特452具有第一退相时间(T2)和第一非谐性。
在块904中，校验量子比特454被配置为控制量子比特402，其中校验量子比特454具有第二退相时间(T2)和第二非谐性。一个或多个CNOT门420由目标量子比特404和控制量子比特402形成。第一退相时间(代码量子比特452的T2)大于第二退相时间(校验量子比特454的T2)，第二非谐性大于第一非谐性。
校验量子比特454中的一个校验量子比特被配置为被耦合到代码量子比特452中的四个代码量子比特。总线谐振器520被配置为包括代码量子比特452中的两个代码量子比特和校验量子比特454中的两个校验量子比特。两个代码量子比特452可以耦合在一起。两个校验量子比特454被配置为耦合到两个代码量子比特452。
第一退相时间(T2)是代码量子比特452维持给定的状态叠加的时间长度，第二退相时间(T2)是校验量子比特454维持给定的状态叠加的时间长度。第一非谐性表示代码量子比特452偏离谐波振荡器的偏差，第二非谐性表示校验量子比特454偏离谐波振荡器的偏差。
代码量子比特452是transmon量子比特。校验量子比特454是由电容器806分流的约瑟夫森结804的环路802，其中环路802具有多于两个的约瑟夫森结804。
图10是根据实施例的配置量子纠错电路400的方法的流程图1000。可以参考图1-图9。
在框1002，提供校验量子比特454。在框1004，提供代码量子比特452，其中每个代码量子比特耦合到校验量子比特454以形成CNOT门420，其中，每个代码量子比特452是目标量子比特404，校验量子比特454是控制量子比特452。校验量子比特454被配置为被测量以获得奇偶校验。
代码量子比特452可以耦合在一起。校验量子比特454处于固定的初始状态，代码量子比特452处于状态叠加。
技术效果和益处包括：用于优化容错量子计算中的物理参数的方法和结构减少了频率拥挤。技术益处还包括用于表层代码中的量子比特的建议参数方案，其中代码量子比特是长相干量子比特，校验量子比特是大非谐性量子比特。Z奇偶校验和X奇偶校验被重写，以使得校验量子比特是用于所有双量子比特门的控制。在校验(控制)上的Z个错误自然可从大非谐性量子比特发生，但是由于重写Z和X奇偶校验，因此，这些错误被转换为更可容忍的测量误差。由于在代码量子比特上仅实现单量子比特门，因此，可减少代码量子比特的非谐性以增加T2时间。控制量子比特的大的非谐性导致较少的频率拥挤。
术语“大约”及其变体意在包括与基于在提交申请时可用的设备的特定数量的测量相关联的误差程度。例如，“大约”可包括给定值的±8％或5％或2％的范围。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可代表模块、指令段或指令的一部分，其包括用于实现特定逻辑功能的一个或多个可执行指令。在一些可替换的实现中，方框中所标注的功能也可以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合可以用执行特定功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所论述的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文论述的各实施例。

Claims (25)

1.一种用于量子纠错的电路，所述电路包括：
被配置为目标量子比特的代码量子比特，所述代码量子比特具有第一退相时间和第一非谐性；以及
被配置为控制量子比特的校验量子比特，所述校验量子比特具有第二退相时间和第二非谐性，其中，所述目标量子比特和所述控制量子比特被配置为形成一个或多个受控非(CNOT)门，其中，所述第一退相时间大于所述第二退相时间，所述第二非谐性大于所述第一非谐性。
2.根据权利要求1所述的电路，其中，所述校验量子比特中的一个校验量子比特被配置为耦合到所述代码量子比特中的四个代码量子比特。
3.根据权利要求1所述的电路，其中，总线谐振器被配置为包括所述代码量子比特中的两个代码量子比特和所述校验量子比特中的两个校验量子比特。
4.根据权利要求3所述的电路，其中，所述两个代码量子比特被配置为耦合在一起。
5.根据权利要求4所述的电路，其中，所述两个校验量子比特被配置为耦合到所述两个代码量子比特。
6.根据权利要求1所述的电路，其中，所述第一退相时间是所述代码量子比特维持给定的状态叠加的时间长度，所述第二退相时间是所述校验量子比特维持给定的状态叠加的时间长度。
7.根据权利要求1所述的电路，其中，所述第一非谐性表示所述代码量子比特偏离谐波振荡器的偏差，所述第二非谐性表示所述校验量子比特偏离谐波振荡器的偏差。
8.根据权利要求1所述的电路，其中，所述代码量子比特是transmon量子比特。
9.根据权利要求1所述的电路，其中，所述校验量子比特中的每一个是被电容器分流的约瑟夫森结环路，所述环路具有多于两个的约瑟夫森结。
10.一种配置用于量子纠错的电路的方法，包括：
将代码量子比特配置为目标量子比特，所述代码量子比特具有第一退相时间和第一非谐性；以及
将校验量子比特配置为控制量子比特，所述校验量子比特具有第二退相时间和第二非谐性，其中，所述目标量子比特和所述控制量子比特被配置为形成一个或多个受控非(CNOT)门，其中，所述第一退相时间大于所述第二退相时间，所述第二非谐性大于所述第一非谐性。
11.根据权利要求10所述的方法，其中，所述校验量子比特中的一个校验量子比特被配置为耦合到所述代码量子比特中的四个代码量子比特。
12.根据权利要求10所述的方法，其中，总线谐振器被配置为包括所述代码量子比特中的两个码量子比特和所述校验量子比特中的两个校验量子比特。
13.根据权利要求12所述的方法，其中，所述两个代码量子比特被配置为耦合在一起。
14.根据权利要求13所述的方法，其中，所述两个校验量子比特被配置为耦合到所述两个代码量子比特。
15.根据权利要求10所述的方法，其中，所述第一退相时间是所述代码量子比特维持给定的状态叠加的时间长度，所述第二退相时间是所述校验量子比特维持给定的状态叠加的时间长度。
16.根据权利要求10所述的方法，其中，所述第一非谐性表示所述代码量子比特偏离谐波振荡器的偏差，所述第二非谐性表示所述校验量子比特偏离谐波振荡器的偏差。
17.如权利要求10所述的方法，其中，所述代码量子比特是transmon量子比特。
18.根据权利要求10所述的方法，其中，所述校验量子比特中的每一个是被电容器分流的约瑟夫森结环路，所述环路具有多于两个的约瑟夫森结。
19.一种量子纠错电路，包括：
校验量子比特；以及
代码量子比特，其每一个耦合到所述校验量子比特以形成受控非(CNOT)门，每个所述代码量子比特是目标量子比特，所述校验量子比特是控制量子比特，其中，测量所述校验量子比特以获得奇偶校验。
20.根据权利要求19所述的量子纠错电路，其中，所述代码量子比特不耦合在一起。
21.根据权利要求19所述的量子纠错电路，其中，所述校验量子比特是固定状态。
22.根据权利要求19所述的量子纠错电路，其中，所述代码量子比特处于状态叠加。
23.一种配置量子纠错电路的方法，包括：
提供校验量子比特；以及
提供代码量子比特，每个所述代码量子比特耦合到所述校验量子比特以形成受控非(CNOT)门，每个所述代码量子比特是目标量子比特，所述校验量子比特是控制量子比特，其中，测量所述校验量子比特以获得奇偶校验。
24.根据权利要求23所述的方法，其中：
所述代码量子比特被配置为耦合在一起；
所述校验量子比特是固定状态；以及
所述代码量子比特处于状态叠加。
25.一种用于量子纠错的晶格排列，包括：
多行代码量子比特；以及
被布置在所述多行代码量子比特之间的多行校验量子比特，其中，所述校验量子比特中的一个校验量子比特被配置为在受控非(CNOT)门中控制所述代码量子比特中的四个代码量子比特。
CN201780089284.8A 2017-03-29 2017-12-05 在容错量子计算中优化物理参数以减少频率拥挤 Pending CN110494870A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/473,011 2017-03-29
US15/473,011 US9978020B1 (en) 2017-03-29 2017-03-29 Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding
PCT/EP2017/081433 WO2018177577A1 (en) 2017-03-29 2017-12-05 Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding

Publications (1)

Publication Number Publication Date
CN110494870A true CN110494870A (zh) 2019-11-22

Family

ID=60857024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780089284.8A Pending CN110494870A (zh) 2017-03-29 2017-12-05 在容错量子计算中优化物理参数以减少频率拥挤

Country Status (5)

Country Link
US (2) US9978020B1 (zh)
EP (1) EP3602421A1 (zh)
JP (2) JP6995136B2 (zh)
CN (1) CN110494870A (zh)
WO (1) WO2018177577A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112734043A (zh) * 2021-01-07 2021-04-30 电子科技大学 一种基于深度学习的分段容错逻辑量子电路解码方法
CN114077897A (zh) * 2020-08-14 2022-02-22 合肥本源量子计算科技有限责任公司 一种量子芯片耦合结构优化方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107176511B (zh) * 2016-03-09 2021-03-16 奥的斯电梯公司 呼梯控制装置、呼梯控制系统及其呼梯控制方法
US9978020B1 (en) * 2017-03-29 2018-05-22 International Business Machines Corporation Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding
US10483980B2 (en) * 2017-06-19 2019-11-19 Rigetti & Co, Inc. Parametrically activated quantum logic gates
US10903413B2 (en) 2018-06-20 2021-01-26 Equal!.Labs Inc. Semiconductor process optimized for quantum structures
US10845496B2 (en) 2018-06-20 2020-11-24 equal1.labs Inc. Multistage semiconductor quantum detector circuit incorporating anticorrelation
US11423322B2 (en) 2018-06-20 2022-08-23 equal1.labs Inc. Integrated quantum computer incorporating quantum core and associated classical control circuitry
US10873019B2 (en) 2018-06-20 2020-12-22 equal1.labs Inc. Topological programmable scalable quantum computing machine utilizing chord line quasi unidimensional aperature tunneling semiconductor structures
US10854738B2 (en) 2018-06-20 2020-12-01 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well
US10861940B2 (en) 2018-06-20 2020-12-08 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well incorporating shared gate control
US11450760B2 (en) 2018-06-20 2022-09-20 equal1.labs Inc. Quantum structures using aperture channel tunneling through depletion region
US10868119B2 (en) 2018-06-20 2020-12-15 equal1.labs Inc. Semiconductor quantum structures using preferential tunneling through thin insulator layers
US10934163B2 (en) 2018-06-20 2021-03-02 equal1.labs Inc. Classic-quantum injection interface device
US10720563B1 (en) * 2018-11-13 2020-07-21 Google Llc Quantum processor design to increase control footprint
US10333503B1 (en) 2018-11-26 2019-06-25 Quantum Machines Quantum controller with modular and dynamic pulse generation and routing
US10454459B1 (en) 2019-01-14 2019-10-22 Quantum Machines Quantum controller with multiple pulse modes
WO2020172538A1 (en) * 2019-02-22 2020-08-27 Stc.Unm System and methods for producing magic states for universal quantum computation using gkp error correction
DE102019202661A1 (de) * 2019-02-27 2020-08-27 Forschungszentrum Jülich GmbH Verfahren und Vorrichtung für eine Qubit Fehlererkennung
US10505524B1 (en) 2019-03-06 2019-12-10 Quantum Machines Synchronization in a quantum controller with modular and dynamic pulse generation and routing
US11556411B2 (en) 2019-04-24 2023-01-17 International Business Machines Corporation Quantum code for reduced frequency collisions in qubit lattices
US11164100B2 (en) 2019-05-02 2021-11-02 Quantum Machines Modular and dynamic digital control in a quantum controller
EP3754565A1 (en) * 2019-06-21 2020-12-23 Turing Inc. Topological quantum error correction using a data bus
US10931267B1 (en) 2019-07-31 2021-02-23 Quantum Machines Frequency generation in a quantum controller
EP3783832A1 (en) 2019-08-22 2021-02-24 Turing Inc. Method and device for setting up long range quantum communications networks
US11245390B2 (en) 2019-09-02 2022-02-08 Quantum Machines Software-defined pulse orchestration platform
US10862465B1 (en) 2019-09-02 2020-12-08 Quantum Machines Quantum controller architecture
US11700020B2 (en) * 2019-10-24 2023-07-11 Microsoft Technology Licensing, Llc Fault tolerant quantum error correction with linear codes
US11507873B1 (en) 2019-12-16 2022-11-22 Quantum Machines Highly scalable quantum control
US11469778B2 (en) * 2019-12-19 2022-10-11 Microsoft Technology Licensing, Llc Isolated fault decoder
CN111030706B (zh) * 2019-12-31 2023-02-10 西安电子科技大学 基于等效单向cnot门的量子码症状提取线路设计方法
US11373112B2 (en) 2020-01-24 2022-06-28 United States Of America As Represented By The Secretary Of The Navy Quantum computer based method for analyzing cyber data and spectra while performing optimization based on the analysis
CN111415011B (zh) 2020-02-10 2022-04-26 北京百度网讯科技有限公司 量子脉冲的确定方法、装置、设备及可读存储介质
DE102020201688B3 (de) 2020-02-11 2021-07-29 Forschungszentrum Jülich GmbH Schaltkreis mit gekoppelten Qubits mit unterschiedlich anharmonischem Energiespektrum
US11126926B1 (en) 2020-03-09 2021-09-21 Quantum Machines Concurrent results processing in a quantum control system
US11876565B2 (en) * 2020-07-14 2024-01-16 Arizona Board Of Regents On Behalf Of The University Of Arizona Global quantum communication networks
US11043939B1 (en) 2020-08-05 2021-06-22 Quantum Machines Frequency management for quantum control
WO2022043297A1 (de) 2020-08-26 2022-03-03 Forschungszentrum Jülich GmbH Verfahren für den betrieb eines schaltkreises mit einem ersten und einem zweiten qubit
DE102020122245A1 (de) 2020-08-26 2022-03-03 Forschungszentrum Jülich GmbH Verfahren für den Betrieb eines Schaltkreises mit einem ersten und einem zweiten Qubit
US20220147824A1 (en) 2020-11-12 2022-05-12 equal1.labs Inc. Accelerated Learning In Neural Networks Incorporating Quantum Unitary Noise And Quantum Stochastic Rounding Using Silicon Based Quantum Dot Arrays
US20220156626A1 (en) * 2020-11-19 2022-05-19 Government Of The United States Of America, As Represented By The Secretary Of Commerce Qubit gate and producing a generalized controlled-not quantum gate
US11671180B2 (en) 2021-04-28 2023-06-06 Quantum Machines System and method for communication between quantum controller modules
US20240013086A1 (en) * 2022-05-27 2024-01-11 Nord Quantique inc. Square arrays of octagonal three-dimensional microwave cavities for quantum computing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103582949A (zh) * 2011-06-14 2014-02-12 国际商业机器公司 用于量子信息处理的固定耦合量子系统的模块化阵列
CN104468529A (zh) * 2014-11-18 2015-03-25 浙江工商大学 基于逻辑量子比特和控制非操作的抗集体退相位噪声鲁棒量子对话协议
CN105264680A (zh) * 2011-03-30 2016-01-20 阿姆巴托雷股份有限公司 由极低电阻材料形成的电气、机械、计算和/或其他设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7624088B2 (en) * 2005-08-03 2009-11-24 D-Wave Systems Inc. Analog processor comprising quantum devices
US7966549B2 (en) * 2007-03-01 2011-06-21 Qucor Pty. Ltd. Error corrected quantum computer
US9779359B2 (en) * 2012-03-14 2017-10-03 Microsoft Technology Licensing, Llc Quantum arithmetic on two-dimensional quantum architectures
US9944520B2 (en) * 2013-01-15 2018-04-17 Alcatel Lucent Syndrome of degraded quantum redundancy coded states
US9159033B2 (en) 2013-03-14 2015-10-13 Internatinal Business Machines Corporation Frequency separation between qubit and chip mode to reduce purcell loss
US9111230B2 (en) 2013-03-14 2015-08-18 International Business Machines Corporation Frequency arrangement for surface code on a superconducting lattice
US8872360B2 (en) 2013-03-15 2014-10-28 International Business Machines Corporation Multiple-qubit wave-activated controlled gate
US9350460B2 (en) 2013-04-23 2016-05-24 Raytheon Bbn Technologies Corp. System and method for quantum information transfer between optical photons and superconductive qubits
US10068180B2 (en) 2013-06-07 2018-09-04 D-Wave Systems Inc. Systems and methods for operating a quantum processor to determine energy eigenvalues of a hamiltonian
US9286154B2 (en) * 2013-06-07 2016-03-15 Alcatel Lucent Error correction for entangled quantum states
US9892365B2 (en) 2014-02-28 2018-02-13 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US9369133B2 (en) 2014-05-29 2016-06-14 Northrop Grumman Systems Corporation Hybrid quantum circuit assembly
US9425804B2 (en) * 2014-06-06 2016-08-23 Wisconsin Alumni Research Foundation System and method for controlling superconducting quantum circuits using single flux quantum logic circuits
US9354039B2 (en) * 2014-06-06 2016-05-31 Massachusetts Institute Of Technology Methods, systems, and apparatus for programmable quantum photonic processing
US9762262B2 (en) 2014-06-18 2017-09-12 Alcatel Lucent Hardware-efficient syndrome extraction for entangled quantum states
US9438245B2 (en) 2014-10-13 2016-09-06 International Business Machines Corporation Reducing spontaneous emission in circuit quantum electrodynamics by a combined readout and filter technique
AU2015252051B2 (en) 2014-11-03 2020-10-15 Newsouth Innovations Pty Limited A quantum processor
US9524470B1 (en) * 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US9978020B1 (en) * 2017-03-29 2018-05-22 International Business Machines Corporation Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264680A (zh) * 2011-03-30 2016-01-20 阿姆巴托雷股份有限公司 由极低电阻材料形成的电气、机械、计算和/或其他设备
CN103582949A (zh) * 2011-06-14 2014-02-12 国际商业机器公司 用于量子信息处理的固定耦合量子系统的模块化阵列
CN104468529A (zh) * 2014-11-18 2015-03-25 浙江工商大学 基于逻辑量子比特和控制非操作的抗集体退相位噪声鲁棒量子对话协议

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JAY M.GAMBETTA等: "《Building logical qubits in a superconducting quantum computing system》", 《NPJ QUANTUM INFORMATION》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114077897A (zh) * 2020-08-14 2022-02-22 合肥本源量子计算科技有限责任公司 一种量子芯片耦合结构优化方法
CN114077897B (zh) * 2020-08-14 2023-11-03 本源量子计算科技（合肥）股份有限公司 一种量子芯片耦合结构优化方法
CN112734043A (zh) * 2021-01-07 2021-04-30 电子科技大学 一种基于深度学习的分段容错逻辑量子电路解码方法

Also Published As

Publication number Publication date
JP6995136B2 (ja) 2022-01-14
WO2018177577A1 (en) 2018-10-04
US20180285761A1 (en) 2018-10-04
EP3602421A1 (en) 2020-02-05
JP7335302B2 (ja) 2023-08-29
JP2021192324A (ja) 2021-12-16
US10229366B2 (en) 2019-03-12
US9978020B1 (en) 2018-05-22
JP2020515970A (ja) 2020-05-28

Similar Documents

Publication Publication Date Title
CN110494870A (zh) 在容错量子计算中优化物理参数以减少频率拥挤
Stanescu et al. Majorana fermions in semiconductor nanowires: fundamentals, modeling, and experiment
Jian et al. Layer construction of 3D topological states and string braiding statistics
Xie et al. Weyl nodes in Andreev spectra of multiterminal Josephson junctions: Chern numbers, conductances, and supercurrents
Lee et al. Gapless Kitaev spin liquid to classical string gas through tensor networks
Schaffer et al. Spin-orbital liquids in non-Kramers magnets on the kagome lattice
Wietek Fragmented Cooper pair condensation in striped superconductors
Moen et al. Transport in ferromagnet/superconductor spin valves
Chung et al. Proposal for reading out anyon qubits in non-Abelian ν= 12∕ 5 quantum Hall state
Keselman et al. Dimer description of the SU (4) antiferromagnet on the triangular lattice
US20200293938A1 (en) External port measurement of qubit port responses
Maśka et al. Unconventional topological transitions in a self-organized magnetic ladder
Pasnoori et al. Boundary-induced topological and mid-gap states in charge conserving one-dimensional superconductors: Fractionalization transition
Bonati et al. Detecting monopoles on the lattice
Yao et al. Magnetic excitations of stripes and checkerboards in the cuprates
Leone et al. Topological quantization by controlled paths: Application to Cooper pairs pumps
Bernstein et al. Dual vortices and gauge choice in Abelian projected SU (2) lattice gauge theory
Ge et al. Confinement-induced enhancement of superconductivity in a spin-1 2 fermion chain coupled to a Z 2 lattice gauge field
Yanagisawa et al. Correlated-Electron Systems and High Temperature Superconductivity
Abdelshafy et al. L-based numerical linked cluster expansion for square lattice models
Ariad et al. How vortex bound states affect the Hall conductivity of a chiral p±i p superconductor
Arouca et al. Mixed higher-order topology and nodal and nodeless flat band topological phases in a superconducting multiorbital model
Dietl Synthesis and electronic ordering phenomena of calcium ruthenate thin films
Claes Disorder-driven phase transitions in weak, boundary-obstructed, and non-Hermitian topological insulators
Huemiller Probing proximity-induced superconductivity in Nb-Bi2Se3 bilayers with low-temperature transport and Josephson interferometry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination