JP7335302B2 - 周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおける物理パラメータの最適化 - Google Patents

周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおける物理パラメータの最適化 Download PDF

Info

Publication number
JP7335302B2
JP7335302B2 JP2021157304A JP2021157304A JP7335302B2 JP 7335302 B2 JP7335302 B2 JP 7335302B2 JP 2021157304 A JP2021157304 A JP 2021157304A JP 2021157304 A JP2021157304 A JP 2021157304A JP 7335302 B2 JP7335302 B2 JP 7335302B2
Authority
JP
Japan
Prior art keywords
qubits
qubit
syndrome
code
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021157304A
Other languages
English (en)
Other versions
JP2021192324A (ja
Inventor
マゲサン、イースワー
ガンベッタ、ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2021192324A publication Critical patent/JP2021192324A/ja
Application granted granted Critical
Publication of JP7335302B2 publication Critical patent/JP7335302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/154—Error and erasure correction, e.g. by using the error and erasure locator or Forney polynomial
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

本発明は、広義には超伝導電子デバイスに関し、より詳細には、周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおいて物理パラメータを最適化することに関する。
量子コンピュータの基本要素は「キュービット」として知られる量子ビットである。０と１を表現する古典的なビットとは対照的に、キュービットは２つの状態の量子重ね合わせを表現することも可能である。それらの状態は、２つの状態にある確率として量子物理学の法則の範囲内で定式化され得る。したがって、状態は量子物理学の法則の範囲内で操作および観察され得る。
量子特性には、情報の量子エンタングルメントと、量子エンタングルメントの特性にリンクされた量子テレポーテーションとが含まれる。量子エンタングルメントは、２つの光子、２つの原子／イオン系の間、または光子と原子／イオン・ベースの量子系との間など、任意の２つの量子系間に存在し得る。キュービットは、２レベルの量子力学系における状態ベクトルによって視覚化され得る量子情報の単位である。二進法の古典的なビットとは異なり、キュービットは０もしくは１の値、または両方の重ね合わせを有し得る。キュービットは基底状態（またはベクトル）で測定されてもよく、また従来のディラック記号が、例えば、｜１〉および｜０〉のように、０および１の量子状態値を表現するために使用される。例えば、物理的キュービットにおいて、これは、水平光子偏光に値「０」を、垂直光子偏光に値「１」を割り当てることによって実現され得る。「純粋な」キュービット状態とは、ａ｜０〉＋ｂ｜１〉の組合せとして表現され得るこれら２つの状態の線形重ね合わせである。量子コンピューティングは、キュービットに関連付けられる特性を利用している。しかしながら、量子コンピュータ上でキュービットを利用して計算を実施するとき、量子コンピューティングにおけるエラーを説明する方法が存在することが求められている。
本発明は、量子エラー訂正のための回路等を提供することを目的とする。
本発明の実施形態によれば、量子エラー訂正のための回路が提供される。本回路は、ターゲット・キュービット（target qubit）として構成された符号キュービット（code qubit）を含み、符号キュービットは第１のデフェージング時間（dephasing time）および第１の非調和性（anharmonicity）を有する。本回路は、制御キュービットとして構成されたシンドローム・キュービット（syndrome qubit）を含み、シンドローム・キュービットは第２のデフェージング時間および第２の非調和性を有する。ターゲット・キュービットおよび制御キュービットは、１つまたは複数の制御ＮＯＴ（ＣＮＯＴ）ゲートを形成するように構成され、第１のデフェージング時間は第２のデフェージング時間よりも長く、第２の非調和性は第１の非調和性よりも高い。
本発明の実施形態によれば、量子エラー訂正のための回路を構成する方法が提供される。本方法は、符号キュービットをターゲット・キュービットとして構成することを含み、符号キュービットは第１のデフェージング時間および第１の非調和性を有する。本方法は、シンドローム・キュービットを制御キュービットとして構成することを含み、シンドローム・キュービットは第２のデフェージング時間および第２の非調和性を有する。ターゲット・キュービットおよび制御キュービットは、１つまたは複数の制御ＮＯＴ（ＣＮＯＴ）ゲートを形成するように構成され、第１のデフェージング時間は第２のデフェージング時間よりも長く、第２の非調和性は第１の非調和性よりも高い。
本発明の実施形態によれば、量子エラー訂正回路が提供される。本回路は、シンドローム・キュービットと、制御ＮＯＴ（ＣＮＯＴ）ゲートを形成するように各々がシンドローム・キュービットに結合された符号キュービットとを含む。符号キュービットの各々はターゲット・キュービットであり、シンドローム・キュービットは制御キュービットであり、シンドローム・キュービットはパリティを取得するために測定される。
本発明の実施形態によれば、量子エラー訂正回路を構成する方法が提供される。本方法は、シンドローム・キュービットを設けることと、制御ＮＯＴ（ＣＮＯＴ）ゲートを形成するように各々がシンドローム・キュービットに結合された符号キュービットを設けることとを含む。符号キュービットの各々はターゲット・キュービットであり、シンドローム・キュービットは制御キュービットであり、シンドローム・キュービットはパリティを取得するために測定される。
本発明の実施形態によれば、量子エラー訂正のための格子配置が提供される。本格子配置は、符号キュービットの行と、符号キュービットの行どうしの間に配置されたシンドローム・キュービットの行とを含む。シンドローム・キュービットのうちの１つのシンドローム・キュービットは、制御ＮＯＴ（ＣＮＯＴ）ゲート内の符号キュービットのうちの４つの符号キュービットを制御するように構成される。
本発明の実施形態による回転された表面符号（surface code）内の論理単位セルの一例である。 本発明のＺパリティ・チェックの実施形態を実施する回路である。 本発明のＸパリティ・チェックの実施形態を実施する回路である。 本発明の実施形態による修正Ｚパリティ・チェックのための回路の概略図である。 本発明の実施形態による符号およびシンドローム・キュービットの両方を含んだ格子配置の物理的レイアウトの概略図である。 本発明の実施形態による、制御キュービットとしての高非調和性キュービット、およびターゲット・キュービットとしてのロング・コヒーレンス・キュービットに対するＺＸ係数スケールのチャートである。 本発明の実施形態に従って大きなＺＸが達成され得る範囲のチャートである。 本発明の実施形態による、高非調和性および潜在的により短いデフェージング時間を有するシンドローム・キュービットの例示的な回路である。 実施形態による量子エラー訂正のための回路を構成する方法のフローチャートである。 実施形態による量子エラー訂正回路を構成する方法のフローチャートである。
本発明の様々な実施形態について、関連する図面を参照しながら本明細書で説明する。本発明の代替的な実施形態も本書の範囲から逸脱することなく考案され得る。以下の説明および図面において、様々な接続および位置関係（例えば、上、下、隣接など）が要素間に記載されていることに留意されたい。これらの接続または位置関係あるいはその両方は、別段の指示がない限り、直接的であっても間接的であってもよく、またこの点において限定することを意図するものではない。したがって、エンティティの結合は直接的な結合かまたは間接的な結合のいずれかを指し得、エンティティ間の位置関係は直接的または間接的な位置関係となり得る。間接的な位置関係の例として、層「Ｂ」の上に層「Ａ」を形成することへの言及は、層「Ａ」および層「Ｂ」の関連する特徴および機能性が中間層によって実質的に変更されない限り、１つまたは複数の中間層（例えば、層「Ｃ」）が層「Ａ」と層「Ｂ」の間にある状況を含む。
いくつかの物理的対象物が、キュービットの潜在的な実現例として提案されてきた。しかしながら、固体回路は、特に超伝導回路は、より多数の相互作用するキュービットを有する回路を作成する可能性となるスケーラビリティを提供するので、大いに注目されている。超伝導キュービットは通常、ジョセフソン接合（ＪＪ）に基づいている。ジョセフソン接合とは、２つの超伝導体が、例えば薄い絶縁障壁によって結合されることである。ジョセフソン接合は、超伝導電極間にＡｌ２Ｏ３などの絶縁性トンネル障壁を用いて製作され得る。そのような超伝導体－絶縁体－超伝導体（ＳＩＳ）ジョセフソン接合の場合、最大許容超伝導電流は臨界電流Ｉｃである。
量子エラー訂正方式は、量子ゲート動作を実行するために、互いに結合され外部制御によって作用されるキュービットのアレイを利用している。量子コンピューティング、特に計算の量子回路モデルにおいて、量子ゲート（または量子論理ゲート）は少数のキュービット上で動作する基本的な量子回路である。それらは量子回路の構成要素であり、これは古典的な論理ゲートが従来のデジタル回路の構成要素であるのと同様である。最も一般的な量子ゲートは１つまたは２つのキュービットの空間で動作するが、これは一般的な古典的論理ゲートが１つまたは２つのビットで動作するのと同様である。
量子情報処理（ＱＩＰ）は、古典的なプロセッサ上では扱いにくいと考えられている特定の問題を効率的に解決する可能性を有している。古典的なエラー訂正と同様に、量子エラー訂正はフォールト・トレラントな量子計算を実施するために必要とされる。超伝導回路、イオン・トラップ、核磁気共鳴（ＮＭＲ）、固体中の欠陥、およびフォトニクスを含めて、フォールト・トレラントな量子計算を実現するための実験的な量子システムおよびエラー訂正符号の多くの様々な選択がある。超伝導回路システムは、確定性と再現性の高いデバイス製造、大幅に改善されたコヒーレンス時間、低減された動作エラー、および結合キュービットがシステムをより大きなサイズにスケーリングするための回路ＱＥＤアプローチを含む様々な理由から、先進技術として出現した。
本質的に、量子状態は、それらに対して測定が直接的に実施されたときにそれらの情報を失う。量子エラー訂正の主な利点の１つは、符号化された情報を破壊することなく、計算中に発生したエラーに関する有用な情報を測定できることである。これらの測定値はパリティ測定値として定式化され、偶数パリティはエラーのない計算ステップを指示し、奇数パリティはエラーが発生したことを指示する。量子エラー訂正符号のいくつかの周知の例には、ラフラムの５キュービット符号（Laflamme's 5-qubit code）、スティーンの７キュービット符号（Steane's 7-qubit code）、ショアの９キュービット符号（Shor's 9-qubit code）、および周知の表面符号を含む位相符号が含まれる。量子エラー訂正の実現においては通常、物理キュービットは符号またはシンドローム・キュービットのいずれかとして分類される。符号キュービットは有用な量子情報を搬送するものであり、シンドローム・キュービットは量子状態のパリティを測定するために使用されるものである。各実施形態は、そのような任意の実現形態に適用可能である。しかしながら、簡潔にするために、また特定の例を示すために、議論は表面符号に関連させている。限定ではなく説明を目的として、主に超伝導回路システムに焦点を当てて議論して説明のための実験パラメータの固定セットを提示する。しかしながら、本発明の実施形態は、特に同様のエネルギー（周波数）スケールの多くの自由度が操作されるべき場合に、これらの量子システムのいずれにも適用可能であることを理解されたい。
表面符号は、その平面的性質およびシステムを構成する物理キュービット上のエラーに対する許容性の大きさゆえに、超伝導キュービットのための有望な量子エラー訂正符号として出現した。フォールト・トレラント閾値は約１％であり、これは他の一般的な符号と比較しても相対的に高い。加えて、現実的な物理的制約および幾何学的制約とより適合性のある局所的な軽量のパリティ測定のみが必要とされる。表面符号アーキテクチャでは、各物理キュービットは、二次元格子を形成する最も近くの隣接キュービットに結合され、その二次元格子において、キュービットの半分（符号キュービット）は量子情報を記憶し、他の半分（シンドローム・キュービット）は状態のパリティを測定するために使用される。フォールト・トレラントなＱＩＰを実現する上で、あらゆる種類の実装にわたって遍在する多数の課題がある。１つの課題は、物理的構成要素のパラメータをそれらの機能性に関して最適化することである。もう１つの課題は、空間的にもエネルギー的にも近接している（周波数混雑）物理的構成要素（キュービットなど）に対処しかつそれらを結合することである。
最新技術では、超伝導キュービットを用いた表面符号計算を実現するために、様々なタイプのキュービットおよび格子配置が試行されている。超伝導キュービットは一般に、チャージ・キュービット、フェーズ・キュービット、またはフラックス・キュービットとして分類される。周波数混雑を助けるために、調整可能なキュービットが望ましい。しかしながら、調整可能なキュービットは、調整可能なパラメータを有することによるノイズおよびオーバーヘッドの増加という犠牲を伴う。例えば、フラックス調整可能なキュービットはフラックス・ノイズに対して非常に敏感であり、追加のフラックス制御線を必要とする。他方で、トランスモン（transmon）などの固定周波数キュービットでは、実験的なオーバーヘッドが低減され、デコヒーレンス機構が減り、一般的にはフラックス調整可能なキュービットよりもコヒーレンス時間が長くなる。最近では、トランスモンとフラックス調整可能なトランスモンの両方を使用することに基づいた表面符号の小さな下位区分が実証されている。固定周波数のアプローチは少数のキュービットに対しては比較的成功しているかもしれないが、最先端技術においては周波数の著しい混雑のために、より多くのキュービットが存在する場合、演算を低エラーで実施することがより困難になる。表面符号を実現するための様々な格子配置も最近提案されており、その主な目的は使用される要素の総数を最小にしながらも、依然としてすべての所望の演算を高い忠実度で実施することである。
本発明の実施形態によれば、一般的な設定においてこれらの問題に対処するための方法および構造が提示される。具体的には、各実施形態は、説明のための例として表面符号を用いた超伝導量子コンピューティングを説明するものである。表面符号内の異なるキュービットは異なる機能を有しているため、本発明の実施形態において取り扱われる問題は、全体的な性能を低下させずに表面符号内の異なる要素の固有の機能に一致させるために、どのタイプのキュービットおよび格子配置が利用され得るかということである。具体的に言えば、各実施形態は、異なるキュービットの機能性に関して、量子エラー訂正符号内のキュービット・パラメータおよび格子配置を最適化するための例示的な配置を提示する。追加的に、格子配置は周波数混雑の問題に対処する。具体的には、表面符号内のキュービットに対するパラメータ・レジームは、実施形態によれば、ロング・コヒーレンス・キュービット（ＬＣＱ）として定義される符号キュービットと、高非調和性キュービット（ＬＡＱ）として定義されるシンドローム・キュービットとを含む。各実施形態は、シンドローム・キュービットがすべての２キュービット・ゲートに対する制御部となるよう、ＺおよびＸパリティ・チェックを書き換えるべく構成される。追加的に、シンドローム（制御）上のＺエラーは、ＬＡＱであることから自然に発生し得るが、ＺおよびＸパリティ・チェックを書き換えることによって、これらはより許容可能となる測定エラーに変換される。単一キュービット・ゲートのみが符号キュービット上に実装されるので、符号キュービットの非調和性は、Ｔ２時間を増加させるように低減され得る。制御キュービットの非調和性が大きいことは、周波数混雑が少ないことを意味し、したがって、この配置によっても周波数混雑の問題が克服される。
キュービットのメトリクスは、コヒーレンス時間Ｔ１およびＴ２である。Ｔ１はエネルギー緩和時間であり、Ｔ２はデフェージング時間である。エネルギー緩和時間Ｔ１は、キュービットがその励起状態｜１〉から基底状態｜０〉に減衰するのに要する時間を定量化する（ビットフリップ・エラー）。デフェージング時間Ｔ２は、量子重ね合わせ状態
Figure 0007335302000001
 が｜１〉と｜０〉との間の位相関係を失うのに要する時間である（すなわち、フェーズフリップ・エラー）。
ここで図を参照すると、図１は、回転された表面符号における論理単位セルの例である。セグメント１０２はＺパリティ・チェックに対応し、セグメント１０４はＸパリティ・チェックに対応している。キュービットは正方形の各々の頂点にある。制御されたＮＯＴ（ＣＮＯＴ）ゲートが、上の２つの正方形に示されている順序で実施される。制御されたＮＯＴゲート（同様にＣ－ＮＯＴまたはＣＮＯＴ）は量子ゲートであり、量子コンピュータの構築における構成要素である。ＣＮＯＴゲートは、ＥＰＲ状態を絡み合わせるために、また絡み合わせを解除するために使用され得る。任意の量子回路が、ＣＮＯＴゲートと単一のキュービット回転との組合せを用いて、任意の精度でシミュレートされ得る。さらに、ＣＮＯＴゲートは古典的なゲートの「量子化」である。
各ＺおよびＸパリティ・チェックのための回路を記述する典型的な方法が、それぞれ図２および図３に示されている。図２および図３において、ＣＮＯＴゲートは、並列化可能性と、有害な「フック」エラーの影響の打ち消しとの両方を得るように順序付けられている。フック・エラーは、シンドローム・キュービット内の単一の障害から発生する相関エラーに対応するものである。ＣＮＯＴゲートが適切に順序付けられていない場合、フック・エラーは論理エラーを生じ得る。
図２は、Ｚパリティ・チェックを実施する回路２００である。回路２００は、符号キュービットとシンドローム・キュービットとを含んでいる。符号キュービットは、Ｑ１、Ｑ２、Ｑ３、およびＱ４として記され、符号キュービットは２つの状態の重ね合わせであり得る。シンドローム・キュービットは、固定状態、例えば、｜０〉を有するものとして記されている。４つのＣＮＯＴゲートが示されている。各ＣＮＯＴゲートにおいて、符号キュービットがシンドローム・キュービットに接続されている。各ＣＮＯＴゲートにおいて、シンドローム・キュービットはターゲット・キュービットであり、符号キュービット（Ｑ１、Ｑ２、Ｑ３、Ｑ４）は制御キュービットである。換言すれば、パリティは、一度にすべての符号キュービットをタップして、ＣＮＯＴゲートを介してパリティ測定を実施することによって取得される。回路２００のパリティ（すなわち、Ｚパリティ・チェック）を取得するために、ターゲット・キュービットの測定がシンドローム・キュービット上で実施される。パリティは、「０」である偶数か、または「１」である奇数となり得る。パリティが偶数であるとき、これは、計算にＸエラーが存在しないことを意味する。パリティが奇数であるとき、これは、計算にＸエラーが存在することを意味する。
図３は、Ｘパリティ・チェックを実施する回路３００である。回路３００は、符号キュービットとシンドローム・キュービットとを含んでいる。上記のように、符号キュービットはＱ１、Ｑ２、Ｑ３、およびＱ４と記されている。シンドローム・キュービットは、固定された初期状態、例えば、｜０〉を有するものとして記されている。ここでも４つのＣＮＯＴゲートが示されている。各ＣＮＯＴゲートにおいて、符号キュービットがシンドローム・キュービットに接続されている。図２とは異なり、図３の各ＣＮＯＴゲートにおいて、シンドローム・キュービットは制御キュービットであり、符号キュービット（Ｑ１、Ｑ２、Ｑ３、Ｑ４）はターゲット・キュービットである。パリティは、一度にすべての符号キュービットを（ターゲット・キュービットとして）タップして、ＣＮＯＴゲートを介してパリティ測定を実施することによって取得される。Ｘパリティ（回路２００のＺパリティ・チェックと類似）を取得するために、制御キュービットの測定がシンドローム・キュービット上で実施される。パリティは、「０」である偶数か、または「１」である奇数となり得る。パリティが偶数であるとき、これはＺエラーが存在しないことを意味する。パリティが奇数であるとき、これはＺエラーが存在することを意味する。
図３において、シンドローム・キュービットは線上で２つのアダマール・ゲート（Ｈ）に接続されている。１つのアダマールは（４つのＣＮＯＴゲートの）４つの制御キュービットの前にあり、２つ目のアダマールは４つの制御キュービットの後にある。
アダマール・ゲートは単一のキュービットに作用する。量子情報処理において、アダマール変換（アダマール・ゲートとも呼ばれる）は、キュービット基底状態｜０〉および｜１〉を計算上の基底状態｜０〉および｜１〉の等しい重みを用いて２つの重ね合わせ状態へとマッピングする１キュービット回転である。したがって、アダマールは、
Figure 0007335302000002
 と記述され得る。
図２および図３のＺおよびＸパリティ・チェックのための例示的な回路２００および３００において、符号キュービットおよびシンドローム・キュービットはそれぞれ、２キュービット・ゲートの制御部として使用される。
本発明の実施形態によれば、図４は、表面エラー訂正符号におけるＺパリティ・チェックのための量子エラー訂正回路４００の概略図である。図４は、シンドローム・キュービットをすべてのＣＮＯＴゲートに対する制御キュービットとして用いる修正されたＺパリティ・チェックである。図４において、回路４００は、シンドローム・キュービット４５４と共に、Ｑ１、Ｑ２、Ｑ３、Ｑ４と記された符号キュービット４５２を含んでいる。シンドローム・キュービット４５４は固定状態にある。回路４００は、例えば、図５に示すように、符号キュービット４５２およびシンドローム・キュービット４５４の格子全体のうちの下位区分にすぎないことに留意されたい。また、図４における線４６０は、時間における進行を表現するものであり、物理的な構成要素ではないことに留意されたい。
回路４００において、各ＣＮＯＴゲート４２０は、ターゲット・キュービット４０４と制御キュービット４０２とを有している。図４において、シンドローム・キュービット４５４は、各ＣＮＯＴゲート４２０のための制御キュービット４０２である。符号キュービット４５２は、ＣＮＯＴゲート４２０の各々のためのターゲット・キュービット４０４である。各符号キュービット４５２のタイムライン４６０上で、アダマール・ゲート４０６は、各ターゲット・キュービット４０４の前後にある。また、シンドローム・キュービット４５４のタイムライン４６０上には、制御キュービット４０２の前および制御キュービット４０６の後にアダマール・ゲート４０６がある。測定デバイス４０８は、シンドローム・キュービット４５４に接続されたパリティ（すなわち、ＣＮＯＴゲート４２０の制御キュービット４０２のパリティ）を測定する。測定デバイス４０８は電圧または電流を測定し得る。例えば、低電圧（既定の閾値またはそれ未満など）を測定することは０（すなわち、偶数パリティ）に対応し得るが、高電圧（既定の閾値を超える）を測定することは１（すなわち、奇数パリティ）に対応し得る。
図４から分かるように、各実施形態は、シンドローム・キュービット４５４が常にＣＮＯＴゲート４２０のための制御キュービット４０２となるよう、Ｚパリティ・チェックを再書き込みするように構成されている。結果として、Ｚパリティ・チェックとＸパリティ・チェックの両方が、２キュービット・ゲートのための制御部としてシンドローム・キュービット４５４を有することになる。この修正により、回路４００は依然として、チェックを並行して実施することができ、またフック・エラーが問題を引き起こすこともない。回路４００におけるＸパリティ・チェックとＺパリティ・チェックの両方のために、シンドローム・キュービット４５４上のＸエラーのみが符号キュービット４５２にキックバックされ、シンドローム・キュービット４５４上のＺエラーは常に、測定デバイス４０８によって測定部へと伝播される。したがって、本発明の実施形態はこのように、符号キュービットとシンドローム・キュービットとの別の区別を生み出し、シンドローム・キュービット４５４は、単一キュービット演算のみが符号キュービット４５２上で実施されるように、常に２キュービット・ゲートのための制御キュービット４０２である。各ＣＮＯＴゲート４２０は１つの符号キュービット４５２およびシンドローム・キュービット４５４を使用し、したがって２キュービット・ゲートである。シンドローム・キュービット４５４は固定されているので、唯一の演算は符号キュービット４５２上にあり、したがってＣＮＯＴゲート４２０は、符号キュービット４５２上で実施される単一キュービット演算を有する。
加えて、本発明の実施形態は、本明細書に提示されるものとは本質的に異なる特性を備えた回路４００内で２組の超伝導キュービットを使用するように構成される。第１の組のキュービットは符号キュービット４５２に対応し、「ロング・コヒーレンス・キュービット」（ＬＣＱ）と呼ばれる、長いＴ１およびＴ２コヒーレンス時間を備えたキュービットから構成されている。第２の組のキュービットはシンドローム・キュービット４５４に対応し、「ラージ・アンハーモニシティ・キュービット」（ＬＡＱ）と呼ばれる、長いＴ１時間および高非調和性を備えたキュービットから構成されている。ＬＡＱは、ＣＮＯＴゲート４２０などの任意の２キュービット・ゲートのための制御キュービット４０２として指定されている。結果として、符号キュービット４５２は、単一キュービット・ゲートを実施するようにのみ制御される。後に、周波数混雑の程度は直接、２キュービット・ゲート内の制御キュービット４０２の非調和性に関連付けられ、これは実施形態に従ってシンドローム・キュービット４５４をＬＡＱとして有する利点であることが示されることになる。
シンドローム・キュービット４５４がＬＡＱとなるように要求することが、表面符号の性能に著しい影響を与えることはないことに留意されたい。これは、非調和性とＴ２時間との間にトレードオフが存在するからである。具体的に言えば、低非調和性のキュービットは長いＴ２時間を有する傾向があり、また、非調和性が増大すると、Ｔ２時間は減少する。したがって、シンドローム・キュービット４５４がＬＡＱになるように要求することはシンドローム・キュービット４５４が短いＴ２時間を有することになり、その結果、デフェージング（Ｚ）エラーが大きくなり得る。しかしながら、シンドローム・キュービット４５４は各実施形態によればＬＡＱであるため、これらのＺエラーは伝播されて測定エラーとなり、測定エラーは（ＣＮＯＴゲート４２０における）ゲート・エラーよりもはるかに大きな閾値を有している。結果的に、シンドローム・キュービット４５４をＬＡＱとなるように指定する影響は最小となる。さらに、ゲート・エラーよりもはるかに大きい測定エラーの閾値を有することは、量子エラー訂正回路４００がＣＮＯＴゲート４２０よりも（測定デバイス４０８によって測定される）測定値に対するエラーを許容するように構成されることを意味する。シンドローム・キュービット４５４は、チャージ、フェーズ、またはフラックス・キュービットあるいはその組合せであり得る。いくつかの実施形態では、ＬＡＱに対する可能な実現形態は、より高度な非調和性をもたらし得るために、標準的なクーパー対ボックス・チャージ・キュービットと容量シャント・フラックス・キュービットとを含む。
上記のように、シンドローム・キュービット４５４（ＬＡＱ）は、大きな非調和性４５４（ＬＡＱ）と、（符号キュービット４５２（ＬＣＱ）と比較して）より小さなＴ２デフェージング時間を有するように構成されている。いくつかの実施形態では、シンドローム・キュービット４５４（ＬＡＱ）に対する短いＴ２デフェージング時間は、数百ナノ秒から数マイクロ秒の範囲にあり得る。シンドローム・キュービット４５４（ＬＡＱ）に対する高い非調和性は、いくつかの実施形態では約８００ＭＨｚ～９００ＭＨｚの範囲にあり得る。ある実現形態では、シンドローム・キュービット４５４（ＬＡＱ）に対する高い非調和性は約８４０ＭＨｚであり得る。一実現形態では、シンドローム・キュービット４５４（ＬＡＱ）に対する高い非調和性は約９００ＭＨｚ～１０００ＭＨｚの範囲にあり得るが、非調和性が（１ＧＨｚ超に）増大するにつれて、シンドローム・キュービット４５４（ＬＡＱ）はノイズにより敏感となることに留意されたい。したがって、約８００ＭＨｚ～９００ＭＨｚの範囲が、シンドローム・キュービット４５４（ＬＡＱ）に関連付けられるノイズの可能性を回避する上でより好都合である。本明細書で議論したとおりに機能するように構成されたシンドローム・キュービット４５４（ＬＡＱ）の具体的な例が、図８に示すようにループ中に３つのジョセフソン接合（ＪＪ）８０４を有する容量シャント直流超伝導量子干渉デバイス（ｄｃ－ＳＱＵＩＤ）８０２である。図８において、シンドローム・キュービット４５４は、ｄｃ－ＳＱＵＩＤ８０２の３つのＪＪ８０４と並列の分流コンデンサ８０６を含んでいる。シンドローム・キュービット４５４を調整するために、ＪＪ８０４によって形成されたループを磁束が通り抜け得ることを理解されたい。図８は、実施形態による高い非調和性と短いＴ２デフェージング時間を有するシンドローム・キュービット４５４の単なる例示的な回路である。
符号キュービット４５２はＬＣＱであり、チャージ、フラックス、またはフェーズ・キュービットあるいはその組合せであってもよい。ＬＣＱに関する主な制約条件は、それらが長いＴ２コヒーレンス時間を有すること、および高忠実度の単一キュービット・ゲートがそれらにおいて実施され得ることである。より長いＴ２時間は、非調和性が低いときに達成され得るため、符号キュービット４５２は、比較的低い非調和性を有するように設計され得る。符号キュービット４５２は、約２００ＭＨｚ～４００ＭＨｚの範囲の比較的低い非調和性を有し得る。具体的に言えば、単一キュービット・ゲートのみが符号キュービット４５２上に実現されるため、低い非調和性が全体的な性能に及ぼす影響は小さい（すなわち、高忠実度の高速単一キュービット・ゲートは、２００ＭＨｚ～４００ＭＨｚの比較的低い非調和性を有する符号キュービット４５２を用いても取得され得る）。符号キュービット４５２の場合、長いＴ１時間は、いくつかの実施形態では約８０マイクロ秒（μｓ）を上回り得る。ある実現形態では、長いＴ１時間は約１００μｓを上回り得る。いくつかの実施形態では、符号キュービット４５２（ＬＣＱ）に対する長いＴ２デフェージング時間は、約１２０μｓを上回り得る。ある実現形態では、長いＴ２デフェージング時間は約１５０μｓを上回り得る。いくつかの実現形態では、符号キュービット４５２（ＬＣＱ）に対する低い非調和性は約２００ＭＨｚであり得る。
図５は、実施形態による符号（ＬＣＱ）キュービットとシンドローム・キュービット（ＬＡＱ）の両方を含んだ格子配置の例示的な物理レイアウト５００である。バス・レゾネータ（bus resonator）が４つのキュービット、すなわち、２つの符号キュービットと２つのシンドローム・キュービットを結合している。シンドローム・キュービット４５４は常に２キュービット・ゲートに対する制御部であり、制御部は矢印の方向性によって示されている。図４の回路４００に示すように、１つのシンドローム・キュービット４５４が、４つの符号キュービット４５２を含めた（可能な限り多数の）４つの２キュービット・ゲートに対する制御キュービットとなり得る。図５は、本明細書で議論した技術を用いて可能となる多数のうちの１つの例であることに留意されたい。符号キュービットおよびシンドローム・キュービットに対して要求される条件がそれぞれＬＣＱおよびＬＡＱを介して満たされる限り、任意の物理的レイアウトが可能である。
回路４００として、強調表示された方形は、どのようにして１つのシンドローム・キュービット４５４が、ターゲット・キュービット４０４である４つの符号キュービット４５２に対する制御キュービット４０２となり得るかを示している。矢印の方向性は、１つのシンドローム・キュービット４５４が、強調表示された方形内の４つの符号キュービット４５２に対する制御部であることを示している。１つの例示的な回路４００が強調表示されているが、多数の回路４００が物理的レイアウト５００内に存在することを理解されたい。シンドローム・キュービット４５４は、回路４００において、隣接する４つの符号キュービット４５２と矢印の方向（シンドローム・キュービット４５４から隣接する符号キュービット４５２への制御を示す）に接続されている。加えて、多数のＣＮＯＴゲート４２０が、各シンドローム・キュービット４５４とそれに隣接する符号キュービット４５２との間において、矢印の方向に形成されている。例えば、単一のＣＮＯＴゲート４２０は、図を不明瞭にしないように、強調表示された方形内の矩形のボックスとして識別されるが、回路４００を表現する強調表示された方形内に合計で４つのＣＮＯＴゲート４２０が存在する。この図は主に、接続性および方向性を示すためのものであるため、アダマール・ゲートなどの単一キュービット・ゲートは示されていない。
強調表示された円形５２０は、例示的なバス・レゾネータを表現している。各バス・レゾネータは、水平列上に２つの符号キュービット４５２を有することによって定義される４キュービット・ループ内のキュービットを結合するように構成されている。バス・レゾネータは通常、マルチ・キュービット演算が可能となるようにキュービットを結合することを目的とする超伝導共面導波路または伝送線レゾネータである。当業者には理解されるように、シンドローム・キュービット４５４、符号キュービット４５２、およびアダマール・ゲート４０６はバス・レゾネータを介して結合／接続され得ることを諒解されたい。
上述のように、周波数混雑の程度は直接、２キュービット・ゲート内の制御キュービット４０２の非調和性に関連付けられ、シンドローム・キュービット４５４をＬＡＱとする動機付けとなる。このことは、２キュービット・ゲートの相互作用に対して有効ハミルトニアン・モデルを使用して示され得る。実際に、シンドローム・キュービット４５４が高い非調和性を有し、すべての２キュービット・ゲート（ＣＮＯＴゲート４２０など）に対する制御キュービット４０２でもあるとき、結合されたキュービットの許容可能な周波数範囲は拡大され、周波数混雑が低減される。図６は、実施形態による、制御キュービットとしてのＬＡＱおよびターゲット・キュービットとしてのＬＣＱに対するＺＸ係数スケールのチャート６００である。ＺＸ係数は、当業者には理解されるように、ＣＮＯＴゲート４２０のＣＮＯＴ演算を実施するために、２つのキュービットが絡み合うことを可能にするハミルトニアンにおける項である。図６に示すように、結合されたキュービットに対する許容可能な周波数範囲は拡大され、周波数混雑は低減されるが、ここで実験者は、交差共鳴ゲート（すなわち、ＣＮＯＴゲート４２０）に対する有効ハミルトニアンをシミュレートした。このシミュレーションの間、ターゲット・キュービットの周波数は固定され、制御キュービットの非調和性は約８４０ＭＨｚであった。制御キュービットの周波数は広範囲にわたって掃引されており、相当なＺＸ相互作用（エンタングルメント）が可能となる約８００ＭＨｚの範囲が存在することが分かる（制御キュービット４０２の非調和性の程度に対応する）。各実施形態におけるこの８００ＭＨｚの範囲は、最先端技術における約３００ＭＨｚ～４００ＭＨｚの非調和性の標準的なトランスモンを用いて取得され得る３００ＭＨｚの範囲と対照的となり得る。
図７は、制御キュービットとしてのＬＡＱに対するキュービット・サブスペースに含められた情報を表現するチャート７００である（パターン・スケールは１を最大として情報量を指示している）。より高い制御（約８４０ＭＨｚ）の非調和性は、最小漏洩のための広い帯域幅を与える。具体的に言えば、チャート７００は、計算サブスペースからの漏洩が最小化される範囲を示している。Ｉ（Ｈｅｆｆ）は、キュービット・サブスペースに含められた情報の量（１に正規化）を表現しており、離調空間内の回避すべき点を理解する助けとなるものである。
格子配置５００の回路要素は、超伝導材料から作製され得る。超伝導材料（約１０～１００ミリ・ケルビン（ｍＫ）または約４Ｋなどの低温にある）の例には、ニオビウム、アルミニウム、タンタルなどが挙げられる。例えば、ジョセフソン接合は超伝導材料から作製され、それらのトンネル接合は、酸素などの薄いトンネル障壁から作製され得る。コンデンサ８０６は、誘電材料によって分離された超伝導材料から作製され得る。様々な要素を接続するワイヤは、超伝導材料から作製される。
図９は、各実施形態による、量子エラー訂正のための回路（例えば、格子配置の物理レイアウト５００）を構成する方法のフローチャート９００である。図１～図８を参照することが可能である。
ブロック９０２において、符号キュービット４５２はターゲット・キュービット４０４として構成され、符号キュービット４５２は第１のデフェージング時間（Ｔ２）および第１の非調和性を有する。
ブロック９０４において、シンドローム・キュービット４５４は制御キュービット４０２として構成され、シンドローム・キュービット４５４は第２のデフェージング時間（Ｔ２）および第２の非調和性を有する。１つまたは複数のＣＮＯＴゲート４２０が、ターゲット・キュービット４０４および制御キュービット４０２によって形成される。第１のデフェージング時間（符号キュービット４５２のＴ２）は第２のデフェージング時間（シンドローム・キュービット４５４のＴ２）よりも長く、第２の非調和性は第１の非調和性よりも高い。
シンドローム・キュービット４５４のうちの１つのシンドローム・キュービットは、符号キュービット４５２のうちの４つに結合されるように構成される。バス・レゾネータ５２０が、符号キュービット４５２のうちの２つの符号キュービットと、シンドローム・キュービット４５４のうちの２つのシンドローム・キュービットとを含むものとして構成される。２つの符号キュービット４５２は互いに結合されてもよい。２つのシンドローム・キュービット４５４は、それら２つの符号キュービット４５２に結合されるように構成される。
第１のデフェージング時間（Ｔ２）は、符号キュービット４５２が所与の状態の重ね合わせを維持する時間の長さであり、第２のデフェージング時間（Ｔ２）は、シンドローム・キュービット４５４が所与の状態の重ね合わせを維持する時間の長さである。第１の非調和性は、符号キュービット４５２が調和振動子であることから逸脱していることを表し、第２の非調和性は、シンドローム・キュービット４５４が調和振動子であることから逸脱していることを表す。
符号キュービット４５２はトランスモン・キュービットである。シンドローム・キュービット４５４は、コンデンサ８０６によってシャントされたジョセフソン接合８０４のループ８０２であり、ループ８０２は３つ以上のジョセフソン接合８０４を有している。
図１０は、実施形態による量子エラー訂正回路４００を構成する方法のフローチャート１０００である。図１～図９を参照することが可能である。
ブロック１００２において、シンドローム・キュービット４５４が設けられる。ブロック１００４において、符号キュービット４５２が設けられ、ここで、各々はシンドローム・キュービット４５４に結合されてＣＮＯＴゲート４２０を形成し、符号キュービット４５２の各々はターゲット・キュービット４０４であり、シンドローム・キュービット４５４は制御キュービット４０２である。シンドローム・キュービット４５４は、パリティを取得するために測定されるように構成されている。
符号キュービット４５２は互いに結合されてもよい。シンドローム・キュービット４５４は固定された初期状態にあり、符号キュービット４５２は重ね合わせの状態にある。
技術的な効果および利点としては、周波数混雑を低減すべくフォールト・トレラントな量子コンピューティングにおいて物理パラメータを最適化するための方法および構造が挙げられる。技術的に利点にはさらに、表面符号内のキュービットに対する提案パラメータ・レジームが挙げられ、ここで、符号キュービットはロング・コヒーレンス・キュービットであり、シンドローム・キュービットは高非調和性キュービットである。ＺおよびＸパリティ・チェックは、シンドローム・キュービットがすべての２キュービット・ゲートに対する制御部となるように再書き込みされる。シンドローム（制御）上のＺエラーは、高非調和性キュービットであることから自然に発生し得るが、ＺおよびＸパリティ・チェックを書き換えることによって、これらはより許容可能となる測定エラーに変換される。単一キュービット・ゲートのみが符号キュービット上に実装されるので、符号キュービットの非調和性は、Ｔ２時間を増加させるように低減され得る。制御キュービットの高非調和性は結果として、周波数混雑を低下させる。
「約」という用語およびその変化形は、出願時点で利用可能な設備に基づいた特定の量の測定に関連付けられるエラーの程度を含むことを意図したものである。例えば、「約」は、所与の値の±８％または５％または２％の範囲を含み得る。
各図のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータプログラム製品の考えられる実現形態の構造、機能性、および動作を示すものである。この点で、フローチャートまたはブロック図における各ブロックは、指定した論理機能を実現する１つまたは複数の実行可能な命令を含んだモジュール、セグメント、または命令の一部分を表現し得るものである。いくつかの代替的な実現形態では、ブロックに記載された機能は、図に記載された順序とは異なる順序で生じてもよい。例えば、連続して示された２つのブロックは、実際に、実質的に同時に実行されてもよく、あるいはそれらのブロックは、時には、関連する機能性に応じて、逆の順序で実行されてもよい。ブロック図またはフローチャートあるいはその両方の各ブロック、ならびにブロック図またはフローチャートあるいはその両方のブロックの組合せは、特定の機能または動作を実施するあるいは、専用のハードウェアとコンピュータ命令の組合せを実行する専用のハードウェア・ベース・システムによって実現され得ることにも留意されたい。
連邦政府による資金提供を受けた研究開発の記載
本発明は、米国陸軍によって授与された契約番号Ｗ９１１ＮＦ－１６－１－０１１４に従って、政府の支援を受けてなされたものである。米国政府は、本発明に対して一定の権利を有している。
本発明の様々な実施形態の記述は、説明を目的として提示されたものであるが、網羅的なものまたは議論された実施形態に限定されることを意図したものではない。多くの変更および変形が、説明された実施形態の範囲および趣旨から逸脱することなく、当業者には明らかとなろう。本明細書で用いられる用語は、実施形態の原理、実際的な用途または市場で見出される技術に対する技術的改善を最良に説明するために、あるいは、当該技術分野の他者が、本明細書で議論された実施形態を理解することを可能にするために選定されたものである。
１００ 論理単位セル
１０２,１０４ セグメント
２００ Ｚパリティ・チェックを実施する回路
３００ Ｘパリティ・チェックを実施する回路
４００ 量子エラー訂正回路
４０２ 制御キュービット
４０４ ターゲット・キュービット
４０６ アダマール・ゲート
４０８ 測定デバイス
４２０ ＣＮＯＴゲート
４５２ 符号キュービット
４５４ シンドローム・キュービット
４６０ タイムライン

Claims (5)

  1. 量子エラー訂正回路であって、
    シンドローム・キュービットと、
    制御ＮＯＴ（ＣＮＯＴ）ゲートを形成するように前記シンドローム・キュービットにそれぞれが結合された符号キュービットと
    を備え、
    前記符号キュービットの各々はターゲット・キュービットであり、前記シンドローム・キュービットは制御キュービットであり、前記シンドローム・キュービットはパリティを取得するために測定され、
    前記シンドローム・キュービットは高非調和性キュービットであり、前記シンドローム・キュービットの非調和性は前記符号キュービットの非調和性よりも高い、
    量子エラー訂正回路。
  2. 前記符号キュービットは互いに結合されない、請求項１に記載の量子エラー訂正回路。
  3. 前記シンドローム・キュービットは固定状態にある、請求項１に記載の量子エラー訂正回路。
  4. 前記符号キュービットは重ね合わせ状態にある、請求項１に記載の量子エラー訂正回路。
  5. 量子エラー訂正回路を構成する方法であって、前記方法は、
    シンドローム・キュービットを設けることと、
    制御ＮＯＴ（ＣＮＯＴ）ゲートを形成するように前記シンドローム・キュービットにそれぞれが結合された符号キュービットを設けることと、
    を含み、
    前記符号キュービットの各々はターゲット・キュービットであり、前記シンドローム・キュービットは制御キュービットであり、前記シンドローム・キュービットはパリティを取得するために測定されるように構成され、
    前記シンドローム・キュービットは高非調和性キュービットであり、前記シンドローム・キュービットの非調和性は前記符号キュービットの非調和性よりも高い、
    方法。
JP2021157304A 2017-03-29 2021-09-27 周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおける物理パラメータの最適化 Active JP7335302B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/473,011 US9978020B1 (en) 2017-03-29 2017-03-29 Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding
US15/473,011 2017-03-29
JP2019553105A JP6995136B2 (ja) 2017-03-29 2017-12-05 周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおける物理パラメータの最適化

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019553105A Division JP6995136B2 (ja) 2017-03-29 2017-12-05 周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおける物理パラメータの最適化

Publications (2)

Publication Number Publication Date
JP2021192324A JP2021192324A (ja) 2021-12-16
JP7335302B2 true JP7335302B2 (ja) 2023-08-29

Family

ID=60857024

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019553105A Active JP6995136B2 (ja) 2017-03-29 2017-12-05 周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおける物理パラメータの最適化
JP2021157304A Active JP7335302B2 (ja) 2017-03-29 2021-09-27 周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおける物理パラメータの最適化

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019553105A Active JP6995136B2 (ja) 2017-03-29 2017-12-05 周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおける物理パラメータの最適化

Country Status (5)

Country Link
US (2) US9978020B1 (ja)
EP (1) EP3602421A1 (ja)
JP (2) JP6995136B2 (ja)
CN (1) CN110494870A (ja)
WO (1) WO2018177577A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107176511B (zh) * 2016-03-09 2021-03-16 奥的斯电梯公司 呼梯控制装置、呼梯控制系统及其呼梯控制方法
US9978020B1 (en) * 2017-03-29 2018-05-22 International Business Machines Corporation Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding
EP4282813A3 (en) * 2017-06-19 2024-02-21 Rigetti & Co, LLC Parametrically activated quantum logic gates
US10800654B2 (en) 2018-06-20 2020-10-13 equal1.labs Inc. Semiconductor controlled quantum swap interaction gate
US10854738B2 (en) 2018-06-20 2020-12-01 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well
US10873019B2 (en) 2018-06-20 2020-12-22 equal1.labs Inc. Topological programmable scalable quantum computing machine utilizing chord line quasi unidimensional aperature tunneling semiconductor structures
US10861940B2 (en) 2018-06-20 2020-12-08 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well incorporating shared gate control
US10868119B2 (en) 2018-06-20 2020-12-15 equal1.labs Inc. Semiconductor quantum structures using preferential tunneling through thin insulator layers
US10845496B2 (en) 2018-06-20 2020-11-24 equal1.labs Inc. Multistage semiconductor quantum detector circuit incorporating anticorrelation
US11423322B2 (en) 2018-06-20 2022-08-23 equal1.labs Inc. Integrated quantum computer incorporating quantum core and associated classical control circuitry
US11450760B2 (en) 2018-06-20 2022-09-20 equal1.labs Inc. Quantum structures using aperture channel tunneling through depletion region
US10903413B2 (en) 2018-06-20 2021-01-26 Equal!.Labs Inc. Semiconductor process optimized for quantum structures
US10720563B1 (en) * 2018-11-13 2020-07-21 Google Llc Quantum processor design to increase control footprint
US10333503B1 (en) * 2018-11-26 2019-06-25 Quantum Machines Quantum controller with modular and dynamic pulse generation and routing
US10454459B1 (en) 2019-01-14 2019-10-22 Quantum Machines Quantum controller with multiple pulse modes
WO2020172538A1 (en) * 2019-02-22 2020-08-27 Stc.Unm System and methods for producing magic states for universal quantum computation using gkp error correction
DE102019202661A1 (de) * 2019-02-27 2020-08-27 Forschungszentrum Jülich GmbH Verfahren und Vorrichtung für eine Qubit Fehlererkennung
US10505524B1 (en) 2019-03-06 2019-12-10 Quantum Machines Synchronization in a quantum controller with modular and dynamic pulse generation and routing
US11556411B2 (en) 2019-04-24 2023-01-17 International Business Machines Corporation Quantum code for reduced frequency collisions in qubit lattices
US11164100B2 (en) 2019-05-02 2021-11-02 Quantum Machines Modular and dynamic digital control in a quantum controller
EP3754565A1 (en) * 2019-06-21 2020-12-23 Turing Inc. Topological quantum error correction using a data bus
US10931267B1 (en) 2019-07-31 2021-02-23 Quantum Machines Frequency generation in a quantum controller
EP3783832A1 (en) 2019-08-22 2021-02-24 Turing Inc. Method and device for setting up long range quantum communications networks
US11245390B2 (en) 2019-09-02 2022-02-08 Quantum Machines Software-defined pulse orchestration platform
US10862465B1 (en) 2019-09-02 2020-12-08 Quantum Machines Quantum controller architecture
US11700020B2 (en) * 2019-10-24 2023-07-11 Microsoft Technology Licensing, Llc Fault tolerant quantum error correction with linear codes
US11507873B1 (en) 2019-12-16 2022-11-22 Quantum Machines Highly scalable quantum control
US11469778B2 (en) * 2019-12-19 2022-10-11 Microsoft Technology Licensing, Llc Isolated fault decoder
CN111030706B (zh) * 2019-12-31 2023-02-10 西安电子科技大学 基于等效单向cnot门的量子码症状提取线路设计方法
US11373112B2 (en) 2020-01-24 2022-06-28 United States Of America As Represented By The Secretary Of The Navy Quantum computer based method for analyzing cyber data and spectra while performing optimization based on the analysis
CN111415011B (zh) 2020-02-10 2022-04-26 北京百度网讯科技有限公司 量子脉冲的确定方法、装置、设备及可读存储介质
DE102020201688B3 (de) 2020-02-11 2021-07-29 Forschungszentrum Jülich GmbH Schaltkreis mit gekoppelten Qubits mit unterschiedlich anharmonischem Energiespektrum
US11126926B1 (en) 2020-03-09 2021-09-21 Quantum Machines Concurrent results processing in a quantum control system
US11876565B2 (en) * 2020-07-14 2024-01-16 Arizona Board Of Regents On Behalf Of The University Of Arizona Global quantum communication networks
US11043939B1 (en) 2020-08-05 2021-06-22 Quantum Machines Frequency management for quantum control
CN114077897B (zh) * 2020-08-14 2023-11-03 本源量子计算科技（合肥）股份有限公司 一种量子芯片耦合结构优化方法
DE102020122245A1 (de) 2020-08-26 2022-03-03 Forschungszentrum Jülich GmbH Verfahren für den Betrieb eines Schaltkreises mit einem ersten und einem zweiten Qubit
CN115867924A (zh) 2020-08-26 2023-03-28 于利希研究中心有限公司 用于操作具有第一和第二量子比特的电路的方法
JP7494080B2 (ja) 2020-09-30 2024-06-03 株式会社日立製作所 量子コンピュータ
US20220147314A1 (en) 2020-11-12 2022-05-12 equal1.labs Inc. System and method of quantum stochastic rounding using silicon based quantum dot arrays
US12026586B2 (en) * 2020-11-19 2024-07-02 Government Of The United States Of America, As Represented By The Secretary Of Commerce Qubit gate and producing a generalized controlled-not quantum gate
CN112734043B (zh) * 2021-01-07 2021-11-05 电子科技大学 一种基于深度学习的分段容错逻辑量子电路解码方法
US11671180B2 (en) 2021-04-28 2023-06-06 Quantum Machines System and method for communication between quantum controller modules
US12117921B2 (en) 2021-04-29 2024-10-15 Red Hat, Inc. Performing comparative testing of quantum services
CN115409192B (zh) * 2021-05-26 2024-09-27 腾讯科技（深圳）有限公司 量子比特的奇偶校验方法、超导量子芯片
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
US12111352B2 (en) 2022-01-24 2024-10-08 Quantum Machines Machine learning for syncing multiple FPGA ports in a quantum system
CN114692885B (zh) * 2022-03-08 2024-08-20 青岛理工大学 基于拓扑量子纠错码的错误信息传输校正方法
US20240013086A1 (en) * 2022-05-27 2024-01-11 Nord Quantique inc. Square arrays of octagonal three-dimensional microwave cavities for quantum computing
US12093128B2 (en) * 2022-11-30 2024-09-17 Jpmorgan Chase Bank, N.A. Systems and methods for efficient error mitigation in quantum circuit execution using parity checks and classical feedback

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7624088B2 (en) * 2005-08-03 2009-11-24 D-Wave Systems Inc. Analog processor comprising quantum devices
US7966549B2 (en) * 2007-03-01 2011-06-21 Qucor Pty. Ltd. Error corrected quantum computer
CN107611249B (zh) * 2011-03-30 2021-11-30 阿姆巴托雷股份有限公司 由极低电阻材料形成的电气、机械、计算和/或其他设备
US9379303B2 (en) * 2011-06-14 2016-06-28 Glocbalfoundries Inc. Modular array of fixed-coupling quantum systems for quantum information processing
US9779359B2 (en) * 2012-03-14 2017-10-03 Microsoft Technology Licensing, Llc Quantum arithmetic on two-dimensional quantum architectures
US9944520B2 (en) * 2013-01-15 2018-04-17 Alcatel Lucent Syndrome of degraded quantum redundancy coded states
US9111230B2 (en) 2013-03-14 2015-08-18 International Business Machines Corporation Frequency arrangement for surface code on a superconducting lattice
US9159033B2 (en) 2013-03-14 2015-10-13 Internatinal Business Machines Corporation Frequency separation between qubit and chip mode to reduce purcell loss
US8872360B2 (en) 2013-03-15 2014-10-28 International Business Machines Corporation Multiple-qubit wave-activated controlled gate
US9350460B2 (en) 2013-04-23 2016-05-24 Raytheon Bbn Technologies Corp. System and method for quantum information transfer between optical photons and superconductive qubits
US9286154B2 (en) * 2013-06-07 2016-03-15 Alcatel Lucent Error correction for entangled quantum states
US10068180B2 (en) 2013-06-07 2018-09-04 D-Wave Systems Inc. Systems and methods for operating a quantum processor to determine energy eigenvalues of a hamiltonian
EP3828782A1 (en) * 2014-02-28 2021-06-02 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US9369133B2 (en) 2014-05-29 2016-06-14 Northrop Grumman Systems Corporation Hybrid quantum circuit assembly
US9425804B2 (en) * 2014-06-06 2016-08-23 Wisconsin Alumni Research Foundation System and method for controlling superconducting quantum circuits using single flux quantum logic circuits
US9354039B2 (en) * 2014-06-06 2016-05-31 Massachusetts Institute Of Technology Methods, systems, and apparatus for programmable quantum photonic processing
US9762262B2 (en) 2014-06-18 2017-09-12 Alcatel Lucent Hardware-efficient syndrome extraction for entangled quantum states
US9438245B2 (en) 2014-10-13 2016-09-06 International Business Machines Corporation Reducing spontaneous emission in circuit quantum electrodynamics by a combined readout and filter technique
ES2787623T3 (es) 2014-11-03 2020-10-16 Newsouth Innovations Pty Ltd Procesador cuántico
CN104468529B (zh) * 2014-11-18 2017-09-22 浙江工商大学 基于逻辑量子比特和控制非操作的抗集体退相位噪声鲁棒量子对话方法
US9524470B1 (en) * 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US9978020B1 (en) * 2017-03-29 2018-05-22 International Business Machines Corporation Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GAMBETTA, Jay M. et al.，Building logical qubits in a superconducting quantum computing system，[online]，2017年01月13日，[検索日:2022年09月05日]インターネット<URL:https://www.nature.com/articles/s41534-016-0004-0.pdf>
HORSMAN, Clare et al.，Surface code quantum computing by lattice surgery，[online]，2013年02月21日，[検索日:2022年9月05日]インターネット<URL:https://arxiv.org/pdf/1111.4022.pdf>
YAN, Fei et al.，The Flux Qubit Revisited to Enhance Coherence and Reproducibility，arXiv [online]，2016年11月04日，インターネット<URL:https://arxiv.org/abs/1508.06299v4>，[検索日:2023年3月23日]

Also Published As

Publication number Publication date
US10229366B2 (en) 2019-03-12
EP3602421A1 (en) 2020-02-05
JP6995136B2 (ja) 2022-01-14
JP2020515970A (ja) 2020-05-28
US9978020B1 (en) 2018-05-22
US20180285761A1 (en) 2018-10-04
JP2021192324A (ja) 2021-12-16
WO2018177577A1 (en) 2018-10-04
CN110494870A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
JP7335302B2 (ja) 周波数混雑を低減するためのフォールト・トレラント量子コンピューティングにおける物理パラメータの最適化
US11573259B1 (en) Quantum error-correction in microwave integrated quantum circuits
US10839306B2 (en) Hardware-efficient variational quantum eigenvalue solver for quantum computing machines
US10833680B2 (en) Tunable microwave resonator for qubit circuits
US9369133B2 (en) Hybrid quantum circuit assembly
US11482656B2 (en) Tunable qubit coupler
CN109313725B (zh) 利用共面波导通量量子比特的可编程通用量子退火
Flensberg Non-Abelian operations on Majorana fermions via single-charge control
Douçot et al. Physical implementation of protected qubits
JP2022551207A (ja) 量子チップ、量子プロセッサ及び量子コンピュータ
KR20180104005A (ko) 2-큐비트 양자 상태의 조작을 위한 기술 및 관련 시스템 및 방법
JP2020530619A (ja) 表面符号誤り訂正のためのキュービットグリッドにおける寄生相互作用の低減
US11580436B2 (en) Stabilizer measurement decoding using additional edges to identify errors caused by cross-talk
CN111183433A (zh) 减少量子网格中的寄生相互作用
KR20230034405A (ko) 큐비트 누설 오류 감소
US20230409942A1 (en) Applying Two-qubit Quantum Logic Gates in a Superconducting Quantum Processing Unit
US20230229952A1 (en) An advanced quantum processor architecture
US20220246677A1 (en) Single line qubit control
JP5935212B2 (ja) 縁マヨラナフェルミ粒子を使用したトポロジカル量子計算用デバイスユニット、及びその操作方法、並びにトポロジカル量子計算用デバイス、及びその操作方法
Azad et al. Surface code design for asymmetric error channels
US20230186132A1 (en) CONTROL CIRCUIT COMPRISING SYMMETRIC ASYMMETRIC THREADED SUPERCONDUCTING QUANTUM INTERFERENCE DEVICES (SYMMETRIC ATSs)
JP2023548063A (ja) 量子誤り訂正
US20240289669A1 (en) Managing coupling in a quantum computing system
Osváth et al. Electronic ladder model harboring Z 4 parafermions
Huang et al. Odd–even effect of quantum discord in the spin‐1/2 Heisenberg two‐leg ladder with ring exchange

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230817

R150 Certificate of patent or registration of utility model

Ref document number: 7335302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150