JP7494080B2 - 量子コンピュータ - Google Patents

Description

本発明は、量子コンピュータに関する。

ＩＴ社会では計算機性能への要求は限りがなく、その要求に応えられるものとして量子コンピュータへの期待が大きい。量子コンピュータの基本素子である量子ビットの作製技術は近年急速に進歩している。しかし、量子ビット誤りは確率的現象であるために無くすことはできず、量子誤り訂正符号が必須になる。

これは量子状態を冗長化し、ある量子ビットの測定を通して、誤りがあった場合に誤りのあった量子ビットの位置と誤りの種類を同定可能にするものである。誤りが検出されれば、誤りのあった量子ビットを直ちに訂正することも可能であるし、訂正する代わりに検出結果に基づいてその後のフローを改変することも可能である。

量子誤り訂正符号に関して現在よく知られている手法が表面符号である（非特許文献１参照）。これは量子ビットを、量子状態の保持と演算を担当するデータ量子ビットと、そのデータ量子ビットの誤りを検出するための測定量子ビットに２分し、それらを正方格子の頂点上に交互に配置するものである。

辺で結ばれた量子ビット同士、即ち、データ量子ビットと測定量子ビットを相互作用させてデータ量子ビットの情報を測定量子ビットに転写し、測定量子ビットの測定を通して誤りを検出する。各量子ビットは正方格子の頂点に位置しているので、それぞれ４つの量子ビットと相互作用する。

測定量子ビットは、ビット誤り検出用と位相誤り検出用に２分され、それらが交互に配置される。データ量子ビットはビット情報と位相情報を保持しており、両情報の誤り訂正が必要である。データ量子ビットは４つの測定量子ビットと相互作用する配置になっており、その内の２つがビット誤り検出用であり、残りの２つが位相誤り検出用である。

Ａ．Ｇ．Ｆｏｗｌｅｒ，Ｍ．Ｍａｒｉａｎｔｏｎｉ，Ｊ．Ｍ．Ｍａｒｔｉｎｉｓ，ａｎｄ Ａｎｄｒｅｗ Ｎ．Ｃｌｅｌａｎｄ，"Ｓｕｒｆａｃｅ ｃｏｄｅｓ：Ｔｏｗａｒｄｓ ｐｒａｃｔｉｃａｌ ｌａｒｇｅ－ｓｃａｌｅ ｑｕａｎｔｕｍ ｃｏｍｐｕｔａｔｉｏｎ，"Ｐｈｙｓ．Ｒｅｖ．Ａ８６，０３２３２４（２０１２）．

現在の量子ビットは主流が超伝導体であることもあり素子サイズが比較的大きく、正方格子上に配置しても互いの距離が比較的大きい。

しかし、例えば、今後ＬＳＩ技術が適用可能なシリコン量子ビットに主流が移れば素子サイズが小さくなり、量子ビット間の距離が小さくなる。集積度が上がるという点では好ましいが、素子が密接し過ぎると相互作用にクロストークが生じてしまう。

このように、量子ビットの作製技術の進歩に伴い量子ビットの素子サイズが小さくなると、素子が接近し過ぎて相互作用にクロストークが生じるようになる。即ち、誤り訂正のために実行している作用が逆に誤りを発生させることになる。

本発明の目的は、相互作用のクロストークが低減し、誤りの生じにくい量子コンピュータを実現することにある。

本発明の一態様の量子コンピュータは、複数の量子ビットを有する量子コンピュータであって、量子状態を保持するデータ量子ビットと、前記データ量子ビットの前記量子状態を転送する転送量子ビットと、前記転送量子ビットを介して転送された前記データ量子ビットの前記量子状態を測定して前記データ量子ビットの状態に関して出力する測定量子ビットと、を有することを特徴とする。

本発明の一態様の量子コンピュータは、複数の量子ビットを有する量子コンピュータであって、前記量子ビットとして、量子状態を保持するデータ量子ビットを有し、前記データ量子ビットは、ビット情報を保持する第１のデータ量子ビットと、位相情報を保持する第２のデータ量子ビットと、前記ビット情報と前記位相情報の両方を保持する第３のデータ量子ビットと、を有することを特徴とする。

本発明の一態様によれば、相互作用のクロストークが低減し、誤りの生じにくい量子コンピュータを実現することができる。また、周辺回路の設計の自由度が向上する。

実施例１に係る量子ビットの配置の例を示す図である。 実施例１に係り、ＣＮＯＴ演算を説明する図である。 実施例１に係り、ＣＮＯＴ演算を説明する図である。 実施例１に係り、データ量子ビットから転送量子ビットを経由して、Ｚ基底における情報が測定量子ビットに転送され、その後に測定量子ビットが測定されることを示す図である。 実施例１に係り、（Ａ）はＸ基底における情報転送法を示す図であり、（Ｂ）はそれに等価な回路を示す図である。 実施例１に係り、データ量子ビットから転送量子ビットを経由して、Ｘ基底における情報が測定量子ビットに転送され、その後に測定量子ビットが測定されることを示す図である。 実施例１に係り、各測定量子ビットが同期して動作することを示す図である。 実施例２に係り、スタビライザの構成を示す図である。 実施例３に係り、論理量子ビットの構成を示す図である。 実施例４に係り、Ｚカットホールを利用した論理量子ビットを示す図である。 実施例４に係り、Ｘカットホールを利用した論理量子ビットを示す図である。 実施例５に係り、Ｚカットホールを拡大した論理量子ビットを示す図である。 実施例５に係り、図１１のＺカットホールを縮小し、図９と比べるとＺカットホールの位置が移動した論理量子ビットを示す図である。 実施例５に係り、図１２と比べて論理量子ビットの構成を変化させた図である。 実施例６に係り、辺上に２個の転送量子ビットを配置した符号と、Ｚカットホールを利用した論理量子ビットを示す図である。 実施例６に係り、データ量子ビットから転送量子ビットを経由して、Ｚ基底における情報が測定量子ビットに転送され、その後に測定量子ビットが測定されることを示す図である。 実施例６に係り、データ量子ビットから転送量子ビットを経由して、Ｘ基底における情報が測定量子ビットに転送され、その後に測定量子ビットが測定されることを示す図である。 実施例６に係り、辺上に２個の転送量子ビットを配置した符号と、Ｘカットホールを利用した論理量子ビットを示す図である。 実施例７に係り、転送量子ビットを横方向の辺上のみに１個配置し縦方向に配置しない符号と、２種類のＺカットホールを利用した論理量子ビット及び２種類のＸカットホールを利用した論理量子ビットを示す図である。 実施例８に係り、転送量子ビットを横方向の辺上のみに２個配置し縦方向に配置しない符号と、２種類のＺカットホールを利用した論理量子ビット及び２種類のＸカットホールを利用した論理量子ビットを示す図である。 実施例１０に係る量子ビットの配置を示す図である。 実施例１０に係り、スタビライザの構成を示す図である。 実施例１０に係り、Ｚスタビライザの構成を示す図である。 実施例１０に係り、Ｘスタビライザの構成を示す図である。 実施例１１に係り、Ｚカットホール利用した論理量子ビットを示す図である。 実施例１１に係り、Ｚカットホールを拡大した論理量子ビットを示す図である。 実施例１１に係り、図２５のＺカットホールを縮小し、図２４と比べるとＺカットホールの位置が移動した論理量子ビットを示す図である。 実施例１１に係り、Ｘカットホール利用した論理量子ビットを示す図である。 実施例１２に係り、横方向の辺上に２個の量子ビットを配置し縦方向の辺上に量子ビットを配置しない符号と、２種類のＺカットホールを利用した論理量子ビット及び２種類のＸカットホールを利用した論理量子ビットを示す図である。 実施例１４に係り、量子演算装置を含む計算機システム全体を示す図である。

本発明は量子力学を基礎にしている。そこで、最初に、量子力学の一般的性質について述べる。

量子力学では可観測量（オブザーバブル）を演算子で表し、演算子を状態ベクトルに作用させることにより得られる値が実際の測定値と解釈する。例えば、オブザーバブルをＡ、状態を｜Ψ＞として、Ａ｜Ψ＞＝ａ｜Ψ’＞であったとする。測定値はＡの固有値のひとつａになり、状態｜Ψ＞はａの固有状態｜Ψ’＞に変化する。測定値は必ずＡの固有値の一つである。状態｜Ψ＞が状態｜Ψ’＞に変化することを波束が収束するとも言う。

コンピュータの最小単位であるビットは古典的には０あるいは１の２値であるが（自由度１）、量子ビットは０状態（｜０＞と表記）と１状態（｜１＞と表記）の線形重ね合わせが可能で、線形重ね合わせ状態｜Ψ＞は係数α及びβを使って｜Ψ＞＝α｜０＞＋β｜１＞と書ける。ベクトル表記で｜０＞＝（１，０）^Ｔ及び｜１＞＝（０，１）^Ｔとすれば｜Ψ＞＝（α，β）^Ｔである。ここで上付き文字のＴは転置を表す。｜α｜^２と｜β｜^２がそれぞれ状態｜０＞及び状態｜１＞にいる確率になる。確率が保存するように｜α｜^２＋｜β｜^２＝１である。αとβは一般に複素数であり、αとβは確率を決めるだけでなく｜０＞と｜１＞間の位相関係も決める。（α，β）^Ｔを任意の状態（α’，β’）^Ｔ≡｜Ψ’＞に変換するユニタリ行列Ｕは２行２列で表される。２行２列の行列は合計で４成分なのでＵは４つの行列の線形結合で表される。その基底行列として（数１）がよく使われる。

Ｕは係数ａ，ｂ，ｃ，ｄを用いてＵ＝ａＩ＋ｂＸ＋ｃＹ＋ｄＺと書ける。
Ｉ｜Ψ＞＝｜Ψ＞なのでＩは状態変化がない場合である。Ｘ（α，β）^Ｔ＝（β，α）^ＴなのでＸはビット反転を表す。Ｚ（α，β）^Ｔ＝（α，－β）^ＴなのでＺは位相反転を表す。Ｙ＝－ｉＺＸなのでＹはビット反転と位相反転の組み合わせである。

前述のように量子ビットは線形重ね合わせ状態になっているので０≦｜α｜≦１、０≦｜β｜≦１の自由度（２自由度）を持つが、αやβが測定できるわけではなく、状態判定の測定をすれば測定値は＋１か－１になる。測定値は基底の取り方により結果が異なる。状態（α，β）^Ｔを｜０＞＝（１，０）^Ｔ及び｜１＞＝（０，１）^Ｔを基底にして状態判定（オブザーバブルがＺ）すれば確率｜α｜^２で状態は｜０＞に収束して測定値＋１になり、確率｜β｜^２で｜１＞に収束して測定値－１になる。この場合の測定はＺの固有ベクトルを基底にしているのでＺ基底での測定、あるいは単にＺ測定と呼ぶ。Ｘの固有ベクトルは｜＋＞＝（｜０＞＋｜１＞）／√２＝（１，１）^Ｔ／√２及び｜－＞＝（｜０＞－｜１＞）／√２＝（１，－１）^Ｔ／√２で、それぞれの固有値が＋１及び－１である。この基底での状態判定（オブザーバブルがＸ）をＸ基底（Ｘを対角化する基底：Ｘの固有ベクトル）での測定、あるいは単にＸ測定と呼ぶ。Ｘ測定では、状態（α，β）^Ｔは確率｜α＋β｜^２／２で状態｜＋＞に収束して測定値＋１になり、確率｜α－β｜^２／２で｜－＞に収束して測定値－１になる。

測定時に波束の収束があるので測定の順番で結果が異なってくる。数学的には、オブザーバブルが状態ベクトルに作用する順番により結果が異なることになる。例えば、ある量子ビットに関してＺ基底で測定をしたとする。測定値は＋１あるいは－１となって状態は＋１の固有状態あるいは－１の固有状態になる。元々の状態がＺの固有状態に変化してしまうのでこの後Ｘ測定を行っても測定値はランダムに＋１あるいは－１になる。

逆に、Ｘ測定を先にすれば元々の量子状態はＸの固有状態に変化するのでその後Ｚ測定してもランダムな結果が得られるだけである。即ち、意味のあるＸ測定とＺ測定の両者を実施することはできない。この性質は数学的にはオブザーバブルが演算子であり、演算子同士では非可換な場合があることによる。例えばＸとＺに着目すれば、ＸＺ＝－ＺＸでありＸとＺは交換しない。この非可換性（交換しないこと）が、結果が測定の順番に依存する性質を導く。尚、交換を表す記号［Ｘ，Ｚ］＝ＸＺ-ＺＸがしばしば用いられ、［Ｘ，Ｚ］≠０である。

オブザーバブルが可換ならばどちらを先に測定してもよく、両者が同時に正確に測定可能になる。数学的にはそれらのオブザーバブルが「同時対角化可能」で「同時固有状態を取る」ことになる。例えばＸ_１，Ｚ_１を量子ビット１のオブザーバブル、Ｘ_２，Ｚ_２を量子ビット２のオブザーバブルとする。異なる量子ビット間のオブザーバブル同士は交換するので［Ｘ_１，Ｘ_２］＝［Ｘ_１，Ｚ_２］＝［Ｚ_１，Ｘ_２］＝［Ｚ_１，Ｚ_２］＝０である。オブザーバブルＺ_１とＺ_２は交換するので同時対角化可能でＺ_１Ｚ_２の同時固有状態はＺ_１Ｚ_２｜００＞＝＋｜００＞、Ｚ_１Ｚ_２｜１１＞＝＋｜１１＞、Ｚ_１Ｚ_２｜０１＞＝－｜０１＞、Ｚ_１Ｚ_２｜１０＞＝－｜１０＞となる。

前述のように［Ｘ_１，Ｚ_１］≠０、［Ｘ_２，Ｚ_２］≠０であるが、掛け合わせたＸ_１Ｘ_２とＺ_１Ｚ_２は、（Ｘ_１Ｘ_２）（Ｚ_１Ｚ_２）＝（Ｘ_１Ｚ_１）（Ｘ_２Ｚ_２）＝（－Ｚ_１Ｘ_１）（－Ｚ_２Ｘ_２）＝（Ｚ_１Ｘ_１）（Ｚ_２Ｘ_２）＝（Ｚ_１Ｚ_２）（Ｘ_１Ｘ_２）なので［Ｘ_１Ｘ_２，Ｚ_１Ｚ_２］＝０となって交換する。即ち、Ｘ_１Ｘ_２とＺ_１Ｚ_２は同時固有状態を取る。具体的には｜００＞±｜１１＞と｜０１＞±｜１０＞がＸ_１Ｘ_２及びＺ_１Ｚ_２の同時固有状態になる。

ここで要点となったのは１量子ビットのオブザーバブル個々では［Ｘ_１，Ｚ_１］≠０及び［Ｘ_２，Ｚ_２］≠０であったものが、２量子ビットからなるオブザーバブルにすれば［Ｘ_１Ｘ_２，Ｚ_１Ｚ_２］＝０になることである。

以下、図面を用いて実施例について説明する。

以上の量子力学に関する準備を利用し、図１を参照して、実施例１の量子コンピュータについて説明する。図１は平面上に配置した量子ビットの模式図である。

白丸（〇、例えば１０１）、三角形（△、例えば１０２）、黒丸（●、例えば１１１）が量子ビットである。白丸の量子ビット（〇）と黒丸の量子ビット（●）が交互に頂点に配置され、三角形（△）の量子ビットが辺上に配置される。相互作用のある量子ビット対はハッチ状図形（例えば、１２１や１２２）あるいは白抜きの図形（例えば、１２６や１２７）で結ばれている。

白丸の量子ビット（〇、例えば１０１）はデータ量子ビットと呼ばれるもので、量子状態の保持と演算を担当する。黒丸（●、例えば１１１）の量子ビットは測定量子ビットと呼ばれるもので誤りの検出に利用する。三角形（△、例えば１０２）の量子ビットは転送量子ビットと呼ばれるもので、相互作用を通して白丸の量子ビット（〇）の状態を黒丸（●）の量子ビットに転送する。誤りは黒丸（●）の量子ビットの測定を通して検出される。

量子ビットには確率的に誤りが生じる。そのため各量子ビットの情報を１量子ビットずつ使って保持するのではなく、１量子ビット分の情報を複数の量子ビットを使って冗長にして保持する。即ち、誤り訂正符号化する。以下では誤り訂正符号化のことを符号化と略記する。図１の符号化では１量子ビット分の情報をデータ量子ビット（〇）全体で保持する。

前述のように｜Ψ’＞＝Ｕ｜Ψ＞の変換を表す任意のユニタリ行列はＵ＝ａＩ＋ｂＸ＋ｃＹ＋ｄＺと書ける。Ｉが状態変化なし、Ｘがビット反転、Ｚが位相反転、Ｙ＝－ｉＺＸがビット反転と位相反転の組み合わせであった。よって、量子ビットの誤りとしてはビット反転と位相反転の２種類と、その組み合わせを考えればよい。即ち、誤り訂正を実現するためにはビット反転と位相反転の２種類の誤りに対応できればよい。

ビット反転誤り（Ｘが作用）があれば｜０＞⇔｜１＞、｜＋＞→｜＋＞、｜－＞→－｜－＞となる。位相反転誤り（Ｚが作用）があれば｜０＞→｜０＞、｜１＞→－｜１＞、｜＋＞⇔｜－＞となる。

誤り検出を行うための測定量子ビットは２種類に分類される。ビット反転誤りを検出するための測定量子ビットと位相反転誤りを検出するための測定量子ビットである。前者がハッチ状図形（例えば、１２２）に挟まれた黒丸（●）であり、後者が白抜きの図形（例えば、１２７）に挟まれた黒丸（●）である。ハッチ状の図形及び白抜きの図形はそれらの両側の量子ビット間が相互作用可能なことを表し、その相互作用を通して情報が転送される。まずデータ量子ビット（○）の情報が転送量子ビット（△）に転送され、その後転送量子ビット（△）からデータ量子ビット（●）に転送される。

データ量子ビット（〇）から測定量子ビット（●）への情報伝達方法を図１のデータ量子ビットＺ_６に着目して具体的に述べる。ここでは、量子ビットのＺ基底での情報に着目しているので量子ビットをＺを使って表記した。誤りのない場合としてＺ_６が｜０＞とする。まず転送量子ビット（△、Ｚ_６ｂ， Ｚ_４ｂ， Ｚ_２ａ， Ｚ_７ａ）と測定量子ビットＺ_ｓ１を｜０＞に初期化する。次に、ＣＮＯＴと呼ばれる（あるいはＣＸと呼ばれる）ゲート動作によりデータ量子ビットＺ_６の状態を転送量子ビットＺ_６ｂに転送する。

ＣＮＯＴの動作は図２Ａ、図２Ｂに示す。
ＣＮＯＴは制御量子ビットが｜１＞の時に標的量子ビットを反転させ、制御量子ビットが｜０＞の時は何もしない。ここではＺ_６を制御量子ビット、Ｚ_６ｂを標的量子ビットとする。誤りのない場合としてＺ_６を｜０＞としたので、Ｚ_６ｂは｜０＞のままである。もしＺ_６に誤りがあればＺ_６ｂは｜１＞になる。Ｚ_６ｂに転送されたＺ_６の情報は再びＣＮＯＴゲートによりＺ_ｓ１に転送される。Ｚ_６に誤りがなければＺ_ｓ１は｜０＞になり、Ｚ_６に誤りがあればＺ_ｓ１は｜１＞になる。

図１のＺ_６からＺ_ｓ１への情報転送と同様のことを、Ｚ_４からＺ_ｓ１へ、Ｚ_２からＺ_ｓ１へ、Ｚ_７からＺ_ｓ１へも行う。Ｚ_４、Ｚ_２、Ｚ_７も誤りのない状態を｜０＞とする。Ｚ_ｓ１にはＺ_６、Ｚ_４、Ｚ_２、Ｚ_７の情報が転送されている。このタイミングでＺ_ｓ１をＺ基底で測定する。これはＺ_ｓ１＝Ｚ_６Ｚ_４Ｚ_２Ｚ_７を測定していることになる。

測定値が－１ならばＺ_ｓ１が｜１＞であったことを意味し、Ｚ_６、Ｚ_４、Ｚ_２、Ｚ_７のいずれかにビット反転誤りがあったことが判明する。尚、誤りが３個の場合もＺ_ｓ１は｜１＞になる。Ｚ_ｓ１の測定値が＋１ならばＺ_ｓ１が｜０＞であったことを意味し、ビット反転誤りがなかったことになる。尚、誤りが２個あるいは４個の場合もＺ_ｓ１は｜０＞になる。

以上の動作をまとめたものが図３である。実施例１では転送量子ビット（△）と測定量子ビットＺ_ｓ１の初期値を｜０＞としたが、初期値を｜１＞にしてもよい。｜０＞と｜１＞の役割が逆になるだけである。そこで図３では初期値を｜ｇ＞としている。回路図にある矢印を含む記号は測定を意味する。

図３の回路図は測定量子ビットの動作の１周期を示す。
測定量子ビットはこの周期を繰り返す。量子ビット間の情報転送はＣＮＯＴゲートで実現した。ＣＮＯＴゲートは制御ビットと標的ビット間に量子相関（エンタングルメント）をもたらすので、データ量子ビットから測定量子ビットへのデータ転送終了後は、データ量子ビットと転送量子ビット間で再びＣＮＯＴゲートを作用させて転送量子ビットとデータ量子ビット間にある量子相関と、転送量子ビットと測定量子ビット間にある量子相関を消す。

以上の測定量子ビットに関する一連の処理はすべての測定量子ビット間で同期して行う。例えば、図１のＺ_６からＺ_ｓ１に情報転送しているタイミングではＺ_８からＺ_ｓ２に情報転送する。同様にＺ_４からＺ_ｓ１に情報転送しているタイミングではＺ_２からＺ_ｓ２に情報転送する。さらにＺ_２からＺ_ｓ１に情報転送しているタイミングではＺ_５からＺ_ｓ２に情報転送し、Ｚ_７からＺ_ｓ１に情報転送しているタイミングではＺ_９からＺ_ｓ２に情報転送する。

Ｚ_ｓ３等への情報転送も同様であるが、Ｚ_ｓ３では相互作用する相手が３つしかないためにＺ_７からＺ_ｓ１に情報転送しているタイミングでは何もしないことになる。Ｚ_ｓ４等も相互作用相手が３つしかないために、Ｚ_６からＺ_ｓ１に情報転送しているタイミングでは何もしないことになる。

さて、図１においてＺ_ｓ１とＺ_ｓ２において誤りが検出され、その他の測定量子ビットに誤りが検出されなかったとする。この場合、Ｚ_２にビット反転誤りがあったことが分かる。この原理に従えば、誤りが検出される測定量子ビット（●）の数が比較的少数ならばそれらの組み合わせからビット反転誤りのあった箇所を特定できる。確定後はビット反転誤りのあったデータ量子ビットに対してＸ作用（ビット反転処理）して誤りを訂正してもよいし、あるいはビット反転誤りのあったことを記録して次の処理に進んでもよい。後者の場合は後段の適当な段階（例えば、最終処理の段階）でビット反転誤りのあったことに基づく補正をする。

誤りの検出された測定量子ビットが孤立しておりペアとなる誤りがない場合はデータ量子ビットの誤りではなく、情報転送時か読み出しにおける誤りと判定する。どちらの場合でも測定値の誤りとして処理すればよい。

以上の例では誤りのないデータ量子ビットをすべて｜０＞としたが、｜０＞と｜１＞が混じっていてもよい。但し、この場合は測定量子ビットの測定値も＋１と－１が混じるので、誤りのない場合に＋１になるのか－１になるのかを測定量子ビットごとに予め特定しておく必要がある。

ここまでビット反転誤りの検出手順を述べた。位相反転誤りの検出も手順を一部変形することにより可能である。誤りのないデータ量子ビットの状態を｜＋＞≡（｜０＞＋｜１＞）／√２とする。この状態に位相反転誤りがあると（｜０＞－｜１＞）／√２≡｜－＞になる。測定量子ビットへの伝達に先立ちデータ量子ビットに（数２）で記述されるアダマール変換を施す。

これによりＨ｜＋＞＝｜０＞，Ｈ｜－＞＝｜１＞になる。アダマール変換したデータ量子ビットを制御量子ビットにして転送量子ビット（測定量子ビット）にＣＮＯＴゲートを作用させれば、位相反転誤りがない場合は転送量子ビット（測定量子ビット）に変化がなく、位相反転誤りがあれば転送量子ビット（測定量子ビット）が反転する。よってビット反転誤りの検出の場合と同様に位相反転誤りを検出できる。

以上の動作原理を図４（Ａ）に示す。
図４（Ａ）の動作は、（Ｂ）に示すようにアダマールゲートの対象を制御と標的の間で入れ替えてＣＮＯＴの制御と標的の役割を入れ替えても同じである。図４（Ｂ）の構成にするとアダマール変換の対象がデータ量子ビットではなく転送量子ビットや測定量子ビットになるので、データ量子ビットに作用するゲートの数が減らせる分有利である。

図４（Ｂ）を元に位相誤り検出用の測定量子ビットの配置と回路図を示したのが図５である。図３との違いは、アダマールゲートが加わっていることと、ＣＮＯＴゲートの制御と標的の役割が入れ替わっていることである。以上の違いを考慮すれば、ビット反転誤りの検出・訂正の手順と位相反転誤りの検出・訂正の手順は基本的に同様である。

ビット反転誤りの場合と同様に、測定量子ビット（●）の初期化は｜０＞でもよいし｜１＞でもよい。｜０＞と｜１＞の役目が逆になるだけである。またデータ量子ビットの誤りのない状態も｜＋＞に限定されることはなく｜－＞でもよい。但し、データ量子ビットが｜＋＞であるか｜－＞であるかによって測定量子ビットの測定値が＋１になるか－１になるか変化するので、誤りがない場合に測定値が＋１になるのか－１になるのかを予め特定しておく必要がある。

データ量子ビットから測定量子ビットへの情報転送においてはすべての測定量子ビット間で同期して行う旨を図３において言及した。この同期は位相反転誤りを検出するための図５の回路においても同様である。さらに図３の量子ビット間の情報転送と図５の量子ビット間の情報転送も同期している必要がある。その様子を示したのが図６である。（Ａ）と（Ｂ）の回路図を垂直方向に見比べるとＣＮＯＴの位置が一致している。

実施例１で言及したように、量子力学における演算子は非可換であり、測定があれば一般に量子系は変化する。量子誤り訂正では測定量子ビットの測定を通して誤りの検出・訂正を行うが、この測定を通してデータ量子ビットに変化があってはならないし、他の測定量子ビットの測定結果に影響があってもならない。実施例１で言及したように非可換な演算子を２つ組み合わせれば可換な組を作ることができる。この原理を利用してこの要請を満たす。

測定量子ビットが可換になるのは図７を参照して理解できる。ここで、添え字が６等のデータ量子ビットはＺ演算とＸ演算の両者が議論の対象になるのでＺ_６，Ｘ_６等の表記とした。測定量子ビットＺ_ｓ１はデータ量子ビットＺ_６、Ｚ_４、Ｚ_２、Ｚ_７の情報が転送されたものでありＺ_ｓ１＝Ｚ_６Ｚ_４Ｚ_２Ｚ_７と書ける。同様に測定量子ビットＸ_ｓ１はデータ量子ビットＸ_１、Ｘ_６、Ｘ_８、Ｘ_２の情報が転送されたものでありＸ_ｓ１＝Ｘ_１Ｘ_６Ｘ_８Ｘ_２と書ける。Ｚ_ｓ１＝Ｚ_６Ｚ_４Ｚ_２Ｚ_７とＸ_ｓ１＝Ｘ_１Ｘ_６Ｘ_８Ｘ_２で添え字が共通なのはＺ_６（Ｘ_６）とＺ_２（Ｘ_２）である。［Ｚ_２，Ｘ_２］≠０及び［Ｚ_６，Ｘ_６］≠０であるがＸ_２Ｚ_２＝－Ｚ_２Ｘ_２及びＸ_６Ｚ_６＝－Ｚ_６Ｘ_６から［Ｚ_２Ｚ_６，Ｘ_２Ｘ_６］＝０となり、［Ｚ_ｓ１，Ｘ_ｓ１］＝０、即ちＺ_ｓ１とＸ_ｓ１は可換である。図７の破線と一点鎖線は測定量子ビットに転送量子ビットを加えて囲ってある。これにより測定量子ビットがどのデータ量子ビットを担当しているかが分かる。Ｚ_ｓ１とＸ_ｓ１の場合であれば、共通の担当データ量子ビットがＺ_６（Ｘ_６）とＺ_２（Ｘ_２）の２つであることが分かる。

図７の破線で囲った測定量子ビットはＺ測定するものであり、一点鎖線で囲った測定量子ビットはＸ測定するものである。前者をＺスタビライザ、後者をＸスタビライザと呼ぶ。

Ｚ_ｓ１＝Ｚ_６Ｚ_４Ｚ_２Ｚ_７はＺスタビライザの例であり、Ｘ_ｓ１＝Ｘ_１Ｘ_６Ｘ_８Ｘ_２はＸスタビライザの例である。図７のＺスタビライザとＸスタビライザはどの組み合わせにしても担当が共通するデータ量子ビット数は０あるいは２個である。よってＺスタビライザとＸスタビライザは交換する。Ｚスタビライザ同士とＸスタビライザ同士が交換するのは自明である。よってすべてのスタビライザは交換する。データ量子ビットと測定量子ビット（スタビライザ）の交換性については実施例３で述べる。

実施例１で言及したように、本発明の符号では量子情報をデータ量子ビット全体で保持する。量子ビット個々を物理量子ビットと呼び、１量子ビット分の情報を担っている一群の物理量子ビットを論理量子ビットと呼ぶ。本実施例では、論理量子ビットについて述べる。

図１は１３個のデータ量子ビット（○）と１２個の測定量子ビット（●）からなる。測定量子ビットはデータ量子ビットの情報が転送された後に測定されるので、１３個のデータ量子ビットの情報の内、１２個分は確定することになる。よって、図１の符号が保持する量子情報は１量子ビット分である。言い換えれば、１論理量子ビットが定義できる。

論理量子ビットが機能するためには測定量子ビットの測定結果が論理量子ビットに影響してはならない。そのためにはスタビライザと論理量子ビットが交換しなければならない。そのための定義を図８に示す。論理量子ビットのＺ演算子をＺ_Ｌ＝Ｚ_１Ｚ_２Ｚ_３、Ｘ演算子をＸ_Ｌ＝Ｘ_４Ｘ_２Ｘ_５と定義する。ＸスタビライザＸ_Ｓ１はＸ_１とＸ_２を含み、ＸスタビライザＸ_Ｓ２はＸ_２とＸ_３を含む。いずれもＺ_Ｌと添え字が共通するＸ演算子の数は偶数個でありＺ_ＬとＸスタビライザは交換する。

同様に、ＺスタビライザＺ_Ｓ１はＺ_４とＺ_２を含み、ＺスタビライザＺ_Ｓ２はＺ_２とＺ_５を含む。いずれもＸ_Ｌと添え字が共通するＺ演算子の数は偶数個でありＸ_ＬとＺスタビライザは交換する。Ｚ_ＬがＺスタビライザと交換すること、およびＸ_ＬがＸスタビライザと交換することは自明である。また、Ｚ_ＬとＸ_Ｌの右辺で添え字が共通しているのはＺ_２（Ｘ_２）であり、Ｚ_ＬＸ_Ｌ＝－Ｘ_ＬＺ_Ｌとなって通常の交換関係を満たす。

以上の性質からＺ_ＬとＸ_Ｌが図８（図１）における論理量子ビットのＺ演算子とＸ演算子になっていることがわかる。論理量子ビットのＺ測定をする場合はＺ_１，Ｚ_２，Ｚ_３のそれぞれを測定し、３つの測定値の積を取ればよい。Ｘ測定をする場合はＸ_１，Ｘ_２，Ｘ_３のそれぞれを測定し、３つの測定値の積を取ればよい。

実施例３では図８の２次元配置において１論理量子ビットを構成できることを示した。本実施例では複数の論理量子ビットを構成する方法を述べる。

図８の論理量子ビットＺ_Ｌ＝Ｚ_１Ｚ_２Ｚ_３は２次元格子上の上境界から下境界に連なるデータ量子ビットの列で構成され、論理量子ビットＸ_Ｌ＝Ｘ_４Ｘ_２Ｘ_５は左境界から右境界に連なるデータ量子ビットで構成される。

この構成により論理量子ビットとすべてのスタビライザが交換した。また、データ量子ビット数が測定量子ビット数よりもひとつ多いことにより論理量子ビットの自由度が確保された。即ち、境界と自由度の確保が要点である。

その要点を満たす方法を図９に示す。図９は十分に大きい２次元平面格子を部分的に切り出したものとする。その中で２つの測定量子ビット及びそれに付随する転送量子ビットが消されている。これはこの測定量子ビットを測定せず、またこの測定量子ビットへのデータ量子ビットの転送も遮断していることを意味する。測定量子ビットを抜くことにより平面内部に境界が作られ、また、測定量子ビット数が減ることにより論理量子ビットの自由度が生まれる。

停止した測定量子ビットはＺスタビライザを構成していたものなのでＺカットホールと呼ぶことにする。２つのＺカットホールを用いれば１論理量子ビットを定義できる。論理量子ビットのＺ演算子は１つのカットホールを取り囲むようにＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６により構成する。Ｘ演算子は２つのホールを結ぶようにＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３により構成する。

Ｚ_ＬとＸ_Ｌで添え字が共通しているのはＺ_３（Ｘ_３）であり、Ｚ_３とＸ_３の交換関係によりＺ_ＬＸ_Ｌ＝－Ｘ_ＬＺ_Ｌとなって通常の交換関係を満たす。また論理量子ビットが各スタビライザと交換するのは、各スタビライザが担当するデータ量子ビットの中で非可換性が問題となる論理量子ビットの数が０個あるいは２個になっていることから理解できる。例えば、スタビライザＺ_Ｓ１はＸ_１とＸ_２に共役なＺ_１とＺ_２を含むが（Ｚ_１Ｚ_２）（Ｘ_１Ｘ_２）＝（Ｘ_１Ｘ_２）（Ｚ_１Ｚ_２）なのでＺ_Ｓ１とＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３は交換する。Ｘ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３がＸスタビライザと交換するのは自明である。Ｘスタビライザに関しても同様で、例えばスタビライザＸ_Ｓ１はＺ_３とＺ_６に共役なＸ_３とＸ_６を含むが（Ｚ_３Ｚ_６）（Ｘ_３Ｘ_６）＝（Ｘ_３Ｘ_６）（Ｚ_３Ｚ_６）なのでＸ_Ｓ１とＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６は交換する。Ｚ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６がＺスタビライザと交換するのは自明である。本実施例の原理に従えば２次元格子状の量子ビット数が多ければいくらでも論理量子ビットを構成できる。

図９はＺカットホールによる論理量子ビットの構成法を示した。
Ｘ基底測定の測定量子ビットを停止させれば、同様にしてＸカットホールによる論理量子ビットの構成も可能である。図１０にその場合を示す。論理量子ビットのＸ演算子は２つのＸホールの一方を取り囲むようにＸ_Ｌ＝Ｘ_３Ｘ_４Ｘ_５Ｘ_６により構成される。Ｚ演算子は２つのカットホールを結ぶようにＺ_Ｌ＝Ｚ_１Ｚ_２Ｚ_３により構成される。Ｚ_ＬとＸ_Ｌで添え字が共通しているのはＺ_３（Ｘ_３）であり、Ｚ_３とＸ_３の交換関係によりＺ_ＬＸ_Ｌ ＝－Ｘ_ＬＺ_Ｌとなって通常の交換関係を満たす。また論理量子ビットが各スタビライザと交換することはＺカットホールの場合と同様である。

図９では論理量子ビットの演算子をＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３及びＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６として構成した。カットホールの位置や大きさは変更可能であり、それにより論理量子ビットの構成も変更可能である。図９においてＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６にスタビライザＺ_Ｓ３＝Ｚ_５Ｚ_７Ｚ_８Ｚ_９を掛けるとＺ_６Ｚ_６＝ＩなのでＺ_３Ｚ_４Ｚ_６Ｚ_７Ｚ_８Ｚ_９≡Ｚ_Ｌ’になる。論理量子ビットのＺ演算子をＺ_ＬからＺ_Ｌ’へ変更し、スタビライザＺ_Ｓ３を停止したものが図１１である。

図９に比べてＺカットホールが大きくなり、論理量子ビットのＺ演算子のサイズが大きくなった。カットホールのサイズを調整することにより論理量子ビットのサイズを調整できる。尚、Ｚカットホールを拡大したことに伴い、Ｘ_Ｓ２及びＸ_Ｓ３が４量子ビットスタビライザから３量子ビットスタビライザになる。また、Ｚカットホール内のデータ量子ビットＸ_５はスタビライザの測定のタイミングでＸ基底での測定を行う。これはＸ_Ｓ２とＸ_Ｓ３を３量子ビットスタビライザから４量子ビットスタビライザに戻す際にＸ_５の値が必要になるからである。

次に図１１の拡大したカットホールを縮小することを考える。論理量子ビットＺ_Ｌ’＝Ｚ_３Ｚ_４Ｚ_６Ｚ_７Ｚ_８Ｚ_９にスタビライザＺ_Ｓ２＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６を掛けて新たな論理量子ビットＺ_Ｌ”＝Ｚ_５Ｚ_７Ｚ_８Ｚ_９を定義し、カットホールになっていたスタビライザＺ_Ｓ２＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６の動作を再開する。それを示したのが図１２である。図１１で３量子ビットスタビライザになっていたＸ_Ｓ２とＸ_Ｓ３も４量子ビットスタビライザに戻す。以上の変更により論理量子ビットはＺ_Ｌ”＝Ｚ_５Ｚ_７Ｚ_８Ｚ_９及びＸ_Ｌ’＝Ｘ_１Ｘ_２Ｘ_３Ｘ_５になる。

図９と比較すればＺカットホールの位置が右へ移動し、論理量子ビットのＸ演算子の構成数が３から４になった。図９、１１、１２の動作を繰り返せばＺカットホールの位置を自由に動かすことができると共に、Ｘ演算子の構成数を変化させることができる。Ｚ演算子の構成数を変化させることができるのは図９と図１１の差から理解できる。

鎖状に定義されているＸ_Ｌ’＝Ｘ_１Ｘ_２Ｘ_３Ｘ_５の位置を変更することも可能である。図１３に示すようにＸ_Ｌ’＝Ｘ_１Ｘ_２Ｘ_３Ｘ_５にスタビライザＸ_Ｓ４＝Ｘ_３Ｘ_１０Ｘ_１１Ｘ_４を掛けて新たな論理量子ビットＸ_Ｌ”＝ Ｘ_１Ｘ_２Ｘ_１０Ｘ_１１Ｘ_４Ｘ_５を定義する。このような定義変更を行うことにより鎖状配置の論理量子ビットを自由に動かすことができる。

実施例５では、Ｚカットホールの場合に論理量子ビットを自由に動かせることを述べた。Ｘカットホールの場合もＺ演算子とＸ演算子の役割を入れ替えれば同様である。

実施例１～４ではデータ量子ビット、測定量子ビット、転送量子ビットの役割や動作原理について述べた。それらの例ではデータ量子ビットと測定量子ビットの間にある転送量子ビットはひとつであった。転送量子ビットは１つである必要はなく、０でもよいし、２個以上でもよい。転送量子ビットを２個にした場合を図１４に示す。

図１４はＺカットホールにより論理量子ビットを形成した場合を示す。論理量子ビットはＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３及びＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６として定義される。スタビライザは例えば点線で囲ったＺ_Ｓ１＝Ｚ_１Ｚ_２Ｚ_７Ｚ_８や一点鎖線で囲ったＸ_Ｓ１＝Ｘ_３Ｘ_６Ｘ_９Ｘ_１０等になる。点線内と一点鎖線内を見れば分かるように測定量子ビットとデータ量子ビットに挟まれた転送量子ビットは２つずつになっている。転送量子ビットが２つになれば誤り検出のための動作もその分増える。Ｚスタビライザの回路図を示したのが図１５である。これは図３を転送量子ビットの増加に合わせて拡張したものである。Ｘスタビライザの回路図を示したのが図１６である。これは図５を転送量子ビットの増加に合わせて拡張したものである。

図１４ではＺカットホールの場合を示した。Ｘカットホールの場合を示したのが図１７である。論理量子ビットはＺ_Ｌ＝Ｚ_１Ｚ_２Ｚ_３及びＸ_Ｌ＝Ｘ_３Ｘ_４Ｘ_５Ｘ_６として定義される。スタビライザは例えば一点鎖線で囲ったＸ_Ｓ１＝Ｘ_１Ｘ_２Ｘ_７Ｘ_８や点線で囲ったＺ_Ｓ１＝Ｚ_３Ｚ_６Ｚ_９Ｚ_１０等になる。

実施例１～５では転送量子ビットの数が縦方向と横方向で同じであった。縦方向と横方向が対称である必要はない。横方向にひとつの転送量子ビットを配置して縦方向に転送量子ビットを配置しない場合を図１８に示す。

図中に４種類の論理量子ビットを配置している。Ｘ_Ｌ０＝Ｘ_１Ｘ_２Ｘ_３及びＺ_Ｌ０＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６からなる論理量子ビットと、Ｘ_Ｌ１＝Ｘ_１１Ｘ_１２Ｘ_１３及びＺ_Ｌ１＝Ｚ_１３Ｚ_１４Ｚ_１５Ｚ_１６からなる論理量子ビットはＺカットホールを使って定義されている。前者のＸ_Ｌ０＝Ｘ_１Ｘ_２Ｘ_３が横方向に配置しているのに対して後者のＸ_Ｌ１＝Ｘ_１１Ｘ_１２Ｘ_１３が縦方向に配置している点が異なる。Ｚ_Ｌ２＝Ｚ_２１Ｚ_２２Ｚ_２３及びＸ_Ｌ２＝Ｘ_２３Ｘ_２４Ｘ_２５Ｘ_２６からなる論理量子ビットと、Ｚ_Ｌ３＝Ｚ_３１Ｚ_３２Ｚ_３３及びＸ_Ｌ３＝Ｘ_３３Ｘ_３４Ｘ_３５Ｘ_３６からなる論理量子ビットはＸカットホールを使って定義されている。前者のＺ_Ｌ２＝Ｚ_２１Ｚ_２２Ｚ_２３が横方向に配置しているのに対して後者のＺ_Ｌ３＝Ｚ_３１Ｚ_３２Ｚ_３３が縦方向に配置している点が異なる。

ＺスタビライザとＸスタビライザの例もそれぞれＺ_ｓ１及びＸ_ｓ１として示す。

実施例７では横方向にひとつの転送量子ビットを配置して縦方向に転送量子ビットを配置しない場合を述べた。実施例８では、横方向に２つの転送量子ビットを配置して縦方向に転送量子ビットを配置しない場合を述べる。

図１９に４種類の論理量子ビットを示す。図１８の場合と同様にＸ_Ｌ０＝Ｘ_１Ｘ_２Ｘ_３及びＺ_Ｌ０＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６からなる論理量子ビットとＸ_Ｌ１＝Ｘ_１１Ｘ_１２Ｘ_１３及びＺ_Ｌ１＝Ｚ_１３Ｚ_１４Ｚ_１５Ｚ_１６からなる論理量子ビットがＺカットホールを使った論理量子ビットである。また、Ｚ_Ｌ２＝Ｚ_２１Ｚ_２２Ｚ_２３及びＸ_Ｌ２＝Ｘ_２３Ｘ_２４Ｘ_２５Ｘ_２６からなる論理量子ビットとＺ_Ｌ３＝Ｚ_３１Ｚ_３２Ｚ_３３及びＸ_Ｌ３＝Ｘ_３３Ｘ_３４Ｘ_３５Ｘ_３６からなる論理量子ビットがＸカットホールを使った論理量子ビットである。
ＺスタビライザとＸスタビライザの例もそれぞれＺ_ｓ１及びＸ_ｓ１として示す。

実施例１～８では量子ビットの配置の仕方と符号の動作原理を述べた。本実施例では演算の基本動作について述べる。

初期化は例えば、すべての量子ビットを｜０＞にする。具体的演算に先立ち、対象とする論理量子ビットをＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３及びＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６とする。論理量子ビットにＺ演算する場合は論理量子ビットにＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６を作用させればよい。論理量子ビットにＸ演算する場合は論理量子ビットにＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３を作用させればよい。論理量子ビットにＹ演算する場合は論理量子ビットにＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６とＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３を順番に作用させればよい。

ＣＮＯＴ演算する場合は非特許文献１に記載されている方法に基づき、一つの論理量子ビットをもう一つの論理量子ビットによって編み込むように、実施例４に記載した方法によりカットホールの位置を移動させる。編む作用がＣＮＯＴ演算と等価である。

アダマール変換（Ｈ）は非特許文献１に記載されている方法に基づき、論理量子ビットの構成量子ビットを個々にアダマール変換させることで実現する。その結果Ｚ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６はＸ_Ｌ＝Ｘ_３Ｘ_４Ｘ_５Ｘ_６に変換され、Ｘ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３はＺ_Ｌ＝Ｚ_１Ｚ_２Ｚ_３に変換される。

Ｓ＝√Ｚ及びＴ＝√Ｓも非特許文献１に記載されている方法に基づいて実施する。

量子コンピュータはＣＮＯＴ、Ｈ、Ｔが揃えばそれらの組み合わせで任意の演算が可能なことが知られている。よって、本発明の符号を利用して誤り耐性のある量子コンピュータが実現される。

実施例１～７ではデータ量子ビットと測定量子ビットの間に配置している量子ビットを転送量子ビットとして動作させた。実施例１０では、転送量子ビットとして利用していた量子ビットをデータ量子ビット及び測定量子ビットとして動作させる方法を示す。

実施例３に合わせて論理量子ビットをＺ_Ｌ＝Ｚ_１Ｚ_２Ｚ_３はＸ_Ｌ＝Ｘ_４Ｘ_２Ｘ_５とする。添え字が共通なのはＺ_２（Ｘ_２）だけである。即ち、ひとつを除いて論理量子ビットはＺ担当とＸ担当に分かれている。Ｚ担当のデータ量子ビットはビット反転誤りに対して耐性があればよく、Ｘ担当のデータ量子ビットは位相反転誤りに対する耐性があればよい。

どちらか一方の誤り耐性だけを満足させるのであれば、それらのデータ量子ビットは４つの測定量子ビットにデータ転送する必要はなく、２つの測定量子ビットに転送できれば良い。これは辺上に位置する転送量子ビットをデータ量子ビット及び測定量子ビットとして利用できることを意味する。但し、データ量子ビットと測定量子ビットが交互に並ぶ必要があるので、辺上の量子ビット数は偶数でなければならない。以上の条件を満たす例を図２０に示す。

白丸（○）と黒丸（●）は図１９までと同様にそれぞれデータ量子ビット及び測定量子ビットを表す。上凸三角形（△）と下凸三角形（▽）は辺上に位置するデータ量子ビットを表し、前者がビット反転誤り耐性を、後者が位相反転誤り耐性を持つ。

破線がＺスタビライザを表し、一点鎖線がＸスタビライザを表す。前者の例がＺ_ｓ１＝Ｚ_６Ｚ_４Ｚ_２Ｚ_７で、後者の例がＸ_ｓ１＝Ｘ_１Ｘ_６Ｘ_８Ｘ_２である。添え字が共通なのはＺ_６（Ｘ_６）とＺ_２（Ｘ_２）であり、偶数個なのでＺ_ｓ１とＸ_ｓ１は交換する。同様に図２０の破線のスタビライザと一点鎖線のスタビライザは交換する。

Ｚスタビライザ同士とＸスタビライザ同士が交換するのは自明である。論理量子ビットとスタビライザが交換するのも例えば、Ｚ_Ｌ＝Ｚ_１Ｚ_２Ｚ_３とＸ_ｓ１＝Ｘ_１Ｘ_６Ｘ_８Ｘ_２で添え字が共通するのがＺ_１（Ｘ_１）とＺ_２（Ｘ_２）であることから分かる。

スタビライザＺ_ｓ１＝Ｚ_６Ｚ_４Ｚ_２Ｚ_７を示す破線内には測定量子ビットが５つ存在する。図２１を参照してそれらを具体的に書くとＺ_ｍ１＝Ｚ_４Ｚ_４ｂ、Ｚ_ｍ２＝Ｚ_６ｂＺ_４ｂＺ_２ａＺ_７ａ、Ｚ_ｍ３＝Ｚ_２ａＺ_２、Ｚ_ｍ４＝Ｚ_６Ｚ_６ｂ、Ｚ_ｍ５＝Ｚ_７ａＺ_７である。これらを掛け合わせるとＺ_ｍ１Ｚ_ｍ２Ｚ_ｍ３Ｚ_ｍ４Ｚ_ｍ５＝Ｚ_４Ｚ_２Ｚ_６Ｚ_７＝Ｚ_ｓ１となる。即ち、５つの測定量子ビットの測定値の積を取ることによってスタビライザの出力値を得る。図２０に破線及び一点鎖線で示すスタビライザも同様にして出力値を得る。

Ｚ_ｓ１＝Ｚ_ｍ１Ｚ_ｍ２Ｚ_ｍ３Ｚ_ｍ４Ｚ_ｍ５の例では５つの測定値を使ってひとつのスタビライザの出力値を得ている。出力値の使用率は１／５に留まるため、残りの４／５に関する利用法があるはずである。即ち、図２０に示したスタビライザに留まらず他にスタビライザが存在するはずである。Ｚスタビライザに関してそれを示したのが図２２である。点線内にある測定量子ビットの積がスタビライザになる。

Ｚ_ｓ２＝Ｚ_ｍ２は一つの測定量子ビットだけでスタビライザを構成する。Ｚ_ｓ３＝Ｚ_ｍ３Ｚ_ｍ６＝Ｚ_２ａＺ_２ｂは２つの測定量子ビットからスタビライザを構成する。Ｚ_ｓ４等も同様である。Ｚ_ｍ１とＺ_ｍ７はＺ_ｓ３等と同様にペアを伴ってスタビライザを構成するべきであるが、境界にあるためにペアになる相手が存在しない。そこでＺ_ｍ１とＺ_ｍ７をペアにしてＺ_ｓ５＝Ｚ_ｍ１Ｚ_ｍ７＝Ｚ_５ａＺ_４ｂとする。データ量子ビットでａとｂの添え字の付くものはＺ演算子あるいはＸ演算子だけが定義されているデータ量子ビットである。従って、例えばＺ_４ｂに共役なＸ_４ｂは図２２の符号では定義されていない。Ｚ_ｓ２，Ｚ_ｓ３，Ｚ_ｓ５等はａ，ｂの添え字の付いたデータ量子ビットだけからなるのですべてのＸスタビライザ及びデータ量子ビットのＸ演算子と交換する。

この可換性は図２２の破線で示したすべてのＺスタビライザに関して成り立つ。Ｚスタビライザ同士及び、Ｚスタビライザがデータ量子ビットのＺ演算子と交換するのは自明である。

誤り検出の例は以下のようになる。すべてのＺスタビライザとデータ量子ビットが固有値１になるように初期化されていたとする。Ｚ_ｓ１とＺ_ｓ６の出力が固有値－１になったとする。この場合、ビット誤りはＺ_２である。Ｚ_ｓ２とＺ_ｓ４の出力が固有値－１になったならば、ビット誤りはＺ_６ｂである。他の組み合わせも同様である。誤りがペアでなく単独の場合は、データ量子ビットから測定量子ビットへの転送誤りか、測定時の誤りである。

尚、測定量子ビットはすべて同時測定することを前提とする。即ち、スタビライザの同時固有状態を実現させる。よって、各スタビライザは構成要素全体としての固有値に意味がある。例えばスタビライザＺ_ｓ１の値は全体として＋１なのか－１なのかに意味があり、Ｚ_ｍ２を除くＺ_ｍ１，Ｚ_ｍ３，Ｚ_ｍ４，Ｚ_ｍ５の個々の値に意味がある訳ではない。Ｚ_ｍ２＝Ｚ_ｓ２は単独でもスタビライザを構成するのでＺ_ｍ２の値には意味がある。Ｚ_ｍ１，Ｚ_ｍ３，Ｚ_ｍ４，Ｚ_ｍ５は単独ではスタビライザを構成しないが、Ｚ_ｓ１の構成要素であると共にＺ_ｓ１と交換するので、Ｚ_ｓ１＝Ｚ_ｍ１Ｚ_ｍ２Ｚ_ｍ３Ｚ_ｍ４Ｚ_ｍ５の固有状態を実現するようにＺ_ｍ１，Ｚ_ｍ３，Ｚ_ｍ４，Ｚ_ｍ５の状態の組み合わせが自動的に決まる。この性質はその他のスタビライザでも同様である。

図２２はＺスタビライザの観点でまとめたものであった。同様にＸスタビライザの観点でまとめたものが図２３である。ＸとＺの役割が入れ替わるだけで動作原理は同じである。

辺上の量子ビットをデータ量子ビット及び測定量子ビットとして利用した場合にもカットホールを用いて論理量子ビットを定義できる。Ｚカットホールを利用した場合の論理量子ビットを図２４に示す。論理量子ビットはＸ_Ｌ＝Ｘ_１Ｘ_２及びＺ_Ｌ＝Ｚ_２Ｚ_３Ｚ_４Ｚ_５である。

カットホールを拡大した場合を図２５に示す。論理量子ビットはＸ_Ｌ＝Ｘ_１Ｘ_２及びＺ_Ｌ’＝Ｚ_２Ｚ_３Ｚ_６Ｚ_７Ｚ_８Ｚ_５になる。スタビライザＸ_ｓ２とＸ_ｓ３は３量子ビットスタビライザとなり、Ｘ_ｓ２とＸ_ｓ３を４量子ビットスタビライザに戻す時のためにＸ_４ａ，Ｘ_４，Ｘ_４ｂは、測定量子ビットの測定のタイミングでＸ基底測定を行う。

拡大したＺカットホール内のスタビライザＺ_ｓ１を再稼働してＺカットホールを縮小した場合を図２６に示す。論理量子ビットはＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３及びＺ_Ｌ”＝Ｚ_４Ｚ_６Ｚ_７Ｚ_８になる。

Ｘカットホールの場合も同様に論理量子ビットを定義できる。一例を図２７に示す。Ｚ_Ｌ＝Ｚ_１Ｚ_２Ｚ_３及びＸ_Ｌ＝Ｘ_３Ｘ_４Ｘ_５Ｘ_６である。

実施例１１では縦方向と横方向が対称であった。しかし、これは対象でなくてもよい。実施例１２では横方向のみに辺上量子ビットが配置される場合を示す。

図２８に４種類の論理量子ビットを示す。Ｘ_Ｌ０＝Ｘ_１Ｘ_２Ｘ_３及びＺ_Ｌ０＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６からなる論理量子ビットとＸ_Ｌ１＝Ｘ_１１Ｘ_１２Ｘ_１３及びＺ_Ｌ１＝Ｚ_１３Ｚ_１４Ｚ_１５Ｚ_１６からなる論理量子ビットがＺカットホールを使った論理量子ビットである。また、Ｚ_Ｌ２＝Ｚ_２１Ｚ_２２及びＸ_Ｌ２＝Ｘ_２２Ｘ_２３Ｘ_２４Ｘ_２５からなる論理量子ビットとＺ_Ｌ３＝Ｚ_３１Ｚ_３２Ｚ_３３及びＸ_Ｌ３＝Ｘ_３３Ｘ_３４Ｘ_３５Ｘ_３６からなる論理量子ビットがＸカットホールを使った論理量子ビットである。Ｚスタビライザの例はＺ_ｓ１とＺ_ｓ２で、Ｘスタビライザの例はＸ_ｓ１とＸ_ｓ２である。

辺上量子ビットをデータ量子ビット及び測定量子ビットとして利用した場合も、論理量子ビットの演算は実施例９で述べた方法を利用すればよい。

論理量子ビットをＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３及びＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６とれば、Ｚ演算する場合は論理量子ビットにＺ_Ｌ＝Ｚ_３Ｚ_４Ｚ_５Ｚ_６を作用させればよく、Ｘ演算する場合は論理量子ビットにＸ_Ｌ＝Ｘ_１Ｘ_２Ｘ_３を作用させればよい。ＣＮＯＴ演算、アダマール変換（Ｈ）、Ｔは非特許文献１に記載の方法に基づき実施例９で述べた方法を実施すればよい。

量子コンピュータはＣＮＯＴ、Ｈ、Ｔが揃えばそれらの組み合わせで任意の演算が可能なので、本発明の符号を利用して誤り耐性のある量子コンピュータが実現される。

本発明は量子コンピュータで利用する誤り訂正符号（略して、符号）に係るものである。本実施例ではこの誤り訂正符号が全体システムで見た際にどこで利用されるかを述べる。

図２９に本実施例の計算機構成の一例を示す。図２９は通常の計算機の構成と類似であるが量子演算装置１００を含むことが特徴である。量子演算装置１００は実施例１～１３で述べた量子誤り訂正符号を利用して量子力学的演算を専門に行う部分であり、その他の一般的演算は一般演算装置２０２で行う。

以上の構成は、一体型のコンピュータとして構成してもよいし、あるいは、主記憶装置２０１、一般演算装置２０２、制御装置２０３、補助記憶装置２０４、入力装置２０５、出力装置２０６等の任意の部分がネットワークで接続された他のコンピュータで構成してもよい。

一般的な演算は通常の計算機と同様な手順で動作させる。記憶部である主記憶装置２０１と演算部である一般演算装置２０２間でデータをやり取りし、その繰り返しで演算を進める。その際、全体を指揮するのが制御装置２０３である。一般演算装置２０２で実行されるプログラムは記憶部である主記憶装置２０１で記憶される。主記憶装置２０１で記憶容量が足りない場合は、同じく記憶部である補助記憶装置２０４を利用する。データやプログラム等の入力には入力装置２０５を使用し、結果の出力には出力装置２０６を利用する。入力装置２０５はキーボードのような手入力装置の他、ネットワーク接続のためのインターフェースも含む。また、このインターフェースは出力装置も兼ねる。

量子演算も同様な手順で実施される。記憶部である主記憶装置２０１と演算部である量子演算装置１００間でデータをやり取りし、その繰り返しで演算を進める。その際、全体を指揮するのが制御装置２０３である。量子演算装置１００で実行されるプログラムは記憶部である主記憶装置２０１で記憶される。

プログラムは一般演算装置２０２を利用して量子演算装置１００で利用される符号へ変換され、主記憶装置２０１に記憶される。この符号化されたプログラムが主記憶装置２０１から量子演算装置１００に送られ、制御装置２０３は符号化されたプログラムに従って、量子演算装置１００に制御信号を送って演算を実行する。量子演算装置１００の実行結果は主記憶装置２０１に送られ、必要に応じて一般演算装置２０２で後処理される。

上記実施例では、２次元格子の辺上に量子ビットを配置することにより量子ビットの配置を疎にし、量子ビット間で必要な相互作用のクロストークを低減した。量子ビットが疎になった配置は図１４、図１７、図２０～２７において特に顕著である。疎になったおかげで２次元平面上に使用していない空間が生まれる。この空間は周辺回路の埋め込みにも利用できる。言い換えれば、回路全体の設計の自由度が向上する。

上記実施例では、データ量子ビットと測定量子ビットを２次元格子の格子点（頂点）に配置し、辺上に別の量子ビットを配置する。その結果、頂点間が広がり量子ビットの配置が疎になる。辺上の量子ビットは転送量子ビットとして動作させるか、ビット情報あるいは位相情報に限定したデータ量子ビットと測定量子ビットを交互に配置するかのどちらかにする。

上記実施例によれば、量子ビットの配置が疎になれば相互作用の箇所も疎になる。その結果、相互作用のクロストークが低減し、誤りの生じにくい量子コンピュータが実現する。また、素子が疎になったことに伴い周辺回路の設計の自由度が向上する。このような効果は、量子ビットをＬＳＩ技術が適用可能なシリコン量子ビットで構成した場合に特に顕著である。

１００ 量子演算装置
１０１ データ量子ビット
１０２ 転送量子ビット
１１１ 測定量子ビット
１２１ Ｚ基底における情報を転送するための相互作用の箇所
１２２ Ｚ基底における情報を転送するための相互作用の箇所
１２６ Ｘ基底における情報を転送するための相互作用の箇所
１２７ Ｘ基底における情報を転送するための相互作用の箇所
２０１ 主記憶装置
２０２ 一般演算装置
２０３ 制御装置
２０４ 補助記憶装置
２０５ 入力装置
２０６ 出力装置

Claims (15)

1. 複数の量子ビットを有する量子コンピュータであって、
   量子状態を保持するデータ量子ビットと、
   前記データ量子ビットの前記量子状態を転送する転送量子ビットと、
   前記転送量子ビットを介して転送された前記データ量子ビットの前記量子状態を測定して前記データ量子ビットの状態に関して出力する測定量子ビットと、
   を有することを特徴とする量子コンピュータ。
2. 前記データ量子ビットの前記状態に誤りが有るかどうかを判定するための情報を、前記測定量子ビットが出力することを特徴とする請求項１に記載の量子コンピュータ。
3. 前記測定量子ビットは、
   ビット反転誤りを検出する第１の測定量子ビットと、
   位相反転誤りを検出する第２の測定量子ビットと、
   を有することを特徴とする請求項１に記載の量子コンピュータ。
4. 前記データ量子ビットと前記測定量子ビットは、２次元格子の格子点に交互に配置され、
   前記転送量子ビットは、前記２次元格子の辺上に配置されることを特徴とする請求項１に記載の量子コンピュータ。
5. 前記データ量子ビットから前記転送量子ビットへの前記量子状態の転送は、前記データ量子ビットと前記転送量子ビットとの間の相互作用を介して実現され、
   前記転送量子ビットから前記測定量子ビットへの前記量子状態の転送は、前記転送量子ビットと前記測定量子ビットとの間の相互作用を介して実現され、
   前記データ量子ビットから前記測定量子ビットへの前記量子状態の転送は、前記データ量子ビットと前記測定量子ビットと間の相互作用を介して実現されることを特徴とする請求項１に記載の量子コンピュータ。
6. 複数の前記データ量子ビットを利用して論理量子ビットが構成され、
   前記論理量子ビットは、
   前記測定量子ビットに関する測定量と量子力学における可換性を満足することを特徴とする請求項１に記載の量子コンピュータ。
7. 複数の量子ビットを有する量子コンピュータであって、
   前記量子ビットとして、量子状態を保持するデータ量子ビットを有し、
   前記データ量子ビットは、
   ビット情報を保持する第１のデータ量子ビットと、
   位相情報を保持する第２のデータ量子ビットと、
   前記ビット情報と前記位相情報の両方を保持する第３のデータ量子ビットと、
   を有することを特徴とする量子コンピュータ。
8. 前記データ量子ビットの前記量子状態が転送されてきた後に測定されて前記データ量子ビットの状態に関して出力する測定量子ビットを更に有することを特徴とする請求項７に記載の量子コンピュータ。
9. 前記データ量子ビットの前記状態に誤りが有るかどうかを判定するための情報を、前記測定量子ビットが出力することを特徴とする請求項８に記載の量子コンピュータ。
10. 前記測定量子ビットは、
    前記ビット情報の反転誤りを検出する第１の測定量子ビットと、
    前記位相情報の反転誤りを検出する第２の測定量子ビットと、
    を有することを特徴とする請求項９に記載の量子コンピュータ。
11. 前記第３のデータ量子ビットは、２次元格子の格子点に配置され、
    前記第１のデータ量子ビットと前記第２のデータ量子ビットは、前記２次元格子の辺上に配置されることを特徴とする請求項１０に記載の量子コンピュータ。
12. 前記２次元格子の前記格子点には、
    前記第３のデータ量子ビットと前記第１の測定量子ビットが交互に、あるいは前記第３のデータ量子ビットと前記第２の測定量子ビットが交互に配置され、
    前記第３のデータ量子ビットと前記第１の測定量子ビットが交互に配置された前記２次元格子の辺上には、前記第１のデータ量子ビットと前記第１の測定量子ビットが配置され、
    前記第３のデータ量子ビットと前記第２の測定量子ビットが交互に配置された前記２次元格子の辺上には、前記第２のデータ量子ビットと前記第２の測定量子ビットが配置されることを特徴とする請求項１１に記載の量子コンピュータ。
13. 前記データ量子ビットから前記測定量子ビットへの前記量子状態の転送は、前記データ量子ビットと前記測定量子ビットとの間の相互作用を介して実現されることを特徴とする請求項１０に記載の量子コンピュータ。
14. 前記第１の測定量子ビットには、前記第１のデータ量子ビット及び前記第３のデータ量子ビットを相互作用させ、
    前記第２の測定量子ビットには、前記第２のデータ量子ビット及び前記第３のデータ量子ビットを相互作用させることを特徴とする請求項１３に記載の量子コンピュータ。
15. 複数の前記データ量子ビットを利用して論理量子ビットが構成され、
    少なくとも一つの前記測定量子ビットからなる複数の種類のスタビライザが構成され、
    前記論理量子ビットと前記スタビライザが、又前記スタビライザ同士が、量子力学における可換性を満足することを特徴とする請求項８に記載の量子コンピュータ。

Images