JP2023548063A - 量子誤り訂正 - Google Patents

Abstract

本開示は、デジタルキュービットの複数のパッチ及びデジタルキュービットの量子バスを含む量子プロセッサに関する。量子バスは、デジタルキュービットの複数のパッチを接続し、デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信するように構成される。量子プロセッサは、デジタルキュービットの比較的高い誤り率を各パッチの比較的低い誤り率に低減するために、バスによって接続されたパッチのそれぞれに対する第１の誤り訂正方法と、比較的低い誤り率を訂正するために、複数のパッチに対する第２の誤り訂正方法と、によって制御される。このようにして、パッチの数を増やして第２の方法の距離を増やすことにより、最終的な誤り率を減らすことができる。量子バスにより、制御回路用の十分なスペースがパッチ間に存在するようにパッチを配置することができる。

Description

「関連出願の相互参照」
本出願は、オーストラリア仮出願第２０２０９０３８４８号及びオーストラリア仮出願第２０２１９０１２７９号の優先権を主張し、その全体的な内容は参照により本出願に組み込まれる。

本開示は、量子プロセッサ及び量子プロセッサを動作させる方法に関する。特に、現在の量子技術で誤り訂正をサポートする量子プロセッサのレイアウト設計と物理アーキテクチャに関する。

量子コンピュータは、量子物理システム（「キュービット」）の量子情報に固有の不安定性があるため、構築が困難である。提案されている１つのアプローチは、量子誤り訂正コードである表面コード（ｓｕｒｆａｃｅ ｃｏｄｅ）である。表面コードは、密集したキュービットのアレイに基づいて構築される。一部の実装形態では、各キュービットのサイズはわずか約１００ｎｍ×１００ｎｍ以下である。通常、キュービット間の距離は、隣接するキュービット間の相互作用を可能にするために、このサイズ内にある。その結果、表面コードに使用されるアレイの全体的な領域は小さくなる。ただし、各キュービットを、たとえばシリコン基板を横切る金属線として実装される「ワイヤ」によって制御回路に接続する必要がある。キュービットアレイのサイズが小さいということは、接続ワイヤも密集する必要があることを意味する。ただし、現在のハードウェア技術では、全てのキュービット、特にキュービットアレイの中央にあるキュービットを接続するのに十分なほど小さいワイヤを製造することは困難である。

本明細書に含まれる文書、行為、材料、装置、物品などに関するあらゆる議論は、これらの事項のいずれか又はすべてが、従来技術の基礎の一部を構成すること、又は、各請求項の優先日以前に存在したという理由で、本開示の関連分野に共通する一般的な知識であったこと、を容認するものと解釈されるべきでない。

本明細書全体を通じて、語句「～を含む（ｃｏｍｐｒｉｓｅ）」又は「～を含み（ｃｏｍｐｒｉｓｅｓ）」もしくは「～を含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」などの変化形は、明記される要素、整数もしくはステップ、又は要素、整数もしくはステップのグループを含むことを示唆するものとして理解されるが、他の要素、整数もしくはステップ、又は他の要素、整数もしくはステップのグループを除外することを示唆するものではない。

本開示は、現在のハードウェア技術を使用して量子プロセッサの製造を容易にする量子プロセッサのアーキテクチャを提供する。特に、提案されたアーキテクチャは、表面コードによって制御されるキュービットの小さなパッチを含む。パッチは、量子バスによって接続され、異なるパッチのキュービット間の長距離相互作用を可能にする。第２の誤り訂正コードは、パッチを論理キュービットとして使用して表面コードの上で実行される。

量子プロセッサは、
デジタルキュービットの複数のパッチと、
デジタルキュービットの複数のパッチを接続し、デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信するように構成された、デジタルキュービットの量子バスとを含み、
量子プロセッサは、デジタルキュービットの比較的高い誤り率を各パッチの比較的低い誤り率に低減するために、バスによって接続されたパッチのそれぞれに対する第１の誤り訂正方法と、比較的低い誤り率を訂正するために、複数のパッチに対する第２の誤り訂正方法と、によって制御される。

量子プロセッサが、キュービットのパッチを含み、第１の誤り訂正方法によって制御され、次にパッチに対する第２の誤り訂正方法によって制御されることは利点である。このようにして、パッチの数を増やして第２の方法の距離を増やすことにより、最終的な誤り率を減らすことができる。有利なことに、量子バスにより、制御回路用の十分なスペースがパッチ間に存在するようにパッチを配置することができる。これは、実際に接続するのが難しい大きい正方形キュービットアレイよりも優れている。

量子バスは、一定幅のキュービットを有してもよい。

パッチは正方形であってもよい。

複数のパッチは、量子バスによってそれぞれ接続された複数のパッチの複数のアレイを形成し得る。複数のアレイはリニアアレイであってもよい。各リニアアレイは、同じ幅を有してもよい。各リニアアレイは、複数のパッチの１つと量子バスによって定義されるアレイ幅を有してもよく、アレイ幅は１５又は２０である。各リニアアレイは、複数のパッチのうちの複数と量子バスによって定義されるアレイ長を有してもよく、アレイ長は１２０又は１６０である。

量子プロセッサは、複数のパッチのデジタルキュービットへの接続部を含む複数のパッチの間の領域をさらに含み得る。

バスのデジタルキュービットは、第１の誤り訂正方法によって制御され得る。第１の誤り訂正方法は、表面コードを含み得る。第２の誤り訂正方法は、ブロックコードを含み得る。ブロックコードはＳｔｅａｎｅコードを含み得る。

比較的低い誤り率は、１０^－５未満であり得る。比較的低い誤り率は、１０^－８を超え得る。比較的低い誤り率を訂正すると、訂正後の誤り率が１０^－９未満になり得る。

量子プロセッサは、第１の誤り訂正方法及び第２の誤り訂正方法を実行する制御回路をさらに含み得る。

パッチは長方形であり得、第１の次元に関連する第１のタイプの誤りの誤り率を、第２の次元に関連する第２のタイプの誤りの誤り率よりも大きく低減するために、第２の次元よりも大きい第１の次元を有し得る。

第１の誤り訂正方法は、第１のタイプの誤りの誤り率を第２のタイプの誤りの誤り率よりも大きく低減するための非対称表面コードであり得る。

第２の誤り訂正方法は、第２のタイプの誤りの誤り率を低減するための反復コードであり得る。

第２の誤り訂正方法は、第２のタイプの誤りのみの誤り率を低減し得る。

第１のタイプの誤りは、ビットフリップ誤り及び位相フリップ誤りのうちの１つであり得、第２のタイプの誤りは、ビットフリップ誤り及び位相フリップ誤りのうちの別のものであり得る。

量子プロセッサを動作させる方法が提供され、量子プロセッサは、デジタルキュービットの複数のパッチと、デジタルキュービットの複数のパッチを接続し、デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信するように構成された、デジタルキュービットの量子バスとを含み、方法は、
バスによって接続されたパッチのそれぞれに対して第１の誤り訂正方法を適用して、デジタルキュービットの比較的高い誤り率を各パッチの比較的低い誤り率に低減することと、
複数のパッチに対して第２の誤り訂正方法を適用して、比較的低い誤り率を訂正することとを含む。

量子プロセッサを製造する方法は、
デジタルキュービットの複数のパッチを作成して複数のパッチの第１のアレイを形成することと、
デジタルキュービットの複数のパッチを接続し、デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信するように構成されたデジタルキュービットの量子バスによって、第１のアレイの複数のパッチを接続することと、
第１のアレイと同じ数のパッチを有する複数のさらなるアレイを作成することと、
量子バスによって複数のさらなるアレイを第１のアレイに接続することと、
デジタルキュービットの比較的高い誤り率を各パッチの比較的低い誤り率に低減するために、バスによって接続されたパッチのそれぞれに対する第１の誤り訂正方法と、比較的低い誤り率を訂正するために、複数のパッチに対する第２の誤り訂正方法とによって量子プロセッサを制御する制御回路を作成することとを含む。

複数のさらなるアレイの数は、比較的低い誤り率の訂正後の所望の誤り率に基づくものであってもよい。

量子プロセッサを示す。 距離７の回転表面コードパッチの接続を示す。 距離７の回転表面コードのスタビライザーを示す。 正方形の表面コードパッチを示す。 単一キュービットを含む長方形の表面コードパッチを示す。 ２キュービットを含む長方形の表面コードパッチを示す。 リニアアレイにおける正方形のパッチの例示的な構造を示す。 リニアアレイにおける長方形のパッチの例示的な構造を示す。 互いに垂直に配置された正方形のパッチの２つのリニアアレイの例を示す。 パリティ測定ガジェットを示す。 提案手法の結果を示す。 量子プロセッサを動作させる方法を示す。 量子プロセッサを製造する方法を示す。 深さが１３個、幅が５個の物理キュービットのアレイを含む、ｄ＿ｚ＝３及びｄ＿ｘ＝７を有する長方形の平面表面コードを示す。 図１３からの表面コードと共に使用するＺスタビライザー量子回路を示す。 図１３からの表面コードと共に使用するＸスタビライザー量子回路を示す。 パリティチェックを実行する量子回路を示す。 誤り訂正の一連の動作を示す。

量子プロセッサ
図１は、複数のデジタルキュービットを含む量子プロセッサ１００を示し、それらのデジタルキュービットは、例示的なキュービット１０１などの小さな丸みを帯びた正方形として示される。デジタルキュービットは、電子又は原子核スピンなどのデジタル的な意味で量子情報を表すキュービット、又はジョセフソン接合を使用した超伝導デジタルキュービットであってもよい。デジタルキュービットは、断熱量子コンピュータで使用されるアナログキュービットとは対照的である。デジタルキュービットは、データキュービット又は補助キュービットなど、さまざまな機能を提供し得る。

複数のキュービットは、例示的なパッチ１０２など、デジタルキュービットの複数のパッチに配置される。各パッチは、キュービットのサブセット、グループ、又は領域と呼ばれることもある。図１の太線は、キュービットの論理グループを示し、必ずしもハードウェア機能を表しているわけではない。キュービットのパッチは、明確にするために図１では正方形のパッチとして示されるが、長方形のパッチ又はその他の形状も可能である。図１の例では、パッチは１０×１０キュービットのサイズを有し、これはパッチ１０２を示す太線の正方形が１００個の丸みを帯びた正方形（すなわちキュービット）を含むことを意味する。

量子プロセッサ１００はまた、イントラキュービットバス１０３及びメイン量子バス１０４を含む、デジタルキュービットの量子バスを備える。量子バス１０３／１０４は、デジタルキュービットの複数のパッチ１０２を接続し、デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信する。本明細書で言及する「量子バス」は、イントラキュービットバス１０３及び量子バス１０４をまとめて１つの「バス」と呼ぶ。

量子プロセッサ１００は、表面コードなど、バスによって接続されたパッチ１０２のそれぞれに対する第１の誤り訂正方法によって制御される。表面コードは、デジタルキュービットの比較的高い誤り率を各パッチの比較的低い誤り率に減らす。量子プロセッサ１００は、ブロックコード又はＳｔｅａｎｅコードなど、複数のパッチに対する第２の誤り訂正方法によってさらに制御される。ブロックコードは、パッチの比較的低い誤り率を訂正して、量子プロセッサ１００の所望の動作に対して十分に低い誤り率を最終的に提供する。

量子バス
量子バス１０３／１０４を使用して、フォールトトレラントな長距離パリティチェック動作を実行することができる。長距離パリティチェックは、任意の長さのフォールトトレラントなパリティチェックを実行するためのレシピを提供する。量子バス１０３／１０４の動作は、以下のステップを含み得る。
１．Ｎデータキュービットを使用してグリーンバーガーホーンツァイリンガー状態（ＧＨＺ状態）を（４タイムステップで）生成し、ビットフリップ誤りに対して修正した状態を（ｄサイクル）維持する。
２．接続されているすべての表面コードパッチとそのＧＨＺ状態の部分との間で、トランスバーサルなＣＮＯＴ演算を実行する。ＣＮＯＴが並行して適用できるため、必要なタイムステップは１つだけである。
３．それ以上のスタビライザーを測定することなく、ＧＨＺ状態の完全なチェーンのすべてのデータキュービットが（１タイムステップで）測定される。
４．ステップ１～３をｄ回繰り返し、個々の測定結果に対して多数決を使用して、合計時間Ｏ（ｄ^２）で誤りが訂正された測定結果を取得する。

図１の例では、メイン量子バス１０４は５キュービットの幅であるが、他の幅も同様に可能である。さらに、図から分かるように、量子バスは一定幅を有する。これは、バスが量子プロセッサ１００全体で５キュービットの幅を有することを意味する。メイン量子バス１０４は、アレイのすべてのパッチが一列に並んで配置されるため、「アレイ」又は図１の例では「リニアアレイ」とも呼ばれる列を接続する。したがって、各リニアアレイの幅は同じであり、この例では、１０個のパッチキュービットと５個のバスキュービットを含む１５個の物理キュービットの幅である。アレイの幅は、１つのパッチのサイズと量子バスの幅によって定義される。図１では、各リニアアレイの長さは７５個の物理キュービットであるため、１５×７５の次元を有する。他の構成は１５×１２０又は２０×１６０であってもよく、各列には７個又は１５個の論理キュービット（つまり、パッチ）が含まれる場合があり、図１には列ごとに４個のパッチだけが示されることに注意する。正確な次元は異なる場合があり、かつ、コード選択又はデザイン選択によって異なる。

一例では、次元は、第２レベルのコードの詳細及び各パッチ１０２のサイズに依存する。特に、パッチ１０２の幅は、コード距離の２倍であり得る。したがって、図１の例は、パッチ幅が１０の距離が５のコードを示す。図１は回転していない表面コードパッチを示すが、図２は回転した構造を示すことに注意する。図１では、バスは５キュービットの幅であり、この例のコード距離と同じである。図１では、各リニアアレイに４個のパッチしか示されていないが、他の実装形態では、たとえば、リニアアレイごとに１１個（Ｓｔｅａｎｅコード、７＋２＋２＝１１）又は１９個（［［１５，７，３］］コード、１５＋２＋２＝１９）のパッチなど、より多くのパッチを含むことができる。コードの他の構成も使用できる。合計には、シンドローム抽出とＣＮＯＴガジェットの実装のための補助キュービットが含まれる。［［ｎ，ｋ，ｄ］］という表記は、量子コード距離ｄでｋ個の論理キュービットをｎ個の物理キュービットに符号化する量子誤り訂正コードを示す。したがって、［［１５，７，３］］コードは、距離３で７個の論理キュービットを１５個の物理キュービットに符号化し、少なくとも１つの量子誤りを訂正する。言い換えれば、各リニアアレイは、選択されたコードと補助キュービット／ガジェットの出力を表す（ここでの「出力」は、古典的な情報理論のように、入力とコード行列を乗算した結果を意味する）。たとえば、コードが７個の論理キュービットを１５個の物理キュービットに符号化する場合、物理キュービットと補助／ガジェットキュービットごとに１つのパッチがある。つまり、各パッチは、第２レベルのコードの１キュービット（又は補助／ガジェット）を表し、各リニアアレイはコード出力を表す。さらに、より大きな第１レベルのコードの距離が必要な場合は、以下に示す距離１１のコードのように、追加の物理キュービットを各パッチの設計に追加することができる。

各論理キュービット１０２の幅が、表面コード誤り訂正の最大可能距離を決定するように注意する。言い換えれば、より広い論理キュービットはより良い誤り訂正を提供し、より狭い論理キュービットはより悪い誤り訂正を提供する。表面誤りコードは、誤り率が比較的高い個々の物理キュービットに適用される。一方、Ｓｔｅａｎｅ（７キュービット）コード［［７，１，３］］又は［［１５，７，３］］コード及びその他のＣＳＳ（Ｃａｌｄｅｒｂａｎｋ－Ｓｈｏｒ－Ｓｔｅａｎｅ）コードなどのブロックコードは、より低い誤り率に適用可能である。したがって、各論理キュービットの幅は、表面コードから得られる誤り率は、ターゲット量子計算に十分低い誤り率を提供するために、第２レベルの誤り訂正でブロックコードを適用するのに十分低いであるように選択される。一部の例では、幅は１５個又は２０個の物理キュービットであるが、他の値も選択される。より広い論理キュービットは、第１レベルでの誤り率を低下させるが、幅が閾値を超えている限り、第２レベルの誤り訂正コードが残りの誤りを訂正できるため、直接的な利益が得られずに製造コストが上昇する。

また、下部の水平領域１０４は、最高レベルの符号化で論理キュービットを相互作用させるために使用できるマスターバスシステムである。これにより、各論理キュービットの相互作用とアルゴリズムの実行が可能になる。バスは再び完全に誤り訂正され、有限幅と、コンピュータ全体の論理キュービットの「フォーク」／アレイの数に比例する長さを有する。

論理キュービットとバスシステムの物理的な配置により、チップセットを高度に分散させることができる。図１の空白は、コンピュータ１００の動作及び制御のために、システム内の各物理キュービットに制御電子機器を配置及び配線することができる領域を表す。これらの制御電子機器のサイズと密度によって、チップセットを構成するフォークとバスシステムの正確な幾何学的レイアウトが決まる。

誤り訂正
現在の量子計算のアーキテクチャのほとんどは、単一キュービットゲートと最近接相互作用を備えた、キュービットの大きな２Ｄ正方格子を使用して計算が行われることを前提とする。これらのアーキテクチャでは、論理キュービットは通常、ほぼ正方形のパッチで表面コードを使用して表され、ここで、一次元がＸタイプの誤りに対する感受性を決定し、もう一次元がＺタイプの誤りに対する感受性を決定する（より厳密には、粗い境界と滑らかな境界の間の最小マンハッタン距離がコード距離を決定し、これは回転した正方形に対して最小化される）。多くの量子計算では論理誤り率
が必要である。ここで、Ａは論理計算の時空間ボリュームである。より長くて大規模な計算では、より大きな論理ボリュームが使用されるため、より高いレベルの誤り訂正が行われる。たとえば、２０４８ビットの数値で因数分解を解くには、距離２７のコードが必要であると推定され、コード距離２３で達成できる可能性があるスケーリングのより最近の推定値を使用する論理誤り率１０^－１５を示す。

ただし、多くのアーキテクチャでは、キュービットごとのコストと難易度は、キュービット制御相互接続のコストと課題のため、特定のキュービットとアレイのエッジの間の距離と共に（多くの場合、非線形に）増加する。したがって、本開示は、追加の時間とキュービットを犠牲にして、これよりも遥かに狭い幅で計算を実行できるスケーラブルなアーキテクチャを提供する。

この開示は、ハイブリッド多層誤り訂正コードを提供し、ここで、２つの主な層がある。
１．コード距離ｄのベース回転表面コードである第１レベルのコードである。このコードは、キュービットの回転された２Ｄ正方格子パッチ１０２を使用し、それは、次にコードの第２層の基板として使用される。マルチキュービット演算は、表面コードバス１０３／１０４を使用して発生する。距離ｄは、上記のように第２レベルのコードで十分な誤り削減が得られるように、できるだけ小さくなるように選択される。一例では、第１レベルのコードは、誤り率を１０^－５から１０^－７まで減少させる。
２．最終的な論理キュービットの必要な誤り率でキュービットを提供する第２レベルのコードである。このコードはブロックコードであってもよい。表面コードバス１０３／１０４は、相互作用を可能にするためにキュービットを移動することなく、任意のブロックコードを実装できるようにする長距離相互作用の方法を提供する。一例では、第２レベルのコードを適用した誤り率は、１０^－９未満である。

レベル２のコードが単独で連結された［［７，１，３］］Ｓｔｅａｎｅコードであり、距離１１のベース層である場合、論理誤り率は１０^－１５よりも優れている可能性がある。

表面コード層
一例では、第１レベルのコードは、距離ｄの回転表面コードパッチの集合を使用して実装され、これらは、表面コードバス１０３／１０４に対して少なくとも２つのエッジセグメント上で隣接している。いくつかの実装形態におけるこのバスは、まとめて「バス」と呼ばれる、キュービット間バス１０３及びメインバス１０４を有する、図１に示すように折り畳まれた表面コードバスによって実装され得る。パッチ１０２は、論理キュービット又はＬ_１の第１の層であり、それは、その後、第２の層の基板として使用される。

回転表面コードは、図２と同様のキュービットの正方格子で動作する。この図では、白丸はデータキュービットであり、黒丸は測定補助キュービット（補助系）であり、直接相互作用できるキュービットのペアを表す。図３は、スタビライザーコードのレイアウトの例であり、ハッチングされた領域は、それぞれそのコーナーにあるデータキュービットのＺスタビライザーを表し、ハッチングされていない領域は、それぞれそのコーナーにあるデータキュービットのＸスタビライザーを表す。論理演算子は、ある境界から別の境界にまたがる文字列で表される。表面コードの距離は、一致する２つのエッジ間の最短経路上のデータキュービットの数である。これらのパッチは、図４ａ、４ｂ、５のように、エッジがマークされた正方形として表され（慣例により、滑らかなエッジはｚエッジであり、粗いエッジがｘエッジであり）、ここで、粗いエッジは対角線で示され、パッチは正方形又はその他の大きな形状であり得、パッチが単一のキュービットを含み得、大きい場合は複数のキュービットを含み得る。たとえば、図４ａは１キュービットを含む正方形のパッチを示し、図４ｂは１キュービットを含むより大きなパッチ（倍長）を示し、図５は２キュービット「１」と「２」を含むより大きなパッチ（倍長）を示す。

ベース層での単一キュービットＣｌｉｆｆｏｒｄ演算はエッジトラッキングによって進行し、２キュービット演算は、適応型の２キュービットパリティ測定と訂正を使用して実行され、論理補助系を追加する可能性がある。バスは、これらのパリティ測定を任意の距離でフォールトトレラントに実行することができるため、（ＣＮＯＴゲートを含む）もつれ動作も任意の距離で実行することができる。

個々の表面コードパッチ１０２は、キュービットバス１０３／１０４によって一緒に接続される。キュービットバスは、符号化されたキュービットパッチ１０２と同様であるが、いかなる情報も符号化しない、表面コードの拡張領域と見なすことができる。たとえば、バス自体は５キュービットの固定幅を持ち、符号化されたキュービット領域を接続するために必要な長さを拡張する。バスは、境界に沿って結合演算子を測定することにより、論理キュービットパッチに接続される。これにより、相互作用する論理キュービットにバスを一時的に「接続」する。この接続は、表面コード誤り訂正の複数のサイクル（下層のコードの距離ｄと同じサイクル数）の間維持される。これはマージ動作と呼ばれる。

マージ動作が完了すると、バスが論理キュービットパッチに接続される境界に沿ったキュービットが測定される。これは、各論理キュービットパッチからバスを切断し、分割動作と呼ばれる。マージと分割の組み合わせにより、バスで接続されたパッチ間の論理ゲートを完成する。バスは、任意の数の論理パッチ間の相互作用を容易にすることができる。

図６は、サイズｄキュービットの正方形のパッチがアレイ（「モジュール」とも呼ばれる）内にあり、キュービットバス１０３に接続するための各パッチの１つの粗いエッジと１つの滑らかなエッジに沿った十分な追加のキュービットなど、一定幅ｗ＋ｄのパッチのリニアアレイ内の幅ｗキュービットのバスによって接続される例を示す。

図７は、バス幅がｗキュービットのままであるが、長さの２倍、つまり２ｄキュービットの長さのパッチのリニアアレイの別の例を示す。図７の例において、パッチが、バス上に粗くて滑らかな底部境界を有することに注意する。つまり、バスは境界の片側にのみ接続される。キュービット間のギャップは小さなギャップにすぎず、論理キュービットを分離して区別できるようにするために、１つの格子間隔のギャップにすぎない場合もある。

図８は、バスが分岐してさらにパッチを接続する、より複雑な例を示す。ここで、第１のセットのパッチＡ１～Ａｎは、第１のリニアサブアレイ８０１として配置され、第２のセットのパッチＢ１～Ｂｎは、第１のリニアサブアレイに垂直な第２のリニアサブアレイ８０２として配置される。バスは、構造全体にわたって幅ｗを有することに注意する。潜在的にいくつかの分岐点で垂直又は異なる角度で配置された複数のさらなるサブアレイを使用して、さまざまな構造の範囲を可能にする。ここで、再び、各サブアレイは、上述のように、レベル２コードと補助キュービットの出力を表し得ることに注意する。

図１に４つのパッチが示されているように、パッチは連続した長方形内で互いに近接している可能性があり、又は、キュービットの密集した領域を広げるために、それらの間のバスのみの長いスパンで間隔を空けることができる。それらは一列に接続される場合もあり、又は上位層のコーディング構造又はアルゴリズムにより適した、より精巧な分岐パターンがある場合もある。有利なことに、パッチ及びバスの周りにキュービット駆動回路又は機器などのための十分なスペースがあり、任意の内部のキュービット及び境界からの距離が必要な制限を下回っている。

第１レベルのコードは、物理キュービットの誤り率の誤りを、第２レベルのコードに対して十分に低い論理誤り率に変換する。物理的誤り率がｐ_ｐｈｙｓ＝１０^－３の場合、距離ｄの表面コードパッチの論理誤り率は
と推定され得る。他の推定では、スケーリングをわずかにきつい
に設定する。ｐ_ｐｈｙｓ＝１０^－３を使用して、これらは、距離１１の表面コードパッチの論理誤り率をそれぞれ１０^－７及び３．３×１０^－８に設定する。

第２レベルのブロックコード
最終的な計算に必要な計算忠実度を達成するために、パッチ幅をさらに増やすことなく、第２レベルの量子誤り訂正コードが、第１レベル（Ｌ_１）表面コードの論理キュービット（つまり、パッチ）を基板として使用して実装される。バスアーキテクチャにより、長距離パリティ測定といくつかの追加補助系（並列ＣＮＯＴゲートごとに１つ）を使用して、長距離ゲートをネイティブに実行することができる。図９は、Ｐａｕｌｉ測定ＣＮＯＴガジェットである、使用できるパリティ測定ガジェットを示す。

この第２レベルのコードは、長距離ゲートの可用性と、Ｌ_１コード基板によって与えられるパリティ測定値を考慮すると有利である、ブロックベースの量子誤り訂正コードなどの任意の適切な量子コードである。使用され得るコードの例は、［［５，１，３］］Ｓｈｏｒコード、［［７，１，３］］Ｓｔｅａｎｅコード、［［１５，７，３］］ハミングコード、又はさまざまな量子低密度積コード（ＬＤＰＣ）のいずれかである。

制御回路
上記で開示されたいくつかの例は、量子演算を含むコード及び他の量子アルゴリズムを利用する。これらの演算は、通常、電子スピン共鳴（ＥＳＲ）線、又はマイクロ波や光源などの放射線源、静的フィールド用の金属パッド又は線などの外部制御回路によって制御され、制御パルスとフィールドをキュービットに提供する。古典コンピュータは、所望の量子コードと演算をもたらすパルス及びその他の制御信号と読み出し信号を計算する。したがって、古典コンピュータは、プロセッサ及びメモリを備え、コンピュータに本明細書に記載の方法を実行させる、不揮発性コンピュータ可読媒体に記憶されたソフトウェア命令を実行する。古典コンピュータは、場合によっては信号発生器を介して量子プロセッサ１００に接続されるため、第１及び第２の誤り訂正方法をキュービットに適用することによって量子プロセッサを制御することができる。

量子プロセッサの動作方法
図１１は、量子プロセッサ１００を動作させる方法１１００を示す。上述のように、量子プロセッサは、デジタルキュービットの複数のパッチと、デジタルキュービットの量子バスとを含む。量子バスは、デジタルキュービットの複数のパッチを接続し、デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信する。一例では、この方法は、ソフトウェアプログラムを実行する古典コンピュータの古典プロセッサによって実行される。

その意味で、プロセッサは、１１０１で、バスによって接続されたパッチのそれぞれに第１の誤り訂正方法を適用して、デジタルキュービットの比較的高い誤り率を各パッチの比較的低い誤り率に低減する。以上で説明したように、これには、物理キュービットのナチュラルな誤り率を、パッチによって形成される論理キュービットの低下誤り率に下げるために、各パッチに適用される表面コードが含まれ得る。

さらに、プロセッサは、複数のパッチに第２の誤り訂正方法を適用して、比較的低い誤り率を訂正する。これには、表面コードから残っている誤り率を訂正するために、物理キュービットではなく論理キュービットで動作する、Ｓｔｅａｎｅコードなどのブロックコードが含まれ得る。

第１及び第２の誤り訂正方法は、順番に、又は同時に実行されてもよい。すべてのパッチに同じ方法を適用することも、一部のパッチに第１の方法を適用し、他のパッチに第２の方法を適用することもできる。

量子プロセッサの製造方法
図１２は、量子プロセッサ１００を製造する方法１２００を示す。方法１２００は、１２０１で、多数のパッチの第１のアレイを形成するためにデジタルキュービットの複数のパッチを作成することを含む。このコンテキストでは、「作成」は、たとえば、結晶構造の作成、ドーパント原子の注入、金属ワイヤの堆積を含むキュービットの製造など、物理デバイスの作成に関連する場合がある。ただし、「作成」は、製造される構造のデジタルマスクレイアウトなど、作成されるもののデジタル表現を作成すること、又は図１に示すように、より高レベルの、及び／又はより抽象化されたデバイスの表現を作成することにも同様に関連する場合がある。

方法１２００は、１２０２で、デジタルキュービットの量子バスによって第１のアレイの複数のパッチを接続することをさらに含む。量子バスは、デジタルキュービットの複数のパッチを接続し、デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信するように構成される。その意味で、方法１２００は、デジタルキュービットの複数のパッチを接続し、デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信するように量子バスを構成するステップをさらに含むことができる。

さらに、方法１２００は、１２０３で、複数のさらなるアレイを作成することを含む。これらのさらなるアレイは、第１のアレイと同じ数のパッチを有し、これは、さらなるアレイを追加しても、量子プロセッサの一次元にのみ影響することを意味する。言い換えれば、量子プロセッサの幅は、さらなるアレイが追加されても一定のままである。これは、すべてのキュービットの配線を可能にするため、製造を容易にする上で大きな利点である。アレイの数は、特定のアプリケーションに必要な誤り率に依存し得る。その意味で、幅を一定に保ちながら量子プロセッサ１００を長くすることによって、ほぼ任意の誤り率の減少を達成することができる。各アレイは独自の配線用に十分なスペースを提供するため、さらなるアレイを追加しても配線の問題が悪化することはない。

方法１２００の次のステップは、１２０４で、例えば、図１に示すメインバス１０４を延長することにより、複数のさらなるアレイを量子バスによって第１のアレイに接続することである。最後に、方法１２００は、１２０５で、制御回路を作成することを含む。制御回路は、バスによって接続された各パッチでの第１の誤り訂正方法によって量子プロセッサを制御する。これにより、デジタルキュービットの比較的高い誤り率が、各パッチの比較的低い誤り率に減少する。制御回路は、さらに、複数のパッチに対する第２の誤り訂正方法によって量子プロセッサを制御して、比較的低い誤り率を訂正する。制御回路は、ＥＳＲライン又は他の相互接続及び制御を含み得る。制御回路は、信号発生器又はドライバ、ならびに第１及び第２の誤り制御方法を実行するための制御パルスを計算する古典コンピュータをさらに含み得る。

量子プロセッサ１００は、シリコンで実装され得、ＡＲＭプロセッサコアなどの古典プロセッサと同じシリコンダイ上で実装され得ることに注意する。その意味で、量子プロセッサ１００は、拡張ハードウェア又はハードウェアアクセラレータを構成し、古典的な設定での複雑さのため、古典コンピュータが実行することが事実上不可能な計算を実行する。

結果
シミュレーションは、フラグキュービットベースのフォールトトレラントな実装を使用して、この基板に実装されたＳｔｅａｎｅコードで実行される。測定された誤り率の結果は、図１０のグラフに示される。Ｓｔｅａｎｅのこの実装の１レベル後の論理誤り率の推定は、以下のとおりである。

について、これは、単一層のＳｔｅａｎｅを
に与え、追加の２つの補助系のみを使用して一緒に連結された２層のＳｔｅａｎｅに
が与えられる。［［１５，７，３］］又はＬＤＰコードなどの他のコードを使用して、この段階からより低いオーバーヘッドを取得し得る。これは、結果の誤り率が、２０４８ビット数の因数分解を解くための上記の誤り率１０^－１５とほぼ同じであることを示す。

高度に非対称な低レベル表面コードによる格子幅のさらなる減少
上記の例のいくつかでは、表面コードは、幅２ｄ－１、深さ２ｄ－１のキュービットの正方形のパッチで定義され、ここで、ｄはコード自体の距離である。これらの例では、各次元は、ビットフリップ誤りと位相フリップ誤りを個別に訂正する役割を果たす。平面表面コードの論理誤りは、構成キュービットの物理誤りが格子を左から右又は上から下に横切るチェーンを作成するときに発生する。どのチェーンが論理ビット誤りを引き起こし、どのチェーンが論理位相誤りを引き起こすかは、格子内のスタビライザーの向きに関して定義される。

格子の水平次元の物理キュービットの数（２ｄ－１）は、正方平面コードの格子の垂直次元の数（２ｄ－１）と同じであるため、ビット及び位相誤りの誤り訂正能力は同一であり、ｄによって指定される。

ただし、他の例では、平面表面コードは、物理格子の次元が、現在、（Ｗ）ｉｄｔｈ×（Ｄ）ｅｐｔｈ（２ｄ＿ｘ－１）×（２ｄ＿ｚ－１）になるように、２つの新しい距離ｄ＿ｘとｄ＿ｚを選択することで非対称になる。ビットフリップを定義する論理チェーン演算子は、格子の幅にまたがっていると仮定される。非対称格子は、あるタイプの誤りに対して他のタイプよりも脆弱になる。ｄ＿ｘ＜ｄ＿ｚの場合、コードは論理ビットフリップを許容する能力が低く、逆にｄ＿ｘ＞ｄ＿ｚの場合、コードは位相誤りを許容する能力が低くなる。

図１３は、深さ１３、幅５の物理キュービットのアレイを含む、ｄ＿ｚ＝３及びｄ＿ｘ＝７を有する長方形の平面表面コードを示す。２つのタイプのスタビライザー演算子を抽出するために使用される量子回路も、それぞれ図１４と図１５に示される。これらの回路は、正方形平面表面コードの場合と同じである。

一例では、量子プロセッサは、図１３の場合、位相（Ｘ）フリップに対して最小量の誤り訂正を提供しながら、物理アレイの幅を最小化するように設計された長くて薄い長方形の表面コードを含む。他の次元は、１つのタイプの誤りを大幅に抑制するように設計される。図１３では、ビット（Ｚ）フリップを大幅に抑制するが、他の例では、表面コードが位相フリップを大幅に抑制する。このアーキテクチャで、キュービットの物理アレイの長さが制約ではないため、符号化されたパッチは、論理的に符号化されたレベルで非常に大きな誤差バイアスを作成するのに十分な大きいである非常に大きな値ｄ＿ｚを有することができる。

提案されたアーキテクチャは、非対称表面コード構造を使用して、論理層で人為的に誤差バイアスを作成し、アーキテクチャは、より単純な誤り訂正コード構造を使用してそれを利用する。各構成キュービットの物理誤り率は、表面コードのフォールトトレラントな閾値を下回っており、バランスが取れていると見なすことができる（物理Ｘ誤りは、物理Ｚ誤りと同様に発生する可能性がある）。論理キュービットの場合、論理Ｚ誤りは事実上存在せず、論理Ｘ誤りはわずかに抑制されただけである。これが完了すると、現在非常に支配的なＸ誤りを訂正するように設計された、論理表面コードの上に古典反復コードを効果的に連結することが可能になる。換言すれば、上述の第１の誤り訂正方法は、いま、非対称表面コードであり、第２の誤り訂正方法は反復コードである。

反復コードは、ビットフリップ誤り又は位相フリップ誤りのいずれかに対して訂正を行うことができる（ただし、同時に訂正することはできないため、反復コードは完全な量子コードではない）。このコードでは、論理
状態は、０状態が０位のＮ倍積に置き換えられ、１状態が１位のＮ倍積
に置き換えられるように符号化される。この符号化により、隣接するキュービットのペアのパリティを比較することで、論理状態のビットフリップを訂正することができる。長さがＮキュービットの反復コードの場合、誤り訂正距離もＮになる。これは、Ｎ／２の隣接ペアのパリティを調べることで、最大（Ｎ－１）／２の誤りを訂正できることを意味する。

反復コードの各論理キュービットの間で、キュービット（ｊ）と（ｊ＋１）の間のビット値を比較するために補助系が使用される。誤りが発生した場合、この測定されたパリティは奇数になる。

この隣接コードでは、反復コードのシンドローム抽出を非常に高速に実行し、反復コードのコード距離に関係なく一定時間で実行することができる。この高速なシンドローム抽出と高い距離は、コードの閾値が非常に高い（～５０％）ことを意味する。ただし、コードは両方のタイプの誤りを同時に訂正することはできない。他の古典コードを使用してもよい。

新しいマイクロアーキテクチャ構造は、これらの２つの独立した特性を利用して、フォールトトレラントな誤り訂正を効果的に実装できる非常に小さい、物理的に固定された幅のアレイを可能にする。

キュービットの物理層は、（ｄ＿ｘ＜＜ｄ＿ｚ）表面コードで符号化された長方形のパッチのコレクションに配置される。一例の技術では、実行可能な最小幅はｄ＿ｘ＝３であり、これは５個の物理キュービットの格子の物理幅に対応する。

アレイの長さは任意であると想定され、これらの長方形の表面平面コードパッチを、計算アルゴリズムによって必要な数だけ「符号化」することができる。

この表面コード層の上で、量子プロセッサは反復コードへの符号化を実行する。量子プロセッサが第２の層でフォールトトレラントな誤り訂正を実行するために、アレイの合計幅が２倍に拡張され、それにより、２つの平面表面コードが格子の垂直方向に配置される。これは、この第２の行又は平面表面コードを（下にある平面コード誤り訂正に関して）同一にし、長方形の表面コードの長い境界に沿って物理的に相互作用できるようにするために使用される。したがって、この例で使用される最小幅は５＋５＋１個の物理キュービットである。各長方形の平面表面コードの幅が５つの物理キュービットであり、追加の１つの物理キュービットが、２つの論理的に符号化されたブロック間のスペーサーとする。また、アレイ全体の幅は任意に長いと仮定される。

コードの最上層での誤り訂正は、平面表面コードパッチの一番上の行と２番目の補助的な行の間の一連のｌａｔｔｉｃｅ ｓｕｒｇｅｒｙを有効にした論理演算を使用する。この一連の動作を図１７に示す。

ステップ１では、反復コード内の長方形の論理キュービットのそれぞれが、行２のキュービットの物理空間に拡張される。これは単純に誤り訂正強度をｄ＿ｘ＝３からｄ＿ｘ＝６に２倍にする。

ステップ２で、量子プロセッサは、Ｌａｔｔｉｃｅ ｓｕｒｇｅｒｙ分割動作を実行し、動作により、それぞれが、今、ｄ＿ｘ＝３平面表面コードに縮小される２つの別個の長方形の表面コードパッチの間にもつれ状態が生成される。

ステップ３では、量子プロセッサは、幅に沿った補助キュービット間の動作をマージする。これで、データキュービットのペアワイズ論理Ｚパリティに関連する情報が記憶される。第２行の平面表面コードキュービットは、いま、反復コードのシンドローム情報を符号化する。

次に、ステップ４では、すべての物理構成キュービットを測定することにより、これらの補助平面表面コードキュービットのそれぞれを測定する。これらのパッチを測定すると、論理パリティＺ（ｊ）Ｚ（ｊ＋１）の古典シンドローム情報が得られる。

反復コードがすべてのペアワイズ演算の測定を使用するため、この第１のブロックは重複しないペアＺ（１）Ｚ（２）及びＺ（３）Ｚ（４）などを測定する。量子プロセッサは、いま、隣接する重複しない反復コードキュービットＺ（２）Ｚ（３）、Ｚ（４）Ｚ（５）などで一連の動作を再度繰り返す。以上により、反復コードのパーティチェックを完了する。

物理誤り率が表面コードのフォールトトレラントな閾値（約０．６％）を下回っている場合、下層の表面コード層は論理Ｚ誤り率＜＜１を生成するが、論理Ｘ誤り率はわずかに＞０．６％になる（非対称コードは、一方のタイプの量子誤りを効果的に排除するが、もう一方のタイプをわずかに増幅する）。

より高いレベルの反復コードの初期化は、すべての平面表面コードパッチを論理０状態に準備するだけである。これにより、反復コードレベルで論理０状態が自動的に作成される。

反復コード層は反復コードとして機能し、表面コード層から未訂正のままのＸ誤りを排除する。これにより、マイクロアーキテクチャに必要なアレイ全体の固定された小さな幅を維持しながら、最上位の論理層で両方のタイプの誤り（ＸとＺ）に対して効果的な量子誤り訂正が可能になる。

当業者であれば、本開示の広い一般的範囲から逸脱することなく、上述した実施形態に多くの変更及び／又は修正を加えることができることを理解するであろう。したがって、本実施形態は、すべての点で限定的ではなく例示的であると考えられる。

Claims (25)

1. 量子プロセッサであって、
   デジタルキュービットの複数のパッチと、
   前記デジタルキュービットの複数のパッチを接続し、前記デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信するように構成された、デジタルキュービットの量子バスとを含み、
   前記量子プロセッサは、前記デジタルキュービットの比較的高い誤り率を各パッチの比較的低い誤り率に低減するために、前記バスによって接続された前記パッチのそれぞれに対する第１の誤り訂正方法と、前記比較的低い誤り率を訂正するために、前記複数のパッチに対する第２の誤り訂正方法とによって制御される、量子プロセッサ。
2. 前記量子バスは一定幅のキュービットを有する、請求項１に記載の量子プロセッサ。
3. 前記複数のパッチは、それぞれが前記量子バスによって接続された複数のパッチの複数のアレイを形成する、請求項１または２に記載の量子プロセッサ。
4. 前記複数のアレイはリニアアレイである、請求項３に記載の量子プロセッサ。
5. 各リニアアレイが同じ幅を有する、請求項４に記載の量子プロセッサ。
6. 各リニアアレイは、前記複数のパッチのうちの１つ及び前記量子バスによって定義されるアレイ幅を有し、前記アレイ幅は１５又は２０である、請求項５に記載の量子プロセッサ。
7. 各リニアアレイが、前記複数のパッチのうちの複数と前記量子バスによって定義されるアレイ長を有し、前記アレイ長が１２０又は１６０である、請求項４から６のいずれか一項に記載の量子プロセッサ。
8. 前記複数のパッチの前記デジタルキュービットへの接続部を含む前記複数のパッチ間の領域をさらに含む、請求項１から７のいずれか一項に記載の量子プロセッサ。
9. 前記バスの前記デジタルキュービットは、前記第１の誤り訂正方法によって制御される、請求項１から８のいずれか一項に記載の量子プロセッサ。
10. 前記第１の誤り訂正方法は表面コードを含む、請求項１から９のいずれか一項に記載の量子プロセッサ。
11. 前記第２の誤り訂正方法はブロックコードを含む、請求項１から１０のいずれか一項に記載の量子プロセッサ。
12. 前記ブロックコードはＳｔｅａｎｅコードを含む、請求項１１に記載の量子プロセッサ。
13. 前記比較的低い誤り率は１０^－５未満である、請求項１から１２のいずれか一項に記載の量子プロセッサ。
14. 前記比較的低い誤り率は１０^－８よりも大きい、請求項１から１３のいずれか一項に記載の量子プロセッサ。
15. 前記比較的低い誤り率を訂正すると、訂正後の誤り率が１０^－９未満になる、請求項１から１４のいずれか一項に記載の量子プロセッサ。
16. 前記第１の誤り訂正方法及び前記第２の誤り訂正方法を実行する制御回路をさらに含む、請求項１から１５のいずれか一項に記載の量子プロセッサ。
17. 前記パッチは正方形である、請求項１から１６のいずれか一項に記載の量子プロセッサ。
18. 前記パッチは長方形であり、第１の次元に関連する第１のタイプの誤りの誤り率を、第２の次元に関連する第２のタイプの誤りの誤り率よりも大きく低減するために、前記第２の次元よりも大きい前記第１の次元を有する、請求項１から１６のいずれか一項に記載の量子プロセッサ。
19. 前記第１の誤り訂正方法は、前記第１のタイプの誤りの前記誤り率を、前記第２のタイプの誤りの前記誤り率よりも大きく低減するための非対称表面コードである、請求項１８に記載の量子プロセッサ。
20. 前記第２の誤り訂正方法は、前記第２のタイプの誤りの前記誤り率を低減する反復コードである、請求項１９に記載の量子プロセッサ。
21. 前記第２の誤り訂正方法は、前記第２のタイプの誤りのみの前記誤り率を低減する、請求項１８から２０のいずれか一項に記載の量子プロセッサ。
22. 前記第１のタイプの誤りは、ビットフリップ誤り及び位相フリップ誤りのうちの１つであり、前記第２のタイプの誤りは、ビットフリップ誤り及び位相フリップ誤りのうちの別の１つである、請求項１８から２１のいずれか一項に記載の量子プロセッサ。
23. 量子プロセッサを動作させる方法であって、前記量子プロセッサは、デジタルキュービットの複数のパッチと、前記デジタルキュービットの複数のパッチを接続し、前記デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信するように構成された、デジタルキュービットの量子バスとを含み、前記方法は、
    前記バスによって接続された前記パッチのそれぞれに対して第１の誤り訂正方法を適用して、前記デジタルキュービットの比較的高い誤り率を各パッチの比較的低い誤り率に低減することと、
    前記複数のパッチに対して第２の誤り訂正方法を適用して、前記比較的低い誤り率を訂正することとを含む、方法。
24. 量子プロセッサを製造する方法であって、
    デジタルキュービットの複数のパッチを作成して複数のパッチの第１のアレイを形成することと、
    前記デジタルキュービットの複数のパッチを接続し、前記デジタルキュービットのパッチ間の長距離相互作用を構成する量子情報を送信するように構成されたデジタルキュービットの量子バスによって、前記第１のアレイの前記複数のパッチを接続することと、
    前記第１のアレイと同じ数のパッチを有する複数のさらなるアレイを作成することと、
    前記量子バスによって前記複数のさらなるアレイを前記第１のアレイに接続することと、
    前記デジタルキュービットの比較的高い誤り率を各パッチの比較的低い誤り率に低減するために、前記バスによって接続された前記パッチのそれぞれに対する第１の誤り訂正方法と、前記比較的低い誤り率を訂正するために、前記複数のパッチに対する第２の誤り訂正方法とによって前記量子プロセッサを制御する制御回路を作成することとを含む、方法。
25. 前記複数のさらなるアレイの数は、前記比較的低い誤り率の訂正後の所望の誤り率に基づくものである、請求項２４に記載の方法。

Images