CN112734043B

CN112734043B - 一种基于深度学习的分段容错逻辑量子电路解码方法

Info

Publication number: CN112734043B
Application number: CN202110020207.5A
Authority: CN
Inventors: 杨国武; 林晨; 王刚; 张孟华; 孔令宇; 谈振伟
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2021-01-07
Filing date: 2021-01-07
Publication date: 2021-11-05
Anticipated expiration: 2041-01-07
Also published as: CN112734043A

Abstract

本发明涉及一种基于深度学习的分段容错逻辑量子电路解码方法，所述解码方法包括：S1、将逻辑电路

进行分段变体以满足容错性并得到对应容错变体线路

并收集其内部纠错模块产生的诊断数据；S2、根据所述诊断数据构建内置有多分类数据模型的高效解码器，根据所述解码器和诊断数据找出最终纠错过程的恢复算子。本发明首次考虑了纠错模块本身的故障对量子容错电路的影响，并利用机器学习预测模型有效判断该模块造成的误差扩散事件；解码器有效的利用了分段容错变体线路不同纠错子模块的关联特点，增强了基于分段容错策略的通用量子计算方案的实用性，而无需使用资源消耗过多的魔法态蒸馏过程。

Description

一种基于深度学习的分段容错逻辑量子电路解码方法

技术领域

本发明涉及量子计算技术领域，尤其涉及一种基于深度学习的分段容错逻辑量子电路解码方法。

背景技术

实用的量子计算机技术不仅仅只是储存量子信息，更重要的在于利用量子电路以操纵量子信息并实现相应的计算任务。而量子态信息往往因为退相干及环境噪声等问题存在极大的不稳定性，如何设计容错的量子逻辑电路结构使得量子计算过程中产生的误差能够被有效的控制，从而尽量减少误差扩散对计算结果的影响是非常具有挑战性的问题。

在容错量子电路设计中，纠错模块中解码器的设计是决定容错变体线路抗噪性能的关键，而这个解码过程可以通过经典计算机完成，从而启发一些研究者采用经典与量子混合的计算方法以改善量子计算的不稳定性。近年来一些前沿的研究开始将机器学习方法融入量子容错变体线路的设计中，以提升容错电路的抗噪声性能及稳定性。

在编码量子线路中植入优良的解码器会得到更高的抗噪声性能，可以容忍更大的噪声率，因此，设计有效的解码算法是一个有价值的问题；目前，一些研究中有通过基于深度神经网络设计了几种解码策略有效抑制量子线路的故障率；但是已有的几种量子神经网络解码算法适用场景仅局限于编码信息的存储，而不考虑量子线路在操作编码信息时的抗噪需求。此外，这些解码器也没有考虑编码线路纠错模块本身的故障所引起的错误，而这种故障引起的错误很容易引起误差扩散，导致逻辑线路所传输的逻辑量子信息发生改变，从而使得纠错机制失效。

发明内容

本发明的目的在于克服现有技术的缺点，提供了一种基于深度学习的分段容错逻辑量子电路解码方法，解决了现有技术中存在的问题。

本发明的目的通过以下技术方案来实现：一种基于深度学习的分段容错逻辑量子电路解码方法，所述解码方法包括：

S1、将逻辑电路

进行变体得到满足容错性的容错变体线路

并收集其内部纠错模块产生的诊断数据；

S2、根据所述诊断数据构建内置有多分类数据模型的高效解码器，根据所述解码器和诊断数据找出最终纠错过程的恢复算子。

所述将逻辑电路

进行变体得到满足容错性的容错变体线路

包括：

将逻辑电路

分为r个分段，得到

对每个分段子线路之间设计一个纠错模块，使得逻辑电路

进行变体后得到满足容错性的容错电路

所述根据所述诊断数据构建内置有多分类数据模型的高效解码器，根据所述解码器和诊断数据找出最终纠错过程的恢复算子包括：

采用编码信息位为l的纠错码来保护信息的逻辑电路的纠错过程中的恢复算子

其中，s_r为纠错模块ε_r所产生的诊断测量数据；

令s＝s₁×…×s_r，

其中，X₁为作用与单个逻辑信息位的逻辑Pauli X算子，而Z₁为逻辑Pauli Z算子，且

引入函数g_X与g_Z，使得

定义数据集

其中，s为诊断数据，l∈L为逻辑量子态可能发生的逻辑误差类别；k个不同类别使用one-hot编码标签方式，以诊断数据作为训练集进行训练得到函数g_X与g_Z的具体参数；

采用编码信息位为k的纠错码来保护信息的逻辑电路的最终纠错过程中的恢复算子

如何使得逻辑电路

成为一个满足分段容错的线路变体

并解释诊断数据是如何从分段线路

中生成的，具体如下：

对于逻辑电路

的分段容错变体

其参数r表示使得

满足最低容错性所需要的最小划分数，这个参数一般通过启发式搜索算法可以得到，而在不同子电路之间，中间层纠错过程ε_i实施步骤如下：

A1、准备好事先制备的通过验证的辅助量子态，并利用该辅助量子态通过容错稳定子测量提取编码信息态相对于该稳定子的特征值；

A2、测量辅助量子态，并将测量结果保留；

A3、根据纠错过程中所需要测量的稳定子数目d，重复A1-A2步骤d次，最终得到一个维数为d的诊断向量s_i；对于

而言，当其施加完成后，最终获得了一系列诊断向量数据，将其组合成为一个向量s＝s₁×…×s_r，并将其用于最终解码过程的恢复算子

的模型函数之中，从而可以通过机器学习训练以找出对应的预测函数g_X与g_Z。

通过机器学习模型以寻找模型函数的具体参数的步骤包括：

使用神经网络来近似模型函数g_X与g_Z，以g_X为例，记其对应近似神经网络参数为ω，同时设置目标函数为

并利用训练数据优化该目标函数以寻找到最优近似神经网络的参数，其中，目标函数为：

为一个二元标量，其内涵意义为，如果诊断数据s属于第j类，则该标量值为1，否则为0；M为该神经网络的层数，而

为模型函数预测诊断数据s属于第j类的概率；

将数据s作为网络的输入数据发送到数个隐藏层，隐藏层函数为：H_m＝f(ω^(m-1)H_m-1+b^(m-1)),m＝1,…,M，将线性整流函数ReLU作为隐藏层函数中的激活函数f，即f(x)＝max{0,x}；

然后将最后一个隐藏层的输出传递到Softmax层，以计算s属于第j个类别的概率，记

并通过

计算得到该概率向量，其中V＝(V₁,…,V_k)＝ω^(M)H_M+b^(M)；

最后通过标签向量计算公式计算得出s对应于每个类别的概率预测类标签向量

其中，标签向量计算公式为：

本发明具有以下优点：一种基于深度学习的分段容错逻辑量子电路解码方法，首次考虑了纠错模块本身的故障对量子容错电路的影响，并利用机器学习预测模型有效判断该模块造成的误差扩散事件；解码器有效的利用了分段容错变体线路不同纠错子模块的关联特点，增强了基于分段容错策略的通用量子计算方案的实用性，而无需使用资源消耗过多的魔法态蒸馏过程。此外，本发明所设计解码器无需事先了解具体误差模型的参数，故针对当前有噪量子计算平台，具有噪声自适应特性。

附图说明

图1为本发明的流程示意图；

图2为本发明的网络结构图；

图3为解码器的编码转换线路的逻辑误差率拟合曲线对比图；

图4为7量子比特编码至15量子比特编码的3-分段容错转换线路

示意图；

图5为15量子比特编码至7量子比特编码的3-分段容错转换线路

示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下结合附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的保护范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。下面结合附图对本发明做进一步的描述。

如图1所示，本发明涉及一种基于深度学习的分段容错逻辑量子电路解码方法，与逻辑量子电路横向容错结构不同，非横向逻辑电路具有更长的线路深度，并且保护该电路的编码也将在该线路逐步实施的过程当中，在多个编码之间切换。而大多数对编码信息进行操作的量子电路都只有非横向容错结构。

另一方面，在非横向逻辑电路的逐步施加过程中，如果每一层电路施加结束后对应的编码的性能足够高，或者本发明在不同编码之间设计了合适的纠错模块，使得某些扩散后形成的高权重误差可以被这些纠错模块通过稳定子测量进行标记，从而在线路施加结束后的最后一个纠错模块中统一进行纠正，那么整个电路就被称作是满足分段容错结构的。

实际上，具备分段容错结构量子逻辑电路能够实现某些非Clifford逻辑量子门，这些逻辑量子门与横向结构的一些逻辑量子门能够实现通用量子门库，从而可以对编码信息进行任意操作。这启发本发明采用基于经典算法的解码器对具有分段容错结构的量子逻辑电路的解码器进行优化改进，从而提升编码信息在被操作时的抗噪性能；其具体包括以下内容：

首先，对于一个逻辑电路

本发明可以将其分为r个分段：

其中参数r表示能够使得电路

满足分段容错特性的最少分段数目。更为具体的说，若一个线路是r-分段容错的，当且仅当本发明能够对每个分段子线路之间设计合适的纠错模块，使得下述电路

的变体

满足容错性：

实际上，本发明称上述变体线路

满足容错性，如果每个分段子模块

是容错的。

接下来，本发明考虑r-分段容错变体线路

的结构特性，通过利用各个子纠错模块ε_i产生的稳定子测量数据，构建一种内置有监督多分类数据模型的高效解码器。

在一个纠错模块中，所谓解码，即为根据检错线路所产生的稳定子测量数据推断此时被检测逻辑态中发生的是何种误差。本发明令E为检错前逻辑态中存在的误差，那么，解码过程即为根据诊断测量数据s找出对应的恢复算子：

使得R_sE∈S，其中S为该逻辑电路所对应量子纠错码的稳定子群，算子

算子

其中G_n为n位量子比特Pauli群，N(S)为群S所对应的正规子群，

为纠错码对应的逻辑算子。

采用了误差独立发生假设的解码算法可以根据诊断数据s快速找到对应的算子

与

但基于这种算法的解码器很难适用于较大规模的量子线路，且随着纠错码的保护能力提升，这种解码器的复杂性会呈指数级提高。另外，这种解码器无法根据s推断出逻辑态中是否发生了逻辑误差

从而无法预测量子操作线路中是否已经发生了误差扩散。

事实上，r-分段容错变体线路

中，不同子纠错模块ε_i产生的诊断测量数据存在关联特性，且通过比较这些子模块中的诊断数据，本发明可以追踪并有效推测逻辑态中可能发生的逻辑误差。本发明首先给出采用编码信息位为1的纠错码来保护信息的逻辑电路的最终纠错过程中的恢复算子：

其中，s_r为子纠错模块ε_r所产生的诊断测量数据，且本发明令s＝s₁×…×s_r，此时逻辑算子在不考虑相位因子的前提下满足

更进一步，本发明引入两个函数g_X与g_Z，使得

基于本发明上述设计的恢复算子结构，相对于已有技术大幅简化了利用神经网络进行误差推断的过程，即，保留基于误差独立性的最小权重解码算法，而不是完全用神经网络模型取而代之，同时添加基于神经网络的分类算法推断纠错恢复过程是否造成了误差扩散。上述解码过程中的逻辑误差推断部分实际构成了一个有监督多分类问题。

实际上，本发明首先定义数据集

数据集D中的任意元素均可表示为下述向量：

(s,l)

其中s为诊断数据，l为逻辑量子态可能发生的逻辑误差类别，即可以属于下述四个类别

{I,X,Y,Z}

本发明为k个不同类别使用one-hot编码标签方式，即l∈L＝{l：l∈{0,1}^k,1^Tl＝1}。由本发明所设计的恢复算子

的具体形式，本发明需要以诊断数据作为训练集，并选取神经网络方法进行训练以寻找模型函数g_X与g_Z的具体参数。

下面阐述如何通过机器学习模型以寻找模型函数的具体参数：

本发明使用神经网络来近似模型函数g_X与g_Z。不失一般性，本发明以g_X为例，记其对应近似神经网络参数为ω，并同时设置目标函数为

并利用训练数据优化该目标函数以寻找到最优近似神经网络的参数。更具体的，目标函数可以写为下述形式：

其中

为模型函数预测诊断数据s属于第j类的概率。

本发明的网络结构如图2所示，下面继续阐述如何通过上述网络结构计算得到诊断数据s对应的逻辑误差类别。首先将数据s作为网络的输入数据发送到数个隐藏层，并给出隐藏层函数如下：

H_m＝f(ω^(m-1)H_m-1+b^(m-1)),m＝1,…,M

这里本发明将线性整流函数ReLU作为上式中的激活函数f，即f(x)＝max{0,x}。

然后，本发明将最后一个隐藏层的输出传递到Softmax层，以计算s属于第j个类别的概率。本发明记

并通过以下方式计算得到该概率向量：

其中V＝(V₁,…,V_k)＝ω^(M)H_M+b^(M)。

最后，本发明通过下式计算得出s对应于每个类别的概率预测类标签向量

另一方面，由于减少经验误差通常会使模型过拟合训练数据，并得到更复杂的模型函数。这种情况将极大地破坏模型的泛化能力，并导致额外的训练时间消耗。因此，通常有必要在目标函数中添加额外的项以减少模型的结构误差，该项也称为正则化项。常用的正则化方法是L1正则化和L2正则化。在这里，本发明在等式中使用L2正则化，这可以限制模型函数的参数ω以降低模型的复杂性。另外，本发明还引入了一个超参数λ来平衡损失函数和正则化项。

本发明其次给出采用编码信息位为k的纠错码来保护信息的逻辑电路的最终纠错过程中的恢复算子：

如图3所示，图中圆点为使用本发明解码器设计的2-分段容错编码转换线路逻辑误差率。(a)编码转换线路

的逻辑Z误差率比较；(b)编码转换线路

的总逻辑误差率比较；(c)编码转换线路

的逻辑Z误差率比较；(d)编码转换线路

的总逻辑误差率比较；

如图4和图5所示，本发明使用分段容错量子电路结构设计两个3-分段容错转换电路

和

用于Steane[[7；1；3]]编码与Reed Muller[[15；1；3]]编码的编码信息交换。在中间层纠错模块ε₁与ε₂使用shor的cat state方法进行诊断数据的提取，在最终纠错过程ε₃中采用Steane方法进行诊断数据的提取。下面以

为例，描述该分段容错变体线路的诊断数据生成方式，以及其对应的训练集组成形式。

步骤1：在有噪环境中制备初始输入7量子比特编码态并执行前置纠错模块，收集由前置纠错产生的诊断数据，记作s_LEC，且该数据维数为20。

步骤2：继续对前置纠错的输出逻辑态施加分段容错变体线路

并收集中间层纠错模块ε₁与ε₂的诊断数据s₁与s₂，每个诊断数据的维数均为8。

步骤3：最后施加最终纠错过程ε₃，其中，在该过程的检错流程中，本发明得到诊断数据s₃，其维数为14.

步骤4：最后执行以逻辑Pauli算子作为基地的测量，判断最终逻辑态在施加完部分恢复算子

之后是否发生逻辑误差，并将发生的逻辑误差记作该组数据s＝s_LEC×s₁×s₂×s₃对应的标签。

针对前置纠错模块及子纠错模块ε₁，ε₂与ε₃，本发明逐一描述其诊断数据提取的相关步骤：

1、前置纠错模块

(1)如图4所示，在有噪环境中施加Steane’s 7量子比特编码线路得到

而后对其进行容错稳定子测量，被测稳定子为：

H₁＝X₀X₂X₄X₆,H₂＝X₁X₂X₅X₆,H₃＝X₃X₄X₅X₆；

H₄＝Z₀Z₂Z₄Z₆,H₅＝Z₁Z₂Z₅Z₆,H₆＝Z₃Z₄Z₅Z₆；

本发明用Steane方法容错的测量上述六个稳定子，并得到一个维数为6的属于二元域的向量；

(2)针对辅助态

由于其对应稳定子与

相同，在进行前置纠错的稳定子测量后也得到一个维数为6的属于二元域的向量，在此过程中本发明同样采用Steane方法；

(3)最后，在结合辅助态

与

成为一个总的量子系统后，其对应的稳定子如下：

U₁＝X₇X₈X₉X₁₀X₁₁X₁₂X₁₃X₁₄

U₂＝X₃X₄X₅X₆X₁₁X₁₂X₁₃X₁₄

U₃＝X₁X₂X₅X₆X₉X₁₀X₁₃X₁₄

U₄＝X₀X₂X₄X₆X₈X₁₀X₁₂X₁₄

U₅＝Z₇Z₈Z₉Z₁₀Z₁₁Z₁₂Z₁₃Z₁₄

U₆＝Z₃Z₄Z₅Z₆Z₁₁Z₁₂Z₁₃Z₁₄

U₇＝Z₁Z₂Z₅Z₆Z₉Z₁₀Z₁₃Z₁₄

U₈＝Z₀Z₂Z₄Z₆Z₈Z₁₀Z₁₂Z₁₄

本发明用Shor方法容错的测量上述八个稳定子，并得到一个维数为8的属于二元域的向量；

(4)结合上述测量结果，将其组合起来，成为前置纠错诊断数据s_LEC，且维数为20。

2、子纠错模块ε₁与ε₂

同样的，针对每个纠错模块，采用shor方法容错测量U₁至U₈八个稳定子，分别得到维数为8的二元域诊断向量s₁与s₂

3、最终纠错模块ε₃

最后，转换线路结束得到一个Reed-Muller 15量子比特编码态

由于该编码对应稳定子群生成元共有14个，那么在该纠错模块中，本发明采用Steane方法，对这些稳定子进行容错测量，并最终获得一个14维的诊断数据s₃

通过上述步骤，得到训练数据集

而上述有噪环境中误差模型的具体形式是任意的，在该例中，本发明采用了退极化噪声我查模型。最后，本发明对于

的解码器参数训练细节给出说明，例如对于模型函数g_X的训练，根据前述训练数据的维数，本发明构造了输入数据维数为50，隐藏层数为4，且每一隐藏层节点数为256,512,1024与256。本发明设置batchsize为30，学习率为1e-4，并通过pytorch平台训练该模型，并通过图2.给出基于本发明解码器的线路

与

的逻辑误差率。

以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。