JP3585113B2 - 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 - Google Patents
電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 Download PDFInfo
- Publication number
- JP3585113B2 JP3585113B2 JP2000189843A JP2000189843A JP3585113B2 JP 3585113 B2 JP3585113 B2 JP 3585113B2 JP 2000189843 A JP2000189843 A JP 2000189843A JP 2000189843 A JP2000189843 A JP 2000189843A JP 3585113 B2 JP3585113 B2 JP 3585113B2
- Authority
- JP
- Japan
- Prior art keywords
- current source
- source cell
- current
- matrix
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体基板上に集積回路として形成する複数の電流源セルの配置構造及び電流源セルの選択方法に係り、特に、電流加算型ＤＡ変換器の信号歪みを最小化するのに好適な電流源セル配置構造、電流源選択方法及び電流加算型ＤＡ変換器に関する。
【０００２】
【従来の技術】
携帯電話機など多くの電子機器では、デジタル信号をアナログ信号に変換する電流加算型ＤＡ変換器が使用されている。この電流加算型ＤＡ変換器は、その微分非直線性誤差等が大きいと変換後のアナログ信号が歪んでしまう。
【０００３】
図１０は、電流加算型ＤＡ変換器の従来の電流源セル配置を示すレイアウト図である。ＬＳＩ等に搭載される電流加算型ＤＡ変換器は、多数の電流源セルをマトリクス状に配置することで製造される。図１０は、１６行×１５列＝２４０個の電流源セル１を並べ、１列１６個の電流源セルを１単位とし、この単位を１５列持つことで、８ビットＤＡ変換器の上位４ビットのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ
ｂｉｔｓ）を表現する構成を示している。
【０００４】
なお、以下の電流源セルマトリクスの説明において、（ａ，ｂ）と標記したときは数字ａがマトリクスの「行番号」を表し、数字ｂがマトリクスの「列番号」を表すものとし、特に別段の断りが無い限り、この標記で図示及び説明を行う。
【０００５】
このような構成の従来の電流源セルマトリクスをＤＡ変換器として動作させる場合、次のようにして行う。例えば、ＭＳＢセルの１単位を１６個の電流源セルの電流量で表現すると仮定すると、ＭＳＢの“２”は３２個の電流源セルを選択すればよい。同様に、ＭＳＢの“Ｎ”を表現するには、１６×Ｎの個数の電流源セルを選択する。
【０００６】
このとき、従来の電流源セル配置のレイアウトによると、例えば、縦の一列を選択して１６個の電流源セルを電気的に接続する。例えば、（１，１）〜（１６，１）を選択してＭＳＢの１単位とし、この１単位の合計の電流値をＭＣＥＬＬ１の信号出力とする。次に（１，２）〜（１６、２）を選択してＭＳＢの１単位とし、この１単位の合計の電流値をＭＣＥＬＬ２の信号出力とする。同様に、（１，１５）〜（１６，１５）まで縦に接続することで、ＭＳＢを１５単位形成し、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５の信号を得る。このように、従来は、ＭＳＢの１単位の接続を簡略化するために、加算する電流源セルを一方向（列方向）に配置している。
【０００７】
【発明が解決しようとする課題】
図１０に示す電流源セル１の配置レイアウトは、各電流源セルの能力が同一であることを前提としており、各電流源セルの能力にバラツキがあると、各ＭＣＥＬＬ１〜１５からの出力信号にこの能力のバラツキが反映してしまい、ＤＡ変換器の出力信号に歪みが生じてしまう。
【０００８】
この各電流源セルの能力のバラツキは、ランダムなバラツキというよりは、ある一定の傾向を持ったバラツキとなる。それは、ＬＳＩの製造プロセスに起因するためと考えられ、例えば図１１の各セル中に数字を記載したように、左上隅の（１，１）の電流源セルの電流能力の重みを“１”としたとき、縦方向に進むに従ってその能力が２％づつ増加し、横方向に３％づつ電流能力が増加するというような一定傾向のバラツキとなる。
【０００９】
このような電流源セルマトリクスにおいて、縦１６個の電流源セルの出力を電気的に接続した場合の合計の値は、各ＭＳＢセル４において、一番小さいＭＣＥＬＬ１で“１７．２４”となり、一番大きいＭＣＥＬＬ１５で“２３．５４”となる。
【００１０】
このように、ＤＡ変換器をＬＳＩ化した際のプロセスバラツキにより、電流源セルマトリクスの両端において、構成要素である各電流源の電流値が大きく異なってしまい、線形性が得られないという問題点が生じる。特に電流値で出力値を制御する電流加算型ＤＡ変換器においては、その線形特性である微分直線性誤差（ＤＮＬ）や非直線性誤差（ＩＮＬ）が劣化してしまう。
【００１１】
上述した従来例では、ＤＡ変換器について述べたが、半導体集積回路上に複数の定電流源を製造した場合にも、同じ問題が生じる。半導体集積回路上に定電流源を設ける場合、１個の電流源セルだけで必要な出力電流を得ることができないため、複数の電流源セルの出力を並列接続することで、所定出力の定電流源としている。しかし、図１０に示すように多数の電流源セルを設け、これらの内の所定数個づつの出力電流を加算して複数の同一出力の定電流源を製造しようとしても、各定電流源の出力を同一にするのが難しくバラツキが生じてしまう。
【００１２】
本発明は、上述した問題を解決するためになされたもので、プロセスバラツキによる電流源の電流値の誤差を電流源セルの配置レイアウトを工夫することにより低減し、電流源の線形性を向上させその特性を改善する電流源セル配置構造、電流源セル選択方法及び電流加算型ＤＡ変換器を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記問題を解決するため、本発明の電流源セル配置構造は、それぞれ所定電流量を有する複数の電流源セル（電流源セル1）がマトリクス配列された電流源セルマトリクスの各電流源セルを複数組み合わせて所要電流量を有する定電流源（ＭＣＥＬＬ１〜ＭＣＥＬＬ１５）を構成する電流源セル選択構造において、前記電流源セルマトリクスがマトリクス配列の中心に対してリング状に配置される４つのブロック（図５、図７：Ａブロック２、Ｂブロック３、Ｃブロック５、Ｄブロック６：Ａブロック２、Ｂブロック３、Ｃブロック５、Ｄブロック６）に分割され、かつ隣接するブロックのマトリクスが転置関係にあり、前記定電流源が各ブロックからそれぞれ行方向若しくは列方向に選択された等数の電流源セルの組合せからなることを特徴とする。
【００１７】
本発明の電流源セル選択方法は、それぞれ所定電流量を有する複数の電流源セル（電流源セル１）がマトリクス配列された電流源セルマトリクスの各電流源セルを複数組み合わせて所要電流量を有する定電流源（ＭＣＥＬＬ１〜ＭＣＥＬＬ１５）を構成する電流源セル選択方法において、前記電流源セルマトリクスをマトリクス配列の中心に対してリング状に配置し、かつ隣接するブロックが転置関係にある４つのブロック（図５、図７：Ａブロック２、Ｂブロック３、Ｃブロック５、Ｄブロック６：Ａブロック２、Ｂブロック３、Ｃブロック５、Ｄブロック６）に分割し、前記定電流源を各ブロックからそれぞれ行方向若しくは列方向に等数の電流源セルを選択して組合せることを特徴とする
【００２１】
本発明のＤＡ変換器は、本発明の電流源セル配置構造による電流源セルマトリクスを有し、前記定電流源がデジタル入力（ＤＡ変換入力データ）の上位ビットを表すＭＳＢの１単位を構成し、前記デジタル入力のデコード値（デコード８の出力）に対応して選択された複数の定電流源の電流値を加算してアナログ出力（スイッチＳＷ７の出力（ＤＡ変換出力データ））を得ることを特徴とする。または、本発明の電流源セル選択方法による電流源セルマトリクスを有し、前記定電流源がデジタル入力（ＤＡ変換入力データ）の上位ビットを表すＭＳＢの１単位を構成し、前記デジタル入力のデコード値（デコード８の出力）に対応して選択された複数の定電流源の電流値を加算してアナログ出力（スイッチＳＷ７の出力（ＤＡ変換出力データ））を得ることを特徴とする（第5の実施の形態（図９））。
【００２２】
本発明のＤＡ変換器において、前記デジタル入力の下位ビットを表すＬＳＢを前記電流源セルの少なくとも１つで構成したことを特徴とする（第4の実施の形態（図８））。
【００２３】
本発明の電流源セル配置構造及び電流源セル選択方法によれば、各電流源セルの能力に製造バラツキが生じても対称位置にある電流源セルの能力を加算するためバラツキがキャンセルされ、各定電流源の出力は精度良く一定値になる。
【００２４】
また、上記定電流源で電流加算型ＤＡ変換器を構成した場合、線形特性である微分直線性誤差（ＤＮＬ）や非直線性誤差（ＩＮＬ）の劣化が小さくなり、高精度のＤＡ変換性能が得られる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施の形態に係る電流源セル配置構造を示す図である。例えば、８ビットの電流加算型ＤＡ変換器の上位４ビットを表現した場合の電流源セルマトリクスの配置図である。図１において、８行１５列の１２０個の電流源セル１のＡブロック２と、８行１５列の１２０個の電流源セル１のＢブロック３とが半導体基板上に設けられ、全体で１６行１５列の２４０個の電流源セルが設けられる。
【００２６】
図１の各電流源セル１内には、上段と下段を示すサフィックスとして、上段のＡブロックには「Ａ」を、下段のＢブロックには「Ｂ」を付けている。またサフィックスの前の数字は、行を表わし、後の数字は列を表すのは前述した通りである。
【００２７】
ＭＳＢの“１”を１６個の電流源セルの電流量で表現すると仮定すると、ＭＳＢの“２”は３２個の電流源セルを選択すればよい。同様に、ＭＳＢの“Ｎ”を表現するには、１６דＮ”の個数の電流源セルを選択する。このとき、Ａブロック２とＢブロック３に上下２分割した電流源セルマトリクスの配置方法では、その上下のブロックから各々、マトリクスの中心に対し点対称の１列を選択し、その列を電気的に接続して、ＭＳＢの１単位を構成する。
【００２８】
例えば、Ａ（１，１）〜Ａ（８，１）の８個の電流源セルと、マトリクスの中心に対して対称の列をＢブロックから選択し、Ｂ（１，１５）〜Ｂ（８，１５）の８個の電流源セルとを接続し、この１６個の電流源セルをＭＳＢの１単位とし、各セルの出力電流の合計をＭＣＥＬＬ１５として出力する。
【００２９】
同様に、Ａ（１，２）〜Ａ（８，２）とＢ（１，１４）〜Ｂ（８，１４）の計１６個の電流源セルの出力を電気的に接続してＭＳＢの１単位とし、これをＭＣＥＬＬ１４として出力する。同様の接続を続け、最後に、Ａ（１，１５）〜Ａ（８，１５）とＢ（１，１）〜Ｂ（８，１）の計１６個の電流源セルを電気的に接続することで、合計１５個のＭＳＢの１単位を形成することができ、出力としてＭＣＥＬＬ１〜ＭＣＥＬＬ１５の出力を得る。ここで、４ビットデータを１０進数にデコードし、デコードされた値と同一数分、前記の接続方法で形成したＭＳＢの１単位を選択すれば、４ビットのデータに応じた電流量を電流源セルマトリクスから得ることができる。
【００３０】
図２は、図１に示す電流源セルマトリクスの配置構造において、製造プロセスのバラツキが相殺されることを示す図である。図１１における場合と同様に、左上段隅の電流源セルの重み付けを“１”とし、縦（行）方向に２％ずつ電流能力が増加し、横（列）方向に３％ずつ電流が増加するプロセスバラツキが生じていたと仮定する。この場合の各電流源セルの電流量を図中の各セル内に記載してある。Ａブロック２とＢブロック３を結ぶ線は、ＭＣＥＬＬ１５が選択された場合の状態を示しており、その際の選択された電流源セルの電流量の総和を各ＭＣＥＬＬ欄４に示している。
【００３１】
Ａブロック２とＢブロック３の中から対称位置にある電流源セルの組を選択することにより、縦方向のバラツキは各ＭＳＢ単位毎に同一となり、縦（行）方向のバラツキは相殺され、また、横（列）方向のバラツキも相殺される。このため、図２の欄４に示されるように、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５の各値は、この例では高精度に“２１．７６”という同一の値になる。
【００３２】
ＤＡ変換器では、ＭＳＢをデコードした１０進数の“Ｎ”の値に対する出力が、１０進数の“１”の値に対する出力のＮ倍でないと、これが信号歪みの原因となる。図１１の従来例では、１０進数“Ｎ”の出力であるＭＣＥＬＬ１＋ＭＣＥＬＬ２＋，…＋ＭＣＥＬＬ“Ｎ”は、１０進数“１”の出力であるＭＣＥＬＬ１の“Ｎ”倍にはなっていない。これは製造プロセスのバラツキによる。しかし、第１の実施の形態では、高精度にＮ倍となり、線形性を保つことができる。
【００３３】
この様に、１種類または数種類の電流源セルを複数用い、各電流源セルを複数の「行」「列」にマトリクスアレー状に配置することで電流源セルマトリクスを構成し、所定数個の電流源セルの出力を接続することで上位ビットを表わすＭＳＢセル１単位とし、このＭＳＢセルを複数単位設け、更に、前記電流源セルマトリクスを上下に２分割し、その上下のブロックから各々、マトリクスの中心に対し点対称の１列を選択し、選択した各列の電流源セルを電気的に接続して前記ＭＳＢの１単位としたので、電流源セルの電流値が一定傾斜でばらついた場合にも、各行から一個ずつ電流源セルを選択することにより縦（行）方向の傾斜のバラツキがキャンセルされ、横（列）方向の傾斜のバラツキもマトリクスの中心に対して点対称に上下のブロックから選択することによりキャンセルされる。
【００３４】
すなわち、各行からそれぞれ１個の電流源セルを選択することにより、縦（行）方向のバラツキは各ＭＳＢ単位で同一になり縦（行）方向のバラツキは相殺され、一方、横（列）方向のバラツキは、マトリクスの中心に対して対称な列を選択することで相殺することができ、プロセスバラツキの影響を低減する優れた電流源セル配置構造を実現することができる。
【００３５】
なお、第１の実施の形態では、行方向を２分割（１列１６行を８行づつ）したが、当然に、列方向を２分割（１６行１列を８列づつ）しても同様の効果が得られる。また、２分割で説明したが、当然に２のｎ倍の分割を行い、同様の組み合わせを行っても同様の効果が得られる。さらに、電流源セルマトリクスの中心に対して対称の列を選択するとしたが、不使用のノンアクティブな電流源セル列を電流源セルマトリクスの左側、あるいは右側、または両側に配置しても、使用するアクティブな電流源セル列の中心を、選択する中心にずらして対称に選択しても問題はない。さらにまた、同様に不使用の電流源セル列を中心に配置しても同様の効果が得られる。
【００３６】
（第２の実施形態）
図３は、本発明の第２の実施の形態に係る電流源セル配置構造を示す図である。第２の実施の形態では、４行３０列で構成した電流源セル１のブロックを２つ用い、Ａブロック２とＢブロック３とから、所要電流を得る構成としている。すなわち、上下に２分割された電流源セルマトリクスにおいて、その上下のブロックから各々、マトリクスの中心に対し線対称の２列を選択し、その２列を電気的に接続してＭＳＢの１単位を構成する。
【００３７】
例えば、Ａブロックにおいて、Ａ（１，１）〜Ａ（４，１）と、これと線対称な位置に存在するＡ（１，３０）〜Ａ（４，３０）の計８個の電流源セルを選択し、Ｂブロックからも同様に、Ｂ（１，１）〜Ｂ（４，１）と、これとマトリクス中心に対し線対称な位置に存在するＢ（１，３０）〜Ｂ（４，３０）の計８個の電流源セルを選択し、選択した合計１６個の電流源セルを電気的に接続してＭＳＢの１単位とし、ＭＣＥＬＬ１の出力とする。
【００３８】
同様に、Ａ（１，２）〜Ａ（４，２）とＡ（１，２９）〜Ａ（４，２９）、及びＢ（１，２）〜Ｂ（４，２）とＢ（１、２９）〜Ｂ（４、２９）の計１６個の電流源セルを電気的に接続しＭＳＢの１単位とし、これをＭＣＥＬＬ２の出力とする。同様の接続を継続し、最後にＡ（１，１５）〜Ａ（４，１５）とＡ（１，１６）〜Ａ（４，１６）、Ｂ（１，１５）〜Ｂ（４，１５）とＢ（１，１６）〜Ｂ（４，１６）の計１６個の電流源セルを電気的に接続することで、合計１５個のＭＳＢの１単位が形成され、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５の出力を得る。
【００３９】
図４は、前述と同様に、製造バラツキによって縦（行）方向に２％、横（列）方向に３％のバラツキが生じたときの各電流源セルの電流能力値と各ＭＳＢ単位毎の出力値とを示す図である。第２の実施の形態でも、製造プロセスにより各電流セルの能力にバラツキが生じても、そのバラツキを相殺することで、第１の実施の形態と同様に、各ＭＳＢ端子毎の出力を高精度に一致させることが可能となる。
【００４０】
この様に、電流源セルマトリクスにおいて、マトリクスの列を上下に２分割し、上下のブロックから各々、行の中心に対し線対称の２列を選択し、その列を電気的に接続してＭＳＢの１単位とし、このＭＳＢを複数設けたので、各電流源セルの電流値が一定傾斜でばらついた際に、各行からそれぞれ一個ずつ電流源セルを選択することにより縦（行）方向の傾斜のバラツキがキャンセルされ、横（列）方の傾斜のバラツキもマトリクスの中心に対して線対称に２列ずつ上下のブロックから選択することによりキャンセルされる。すなわち、縦（行）方向のバラツキは各ＭＳＢで同一になり縦方向のバラツキは相殺され、一方、横（列）方向のバラツキは、マトリクスの中心に対して対称な列を選択することで相殺され、プロセスバラツキの影響を低減する優れた電流源セル配置構造を実現することができる。
【００４１】
なお、第２の実施の形態でも行方向を２分割したが、第１の実施の形態と同様に、当然、列方向を２分割しても同様の効果が得られる。また、当然２のｎ倍の分割を行い、同様の組み合わせを採用することで、同様の効果が得られる。さらに、電流源セルマトリクスの中心に対し点対称の位置に存在する列を選択したが、不使用の電流源セル列を電流源セルマトリクスの左側あるいは右側または両側に配置しても、また、使用する電流源セル列の中心点を、選択する中心点にずらして対称の列を選択しても問題はない。また、同様に、不使用の電流源セル列を中心に配置しても同様の効果が得られる。
【００４２】
さらにまた、第２の実施の形態では、電流源セルの選択例としてＡブロックの列のペアとＢブロックの列のペアを同一にしたが、ＡブロックとＢブロックで選択する列のペアは任意であって良い。また、各ブロックで２列を選択したが、マトリクスの中心に対称な複数の列を同時に選択しても同様の効果が得られる。
【００４３】
（第３の実施の形態）
図５は、本発明の第３の実施の形態に係るに係る電流源セル配置構造を示す図である。第３の実施の形態では、例えば、電流源セルマトリクス全体を、８行４列で構成したブロック２個と、４行８列で構成したブロック２個を用い、各ブロックを、中心に設けた４行４列のノンアクティブ（不使用）とする電流源セルの回りに配置している。図示例では、不使用とする４行４列のブロック回りに、８行４列のＡブロック２、４行８列のＢブロック３、８行４列のＣブロック５、４行８列のＤブロック６の順に４つのブロックをドーナツ状（リング状）に配置している。
【００４４】
そして、例えば、Ａブロックからは、Ａブロックの上の行から順に４個づつの電流源セルを取り出し、Ｂブロックからは、Ｂブロックの左の列から順に４個づつの電流源セルを取り出し、Ｃブロックからは、Ｃブロックの下の行から順に４個づつの電流源セルを取り出し、Ｄブロックからは、Ｄブロックの右の列から順に４個づつの電流源セルを取り出して、夫々計１６個づつの電流源セルの出力を電気的に並列に接続する。
【００４５】
すなわち、Ａ（１，１）〜Ａ（１，４）と、Ｂ（１，１）〜Ｂ（４，１）と、Ｃ（８，１）〜Ｃ（８，４）と、Ｄ（１，８）〜Ｂ（４，８）の計１６個の電流源セルを選択して電気的に接続し、これをＭＣＥＬＬ１として出力しＭＳＢの１単位とする。同様に、Ａ（２，１）〜Ａ（２，４）と、Ｂ（１，２）〜Ｂ（４，２）と、Ｃ（７，１）〜Ｃ（７，４）と、Ｄ（１，７）〜Ｄ（４，７）の計１６個の電流源セルを選択して電気的に接続し、これをＭＣＥＬＬ２として出力しＭＳＢの１単位とする。同様の接続を順に繰り返し、Ａ（７，１）〜Ａ（７，４）と、Ｂ（１，７）〜Ｂ（４，７）と、Ｃ（２，１）〜Ｃ（２，４）と、Ｄ（１，２）〜Ｄ（４，２）の計１６個の電流源セルを選択して電気的に接続することで、合計７個のＭＳＢの１単位が形成される。
【００４６】
第３の実施の形態では、ＭＣＥＬＬ１〜ＭＣＥＬＬ７を得ることができ、ここで、３ビットデータを１０進数にデコードし、デコードされた値と同一数分、前記の接続方法で形成したＭＳＢ１単位を選択すれば、３ビットのデータに応じた電流量を電流源セルマトリクスから得ることができる。
【００４７】
図６は、第３の実施の形態に係る電流源セル配置構造における面内バラツキの電流量が相殺されることを示す図である。前述と同様に、左上段隅の電流源セルの重み付けを“１”とし、縦（行）方向に２％ずつ電流能力が増加し、横（列）方向に３％ずつ電流能力が増加したと仮定した場合の各電流源セルの電流量を表した図である。図５と同様に、符号２がＡブロックを、符号３がＢブロックを、符号４がＭＳＢセルの電流の合計を、符号５がＣブロックを、符号６がＤブロックを夫々表す。
【００４８】
４個のＡ，Ｂ，Ｃ、Ｄの各ブロックを結ぶ線は、ＭＳＢセルが１単位選択された状態を示した一例であり、ここではＭＣＥＬＬ１が選択された場合の状態を示している。選択された電流源セルの電流量の総和は、欄４中に示してある。このように、各ブロックから４個の電流源セルを順番に選択することにより、縦（行）横（列）方向のバラツキは、マトリクスの中心に対称な列を選択することで相殺される。このため、各電流源セルに電流能力のバラツキがあっても、各ＭＳＢの１単位は、同一になる。
【００４９】
この様に、１種類または数種類の電流源セルを複数用い、各電流源セルを複数の「行」「列」に配置することで電流源セルマトリクスを構成し、この電流源セルマトリクスを４つ持ち、これらをドーナツ状に配置し、所定数個の電流源セルの出力を接続することで上位ビットを表わすＭＳＢセル１単位とし、このＭＳＢセルを複数単位設けるに際し、４つの前記電流源セルマトリクスの各々から所定方向に電流源セルの１列を選択して前記所定数個の電流源セルを構成し、各ＭＳＢセルは、４分割配置されたマトリクスの一列を順次選択することで、縦（行）方向，横（列）方向のバラツキがキャンセルされる。
【００５０】
すなわち、４つの電流源セルマトリクス（ブロック）から一定数の電流源セルをドーナツ状の中心に対し同一方法で選択するため、電流源セルマトリクス内を均一に選択でき、縦横方向のバラツキを相殺することができる優れた電流源セル配置構造を実現することができる。
【００５１】
なお、第３の実施の形態では、 ４つのブロックから各々、ドーナツの中心に対して同一方向に、ドーナツの中心から放射状（半径方向）に列または行を選択するとして説明したが、各ブロックでの選択位置が一致していれば、この選択の順番は任意で良い。また、各ブロックの電流源セルマトリクスから１列あるいは１行を選択するとしたが、複数列あるいは複数行を選択しても良い。また、各ブロックの電流源セルマトリクスに、不使用の電流源セル列あるいは電流源セル行を、電流源セルマトリクスの周辺あるいは中央に配置しても、４つの電流源セルマトリクスで同一の配置方法をとれば問題ない。
【００５２】
さらにまた、４つブロックで構成されるの電流源セルマトリクスで説明したが、同様に４×ｎ（ｎは自然数）個の電流源セルマトリクスを用いても同様の効果が得られる。また、ドーナツ状に電流源セルマトリクスを配置し、中心部の４行４列はノンアクティブな電流源セルとしたが、このノンアクティブ部分は無くてもよい。また、このノンアクティブ部分を省略し、図７に示すように、４つのブロックをマトリクスの中心に対して半径方向に隣接配置したリング状とすることでも全く問題無い。なお、図７内の各ブロックＡ，Ｂ，Ｃ，Ｄは、図５の構成要素と全く同じである。
【００５３】
（第４の実施の形態）
図８は本発明の第４の実施の形態に係る電流源セル配置構造を示す図である。第４の実施の形態は、図１に示す第１の実施の形態に係る電流源配置により上位４ビットを表現したことに加え、さらに、下位４ビットを表現する電流源セルを加えている。
【００５４】
第１の実施の形態では、８行１５列で構成したブロックを２個用いているが、第４の実施の形態では、８行１６列で構成したブロックを２個用いて全体の電流源セルマトリクスを構成している。各Ａ、Ｂ両ブロックの１〜１５列までを、第１の実施形態と同様に構成し、各ＭＳＢの１単位を夫々１６個の電流源セルの接続で実現している。
【００５５】
ここで、各ブロックの１６列目のＡ（１，１６）〜Ａ（８，１６）、Ｂ（１，１６）〜Ｂ（８，１６）を、ＬＳＢセルに割り当てている。ＬＳＢセルでは、ＭＳＢセル１単位の半分である８個の電流源セルを接続することで、ＭＳＢセルの１／２を表現する。同様に、４個の電流源セルの接続でＭＳＢセルの１／４を、２個の電流源セルの接続でＭＳＢセルの１／８を、１個の電流源セルで１／１６を表現する。
【００５６】
第４の実施の形態では、例えば、４ビットを１０進数に変換するデコーダとスイッチを接続することで、ＭＳＢセルによる４ビットに加え、ＬＳＢセルでＭＳＢ×１／２、ＭＳＢ×１／４、ＭＳＢ×１／８、ＭＳＢ×１／１６の４ビットを１５個の電流源セルを用いることで付加することができ、この電流源セル配置構造により電流源セルの数の増大を抑えつつ、ビット数を増加させることができる。
【００５７】
この様に、第４の実施の形態では、少なくとも１つの電流源セルからなるＬＳＢセルを複数併せ持ち、各ＬＳＢセルは、同一または異なる電流値を持つ電流源セルで構成したので、これをＤＡ変換器に適用したときその分解能を向上させることができる。すなわち、電流源セルの数の増大を抑えつつ、ビット数を増加することができる優れた電流源セル配置構造を実現することができる。
【００５８】
なお、ＬＳＢセルを電流源セルマトリクスの右側に配置したが、左側に配置しても、中央に配置しても、個別に左側と右側に配置しても良い。また、上方および下方に配置しても良い。さらに、第３の実施の形態に適用する場合、中央の４行４列のＥブロックに配置しても良い。また、ＬＳＢセルは一箇所に配置せず、上記の各部に分散して配置しても良い。また、同一の電流源セルを使用したが、電流源セルの電流量は同一でなくても良い。
【００５９】
（第５の実施の形態）
図９は、第１の実施の形態に係る電流源セル配置構造を持った電流加算型ＤＡ変換器の構成図である。図９では、８行１５列で構成したブロック２個で、全体の電流源セルマトリクスを構成している。ここで、ＭＳＢセルの各出力ＭＣＥＬＬ１〜ＭＣＥＬＬ１５をスイッチ（ＳＷ）７に接続し、ＤＡ変換入力データ（デジタルデータ）を１５値のバイナリ出力に変換するデコーダ８でこのスイッチ７を制御すれば、スイッチ７で選択されたＭＳＢセルの電流がＤＡ変換出力データ（アナログデータ）として出力される。
【００６０】
このように、線形性を確保した電流源セルマトリクスを電流加算型ＤＡ変換器の電流源に用いることで、プロセスバラツキなどによる特性劣化を抑制でき、個々の電流源セルの性能バラツキによるＤＡ変換器の微分非直線性誤差特性の劣化が改善され、高精度なＤＡ変換器を得ることができる。
【００６１】
なお、第５の実施の形態では、４ビットのＤＡ変換器で説明したが、電流源セルの数を増加させたり、ＬＳＢセルを付加することで、ビット数は任意に設定することができる。また、スイッチ（ＳＷ）を単独で用いているが、スイッチを２個ずつ用意し相補的に動作させることで、ＤＡ変換出力の反転出力を容易に生成することができる。また、スイッチを一方向にだけ用意したが、図中上方にも用意し、両スイッチの出力を加算する構成にしても良い。
【００６２】
【発明の効果】
本発明によれば、ＬＳＩの製造プロセスで各電流源セルの能力にバラツキが生じた場合でも、このバラツキをキャンセルした一定電流値を出力する定電流源を得ることができる。従って、この定電流源を電流加算型ＤＡ変換器に適用すれば、線形特性である微分直線性誤差（ＤＮＬ）や非直線性誤差（ＩＮＬ）の劣化を抑制でき、高精度のＤＡ変換性能を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電流源セル配置構造を示す図である。
【図２】図１に示す電流源セルで所定傾斜のプロセスバラツキがあった場合の各セルの出力電流値とＭＳＢセルの出力電流値を示す図である。
【図３】本発明の第２の実施の形態に係る電流源セル配置構造を示す図である。
【図４】図３に示す電流源セルで所定傾斜のプロセスバラツキがあった場合の各セルの出力電流値とＭＳＢセルの出力電流値を示す図である。
【図５】本発明の第３の実施の形態に係る電流源セル配置構造を示す図である。
【図６】図５に示す電流源セルで所定傾斜のプロセスバラツキがあった場合の各セルの出力電流値とＭＳＢセルの出力電流値を示す図である。
【図７】図５に示す電流源セル配置構造の変形例を示す図である。
【図８】本発明の第４の実施の形態に係る電流源セル配置構造を示す図である。
【図９】本発明の第５の実施の形態に係る電流源セル配置構造を持ったＤＡ変換器の構成図である。
【図１０】従来の電流源セル配置構造を示す図である。
【図１１】図１０に示す電流源セルでプロセスバラツキがあった場合の各セルの出力電流値とＭＳＢセルの出力電流値を示す図である。
【符号の説明】
１ 電流源セル
２ Ａブロック
３ Ｂブロック
４ ＭＳＢセル電流値
５ Ｃブロック
６ Ｄブロック
７ スイッチ
８ デコーダ
【発明の属する技術分野】
本発明は半導体基板上に集積回路として形成する複数の電流源セルの配置構造及び電流源セルの選択方法に係り、特に、電流加算型ＤＡ変換器の信号歪みを最小化するのに好適な電流源セル配置構造、電流源選択方法及び電流加算型ＤＡ変換器に関する。
【０００２】
【従来の技術】
携帯電話機など多くの電子機器では、デジタル信号をアナログ信号に変換する電流加算型ＤＡ変換器が使用されている。この電流加算型ＤＡ変換器は、その微分非直線性誤差等が大きいと変換後のアナログ信号が歪んでしまう。
【０００３】
図１０は、電流加算型ＤＡ変換器の従来の電流源セル配置を示すレイアウト図である。ＬＳＩ等に搭載される電流加算型ＤＡ変換器は、多数の電流源セルをマトリクス状に配置することで製造される。図１０は、１６行×１５列＝２４０個の電流源セル１を並べ、１列１６個の電流源セルを１単位とし、この単位を１５列持つことで、８ビットＤＡ変換器の上位４ビットのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ
ｂｉｔｓ）を表現する構成を示している。
【０００４】
なお、以下の電流源セルマトリクスの説明において、（ａ，ｂ）と標記したときは数字ａがマトリクスの「行番号」を表し、数字ｂがマトリクスの「列番号」を表すものとし、特に別段の断りが無い限り、この標記で図示及び説明を行う。
【０００５】
このような構成の従来の電流源セルマトリクスをＤＡ変換器として動作させる場合、次のようにして行う。例えば、ＭＳＢセルの１単位を１６個の電流源セルの電流量で表現すると仮定すると、ＭＳＢの“２”は３２個の電流源セルを選択すればよい。同様に、ＭＳＢの“Ｎ”を表現するには、１６×Ｎの個数の電流源セルを選択する。
【０００６】
このとき、従来の電流源セル配置のレイアウトによると、例えば、縦の一列を選択して１６個の電流源セルを電気的に接続する。例えば、（１，１）〜（１６，１）を選択してＭＳＢの１単位とし、この１単位の合計の電流値をＭＣＥＬＬ１の信号出力とする。次に（１，２）〜（１６、２）を選択してＭＳＢの１単位とし、この１単位の合計の電流値をＭＣＥＬＬ２の信号出力とする。同様に、（１，１５）〜（１６，１５）まで縦に接続することで、ＭＳＢを１５単位形成し、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５の信号を得る。このように、従来は、ＭＳＢの１単位の接続を簡略化するために、加算する電流源セルを一方向（列方向）に配置している。
【０００７】
【発明が解決しようとする課題】
図１０に示す電流源セル１の配置レイアウトは、各電流源セルの能力が同一であることを前提としており、各電流源セルの能力にバラツキがあると、各ＭＣＥＬＬ１〜１５からの出力信号にこの能力のバラツキが反映してしまい、ＤＡ変換器の出力信号に歪みが生じてしまう。
【０００８】
この各電流源セルの能力のバラツキは、ランダムなバラツキというよりは、ある一定の傾向を持ったバラツキとなる。それは、ＬＳＩの製造プロセスに起因するためと考えられ、例えば図１１の各セル中に数字を記載したように、左上隅の（１，１）の電流源セルの電流能力の重みを“１”としたとき、縦方向に進むに従ってその能力が２％づつ増加し、横方向に３％づつ電流能力が増加するというような一定傾向のバラツキとなる。
【０００９】
このような電流源セルマトリクスにおいて、縦１６個の電流源セルの出力を電気的に接続した場合の合計の値は、各ＭＳＢセル４において、一番小さいＭＣＥＬＬ１で“１７．２４”となり、一番大きいＭＣＥＬＬ１５で“２３．５４”となる。
【００１０】
このように、ＤＡ変換器をＬＳＩ化した際のプロセスバラツキにより、電流源セルマトリクスの両端において、構成要素である各電流源の電流値が大きく異なってしまい、線形性が得られないという問題点が生じる。特に電流値で出力値を制御する電流加算型ＤＡ変換器においては、その線形特性である微分直線性誤差（ＤＮＬ）や非直線性誤差（ＩＮＬ）が劣化してしまう。
【００１１】
上述した従来例では、ＤＡ変換器について述べたが、半導体集積回路上に複数の定電流源を製造した場合にも、同じ問題が生じる。半導体集積回路上に定電流源を設ける場合、１個の電流源セルだけで必要な出力電流を得ることができないため、複数の電流源セルの出力を並列接続することで、所定出力の定電流源としている。しかし、図１０に示すように多数の電流源セルを設け、これらの内の所定数個づつの出力電流を加算して複数の同一出力の定電流源を製造しようとしても、各定電流源の出力を同一にするのが難しくバラツキが生じてしまう。
【００１２】
本発明は、上述した問題を解決するためになされたもので、プロセスバラツキによる電流源の電流値の誤差を電流源セルの配置レイアウトを工夫することにより低減し、電流源の線形性を向上させその特性を改善する電流源セル配置構造、電流源セル選択方法及び電流加算型ＤＡ変換器を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記問題を解決するため、本発明の電流源セル配置構造は、それぞれ所定電流量を有する複数の電流源セル（電流源セル1）がマトリクス配列された電流源セルマトリクスの各電流源セルを複数組み合わせて所要電流量を有する定電流源（ＭＣＥＬＬ１〜ＭＣＥＬＬ１５）を構成する電流源セル選択構造において、前記電流源セルマトリクスがマトリクス配列の中心に対してリング状に配置される４つのブロック（図５、図７：Ａブロック２、Ｂブロック３、Ｃブロック５、Ｄブロック６：Ａブロック２、Ｂブロック３、Ｃブロック５、Ｄブロック６）に分割され、かつ隣接するブロックのマトリクスが転置関係にあり、前記定電流源が各ブロックからそれぞれ行方向若しくは列方向に選択された等数の電流源セルの組合せからなることを特徴とする。
【００１７】
本発明の電流源セル選択方法は、それぞれ所定電流量を有する複数の電流源セル（電流源セル１）がマトリクス配列された電流源セルマトリクスの各電流源セルを複数組み合わせて所要電流量を有する定電流源（ＭＣＥＬＬ１〜ＭＣＥＬＬ１５）を構成する電流源セル選択方法において、前記電流源セルマトリクスをマトリクス配列の中心に対してリング状に配置し、かつ隣接するブロックが転置関係にある４つのブロック（図５、図７：Ａブロック２、Ｂブロック３、Ｃブロック５、Ｄブロック６：Ａブロック２、Ｂブロック３、Ｃブロック５、Ｄブロック６）に分割し、前記定電流源を各ブロックからそれぞれ行方向若しくは列方向に等数の電流源セルを選択して組合せることを特徴とする
【００２１】
本発明のＤＡ変換器は、本発明の電流源セル配置構造による電流源セルマトリクスを有し、前記定電流源がデジタル入力（ＤＡ変換入力データ）の上位ビットを表すＭＳＢの１単位を構成し、前記デジタル入力のデコード値（デコード８の出力）に対応して選択された複数の定電流源の電流値を加算してアナログ出力（スイッチＳＷ７の出力（ＤＡ変換出力データ））を得ることを特徴とする。または、本発明の電流源セル選択方法による電流源セルマトリクスを有し、前記定電流源がデジタル入力（ＤＡ変換入力データ）の上位ビットを表すＭＳＢの１単位を構成し、前記デジタル入力のデコード値（デコード８の出力）に対応して選択された複数の定電流源の電流値を加算してアナログ出力（スイッチＳＷ７の出力（ＤＡ変換出力データ））を得ることを特徴とする（第5の実施の形態（図９））。
【００２２】
本発明のＤＡ変換器において、前記デジタル入力の下位ビットを表すＬＳＢを前記電流源セルの少なくとも１つで構成したことを特徴とする（第4の実施の形態（図８））。
【００２３】
本発明の電流源セル配置構造及び電流源セル選択方法によれば、各電流源セルの能力に製造バラツキが生じても対称位置にある電流源セルの能力を加算するためバラツキがキャンセルされ、各定電流源の出力は精度良く一定値になる。
【００２４】
また、上記定電流源で電流加算型ＤＡ変換器を構成した場合、線形特性である微分直線性誤差（ＤＮＬ）や非直線性誤差（ＩＮＬ）の劣化が小さくなり、高精度のＤＡ変換性能が得られる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施の形態に係る電流源セル配置構造を示す図である。例えば、８ビットの電流加算型ＤＡ変換器の上位４ビットを表現した場合の電流源セルマトリクスの配置図である。図１において、８行１５列の１２０個の電流源セル１のＡブロック２と、８行１５列の１２０個の電流源セル１のＢブロック３とが半導体基板上に設けられ、全体で１６行１５列の２４０個の電流源セルが設けられる。
【００２６】
図１の各電流源セル１内には、上段と下段を示すサフィックスとして、上段のＡブロックには「Ａ」を、下段のＢブロックには「Ｂ」を付けている。またサフィックスの前の数字は、行を表わし、後の数字は列を表すのは前述した通りである。
【００２７】
ＭＳＢの“１”を１６個の電流源セルの電流量で表現すると仮定すると、ＭＳＢの“２”は３２個の電流源セルを選択すればよい。同様に、ＭＳＢの“Ｎ”を表現するには、１６דＮ”の個数の電流源セルを選択する。このとき、Ａブロック２とＢブロック３に上下２分割した電流源セルマトリクスの配置方法では、その上下のブロックから各々、マトリクスの中心に対し点対称の１列を選択し、その列を電気的に接続して、ＭＳＢの１単位を構成する。
【００２８】
例えば、Ａ（１，１）〜Ａ（８，１）の８個の電流源セルと、マトリクスの中心に対して対称の列をＢブロックから選択し、Ｂ（１，１５）〜Ｂ（８，１５）の８個の電流源セルとを接続し、この１６個の電流源セルをＭＳＢの１単位とし、各セルの出力電流の合計をＭＣＥＬＬ１５として出力する。
【００２９】
同様に、Ａ（１，２）〜Ａ（８，２）とＢ（１，１４）〜Ｂ（８，１４）の計１６個の電流源セルの出力を電気的に接続してＭＳＢの１単位とし、これをＭＣＥＬＬ１４として出力する。同様の接続を続け、最後に、Ａ（１，１５）〜Ａ（８，１５）とＢ（１，１）〜Ｂ（８，１）の計１６個の電流源セルを電気的に接続することで、合計１５個のＭＳＢの１単位を形成することができ、出力としてＭＣＥＬＬ１〜ＭＣＥＬＬ１５の出力を得る。ここで、４ビットデータを１０進数にデコードし、デコードされた値と同一数分、前記の接続方法で形成したＭＳＢの１単位を選択すれば、４ビットのデータに応じた電流量を電流源セルマトリクスから得ることができる。
【００３０】
図２は、図１に示す電流源セルマトリクスの配置構造において、製造プロセスのバラツキが相殺されることを示す図である。図１１における場合と同様に、左上段隅の電流源セルの重み付けを“１”とし、縦（行）方向に２％ずつ電流能力が増加し、横（列）方向に３％ずつ電流が増加するプロセスバラツキが生じていたと仮定する。この場合の各電流源セルの電流量を図中の各セル内に記載してある。Ａブロック２とＢブロック３を結ぶ線は、ＭＣＥＬＬ１５が選択された場合の状態を示しており、その際の選択された電流源セルの電流量の総和を各ＭＣＥＬＬ欄４に示している。
【００３１】
Ａブロック２とＢブロック３の中から対称位置にある電流源セルの組を選択することにより、縦方向のバラツキは各ＭＳＢ単位毎に同一となり、縦（行）方向のバラツキは相殺され、また、横（列）方向のバラツキも相殺される。このため、図２の欄４に示されるように、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５の各値は、この例では高精度に“２１．７６”という同一の値になる。
【００３２】
ＤＡ変換器では、ＭＳＢをデコードした１０進数の“Ｎ”の値に対する出力が、１０進数の“１”の値に対する出力のＮ倍でないと、これが信号歪みの原因となる。図１１の従来例では、１０進数“Ｎ”の出力であるＭＣＥＬＬ１＋ＭＣＥＬＬ２＋，…＋ＭＣＥＬＬ“Ｎ”は、１０進数“１”の出力であるＭＣＥＬＬ１の“Ｎ”倍にはなっていない。これは製造プロセスのバラツキによる。しかし、第１の実施の形態では、高精度にＮ倍となり、線形性を保つことができる。
【００３３】
この様に、１種類または数種類の電流源セルを複数用い、各電流源セルを複数の「行」「列」にマトリクスアレー状に配置することで電流源セルマトリクスを構成し、所定数個の電流源セルの出力を接続することで上位ビットを表わすＭＳＢセル１単位とし、このＭＳＢセルを複数単位設け、更に、前記電流源セルマトリクスを上下に２分割し、その上下のブロックから各々、マトリクスの中心に対し点対称の１列を選択し、選択した各列の電流源セルを電気的に接続して前記ＭＳＢの１単位としたので、電流源セルの電流値が一定傾斜でばらついた場合にも、各行から一個ずつ電流源セルを選択することにより縦（行）方向の傾斜のバラツキがキャンセルされ、横（列）方向の傾斜のバラツキもマトリクスの中心に対して点対称に上下のブロックから選択することによりキャンセルされる。
【００３４】
すなわち、各行からそれぞれ１個の電流源セルを選択することにより、縦（行）方向のバラツキは各ＭＳＢ単位で同一になり縦（行）方向のバラツキは相殺され、一方、横（列）方向のバラツキは、マトリクスの中心に対して対称な列を選択することで相殺することができ、プロセスバラツキの影響を低減する優れた電流源セル配置構造を実現することができる。
【００３５】
なお、第１の実施の形態では、行方向を２分割（１列１６行を８行づつ）したが、当然に、列方向を２分割（１６行１列を８列づつ）しても同様の効果が得られる。また、２分割で説明したが、当然に２のｎ倍の分割を行い、同様の組み合わせを行っても同様の効果が得られる。さらに、電流源セルマトリクスの中心に対して対称の列を選択するとしたが、不使用のノンアクティブな電流源セル列を電流源セルマトリクスの左側、あるいは右側、または両側に配置しても、使用するアクティブな電流源セル列の中心を、選択する中心にずらして対称に選択しても問題はない。さらにまた、同様に不使用の電流源セル列を中心に配置しても同様の効果が得られる。
【００３６】
（第２の実施形態）
図３は、本発明の第２の実施の形態に係る電流源セル配置構造を示す図である。第２の実施の形態では、４行３０列で構成した電流源セル１のブロックを２つ用い、Ａブロック２とＢブロック３とから、所要電流を得る構成としている。すなわち、上下に２分割された電流源セルマトリクスにおいて、その上下のブロックから各々、マトリクスの中心に対し線対称の２列を選択し、その２列を電気的に接続してＭＳＢの１単位を構成する。
【００３７】
例えば、Ａブロックにおいて、Ａ（１，１）〜Ａ（４，１）と、これと線対称な位置に存在するＡ（１，３０）〜Ａ（４，３０）の計８個の電流源セルを選択し、Ｂブロックからも同様に、Ｂ（１，１）〜Ｂ（４，１）と、これとマトリクス中心に対し線対称な位置に存在するＢ（１，３０）〜Ｂ（４，３０）の計８個の電流源セルを選択し、選択した合計１６個の電流源セルを電気的に接続してＭＳＢの１単位とし、ＭＣＥＬＬ１の出力とする。
【００３８】
同様に、Ａ（１，２）〜Ａ（４，２）とＡ（１，２９）〜Ａ（４，２９）、及びＢ（１，２）〜Ｂ（４，２）とＢ（１、２９）〜Ｂ（４、２９）の計１６個の電流源セルを電気的に接続しＭＳＢの１単位とし、これをＭＣＥＬＬ２の出力とする。同様の接続を継続し、最後にＡ（１，１５）〜Ａ（４，１５）とＡ（１，１６）〜Ａ（４，１６）、Ｂ（１，１５）〜Ｂ（４，１５）とＢ（１，１６）〜Ｂ（４，１６）の計１６個の電流源セルを電気的に接続することで、合計１５個のＭＳＢの１単位が形成され、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５の出力を得る。
【００３９】
図４は、前述と同様に、製造バラツキによって縦（行）方向に２％、横（列）方向に３％のバラツキが生じたときの各電流源セルの電流能力値と各ＭＳＢ単位毎の出力値とを示す図である。第２の実施の形態でも、製造プロセスにより各電流セルの能力にバラツキが生じても、そのバラツキを相殺することで、第１の実施の形態と同様に、各ＭＳＢ端子毎の出力を高精度に一致させることが可能となる。
【００４０】
この様に、電流源セルマトリクスにおいて、マトリクスの列を上下に２分割し、上下のブロックから各々、行の中心に対し線対称の２列を選択し、その列を電気的に接続してＭＳＢの１単位とし、このＭＳＢを複数設けたので、各電流源セルの電流値が一定傾斜でばらついた際に、各行からそれぞれ一個ずつ電流源セルを選択することにより縦（行）方向の傾斜のバラツキがキャンセルされ、横（列）方の傾斜のバラツキもマトリクスの中心に対して線対称に２列ずつ上下のブロックから選択することによりキャンセルされる。すなわち、縦（行）方向のバラツキは各ＭＳＢで同一になり縦方向のバラツキは相殺され、一方、横（列）方向のバラツキは、マトリクスの中心に対して対称な列を選択することで相殺され、プロセスバラツキの影響を低減する優れた電流源セル配置構造を実現することができる。
【００４１】
なお、第２の実施の形態でも行方向を２分割したが、第１の実施の形態と同様に、当然、列方向を２分割しても同様の効果が得られる。また、当然２のｎ倍の分割を行い、同様の組み合わせを採用することで、同様の効果が得られる。さらに、電流源セルマトリクスの中心に対し点対称の位置に存在する列を選択したが、不使用の電流源セル列を電流源セルマトリクスの左側あるいは右側または両側に配置しても、また、使用する電流源セル列の中心点を、選択する中心点にずらして対称の列を選択しても問題はない。また、同様に、不使用の電流源セル列を中心に配置しても同様の効果が得られる。
【００４２】
さらにまた、第２の実施の形態では、電流源セルの選択例としてＡブロックの列のペアとＢブロックの列のペアを同一にしたが、ＡブロックとＢブロックで選択する列のペアは任意であって良い。また、各ブロックで２列を選択したが、マトリクスの中心に対称な複数の列を同時に選択しても同様の効果が得られる。
【００４３】
（第３の実施の形態）
図５は、本発明の第３の実施の形態に係るに係る電流源セル配置構造を示す図である。第３の実施の形態では、例えば、電流源セルマトリクス全体を、８行４列で構成したブロック２個と、４行８列で構成したブロック２個を用い、各ブロックを、中心に設けた４行４列のノンアクティブ（不使用）とする電流源セルの回りに配置している。図示例では、不使用とする４行４列のブロック回りに、８行４列のＡブロック２、４行８列のＢブロック３、８行４列のＣブロック５、４行８列のＤブロック６の順に４つのブロックをドーナツ状（リング状）に配置している。
【００４４】
そして、例えば、Ａブロックからは、Ａブロックの上の行から順に４個づつの電流源セルを取り出し、Ｂブロックからは、Ｂブロックの左の列から順に４個づつの電流源セルを取り出し、Ｃブロックからは、Ｃブロックの下の行から順に４個づつの電流源セルを取り出し、Ｄブロックからは、Ｄブロックの右の列から順に４個づつの電流源セルを取り出して、夫々計１６個づつの電流源セルの出力を電気的に並列に接続する。
【００４５】
すなわち、Ａ（１，１）〜Ａ（１，４）と、Ｂ（１，１）〜Ｂ（４，１）と、Ｃ（８，１）〜Ｃ（８，４）と、Ｄ（１，８）〜Ｂ（４，８）の計１６個の電流源セルを選択して電気的に接続し、これをＭＣＥＬＬ１として出力しＭＳＢの１単位とする。同様に、Ａ（２，１）〜Ａ（２，４）と、Ｂ（１，２）〜Ｂ（４，２）と、Ｃ（７，１）〜Ｃ（７，４）と、Ｄ（１，７）〜Ｄ（４，７）の計１６個の電流源セルを選択して電気的に接続し、これをＭＣＥＬＬ２として出力しＭＳＢの１単位とする。同様の接続を順に繰り返し、Ａ（７，１）〜Ａ（７，４）と、Ｂ（１，７）〜Ｂ（４，７）と、Ｃ（２，１）〜Ｃ（２，４）と、Ｄ（１，２）〜Ｄ（４，２）の計１６個の電流源セルを選択して電気的に接続することで、合計７個のＭＳＢの１単位が形成される。
【００４６】
第３の実施の形態では、ＭＣＥＬＬ１〜ＭＣＥＬＬ７を得ることができ、ここで、３ビットデータを１０進数にデコードし、デコードされた値と同一数分、前記の接続方法で形成したＭＳＢ１単位を選択すれば、３ビットのデータに応じた電流量を電流源セルマトリクスから得ることができる。
【００４７】
図６は、第３の実施の形態に係る電流源セル配置構造における面内バラツキの電流量が相殺されることを示す図である。前述と同様に、左上段隅の電流源セルの重み付けを“１”とし、縦（行）方向に２％ずつ電流能力が増加し、横（列）方向に３％ずつ電流能力が増加したと仮定した場合の各電流源セルの電流量を表した図である。図５と同様に、符号２がＡブロックを、符号３がＢブロックを、符号４がＭＳＢセルの電流の合計を、符号５がＣブロックを、符号６がＤブロックを夫々表す。
【００４８】
４個のＡ，Ｂ，Ｃ、Ｄの各ブロックを結ぶ線は、ＭＳＢセルが１単位選択された状態を示した一例であり、ここではＭＣＥＬＬ１が選択された場合の状態を示している。選択された電流源セルの電流量の総和は、欄４中に示してある。このように、各ブロックから４個の電流源セルを順番に選択することにより、縦（行）横（列）方向のバラツキは、マトリクスの中心に対称な列を選択することで相殺される。このため、各電流源セルに電流能力のバラツキがあっても、各ＭＳＢの１単位は、同一になる。
【００４９】
この様に、１種類または数種類の電流源セルを複数用い、各電流源セルを複数の「行」「列」に配置することで電流源セルマトリクスを構成し、この電流源セルマトリクスを４つ持ち、これらをドーナツ状に配置し、所定数個の電流源セルの出力を接続することで上位ビットを表わすＭＳＢセル１単位とし、このＭＳＢセルを複数単位設けるに際し、４つの前記電流源セルマトリクスの各々から所定方向に電流源セルの１列を選択して前記所定数個の電流源セルを構成し、各ＭＳＢセルは、４分割配置されたマトリクスの一列を順次選択することで、縦（行）方向，横（列）方向のバラツキがキャンセルされる。
【００５０】
すなわち、４つの電流源セルマトリクス（ブロック）から一定数の電流源セルをドーナツ状の中心に対し同一方法で選択するため、電流源セルマトリクス内を均一に選択でき、縦横方向のバラツキを相殺することができる優れた電流源セル配置構造を実現することができる。
【００５１】
なお、第３の実施の形態では、 ４つのブロックから各々、ドーナツの中心に対して同一方向に、ドーナツの中心から放射状（半径方向）に列または行を選択するとして説明したが、各ブロックでの選択位置が一致していれば、この選択の順番は任意で良い。また、各ブロックの電流源セルマトリクスから１列あるいは１行を選択するとしたが、複数列あるいは複数行を選択しても良い。また、各ブロックの電流源セルマトリクスに、不使用の電流源セル列あるいは電流源セル行を、電流源セルマトリクスの周辺あるいは中央に配置しても、４つの電流源セルマトリクスで同一の配置方法をとれば問題ない。
【００５２】
さらにまた、４つブロックで構成されるの電流源セルマトリクスで説明したが、同様に４×ｎ（ｎは自然数）個の電流源セルマトリクスを用いても同様の効果が得られる。また、ドーナツ状に電流源セルマトリクスを配置し、中心部の４行４列はノンアクティブな電流源セルとしたが、このノンアクティブ部分は無くてもよい。また、このノンアクティブ部分を省略し、図７に示すように、４つのブロックをマトリクスの中心に対して半径方向に隣接配置したリング状とすることでも全く問題無い。なお、図７内の各ブロックＡ，Ｂ，Ｃ，Ｄは、図５の構成要素と全く同じである。
【００５３】
（第４の実施の形態）
図８は本発明の第４の実施の形態に係る電流源セル配置構造を示す図である。第４の実施の形態は、図１に示す第１の実施の形態に係る電流源配置により上位４ビットを表現したことに加え、さらに、下位４ビットを表現する電流源セルを加えている。
【００５４】
第１の実施の形態では、８行１５列で構成したブロックを２個用いているが、第４の実施の形態では、８行１６列で構成したブロックを２個用いて全体の電流源セルマトリクスを構成している。各Ａ、Ｂ両ブロックの１〜１５列までを、第１の実施形態と同様に構成し、各ＭＳＢの１単位を夫々１６個の電流源セルの接続で実現している。
【００５５】
ここで、各ブロックの１６列目のＡ（１，１６）〜Ａ（８，１６）、Ｂ（１，１６）〜Ｂ（８，１６）を、ＬＳＢセルに割り当てている。ＬＳＢセルでは、ＭＳＢセル１単位の半分である８個の電流源セルを接続することで、ＭＳＢセルの１／２を表現する。同様に、４個の電流源セルの接続でＭＳＢセルの１／４を、２個の電流源セルの接続でＭＳＢセルの１／８を、１個の電流源セルで１／１６を表現する。
【００５６】
第４の実施の形態では、例えば、４ビットを１０進数に変換するデコーダとスイッチを接続することで、ＭＳＢセルによる４ビットに加え、ＬＳＢセルでＭＳＢ×１／２、ＭＳＢ×１／４、ＭＳＢ×１／８、ＭＳＢ×１／１６の４ビットを１５個の電流源セルを用いることで付加することができ、この電流源セル配置構造により電流源セルの数の増大を抑えつつ、ビット数を増加させることができる。
【００５７】
この様に、第４の実施の形態では、少なくとも１つの電流源セルからなるＬＳＢセルを複数併せ持ち、各ＬＳＢセルは、同一または異なる電流値を持つ電流源セルで構成したので、これをＤＡ変換器に適用したときその分解能を向上させることができる。すなわち、電流源セルの数の増大を抑えつつ、ビット数を増加することができる優れた電流源セル配置構造を実現することができる。
【００５８】
なお、ＬＳＢセルを電流源セルマトリクスの右側に配置したが、左側に配置しても、中央に配置しても、個別に左側と右側に配置しても良い。また、上方および下方に配置しても良い。さらに、第３の実施の形態に適用する場合、中央の４行４列のＥブロックに配置しても良い。また、ＬＳＢセルは一箇所に配置せず、上記の各部に分散して配置しても良い。また、同一の電流源セルを使用したが、電流源セルの電流量は同一でなくても良い。
【００５９】
（第５の実施の形態）
図９は、第１の実施の形態に係る電流源セル配置構造を持った電流加算型ＤＡ変換器の構成図である。図９では、８行１５列で構成したブロック２個で、全体の電流源セルマトリクスを構成している。ここで、ＭＳＢセルの各出力ＭＣＥＬＬ１〜ＭＣＥＬＬ１５をスイッチ（ＳＷ）７に接続し、ＤＡ変換入力データ（デジタルデータ）を１５値のバイナリ出力に変換するデコーダ８でこのスイッチ７を制御すれば、スイッチ７で選択されたＭＳＢセルの電流がＤＡ変換出力データ（アナログデータ）として出力される。
【００６０】
このように、線形性を確保した電流源セルマトリクスを電流加算型ＤＡ変換器の電流源に用いることで、プロセスバラツキなどによる特性劣化を抑制でき、個々の電流源セルの性能バラツキによるＤＡ変換器の微分非直線性誤差特性の劣化が改善され、高精度なＤＡ変換器を得ることができる。
【００６１】
なお、第５の実施の形態では、４ビットのＤＡ変換器で説明したが、電流源セルの数を増加させたり、ＬＳＢセルを付加することで、ビット数は任意に設定することができる。また、スイッチ（ＳＷ）を単独で用いているが、スイッチを２個ずつ用意し相補的に動作させることで、ＤＡ変換出力の反転出力を容易に生成することができる。また、スイッチを一方向にだけ用意したが、図中上方にも用意し、両スイッチの出力を加算する構成にしても良い。
【００６２】
【発明の効果】
本発明によれば、ＬＳＩの製造プロセスで各電流源セルの能力にバラツキが生じた場合でも、このバラツキをキャンセルした一定電流値を出力する定電流源を得ることができる。従って、この定電流源を電流加算型ＤＡ変換器に適用すれば、線形特性である微分直線性誤差（ＤＮＬ）や非直線性誤差（ＩＮＬ）の劣化を抑制でき、高精度のＤＡ変換性能を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電流源セル配置構造を示す図である。
【図２】図１に示す電流源セルで所定傾斜のプロセスバラツキがあった場合の各セルの出力電流値とＭＳＢセルの出力電流値を示す図である。
【図３】本発明の第２の実施の形態に係る電流源セル配置構造を示す図である。
【図４】図３に示す電流源セルで所定傾斜のプロセスバラツキがあった場合の各セルの出力電流値とＭＳＢセルの出力電流値を示す図である。
【図５】本発明の第３の実施の形態に係る電流源セル配置構造を示す図である。
【図６】図５に示す電流源セルで所定傾斜のプロセスバラツキがあった場合の各セルの出力電流値とＭＳＢセルの出力電流値を示す図である。
【図７】図５に示す電流源セル配置構造の変形例を示す図である。
【図８】本発明の第４の実施の形態に係る電流源セル配置構造を示す図である。
【図９】本発明の第５の実施の形態に係る電流源セル配置構造を持ったＤＡ変換器の構成図である。
【図１０】従来の電流源セル配置構造を示す図である。
【図１１】図１０に示す電流源セルでプロセスバラツキがあった場合の各セルの出力電流値とＭＳＢセルの出力電流値を示す図である。
【符号の説明】
１ 電流源セル
２ Ａブロック
３ Ｂブロック
４ ＭＳＢセル電流値
５ Ｃブロック
６ Ｄブロック
７ スイッチ
８ デコーダ
Claims (5)
- それぞれ所定電流量を有する複数の電流源セルがマトリクス配列された電流源セルマトリクスの各電流源セルを複数組み合わせて所要電流量を有する定電流源を構成する電流源セル配置構造において、
前記電流源セルマトリクスがマトリクス配列の中心に対してリング状に配置される４つのブロックに分割され、かつ隣接するブロックのマトリクスが転置関係にあり、前記定電流源が各ブロックからそれぞれ行方向若しくは列方向に選択された等数の電流源セルの組合せからなることを特徴とする電流源セル配置構造。 - それぞれ所定電流量を有する複数の電流源セルがマトリクス配列された電流源セルマトリクスの各電流源セルを複数組み合わせて所要電流量を有する定電流源を構成する電流源セル選択方法において、
前記電流源セルマトリクスをマトリクス配列の中心に対してリング状に配置し、かつ隣接するブロックが転置関係にある４つのブロックに分割し、前記定電流源を各ブロックからそれぞれ行方向若しくは列方向に等数の電流源セルを選択して組合せることを特徴とする電流源セル選択方法。 - 請求項１記載の電流源セル配置構造による電流源セルマトリクスを有し、前記定電流源がデジタル入力の上位ビットを表すＭＳＢの１単位を構成し、前記デジタル入力のデコード値に対応して選択された複数の定電流源の電流値を加算してアナログ出力を得ることを特徴とする電流加算型ＤＡ変換器。
- 請求項２記載の電流源セル選択方法による電流源セルマトリクスを有し、前記定電流源がデジタル入力の上位ビットを表すＭＳＢの１単位を構成し、前記デジタル入力のデコード値に対応して選択された複数の定電流源の電流値を加算してアナログ出力を得ることを特徴とする電流加算型ＤＡ変換器。
- 前記デジタル入力の下位ビットを表すＬＳＢを前記電流源セルの少なくとも１つで構成したことを特徴とする請求項３又は４記載の電流加算型ＤＡ変換器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000189843A JP3585113B2 (ja) | 2000-06-23 | 2000-06-23 | 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 |
| US09/886,689 US6433721B2 (en) | 2000-06-23 | 2001-06-21 | Current source cell arrangement, method of selecting current source cell and current addition type digital-to-analog converter |
| EP01115194A EP1178611B1 (en) | 2000-06-23 | 2001-06-22 | Current source cell arrangement, method of selecting current cell and current addition type digital-to-analog converter |
| DE60128426T DE60128426T2 (de) | 2000-06-23 | 2001-06-22 | Zellenanordnung von Stromquellen, Verfahren zur Auswahl von Stromquellen und Digital-Analog-Wandler des Stromadditionstyps |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000189843A JP3585113B2 (ja) | 2000-06-23 | 2000-06-23 | 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009247A JP2002009247A (ja) | 2002-01-11 |
| JP3585113B2 true JP3585113B2 (ja) | 2004-11-04 |
Family
ID=18689425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000189843A Expired - Fee Related JP3585113B2 (ja) | 2000-06-23 | 2000-06-23 | 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6433721B2 (ja) |
| EP (1) | EP1178611B1 (ja) |
| JP (1) | JP3585113B2 (ja) |
| DE (1) | DE60128426T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101567372B1 (ko) | 2014-07-25 | 2015-11-10 | 주식회사 레이믹스 | 전류 구동 디지털-아날로그 변환기 및 그 전류 구동 디지털-아날로그 변환기의 전류 셀 배치 방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004208060A (ja) * | 2002-12-25 | 2004-07-22 | Renesas Technology Corp | Ｄ／ａコンバータ |
| US6720898B1 (en) * | 2003-04-10 | 2004-04-13 | Maxim Integrated Products, Inc. | Current source array for high speed, high resolution current steering DACs |
| JP4462883B2 (ja) * | 2003-09-22 | 2010-05-12 | 日本電気株式会社 | 半導体装置および表示装置 |
| JP3967312B2 (ja) * | 2003-11-26 | 2007-08-29 | 松下電器産業株式会社 | 電流駆動装置 |
| US7423569B2 (en) * | 2005-04-22 | 2008-09-09 | Broadcom Corporation | Method and system for a control scheme on power and common-mode voltage reduction for a transmitter |
| JP4757006B2 (ja) | 2005-12-07 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 電流源セル配置構造およびｄａ変換器 |
| TW200807890A (en) * | 2006-07-21 | 2008-02-01 | Beyond Innovation Tech Co Ltd | Electronic apparatus for current source array and layout method thereof |
| EP2026467B1 (en) * | 2007-07-30 | 2011-07-13 | ST-Ericsson SA | Current steering digital-analog converter particularly insensitive to packaging stresses |
| JP2011108994A (ja) | 2009-11-20 | 2011-06-02 | Elpida Memory Inc | 半導体装置 |
| FR2967261B1 (fr) * | 2010-11-08 | 2013-08-16 | Commissariat Energie Atomique | Procédé et dispositif de configuration de circuits électriques et/ou électroniques |
| KR101831696B1 (ko) * | 2011-12-06 | 2018-02-23 | 삼성전자주식회사 | 디지털-아날로그 변환 장치 및 동작 방법 |
| CN105356882B (zh) * | 2015-12-04 | 2019-03-15 | 上海兆芯集成电路有限公司 | 电流源装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2499748B1 (fr) * | 1981-02-09 | 1986-12-05 | Radiotechnique Compelec | Circuit integre a fonction de memoire |
| JP2512106B2 (ja) | 1988-10-21 | 1996-07-03 | 松下電子工業株式会社 | ディジタル・アナログ変換回路 |
| JPH03143026A (ja) * | 1989-10-27 | 1991-06-18 | Nec Corp | ディジタル―アナログ変換器 |
| JPH05191289A (ja) | 1992-01-14 | 1993-07-30 | Sony Corp | 電流加算方式ｄ／ａコンバータ |
| JPH05259915A (ja) | 1992-03-13 | 1993-10-08 | Matsushita Electric Ind Co Ltd | 電流加算型ｄ／ａ変換器 |
| US5760725A (en) | 1995-03-29 | 1998-06-02 | Kawasaki Steel Corporation | Current cell type digital-analog converter |
| JP3182335B2 (ja) | 1995-03-29 | 2001-07-03 | 川崎製鉄株式会社 | 電流セル型ｄａコンバータ |
| US5949362A (en) | 1997-08-22 | 1999-09-07 | Harris Corporation | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods |
| JP3361449B2 (ja) * | 1998-01-12 | 2003-01-07 | 松下電器産業株式会社 | Ｄ／ａ変換器 |
| JP3209967B2 (ja) * | 1998-11-04 | 2001-09-17 | 沖電気工業株式会社 | 電流セル及びこれを用いたディジタル／アナログ変換器 |
-
2000
- 2000-06-23 JP JP2000189843A patent/JP3585113B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-21 US US09/886,689 patent/US6433721B2/en not_active Expired - Lifetime
- 2001-06-22 EP EP01115194A patent/EP1178611B1/en not_active Expired - Lifetime
- 2001-06-22 DE DE60128426T patent/DE60128426T2/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101567372B1 (ko) | 2014-07-25 | 2015-11-10 | 주식회사 레이믹스 | 전류 구동 디지털-아날로그 변환기 및 그 전류 구동 디지털-아날로그 변환기의 전류 셀 배치 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010054975A1 (en) | 2001-12-27 |
| EP1178611A2 (en) | 2002-02-06 |
| US6433721B2 (en) | 2002-08-13 |
| JP2002009247A (ja) | 2002-01-11 |
| DE60128426D1 (de) | 2007-06-28 |
| DE60128426T2 (de) | 2007-09-06 |
| EP1178611A3 (en) | 2004-03-31 |
| EP1178611B1 (en) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3585113B2 (ja) | 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 | |
| KR100530890B1 (ko) | 향상된선형성을가진커런트셀매트릭스를포함하는디지털-아날로그컨버터및관련방법. | |
| CN104604142A (zh) | 减少sar adc中的元件失配的影响 | |
| US8659459B2 (en) | Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device | |
| EP1191698B1 (en) | Capacitor-array d/a converter including a thermometer decoder and a capacitor array | |
| US8013770B2 (en) | Decoder architecture with sub-thermometer codes for DACs | |
| CN103620964B (zh) | 用于数/模转换器中的代码范围特定线性度改进的开关定序 | |
| JPH02306723A (ja) | ディジタル・アナログ変換器 | |
| JP4311511B2 (ja) | デジタル−アナログ変換の方法および装置 | |
| US5568145A (en) | MOS current source layout technique to minimize deviation | |
| CN109902325B (zh) | 一种dac电流源阵列的排列方式及共源电流源阵列版图 | |
| US6317066B1 (en) | Layout arrangement of current sources in a current-mode digital-to-analog converter | |
| JP3238573B2 (ja) | エンコーダー | |
| JP4757006B2 (ja) | 電流源セル配置構造およびｄａ変換器 | |
| KR100300240B1 (ko) | 직병렬형a/d변환기 | |
| JP3725001B2 (ja) | 選択回路、ｄ／ａ変換器及びａ／ｄ変換器 | |
| JPH0119474Y2 (ja) | ||
| JPH08125536A (ja) | 抵抗ラダー、ｄ−ａ変換器、及びａ−ｄ変換器 | |
| US6469646B1 (en) | Converting digital signals to analog signals | |
| US9712183B2 (en) | Axially and centrally symmetric current source array | |
| US6961014B2 (en) | D/A converter | |
| JP2735712B2 (ja) | ディジタル・アナログ変換器 | |
| JP2008092422A (ja) | 抵抗ラダー回路およびディジタル−アナログ変換回路 | |
| CN117955499A (zh) | 一种分段电阻结构的数模转换器版图结构 | |
| JP2018107771A (ja) | 差動出力型ｄ／ａ変換器及びａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |