CN104604142A

CN104604142A - 减少sar adc中的元件失配的影响

Info

Publication number: CN104604142A
Application number: CN201380046693.1A
Authority: CN
Inventors: S·亚纳基曼; M·E·保罗
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2012-09-07
Filing date: 2013-09-09
Publication date: 2015-05-06
Anticipated expiration: 2033-09-09
Also published as: US20140070968A1; CN104604142B; US8766839B2; WO2014039956A1

Abstract

本发明在一个方面，SAR ADC的位的中间组根据第一组代表性电容器和第二组代表性电容器被分别转换成第一中间模拟值和第二中间模拟值。在第一组和第二组中至少有一个电容器选自不同。SAR ADC输出码根据第一和第二中间模拟值被产生。在另一方面，N位SAR ADC的分辨率通过相应地使用一个以上的转移函数操作N位SAR ADC产生多个N位数字码而被增强。每个转移函数被选择以使其偏移最低有效位(LSB)值的分数。多个N位数字码接着被相加以形成P位数字码，以使P由于相加大于N。

Description

减少SAR ADC中的元件失配的影响

技术领域

本发明总体涉及模式转换器(ADC)，具体地，涉及减少在基于ADC的逐次逼近寄存器(SAR)中的元件失配的影响。

背景技术

ADC将模拟信号的采样值转换到包括有限数目位(例如，N位)的数字码。通常，SAR ADC通过连续将输入的模拟信号样本与中间数字码的模拟值进行比较而逐位产生数字码。该中间数字码通常通过测试从最高有效位(MSB)到最低有效位(LSB)的每一位来连续地产生。SAR ADC通常使用数模转换器(DAC)产生对应于中间数字码的中间模拟值。常规的SAR ADC的操作在专利号6,894,627的美国专利中被描述。

SAR ADC中的DAC通常使用不同的技术来实现(例如，二进制加权解码和测温解码)。在测温式解码器DAC中，每个元件被构造成同一值。测温式解码器被用于连接期望数目的元件以形成本领域中熟知的对应于中间数字码的比率。每个元件值被期望与其他元件值匹配，以便精确代表中间数字码。

通常，在元件之间存在失配。失配的一个来源可能是在制造过程引起的跨越集成电路的物理参数上的差异。这种失配可以影响产生的数字码的精确性。

发明内容

根据本发明的一个方面，根据两个或多个代表性电容器堆的不同组，SAR ADC中的一组中间位被分别转换为两个或多个中间模拟值。中间模拟值与输入的模拟样本比较以产生精确的数字码位。根据另一方面，电容器的不同组选自不同的位置，以减小由于在制造过程中的变化而产生的电容器失配的影响。根据另一方面，电容器的不同组选自对应于该组中间位的测温码。

根据另一方面，仅针对中间数字位的LSB部分重复转换过程，而保持MSB位相同。代表MSB位的代表性电容器在每次转换过程中被改变。

根据另一方面，每个电容器堆(bank)在形成在集成电路内的半导体管芯上的二维电容器阵列的每行和/或列中包含至少一个单元电容器。

根据另一方面，N位SAR ADC的分辨率通过产生相应地使用一个以上的转移函数操作N位SAR ADC的两个或多个N位数字码来增强。每个转移函数被选择，以使N位SAR ADC偏移LSB值的分数。两个或多个N位数字码接着被相加以形成P位数字码，以使由于相加导致P大于N。

附图说明

图1是示例SAR ADC的框图。

图2是描述在图1的DAC中所使用的示例电容器阵列的电路图。

图3示出单元电容器被实现在图2的示例阵列的在半导体管芯上的方式。

图4示出在图1的SAR ADC中可以产生N位数字码的方式的流程图。

图5是示例6位测温解码器DAC的电路图。

图6是并入SAR ADC的示例集成电路中的电容器网格。

图7A-7D示出第一三个MSB位(位1、位2和位3)的电容器堆的连接。

图7E-7H示出剩下的三个MSB位(位4、位5和位6)的电容器堆的连接。

图8A-8D分别代表在产生第一、第二、第三以及第四SAR ADC输出的同时网格内的电容器堆的配置。

图9示出通过对部分14位进行重复转换过程而产生四个不同的14位SAR ADC输出的时序图。

图10是描述图1的SAR ADC的转移函数的图形。

具体实施方式

在图1中，可以看到示例SAR ADC 100的框图。示出的SAR ADC100包括采样保持(S/H)电路110、DAC 150、比较器170以及SAR逻辑单元190。下面进一步详细描述每个框。

采样保持(S/H)电路110在一时刻对在路径101上接收到的输入模拟信号进行采样，并且在路径117上保持模拟样本(采样值)达期望的时长，以便进一步处理。S/H电路110可以通过时钟信号来操作，从而控制采样率，并保持样本达期望的时长。S/H电路110还可以使用已知的技术来实现。

比较器170在其输入路径157和117上比较模拟信号，并且如果路径117(非倒相输入端)上的模拟信号的值大于路径157上的模拟信号的值(倒相(inverting)输入端)，则产生逻辑值“1”作为路径179上的输出。否则，比较器170产生逻辑值“0”。比较器170可以使用相关领域的已知的技术来实现。

SAR逻辑190在每个时钟周期处产生中间数字码，并且将中间数字码发送到路径195上的DAC 150。如本领域所熟知的，每个中间数字码在每个时钟周期处被产生以连续测试(确定)N位数字码中从MSB到LSB的位值。在每个时钟周期SAR 190中，基于来自比较器170的比较结果来确定测试的位的值。在N个时钟周期的结束处，SAR逻辑190发送N个确定的位作为SAC ADC的输出199。

DAC 150将在路径195上接收的中间数字码转换成中间模拟值。中间模拟值被提供在路径157上以便比较。DAC 150使用元件阵列诸如电容器和/或电阻器来产生中间模拟信号。通常由于若干优点诸如实现的复杂性、能源效率等，电容器被用作元件阵列。

图2是描述DAC 150部分的电路图。如图中所示，电容器210A至210H的阵列、开关220A至220H以及二进制测温解码器240。每个部件在以下进一步被描述。

二进制测温解码器240将在路径241上接收的中间数字码转换到测温码。例如，N位的二进制中间数字码被转换成2N-1位测温码。测温码被提供以切换路径242上的配置。

开关220A至220H中的每个分别通过K位中间数字码来操作(通过相应的2^k-l个测温码)，其中K小于等于N。作为示例，开关220A至220H如果操作相应开关的位是处于逻辑“1”，则将电容器210A至210H的底板连接至参考电压+Vref，否则，连接其至参考电压-Vref。耦合至参考电压+Vref的电容器被称为代表性电容器，因为代表性电容器的总电容对应于操作开关的数字码的二进制加权的总和。

作为示例，图2可以代表N位DAC 150中的K位的部分实现方式，而DAC 150的其他部分可以使用任何其他已知方法来实现。因此，N位中的期望的K位被发送到路径241上。剩下的N-K位(MSB或者LSB侧)可以以相似的方式或者通过使用任何其他技术诸如二进制加权阵列来产生。在N-K位代表MSB侧的位的情况下，图2中的电路有效地对在输入模拟样本和由本领域熟知的中间数字码的N-K位的所形成的模拟值之间的差进行采样。

电容器210A至210H中的每个电容器代表形成期望的电容值的单元电容器或者单元电容器的组(以下称“电容器堆”)。图3描述在示例中单元电容器被实现在半导体管芯上的方式。如该图所示，期望数目的单元电容器被展开(spread)(被实现)在跨越半导体管芯310的二维阵列(网格)上。电容器堆210A至210H通过组合/耦合不同位置处的单元电容器而形成。例如，4C电容器(C代表电容单元)的电容器堆可以通过将电容器耦合在行A和列3、行C和列4、行E和列6以及行H和列7上(一起被称作电容器堆)来形成。类似地，同一值的另一电容器堆可以通过选择网格中的其他4个电容器的组来实现。

继续参照图2，示出的每个电容器堆具有nC的电容值。可替换地，电容器堆210A-210D可以被实现具有一个电容值(例如，C)，并且电容器210E-210H可以被实现具有其他电容值(例如，nC)。在图2中，所示的电容器堆的一端耦合至公共端子201，并且每个电容器的其他末端可选择地耦合至依赖于路径242上所接收的测温码的参考电压+Vref和-Vref之一(通过切换配置220)。

因此，测温码1110000(对应于中间数字码011的三位)将三个电容器堆210F至210H(对应于码011的代表性电容器)连接至参考电压+Vref，并且将其他5个电容器堆210A至210E连接至-Vref，由此在端子210上形成与电容比3(nC)/8(nC)成比例的电压。类似地，不同的测温码在端子201上形成不同的比率，由此产生与中间数字码成比例的模拟电压。连接以形成与电容比成比例的端子201上的电压可以以依赖于用于形成比率的参考电压的不同方式来实现。

然而，可以认识到，单元电容器中的失配可以引起端子201上所形成的期望比率的误差，由此在代表中间数字码的电压中引起误差。以下参照图4描述在一个示例中此类失配的影响可以被减小的方式。

图4是示出在SAR ADC的示例中可以产生N位数字码的方式的流程图。流程图开始于步骤401，并且进入步骤410进行控制。

在步骤410中，SAR ADC 150通过连续测试一个时钟周期中的每个位来产生N个时钟周期中的第一N位数字码。SAR ADC可以针对期望数目的MSB位使用测温解码DAC，并且针对剩下的低阶位任何使用任何其他技术例如二进制加权电容器阵列DAC。在一个示例中，测温解码被用于N-K MSB位，而N位的K个低阶位使用其他技术来实现。

在步骤420中，SAR ADC 150选择不同的电容器堆再生N位数字码中的位组以代表中间数字码。作为示例，当选择不同的电容器堆来代表N-K个MSB位时，再生的位组可以对应K个LSB位。通过保持N-K位的值相同来重复转换过程来产生K位。因此，K时钟周期被用于产生N位数字码字。

步骤420可以被重复期望的次数以产生期望数目的N位数字码。例如，如果步骤420被重复Y次，那么N位数字码的Y数目在Y*K个时钟周期中被产生，其中符号*代表乘操作。

在步骤430中，SAR ADC 150产生作为所产生的N位数字码的数目的平均值的最后的N位数字码。任何已知的平均技术可以被用于产生N位数字码的Y数目的平均。在替换性的示例中，N位数字码的Y数目可以被添加以产生P位最终的数字码，其中由于添加从而P大于N。流程图结束于步骤499。

根据以上方法，由电容器失配所导致的误差被减小。以下参照图4进一步阐述所描述的SAR ADC 100的操作。

图5是作为示例的6位测温解码器DAC的电路图。所示的该图包含8C电容器堆520-1至520-7、1C电容器堆580-1至580-8、测温/温度计解码器530和540。以下进一步详细描述每个部件。

8C电容器堆520-1至520-7中的每个可以通过耦合在8X8单元电容器网格中的8个1C(单元电容器)电容器来形成。参照图6，本发明描述网格中的单元电容器被选择性地耦合以形成电容器堆520-1至520-7和580-1至580-8以便减小积分非线性的方式。

图6是合并SAR ADC 100的集成电路中的电容器网格。在网格600中，每个正方形(框)代表在半导体管芯上的单元电容器的物理位置。网格中的每个物理位置通过具有行A-H和列1-8的(行，列)来识别。如本领域所熟知的，过程变化可以引起跨越半导体管芯或者网格600的电容值的变化/坡度(gradient)。此类变化/坡度的影响可以导致由SAR ADC产生的数字码中的积分非线性(INL)误差。此类变化可以通过形成如以下所描述的电容器堆来反击(countered)。

在图6中，所示的标记有堆号620-1至620-8的每个正方形代表被选择以形成相应堆的电容器。例如，示出的电容器堆620-1包含(由其形成)在位置(A，7)、(B，l)、(C，4)、(D，6)、(E，3)、(F，5)、(G，8)以及(H，2)处的8个单元电容器的组。类似地，电容器堆620-2可以由在位置(A，5)、(B，3)、(C，2)、(D，8)、(E，l)、(F7)、(G，6)以及(H，4)处的8个单元电容器的组来形成。可以观察到，每个电容器堆620-l到620-8通过选择每行A-H中的至少一个单元电容器来形成。替代地，每个电容器堆还可以通过选择每列中的至少一个单元电容器或者通过满足行和列二者条件来形成。作为进一步替代地，电容器可以基于代表在x(列式的)或者Y(行式的)方向上的过程变化的分布函数来被选择。

参照图5，电容器堆520-1至520-7动态地选自8个电容器堆620-1至620-8。

单元电容器堆580-1至580-8可以通过拆分电容器堆620-1至620-8中的任何一个(未使用的)来形成。例如，电容器堆620-8可以被拆成8个单元电容器，并且电容器堆580-1至580-8可以分别通过位置(A，4)、(B，6)、(C，7)、(D，l)、(E，8)、(F，2)、(G，3)以及(H，5)处的单元电容器来形成。

继续参照图5，测温解码器540在路径542上接收MSB位1、2以及3并且将中间数字码的3个MSB位(位1、位2以及位3)转换成的7位测温码。类似地，测温解码器530在路径532上将中间数字码的剩下的3位(位4、位5以及位6)转换成的7位测温码。相应地，路径542上的7位测温码操作/控制7个开关以将7个电容器堆520-1至520-7连接到参考电压+Vref和-Vref中的一个。类似地，路径532上的7位测温码操作/控制7个开关以将7个电容器堆580-1至580-7连接到参考电压+Vref和-Vref中的一个。所示的电容器堆580-8耦合到参考电压-Vref。

以下参照图7A-7H进一步描述根据图4可以多次产生N位数字码的方式。图7A-7D描述第一三个MSB位(位1、位2以及位3)的电容器堆连接。图7E-7H描述剩下三个MSB位(位4、位5以及位6)的电容器堆连接。

图7A是描述针对中间数字码的3个MSB位(位1、位2以及位3)选择电容器堆的同时产生第一SAR ADC输出的表。表中的8行对应MSB位(位1、位2以及位3)的8个可能的组合，并且8列(表的部分730)对应8个电容器堆。列1-8代表网格600中的电容器堆620-1至620-8。如图中所示，7个电容器堆620-1至620-7由3个MSB位(位1、位2以及位3)来操作，并且3个MSB位(位1、位2以及位3)代表图5中的电容器堆580-1至580-7。部分730中的每一项表示3个MSB位的特定组合的电容器堆的底板的连接。电容器堆620-8在产生第一SAR ADC输出时不由3个MSB位操作，并且在此被标记为“NA”(未考虑)。

如图7A所示，行1上的项对应当3个MSB位是000(位1、位2以及位3)时的情况，示出的所有电容器堆(列1-7)耦合至参考电压-Vref。行2上的项对应当3个MSB位是001(对应7位测温码1000000)时的情况。相应地，示出的电容器堆1耦合至参考电压+Vref，并且其他排耦合至参考电压-Vref。行5的描述项对应当MSB位是100(对应7位测温码1111000)时的情况，所示的电容器堆1、堆2、堆3以及堆4耦合至参考电压+Vref。所示的其他电容器堆耦合至参考电压-Vref。类似地，对于3个MSB位的其他值，这些项描述电容器堆的连接。

进一步继续，在图7B-7D中，列2、4以及6分别被示为相对图7A中的列8的单元电容器堆。因此，剩下的7个列代表电容器堆520-1至520-7。单元电容器堆的此类改组(shuffling)可以进一步增强SARADC 100的性能/精确度。但是，图7B-7D还可以通过保持列8的单元电容器堆来实现，这对于本领域的技术人员是明显的。

为了简洁，本发明参照示例MSB位结合100描述图7B-7D。对于本领域的技术人员来说，通过阅读本文提供的描述，表中的所有的其他项是显而易见的。

图7B是描述针对3个MSB位(位1、位2以及位3)选择电容器堆的同时产生第二SAR ADC输出的表。如图中所示，7个电容器堆620-1、620-3至620-8由3个MSB位(位1、位2以及位3)来操作，并且3个MSB位(位1、位2以及位3)代表图5中的电容器堆580-1至580-7。电容器堆620-2在产生第二ADC输出时不由3个MSB位操作，并且在此被标记为“NA”(未考虑)。

继续MSB位100的示例项，所示的电容器堆3、堆4、堆5以及堆6耦合至参考电压+Vref，并且所示的其他堆耦合至参考电压-Vref。这样的连接可以通过将测温码1111000循环右移两个位置来进行，并且移位的测温码可以被用于操作耦合电容器堆的开关。

图7C是描述为3个MSB位(位1、位2以及位3)选择电容器堆的同时产生第三SAR ADC输出的表。如图中所示，7个电容器堆620-1、620-2、620-3以及620-5至620-8由3个MSB位(位1、位2以及位3)来操作，并且3个MSB位(位1、位2以及位3)代表图5中的电容器堆580-1至580-7。电容器堆620-4在产生第三ADC输出时不由3个MSB位操作，并且在此标记为“NA”。

继续MSB位100的示例项，所示的电容器堆5、堆6、堆7以及堆8耦合至参考电压+Vref，并且所示的其他堆耦合至参考电压-Vref。这样的连接可以通过将测温码1111000循环右移4个位置来进行，并且移位的测温码可以被用于操作耦合电容器堆的开关。

图7D是描述针对3个MSB位(位1、位2以及位3)选择电容器堆的同时产生第四SAR ADC输出的表。如图中所示，7个电容器堆620-1至620-5、620-7以及620-8由3个MSB位(位1、位2以及位3)来操作，并且3个MSB位(位1、位2以及位3)代表图5中的电容器堆580-1至580-7。电容器堆620-4在产生第四ADC输出时不被用作部分3个MSB位，并且在此被标记为“NA”。

继续MSB位100的示例项，所示的电容器堆7、堆8、堆1以及堆2耦合至参考电压+Vref，并且所示的其他堆耦合至参考电压-Vref。这样的连接可以通过将测温码1111000循环右移6个位置来进行，并且移位的测温码可以被用于操作耦合电容器堆的开关。

图7E代表针对剩下的3个MSB位(位4、位5以及位6)的电容器堆的选择，同时产生第一SAR ADC输出。来自图7A的未使用的电容器堆620-8被拆成8个单元电容器堆620-8(1)至620-8(8)，并且被用作图5中的电容器堆580-1至580-8。因此，剩下的3个MSB位(位4、位5以及位6)连接单元电容堆620-8(1)至620-8(8)，如区域730中的项的每个。

类似地，图7F-7H代表为剩下的3个MSB位分别产生第二、第三以及第四SAR ADC输出的电容器选择。然而，为了简洁，在此不再进一步描述这些附图，对于本领域的普通技术人员来说，通过阅读在此的公开，操作是明显的。

图8A-8D分别代表产生第一、第二、第三以及第四SAR ADC输出的网格内的示例电容器堆的配置。

根据图7A-7H产生的4个6位输出(第一、第二、第三以及第四SAR ADC输出)被平均。4个6位数字码的平均可以通过已知方法来执行。

由于每次(迭代)改组电容器堆的同时多次产生输出数字码，由电容器的失配导致的误差被消除或者至少在某种情况下被减小。以下进一步描述当6个MSB位值是100000(位1至位6)时，电容器失配被消除的方式。

如以上所描述的，图7A和图7E在路径501上产生与电容比率1成比例的模拟电压，该电容比1在下面给出：

其中，C1至C8分别代表电容器堆620-1至620-8的电容值。

图7B和图7F在路径501上产生与电容比率2成比例的模拟电压，该电容比率2在下面给出：

图7C和图7G在路径501上产生与电容比率3成比例的模拟电压，该电容比率3在下面给出：

图7D和图7H在路径501上产生与电容比率4成比例的模拟电压，该电容比率4在下面给出：

其中平均化的影响可以被表示为：

\begin{matrix} (5) = \frac{1}{4} (\frac{C 1 + C 2 + C 3 + C 4}{C 1 + C 2 + C 3 + C 4 + C 5 + C 6 + C 7 + C 8} + \frac{C 3 + C 4 + C 5 + C 6}{C 1 + C 2 + C 3 + C 4 + C 5 + C 6 + C 7 + C 8}) \\ + \frac{1}{4} (\frac{C 5 + C 6 + C 7 + C 8}{C 1 + C 2 + C 3 + C 4 + C 5 + C 6 + C 7 + C 8} + \frac{C 7 + C 8 + C 1 + C 2}{C 1 + C 2 + C 3 + C 4 + C 5 + C 6 + C 7 + C 8}) \\ = \frac{1}{4} (\frac{2 (C 1 + C 2 + C 3 + C 4 + C 5 + C 6 + C 7 + C 8)}{C 1 + C 2 + C 3 + C 4 + C 5 + C 6 + C 7 + C 8}) = \frac{1}{2} \end{matrix}

因此，从等式(5)可知，如中间数字码100000所期望的，该比率等于1/2。进一步，等式(5)暗示产生的比率独立于电容器失配。

进一步，使用类似的数学步骤可以示出，当中间数字码是010000时，电容器失配的影响被消除，并且在其他情况中电容器失配的影响至少被较小。为了简洁和简明，在此不包括这样的数学步骤。

虽然以上描述是参照6个MSB位进行的，但是该概念可以被扩展到任何数目的码长。进一步的，N位DAC的一部分可以根据本公开的方面来被操作，而剩下的部分可以以任何其他已知的方法来被操作。例如，在N位DAC中，可以根据参照图4-8描述的本公开来实现3个或6个MSB位，而剩下的位可以以任何其他已知方式来被实现。

在一个示例中，几个LSB可以多次被再生或者测试，以便通过保持MSB位值恒定而又具有与以上所描述的不同的电容器堆配置来产生多个N位输出。再生的LSB位数的数目可以基于ADC的期望的精确度来确定。

参照图9，以下描述通过保持14位SAR ADC中的MSB位恒定来多次测试和再生3位，从而增强精确性的方式。

图9是描述通过针对部分14位重复转换过程来产生4个不同14位SAR ADC输出的时序图。所示的时序图包含芯片选择信号CSZ 910、配置920、SCLK 930、测试位940、样本950以及转换960。

芯片选择CSZ 910选择ADC芯片(集成电路)并且激活(有效的低电平)该芯片以便操作。只要芯片(并有SAR ADC 150的集成电路)被要求处于工作状态，芯片选择被保持低电平有效(active low)。转换960指示模拟输入样本转换成相应数字码的转换的开始和转换的结束。在转换期间，其保持低电平有效。样本950采样模拟输入并且保持采样的模拟信号以便处理，直到转换过程被完成。测试位940代表在时钟信号SCLK 930的每一时钟周期处测试的位。因此，一旦在时钟信号SCLK 930的每一时钟周期，每一位被测试一次。

所示的配置920包含一个转换周期内的不同时间段处的配置1、2、3以及4。每个配置1、2、3以及4产生14位数字码输出。因此，4个配置产生4个输出。

在配置1中，所有的14位和冗余位(冗余12^th位)在15个时钟周期(时钟周期1-15)中被产生。如本领域熟知的，冗余12^th位被插入在14位SAR ADC中以便错误校正。14位SAR ADC中的位1-6根据参照图5所提供的描述而被实现，并且位7-14可以使用其他已知的技术诸如二进制加权电容器阵列或者测温电容器阵列或者混合配置来实现。因此，中间数字码的MSB位1-6被馈送到测温解码器540和530。结果，MSB位1-3操作电容器堆520-1—520-7，并且MSB位4-6操作电容器堆580-1至580-8。因此，在配置1中，第一14位输出使用参照图7A、7E以及8A所描述的配置而被产生。

在配置2中，获取自配置1的第一14位输出中的位1-11被保留，并且位12、13以及14使用图7B和7F配置而被测试。保留位1-11中的位1-6被馈送到测温解码器540和530。位12、13以及14使用参照图7B、7F和8B所描述的电容器配置来被测试。新计算的位12、13、14以及冗余位与先前未改变的1-11位被连接(concatenated)，从而产生配置2中的第二14位数字码。可以认识到，4个时钟周期被用于产生第二14位输出。

类似地，在配置3中，获取自配置1的11位的输出被保持，并且位12、13以及14使用参照图7C、7G以及8C所描述的MSB位配置而被测试。因此，4个时钟周期被用于产生第三14位输出，该第三14位输出包含先前未改变的1-11位、新计算的位12、13、14以及冗余位。

类似地，在配置4中，获取自配置1的11位的输出被保持，并且位12、13以及14使用参照图7D、7G以及8D所描述的MSB位配置而被测试。因此，4个时钟周期被用于产生第四14位输出，该第四14位输出包含先前未被改变的1-11位、新计算的位12、13、14以及冗余位。

获取自4个配置1、2、3以及4的全部4个14位数字码输出被平均并且被提供作为SAR ADC 100的最终输出。在一个替换的示例中，全部的4个输出可以被相加在一起以产生16位输出。如进一步替代的，16位输出可以被缩短(truncated)成14位以作为最终输出。因此，14位SAR ADC的精确度被增强。

以下参照图10描述在示例中可以增加SAR ADC的分辨率的方式。参照图8描述图形，该图形示出从14位到16位的增强的SAR ADC的分辨率。

图10是描述SAR ADC的转移函数的图形。所示的图形包含4个转移函数1010、1020、1030以及1040。X轴代表输入的模拟值并且Y轴代表量化级(由二进制值代表)。因此，一个LSB对应水平段1009的长度。如所熟知的，当输入模拟信号摆动超过LSB 1009时，输出码改变一个LSB。因此，ADC的分辨率通过量化级数来被确定。例如，本领域熟知的14位SAR ADC将具有2¹⁴个量化级和(满量程/2¹⁴)的LSB。

所示的转移函数1010、1020、1030以及1040分别被移位(偏移)一个LSB、1/4LSB、1/2LSB以及3/4LSB。这种偏移可以通过改变施加到SAR ADC的阈值电压来实现。因此，具有转移函数1010或1030或1040的SAR ADC将输入模拟值1080转换成0..000(全0)数字码。替代的，使用转移函数1020操作的SAR ADC将同一模拟值1080转换成0...001数字码。因此，具有LSB的1/4的变化的模拟输入在一个输出中被捕获，由此增强分辨率。

在一个示例中，参照以上图9所描述的配置1、2、3以及4使用转移函数1010、1020、1030以及1040而被操作。转移函数1010-1040被随机地施加到每个配置。例如，配置1中的第一14位输出可以使用转移函数1030来被产生，配置2中的第二14位输出可以使用转移函数1010来被产生，配置3中的第三14位输出可以使用转移函数1040来被产生，以及配置4中的第四14位输出可以使用转移函数1020来被产生。如以上所提到的，在通过改变施加到SAR ADC的阈值电压的操作的同时，转移函数被动态地改变。

第四14位输出接着被相加，从而形成16位数字码。由于在4个输出中的一个输出中，输入信号变化成LSB的1/4被捕获到，所以16位数字码是16位分辨率。

本领域的技术人员将认识到，可以对描述的实施例进行修改，并且在所要求保护的发明的范围内，许多其他实施例也是可能的。

Claims

1.一种方法，其包括：

产生一组中间位；

根据来自逐次逼近寄存器即SAR模数转换器即ADC中的多个电容器的第一组代表性电容器，将该组中间位转换为第一中间模拟值；

根据来自所述SAR ADC中的所述多个电容器的第二组代表性电容器，将该组中间位转换为第二中间模拟值；以及

根据所述第一中间模拟值和所述第二中间模拟值产生多个数字码位，其中所述第二组代表性电容器和所述第一组代表性电容器中多于一个电容器不相同。

2.根据权利要求1所述的方法，其中所述多个电容器进一步包括等电容值的多个电容器组，其中每个所述电容器组被设置在半导体管芯上的不同位置，并且所述第一组代表性电容器和所述第二组代表性电容器通过将电容器组耦合至参考电压来形成。

3.根据权利要求2所述的方法，其中所述第二组代表性电容器通过在不同位置处使用同一电容值的电容器堆替换所述第一组代表性电容器中的至少一个电容器堆来形成。

4.根据权利要求3所述的方法，其进一步包括通过等效于该组中间位的一组测温码位来选择所述第一组代表性电容器和所述第二组代表性电容器。

5.根据权利要求4所述的方法，其进一步包括：

从所述第一中间模拟值产生第一组数字输出位；

从所述第二中间模拟值产生第二组数字输出位；以及

产生所述多个数字码位作为所述第一组数字输出位和所述第二组数字输出位的平均。

6.根据权利要求5所述的方法，其中产生所述多个数字码位进一步包括：

通过比较所述第一中间模拟值和所述模拟样本产生所述第一组数字输出位；

通过比较所述第二中间模拟值和所述模拟样本产生所述第二组数字输出位；以及

将所述第一组数字输出位和第二组数字输出位相加，由于相加，从而形成数目大于所述第一组数字输出中的位的数目或者第二组数字输出中的位的数目的数字码位。

7.根据权利要求1所述的方法，其进一步包括：

通过将所述第一组代表性电容器耦合至一个参考值并且将所述多个电容器中的剩余电容器耦合至第二参考值来形成第一电容比；以及

通过将所述第二组代表性电容器耦合至一个参考值并且将所述多个电容器中的剩余电容器耦合至第二参考值来形成第二电容比，其中所述第二组代表性电容器被选择，使得当对第一比率和第二比率进行平均时，由所述第一组代表性电容器中的一个或多个电容器之间的失配引起的第一比率中的误差被减小。

8.一种将模拟样本转换成多个数字码位的集成电路，其包括：

二维电容器阵列，其物理上横跨所述集成电路而展开；

数模转换器即DAC，其根据来自所述二维电容器阵列的第一组代表性电容器，将一组中间数字位转换成第一中间模拟值，并且根据来自所述二维电容器阵列的第二组代表性电容器，将所述该组中间数字位转换成第二中间模拟值；

比较器，所述比较器将所述第一中间模拟值与所述模拟样本进行比较，并且将所述第二中间模拟值与所述模拟样本进行比较；以及

逐次逼近寄存器即SAR，其根据比较的结果确定所述多个数字码位。

9.根据权利要求8所述的集成电路，其中所述二维电容器阵列包括相等电容值的多个电容器堆，其中每个电容器堆通过耦合所述二维阵列中的不同位置处的电容器来形成，并且所述第二组代表性电容器通过改变所述第一组代表性电容器中的一个或多个电容器堆而动态地形成。

10.根据权利要求9所述的集成电路，其进一步包括：测温解码器，所述测温解码器将该组中间数字位解码成一组测温码位，其中所述第一组代表性电容器和第二组代表性电容器选自该组测温码。

11.根据权利要求10所述的集成电路，其中所述第一中间模拟值和第二中间模拟值在两个连续的时钟周期处被顺序产生。

12.根据权利要求11所述的集成电路，其中第二组代表性电容器通过使用位于所述二维电容器阵列中的不同物理位置处的具有同一电容值的电容器堆来替换所述第一组代表性电容器中的至少一个电容器堆来形成。

13.根据权利要求9所述的集成电路，其中每个电容器堆包括来自单元电容器的二维阵列的每行的至少一个电容器。

14.一种在逐次逼近寄存器即SAR模数转换器即ADC中将输入模拟样本转换成精确的N位数字码的方法，其包括：

使用来自电容器的阵列的第一物理位置的一组代表性电容器，在N个时钟周期中产生包括K个LSB位和N-K个MSB位的第一N位数字码；

通过替换该组代表性电容器中的代表来自不同物理位置的N-K个MSB位的至少一个电容器来在K个时钟周期中再生K个LSB位；和

根据所述第一N位数字码和所述再生的K个LSB位形成精确的N位数字码。

15.根据权利要求14所述的方法，其进一步包括：

多次再生K个LSB位，同时保持N-K个MSB位不变，其中每次该组代表性电容器中的至少一个电容器被来自不同位置的电容器替换；以及

对多个再生的K个LSB位进行平均，以形成所述精确的N位数字码。

16.一种方法，其包括：

使用相应的多个转移函数，操作多次逐次逼近寄存器即SAR模数转换器即ADC，每次将模拟值转换成多个数字码，其中所述多个转移函数被偏移LSB值的分数；以及

将所述多个数字码相加，以形成最终的数字码，其中最终的数字码相比所述多个数字码中的任何一个的分辨率更高。

17.根据权利要求16所述的方法，其中通过调节施加到所述SARADC的阈值电压来获取所述多个转移函数的每个转移之间的偏移。

18.根据权利要求17所述的方法，其进一步包括：

产生所述多个数字码中的第一数字码；以及

通过再生部分所述第一数字码而保持剩余部分相同来产生所述多个数字码中的随后的一个或多个数字码。

19.根据权利要求18所述的方法，其中部分数字码通过改变该组代表性电容器中的代表所述第一数字码的其他部分的至少一个电容器而被再生。

20.一种将模拟样本转换成多个数字码位的逐次逼近寄存器即SAR模数转换器即ADC，其包括：

二维电容器阵列，其物理上横跨所述集成电路而展开，其中所述二维电容器阵列包括相等电容值的多个电容器堆，其中每个电容器堆通过耦合所述二维阵列中的不同位置处的电容器来形成，其中每个电容器堆包括来自单元电容器的二维阵列的每行的至少一个电容器；

数模转换器即DAC，其根据来自所述二维电容器阵列的第一组代表性电容器，将一组中间数字位转换成第一中间模拟值，并且根据第二组代表性电容器，将该组中间数字位转换成第二中间模拟值，所述第二组代表性电容器通过替换所述二维电容器阵列中的所述第一组代表性电容器中的一个或多个电容器堆具有来自不同物理位置的同一电容值来形成，其中所述第一中间模拟值和第二中间模拟值在两个连续时钟周期处被顺序转换，其中测温解码器将该组中间数字位解码成一组测温码位，其中所述第一组代表性电容器和第二组代表性电容器选自该组测温码；