CN117240294A - 一种应用于分段式dac电流源的校准方法及电路 - Google Patents

一种应用于分段式dac电流源的校准方法及电路 Download PDF

Info

Publication number
CN117240294A
CN117240294A CN202311251872.0A CN202311251872A CN117240294A CN 117240294 A CN117240294 A CN 117240294A CN 202311251872 A CN202311251872 A CN 202311251872A CN 117240294 A CN117240294 A CN 117240294A
Authority
CN
China
Prior art keywords
thermometer code
thermometer
row
group
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311251872.0A
Other languages
English (en)
Inventor
励勇远
吕风朋
刘帘曦
朱樟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Original Assignee
Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology filed Critical Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Priority to CN202311251872.0A priority Critical patent/CN117240294A/zh
Publication of CN117240294A publication Critical patent/CN117240294A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种应用于分段式DAC电流源的校准方法及电路，该方法包括：将待校准数字码分为MSB组、ULSB组和LSB组；对ULSB组的数字码进行行译码，得到第一温度计码；同时对MSB组的数字码进行列译码，得到第二温度计码；对第一温度计码和第二温度计码进行随机化行列编码，得到编码后的第一温度计码和第二温度计码；将编码后的第一温度计码和第二温度计码与经延时处理的LSB组的数字码进行时钟同步；利用同步后的第一温度计码和第二温度计码选择不同的电流源，从而在DAC的输出端产生与输入相对应的模拟量。该方法解决了高分辨率DAC的段间和段内失配问题，将失配所引入的非线性误差降到最低，增强了器件的SFDR；且该方法复杂度较低，电路实现结构简单。

Description

一种应用于分段式DAC电流源的校准方法及电路
技术领域
本发明属于集成电路设计技术领域，具体涉及一种应用于分段式DAC电流源的校准方法及电路。
背景技术
电流驱动型数字模拟转换器(Digital to Analog Convertor，DAC)是一种用于将数字信号转换为模拟信号的常用电路。其中，分段式电流舵型DAC是目前最常用的一种DAC。
在CMOS工艺中，电流舵DAC以电流源为基本单元。在制造过程中，由于器件的失配、掺杂浓度分布不均等非理性因素的原因，造成了单位电流源的电流大小不等，影响了DAC的匹配特性，从而在输出端引入了非线性误差。为消除非线性误差的影响，提高DAC的整体性能，电流舵DAC经常需引入校准技术，其中，动态元素匹配(DEM)技术是目前电流舵DAC架构中常用的补偿技术。
在现有的DEM DAC架构中，对于相同的输入码，每个时钟周期以随机方式选择单位电流单元。因此与代码相关的输出失真和失配引起的谐波失真被转换成白噪声。这种技术可以有效地减少基于失配的非线性，在更高的采样频率下产生更好的SFDR(无杂散动态范围)值。
然而，在现有提出的动态元素匹配技术中，电流源的随机化仅限于单个分段模块，对于高分辨率DAC，其SFDR性能的进一步改善受到单独分段架构的限制。此外，随着输入位数的增加，该技术增加了DEM块电路的复杂性，容易引起高采样频率DAC性能的下降。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种应用于分段式DAC电流源的校准方法及电路。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明提供了一种应用于分段式DAC电流源的校准方法，包括：
将待校准数字码分为MSB组、ULSB组和LSB组；
对ULSB组的数字码进行行译码，得到第一温度计码；同时对MSB组的数字码进行列译码，得到第二温度计码；
对所述第一温度计码和所述第二温度计码进行随机化行列编码，得到编码后的第一温度计码和第二温度计码；
将所述编码后的第一温度计码和第二温度计码与经延迟处理的LSB组的数字码进行时钟同步；
利用同步后的第一温度计码和第二温度计码选择不同的电流源，从而在DAC的输出端产生与输入相对应的模拟量。
第二方面，本发明提供了一种应用于分段式DAC电流源的校准电路，用于实现本发明第一方面提供的校准方法，包括行列随机化器、行列交换模块、延时模块、时钟缓冲器、电流源模块；其中，
所述行列随机化器包括列译码单元和行译码单元；所述行译码单元用于对待校准数字码中的ULSB组数字码进行行译码，得到第一温度计码；所述列译码单元用于对待校准数字码中的MSB组数字码进行列译码，得到第二温度计码；
所述行列交换模块连接所述行列随机化器，用于对所述第一温度计码和所述第二温度计码进行随机化行列编码，得到编码后的第一温度计码和第二温度计码；
所述延时模块用于对待校准数字码中的LSB组数字码进行延时处理，并与所述编码后的第一温度计码和第二温度计码进行时钟同步，再将同步后的第一温度计码和第二温度计码输入所述电流源模块；
所述电流源模块在所述第一温度计码和第二温度计码的控制下，选择不同的电流源，从而在DAC的输出端产生与输入相对应的模拟量。
本发明的有益效果：
本发明提出了一种应用于分段式DAC电流源的校准方法，通过对待校准数字码进行分组，并对分组后的MSB组和ULSB组数字码进行列译码和行译码，再进行行列随机化编码，利用随机化和电流源单元的行和列元件之间的交换来选择单位电流源元件，实现了对单位电流源之间的失配平均化。该方法解决了高分辨率DAC的段间和段内失配问题，将器件之间的失配所引入的非线性误差降到最低，增强了高分辨率DAC的SFDR，有利于DAC性能的提升；且该方法复杂度较低，电路实现结构简单。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种应用于分段式DAC电流源的校准方法的流程示意图；
图2是本发明实施例提供的一种应用于分段式DAC电流源的校准电路的结构框图；
图3是本发明实施例提供的应用于6位电流舵DAC电流源的校准电路的结构示意图；
图4是本发明实施例提供的行列随机化器的结构及原理图；
图5是本发明实施例提供的行列交换模块进行段间随机化成对交换的示意图；
图6是采用不同方法进行段间随机化的原理说明示意图；
图7是本发明实施例提供的电流源模块的结构和原理示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种应用于分段式DAC电流源的校准方法的流程示意图。本实施提供的一种应用于分段式DAC电流源的校准方法包括以下步骤：
步骤1：将待校准数字码分为MSB组、ULSB组和LSB组；
步骤2：对ULSB组的数字码进行行译码，得到第一温度计码；同时对MSB组的数字码进行列译码，得到第二温度计码；
步骤3：对第一温度计码和第二温度计码进行随机化行列编码，得到编码后的第一温度计码和第二温度计码；
步骤4：将编码后的第一温度计码和第二温度计码与经延时处理的LSB组的数字码进行时钟同步；
步骤5：利用同步后的第一温度计码和第二温度计码选择不同的电流源，从而在DAC的输出端产生与输入相对应的模拟量。
具体的，在步骤2中，对ULSB组的数字码进行行译码，得到第一温度计码包括：
利用第一桶形移位器对ULSB组的数字码进行旋转，以将其转换为第一温度计码。
相应的，对MSB组的数字码进行列译码，得到第二温度计码，包括：
利用第二桶形移位器对MSB组的数字码进行旋转，得到第二温度计码。
可选的，作为一种实现方式，第一桶形移位器和第一桶形移位器均可以采用多选一的多路复用器实现，例如，可以为二选一数据选择器，其控制端采用随机数进行旋转控制信号。其中，伪随机数可以采用一个伪随机数发生器来生成。
可以理解的是，根据待校准数字码位数的不同，MSB组和ULSB组的数字码位数也会发生变化，则用于对ULSB组的数字码进行行译码的桶形移位器个数和用于对MSB组的数字码进行列译码的桶形移位器个数也可以根据实际情况进行相应的调整。
进一步的，在步骤3中，对第一温度计码和第二温度计码进行随机化行列编码，得到编码后的第一温度计码和第二温度计码，包括：
在段间旋转控制信号的控制下，第一温度计码和第二温度计码的行和列随机化输出以成对方式交换，从而得到编码后的第一温度计码和第二温度计码。
具体而言，可通过一个段间旋转控制信号En来决定是否其中段间随机化操作，当段间旋转控制信号En为高点平时，随机化地对上述第一温度计码和第二温度计码进行行列阵列交换，以达到段间随机化的目的。
需要说明的是，对于步骤4中的时钟同步操作，以及步骤5中电流源的选通操作，可以参考现有相关技术实现，本实施例在此不做详细介绍。
本实施例提出了一种应用于分段式DAC电流源的校准方法，通过对待校准数字码进行分组，并对分组后的MSB组和ULSB组数字码进行列译码和行译码，再进行行列随机化编码，利用随机化和电流源单元的行和列元件之间的交换来选择单位电流源元件，实现了对单位电流源之间的失配平均化。该方法解决了高分辨率DAC的段间和段内失配问题，将器件之间的失配所引入的非线性误差降到最低，增强了高分辨率DAC的SFDR，有利于DAC性能的提升。
实施例二
在上述实施例一的基础上，基于同一发明构思，本实施例提供了一种应用于分段式DAC电流源的校准电路。请参见图2，图2是本发明实施例提供的一种应用于分段式DAC电流源的校准电路的结构框图。本实施例提供的一种应用于分段式DAC电流源的校准电路包括行列随机化器、行列交换模块、延时模块、时钟缓冲器、电流源模块；其中，
行列随机化器包括列译码单元和行译码单元；行译码单元用于对待校准数字码中的ULSB组数字码进行行译码，得到第一温度计码；列译码单元用于对待校准数字码中的MSB组数字码进行列译码，得到第二温度计码；
行列交换模块连接行列随机化器，用于对第一温度计码和第二温度计码进行随机化行列编码，得到编码后的第一温度计码和第二温度计码；
延时模块用于对待校准数字码中的LSB组数字码进行延时处理，并与编码后的第一温度计码和第二温度计码进行时钟同步，再将同步后的第一温度计码和第二温度计码输入电流源模块；
电流源模块在第一温度计码和第二温度计码的控制下，选择不同的电流源，从而在DAC的输出端产生与输入相对应的模拟量。
在本实施例中，行译码单元包括第一桶形移位器，第一桶形移位器的输入信号为ULSB组的数字码，输出信号为第一温度计码；
列译码单元包括第二桶形移位器，第二桶形移位器的输入信号为对MSB组的数字码，输出信号为第二温度计码。
可选的，作为一种实现方式，第一桶形移位器和第二桶形移位器均包括分级排列的多个二选一数据选择器。
可以理解的是，根据待校准数字码位数的不同，MSB组和ULSB组的数字码位数也会发生变化，则用于对ULSB组的数字码进行行译码的桶形移位器个数和用于对MSB组的数字码进行列译码的桶形移位器个数也可以根据实际情况进行相应的调整。例如，当ULSB组的数字码为2bit时，可利用一个桶形移位器产生三位第一温度计码，当MSB组的数字码为3bit时，可利用两个桶形移位器产生7位第二温度计码。
进一步的，电流源模块包括开关驱动阵列、电流开关阵列以及电流源阵列；
开关驱动阵列基于不同的第一温度计码和第二温度计码，选择性的打开电流开关阵列中的差分对开关，以选择对应的电流源，从而在输出端产生与输入相对应的模拟量。
其中，电流开关阵列均采用共源共栅电流开关。
在本实施例中，电流源阵列包括若干个单位电流源和一个二进制电流源，且电流源采用共源共栅电流源。
可以理解的是，本实施例提供的应用于分段式DAC电流源的校准电路还包括偏置电路，偏置电路连接电流源阵列，用以为电流源阵列提供偏置栅压。
下面以6位电流舵DAC为例，结合具体的电路结构，本发明提供的校准方法及原理进行详细介绍。
请参见图3，图3是本发明实施例提供的应用于6位电流舵DAC电流源的校准电路的结构示意图。
其中，6位电流舵DAC中经低压差分信号模块处理后的6位数字码为D0～D5，将其划分为3位MSB(即D3～D5)、2位ULSB(即D1～D2)、以及1位LSB(即D0)分段结构实现的。这种分段式电流舵DAC由一个5位单位电流源和一个1位二进制电流源组成。所有MSB和ULSB位都转换为二进制至温度计解码输出，以控制单位电流源阵列。并在MSB和ULSB之间使用本发明所提及的段间随机化技术。
该校准电路包括行列随机化器、行列交换模块、延时模块、时钟缓冲器、开关驱动阵列、电流开关阵列、电流源阵列以及偏置电路。其中，电流源阵列由31个单位电流源和一个二进制电流源组成。
首先，ULSB组的数字码D1～D2和MSB组的数字码D3～D5分别被送入行列随机化器中的行译码单元和列译码单元进行旋转，对应获得第一温度计码R0～R2和第二温度计码C1～C7。
具体而言，请参见图4，图4是本发明实施例提供的行列随机化器的结构及原理图，其中，图4中的(a)图为行译码单元进行行随机化编码的示意图。在本实施例中，行译码单元包括由六个二选一数据选择器构成的二级MUX，其输入端为ULSB组的数字码D1和D2，选择位由随机数S4和S5控制，输出端为第一温度计码R0～R2，即使用由选择位S4和S5控制的二级MUX旋转将ULSB组的D1和D2位转换成随机化温度计R0～R2输出。图4中的(b)、(c)为列译码单元进行列随机化编码示意图。在本实施例中，列译码单元包括两个由二选一数据选择器构成的二级MUX，其中，(b)图中的二级MUX输入端为ULSB组的数字码D4和D5，选择位由随机数S2和S3控制，输出端为第二温度计码C2、C4、C6。(c)图中的二级MUX输入端为ULSB组的数字码D3、D4和D5，选择位由随机数S0和S1控制，输出端为第二温度计码C1、C3、C5、C7。
可以理解的是，在本实施例中，MSB和ULSB输出的随机化是随机旋转的，即左旋转或右旋转，由选择器输入S0～S5调节。选择位S0～S5是伪随机数发生器(PRNG)的随机数字输出，其范围从0到216，这些选择位的随机性取决于DEM频率。
进一步的，在完成行列随机化之后，即可根据段间旋转控制信号En的输入，对第一温度计码和第二温度计码进行行和列随机化输出。需要说明的是，在本实施例中，第一温度计码除了包括行译码单元的输出R0～R2，还包括R3位；第二温度计码除了包括列译码单元的输出C1～C7，还包括C0位。当段间旋转控制信号En为“0”时，R3和C0始终分别与固定直流电压接地(0V)和VDD(1.8V)连接；当En为“1”时，R3和C0的值将与VDD和GND连接。
请参见图5，图5是本发明实施例提供的行列交换模块进行段间随机化成对交换的示意图。在本实施例中，R0～R3和C0～C7行和列随机化输出以成对方式交换。可以理解的是，当采用段间随机化技术时，En信号始终为1，则R3和C0的值将与VDD和GND连接。则交换在 和/>之间完成。
本实施例采用段间随机化DEM技术进行行和列输出的随机交换，这些行和列输出的交换减少了ULSB和MSB段间的不匹配。
下面具体介绍段间匹配的原理以及其与现有匹配技术相比的优势。
请参见图6，图6是采用不同方法进行段间随机化的原理说明示意图。在图6中，使用了具有31个单位电流单元的5位二进制到温度计行列译码DAC，分别阐明了(a)图所示的正常温度计译码、图(b)和(c)所示的传统DEM方法、以及(d)、(e)所示的本发明的段间随机化DEM技术的原理。
具体的，以DAC的ULSB位D2～D1和MSB位D5～D3的输入位01010为例，若当前列对应列信号为1，根据温度计译码特点，则上一列对应的行信号也为1，此时该列所有逻辑单元输出均为高电平，与行信号无关；若当前信号为0，上一列对应行信号为0，则逻辑单元的输出与行信号决定，行信号为1则输出高电平，否则输出低电平；若上一列对应的行信号为0，则当前对应列信号也为0，逻辑单元的输出均为低电平，与行信号无关。基于以上原则，对于普通二进制到温度计转换的电流舵DAC，{M2,M1}分别固定为输出位{(R2,R1),R0}，{(C7,C6,C5,C4)，(C3,C2)，C1}是{(M5)，(M4)，(M3)}MSB输入位的固定输出位。当En为“0”时，R3和C0始终分别与固定直流电压接地(0V)和VDD(1.8V)连接。当En为“1”时，R3和C0的值将与VDD和GND连接。在图6中的(a)图中，根据MSB和ULSB输入D5～D1为01010，获得的C7～C1和R2～R0的输出为{(0,0,0,0)，(1,1)，(0)}和{(1,1)，0}。本实施例列举了旋转选择器输入S0～S5的两种不同情况(100001和010101)的相同数据输入D5～D1为01010时，解释了传统DEM和本发明的段间随机DEM的工作原理。图6中(b)和(c)分别说明了旋转选择器输入100001和010101时传统DEM中的随机化方法。在旋转选择器输入100001时，在传统DEM中，列随机化器和行随机化器的随机化输出分别为{(1,0,0,0)，(0,1)，(0)}和{(1,0)，1}，相应的导通电流单元如图6中的(b)图所示。类似地，在旋转选择器输入010101时，列和行随机化器输出分别为{(0,0,1,1)，(0,0)，(0)}和{(1,0)，1}，在这种情况下的导通电流单元如图6中的(c)所示。在这两种情况下，段间旋转控制信号En为“0”即不采用该技术。从图6中的(b)和(c)可以看出，随机化仅局限于单个子块。
采用本发明的段间随机化DEM方法，在S0～S5为100001和010101时，随机输出情况如图6中的(d)和(e)所示。从图中可以看出，与传统的DEM技术相比，使用该方法的当前单元格在列和行方向上都更加随机。该技术增加了随机化的另一个自由度，在与传统DEM技术相比的情况下，采用该段间随机化技术分段式电流舵的SFDR大约有6～7dB的提高。
至此，将所有MSB和ULSB位都转换为二进制至温度计解码输出，以控制单位电流源阵列。
具体而言，本实施例使用共源共栅电流开关和电流源来提高电流单元的输出阻抗，如图7所示，其中En为段间交换使能信号。这些电流单元连接到外部电阻，以测量差分输出电压。
本发明提出了一种应用于分段式DAC电流源的校准电路，通过对待校准数字码进行分组，并对分组后的MSB组和ULSB组数字码进行列译码和行译码，再进行行列随机化编码，利用随机化和电流源单元的行和列元件之间的交换来选择单位电流源元件，实现了对单位电流源之间的失配平均化。该方法解决了高分辨率DAC的段间和段内失配问题，将器件之间的失配所引入的非线性误差降到最低，增强了高分辨率DAC的SFDR，有利于DAC性能的提升，且该电路结构简单，易于实现。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种应用于分段式DAC电流源的校准方法，其特征在于，包括：
将待校准数字码分为MSB组、ULSB组和LSB组；
对ULSB组的数字码进行行译码，得到第一温度计码；同时对MSB组的数字码进行列译码，得到第二温度计码；
对所述第一温度计码和所述第二温度计码进行随机化行列编码，得到编码后的第一温度计码和第二温度计码；
将所述编码后的第一温度计码和第二温度计码与经延时处理的LSB组的数字码进行时钟同步；
利用同步后的第一温度计码和第二温度计码选择不同的电流源，从而在DAC的输出端产生与输入相对应的模拟量。
2.根据权利要求1所述的一种应用于分段式DAC电流源的校准方法，其特征在于，所述对ULSB组的数字码进行行译码，得到第一温度计码；同时对MSB组的数字码进行列译码，得到第二温度计码，包括：
利用第一桶形移位器对ULSB组的数字码进行旋转，以将其转换为第一温度计码；
同时，利用第二桶形移位器对MSB组的数字码进行旋转，得到第二温度计码；
其中，所述第一桶形移位器和所述第二桶形移位器均采用随机数作为段内旋转控制信号。
3.根据权利要求1所述的一种应用于分段式DAC电流源的校准方法，其特征在于，对所述第一温度计码和所述第二温度计码进行随机化行列编码，得到编码后的第一温度计码和第二温度计码；包括：
在段间旋转控制信号的控制下，所述第一温度计码和所述第二温度计码的行和列随机化输出以成对方式进行交换，从而得到编码后的第一温度计码和第二温度计码。
4.一种应用于分段式DAC电流源的校准电路，用于实现权利要求1-3任一项所述的校准方法，其特征在于，包括行列随机化器、行列交换模块、延时模块、时钟缓冲器、电流源模块；其中，
所述行列随机化器包括列译码单元和行译码单元；所述行译码单元用于对待校准数字码中的ULSB组数字码进行行译码，得到第一温度计码；所述列译码单元用于对待校准数字码中的MSB组数字码进行列译码，得到第二温度计码；
所述行列交换模块连接所述行列随机化器，用于对所述第一温度计码和所述第二温度计码进行随机化行列编码，得到编码后的第一温度计码和第二温度计码；
所述延时模块用于对待校准数字码中的LSB组数字码进行延时处理，并与所述编码后的第一温度计码和第二温度计码进行时钟同步，再将同步后的第一温度计码和第二温度计码输入所述电流源模块；
所述电流源模块在所述第一温度计码和第二温度计码的控制下，选择不同的电流源，从而在DAC的输出端产生与输入相对应的模拟量。
5.根据权利要求4所述的一种应用于分段式DAC电流源的校准电路，其特征在于，所述行译码单元包括第一桶形移位器，所述第一桶形移位器的输入信号为ULSB组的数字码，输出信号为第一温度计码；
所述列译码单元包括第二桶形移位器，所述第二桶形移位器的输入信号为MSB组的数字码，输出信号为第二温度计码。
6.根据权利要求5所述的一种应用于分段式DAC电流源的校准电路，其特征在于，所述第一桶形移位器和第二桶形移位器均包括分级排列的多个二选一数据选择器。
7.根据权利要求4所述的一种应用于分段式DAC电流源的校准电路，其特征在于，所述电流源模块包括开关驱动阵列、电流开关阵列以及电流源阵列；
所述开关驱动阵列基于不同的第一温度计码和第二温度计码，选择性的打开所述电流开关阵列中的差分对开关，以选择对应的电流源，从而在输出端产生与输入相对应的模拟量。
8.根据权利要求7所述的一种应用于分段式DAC电流源的校准电路，其特征在于，所述电流开关阵列均采用共源共栅电流开关。
9.根据权利要求7所述的一种应用于分段式DAC电流源的校准电路，其特征在于，所述电流源阵列包括若干个单位电流源和一个二进制电流源，且所述电流源采用共源共栅电流源。
10.根据权利要求7所述的一种应用于分段式DAC电流源的校准电路，其特征在于，所述电流源模块还包括偏置电路，所述偏置电路连接所述电流源阵列，用以为所述电流源阵列提供偏置栅压。
CN202311251872.0A 2023-09-26 2023-09-26 一种应用于分段式dac电流源的校准方法及电路 Pending CN117240294A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311251872.0A CN117240294A (zh) 2023-09-26 2023-09-26 一种应用于分段式dac电流源的校准方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311251872.0A CN117240294A (zh) 2023-09-26 2023-09-26 一种应用于分段式dac电流源的校准方法及电路

Publications (1)

Publication Number Publication Date
CN117240294A true CN117240294A (zh) 2023-12-15

Family

ID=89089207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311251872.0A Pending CN117240294A (zh) 2023-09-26 2023-09-26 一种应用于分段式dac电流源的校准方法及电路

Country Status (1)

Country Link
CN (1) CN117240294A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117614456A (zh) * 2024-01-22 2024-02-27 华南理工大学 一种应用于高速高精度数模转换器的dem译码电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117614456A (zh) * 2024-01-22 2024-02-27 华南理工大学 一种应用于高速高精度数模转换器的dem译码电路
CN117614456B (zh) * 2024-01-22 2024-04-12 华南理工大学 一种应用于高速高精度数模转换器的dem译码电路

Similar Documents

Publication Publication Date Title
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
US8013770B2 (en) Decoder architecture with sub-thermometer codes for DACs
CN117240294A (zh) 一种应用于分段式dac电流源的校准方法及电路
US20090085784A1 (en) Integrated Circuit Comprising a Plurality of Digital-to-Analog Converters, Sigma-Delta Modulator Circuit, and Method of Calibrating a Plurality of Multibit Digital-to-Analog Converters
US11133818B2 (en) Interpolation digital-to-analog converter (DAC)
US9413385B2 (en) Efficient decoder for current-steering digital-to-analog converter
CN109921798B (zh) 分段式电流舵数模转换器电路及校准方法
CN104113343A (zh) 一种分组伪随机旋转温度计译码电路
CN109120263B (zh) 一种基于数字调制校正的逐次逼近模数转换器
GB2223369A (en) Analogue-to-digital converters
US7205913B2 (en) Efficient data-directed scrambler for noise-shaping mixed-signal converters
Yenuchenko Alternative structures of a segmented current-steering DAC
Haider et al. A 10-bit 80-MSPS 2.5-V 27.65-mW 0.185-mm/sup 2/segmented current steering CMOS DAC
CN111245439A (zh) 一种应用于数模转换器的动态元件匹配电路和方法
KR100727885B1 (ko) 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
Sarkar et al. An 8-bit 1.8 V 500 MS/s CMOS DAC with a novel four-stage current steering architecture
CN109639276B (zh) 具有drrz校正功能的双倍时间交织电流舵型dac
Chacón et al. A digital switching scheme to reduce DAC glitches using code-dependent randomization
US20210058091A1 (en) Method of calibrating capacitive array of successive approximation register analog-to-digital converter
CN115001501B (zh) 数模转换器、音频播放器以及波形发生器
Surender et al. 6-bit, 180nm Digital to Analog Converter (DAC) Using Tanner EDA Tool for Low Power Applications
Bandali et al. Two-dimensional structure compatible with DEM methods utilizing in DACs
Khandagale et al. An 8-bit 500 MSPS segmented current steering DAC using Chinese abacus technique
Chen et al. A symmetric group control dynamic element matching method applied in high resolution SAR ADCs for biomedical applications
CN115021750B (zh) 一种输出速率翻倍的数模转化器及其编码方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination