JP2002009247A - 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 - Google Patents
電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器Info
- Publication number
- JP2002009247A JP2002009247A JP2000189843A JP2000189843A JP2002009247A JP 2002009247 A JP2002009247 A JP 2002009247A JP 2000189843 A JP2000189843 A JP 2000189843A JP 2000189843 A JP2000189843 A JP 2000189843A JP 2002009247 A JP2002009247 A JP 2002009247A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- source cell
- matrix
- current
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 プロセスバラツキによる電流源の電流値の誤
差を電流源セルの配置レイアウトを工夫することにより
低減し、電流源の線形性を向上させその特性を改善す
る。 【解決手段】 それぞれ所定電流量を有する複数の電流
源セル１がマトリクス配列された電流源セルマトリクス
の各電流源セルを複数組み合わせて所要電流量を有する
定電流源ＭＣＥＬＬ１〜ＭＣＥＬＬ１５を構成する電流
源セル配置構造において、前記電流源セルマトリクスが
マトリクス配列の中心に対して対称配置されるＡブロッ
ク２、Ｂブロック３に分割され、前記定電流源が各ブロ
ックからそれぞれ行方向若しくは列方向に選択された等
数の電流源セルの組合せからなる。
差を電流源セルの配置レイアウトを工夫することにより
低減し、電流源の線形性を向上させその特性を改善す
る。 【解決手段】 それぞれ所定電流量を有する複数の電流
源セル１がマトリクス配列された電流源セルマトリクス
の各電流源セルを複数組み合わせて所要電流量を有する
定電流源ＭＣＥＬＬ１〜ＭＣＥＬＬ１５を構成する電流
源セル配置構造において、前記電流源セルマトリクスが
マトリクス配列の中心に対して対称配置されるＡブロッ
ク２、Ｂブロック３に分割され、前記定電流源が各ブロ
ックからそれぞれ行方向若しくは列方向に選択された等
数の電流源セルの組合せからなる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板上に集積
回路として形成する複数の電流源セルの配置構造及び電
流源セルの選択方法に係り、特に、電流加算型ＤＡ変換
器の信号歪みを最小化するのに好適な電流源セル配置構
造、電流源選択方法及び電流加算型ＤＡ変換器に関す
る。
回路として形成する複数の電流源セルの配置構造及び電
流源セルの選択方法に係り、特に、電流加算型ＤＡ変換
器の信号歪みを最小化するのに好適な電流源セル配置構
造、電流源選択方法及び電流加算型ＤＡ変換器に関す
る。
【０００２】
【従来の技術】携帯電話機など多くの電子機器では、デ
ジタル信号をアナログ信号に変換する電流加算型ＤＡ変
換器が使用されている。この電流加算型ＤＡ変換器は、
その微分非直線性誤差等が大きいと変換後のアナログ信
号が歪んでしまう。
ジタル信号をアナログ信号に変換する電流加算型ＤＡ変
換器が使用されている。この電流加算型ＤＡ変換器は、
その微分非直線性誤差等が大きいと変換後のアナログ信
号が歪んでしまう。
【０００３】図１０は、電流加算型ＤＡ変換器の従来の
電流源セル配置を示すレイアウト図である。ＬＳＩ等に
搭載される電流加算型ＤＡ変換器は、多数の電流源セル
をマトリクス状に配置することで製造される。図１０
は、１６行×１５列＝２４０個の電流源セル１を並べ、
１列１６個の電流源セルを１単位とし、この単位を１５
列持つことで、８ビットＤＡ変換器の上位４ビットのＭ
ＳＢ（Most Significantbits）を表現する構成を示して
いる。
電流源セル配置を示すレイアウト図である。ＬＳＩ等に
搭載される電流加算型ＤＡ変換器は、多数の電流源セル
をマトリクス状に配置することで製造される。図１０
は、１６行×１５列＝２４０個の電流源セル１を並べ、
１列１６個の電流源セルを１単位とし、この単位を１５
列持つことで、８ビットＤＡ変換器の上位４ビットのＭ
ＳＢ（Most Significantbits）を表現する構成を示して
いる。
【０００４】なお、以下の電流源セルマトリクスの説明
において、（ａ，ｂ）と標記したときは数字ａがマトリ
クスの「行番号」を表し、数字ｂがマトリクスの「列番
号」を表すものとし、特に別段の断りが無い限り、この
標記で図示及び説明を行う。
において、（ａ，ｂ）と標記したときは数字ａがマトリ
クスの「行番号」を表し、数字ｂがマトリクスの「列番
号」を表すものとし、特に別段の断りが無い限り、この
標記で図示及び説明を行う。
【０００５】このような構成の従来の電流源セルマトリ
クスをＤＡ変換器として動作させる場合、次のようにし
て行う。例えば、ＭＳＢセルの１単位を１６個の電流源
セルの電流量で表現すると仮定すると、ＭＳＢの“２”
は３２個の電流源セルを選択すればよい。同様に、ＭＳ
Ｂの“Ｎ”を表現するには、１６×Ｎの個数の電流源セ
ルを選択する。
クスをＤＡ変換器として動作させる場合、次のようにし
て行う。例えば、ＭＳＢセルの１単位を１６個の電流源
セルの電流量で表現すると仮定すると、ＭＳＢの“２”
は３２個の電流源セルを選択すればよい。同様に、ＭＳ
Ｂの“Ｎ”を表現するには、１６×Ｎの個数の電流源セ
ルを選択する。
【０００６】このとき、従来の電流源セル配置のレイア
ウトによると、例えば、縦の一列を選択して１６個の電
流源セルを電気的に接続する。例えば、（１，１）〜
（１６，１）を選択してＭＳＢの１単位とし、この１単
位の合計の電流値をＭＣＥＬＬ１の信号出力とする。次
に（１，２）〜（１６、２）を選択してＭＳＢの１単位
とし、この１単位の合計の電流値をＭＣＥＬＬ２の信号
出力とする。同様に、（１，１５）〜（１６，１５）ま
で縦に接続することで、ＭＳＢを１５単位形成し、ＭＣ
ＥＬＬ１〜ＭＣＥＬＬ１５の信号を得る。このように、
従来は、ＭＳＢの１単位の接続を簡略化するために、加
算する電流源セルを一方向（列方向）に配置している。
ウトによると、例えば、縦の一列を選択して１６個の電
流源セルを電気的に接続する。例えば、（１，１）〜
（１６，１）を選択してＭＳＢの１単位とし、この１単
位の合計の電流値をＭＣＥＬＬ１の信号出力とする。次
に（１，２）〜（１６、２）を選択してＭＳＢの１単位
とし、この１単位の合計の電流値をＭＣＥＬＬ２の信号
出力とする。同様に、（１，１５）〜（１６，１５）ま
で縦に接続することで、ＭＳＢを１５単位形成し、ＭＣ
ＥＬＬ１〜ＭＣＥＬＬ１５の信号を得る。このように、
従来は、ＭＳＢの１単位の接続を簡略化するために、加
算する電流源セルを一方向（列方向）に配置している。
【０００７】
【発明が解決しようとする課題】図１０に示す電流源セ
ル１の配置レイアウトは、各電流源セルの能力が同一で
あることを前提としており、各電流源セルの能力にバラ
ツキがあると、各ＭＣＥＬＬ１〜１５からの出力信号に
この能力のバラツキが反映してしまい、ＤＡ変換器の出
力信号に歪みが生じてしまう。
ル１の配置レイアウトは、各電流源セルの能力が同一で
あることを前提としており、各電流源セルの能力にバラ
ツキがあると、各ＭＣＥＬＬ１〜１５からの出力信号に
この能力のバラツキが反映してしまい、ＤＡ変換器の出
力信号に歪みが生じてしまう。
【０００８】この各電流源セルの能力のバラツキは、ラ
ンダムなバラツキというよりは、ある一定の傾向を持っ
たバラツキとなる。それは、ＬＳＩの製造プロセスに起
因するためと考えられ、例えば図１１の各セル中に数字
を記載したように、左上隅の（１，１）の電流源セルの
電流能力の重みを“１”としたとき、縦方向に進むに従
ってその能力が２％づつ増加し、横方向に３％づつ電流
能力が増加するというような一定傾向のバラツキとな
る。
ンダムなバラツキというよりは、ある一定の傾向を持っ
たバラツキとなる。それは、ＬＳＩの製造プロセスに起
因するためと考えられ、例えば図１１の各セル中に数字
を記載したように、左上隅の（１，１）の電流源セルの
電流能力の重みを“１”としたとき、縦方向に進むに従
ってその能力が２％づつ増加し、横方向に３％づつ電流
能力が増加するというような一定傾向のバラツキとな
る。
【０００９】このような電流源セルマトリクスにおい
て、縦１６個の電流源セルの出力を電気的に接続した場
合の合計の値は、各ＭＳＢセル４において、一番小さい
ＭＣＥＬＬ１で“１７．２４”となり、一番大きいＭＣ
ＥＬＬ１５で“２３．５４”となる。
て、縦１６個の電流源セルの出力を電気的に接続した場
合の合計の値は、各ＭＳＢセル４において、一番小さい
ＭＣＥＬＬ１で“１７．２４”となり、一番大きいＭＣ
ＥＬＬ１５で“２３．５４”となる。
【００１０】このように、ＤＡ変換器をＬＳＩ化した際
のプロセスバラツキにより、電流源セルマトリクスの両
端において、構成要素である各電流源の電流値が大きく
異なってしまい、線形性が得られないという問題点が生
じる。特に電流値で出力値を制御する電流加算型ＤＡ変
換器においては、その線形特性である微分直線性誤差
（ＤＮＬ）や非直線性誤差（ＩＮＬ）が劣化してしま
う。
のプロセスバラツキにより、電流源セルマトリクスの両
端において、構成要素である各電流源の電流値が大きく
異なってしまい、線形性が得られないという問題点が生
じる。特に電流値で出力値を制御する電流加算型ＤＡ変
換器においては、その線形特性である微分直線性誤差
（ＤＮＬ）や非直線性誤差（ＩＮＬ）が劣化してしま
う。
【００１１】上述した従来例では、ＤＡ変換器について
述べたが、半導体集積回路上に複数の定電流源を製造し
た場合にも、同じ問題が生じる。半導体集積回路上に定
電流源を設ける場合、１個の電流源セルだけで必要な出
力電流を得ることができないため、複数の電流源セルの
出力を並列接続することで、所定出力の定電流源として
いる。しかし、図１０に示すように多数の電流源セルを
設け、これらの内の所定数個づつの出力電流を加算して
複数の同一出力の定電流源を製造しようとしても、各定
電流源の出力を同一にするのが難しくバラツキが生じて
しまう。
述べたが、半導体集積回路上に複数の定電流源を製造し
た場合にも、同じ問題が生じる。半導体集積回路上に定
電流源を設ける場合、１個の電流源セルだけで必要な出
力電流を得ることができないため、複数の電流源セルの
出力を並列接続することで、所定出力の定電流源として
いる。しかし、図１０に示すように多数の電流源セルを
設け、これらの内の所定数個づつの出力電流を加算して
複数の同一出力の定電流源を製造しようとしても、各定
電流源の出力を同一にするのが難しくバラツキが生じて
しまう。
【００１２】本発明は、上述した問題を解決するために
なされたもので、プロセスバラツキによる電流源の電流
値の誤差を電流源セルの配置レイアウトを工夫すること
により低減し、電流源の線形性を向上させその特性を改
善する電流源セル配置構造、電流源セル選択方法及び電
流加算型ＤＡ変換器を提供することを目的とする。
なされたもので、プロセスバラツキによる電流源の電流
値の誤差を電流源セルの配置レイアウトを工夫すること
により低減し、電流源の線形性を向上させその特性を改
善する電流源セル配置構造、電流源セル選択方法及び電
流加算型ＤＡ変換器を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記問題を解決するた
め、本発明の請求項１に係わる電流源セル配置構造は、
それぞれ所定電流量を有する複数の電流源セル（電流源
セル１）がマトリクス配列された電流源セルマトリクス
の各電流源セルを複数組み合わせて所要電流量を有する
定電流源（ＭＣＥＬＬ１〜ＭＣＥＬＬ１５）を構成する
電流源セル配置構造において、前記電流源セルマトリク
スがマトリクス配列の中心に対して対称配置される複数
ブロック（Ａブロック２、Ｂブロック３：Ｃブロック
５、Ｄブロック６：Ａブロック２、Ｂブロック３、Ｃブ
ロック５、Ｄブロック６）に分割され、前記定電流源が
各ブロックからそれぞれ行方向若しくは列方向に選択さ
れた等数の電流源セルの組合せからなることを特徴とす
る。
め、本発明の請求項１に係わる電流源セル配置構造は、
それぞれ所定電流量を有する複数の電流源セル（電流源
セル１）がマトリクス配列された電流源セルマトリクス
の各電流源セルを複数組み合わせて所要電流量を有する
定電流源（ＭＣＥＬＬ１〜ＭＣＥＬＬ１５）を構成する
電流源セル配置構造において、前記電流源セルマトリク
スがマトリクス配列の中心に対して対称配置される複数
ブロック（Ａブロック２、Ｂブロック３：Ｃブロック
５、Ｄブロック６：Ａブロック２、Ｂブロック３、Ｃブ
ロック５、Ｄブロック６）に分割され、前記定電流源が
各ブロックからそれぞれ行方向若しくは列方向に選択さ
れた等数の電流源セルの組合せからなることを特徴とす
る。
【００１４】請求項２に係わる電流源セル配置構造は、
前記電流源セルマトリクスがマトリクス配列の中心に対
して点対称に分割されたことを特徴とする（第１の実施
の形態（図１））。
前記電流源セルマトリクスがマトリクス配列の中心に対
して点対称に分割されたことを特徴とする（第１の実施
の形態（図１））。
【００１５】請求項３に係わる電流源セル配置構造は、
前記電流源セルマトリクスがマトリクス配列の中心に対
して線対称に分割されたことを特徴とする（第２の実施
の形態（図３））。
前記電流源セルマトリクスがマトリクス配列の中心に対
して線対称に分割されたことを特徴とする（第２の実施
の形態（図３））。
【００１６】請求項４に係わる電流源セル配置構造は、
前記電流源セルマトリクスがマトリクス配列の中心に対
して半径方向に分割されたことを特徴とする（第３の実
施の形態（図５、図７））。
前記電流源セルマトリクスがマトリクス配列の中心に対
して半径方向に分割されたことを特徴とする（第３の実
施の形態（図５、図７））。
【００１７】本発明の請求項５に係わる電流源セル選択
方法は、それぞれ所定電流量を有する複数の電流源セル
（電流源セル１）がマトリクス配列された電流源セルマ
トリクスの各電流源セルを複数組み合わせて所要電流量
を有する定電流源（ＭＣＥＬＬ１〜ＭＣＥＬＬ１５）を
構成する電流源セル選択方法において、前記電流源セル
マトリクスをマトリクス配列の中心に対して対称配置さ
れる複数ブロック（Ａブロック２、Ｂブロック３：Ｃブ
ロック５、Ｄブロック６：Ａブロック２、Ｂブロック
３、Ｃブロック５、Ｄブロック６）に分割し、前記定電
流源を各ブロックからそれぞれ行方向若しくは列方向に
等数の電流源セルを選択して組合せることを特徴とす
る。
方法は、それぞれ所定電流量を有する複数の電流源セル
（電流源セル１）がマトリクス配列された電流源セルマ
トリクスの各電流源セルを複数組み合わせて所要電流量
を有する定電流源（ＭＣＥＬＬ１〜ＭＣＥＬＬ１５）を
構成する電流源セル選択方法において、前記電流源セル
マトリクスをマトリクス配列の中心に対して対称配置さ
れる複数ブロック（Ａブロック２、Ｂブロック３：Ｃブ
ロック５、Ｄブロック６：Ａブロック２、Ｂブロック
３、Ｃブロック５、Ｄブロック６）に分割し、前記定電
流源を各ブロックからそれぞれ行方向若しくは列方向に
等数の電流源セルを選択して組合せることを特徴とす
る。
【００１８】請求項６に係わる電流源セル選択方法は、
前記電流源セルマトリクスをマトリクス配列の中心に対
して点対称に分割することを特徴とする（第１の実施の
形態（図１））。
前記電流源セルマトリクスをマトリクス配列の中心に対
して点対称に分割することを特徴とする（第１の実施の
形態（図１））。
【００１９】請求項７に係わる電流源セル選択方法は、
前記電流源セルマトリクスをマトリクス配列の中心に対
して線対称に分割することを特徴とする（第２の実施の
形態（図３））。
前記電流源セルマトリクスをマトリクス配列の中心に対
して線対称に分割することを特徴とする（第２の実施の
形態（図３））。
【００２０】請求項８に係わる電流源セル選択方法は、
前記電流源セルマトリクスをマトリクス配列の中心に対
して半径方向に分割することを特徴とする（第３の実施
の形態（図５、図７））。
前記電流源セルマトリクスをマトリクス配列の中心に対
して半径方向に分割することを特徴とする（第３の実施
の形態（図５、図７））。
【００２１】本発明の請求項９に係わるＤＡ変換器は、
請求項１乃至４の何れか１項記載の電流源セル配置構造
による電流源セルマトリクス若しくは請求項５乃至８の
何れか１項記載の電流源セル選択方法による電流源セル
マトリクスを有し、前記定電流源がデジタル入力（ＤＡ
変換入力データ）の上位ビットを表すＭＳＢの１単位を
構成し、前記デジタル入力のデコード値（デコーダ８の
出力）に対応して選択された複数の定電流源の電流値を
加算してアナログ出力（スイッチＳＷ７の出力（ＤＡ変
換出力データ））を得ることを特徴とする（第５の実施
の形態（図９））。
請求項１乃至４の何れか１項記載の電流源セル配置構造
による電流源セルマトリクス若しくは請求項５乃至８の
何れか１項記載の電流源セル選択方法による電流源セル
マトリクスを有し、前記定電流源がデジタル入力（ＤＡ
変換入力データ）の上位ビットを表すＭＳＢの１単位を
構成し、前記デジタル入力のデコード値（デコーダ８の
出力）に対応して選択された複数の定電流源の電流値を
加算してアナログ出力（スイッチＳＷ７の出力（ＤＡ変
換出力データ））を得ることを特徴とする（第５の実施
の形態（図９））。
【００２２】請求項１０に係わるＤＡ変換器は、前記デ
ジタル入力の下位ビットを表すＬＳＢを前記電流源セル
の少なくとも１つで構成したことを特徴とする（第４の
実施の形態（図８））。
ジタル入力の下位ビットを表すＬＳＢを前記電流源セル
の少なくとも１つで構成したことを特徴とする（第４の
実施の形態（図８））。
【００２３】本発明の電流源セル配置構造及び電流源セ
ル選択方法によれば、各電流源セルの能力に製造バラツ
キが生じても対称位置にある電流源セルの能力を加算す
るためバラツキがキャンセルされ、各定電流源の出力は
精度良く一定値になる。
ル選択方法によれば、各電流源セルの能力に製造バラツ
キが生じても対称位置にある電流源セルの能力を加算す
るためバラツキがキャンセルされ、各定電流源の出力は
精度良く一定値になる。
【００２４】また、上記定電流源で電流加算型ＤＡ変換
器を構成した場合、線形特性である微分直線性誤差（Ｄ
ＮＬ）や非直線性誤差（ＩＮＬ）の劣化が小さくなり、
高精度のＤＡ変換性能が得られる。
器を構成した場合、線形特性である微分直線性誤差（Ｄ
ＮＬ）や非直線性誤差（ＩＮＬ）の劣化が小さくなり、
高精度のＤＡ変換性能が得られる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。 （第１の実施形態）図１は、本発明の第１の実施の形態
に係る電流源セル配置構造を示す図である。例えば、８
ビットの電流加算型ＤＡ変換器の上位４ビットを表現し
た場合の電流源セルマトリクスの配置図である。図１に
おいて、８行１５列の１２０個の電流源セル１のＡブロ
ック２と、８行１５列の１２０個の電流源セル１のＢブ
ロック３とが半導体基板上に設けられ、全体で１６行１
５列の２４０個の電流源セルが設けられる。
を参照して説明する。 （第１の実施形態）図１は、本発明の第１の実施の形態
に係る電流源セル配置構造を示す図である。例えば、８
ビットの電流加算型ＤＡ変換器の上位４ビットを表現し
た場合の電流源セルマトリクスの配置図である。図１に
おいて、８行１５列の１２０個の電流源セル１のＡブロ
ック２と、８行１５列の１２０個の電流源セル１のＢブ
ロック３とが半導体基板上に設けられ、全体で１６行１
５列の２４０個の電流源セルが設けられる。
【００２６】図１の各電流源セル１内には、上段と下段
を示すサフィックスとして、上段のＡブロックには
「Ａ」を、下段のＢブロックには「Ｂ」を付けている。
またサフィックスの前の数字は、行を表わし、後の数字
は列を表すのは前述した通りである。
を示すサフィックスとして、上段のＡブロックには
「Ａ」を、下段のＢブロックには「Ｂ」を付けている。
またサフィックスの前の数字は、行を表わし、後の数字
は列を表すのは前述した通りである。
【００２７】ＭＳＢの“１”を１６個の電流源セルの電
流量で表現すると仮定すると、ＭＳＢの“２”は３２個
の電流源セルを選択すればよい。同様に、ＭＳＢの
“Ｎ”を表現するには、１６דＮ”の個数の電流源セ
ルを選択する。このとき、Ａブロック２とＢブロック３
に上下２分割した電流源セルマトリクスの配置方法で
は、その上下のブロックから各々、マトリクスの中心に
対し点対称の１列を選択し、その列を電気的に接続し
て、ＭＳＢの１単位を構成する。
流量で表現すると仮定すると、ＭＳＢの“２”は３２個
の電流源セルを選択すればよい。同様に、ＭＳＢの
“Ｎ”を表現するには、１６דＮ”の個数の電流源セ
ルを選択する。このとき、Ａブロック２とＢブロック３
に上下２分割した電流源セルマトリクスの配置方法で
は、その上下のブロックから各々、マトリクスの中心に
対し点対称の１列を選択し、その列を電気的に接続し
て、ＭＳＢの１単位を構成する。
【００２８】例えば、Ａ（１，１）〜Ａ（８，１）の８
個の電流源セルと、マトリクスの中心に対して対称の列
をＢブロックから選択し、Ｂ（１，１５）〜Ｂ（８，１
５）の８個の電流源セルとを接続し、この１６個の電流
源セルをＭＳＢの１単位とし、各セルの出力電流の合計
をＭＣＥＬＬ１５として出力する。
個の電流源セルと、マトリクスの中心に対して対称の列
をＢブロックから選択し、Ｂ（１，１５）〜Ｂ（８，１
５）の８個の電流源セルとを接続し、この１６個の電流
源セルをＭＳＢの１単位とし、各セルの出力電流の合計
をＭＣＥＬＬ１５として出力する。
【００２９】同様に、Ａ（１，２）〜Ａ（８，２）とＢ
（１，１４）〜Ｂ（８，１４）の計１６個の電流源セル
の出力を電気的に接続してＭＳＢの１単位とし、これを
ＭＣＥＬＬ１４として出力する。同様の接続を続け、最
後に、Ａ（１，１５）〜Ａ（８，１５）とＢ（１，１）
〜Ｂ（８，１）の計１６個の電流源セルを電気的に接続
することで、合計１５個のＭＳＢの１単位を形成するこ
とができ、出力としてＭＣＥＬＬ１〜ＭＣＥＬＬ１５の
出力を得る。ここで、４ビットデータを１０進数にデコ
ードし、デコードされた値と同一数分、前記の接続方法
で形成したＭＳＢの１単位を選択すれば、４ビットのデ
ータに応じた電流量を電流源セルマトリクスから得るこ
とができる。
（１，１４）〜Ｂ（８，１４）の計１６個の電流源セル
の出力を電気的に接続してＭＳＢの１単位とし、これを
ＭＣＥＬＬ１４として出力する。同様の接続を続け、最
後に、Ａ（１，１５）〜Ａ（８，１５）とＢ（１，１）
〜Ｂ（８，１）の計１６個の電流源セルを電気的に接続
することで、合計１５個のＭＳＢの１単位を形成するこ
とができ、出力としてＭＣＥＬＬ１〜ＭＣＥＬＬ１５の
出力を得る。ここで、４ビットデータを１０進数にデコ
ードし、デコードされた値と同一数分、前記の接続方法
で形成したＭＳＢの１単位を選択すれば、４ビットのデ
ータに応じた電流量を電流源セルマトリクスから得るこ
とができる。
【００３０】図２は、図１に示す電流源セルマトリクス
の配置構造において、製造プロセスのバラツキが相殺さ
れることを示す図である。図１１における場合と同様
に、左上段隅の電流源セルの重み付けを“１”とし、縦
（行）方向に２％ずつ電流能力が増加し、横（列）方向
に３％ずつ電流が増加するプロセスバラツキが生じてい
たと仮定する。この場合の各電流源セルの電流量を図中
の各セル内に記載してある。Ａブロック２とＢブロック
３を結ぶ線は、ＭＣＥＬＬ１５が選択された場合の状態
を示しており、その際の選択された電流源セルの電流量
の総和を各ＭＣＥＬＬ欄４に示している。
の配置構造において、製造プロセスのバラツキが相殺さ
れることを示す図である。図１１における場合と同様
に、左上段隅の電流源セルの重み付けを“１”とし、縦
（行）方向に２％ずつ電流能力が増加し、横（列）方向
に３％ずつ電流が増加するプロセスバラツキが生じてい
たと仮定する。この場合の各電流源セルの電流量を図中
の各セル内に記載してある。Ａブロック２とＢブロック
３を結ぶ線は、ＭＣＥＬＬ１５が選択された場合の状態
を示しており、その際の選択された電流源セルの電流量
の総和を各ＭＣＥＬＬ欄４に示している。
【００３１】Ａブロック２とＢブロック３の中から対称
位置にある電流源セルの組を選択することにより、縦方
向のバラツキは各ＭＳＢ単位毎に同一となり、縦（行）
方向のバラツキは相殺され、また、横（列）方向のバラ
ツキも相殺される。このため、図２の欄４に示されるよ
うに、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５の各値は、この例
では高精度に“２１．７６”という同一の値になる。
位置にある電流源セルの組を選択することにより、縦方
向のバラツキは各ＭＳＢ単位毎に同一となり、縦（行）
方向のバラツキは相殺され、また、横（列）方向のバラ
ツキも相殺される。このため、図２の欄４に示されるよ
うに、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５の各値は、この例
では高精度に“２１．７６”という同一の値になる。
【００３２】ＤＡ変換器では、ＭＳＢをデコードした１
０進数の“Ｎ”の値に対する出力が、１０進数の“１”
の値に対する出力のＮ倍でないと、これが信号歪みの原
因となる。図１１の従来例では、１０進数“Ｎ”の出力
であるＭＣＥＬＬ１＋ＭＣＥＬＬ２＋，…＋ＭＣＥＬＬ
“Ｎ”は、１０進数“１”の出力であるＭＣＥＬＬ１の
“Ｎ”倍にはなっていない。これは製造プロセスのバラ
ツキによる。しかし、第１の実施の形態では、高精度に
Ｎ倍となり、線形性を保つことができる。
０進数の“Ｎ”の値に対する出力が、１０進数の“１”
の値に対する出力のＮ倍でないと、これが信号歪みの原
因となる。図１１の従来例では、１０進数“Ｎ”の出力
であるＭＣＥＬＬ１＋ＭＣＥＬＬ２＋，…＋ＭＣＥＬＬ
“Ｎ”は、１０進数“１”の出力であるＭＣＥＬＬ１の
“Ｎ”倍にはなっていない。これは製造プロセスのバラ
ツキによる。しかし、第１の実施の形態では、高精度に
Ｎ倍となり、線形性を保つことができる。
【００３３】この様に、１種類または数種類の電流源セ
ルを複数用い、各電流源セルを複数の「行」「列」にマ
トリクスアレー状に配置することで電流源セルマトリク
スを構成し、所定数個の電流源セルの出力を接続するこ
とで上位ビットを表わすＭＳＢセル１単位とし、このＭ
ＳＢセルを複数単位設け、更に、前記電流源セルマトリ
クスを上下に２分割し、その上下のブロックから各々、
マトリクスの中心に対し点対称の１列を選択し、選択し
た各列の電流源セルを電気的に接続して前記ＭＳＢの１
単位としたので、電流源セルの電流値が一定傾斜でばら
ついた場合にも、各行から一個ずつ電流源セルを選択す
ることにより縦（行）方向の傾斜のバラツキがキャンセ
ルされ、横（列）方向の傾斜のバラツキもマトリクスの
中心に対して点対称に上下のブロックから選択すること
によりキャンセルされる。
ルを複数用い、各電流源セルを複数の「行」「列」にマ
トリクスアレー状に配置することで電流源セルマトリク
スを構成し、所定数個の電流源セルの出力を接続するこ
とで上位ビットを表わすＭＳＢセル１単位とし、このＭ
ＳＢセルを複数単位設け、更に、前記電流源セルマトリ
クスを上下に２分割し、その上下のブロックから各々、
マトリクスの中心に対し点対称の１列を選択し、選択し
た各列の電流源セルを電気的に接続して前記ＭＳＢの１
単位としたので、電流源セルの電流値が一定傾斜でばら
ついた場合にも、各行から一個ずつ電流源セルを選択す
ることにより縦（行）方向の傾斜のバラツキがキャンセ
ルされ、横（列）方向の傾斜のバラツキもマトリクスの
中心に対して点対称に上下のブロックから選択すること
によりキャンセルされる。
【００３４】すなわち、各行からそれぞれ１個の電流源
セルを選択することにより、縦（行）方向のバラツキは
各ＭＳＢ単位で同一になり縦（行）方向のバラツキは相
殺され、一方、横（列）方向のバラツキは、マトリクス
の中心に対して対称な列を選択することで相殺すること
ができ、プロセスバラツキの影響を低減する優れた電流
源セル配置構造を実現することができる。
セルを選択することにより、縦（行）方向のバラツキは
各ＭＳＢ単位で同一になり縦（行）方向のバラツキは相
殺され、一方、横（列）方向のバラツキは、マトリクス
の中心に対して対称な列を選択することで相殺すること
ができ、プロセスバラツキの影響を低減する優れた電流
源セル配置構造を実現することができる。
【００３５】なお、第１の実施の形態では、行方向を２
分割（１列１６行を８行づつ）したが、当然に、列方向
を２分割（１６行１列を８列づつ）しても同様の効果が
得られる。また、２分割で説明したが、当然に２のｎ倍
の分割を行い、同様の組み合わせを行っても同様の効果
が得られる。さらに、電流源セルマトリクスの中心に対
して対称の列を選択するとしたが、不使用のノンアクテ
ィブな電流源セル列を電流源セルマトリクスの左側、あ
るいは右側、または両側に配置しても、使用するアクテ
ィブな電流源セル列の中心を、選択する中心にずらして
対称に選択しても問題はない。さらにまた、同様に不使
用の電流源セル列を中心に配置しても同様の効果が得ら
れる。
分割（１列１６行を８行づつ）したが、当然に、列方向
を２分割（１６行１列を８列づつ）しても同様の効果が
得られる。また、２分割で説明したが、当然に２のｎ倍
の分割を行い、同様の組み合わせを行っても同様の効果
が得られる。さらに、電流源セルマトリクスの中心に対
して対称の列を選択するとしたが、不使用のノンアクテ
ィブな電流源セル列を電流源セルマトリクスの左側、あ
るいは右側、または両側に配置しても、使用するアクテ
ィブな電流源セル列の中心を、選択する中心にずらして
対称に選択しても問題はない。さらにまた、同様に不使
用の電流源セル列を中心に配置しても同様の効果が得ら
れる。
【００３６】（第２の実施形態）図３は、本発明の第２
の実施の形態に係る電流源セル配置構造を示す図であ
る。第２の実施の形態では、４行３０列で構成した電流
源セル１のブロックを２つ用い、Ａブロック２とＢブロ
ック３とから、所要電流を得る構成としている。すなわ
ち、上下に２分割された電流源セルマトリクスにおい
て、その上下のブロックから各々、マトリクスの中心に
対し線対称の２列を選択し、その２列を電気的に接続し
てＭＳＢの１単位を構成する。
の実施の形態に係る電流源セル配置構造を示す図であ
る。第２の実施の形態では、４行３０列で構成した電流
源セル１のブロックを２つ用い、Ａブロック２とＢブロ
ック３とから、所要電流を得る構成としている。すなわ
ち、上下に２分割された電流源セルマトリクスにおい
て、その上下のブロックから各々、マトリクスの中心に
対し線対称の２列を選択し、その２列を電気的に接続し
てＭＳＢの１単位を構成する。
【００３７】例えば、Ａブロックにおいて、Ａ（１，
１）〜Ａ（４，１）と、これと線対称な位置に存在する
Ａ（１，３０）〜Ａ（４，３０）の計８個の電流源セル
を選択し、Ｂブロックからも同様に、Ｂ（１，１）〜Ｂ
（４，１）と、これとマトリクス中心に対し線対称な位
置に存在するＢ（１，３０）〜Ｂ（４，３０）の計８個
の電流源セルを選択し、選択した合計１６個の電流源セ
ルを電気的に接続してＭＳＢの１単位とし、ＭＣＥＬＬ
１の出力とする。
１）〜Ａ（４，１）と、これと線対称な位置に存在する
Ａ（１，３０）〜Ａ（４，３０）の計８個の電流源セル
を選択し、Ｂブロックからも同様に、Ｂ（１，１）〜Ｂ
（４，１）と、これとマトリクス中心に対し線対称な位
置に存在するＢ（１，３０）〜Ｂ（４，３０）の計８個
の電流源セルを選択し、選択した合計１６個の電流源セ
ルを電気的に接続してＭＳＢの１単位とし、ＭＣＥＬＬ
１の出力とする。
【００３８】同様に、Ａ（１，２）〜Ａ（４，２）とＡ
（１，２９）〜Ａ（４，２９）、及びＢ（１，２）〜Ｂ
（４，２）とＢ（１、２９）〜Ｂ（４、２９）の計１６
個の電流源セルを電気的に接続しＭＳＢの１単位とし、
これをＭＣＥＬＬ２の出力とする。同様の接続を継続
し、最後にＡ（１，１５）〜Ａ（４，１５）とＡ（１，
１６）〜Ａ（４，１６）、Ｂ（１，１５）〜Ｂ（４，１
５）とＢ（１，１６）〜Ｂ（４，１６）の計１６個の電
流源セルを電気的に接続することで、合計１５個のＭＳ
Ｂの１単位が形成され、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５
の出力を得る。
（１，２９）〜Ａ（４，２９）、及びＢ（１，２）〜Ｂ
（４，２）とＢ（１、２９）〜Ｂ（４、２９）の計１６
個の電流源セルを電気的に接続しＭＳＢの１単位とし、
これをＭＣＥＬＬ２の出力とする。同様の接続を継続
し、最後にＡ（１，１５）〜Ａ（４，１５）とＡ（１，
１６）〜Ａ（４，１６）、Ｂ（１，１５）〜Ｂ（４，１
５）とＢ（１，１６）〜Ｂ（４，１６）の計１６個の電
流源セルを電気的に接続することで、合計１５個のＭＳ
Ｂの１単位が形成され、ＭＣＥＬＬ１〜ＭＣＥＬＬ１５
の出力を得る。
【００３９】図４は、前述と同様に、製造バラツキによ
って縦（行）方向に２％、横（列）方向に３％のバラツ
キが生じたときの各電流源セルの電流能力値と各ＭＳＢ
単位毎の出力値とを示す図である。第２の実施の形態で
も、製造プロセスにより各電流セルの能力にバラツキが
生じても、そのバラツキを相殺することで、第１の実施
の形態と同様に、各ＭＳＢ端子毎の出力を高精度に一致
させることが可能となる。
って縦（行）方向に２％、横（列）方向に３％のバラツ
キが生じたときの各電流源セルの電流能力値と各ＭＳＢ
単位毎の出力値とを示す図である。第２の実施の形態で
も、製造プロセスにより各電流セルの能力にバラツキが
生じても、そのバラツキを相殺することで、第１の実施
の形態と同様に、各ＭＳＢ端子毎の出力を高精度に一致
させることが可能となる。
【００４０】この様に、電流源セルマトリクスにおい
て、マトリクスの列を上下に２分割し、上下のブロック
から各々、行の中心に対し線対称の２列を選択し、その
列を電気的に接続してＭＳＢの１単位とし、このＭＳＢ
を複数設けたので、各電流源セルの電流値が一定傾斜で
ばらついた際に、各行からそれぞれ一個ずつ電流源セル
を選択することにより縦（行）方向の傾斜のバラツキが
キャンセルされ、横（列）方の傾斜のバラツキもマトリ
クスの中心に対して線対称に２列ずつ上下のブロックか
ら選択することによりキャンセルされる。すなわち、縦
（行）方向のバラツキは各ＭＳＢで同一になり縦方向の
バラツキは相殺され、一方、横（列）方向のバラツキ
は、マトリクスの中心に対して対称な列を選択すること
で相殺され、プロセスバラツキの影響を低減する優れた
電流源セル配置構造を実現することができる。
て、マトリクスの列を上下に２分割し、上下のブロック
から各々、行の中心に対し線対称の２列を選択し、その
列を電気的に接続してＭＳＢの１単位とし、このＭＳＢ
を複数設けたので、各電流源セルの電流値が一定傾斜で
ばらついた際に、各行からそれぞれ一個ずつ電流源セル
を選択することにより縦（行）方向の傾斜のバラツキが
キャンセルされ、横（列）方の傾斜のバラツキもマトリ
クスの中心に対して線対称に２列ずつ上下のブロックか
ら選択することによりキャンセルされる。すなわち、縦
（行）方向のバラツキは各ＭＳＢで同一になり縦方向の
バラツキは相殺され、一方、横（列）方向のバラツキ
は、マトリクスの中心に対して対称な列を選択すること
で相殺され、プロセスバラツキの影響を低減する優れた
電流源セル配置構造を実現することができる。
【００４１】なお、第２の実施の形態でも行方向を２分
割したが、第１の実施の形態と同様に、当然、列方向を
２分割しても同様の効果が得られる。また、当然２のｎ
倍の分割を行い、同様の組み合わせを採用することで、
同様の効果が得られる。さらに、電流源セルマトリクス
の中心に対し点対称の位置に存在する列を選択したが、
不使用の電流源セル列を電流源セルマトリクスの左側あ
るいは右側または両側に配置しても、また、使用する電
流源セル列の中心点を、選択する中心点にずらして対称
の列を選択しても問題はない。また、同様に、不使用の
電流源セル列を中心に配置しても同様の効果が得られ
る。
割したが、第１の実施の形態と同様に、当然、列方向を
２分割しても同様の効果が得られる。また、当然２のｎ
倍の分割を行い、同様の組み合わせを採用することで、
同様の効果が得られる。さらに、電流源セルマトリクス
の中心に対し点対称の位置に存在する列を選択したが、
不使用の電流源セル列を電流源セルマトリクスの左側あ
るいは右側または両側に配置しても、また、使用する電
流源セル列の中心点を、選択する中心点にずらして対称
の列を選択しても問題はない。また、同様に、不使用の
電流源セル列を中心に配置しても同様の効果が得られ
る。
【００４２】さらにまた、第２の実施の形態では、電流
源セルの選択例としてＡブロックの列のペアとＢブロッ
クの列のペアを同一にしたが、ＡブロックとＢブロック
で選択する列のペアは任意であって良い。また、各ブロ
ックで２列を選択したが、マトリクスの中心に対称な複
数の列を同時に選択しても同様の効果が得られる。
源セルの選択例としてＡブロックの列のペアとＢブロッ
クの列のペアを同一にしたが、ＡブロックとＢブロック
で選択する列のペアは任意であって良い。また、各ブロ
ックで２列を選択したが、マトリクスの中心に対称な複
数の列を同時に選択しても同様の効果が得られる。
【００４３】（第３の実施の形態）図５は、本発明の第
３の実施の形態に係るに係る電流源セル配置構造を示す
図である。第３の実施の形態では、例えば、電流源セル
マトリクス全体を、８行４列で構成したブロック２個
と、４行８列で構成したブロック２個を用い、各ブロッ
クを、中心に設けた４行４列のノンアクティブ（不使
用）とする電流源セルの回りに配置している。図示例で
は、不使用とする４行４列のブロック回りに、８行４列
のＡブロック２、４行８列のＢブロック３、８行４列の
Ｃブロック５、４行８列のＤブロック６の順に４つのブ
ロックをドーナツ状（リング状）に配置している。
３の実施の形態に係るに係る電流源セル配置構造を示す
図である。第３の実施の形態では、例えば、電流源セル
マトリクス全体を、８行４列で構成したブロック２個
と、４行８列で構成したブロック２個を用い、各ブロッ
クを、中心に設けた４行４列のノンアクティブ（不使
用）とする電流源セルの回りに配置している。図示例で
は、不使用とする４行４列のブロック回りに、８行４列
のＡブロック２、４行８列のＢブロック３、８行４列の
Ｃブロック５、４行８列のＤブロック６の順に４つのブ
ロックをドーナツ状（リング状）に配置している。
【００４４】そして、例えば、Ａブロックからは、Ａブ
ロックの上の行から順に４個づつの電流源セルを取り出
し、Ｂブロックからは、Ｂブロックの左の列から順に４
個づつの電流源セルを取り出し、Ｃブロックからは、Ｃ
ブロックの下の行から順に４個づつの電流源セルを取り
出し、Ｄブロックからは、Ｄブロックの右の列から順に
４個づつの電流源セルを取り出して、夫々計１６個づつ
の電流源セルの出力を電気的に並列に接続する。
ロックの上の行から順に４個づつの電流源セルを取り出
し、Ｂブロックからは、Ｂブロックの左の列から順に４
個づつの電流源セルを取り出し、Ｃブロックからは、Ｃ
ブロックの下の行から順に４個づつの電流源セルを取り
出し、Ｄブロックからは、Ｄブロックの右の列から順に
４個づつの電流源セルを取り出して、夫々計１６個づつ
の電流源セルの出力を電気的に並列に接続する。
【００４５】すなわち、Ａ（１，１）〜Ａ（１，４）
と、Ｂ（１，１）〜Ｂ（４，１）と、Ｃ（８，１）〜Ｃ
（８，４）と、Ｄ（１，８）〜Ｂ（４，８）の計１６個
の電流源セルを選択して電気的に接続し、これをＭＣＥ
ＬＬ１として出力しＭＳＢの１単位とする。同様に、Ａ
（２，１）〜Ａ（２，４）と、Ｂ（１，２）〜Ｂ（４，
２）と、Ｃ（７，１）〜Ｃ（７，４）と、Ｄ（１，７）
〜Ｄ（４，７）の計１６個の電流源セルを選択して電気
的に接続し、これをＭＣＥＬＬ２として出力しＭＳＢの
１単位とする。同様の接続を順に繰り返し、Ａ（７，
１）〜Ａ（７，４）と、Ｂ（１，７）〜Ｂ（４，７）
と、Ｃ（２，１）〜Ｃ（２，４）と、Ｄ（１，２）〜Ｄ
（４，２）の計１６個の電流源セルを選択して電気的に
接続することで、合計７個のＭＳＢの１単位が形成され
る。
と、Ｂ（１，１）〜Ｂ（４，１）と、Ｃ（８，１）〜Ｃ
（８，４）と、Ｄ（１，８）〜Ｂ（４，８）の計１６個
の電流源セルを選択して電気的に接続し、これをＭＣＥ
ＬＬ１として出力しＭＳＢの１単位とする。同様に、Ａ
（２，１）〜Ａ（２，４）と、Ｂ（１，２）〜Ｂ（４，
２）と、Ｃ（７，１）〜Ｃ（７，４）と、Ｄ（１，７）
〜Ｄ（４，７）の計１６個の電流源セルを選択して電気
的に接続し、これをＭＣＥＬＬ２として出力しＭＳＢの
１単位とする。同様の接続を順に繰り返し、Ａ（７，
１）〜Ａ（７，４）と、Ｂ（１，７）〜Ｂ（４，７）
と、Ｃ（２，１）〜Ｃ（２，４）と、Ｄ（１，２）〜Ｄ
（４，２）の計１６個の電流源セルを選択して電気的に
接続することで、合計７個のＭＳＢの１単位が形成され
る。
【００４６】第３の実施の形態では、ＭＣＥＬＬ１〜Ｍ
ＣＥＬＬ７を得ることができ、ここで、３ビットデータ
を１０進数にデコードし、デコードされた値と同一数
分、前記の接続方法で形成したＭＳＢ１単位を選択すれ
ば、３ビットのデータに応じた電流量を電流源セルマト
リクスから得ることができる。
ＣＥＬＬ７を得ることができ、ここで、３ビットデータ
を１０進数にデコードし、デコードされた値と同一数
分、前記の接続方法で形成したＭＳＢ１単位を選択すれ
ば、３ビットのデータに応じた電流量を電流源セルマト
リクスから得ることができる。
【００４７】図６は、第３の実施の形態に係る電流源セ
ル配置構造における面内バラツキの電流量が相殺される
ことを示す図である。前述と同様に、左上段隅の電流源
セルの重み付けを“１”とし、縦（行）方向に２％ずつ
電流能力が増加し、横（列）方向に３％ずつ電流能力が
増加したと仮定した場合の各電流源セルの電流量を表し
た図である。図５と同様に、符号２がＡブロックを、符
号３がＢブロックを、符号４がＭＳＢセルの電流の合計
を、符号５がＣブロックを、符号６がＤブロックを夫々
表す。
ル配置構造における面内バラツキの電流量が相殺される
ことを示す図である。前述と同様に、左上段隅の電流源
セルの重み付けを“１”とし、縦（行）方向に２％ずつ
電流能力が増加し、横（列）方向に３％ずつ電流能力が
増加したと仮定した場合の各電流源セルの電流量を表し
た図である。図５と同様に、符号２がＡブロックを、符
号３がＢブロックを、符号４がＭＳＢセルの電流の合計
を、符号５がＣブロックを、符号６がＤブロックを夫々
表す。
【００４８】４個のＡ，Ｂ，Ｃ、Ｄの各ブロックを結ぶ
線は、ＭＳＢセルが１単位選択された状態を示した一例
であり、ここではＭＣＥＬＬ１が選択された場合の状態
を示している。選択された電流源セルの電流量の総和
は、欄４中に示してある。このように、各ブロックから
４個の電流源セルを順番に選択することにより、縦
（行）横（列）方向のバラツキは、マトリクスの中心に
対称な列を選択することで相殺される。このため、各電
流源セルに電流能力のバラツキがあっても、各ＭＳＢの
１単位は、同一になる。
線は、ＭＳＢセルが１単位選択された状態を示した一例
であり、ここではＭＣＥＬＬ１が選択された場合の状態
を示している。選択された電流源セルの電流量の総和
は、欄４中に示してある。このように、各ブロックから
４個の電流源セルを順番に選択することにより、縦
（行）横（列）方向のバラツキは、マトリクスの中心に
対称な列を選択することで相殺される。このため、各電
流源セルに電流能力のバラツキがあっても、各ＭＳＢの
１単位は、同一になる。
【００４９】この様に、１種類または数種類の電流源セ
ルを複数用い、各電流源セルを複数の「行」「列」に配
置することで電流源セルマトリクスを構成し、この電流
源セルマトリクスを４つ持ち、これらをドーナツ状に配
置し、所定数個の電流源セルの出力を接続することで上
位ビットを表わすＭＳＢセル１単位とし、このＭＳＢセ
ルを複数単位設けるに際し、４つの前記電流源セルマト
リクスの各々から所定方向に電流源セルの１列を選択し
て前記所定数個の電流源セルを構成し、各ＭＳＢセル
は、４分割配置されたマトリクスの一列を順次選択する
ことで、縦（行）方向，横（列）方向のバラツキがキャ
ンセルされる。
ルを複数用い、各電流源セルを複数の「行」「列」に配
置することで電流源セルマトリクスを構成し、この電流
源セルマトリクスを４つ持ち、これらをドーナツ状に配
置し、所定数個の電流源セルの出力を接続することで上
位ビットを表わすＭＳＢセル１単位とし、このＭＳＢセ
ルを複数単位設けるに際し、４つの前記電流源セルマト
リクスの各々から所定方向に電流源セルの１列を選択し
て前記所定数個の電流源セルを構成し、各ＭＳＢセル
は、４分割配置されたマトリクスの一列を順次選択する
ことで、縦（行）方向，横（列）方向のバラツキがキャ
ンセルされる。
【００５０】すなわち、４つの電流源セルマトリクス
（ブロック）から一定数の電流源セルをドーナツ状の中
心に対し同一方法で選択するため、電流源セルマトリク
ス内を均一に選択でき、縦横方向のバラツキを相殺する
ことができる優れた電流源セル配置構造を実現すること
ができる。
（ブロック）から一定数の電流源セルをドーナツ状の中
心に対し同一方法で選択するため、電流源セルマトリク
ス内を均一に選択でき、縦横方向のバラツキを相殺する
ことができる優れた電流源セル配置構造を実現すること
ができる。
【００５１】なお、第３の実施の形態では、 ４つのブ
ロックから各々、ドーナツの中心に対して同一方向に、
ドーナツの中心から放射状（半径方向）に列または行を
選択するとして説明したが、各ブロックでの選択位置が
一致していれば、この選択の順番は任意で良い。また、
各ブロックの電流源セルマトリクスから１列あるいは１
行を選択するとしたが、複数列あるいは複数行を選択し
ても良い。また、各ブロックの電流源セルマトリクス
に、不使用の電流源セル列あるいは電流源セル行を、電
流源セルマトリクスの周辺あるいは中央に配置しても、
４つの電流源セルマトリクスで同一の配置方法をとれば
問題ない。
ロックから各々、ドーナツの中心に対して同一方向に、
ドーナツの中心から放射状（半径方向）に列または行を
選択するとして説明したが、各ブロックでの選択位置が
一致していれば、この選択の順番は任意で良い。また、
各ブロックの電流源セルマトリクスから１列あるいは１
行を選択するとしたが、複数列あるいは複数行を選択し
ても良い。また、各ブロックの電流源セルマトリクス
に、不使用の電流源セル列あるいは電流源セル行を、電
流源セルマトリクスの周辺あるいは中央に配置しても、
４つの電流源セルマトリクスで同一の配置方法をとれば
問題ない。
【００５２】さらにまた、４つブロックで構成されるの
電流源セルマトリクスで説明したが、同様に４×ｎ（ｎ
は自然数）個の電流源セルマトリクスを用いても同様の
効果が得られる。また、ドーナツ状に電流源セルマトリ
クスを配置し、中心部の４行４列はノンアクティブな電
流源セルとしたが、このノンアクティブ部分は無くても
よい。また、このノンアクティブ部分を省略し、図７に
示すように、４つのブロックをマトリクスの中心に対し
て半径方向に隣接配置したリング状とすることでも全く
問題無い。なお、図７内の各ブロックＡ，Ｂ，Ｃ，Ｄ
は、図５の構成要素と全く同じである。
電流源セルマトリクスで説明したが、同様に４×ｎ（ｎ
は自然数）個の電流源セルマトリクスを用いても同様の
効果が得られる。また、ドーナツ状に電流源セルマトリ
クスを配置し、中心部の４行４列はノンアクティブな電
流源セルとしたが、このノンアクティブ部分は無くても
よい。また、このノンアクティブ部分を省略し、図７に
示すように、４つのブロックをマトリクスの中心に対し
て半径方向に隣接配置したリング状とすることでも全く
問題無い。なお、図７内の各ブロックＡ，Ｂ，Ｃ，Ｄ
は、図５の構成要素と全く同じである。
【００５３】（第４の実施の形態）図８は本発明の第４
の実施の形態に係る電流源セル配置構造を示す図であ
る。第４の実施の形態は、図１に示す第１の実施の形態
に係る電流源配置により上位４ビットを表現したことに
加え、さらに、下位４ビットを表現する電流源セルを加
えている。
の実施の形態に係る電流源セル配置構造を示す図であ
る。第４の実施の形態は、図１に示す第１の実施の形態
に係る電流源配置により上位４ビットを表現したことに
加え、さらに、下位４ビットを表現する電流源セルを加
えている。
【００５４】第１の実施の形態では、８行１５列で構成
したブロックを２個用いているが、第４の実施の形態で
は、８行1６列で構成したブロックを２個用いて全体の
電流源セルマトリクスを構成している。各Ａ、Ｂ両ブロ
ックの１〜１５列までを、第１の実施形態と同様に構成
し、各ＭＳＢの１単位を夫々１６個の電流源セルの接続
で実現している。
したブロックを２個用いているが、第４の実施の形態で
は、８行1６列で構成したブロックを２個用いて全体の
電流源セルマトリクスを構成している。各Ａ、Ｂ両ブロ
ックの１〜１５列までを、第１の実施形態と同様に構成
し、各ＭＳＢの１単位を夫々１６個の電流源セルの接続
で実現している。
【００５５】ここで、各ブロックの１６列目のＡ（１，
１６）〜Ａ（８，１６）、Ｂ（１，１６）〜Ｂ（８，１
６）を、ＬＳＢセルに割り当てている。ＬＳＢセルで
は、ＭＳＢセル１単位の半分である８個の電流源セルを
接続することで、ＭＳＢセルの１／２を表現する。同様
に、４個の電流源セルの接続でＭＳＢセルの１／４を、
２個の電流源セルの接続でＭＳＢセルの１／８を、１個
の電流源セルで１／１６を表現する。
１６）〜Ａ（８，１６）、Ｂ（１，１６）〜Ｂ（８，１
６）を、ＬＳＢセルに割り当てている。ＬＳＢセルで
は、ＭＳＢセル１単位の半分である８個の電流源セルを
接続することで、ＭＳＢセルの１／２を表現する。同様
に、４個の電流源セルの接続でＭＳＢセルの１／４を、
２個の電流源セルの接続でＭＳＢセルの１／８を、１個
の電流源セルで１／１６を表現する。
【００５６】第４の実施の形態では、例えば、４ビット
を１０進数に変換するデコーダとスイッチを接続するこ
とで、ＭＳＢセルによる４ビットに加え、ＬＳＢセルで
ＭＳＢ×１／２、ＭＳＢ×１／４、ＭＳＢ×１／８、Ｍ
ＳＢ×１／１６の４ビットを１５個の電流源セルを用い
ることで付加することができ、この電流源セル配置構造
により電流源セルの数の増大を抑えつつ、ビット数を増
加させることができる。
を１０進数に変換するデコーダとスイッチを接続するこ
とで、ＭＳＢセルによる４ビットに加え、ＬＳＢセルで
ＭＳＢ×１／２、ＭＳＢ×１／４、ＭＳＢ×１／８、Ｍ
ＳＢ×１／１６の４ビットを１５個の電流源セルを用い
ることで付加することができ、この電流源セル配置構造
により電流源セルの数の増大を抑えつつ、ビット数を増
加させることができる。
【００５７】この様に、第４の実施の形態では、少なく
とも１つの電流源セルからなるＬＳＢセルを複数併せ持
ち、各ＬＳＢセルは、同一または異なる電流値を持つ電
流源セルで構成したので、これをＤＡ変換器に適用した
ときその分解能を向上させることができる。すなわち、
電流源セルの数の増大を抑えつつ、ビット数を増加する
ことができる優れた電流源セル配置構造を実現すること
ができる。
とも１つの電流源セルからなるＬＳＢセルを複数併せ持
ち、各ＬＳＢセルは、同一または異なる電流値を持つ電
流源セルで構成したので、これをＤＡ変換器に適用した
ときその分解能を向上させることができる。すなわち、
電流源セルの数の増大を抑えつつ、ビット数を増加する
ことができる優れた電流源セル配置構造を実現すること
ができる。
【００５８】なお、ＬＳＢセルを電流源セルマトリクス
の右側に配置したが、左側に配置しても、中央に配置し
ても、個別に左側と右側に配置しても良い。また、上方
および下方に配置しても良い。さらに、第３の実施の形
態に適用する場合、中央の４行４列のＥブロックに配置
しても良い。また、ＬＳＢセルは一箇所に配置せず、上
記の各部に分散して配置しても良い。また、同一の電流
源セルを使用したが、電流源セルの電流量は同一でなく
ても良い。
の右側に配置したが、左側に配置しても、中央に配置し
ても、個別に左側と右側に配置しても良い。また、上方
および下方に配置しても良い。さらに、第３の実施の形
態に適用する場合、中央の４行４列のＥブロックに配置
しても良い。また、ＬＳＢセルは一箇所に配置せず、上
記の各部に分散して配置しても良い。また、同一の電流
源セルを使用したが、電流源セルの電流量は同一でなく
ても良い。
【００５９】（第５の実施の形態）図９は、第１の実施
の形態に係る電流源セル配置構造を持った電流加算型Ｄ
Ａ変換器の構成図である。図９では、８行1５列で構成
したブロック２個で、全体の電流源セルマトリクスを構
成している。ここで、ＭＳＢセルの各出力ＭＣＥＬＬ１
〜ＭＣＥＬＬ１５をスイッチ（ＳＷ）７に接続し、ＤＡ
変換入力データ（デジタルデータ）を１５値のバイナリ
出力に変換するデコーダ８でこのスイッチ７を制御すれ
ば、スイッチ７で選択されたＭＳＢセルの電流がＤＡ変
換出力データ（アナログデータ）として出力される。
の形態に係る電流源セル配置構造を持った電流加算型Ｄ
Ａ変換器の構成図である。図９では、８行1５列で構成
したブロック２個で、全体の電流源セルマトリクスを構
成している。ここで、ＭＳＢセルの各出力ＭＣＥＬＬ１
〜ＭＣＥＬＬ１５をスイッチ（ＳＷ）７に接続し、ＤＡ
変換入力データ（デジタルデータ）を１５値のバイナリ
出力に変換するデコーダ８でこのスイッチ７を制御すれ
ば、スイッチ７で選択されたＭＳＢセルの電流がＤＡ変
換出力データ（アナログデータ）として出力される。
【００６０】このように、線形性を確保した電流源セル
マトリクスを電流加算型ＤＡ変換器の電流源に用いるこ
とで、プロセスバラツキなどによる特性劣化を抑制で
き、個々の電流源セルの性能バラツキによるＤＡ変換器
の微分非直線性誤差特性の劣化が改善され、高精度なＤ
Ａ変換器を得ることができる。
マトリクスを電流加算型ＤＡ変換器の電流源に用いるこ
とで、プロセスバラツキなどによる特性劣化を抑制で
き、個々の電流源セルの性能バラツキによるＤＡ変換器
の微分非直線性誤差特性の劣化が改善され、高精度なＤ
Ａ変換器を得ることができる。
【００６１】なお、第５の実施の形態では、４ビットの
ＤＡ変換器で説明したが、電流源セルの数を増加させた
り、ＬＳＢセルを付加することで、ビット数は任意に設
定することができる。また、スイッチ（ＳＷ）を単独で
用いているが、スイッチを２個ずつ用意し相補的に動作
させることで、ＤＡ変換出力の反転出力を容易に生成す
ることができる。また、スイッチを一方向にだけ用意し
たが、図中上方にも用意し、両スイッチの出力を加算す
る構成にしても良い。
ＤＡ変換器で説明したが、電流源セルの数を増加させた
り、ＬＳＢセルを付加することで、ビット数は任意に設
定することができる。また、スイッチ（ＳＷ）を単独で
用いているが、スイッチを２個ずつ用意し相補的に動作
させることで、ＤＡ変換出力の反転出力を容易に生成す
ることができる。また、スイッチを一方向にだけ用意し
たが、図中上方にも用意し、両スイッチの出力を加算す
る構成にしても良い。
【００６２】
【発明の効果】本発明によれば、ＬＳＩの製造プロセス
で各電流源セルの能力にバラツキが生じた場合でも、こ
のバラツキをキャンセルした一定電流値を出力する定電
流源を得ることができる。従って、この定電流源を電流
加算型ＤＡ変換器に適用すれば、線形特性である微分直
線性誤差（ＤＮＬ）や非直線性誤差（ＩＮＬ）の劣化を
抑制でき、高精度のＤＡ変換性能を得ることができる。
で各電流源セルの能力にバラツキが生じた場合でも、こ
のバラツキをキャンセルした一定電流値を出力する定電
流源を得ることができる。従って、この定電流源を電流
加算型ＤＡ変換器に適用すれば、線形特性である微分直
線性誤差（ＤＮＬ）や非直線性誤差（ＩＮＬ）の劣化を
抑制でき、高精度のＤＡ変換性能を得ることができる。
【図１】本発明の第１の実施の形態に係る電流源セル配
置構造を示す図である。
置構造を示す図である。
【図２】図１に示す電流源セルで所定傾斜のプロセスバ
ラツキがあった場合の各セルの出力電流値とＭＳＢセル
の出力電流値を示す図である。
ラツキがあった場合の各セルの出力電流値とＭＳＢセル
の出力電流値を示す図である。
【図３】本発明の第２の実施の形態に係る電流源セル配
置構造を示す図である。
置構造を示す図である。
【図４】図３に示す電流源セルで所定傾斜のプロセスバ
ラツキがあった場合の各セルの出力電流値とＭＳＢセル
の出力電流値を示す図である。
ラツキがあった場合の各セルの出力電流値とＭＳＢセル
の出力電流値を示す図である。
【図５】本発明の第３の実施の形態に係る電流源セル配
置構造を示す図である。
置構造を示す図である。
【図６】図５に示す電流源セルで所定傾斜のプロセスバ
ラツキがあった場合の各セルの出力電流値とＭＳＢセル
の出力電流値を示す図である。
ラツキがあった場合の各セルの出力電流値とＭＳＢセル
の出力電流値を示す図である。
【図７】図５に示す電流源セル配置構造の変形例を示す
図である。
図である。
【図８】本発明の第４の実施の形態に係る電流源セル配
置構造を示す図である。
置構造を示す図である。
【図９】本発明の第５の実施の形態に係る電流源セル配
置構造を持ったＤＡ変換器の構成図である。
置構造を持ったＤＡ変換器の構成図である。
【図１０】従来の電流源セル配置構造を示す図である。
【図１１】図１０に示す電流源セルでプロセスバラツキ
があった場合の各セルの出力電流値とＭＳＢセルの出力
電流値を示す図である。
があった場合の各セルの出力電流値とＭＳＢセルの出力
電流値を示す図である。
【符号の説明】 １ 電流源セル ２ Ａブロック ３ Ｂブロック ４ ＭＳＢセル電流値 ５ Ｃブロック ６ Ｄブロック ７ スイッチ ８ デコーダ
Claims (10)
- 【請求項１】 それぞれ所定電流量を有する複数の電流
源セルがマトリクス配列された電流源セルマトリクスの
各電流源セルを複数組み合わせて所要電流量を有する定
電流源を構成する電流源セル配置構造において、 前記電流源セルマトリクスがマトリクス配列の中心に対
して対称配置される複数ブロックに分割され、前記定電
流源が各ブロックからそれぞれ行方向若しくは列方向に
選択された等数の電流源セルの組合せからなることを特
徴とする電流源セル配置構造。 - 【請求項２】 前記電流源セルマトリクスがマトリクス
配列の中心に対して点対称に分割されたことを特徴とす
る請求項１記載の電流源セル配置構造。 - 【請求項３】 前記電流源セルマトリクスがマトリクス
配列の中心に対して線対称に分割されたことを特徴とす
る請求項１記載の電流源セル配置構造。 - 【請求項４】 前記電流源セルマトリクスがマトリクス
配列の中心に対して半径方向に分割されたことを特徴と
する請求項１記載の電流源セル配置構造。 - 【請求項５】 それぞれ所定電流量を有する複数の電流
源セルがマトリクス配列された電流源セルマトリクスの
各電流源セルを複数組み合わせて所要電流量を有する定
電流源を構成する電流源セル選択方法において、 前記電流源セルマトリクスをマトリクス配列の中心に対
して対称配置される複数ブロックに分割し、前記定電流
源を各ブロックからそれぞれ行方向若しくは列方向に等
数の電流源セルを選択して組合せることを特徴とする電
流源セル選択方法。 - 【請求項６】 前記電流源セルマトリクスをマトリクス
配列の中心に対して点対称に分割することを特徴とする
請求項５記載の電流源セル選択方法。 - 【請求項７】 前記電流源セルマトリクスをマトリクス
配列の中心に対して線対称に分割することを特徴とする
請求項５記載の電流源セル選択方法。 - 【請求項８】 前記電流源セルマトリクスをマトリクス
配列の中心に対して半径方向に分割することを特徴とす
る請求項５記載の電流源セル選択方法。 - 【請求項９】 請求項１乃至４の何れか１項記載の電流
源セル配置構造による電流源セルマトリクス若しくは請
求項５乃至８の何れか１項記載の電流源セル選択方法に
よる電流源セルマトリクスを有し、前記定電流源がデジ
タル入力の上位ビットを表すＭＳＢの１単位を構成し、
前記デジタル入力のデコード値に対応して選択された複
数の定電流源の電流値を加算してアナログ出力を得るこ
とを特徴とする電流加算型ＤＡ変換器。 - 【請求項１０】 前記デジタル入力の下位ビットを表す
ＬＳＢを前記電流源セルの少なくとも１つで構成したこ
とを特徴とする請求項９記載の電流加算型ＤＡ変換器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000189843A JP3585113B2 (ja) | 2000-06-23 | 2000-06-23 | 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 |
| US09/886,689 US6433721B2 (en) | 2000-06-23 | 2001-06-21 | Current source cell arrangement, method of selecting current source cell and current addition type digital-to-analog converter |
| DE60128426T DE60128426T2 (de) | 2000-06-23 | 2001-06-22 | Zellenanordnung von Stromquellen, Verfahren zur Auswahl von Stromquellen und Digital-Analog-Wandler des Stromadditionstyps |
| EP01115194A EP1178611B1 (en) | 2000-06-23 | 2001-06-22 | Current source cell arrangement, method of selecting current cell and current addition type digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000189843A JP3585113B2 (ja) | 2000-06-23 | 2000-06-23 | 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009247A true JP2002009247A (ja) | 2002-01-11 |
| JP3585113B2 JP3585113B2 (ja) | 2004-11-04 |
Family
ID=18689425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000189843A Expired - Fee Related JP3585113B2 (ja) | 2000-06-23 | 2000-06-23 | 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6433721B2 (ja) |
| EP (1) | EP1178611B1 (ja) |
| JP (1) | JP3585113B2 (ja) |
| DE (1) | DE60128426T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353251C (zh) * | 2003-09-22 | 2007-12-05 | 日本电气株式会社 | 抑制提供给外部电路的电流或电压的变化的半导体器件 |
| US7420495B2 (en) | 2005-12-07 | 2008-09-02 | Nec Electronics Corporation | Current source cell arrangement and digital-to-analog converter |
| JP2012105270A (ja) * | 2010-11-08 | 2012-05-31 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 電気回路および／または電子回路に関するコンフィギュレーション方法ならびにデバイス |
| US8723230B2 (en) | 2009-11-20 | 2014-05-13 | Masaki Yoshimura | Semiconductor device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004208060A (ja) * | 2002-12-25 | 2004-07-22 | Renesas Technology Corp | Ｄ／ａコンバータ |
| US6720898B1 (en) * | 2003-04-10 | 2004-04-13 | Maxim Integrated Products, Inc. | Current source array for high speed, high resolution current steering DACs |
| JP3967312B2 (ja) * | 2003-11-26 | 2007-08-29 | 松下電器産業株式会社 | 電流駆動装置 |
| US7423569B2 (en) * | 2005-04-22 | 2008-09-09 | Broadcom Corporation | Method and system for a control scheme on power and common-mode voltage reduction for a transmitter |
| TW200807890A (en) * | 2006-07-21 | 2008-02-01 | Beyond Innovation Tech Co Ltd | Electronic apparatus for current source array and layout method thereof |
| EP2026467B1 (en) | 2007-07-30 | 2011-07-13 | ST-Ericsson SA | Current steering digital-analog converter particularly insensitive to packaging stresses |
| KR101831696B1 (ko) | 2011-12-06 | 2018-02-23 | 삼성전자주식회사 | 디지털-아날로그 변환 장치 및 동작 방법 |
| KR101567372B1 (ko) | 2014-07-25 | 2015-11-10 | 주식회사 레이믹스 | 전류 구동 디지털-아날로그 변환기 및 그 전류 구동 디지털-아날로그 변환기의 전류 셀 배치 방법 |
| CN105356882B (zh) * | 2015-12-04 | 2019-03-15 | 上海兆芯集成电路有限公司 | 电流源装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2499748B1 (fr) * | 1981-02-09 | 1986-12-05 | Radiotechnique Compelec | Circuit integre a fonction de memoire |
| JP2512106B2 (ja) | 1988-10-21 | 1996-07-03 | 松下電子工業株式会社 | ディジタル・アナログ変換回路 |
| JPH03143026A (ja) * | 1989-10-27 | 1991-06-18 | Nec Corp | ディジタル―アナログ変換器 |
| JPH05191289A (ja) | 1992-01-14 | 1993-07-30 | Sony Corp | 電流加算方式ｄ／ａコンバータ |
| JPH05259915A (ja) | 1992-03-13 | 1993-10-08 | Matsushita Electric Ind Co Ltd | 電流加算型ｄ／ａ変換器 |
| JP3182335B2 (ja) | 1995-03-29 | 2001-07-03 | 川崎製鉄株式会社 | 電流セル型ｄａコンバータ |
| US5760725A (en) | 1995-03-29 | 1998-06-02 | Kawasaki Steel Corporation | Current cell type digital-analog converter |
| US5949362A (en) | 1997-08-22 | 1999-09-07 | Harris Corporation | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods |
| JP3361449B2 (ja) * | 1998-01-12 | 2003-01-07 | 松下電器産業株式会社 | Ｄ／ａ変換器 |
| JP3209967B2 (ja) * | 1998-11-04 | 2001-09-17 | 沖電気工業株式会社 | 電流セル及びこれを用いたディジタル／アナログ変換器 |
-
2000
- 2000-06-23 JP JP2000189843A patent/JP3585113B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-21 US US09/886,689 patent/US6433721B2/en not_active Expired - Lifetime
- 2001-06-22 EP EP01115194A patent/EP1178611B1/en not_active Expired - Lifetime
- 2001-06-22 DE DE60128426T patent/DE60128426T2/de not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353251C (zh) * | 2003-09-22 | 2007-12-05 | 日本电气株式会社 | 抑制提供给外部电路的电流或电压的变化的半导体器件 |
| US7515150B2 (en) | 2003-09-22 | 2009-04-07 | Nec Corporation | Semiconductor device capable of suppressing variation of current or voltage to be supplied to external circuit |
| US7420495B2 (en) | 2005-12-07 | 2008-09-02 | Nec Electronics Corporation | Current source cell arrangement and digital-to-analog converter |
| US8723230B2 (en) | 2009-11-20 | 2014-05-13 | Masaki Yoshimura | Semiconductor device |
| JP2012105270A (ja) * | 2010-11-08 | 2012-05-31 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 電気回路および／または電子回路に関するコンフィギュレーション方法ならびにデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010054975A1 (en) | 2001-12-27 |
| EP1178611B1 (en) | 2007-05-16 |
| EP1178611A2 (en) | 2002-02-06 |
| DE60128426T2 (de) | 2007-09-06 |
| DE60128426D1 (de) | 2007-06-28 |
| US6433721B2 (en) | 2002-08-13 |
| JP3585113B2 (ja) | 2004-11-04 |
| EP1178611A3 (en) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659459B2 (en) | Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device | |
| KR100530890B1 (ko) | 향상된선형성을가진커런트셀매트릭스를포함하는디지털-아날로그컨버터및관련방법. | |
| JP2597712B2 (ja) | ディジタル・アナログ変換器 | |
| JP2002009247A (ja) | 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 | |
| CN100590981C (zh) | 数模转换器 | |
| EP1191698B1 (en) | Capacitor-array d/a converter including a thermometer decoder and a capacitor array | |
| US8013770B2 (en) | Decoder architecture with sub-thermometer codes for DACs | |
| US6509857B1 (en) | Digital-to-analog converting method and digital-to-analog converter | |
| US6225931B1 (en) | D/A converter with a gamma correction circuit | |
| US5568145A (en) | MOS current source layout technique to minimize deviation | |
| CN109902325B (zh) | 一种dac电流源阵列的排列方式及共源电流源阵列版图 | |
| CN1980069A (zh) | 电流源单元配置结构及da转换器 | |
| US7173552B1 (en) | High accuracy segmented DAC | |
| KR100300240B1 (ko) | 직병렬형a/d변환기 | |
| JP3803900B2 (ja) | ディジタル・アナログ変換器 | |
| US6970122B1 (en) | Integral nonlinearity error correction for interpolating string DAC | |
| JPH08125536A (ja) | 抵抗ラダー、ｄ−ａ変換器、及びａ−ｄ変換器 | |
| JP2737927B2 (ja) | 抵抗分圧型ディジタル−アナログ変換器 | |
| JPH0119474Y2 (ja) | ||
| US20010020910A1 (en) | Digital-to-analog converter | |
| JP2735712B2 (ja) | ディジタル・アナログ変換器 | |
| US6961014B2 (en) | D/A converter | |
| JP2008092422A (ja) | 抵抗ラダー回路およびディジタル−アナログ変換回路 | |
| JP3141265B2 (ja) | アナログ／ディジタル変換回路 | |
| JPH0575456A (ja) | Ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |