CN105448963B - 晶体管以及电流源装置 - Google Patents

晶体管以及电流源装置 Download PDF

Info

Publication number
CN105448963B
CN105448963B CN201510885222.0A CN201510885222A CN105448963B CN 105448963 B CN105448963 B CN 105448963B CN 201510885222 A CN201510885222 A CN 201510885222A CN 105448963 B CN105448963 B CN 105448963B
Authority
CN
China
Prior art keywords
mentioned
current source
transistor
current
significant bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510885222.0A
Other languages
English (en)
Other versions
CN105448963A (zh
Inventor
邓玉林
马新闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority to CN201510885222.0A priority Critical patent/CN105448963B/zh
Priority to US15/072,710 priority patent/US9583631B1/en
Priority to TW105108411A priority patent/TWI584601B/zh
Publication of CN105448963A publication Critical patent/CN105448963A/zh
Application granted granted Critical
Publication of CN105448963B publication Critical patent/CN105448963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H03M7/165—Conversion to or from thermometric code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Abstract

一种晶体管以及电流源装置，该晶体管，包括栅极、漏极源极，其中栅极由分开的多个多晶硅组成，从而使晶体管的多晶硅密度均匀。多个所述晶体管串联时，栅极的间距较小。本发明提供的晶体管不仅能够提高其所在电路的匹配度，还能够增加晶体管的输出电流的准确度以及一致性。

Description

晶体管以及电流源装置
技术领域
本发明涉及晶体管以及电流源装置，特别涉及晶体管以及电流源装置的布局方式。
背景技术
在集成电路的设计中，晶体管的作用是非常巨大的，晶体管的工艺如果能够提高，将对整个集成电路的性能带来巨大的改进。
发明内容
有鉴于此，本发明提出一种晶体管，包括：栅极、漏极源极。其中栅极由分开的多个多晶硅组成，从而使晶体管的多晶硅密度均匀。多个所述晶体管串联时，其中栅极的间距较小。
本发明提供的晶体管，其多晶硅密度均匀，从而晶体管电学参数更良好，能够提高其所在电路的匹配度。此外，本发明提供的晶体管的输出阻抗会增加，进而增加晶体管的输出电流的准确度以及一致性。
本发明还提出一种电流源装置，包括：多个电流源单元，排列于电流源阵列的多个列以及多个行，其中上述电流源单元的每一个包括第一数量的多个子单元，其中上述子单元的每一个包括第二数量的多个第一类型晶体管，其中上述第一类型晶体管相互串联，且上述子单元相互并联；多个最低有效位，其中上述最低有效位的每一个包括第三数量的上述电流源单元；以及多个最高有效位，其中上述最高有效位的每一个包括第四数量的上述电流源单元，其中上述第四数量为上述第三数量乘上一正整数，其中每一个上述电流源单元由第五数量的上述第一类型晶体管组成，使得上述第一类型晶体管的多晶硅密度均匀，以及增加上述第一类型晶体管的输出阻抗。
使用本发明的电流源装置，能够降低布线的复杂度以及布线的面积，进而降低因布线面积所产生的寄生电容，因而能够操作在更高的工作速度。此外，本发明的电流源装置能够降低制程漂移的梯度效应，降低多晶硅密度的不均匀所带来的影响，并且降低温度梯度效应的影响，进而提高设备的线性度。
附图说明
图1为根据本发明的一个实施例所述的电流舵数字模拟转换器的平面布置图；
图2为根据本发明的一个实施例所述的电流源阵列的电路布局图；
图3为根据本发明的另一个实施例所述的电流源阵列的电路布局图；
图4为根据本发明的另一个实施例所述的10位数字模拟转换器的电流源阵列的电路布局图；
图5为根据本发明的一个实施例所述的晶体管的电路布局示意图图；以及
图6为根据本发明的另一个实施例所述的晶体管的电路布局示意图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特例举一些实施例，并配合所附图式，来作详细说明如下。
以下将介绍根据本发明所述的一些实施例。必须要说明的是，本发明提供了许多可应用的发明概念，在此所揭露的特定实施例，仅是用于说明达成与运用本发明的特定方式，而不可用以局限本发明的范围。
图1为根据本发明的一个实施例所述的电流舵数字模拟转换器的平面布置图。如图1所示，电流舵数字模拟转换器100包括：时钟树以及数据缓冲器110、译码器以及驱动器120、开关130以及串迭电流源阵列140。时钟树以及数据缓冲器110用以将输入的数字数据与频率同步，并且增强输入的数字数据的驱动能力。
译码器以及驱动器120用以将输入的数字数据进行译码而为译码数据，并根据译码数据驱动开关130。根据本发明的一个实施例，译码器以及驱动器120用以将部分或全部的输入的数字数据，由二进制代码(binary code)转换为温度计码(thermometer code)，进而驱动开关130。
开关130根据译码器以及驱动器120的控制，控制电流的方向。串迭电流源阵列140包括串接晶体管阵列141以及电流源阵列142，其中串接晶体管阵列141的一个串接晶体管以及电流源阵列142的一个电流源单元结合，形成一个串迭电流源单元。
根据本发明的一个实施例，电流舵数字模拟转换器100为X位的数字模拟转换器，串迭电流源阵列140包括2X个串迭电流源单元，也就是串接晶体管阵列141以及电流源阵列142分别包括2X串迭晶体管以及2X电流源单元，而开关130则具有2X+1个开关单元。以下将以10位数字模拟转换器为例，详细说明电流源阵列142的电路布局。
图2为根据本发明的一个实施例所述的电流源阵列的电路布局图。如图2所示，电流源阵列200利用第一轴10以及第二轴20切割为第一部分210、第二部分220、第三部分230以及第四部分240，其中第一部分210以及第二部分220分别与第三部分230以及第四部分240相对于第二轴20轴对称，第一部分210以及第三部分230分别与第二部分220以及第四部分230相对于第一轴10轴对称。根据本发明的一个实施例，第一轴10以及第二轴20为相互正交。
根据本发明的一个实施例，第一部分210划分为256个电流源单元，并以数字0至数字255表示，其中数字0的单元代表最低有效位(least significant bit,401)的电流源单元，而数字255代表最高有效位(most significant bit,MSB)的电流源单元。由于第一部分210、第二部分220、第三部分230以及第四部分240相互对称于第一轴10以及第二轴20，因此第二部分220、第三部分230以及第四部分240皆可找到数字0的电流源单元以及数字255的电流源单元，其中数字0的电流源单元以及数字255的电流源单元各自对称于第一轴10以及第二轴20。
换句话说，最低有效位至最高有效位划分为四等份，以对称第一轴10以及第二轴20的方式散布于第一部分210、第二部分220、第三部分230以及第四部分240。根据本发明的一个实施例，电流源阵列200为10位数字模拟转换器的电流源阵列，其中电流源阵列200分为四个部分且每一部分分别具有256个电流源单元，因此电流源阵列200具有1024个电流源单元。根据本发明的一个实施例，最低有效位具有至少一个电流源单元，用户能够自行定义电流源单元组成一最低有效单元的数目。
如图2所示，由于最低有效位至最高有效位皆划分为四等份且分布于第一部分210、第二部分220、第三部分230以及第四部分240之中。以最低有效位为例，布线(routing)时必须将散落于第一部分210、第二部分220、第三部分230以及第四部分240的数字0的电流源单元连接在一起，将增加布线的复杂度，并且布线占据了较大的面积所产生较大的寄生电容，将使得电路的工作速度较慢。
图3为根据本发明的另一个实施例所述的电流源阵列的电路布局图。如图3所示，电流源阵列300包括虚拟单元30、多个最低有效位301、第一区域310、第一最高有效位311、第二区域320以及第二最高有效位321，其中第二对称轴340将电流源阵列300划分为第一区域310以及第二区域320。这些电流源单元都排列在电流源阵列300的多个列以及多个行上。列为纵向，行为横向，第一对称轴330为沿着行的方向，第二对称轴340为沿着列的方向。
根据本发明的一个实施例，电流源阵列300外层围绕了一圈虚拟单元30，用以降低多晶硅密度不均匀造成的应力影响。根据本发明的另一个实施例，电流源阵列300还可不需加入虚拟单元30。根据本发明的一个实施例，第一对称轴330以及第二对称轴340可根据几何中心任意转动，其中第一对称轴330以及第二对称轴340相互正交。
根据本发明的一个实施例，多个最低有效位301位于电流源阵列300的几何中心的附近，并且多个最低有效位301对称于第一对称轴330。根据本发明的一个实施例，多个最低有效位301可位于第一区域310以及第二区域320的一个之中。根据本发明的其他实施例，当多个最低有效位301位于电流源阵列300的几何中心时，多个最低有效位301与第二对称轴340重合，并且加入虚拟单元使得第一区域310以及第二区域320具有相同数量的电流源单元。
根据本发明的一个实施例，最高有效位的偶数位位于第一区域310，最高有效位的奇数位则位于第二区域320，其中多个最低有效位301属于偶数位，亦位于第一区域310。根据本发明的另一实施例，最高有效位的偶数位位于第二区域320，最高有效位的奇数位则位于第一区域310，其中多个最低有效位301属于偶数位，亦位于第二区域320。根据本发明的其他实施例，多个最低有效位301不属于第一区域310以及第二区域320，并利用虚拟单元使得奇数位以及偶数位的单元数相等。
根据本发明的一个实施例，第一最高有效位311以及第二最高有效位321为两个相邻的位。第一最高有效位311以及第二最高有效位321各自对称于第一对称轴330，并且第一最高有效位311以及第二最高有效位321中心对称于电流源阵列300的几何中心。根据本发明的一个实施例，第一最高有效位311以及第二最高有效位321分别属于不同的奇数位以及偶数位。
为了简化说明，以下将以10位数字模拟转换器为例进行详细说明，而非以任何形式限定于此，其中10位包括控制最高有效位的6位温度计码以及控制最低有效位的4位二进制代码。
图4为根据本发明的一个实施例所述的10位数字模拟转换器的电流源阵列的电路布局图。根据本发明的多个实施例，数字模拟转换器具有N位温度计码以及M位二进制代码，则数字模拟转换器具有(2M-1)个最低有效位以及(2N-1)个最高有效位。
根据本发明的一个实施例，10位数字模拟转换器具有6位温度计码以及4位二进制代码，其中6位温度计码用以控制最高有效位而4位二进制代码用以控制最低有效位。根据本发明的一个实施例，最低有效位由一各电流源单元所组成，因此图4所显示的多个最低有效位401为4位二进制代码所控制的15个电流源单元加上1个虚拟单元，也就是最低有效位401具有16个电流源单元，其中1个电流源单元为虚拟单元。
由于6位温度计码用以控制最高有效位，因此电流源阵列400共有(26-1＝63)个最高有效位，其中每个最高有效位以数字1至数字63所表示。此外，最高有效位中的每一个皆具有16个电流源单元，与多个最低有效位401具有相同的布局面积。换句话说，电流源阵列400共具有(64Х16＝1024)个电流源单元，其中1024个电流源单元中包括一个虚拟单元。
如图4所示，第二对称轴440将电流源阵列400划分为第一区域410以及第二区域420，根据本发明的一个实施例，多个最低有效位401位于电流源阵列400的几何中心附近，多个最低有效位401属于第一区域410。根据本发明的另一个实施例，当多个最低有效位401位于几何中心时，多个最低有效位401即位于第二对称轴440之上，可利用虚拟单元而使得第一区域310以及第二区域320具有相同数量的电流源单元。
以最高有效位的数字45以及数字46为例，由于数字45以及数字46分别为最高有效位的第45以及46位，因此数字45以及数字46为最高有效位的相邻二位。如图4所示，数字45以及数字46皆等分为两部分且分别皆对称于第一对称轴430，并且数字45以及数字46中心对称于电流源阵列400的几何中心，也就是第一对称轴430以及第二对称轴440的交点。
根据本发明的一个实施例，除了多个最低有效位401以外，电流源阵列400的最高有效位中的每一个最多划分为两部分，相较于图2的电流源阵列200划分为四部分而言，电流源阵列400能够减少布线的复杂度以及布线的面积，进而降低因布线面积所产生的寄生电容，因而使得电流源阵列400能够操作在更高的工作速度。
此外，相邻二位的最高有效位共中心对称，也就是，相邻的奇数位以及偶数位共中心对称，加上同一位轴对称，能够降低制程漂移的梯度效应，降低多晶硅密度的不均匀所带来的影响，并且降低温度梯度效应的影响，进而提高数字模拟转换器的线性度。
图5为根据本发明的一个实施例所述的晶体管的电路布局示意图。在一个实施例中，该晶体管可用于上述的电流源当中，但是并不是对本发明的限制，使用本发明的设计方式可以用于各种需要使用晶体管的应用中。如图5所示，电流源单元500包括第一晶体管510、第二晶体管520、第三晶体管530以及第四晶体管540，其中第一晶体管510以及第二晶体管520共享第一源极端550以及漏极端560，第三晶体管530以及第四晶体管540共享第二源极端570以及漏极端560。根据本发明的其他实施例，电流源单元500可使用任意数量的晶体管并联组成，在此仅作为说明解释之用，并未以任何形式限定于此。
根据本发明的一个实施例，第一晶体管510、第二晶体管520、第三晶体管530以及第四晶体管540分别包括第一多晶硅栅极511、第二多晶硅栅极521、第三多晶硅栅极531以及第四多晶硅栅极541，其中第一多晶硅栅极511、第二多晶硅栅极521、第三多晶硅栅极531以及第四多晶硅栅极541的长度L大于第一多晶硅栅极511、第二多晶硅栅极521、第三多晶硅栅极531以及第四多晶硅栅极541的宽度W，第一晶体管510、第二晶体管520、第三晶体管530以及第四晶体管540皆属于长沟道晶体管，这几个晶体管的栅极为一整片多晶硅构成。但是此处并不用于限制本发明的设计，在其他实施例中，栅极的长度L也可以不大于宽度W。
根据本发明的一个实施例，第一源极端550以及第二源极端570可利用金属线相互耦接。根据本发明的一个实施例，第一晶体管510、第二晶体管520、第三晶体管530以及第四晶体管540可为P型晶体管。根据本发明的另一个实施例，第一晶体管510、第二晶体管520、第三晶体管530以及第四晶体管540可为N型晶体管。根据本发明的一个实施例，图3以及图4的最低有效位中的每一个由预定数量的电流源单元500所组成，而预定数量为不小于1的正整数。
如图5所示，第一晶体管510、第二晶体管520、第三晶体管530以及第四晶体管540皆为长沟道的晶体管。由于长沟道晶体管导致多晶硅的密度不均匀，为了符合半导体制程的设计法则(design rule)，栅极间距50必须增加才能符合多晶硅密度必须小于特定值的要求。
然而，栅极间距50增加却造成电流源单元500面积因而变大。此外，多晶硅密度不均匀会影响晶体管电学参数，降低电流源单元的匹配度，使得个别的电流源单元之间的输出电流偏移较大。
图6是根据本发明另一实施例所述的多个晶体管的电路布局图。在一个实施例中，这些晶体管可用于上述的电流源当中，但是并不是对本发明的限制，使用本发明的设计方式可以用于各种需要使用晶体管的应用中。如图6所示，电路单元600包括第一晶体管610、第二晶体管620、第三晶体管630以及第四晶体管640，图6中具有四个晶体管串联仅是为了说明方便的目的，并非用于限制本发明，本发明的设计方式可以应用于包括一个晶体管在内任何数量的晶体管，也可以应用于任何方式的串联或者并联。电路单元600中的每个晶体管，第一晶体管610、第二晶体管620、第三晶体管630以及第四晶体管640分别由4个短通道晶体管串联所组成。在本实施例中，将一长沟道晶体管等效为四个短沟道晶体管串联，使栅极多晶硅密度更加均匀，也就是将一个栅极分为四个多晶硅部分。本实施例所采用的四个短沟道晶体管串联仅是作为举例，在实际应用中，使用者可以将一个长沟道晶体管等效为多个短沟道晶体管串联，也就是将一个晶体管的栅极分成多个多晶硅部分。
根据本发明的其他实施例，第一晶体管610、第二晶体管620、第三晶体管630以及第四晶体管640的栅极可以由其他数量的多晶硅相互串联所组成，其中串联数量为不小于2的整数。藉由串联数个短沟道长度晶体管所组成的晶体管，使得多晶硅密度更加均匀，而栅极间距60也不需如图5的栅极间距50刻意增加以符合多晶硅密度必须小于预定值的设计法则，进而缩小电路单元600的面积。
此外，由于晶体管的特性，根据本发明的布局方式，栅极分为多个部分的晶体管的输出阻抗会增加，进而增加晶体管的输出电流的准确度以及一致性。
以上叙述许多实施例的特征，使所属技术领域中的技术人员能够清楚理解本说明书的形态。所属技术领域中的技术人员能够理解其可利用本发明揭示内容为基础以设计或更动其他制程及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。所属技术领域中的技术人员也能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。

Claims (10)

1.一种电流源装置，其特征在于，包括：
多个电流源单元，排列于电流源阵列的多个列以及多个行，其中上述电流源单元的每一个包括第一数量的多个子单元，其中上述子单元的每一个包括第二数量的多个第一类型晶体管，其中上述第一类型晶体管相互串联，且上述子单元相互并联；
多个最低有效位，其中上述最低有效位的每一个包括第三数量的上述电流源单元；以及
多个最高有效位，其中上述最高有效位的每一个包括第四数量的上述电流源单元，其中上述第四数量为上述第三数量与一正整数之积，
其中，每一个上述电流源单元由第五数量的上述第一类型晶体管组成，使得上述第一类型晶体管的多晶硅密度均匀，以及增加上述第一类型晶体管的输出阻抗，
上述最低有效位位于上述电流源阵列的几何中心，上述电流源阵列包括通过上述几何中心的第一对称轴，上述最高有效位的每一个分为两部分，所述两部分以对称上述第一对称轴的方式排列。
2.根据权利要求1所述的电流源装置，其特征在于，上述第五数量为上述第一数量与上述第二数量之积。
3.根据权利要求1所述的电流源装置，其特征在于，上述电流源阵列还包括通过上述几何中心的第二对称轴，其中上述第二对称轴与上述第一对称轴正交且将上述电流源阵列划分为第一区域以及第二区域，其中上述最高有效位的相邻二位分别位于不同的上述第一区域以及上述第二区域之中。
4.根据权利要求3所述的电流源装置，其特征在于，上述最高有效位划分为多个奇数位以及多个偶数位，其中上述奇数位位于上述第一区域，上述偶数位位于上述第二区域。
5.根据权利要求4所述的电流源装置，其特征在于，上述最高有效位的每一个等分为第一部分以及第二部分，其中上述第一部分以及上述第二部分分别位于上述第一对称轴的两侧。
6.根据权利要求5所述的电流源装置，其特征在于，上述奇数位的第一奇数位与上述偶数位的第一偶数位相邻，其中当上述第一奇数位的第一部分以及第二部分相连于上述第一对称轴且位于上述第一区域时，上述第一偶数位的第一部分以及第二部分远离上述第一对称轴且位于上述第二区域。
7.根据权利要求5所述的电流源装置，其特征在于，上述奇数位的第一奇数位与上述偶数位的第一偶数位相邻，其中当上述第一奇数位的第一部分以及第二部分远离上述第一对称轴且位于上述第一区域时，上述第一偶数位的第一部分以及第二部分相连于上述第一对称轴且位于上述第二区域。
8.根据权利要求3所述的电流源装置，其特征在于，上述第一对称轴沿着上述列的方向延伸，上述第二对称轴沿着上述行的方向延伸。
9.根据权利要求3所述的电流源装置，其特征在于，上述第一对称轴沿着上述行的方向延伸，上述第二对称轴沿着上述列的方向延伸。
10.根据权利要求1所述的电流源装置，其特征在于，上述电流源阵列包括N位温度计码以及M位二进制代码，其中上述正整数为2M，上述最低有效位的数目为(2M-1)，上述最高有效位的数目为(2N-1)，其中上述最低有效位以及虚拟电流源单元形成最低有效位阵列。
CN201510885222.0A 2015-12-04 2015-12-04 晶体管以及电流源装置 Active CN105448963B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510885222.0A CN105448963B (zh) 2015-12-04 2015-12-04 晶体管以及电流源装置
US15/072,710 US9583631B1 (en) 2015-12-04 2016-03-17 Transistors with uniform density of poly silicon
TW105108411A TWI584601B (zh) 2015-12-04 2016-03-18 多晶矽密度均勻之電晶體以及電流源裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510885222.0A CN105448963B (zh) 2015-12-04 2015-12-04 晶体管以及电流源装置

Publications (2)

Publication Number Publication Date
CN105448963A CN105448963A (zh) 2016-03-30
CN105448963B true CN105448963B (zh) 2019-06-04

Family

ID=55558963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510885222.0A Active CN105448963B (zh) 2015-12-04 2015-12-04 晶体管以及电流源装置

Country Status (3)

Country Link
US (1) US9583631B1 (zh)
CN (1) CN105448963B (zh)
TW (1) TWI584601B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109902325B (zh) * 2017-12-11 2020-10-20 北京紫光展锐通信技术有限公司 一种dac电流源阵列的排列方式及共源电流源阵列版图

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231512A (zh) * 1998-04-09 1999-10-13 松下电子工业株式会社 金属氧化物半导体晶体管对装置
CN1237290A (zh) * 1996-11-04 1999-12-01 艾利森电话股份有限公司 提供高性能数－模变换结构的方法及装置
CN101888248A (zh) * 2009-05-11 2010-11-17 台湾积体电路制造股份有限公司 数模转换器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100833A (en) 1993-11-05 2000-08-08 Lg Semicon Co., Ltd. Digital to analog converter and bias circuit therefor
JPH10163876A (ja) * 1996-11-28 1998-06-19 Nec Yamagata Ltd Ｄａ変換回路
US5892471A (en) * 1997-05-14 1999-04-06 Texas Instruments Incorporated Apparatus and method for current steering digital-to-analog converter units
US5949362A (en) 1997-08-22 1999-09-07 Harris Corporation Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods
JPH1188177A (ja) * 1997-09-05 1999-03-30 Rohm Co Ltd デジタル／アナログ変換器
GB2333190B (en) * 1998-01-08 2002-03-27 Fujitsu Ltd Cell array circuitry
US7190023B2 (en) * 1999-09-17 2007-03-13 Renesas Technology Corp. Semiconductor integrated circuit having discrete trap type memory cells
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US6710405B2 (en) 2001-01-17 2004-03-23 Ixys Corporation Non-uniform power semiconductor device
US6732334B2 (en) * 2001-04-02 2004-05-04 Matsushita Electric Industrial Co., Ltd. Analog MOS semiconductor device, manufacturing method therefor, manufacturing program therefor, and program device therefor
TW200807890A (en) 2006-07-21 2008-02-01 Beyond Innovation Tech Co Ltd Electronic apparatus for current source array and layout method thereof
CN101127528A (zh) * 2006-08-16 2008-02-20 硕颉科技股份有限公司 适用于电流源矩阵的电子装置与其布局方法
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
CN105140136B (zh) * 2009-03-30 2018-02-13 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
US8298875B1 (en) * 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099335B2 (en) * 2013-07-24 2015-08-04 Marvell World Trade Ltd. Analog circuit with improved layout for mismatch optimization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237290A (zh) * 1996-11-04 1999-12-01 艾利森电话股份有限公司 提供高性能数－模变换结构的方法及装置
CN1231512A (zh) * 1998-04-09 1999-10-13 松下电子工业株式会社 金属氧化物半导体晶体管对装置
CN101888248A (zh) * 2009-05-11 2010-11-17 台湾积体电路制造股份有限公司 数模转换器

Also Published As

Publication number Publication date
CN105448963A (zh) 2016-03-30
US9583631B1 (en) 2017-02-28
TWI584601B (zh) 2017-05-21
TW201722086A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
KR101203432B1 (ko) 반도체 소자 및 반도체 장치
US10290653B2 (en) Integrated circuit layout structure
JP5420485B2 (ja) アナログディジタル変換器
US7569894B2 (en) Semiconductor device with NMOS transistors arranged continuously
JP2010278450A5 (zh)
TWI791871B (zh) 通道全環繞半導體裝置及其製造方法
Murotiya et al. Design of CNTFET-based 2-bit ternary ALU for nanoelectronics
TWI565243B (zh) 延遲線電路及半導體積體電路
JPH11163728A (ja) 線形性を向上させる電流セルマトリクスを有するデジタル−アナログコンバータ及びその制御方法
US9349727B2 (en) Semiconductor device
CN104465719A (zh) 半导体装置
CN105448963B (zh) 晶体管以及电流源装置
KR20140031923A (ko) 디지털 아날로그 변환기들의 코드 범위 특정 선형성 개선을 위한 스위치 시퀀싱
JP7210430B2 (ja) 回路構造
CN103915491B (zh) 化合物半导体静电保护元件
JP2007142379A (ja) アナログディジタル変換器
CN105356882B (zh) 电流源装置
CN103106921B (zh) 用于行译码电路的电平位移器
US20150222268A1 (en) Configurable analog front ends for circuits with substantially gate enclosed inner electrode mosfet switch
KR101226899B1 (ko) 이차원 ＩＮＬ ｂｏｕｎｄｅｄ 스위칭 기법을 사용하는 ＤＡＣ
US9021413B2 (en) Device matching layout and method for IC
JPWO2018173497A1 (ja) 半導体装置及びモジュール
CN113253089B (zh) 一种鳍式场效应晶体管源漏寄生电阻萃取方法
CN100533733C (zh) 具有稳定导通电流的布局电路以及具有该电路的ic芯片
Matsuda Piezoresistance Effects of Germanium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Pudong New Area, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.