CN113114260A - 一种用于深低温环境的轨到轨输入cmos模数转换器电路 - Google Patents

一种用于深低温环境的轨到轨输入cmos模数转换器电路 Download PDF

Info

Publication number
CN113114260A
CN113114260A CN202110254437.8A CN202110254437A CN113114260A CN 113114260 A CN113114260 A CN 113114260A CN 202110254437 A CN202110254437 A CN 202110254437A CN 113114260 A CN113114260 A CN 113114260A
Authority
CN
China
Prior art keywords
type mos
rail
tube
mos tube
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110254437.8A
Other languages
English (en)
Other versions
CN113114260B (zh
Inventor
寇煦丰
陈人和
王泽伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ShanghaiTech University
Original Assignee
ShanghaiTech University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ShanghaiTech University filed Critical ShanghaiTech University
Priority to CN202110254437.8A priority Critical patent/CN113114260B/zh
Publication of CN113114260A publication Critical patent/CN113114260A/zh
Application granted granted Critical
Publication of CN113114260B publication Critical patent/CN113114260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种适用于深低温环境的CMOS模数转换器，包括参考电压分压电路生成参考电压信号；低温轨到轨动态比较器比较外部输入信号与参考电压信号，生成温度计编码形式的比较结果；气泡错误消除阵列消除动态比较器的误差并生成独热码信号；二进制编码电路将独热码编码为二进制信号；输出增强电路驱动外部负载。本发明在动态比较器中采用二级式互补型预放大器，实现全温区(4.2K到常温)的轨到轨电压输入。

Description

一种用于深低温环境的轨到轨输入CMOS模数转换器电路
技术领域
本发明涉及一种低温CMOS模数比较器电路模块，属于微电子技术领域。
背景技术
低温电子学作为集成电路前沿技术的代表，在航天应用、量子/超导计算和超级计算机等领域应用前景广阔。对硅基金属氧化物半导体场效应管(MOSFET)而言，低温环境会使其多项电学特性发生变化，如导通电流增加、漏电流下降、阈值电压上升等，进而影响相应CMOS集成电路的性能。这其中模数转换器(ADC)作为信息系统中最为常见的电路模块，其输入电压范围和动态特性直接决定了量子/超导计算机信号控制电路、红外焦平面读出电路在低温下的工作性能。由于受到MOSFET低温下因载流子冻析效应造成阈值电压漂移影响，传统的ADC电路的输入电压范围会随温度降低而减小，从而失去轨到轨输入特性；在深低温(液氮温度77K以下)甚至会导致电路无法正常工作。
发明内容
本发明的目的是：提供一种在全温区(液氦温度4.2K到常温)均能保持高输入电压范围的模数转换器电路，以满足日益增加的深低温应用需求。
为了达到上述目的，本发明的技术方案是提供了一种基于CMOS的全温区轨到轨输入模数转换器电路，该模数转换器电路为N位模数转换器电路，其特征在于，所述N位模数转换器电路包括参考电压分压阵列、低温轨到轨动态比较器阵列、气泡错误消除阵列、二进制编码电路及输出增强电路，其中：
参考电压分压阵列用于在供电电压低电势至供电电压高电势之间等间距生成2N-1个参考电压，提供给低温轨到轨动态比较器阵列中的2N-1个低温轨到轨动态比较器；
低温轨到轨动态比较器阵列由2N-1个相同结构的低温轨到轨动态比较器组成，用于将外部输入待测电压与来自参考电压分压阵列的2N-1个参考电压进行比较，并生成温度计编码形式的比较结果，其中：每个低温轨到轨动态比较器的结构相同包括依次连接的预放大器、锁存器与滤波输出电路，预放大器采用二级互补型预放大器，所述参考电压输入预放大器，2N-1个低温轨到轨动态比较器的滤波输出电路输出温度计编码形式的比较结果；
气泡错误消除阵列由2N-1个相同结构的气泡错误消除模块组成，用于将低温轨到轨动态比较器阵列生成的温度计编码形式的比较结果进行气泡错误消除处理，生成独热型编码；
二进制编码电路用于将输入的独热型编码转换为N位二进制编码；
输出增强电路由N个相同的输出增强模块组成，对应来自二进制编码电路的N位二进制编码，逐级增大CMOS尺寸以驱动外部负载。
优选地，所述参考电压分压阵列包括由2N个等大的分压电阻串联而成的分压电阻串，将施加于分压电阻串两端的电压分为等间距的2N-1参考电压，分压电阻串中每个分压电阻的输出电压直接连接低温轨到轨动态比较器阵列中相应低温轨到轨动态比较器。
优选地，所述参考电压分压阵列还包括滤波电容，所述分压电阻串中每个所述分压电阻用于输出所述参考电压的输出端均并联一个滤波电容。
优选地，所述滤波电容由MOSFET短接源端与漏端制成。
优选地，所述二级互补型预放大器包括N型MOS输入管M3、N型MOS输入管M4、P型MOS输入管M7、P型MOS输入管M8；待测电压同时连接N型MOS输入管M3的栅端与P型MOS输入管M8的栅端，参考电压连接N型MOS输入管M4的栅端与P型MOS输入管M7的栅端；N型MOS输入管M3与N型MOS输入管M4的漏端分别与P型MOS管M1与P型MOS管M2的源端相连，P型MOS管M1与P型MOS管M2的栅端连接时钟CLK，P型MOS管M1与P型MOS管M2的漏端接电源，N型MOS输入管M3的源端及P型MOS管M1的源端连接节点N1，N型MOS输入管M4的源端及P型MOS管M2的源端连接节点N2，在时钟CLK低电平时给节点N1与节点N2进行充电；
P型MOS输入管M7与P型MOS输入管M8的漏端分别与N型MOS管M9与N型MOS管M10的源端相连，N型MOS管M9与N型MOS管M10的漏端接地，N型MOS管M9与N型MOS管M10的栅端连接时钟CLK，P型MOS输入管M7的源端及N型MOS管M9的源端连接节点N3，P型MOS输入管M8的源端及N型MOS管M10的源端连接节点N4，在时钟CLK低电平的时候给节点N3与节点N4进行放电；
N型MOS输入管M3与N型MOS输入管M4的源端与N型MOS管M5的漏端相连，N型MOS管M5的源端接地，N型MOS管M5的栅端接时钟CLK；P型MOS输入管M7与P型MOS输入管M8的源端与MOS管M6的漏端相连，P型MOS管M6的源端接电源，P型号MOS管M6的栅端接时钟CLK；在时钟CLK高电平时，N型MOS输入管M3与N型MOS输入管M4管开启，形成节点N1与节点N2到地的放电通路，从而将节点N1与节点N2的电压下拉；同时P型MOS输入管M7与P型MOS输入管M8也开启，形成节点N3与节点N4到电源的充电通路，从而将节点N3与节点N4的电压上拉；
N型MOS管M15及N型MOS管M16的源端分别连接节点N1与节点N2，N型MOS管M15及N型MOS管M16的栅端分别经由一级共栅级放大器一及一级共栅级放大器二与节点N3及节点N4相连，N型MOS管M15及N型MOS管M16的漏端接地。
优选地，所述一级共栅级放大器一包括P型MOS管M11及N型MOS管M13；P型MOS管M11的源端连接电源、漏端连接N型MOS管M13的源端、栅端接地；N型MOS管M13的栅端连接电源、漏端连接所述节点N3；
所述一级共栅级放大器一包括P型MOS管M12及N型MOS管M14；P型MOS管M12的源端连接电源、漏端连接N型MOS管M14的源端、栅端接地；N型MOS管M14的栅端连接电源、漏端连接所述节点N4。
优选地，所述锁存器包括P型MOS管M19及P型MOS管M20，P型MOS管M19及P型MOS管M20的栅端分别与所述节点N1及所述节点N2相连；
P型MOS管M19的源端连接P型MOS管M17的漏端；P型MOS管M17的源端连接电源，P型MOS管M17的栅端分别连接N型MOS管M21的栅端、输出节点N6；P型MOS管M19的漏端连接输出节点N5；
输出节点N5还连接P型MOS管M18的栅端、N型MOS管M23的源端、N型MOS管M21的源端；N型MOS管M23的栅端连接时钟CLK；N型MOS管M23的漏端及N型MOS管M21的漏端接地；
P型MOS管M20的源端连接P型MOS管M18的漏端；P型MOS管M18的源端连接电源，P型MOS管M18的栅端连接N型MOS管M22的栅端；P型MOS管M20的漏端连接输出节点N6；
输出节点N6还连接N型MOS管M22的源端及N型MOS管M24的源端；N型MOS管M22及N型MOS管M24的漏端接地；N型MOS管M24的栅端连接时钟CLK。
优选地，所述滤波输出电路包括反相器，所述输出节点N5及所述输出节点N6各连接2个串联的反相器。
优选地，所述气泡错误消除模块的电路采用静态CMOS数字电路的实现方式，其逻辑表达式为
Figure BDA0002967436250000041
其中，outi为气泡错误消除电路的输出逻辑第i位，i＝1，......，2N-2，Ii为气泡错误消除电路的输入逻辑第i位，其中，第2N-3个气泡错误消除电路的Ii+2与地相接，第2N-2个气泡错误消除电路的Ii+1、Ii+2与地相接，并通过三个相邻输入端对第i位的实际输出进行评估，当且仅当第i位的输入为1而第i+1与第i+2均为0时，第i位的输出被置为1，在其他情况下，第i位的输出为0。
本发明运用共栅级放大电路的大信号特性，改进了动态比较器电路中预放大器的结构，创新地使用了二级互补型预放大器解决了常温轨到轨模数转换器在低温下无法正常工作的问题，可以将模数转换器电路的输入电压范围提升至供电电压之间，即实现轨到轨输入，工作温度覆盖深低温(液氦温度4.2K)到常温(300K)。
附图说明
图1示出了本发明实施例提供的模数转换器的结构框图；
图2示出了本发明实施例提供的模数转换器中参考电压分压阵列的电路示意图；
图3示出了本发明实施例提供的模数转换器中动态比较器的电路示意图；
图4示出了本发明实施例提供的模数转换器中气泡错误消除电路的电路示意图；
图5示出了本发明实施例提供的模数转换器中二进制编码电路的电路示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
如图1所示，本发明提供了一种基于CMOS的全温区轨到轨输入模数转换器电路，包括：参考电压分压阵列(resistance ladder)、低温轨到轨动态比较器(dynamiccomparator)阵列、气泡错误消除阵列(bubble error corrector)、二进制编码电路(binary encoder)及输出增强电路。
对于N位模数转换器电路，参考电压分压阵列(resistance ladder)用于在供电电压低电势至供电电压高电势之间等间距生成2N-1个参考电压，提供给低温轨到轨动态比较器(dynamic comparator)阵列中的各低温轨到轨动态比较器。
如图2所示，本实施例中参考电压分压阵列由分压电阻串与滤波电容构成。分压电阻串由等大的分压电阻串联而成，可将施加于分压电阻串两端的电压分为等间距的参考电压。对于一个N位模数转换器电路，需要由2N个分压电阻R0至R2N-1串联组成分压电阻串。分压电阻串中每个分压电阻的输出电压直接连接低温轨到轨动态比较器阵列中相应低温轨到轨动态比较器的输入端，为低温轨到轨动态比较器中输入MOS管的栅端。而低温轨到轨动态比较器中输入MOS管的漏端与一个受时钟信号控制的MOS管相连，在工作中可能会受到时钟信号的影响，由于输入MOS管漏端与栅端之间的寄生电容效应，在参考电压上出现波动，造成时钟馈通现象。因此在上述分压电阻串中每个分压电阻用于输出参考电压的输出端，均并联一个滤波电容以减小由下一级时钟信号引入的时钟馈通效应。本实施例中，上述的滤波电容由MOSFET短接源端与漏端制成。相较于MOM电容，由MOS管短接而成的电容更加节省面积。
低温轨到轨动态比较器(dynamic comparator)阵列由2N-1个相同结构的低温轨到轨动态比较器组成，用于将外部输入待测电压与来自所述参考电压分压阵列的参考电压进行比较，并生成温度计编码形式的比较结果。
低温轨到轨动态比较器为本发明实施例的核心部分，如图3所示。每个低温轨到轨动态比较器的正输入端Vin+接待测电压，负输入端Vin-接参考电压。如时钟CLK高电平时，若待测电压高于参考电压，则低温轨到轨动态比较器的正输出端Vout1输出高电平，负输出端Vout2输出低电平.如时钟CLK高电平时，若待测电压低于参考电压，正输出端Vout1输出低电平而负输出端Vout2输出高电平。如时钟CLK低电平时，所有输出端均为低电平。
低温轨到轨动态比较器包括预放大器、锁存器与滤波输出电路三个部分。
为了实现轨到轨输入，预放大器分为N型MOS管输入的部分与P型MOS管输入的部分。对于较高的输入电压，N型MOS输入管可以正常工作；对于较低的输入电压，P型MOS输入管可以正常工作。待测电压同时连接N型MOS输入管M3的栅端与P型MOS输入管M8的栅端，参考电压连接另一组输入管，即连接N型MOS输入管M4的栅端与P型MOS输入管M7的栅端。应注意P型和N型MOS输入管的连接相反。N型MOS输入管M3与N型MOS输入管M4的漏端分别与P型MOS管M1与P型MOS管M2的源端相连，P型MOS管M1与P型MOS管M2的栅端连接时钟CLK，P型MOS管M1与P型MOS管M2的漏端接电源，在时钟CLK低电平时给节点N1与节点N2进行充电。同时，P型MOS输入管M7与P型MOS输入管M8的漏端分别与N型MOS管M9与N型MOS管M10的源端相连，N型MOS管M9与N型MOS管M10的漏端接地，N型MOS管M9与N型MOS管M10的栅端连接时钟CLK，在时钟CLK低电平的时候给节点N3与N4进行放电。N型MOS输入管M3与N型MOS输入管M4的源端与N型MOS管M5的漏端相连，N型MOS管M5的源端接地，N型MOS管M5的栅端接时钟CLK，P型MOS输入管M7与P型MOS输入管M8的源端与MOS管M6的漏端相连，P型MOS管M6的源端接电源，P型号MOS管M6的栅端接时钟CLK，在时钟CLK高电平时，N型MOS输入管M3与N型MOS输入管M4管开启，形成节点N1与节点N2到地的放电通路，从而将节点N1与节点N2的电压下拉；同时P型MOS输入管M7与P型MOS输入管M8也开启，形成节点N3与节点N4到电源的充电通路，从而将节点N3与节点N4的电压上拉。饱和电流与过驱动电压的关系由下式可得
Figure BDA0002967436250000061
其中ID为饱和电流，μ为电荷迁移率，Cox为氧化层电容，
Figure BDA0002967436250000062
为MOS管沟道宽长比，Vgs为栅源电压，VTH为阈值电压，Vgs-VTH为过驱动电压。施加于MOS管的过驱动电压越高，则导通电流也越大，节点的放电速度也越大。
因此，对于N型MOS管输入管，输入电压越高，节点电压下拉速度越快；对于P型MOS输入管，输入电压越低，节点上拉速度越快。为了统一上拉/下拉方向，增加N型MOS管M15与N型MOS管M16，使P型MOS输入管对节点N3与N4的上拉转换为对节点N1与N2的下拉。以上结构已经可以工作于常温环境下，但是在低温下，由于阈值电压变化，存在一个电压范围，无论是P型MOS管还是N型MOS管均无法被开启，此时流经N型MOS输入管M3、N型MOS输入管M4、P型MOS输入管M7与P型MOS输入管M8的仅有亚阈值电流，充放电的电流大小较小，无法在短时间内将节点N3、节点N4电压上拉，表现为节点的电压无法开启N型MOS管M15和N型MOS管M16。
因此，一级共栅级放大器被加入电路。P型MOS管M11与P型MOS管M12的栅端接地，作为大电阻使用，P型MOS管M11与P型MOS管M12的源端接电源，P型MOS管M11与P型MOS管M12的漏端分别连接N型MOS管M15的栅端及N型MOS管M16的栅端，N型MOS管M15及N型MOS管M16的漏端接地，N型MOS管M15及N型MOS管M16的源端分别连接节点N1及节点N2。N型MOS管M13与N型MOS管M14作为放大管，其栅端接电源，N型MOS管M13与N型MOS管M14的漏端分别连接节点N3及节点N4，N型MOS管M13与N型MOS管M14的源端分别连接N型MOS管M15及N型MOS管M16的栅极。共栅级放大器有如下大信号特性
Figure BDA0002967436250000071
其中Vout为输出电压，Vin为输入电压，VDD为电源电压，μ为电荷迁移率，Cox为氧化层电容，
Figure BDA0002967436250000072
为MOS管沟道宽长比，Vgs为栅源电压，VTH为阈值电压，RD为电阻。在本电路中，Vin即节点的电压，Vb为VDD，RD为P型MOS管M11与P型MOS管M12的导通电阻。由于接入端为MOS管的源端，在低于阈值电压的情况下，该放大器仍能工作，能够放大节点的电压以开启N型MOS管M15与N型MOS管M16。
锁存器中，P型MOS管M19与P型MOS管M20的栅端与预放大器的节点N1及节点N2相连。当节点N1及节点N2的电压下降至一定值时，P型MOS管M19与P型MOS管M20中的一个将会率先开启，将节点N1或节点N2充电至电源电压。随后另一个MOS管也会被开启，P型MOS管M17、P型MOS管M18、P型MOS管M19、P型MOS管M20、N型MOS管M21及N型MOS管M22构成正反馈，保持节点N1及节点N2的状态。在时钟CLK低电平时，N型MOS管M23与N型MOS管M24将会开启，将节点N1及节点N2的电压下拉至地，清零结果。
锁存器在工作中可能会引入一些瞬时的信号毛刺，这些毛刺的存在可能会对下一级的信号处理产生影响。为了消除数字信号的毛刺，在锁存器输出节点N5、N6各连接2个串联的反相器，对输出的波形进行滤波。
低温轨到轨动态比较器阵列输出的编码为温度计编码(thermometer code)，即当输入电压高于第i个低温轨到轨动态比较器的参考电压时，输出编码的第0至第i-1位均为1，而第i至第2N-2个输出为0。由于低温轨到轨动态比较器部分引入的误差，第0至第i-2位可能会出现0，造成异常。这种异常形如液体温度计中的气泡因而被称作气泡误差(bubbleerror)。
本实施例中采用气泡错误消除阵列消除上述误差。气泡错误消除阵列(bubbleerror corrector)由2N-1个相同结构的气泡错误消除模块组成，用于将低温轨到轨动态比较器阵列生成的温度计编码形式的比较结果进行气泡错误消除处理，生成独热型编码。
如图4所示，本实施例中，上述每个气泡错误消除模块的电路采用静态CMOS数字电路的实现方式，其逻辑表达式为
Figure BDA0002967436250000081
其中，outi为气泡错误消除电路的输出逻辑第i位，Ii为气泡错误消除电路的输入逻辑第i位。特殊地，第2N-3个气泡错误消除电路的Ii+2与地相接，第2N-2个气泡错误消除电路的Ii+1、Ii+2与地相接。上述电路通过三个相邻输入端对第i位的实际输出进行评估。当且仅当第i位的输入为1而第i+1与第i+2均为0时，第i位的输出被置为1，在其他情况下，第i位的输出为0。上述方法可以有效消除温度计编码中的单一编码错误，且能够以较快的速度生成独热编码，方便后续的数字信号处理。
用于外部电路处理的数字信号一般采用二进制编码。二进制编码电路(binaryencoder)，由一个ROM形式的编码器组成，将输入的独热型编码转换为N位二进制编码。
如图5所示，本实施例中，二进制编码电路采用动态CMOS逻辑，由时钟信号控制。对于N位模数转换器，一共有N个类似的动态CMOS电路。每个动态电路由一个P型MOS管与2N-1个串联的N型MOS管组成。其中P型MOS管的沟道宽度为N型MOS管的4倍。P型MOS管于时钟的低电平时间导通，清零结果并为节点作预充电。在时钟的高电平时期，P型MOS管关断以断绝节点充电通路，同时N型MOS管根据气泡错误消除电路的输出导通或断开。若有一个N型MOS管导通，该节点即被下拉至低电平。第i位的动态逻辑中NMOS管排布遵循以下逻辑规则：对于某一位输入Ik，若Ik在二进制中的第i位为1，则第i位输出中应有一个由Ik控制的NMOS管。例如，对于一个5位二进制编码电路，其NMOS排布应满足如下表达式：
Bin0＝I0+I2+I4+I6+I8+I10+I12+I14+I16+I18+I20+I22+I24+I26+I28+I30
Bin1＝I1+I2+I5+I6+I9+I10+I13+I14+I17+I18+I21+I22+I25+I26+I29+I30
Bin2＝I3+I4+I5+I6+I11+I12+I13+I14+I23+I24+I25+I26+I27+I28+I29+I30
Bin3＝I7+I8+I9+I10+I11+I12+I13+I14+I23+I24+I25+I26+I27+I28+I29+I30
Bin4＝I15+I16+I17+I18+I19+I20+I21+I22+I23+I24+I25+I26+I27+I28+I29+I30
其中Bini为二进制信号输出的第i位，Ik为独热码信号输入的第k位。采用动态逻辑电路可以减少所用CMOS数量，同时可以降低低电平数字信号的传播延时。
最终信号输出需要搭载外部负载。由于二进制编码电路的MOS管尺寸较小，难以驱动较大的电容负载，故需要输出增强电路。本实施例中，输出增强电路(buffer)，由N个相同的输出增强模块组成，对应来自二进制编码电路的N位二进制编码，逐级增大CMOS尺寸以驱动外部负载。对应于上述的5位二进制编码电路，本实施例中，输出增强电路由五个相同的输出增强模块组成，每个输出增强模块包括四个级联的反相器，反相器的尺寸逐级增大。

Claims (9)

1.一种基于CMOS的全温区轨到轨输入模数转换器电路，该模数转换器电路为N位模数转换器电路，其特征在于，所述N位模数转换器电路包括参考电压分压阵列、低温轨到轨动态比较器阵列、气泡错误消除阵列、二进制编码电路及输出增强电路，其中：
参考电压分压阵列用于在供电电压低电势至供电电压高电势之间等间距生成2N-1个参考电压，提供给低温轨到轨动态比较器阵列中的2N-1个低温轨到轨动态比较器；
低温轨到轨动态比较器阵列由2N-1个相同结构的低温轨到轨动态比较器组成，用于将外部输入待测电压与来自参考电压分压阵列的2N-1个参考电压进行比较，并生成温度计编码形式的比较结果，其中：每个低温轨到轨动态比较器的结构相同包括依次连接的预放大器、锁存器与滤波输出电路，预放大器采用二级互补型预放大器，所述参考电压输入预放大器，2N-1个低温轨到轨动态比较器的滤波输出电路输出温度计编码形式的比较结果；
气泡错误消除阵列由2N-1个相同结构的气泡错误消除模块组成，用于将低温轨到轨动态比较器阵列生成的温度计编码形式的比较结果进行气泡错误消除处理，生成独热型编码；
二进制编码电路用于将输入的独热型编码转换为N位二进制编码；
输出增强电路由N个相同的输出增强模块组成，对应来自二进制编码电路的N位二进制编码，逐级增大CMOS尺寸以驱动外部负载。
2.如权利要求1所述的一种基于CMOS的全温区轨到轨输入模数转换器电路，其特征在于，所述参考电压分压阵列包括由2N个等大的分压电阻串联而成的分压电阻串，将施加于分压电阻串两端的电压分为等间距的2N-1参考电压，分压电阻串中每个分压电阻的输出电压直接连接低温轨到轨动态比较器阵列中相应低温轨到轨动态比较器。
3.如权利要求2所述的一种基于CMOS的全温区轨到轨输入模数转换器电路，其特征在于，所述参考电压分压阵列还包括滤波电容，所述分压电阻串中每个所述分压电阻用于输出所述参考电压的输出端均并联一个滤波电容。
4.如权利要求3所述的一种基于CMOS的全温区轨到轨输入模数转换器电路，其特征在于，所述滤波电容由MOSFET短接源端与漏端制成。
5.如权利要求1所述的一种基于CMOS的全温区轨到轨输入模数转换器电路，其特征在于，所述二级互补型预放大器包括N型MOS输入管M3、N型MOS输入管M4、P型MOS输入管M7、P型MOS输入管M8；待测电压同时连接N型MOS输入管M3的栅端与P型MOS输入管M8的栅端，参考电压连接N型MOS输入管M4的栅端与P型MOS输入管M7的栅端；N型MOS输入管M3与N型MOS输入管M4的漏端分别与P型MOS管M1与P型MOS管M2的源端相连，P型MOS管M1与P型MOS管M2的栅端连接时钟CLK，P型MOS管M1与P型MOS管M2的漏端接电源，N型MOS输入管M3的源端及P型MOS管M1的源端连接节点N1，N型MOS输入管M4的源端及P型MOS管M2的源端连接节点N2，在时钟CLK低电平时给节点N1与节点N2进行充电；
P型MOS输入管M7与P型MOS输入管M8的漏端分别与N型MOS管M9与N型MOS管M10的源端相连，N型MOS管M9与N型MOS管M10的漏端接地，N型MOS管M9与N型MOS管M10的栅端连接时钟CLK，P型MOS输入管M7的源端及N型MOS管M9的源端连接节点N3，P型MOS输入管M8的源端及N型MOS管M10的源端连接节点N4，在时钟CLK低电平的时候给节点N3与节点N4进行放电；
N型MOS输入管M3与N型MOS输入管M4的源端与N型MOS管M5的漏端相连，N型MOS管M5的源端接地，N型MOS管M5的栅端接时钟CLK；P型MOS输入管M7与P型MOS输入管M8的源端与MOS管M6的漏端相连，P型MOS管M6的源端接电源，P型号MOS管M6的栅端接时钟CLK；在时钟CLK高电平时，N型MOS输入管M3与N型MOS输入管M4管开启，形成节点N1与节点N2到地的放电通路，从而将节点N1与节点N2的电压下拉；同时P型MOS输入管M7与P型MOS输入管M8也开启，形成节点N3与节点N4到电源的充电通路，从而将节点N3与节点N4的电压上拉；
N型MOS管M15及N型MOS管M16的源端分别连接节点N1与节点N2，N型MOS管M15及N型MOS管M16的栅端分别经由一级共栅级放大器一及一级共栅级放大器二与节点N3及节点N4相连，N型MOS管M15及N型MOS管M16的漏端接地。
6.如权利要求5所述的一种基于CMOS的全温区轨到轨输入模数转换器电路，其特征在于，所述一级共栅级放大器一包括P型MOS管M11及N型MOS管M13；P型MOS管M11的源端连接电源、漏端连接N型MOS管M13的源端、栅端接地；N型MOS管M13的栅端连接电源、漏端连接所述节点N3；
所述一级共栅级放大器一包括P型MOS管M12及N型MOS管M14；P型MOS管M12的源端连接电源、漏端连接N型MOS管M14的源端、栅端接地；N型MOS管M14的栅端连接电源、漏端连接所述节点N4。
7.如权利要求6所述的一种基于CMOS的全温区轨到轨输入模数转换器电路，其特征在于，所述锁存器包括P型MOS管M19及P型MOS管M20，P型MOS管M19及P型MOS管M20的栅端分别与所述节点N1及所述节点N2相连；
P型MOS管M19的源端连接P型MOS管M17的漏端；P型MOS管M17的源端连接电源，P型MOS管M17的栅端分别连接N型MOS管M21的栅端、输出节点N6；P型MOS管M19的漏端连接输出节点N5；
输出节点N5还连接P型MOS管M18的栅端、N型MOS管M23的源端、N型MOS管M21的源端；N型MOS管M23的栅端连接时钟CLK；N型MOS管M23的漏端及N型MOS管M21的漏端接地；
P型MOS管M20的源端连接P型MOS管M18的漏端；P型MOS管M18的源端连接电源，P型MOS管M18的栅端连接N型MOS管M22的栅端；P型MOS管M20的漏端连接输出节点N6；
输出节点N6还连接N型MOS管M22的源端及N型MOS管M24的源端；N型MOS管M22及N型MOS管M24的漏端接地；N型MOS管M24的栅端连接时钟CLK。
8.如权利要求7所述的一种基于CMOS的全温区轨到轨输入模数转换器电路，其特征在于，所述滤波输出电路包括反相器，所述输出节点N5及所述输出节点N6各连接2个串联的反相器。
9.如权利要求1所述的一种基于CMOS的全温区轨到轨输入模数转换器电路，其特征在于，所述气泡错误消除模块的电路采用静态CMOS数字电路的实现方式，其逻辑表达式为
Figure FDA0002967436240000031
其中，outi为气泡错误消除电路的输出逻辑第i位，i＝1，......，2N-2，Ii为气泡错误消除电路的输入逻辑第i位，其中，第2N-3个气泡错误消除电路的Ii+2与地相接，第2N-2个气泡错误消除电路的Ii+1、Ii+2与地相接，并通过三个相邻输入端对第i位的实际输出进行评估，当且仅当第i位的输入为1而第i+1与第i+2均为0时，第i位的输出被置为1，在其他情况下，第i位的输出为0。
CN202110254437.8A 2021-03-09 2021-03-09 一种用于深低温环境的轨到轨输入cmos模数转换器电路 Active CN113114260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110254437.8A CN113114260B (zh) 2021-03-09 2021-03-09 一种用于深低温环境的轨到轨输入cmos模数转换器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110254437.8A CN113114260B (zh) 2021-03-09 2021-03-09 一种用于深低温环境的轨到轨输入cmos模数转换器电路

Publications (2)

Publication Number Publication Date
CN113114260A true CN113114260A (zh) 2021-07-13
CN113114260B CN113114260B (zh) 2023-09-19

Family

ID=76710758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110254437.8A Active CN113114260B (zh) 2021-03-09 2021-03-09 一种用于深低温环境的轨到轨输入cmos模数转换器电路

Country Status (1)

Country Link
CN (1) CN113114260B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250391A (ja) * 2000-03-02 2001-09-14 Matsushita Electric Ind Co Ltd 電流センスアンプ
WO2007120361A2 (en) * 2005-12-27 2007-10-25 Multigig Inc. Rotary clock flash analog to digital converter system and method
CN101741389A (zh) * 2009-12-21 2010-06-16 西安电子科技大学 一种分段电流舵数模转换器
US20160336949A1 (en) * 2015-05-12 2016-11-17 Teledyne Scientific & Imaging, Llc Comparator circuits with constant input capacitance for a column-parallel single-slope adc

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250391A (ja) * 2000-03-02 2001-09-14 Matsushita Electric Ind Co Ltd 電流センスアンプ
WO2007120361A2 (en) * 2005-12-27 2007-10-25 Multigig Inc. Rotary clock flash analog to digital converter system and method
CN101741389A (zh) * 2009-12-21 2010-06-16 西安电子科技大学 一种分段电流舵数模转换器
US20160336949A1 (en) * 2015-05-12 2016-11-17 Teledyne Scientific & Imaging, Llc Comparator circuits with constant input capacitance for a column-parallel single-slope adc

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
刘滢浩;刘宏;徐乐;田彤;: "一种Vcm-Based10位16M采样率低功耗逐次逼近型模数转换器", 微电子学与计算机, no. 11 *
孙璐;张勇;寇煦丰;: "基于MATLAB GUI的SdH量子振荡数据分析平台开发", 实验室研究与探索, no. 06 *
范涛;张峥;袁国顺;彭杰;黄强;: "数字可编程的宽电压范围比较器", 半导体技术, no. 12 *

Also Published As

Publication number Publication date
CN113114260B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
Nairn et al. Current-mode algorithmic analog-to-digital converters
CN111446966B (zh) 一种应用于sar adc的单相时钟高速低功耗动态比较器
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
WO2018216677A1 (ja) 比較回路
CN110034765B (zh) 一种快速响应的动态锁存比较器
CN101645710A (zh) 一种低电源电压流水线型折叠内插模数转换器
Megha et al. Implementation of low power flash ADC by reducing comparators
Sharifi et al. An 8-bit unified segmented current-steering digital-to-analog converter
CN113114260B (zh) 一种用于深低温环境的轨到轨输入cmos模数转换器电路
CN104300983A (zh) 用于流水线型模数转换器的动态比较器
Chiwande et al. Performance analysis of low voltage, low power dynamic double tail comparator for data convertor application
Wang et al. A 1.2 V 1.0-GS/s 8-bit voltage-buffer-free folding and interpolating ADC
CN111865315B (zh) 一种适用于流水线flash ADC的比较器电路
CN115412077A (zh) 一种高速低功耗的前置锁存比较器
Khatak et al. Analysis of CMOS Comparator in 90nm Technology with Different Power Reduction Techniques
CN112398476B (zh) 一种具有低延迟失真特性的低功耗比较器
CN113067557A (zh) 一种带电平转换的高速全差分比较器电路
JP5417470B2 (ja) ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路
Morozov et al. A 6-bit CMOS inverter based pseudo-flash ADC with low power consumption
Xu et al. A low-offset dynamic comparator using bulk biasing technique in digital 65nm CMOS technology
Yadav et al. Design and Analysis of High-Speed Low-Power Dynamic Comparator
Chia et al. Current mode logic circuits for 10-bit 5 GHz high speed digital to analog converter
CN118117994B (zh) 一种应用于Flash ADC的比较器及失调校正方法
Saxena et al. Design Analysis of an Energy-Efficient Low-Power Dynamic Comparator Using NMOS Based Preamplifier
Liu An Review of Dynamic CMOS Comparators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant