TW201125289A - Digital-to-analog converter and code mapping method - Google Patents

Description

201125289 六、發明說明： 【發明所屬之技術領域】 本發明係有關於一種數位至類比轉換器（digital.t〇 anal〇g ’以下簡稱為DAC)及碼映射方法，且特別有關於—種整合 開關電容電路及直接電荷轉移電路之結構的數位至類轉換器及應用 於所述數位至類比轉換器之碼映射方法。 【先前技術】 於許多電子裝置中，DAC係為普通電路組件，且根據數位輸入 值，DAC可產生顧於後端電狀触輸出電壓。傳統地，高速dac 電路藉由電流引導DAC結構來實作。儘管電流引導 率高之優點，其亦具有μ面積大以及辨雜高之不。=此有= 流引導DAC結構僅適用於低於1〇位且高於刚ΜΗζ之應用，而不適 用於低功率消耗之應用。 關於低功率消耗之應用，開關電容（switehedcapadtor，以下簡稱 為SC) DAC結構或以電阻串（R_string)子DAc配置之sc說結 構:兼顧性能、面積以及功率消耗 '然而，此類結構之性能卻受限於 運算放大Θ ( Qperat丨。nal amplifiei>，以下簡稱為嫩）之迴轉率 (slew-mte)。直接電荷轉移之SCDAC、结構可解決以上所述迴轉率問 題，但相較於電阻串子DAC配置之sc獸結構而言，若二者具有 201125289 相同數目之量化位準（quantized level)，則直接電荷轉移之sc dac 結構需要更多電容。因此，為了同時具備上述所有優點，而不增加DAC 結構中之電容數量，需要改善現有之DAC結構。 【發明内容】 有鑑於此，特提供以下技術方案： 藝本發明之實施例提供了一種數位至類比轉換器，包含：運算放大 電路，包含差分輸人端對以及差分輸出端S; _電容電路，祕於 運算放大電路之差分輸人端對；電阻串子€路，_於關電容電路 以及運算放大電路之差分輸入端對；以及直接電荷轉移電路，耗接於 運算放大電路之差分輸入端對以及差分輸出端對。 本發明之實施㈣提供了-缝位至類比轉純，祕將數位輸 入碼轉換為類比輸出，數位輸入碼包含第一碼段、第-•碼段，所述數位至類比轉換器包含：運算放大電路 對以及差分輸出端對；開關電容電路，耗接於運算放大電路之差分輸 入端對，電阻串子電路，耦接於開關電容電路以及運算放大電路之差 分輸入端對，直接f荷轉移電路’祕於運算放大電路之差分輸入端 對以及差分輸出端對；以及碼轉換電路，用於根據紋映射方式，將 具有N個位7L·之第一碼段轉換為具有5>個位元之更新後之第一碼段， 其中N小於P’第-碼段用於控制直接電荷轉移電路，第三碼段用於 控制開關電容電路以及第三碼段用於控制電阻串子電路。 201125289 本發明之實施例另提供了一種碼映射方法，包含··提供具有Μ個 位元之數位輸入碼；檢查Μ個位元之第一個以產生檢杳纟士 w一。果，根據檢 查結果，決定是否對Μ個位元之第二個到第M個位元執行二補數運 算；以及根據指定映射方式，將M個位元之第一個到第N個位_ 為P個位元。 立元轉換 ，兼具多種數位至類 且不必增加所需電容 以上所述之數位至類比轉換器及碼映射方法 比轉換器結構之優點，可提高速率並降低功耗， 之數目。 【實施方式】 —於說明書及後續的帽專利_#中使用了某些詞彙來指稱特定 的元組。所屬領域巾具有通常知識者應可理解，硬體製造商可能會用 不同的名詞來稱呼囉的元組。本說明書及_的巾請專利範圍並不 以名稱的差異來作為區分元組的方式，而是以元組在功能上的差里來 作為區分的準則。於通篇說明書及後續的請求項當中所提及的「包含」 係為-開放式的用語，故應解釋成「包含但不限定於」。另外，「柄接」 -詞在此係包含任何直接及間接的電驗接手段。因此，若文中描述」 一第-裝置祕於-第二裝置，則代表該第—裝置可直接電氣連接於 该第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝 201125289 請參閱第1圖，第1圖係依本發明第一實施例之DAC100的方框 圖。DAC 100包含’但並不限於：〇pA電路11〇、sc電路12〇、電阻 串子電路13〇、直接電荷轉移電路M〇以及碼轉換電路160。DAC 1〇〇 將數位輸入碼DrN轉換為類比輸出，其中數位輸入碼DfN具有第一碼 段cs!、第二碼段CS2以及第三碼段CS3。於一實施例中，數位輸入碼 Din具有藉由D[9:0]表示之1〇個位元，其中，D[9:6]表示第一碼段eh， D[5]表不第二碼段CS2 ’且d[4:G]表示第三碼段CS3。第-碼段CS, 用於控制直接電荷轉移電路140、第二碼段Cs2用於控制sc電路12〇 鲁以及第三碼段CS3用於控制電阻串子電路13〇。 巧、、樘、喟翏閱第1圖’ 0PA電路11〇具有差分輸入端對放―p及 IN—N，以及差分輸出端對〇UT-p及〇ut_NqSC電路12〇輕接於嫩 電路110之差分輸入端對！N_p及m—N。電阻串子電路13〇峰於叱 電路120以及0PA電路11〇之差分輸入端對取―p及Μ』。直接電夜 轉移電路140搞接於0PA電路11〇之差分輸入端對取―p及取^ 及差分輸出端對0UT_P及㈤T_N。碼轉換電路16㈣於根據指定映 射方式（designatedmappingmanner)，將具有N個位元之第一碼弈匸、 轉換為具有P個位it之更新後之第—碼段cs :又％ 1 '、T 小於P。嚴你| 而言’N等於4,且？等於14。此外，需注意，N及 一 際應用來調節而非固定的數目。 ’、‘、、、β 土於貫 以下將詳細描述0ΡΑ電路110、sc電路12〇、電阻串子電 直接電荷轉移電路H〇及碼轉換電路之結構及其運作。路130 7 201125289 ▲、請參閱第2圖。第2圖係依本發明實施例之第】圖所示的應應 之詳細電路結構的示意圖。於此實施例中，⑽電路ug包含 以及渡波電容對CF。OPA 2GG包含以上所述之差分輸人端對既p及 Μ ’以及差分輸出端對0UT—p及〇υτ—N。每一濾、波電容cf搞接 於OPA 200之差分輸入端對mj)及❹中之一者，以及⑽ 之差分輸出端對〇UT_P及〇UT_N中之一者之間。sc電路—包含 第-輸入電容對ClN丨以及第—開關單元21()。第—闕單元21〇祕 於第-輸人電容對ClN1 ’且具有多個開關，用於控制第—輸入電容對 CiNi連接至第-參考電壓V卿_ρ、連接至第二參考賴VREF_N或 使第輸入電容對cIN1相互連接。電阻串子電路13〇包含第二輸入電 谷對Qn2、第二開關單元22〇以及第三開關單元23〇。第二開關單元 220耗接於第二輸入電容對c恥且具有多侧關，用於控制將第二輸 谷對Cjn2連接至第二參考電壓vlsb_p或第四參考電壓 VLSB—N。第二開關單元23〇祕於第一輸入電容對與渡波電容 對CF之間’以及麵接於第二輸人電容對(：^錢波電容對cf之間， 用於控制疋否自第—輸人電容對Cw以及第二輸人電簡—將電荷 轉移至濾波電容對CF。 直接電荷轉移電路140包含多個區塊142。每一區塊142包含第 一輸入電容對C[n3、第四開關單元240以及第五開關單元250。第四 開關單it 24Q具有第—關SW1以及第二開關sw2。第五開關單元 25〇具有耦接於第三輸入電容對與濾波電容對CF之間多個開關 201125289 SW3~SW12，用於㈣是否自第三輪入電容對“將電荷轉移至渡波 .電容對CF。第2圖繪示了以上所述之開關的連接方式，為簡潔起見， 此處省略對其進-步之描述。需特別注意，第一開關單元則、第二 開關單元220以及第四開關單元24〇至少藉由第一相位訊號^控制， 且第三開關單元230以及第五開關單元25〇至少藉由第二相位訊號^ 控制，其中，第二相位訊號Φ2係為第一相位訊號φι之反訊號。第3 圖係依本發明實施例之第2圖所示的第一相位·^以及第二相位訊 號Φ2的波形圖。於第-相位訊號Φι為邏輯高之時間週射，開啟相 鲁應之開關以對第-輸入電容對ClN1、第二輸入電容對‘以及第三輸 入電容對Qn3充電。於第二相位訊號^為邏輯高之時間週期中，開啟 相應之開關以於後-p皆段，將電荷自第一輸入電容對c州、第二輸入 電谷對〇Ν2以及第二輸入電容對轉移至濾波電容對CF。 請參閱第4圖，第4圖係依本發明實施例之第丨圖所示的碼轉換 電路160之實例的示意圖。碼轉換電路16〇包含判斷單元162 '邏輯 籲單元164以及碼映射單元166。判斷單元162用於檢查數位輸入碼^ 之特定位元BS1以產生檢查結果CR1 〇邏輯單元164耦接於判斷單元 I62 ’用於參考檢查結果CR1以直接傳遞（pass)數位輸入碼D取或對 數位輸入碼Din中之除去特定位元Bsi以外的每個位元執行二補數運 算（2’scomplementoperation)，從而產生輸出0UT1。碼映射單元166 耦接於邏輯單元164，用於根據指定映射方式將輸出〇UT1之特定碼 段cs〗’轉換為更新後之第一碼段CSu，其中當邏輯單元脱直接傳遞 數位輸入碼Dw時，特定碼段CSl，與第一碼段CSi相同，且當邏輯單 201125289 元！64對數位輸入碼中之除去特定位元知以外的每個位元執行所 述二補數運算時’特定碼段CSl，為第一碼段^之二補數。舉例而言， 數位輸入碼DiN具有由D[9:〇]表示之1〇個位元，且輪出OUT〗亦具有 由B[9:0]表示之10個位元’其中D[9]係為數位輸入碼^之所述特定 位元BS1、D[9:6]表示第-碼段CSi、B[9:6]表示特定碼段⑶，以及 dm[13:o]表示更新後之第-碼段CSu。當特定位元&為邏輯低（亦 即，聊=0)日寺，直接傳遞數位輸人碼知。換言之，輸出〇而與 數位輸入碼Din相同。舉例而言，若“i職m，，表示聊〇]，則 “unmn”表示聊]。另-方面，當特定位元&為邏輯高（亦即， D[9] = 1)時’邏輯單元164對數位輸人碼^中之除去特定位元〜 以外的每健元執行二觀運算。舉_言，若“ι細⑴，，表示 聊]，則“___，，表示離0]。第5 _示了以上所述之實_ 碼映射算法。第5圖係依本發明實施例之碼映射算法的簡化流程圖。 其中，第4圖所示之判斷單元162執行步驟51〇，邏輯單元164執行 步驟52〇及倾53〇 ’且碼映射單元脱執行步驟mo。下文將對碼映 射單元166如何根據指定映射方式，將輪出刚之特定碼段叫轉 換為更新後之第-瑪段CSu (亦即，B[9:6]至__〇]之映射）之程 序做出進一步的描述。 —第6圖係依本發明實施例之第5圖所示的碼映射算法的表格。於 此貫施例巾，數位輸人碼Djn具有由表权⑺恤元，且輸出 〇而亦具有-由B[9:0]表示之1〇個位元，其中_係為數位輸入碼 DiN之特疋位7L Bs丨、DC9..6]表示第一竭段cs〗、B[9:6]表示特定碼段 201125289 :二::[13:〇]表示更新後之第一碼段CSn。首先，檢查數位輸入 (^p，D[9]),

Dr8：〇1 . ~ 右檢查結果CR1指示D[9]為邏輯低，不改變 管以產二双查結果CR1指示刚為邏輯高，對D[8:〇]執行二補數運 了去⑼_。舉例而言，若D[9] = 〇且D[8··6] = 11⑽B_ = 111 ,? \。若 D[9] = 1 且D[8:6]=11l，則 B[8:6] = 000 (二概）。之 後根據、疋映射方式，將特定碼段cs 1，轉換為更新後之第一碼段cs 11 (亦即取〇]至Dm[13:0]之映射）。對於D[9] = 〇，[8:6] = 111表示最 大正值且[8.6] = 〇〇〇表示最小正值。因此，將最大正值14賦值（舰㈣） M[ ] mnuuiii11且將最小正值+〇賦值為dm[i3:o]= ooooo^miii u。對於D[9]=丨，网=U1表示最大負值且网=_ 表不取小負值。將最大負值-14賦值為DM[13:0] = 〇〇〇〇〇___且 將最小負值-0賦值為Dm[13:〇] = 〇〇〇〇〇〇〇1111111。可類似地推導出其 他部分。需注意’特定位元BS1 (亦即，D[9])並非僅用作標識位元， 其亦用於映射。 第7圖係為傳統碼映射算法的表格。於此表格中，D[9]僅用作標 識位元’且D[8:5]用於映射。由於d[8:5] = 1111表示最大值， D[8:5]=〇〇〇〇表示最小值’且D[9]決定標識，因此將最大值+15賦值為 DM’[14:0]=lllllllliillul且將最小正值_15賦值為 DM’[14:0]=〇000〇〇〇〇〇〇〇〇_。將本發明實施例中之指定碼映射算法與 第7圖所示之傳統碼映射算法相比較，二者之區別係為：於本發明實 施例中之指定碼映射算法中，特定位元Bsl (亦即，D[9])並非僅用作 11 201125289 疋否執行二補數運算係基於特 標識位元’其亦用於映射，也就是說， 定位元BS1 (亦即，D[9])來決定。 請將第i圖及第2圖與第6圖同時參閱。可以得出，第 W即，_])或更新後之第一碼段％ (亦即，Dm[i3:〇])^ 控制直接铺轉移電路14G之多舰塊142中之第五_單m 第二碼段cs2 (亦即，D[5])係用於控制sc電路（2〇之第一開關一 210;以及第三碼段CS3(亦即，D[4:〇])係用於控财阻串子電汗路= 由於DAC 100係藉由將直接電荷轉移電路M〇與sc電路㈣及 電阻串子電路削合併來實作，因此DAC觸可保有基於sc之dac 結構以衫接储轉移之SC DAC結構所提供之所錢點。上述做法 保證了全差分（flillydifferential) f路之完纽配。此外，因為於直接 電荷轉移之SC DAC結射，儲存電荷自第三輸人電料c⑽直接轉 移至渡波電容對CF ’可避免以上所述之迴轉相題，且可改善本發明 實施例所提供之DAC 100的失真。此外，為達到相同數目之量°化/準， 以電阻串子DAC配置之SC DAC結構需要更少之電容。舉例而言， DAC 100為i位元（i_bit) DAC，其中』個位元用於直接電荷轉移電路 140中，且剩餘（即’ i-j個）位元用於父電路12〇及電阻串子電路 130中。因此’電容之需求數目等於$，其中(2j_2)個電容運作於直接 電荷轉移電路140中，一個電容運作於sc電路12〇中，且另一電容 運作於電阻串子電路13G。需注意，以第5圖及第6圖所示之碼映射 算法所配置之所述(2j - 2)個電容可獲得以下量化位準：_(2j _ 2)，_(2j · 201125289 4) ’（2 -4) ’（21 _ 2)。此外，以剩餘（—）（i -j)個位元配置之 標識位元可獲得其間之剩餘量化位準，亦即，_(2j _】），_(2) _ 3)，·..， (2 - 3) ’（2j - 1)。因此’ 個電容可產生2_個量化位準。若卜⑺且 J二4 ’總共有16 (24= 16)個電容以獲得32 (2(4+ι) = 32)個量化位準， 其中Μ個電容用於直接電荷轉移電路⑽中，！個電容用於SC電路 120以及1個電容用於電阻串子電路13〇中。 於以上所述之實施例中，⑷之數值僅用於描述本發明之目的， _其並非作為本發明保護範圍之限制。本領域熟習此項技藝者應可理 解’板依本發明之精神亦可對；及』之數值進行多種等效變換。

D out 13 ./=0 以10位元DAC為例，量化位準D〇ut係可透過下列方程式獲得： χ32 + %^5χ32 + 54χ16 + 53χ8 + 52χ4 + 5ιΧ2 + 50χ1) 第5圖及第6圖繪示了指定碼映射算法。首先檢查標識位元（亦 即’ D[9])。若d[9] = 0 ’未改變之D[8:〇]係用於產生Β[8:0]。若D[9]= 1 ’對D[8:0]執行二補數運算以產生b[8:〇]。隨後，透過第6圖所示之 4至14轉換映射表，將B[9:6]轉換為Dm[13:〇]。Dm[13:〇]用於控制直 接電荷轉移f路MG中之14個電容，以產生偶數之量化位準，例如： +14 ’ +12，··. ’ _12，-14。結合B[5:〇]與標識位元D[9；j可獲得剩餘奇 數之里化位準，例如：+15，+13，··.，, -15。 13 201125289 請參閱第8圖。第8同/多 需注意’只要可獲得大體相同月實施例之碼映射方法的流程圖。 圖所示之確切順序而執行；射並非限定為根據第8 驟： ^ $映財社含，但並秘於以下步 步驟802 :開始； :謝：提供具有Μ個位元之數位輸入碼； 步驟806 .檢查]ν[個位 牛驄.拍祕认士 第個位兀以產生檢查結果，· 個位疏行二補=4==—個· 時，進一否則::=Μ個位元之第-個位元為低 ㈣步驟請：不改變Μ個位元之第二個到第Μ個位元。進入步驟 步驟820 :對Μ個位元之第二個到第 隨後，進人步驟83G ; 讀订-補數運算。 步驟謂指定碼映射方式，將_ 位元轉換為Ρ個位元。 <弟個到第Ν個 2將結合第8圖所示之步驟、第5圖及第6圖所示之碼映射算 ==4圖所示之組件，描述每—組件如何_。 供具有Η)個位元聊](Μ=10)之數位輪入碼、 =元162檢查數位輸人W個位W刚），以魅 檢查結果㈤。當檢查結果CR1指示d[9]=g， 201125289 變之d[8:_於產生卿]。當檢查結果 •步驟㈣，對D_執行二槪運算以產 [9卜1，則進入 •指定碼映射方式（亦即映射)]，。石=㈣，根據 職位元之第—個物個位元轉換為⑽元，射.ΓΓ:將 =圖=之ΓΓ步驟並非必須與圖中所示之順序—致=員 連、，、貝，亦即，其中可插入其他步驟。 斤述之實施例僅用於描述本發明之目的，並非作為本發明保 ===制。總而言之，本發明之實施例提供—種具有混合結構之早 說。透過將直接電荷轉移之sc說結構與以電阻串子dac配置 之SCDAC結構合併，財作DAC觸，此做法可保有直接電荷轉移 之SC DAC結構以及以電阻串子DAC配置之冗dac結構可提供之 ，有優點。因為於直接電荷轉移電路14G中，儲存電荷自第三輸入電 容對‘直接轉移至驗電容對CF，可避免以上所述之迴轉率問題， 且可改善本發明實施例所提供2DAC觸的失真。此外，以第$圖及 第6圖所示之碼映射算法配置之(2j · 2)個電容可獲得偶數之量化位 準：-(2J - 2) ’必_ 4)，…，（2』_ 4) ’（2j _ 2)。剩餘〇 _」·)個位元及與之一 併配置之標識位元可獲得其間剩餘的奇數之量化位準：也-】），#· 3)，…’（2j-3)，（2j- 1)。因此’ 2』個電容能夠產生γ+υ個量化位準。 達到與以電阻φ子DAC配置之SC DAC結構數目相同之量化位準， 15 201125289 DAC 100需要更少之電容。 以上所述僅為本發明之較佳實施例，意在例舉本發明之通用原 理，應可理解，本發明並不僅限於以上所述實施例之範圍。舉凡熟悉 本案之人士援依本發明之精神所做之等效變化與修飾，皆應涵蓋於後 附之申請專利範圍内。 【圖式簡單說明】 第1圖係依本發明第一實施例之DAC的方框圖。 第2圖係依本發明實施例之第丨圖所示的DAc之詳細電路結構的 示意圖。 第3圖係依本發明貫施例之第2圖所示的第一相位訊號以及第二 相位訊號的波形圖。 第圖係依本發明貫施例之第j圖所示的碼轉換電路之實例的示 意圖。 第5圖係依本發明實施例之碼映射算法的簡化流程圖。 第6圖係依本發明實施例之第5圖所示的碼映射算法的表格。 第7圖係為傳統碼映射算法的表格。 第8圖係依本發明實施例之碼映射方法的流程圖。 【主要元件符號說明】 100 : DAC ; 110 : OPA 電路； 201125289 120 : SC電路； 130 :電阻串子電路； 140 :直接電荷轉移電路；160 :碼轉換電路； 142 :區塊； 162 :判斷單元； 164 :邏輯單元； 166 :碼映射單元； 200 ： OPA ； 510〜540、802〜830 :步驟； 210、220、230、240、250 :開關單元； CS卜CS2、CS3、CS11 :碼段；din :數位輸入碼； IN_P、IN_N :差分輸入端對；

〇UT_P、OUT N :差分輸出端對； CIN1、CiN2、〇!Ν3 :輸入電容對； CF :濾波電容對； VREF_P、VREF_N、VLSB_P、VLSB_N :參考電壓； 、Φ2 :相位訊號； SW1〜SW12 :開關； BS1 :特定位元；CR1:檢查结果；OUT1:輪出。

Claims (1)

1. 201125289 七、申請專利範圍： 1.種數位至類比轉換器，包含： 運算放大電路，包含一差分輸入端對以及一差分輪出端對； -開關電容電路，触於該運算放大電路之該差分輪入端對； 電阻串子電路’麵接於該開關電容電路以及該運 該差分輸入端對；卩及 搞接於該運算放大電路之該差分輸入端對 一直接電荷轉移電路 以及該差分輸出端對。 Z如申請專利範圍第i項所述之數位至類比轉換器，其中該運算 放大電路更包含： 、~ -運算放大n，包含該差分輸人端對以及該差分輸出端對·以及 一遽波電轉，每—毅電容難於該運算放大電路之該差分輸 入端對中之-者與該運算放大電路之縣分輸出端對中之—者之間。j 3.如申請專利細第2項所述之數位至類比轉換器，其中該開關 電容電路包含： 一第一輸入電容對；以及 -第-開關單元’ _於該第-輸人電容對，該第—開關單元包 含多個第-開關’該多個第一開關用於控制將該第—輸人電容對連接 至-第-參考電壓、連接至-第二參考電壓或將該第—輸人電容對相 互連接。 201125289 4.如申請專利範圍第3項所述之數位至類比轉換器，其中該電阻 串子電路包含： 一第二輸入電容對； -第二開關單元，祕於該第二輸人電容對，該第二開關單元包 含多個第二_ ’該多個第二_用於控制將該第二輸人電容對連接 至一第二參考電壓或一第四參考電壓；以及 -第三開關單元’ _於該第—輸人電容對與域波電容對之 間▲，縣接於該第二輸入電容對與該渡波電容對之間，用於控制是否 ^亥第-輸人電容對以及該第二輸人電容對，將電荷轉移至該遽波電 各董+。 5.如申凊專利範圍第4項所述之數位至類比轉換器 電荷轉移電路包含多個區塊，每—區塊包含： 、中。亥直接 —第三輸入電容對； ’耦接於該第一參考電壓與該 開關 —第四開關單元，包含一第 電容對中之—者之間，以及—第四關，祕於該第二參考 土…亥第二輸入電容對中之另一者之間；以及 之門細接獨讀入綱_波電容對 容對將開關，衫轉五觸驗㈣衫自郎三輸入電 合對將電補較該歧電容對。 Θ專利乾圍第5項所述之數位至類比轉換器，1 開關單元、該第一聞 _ /、甲4第一 /弟一開關早π以及該第四開關單藉 201125289 訊號控制，且該第三開關單元以及該第五開關單元藉由至少一第二相 位λ號控制，其中，該第二相位訊號係為該第一相位訊號之反訊號。 7.如申請專利範圍第6項所述之數位至類比轉換器，其中該數位 至類比轉換器將—數位輸人碼轉換為—類比輸出，該數位輸入碼包含 -第-碼段、—第二碼段以及—第三碼段，該第—碼段用於控制該直 ，電荷轉移之鮮魏塊情—者线第五關單元，該第二碼 段用於控繼關電容t路之該第—關單元以及該第三碼段用於控 制該電阻_子電路。 8.如申請專纖圍第7項所狀數位至類比轉脑，更包含：一 ^轉換電路’用於根據-指定映射方式，將具有N個位元之該第一碼 Ml換，具有！>個位元之—更新後之第—碼段，其中N小於p，且該 直接電何轉移電路之該多舰塊巾每—者之 更新後之第1段控制。 -由°玄 種數位至類比轉換器，用於將-數位輸入碼轉換為一類比輸 ^ ’ =數位輪入碼包含—第—碼段、—第二碼段以及一第三碼段，該 數位至類比轉換器包含： 一運异放大電路，包含—差分輸人端對以及—差分輸出端對； 一^關電*電路，__運算放大電狀該差分輸人端對； 該差分輸^電路’触於該開關電容電路以及該運算放大電路之 直接電何轉移電路，輕接於該運算放大電路之該差分輪入端對 20 201125289 以及該差分輸出端對；以及 :第一於根據—指定映射方式，將具有N個位元之該 第驗轉換為具有？個位元之 該第-碼段用於控制兮直接後之第—碼段，其中N小於P， 關電容電魏H碼段驗控制該開 關電今電路以及該第三碼段用於控制該電阻串子電路 其中該碼 轉換含4專利娜9項所述之數位至類比轉換器， 結果； "斷單π帛於檢查魏位輸人碼之—特定位元以產生一檢查 童f邏輯單元’触於該觸單元，胁參相檢查結果以傳遞該 扮1入碼或職触輸人碼情去鱗粒灿外的每恤元執行 一補數運算，從而產生一輸出；以及 絲搞A碼映射早元’祕於該邏輯單元，用於將該輸出之一特定碼段 =為該更新後之第—碼段，其中當該邏輯單it直接傳遞該數位輸入 U雜々碼段與对—碼段相同，且當該賴單元_數位輸入 防、:去挪定位元以外的每做元執行該二雛運算時，該特定碼 段為該第一碼段之一二補數。 u. 一種碼映射方法，包含： 提供具有Μ個位元之一數位輸入碼； 檢查該Μ個位元之第—個位元以產生—檢查結果； 根據邊檢查結果，決定是否對該Μ個位元之第二個到第Μ個位 21 201125289 元執行一二補數運算；以及 根據-指定映射方式，將該M個位元之第一個到第N個位元轉換 為P個位元。 左12·如^專概圍第11項所述之碼映射方法，其中該根據該檢 結果，献^_ M個位元之*二個辟Μ個 數運算之步驟包含： 丁一補 當雜查結果指示該Μ個位元之第一個位元為 =位元之第二侧第Μ個位元；以及 · f’不改變該Μ 個仇 田雜查結果指示該㈣仇元之第一個位元為高時 之第二個到第Μ個岐執行該二滅運算。 八、圓式：

   22