CN103688466B - 集成电路装置和动态修改数模转换器模块内至少一个特性的方法 - Google Patents

Abstract

集成电路装置(100)包括至少一个数模转换器(DAC)模块(110)。所述至少一个DAC模块(110)包括至少一个电流复制器组件(140)，所述至少一个电流复制器组件(140)包括第一沟道端子(142)、第二沟道端子(144)和被布置成接收参考电压信号(135)的参考电压端子(146)；所述至少一个电流复制器组件(140)被布置成至少部分地基于所接收的参考电压信号(135)节制在所述第一沟道端子和第二沟道端子(142、144)之间流动的电流(152、154、156)。所述DAC模块(110)还包括在操作中耦合于所述至少一个电流复制器组件(140)的所述参考电压端子(146)并且被布置成执行所述参考电压信号(135)的滤波的至少一个滤波器组件(160、460)。所述DAC模块(110)还包括至少一个滤波器控制模块(210、410)。所述至少一个滤波器控制模块(210，410)被布置成检测所述至少一个DAC模块(110)的数字输入的至少一个比特信号(182、184、186)内的至少一个边沿，以及动态地修改所述至少一个滤波器组件(160、460)的至少一个特性。

Description

集成电路装置和动态修改数模转换器模块内至少一个特性的 方法

技术领域

本发明涉及集成电路装置、数模转换器模块以及动态地修改数模转换器模块内的至少一个特性的方法。

背景技术

众所周知，电流引导数模转换器(DAC)被用于控制无线通信单元和应用中的非常关键的射频(RF)元件的偏置。这种电流引导DAC都要求具有超低噪声特性。特别是，当这样DAC被使用以控制例如雷达系统的功率放大器的输出功率的时候，超低闪烁噪声电平是必要的。

用于实现电流引导DAC的低频噪声条件的常规技术是在DAC内的电流镜的参考电压上使用无源RC(电阻-电容)滤波器。RC滤波器的RC乘积越高，低频噪声特性就越低。然而，这种技术的问题在于，RC滤波器的RC乘积越高，其时间常数就越高，因此，当DAC数字输入代码改变的时候，就需要更长的时间长度来恢复稳定状态。因此，RC滤波器内的高RC乘积限定了DAC的苏粗。

发明内容

正如附属权利要求中所描述的，本发明提供了一种集成电路装置、数模转换器模块、以及动态地修改数模转换器模块内的至少一个特性的方法。

本发明的具体实施例在附属权利要求中被陈述。

根据下文中描述的实施例，本发明的这些或其它方面将会很明显并且被阐述。

附图说明

根据附图，仅仅通过举例的方式，本发明的进一步细节、方面和实施例将被描述。在附图中，类似的符号被用于表示相同或功能相似的元件。为了简便以及清晰，附图中的元件不一定按比例绘制。

图1显示了数模转换器模块的第一例子的简化方框图。

图2显示了数模转换器模块的第二例子的简化方框图。

图3显示了图2例子中的一些信号的例子的简化信号图。

图4显示了数模转换器模块的第三例子的简化方框图。

图5显示了图4例子中的一些信号的例子的简化信号图。

图6显示了动态地修改数模转换器模块内的至少一个特性的方法的例子的简化流程图。

具体实施方式

本发明的例子现在将参照附图来描述。特别地，在包括了典型的电流镜布置的数模转换器(DAC)内实施的本发明的例子在本发明中被描述并在附图中被显示。然而，应了解，本发明并不限于本发明所描述的具体实施例，并且可以同样应用于替代DAC布置，其中在替代DAC布置中，例如参考电压被用于节制一个或多个电流分量。此外，由于本发明说明的实施例可能大部分是通过使用本领域所属技术人员所熟知的电子元件和电路被实施，细节不会在比上述所说明的认为具有必要的程度大的任何程度上进行解释。对本发明基本概念的理解以及认识是为了不混淆或偏离本发明所教之内容。

首先参照图1，图1显示了数模转换器(DAC)模块110的一个例子的简化方框图。在所示的例子中，DAC模块110位于通常在100表示的集成电路装置中，并可以适于控制射频装置/无线通信单元内的偏置电流。DAC模块110包括通常在140所示的若干电流复制器组件。每个电流复制器组件140包括第一沟道端子142、第二沟道端子144和被布置成接收参考电压信号135的参考电压端子146。每个电流复制器组件140被布置成至少部分地基于所接收的参考电压信号135，节制在所述第一和第二沟道端子142、144之间流动的电流152、154、156。

在所示的例子中，DAC模块110包括偶数2n(n表示正整数)个电流复制器组件140。每个电流复制器元件140的第一沟道端子142经由可控制开关组件172、174、176在操作中耦合于电流节点190。开关组件172、174、176被布置成接收DAC模块110的数字输入信号的相应比特信号182、184、186，以及根据所接收的相应比特信号182、184、186选择性地将相应电流复制器组件140的第一沟道端子142耦合于电流节点190。因此，对于所示的例子，对于2n个电流复制器组件140，具有2n个相应的开关组件，因此，DAC模块110的数字输入内具有2n个比特信号。以这种方式，流过电流节点190的DAC电流150包括流过相应电流复制器组件140的电流分量152、154、156的总和，其中这些相应电流复制器组件140根据数字输入的所接收的相应比特信号182、184、186而被相应开关组件172、174、176选择性地耦合于电流节点190。

在所示的例子中，电流复制器组件140包括加权节制特性(例如，加权电阻性特性)，使得能够流过电流复制器组件140的电流分量152、154、156根据相应的比特信号182、184、186的“有效性(significance)”而被加权。例如，耦合于接收数字输入信号的最高有效比特的开关组件的电流复制器组件可以提供最大电流，而接收数字输入信号的最低有效比特的开关组件可以提供最小电流。

所示的DAC模块110还包括在操作中耦合于电流复制器组件140的参考电压端子146并且被布置成执行参考电压信号135的滤波的至少一个滤波器组件160。以这种方式，通过对被提供给复制器组件的参考电压端子146的参考电压信号135进行滤波，被引入电流分量152、154、156的噪声可能会降低。在所示的例子中，滤波器组件160包括正如通常所示的无源RC(电阻-电容)滤波器。

在所示的例子中，DAC模块110还包括至少一个电流参考组件120，其包括第一沟道端子122、第二沟道端子124和参考电压端子126。电流参考组件120被布置成至少部分地基于在其第一和第二沟道端子122、124之间流动的参考电流130，在其参考电压端子126生成参考电压信号135。因此，滤波器组件160在操作中耦合于电流参考组件120的参考电压端子126和每个电流复制器组件140的参考电压端子146之间。因此，电流参考组件120和每个电流复制器组件140相互配合，以形成电流镜布置，其中滤波器组件160对于其间的参考电压进行滤波。

RC滤波器可以被配置成例如通过控制信号165实现所需的RC乘积。这样RC滤波器的RC乘积越大，低频噪声特性降低的越多。然而，RC滤波器的RC乘积越大，它们时间常数就越大，因此，当DAC数字输入代码发生改变的时候，恢复稳定状态所需的时间长度就越长。因此，这样静态配置技术通常涉及低噪声特性和稳定状态恢复时间之间的权衡。

参照图2，图2显示了DAC模块110的又一个例子。在图2所示的例子中，除了图1的示例电路，DAC模块110还包括至少一个滤波器控制模块210。所述至少一个滤波器控制模块210被布置成检测数字输入的状态变化。

滤波器控制模块210的操作将在下面通过使用状态变化检测来描述，其中检测DAC模块110的数字输入的一个或多个比特信号182、184、186内的至少一个边沿以及响应于检测来动态地修改滤波器组件160的至少一个特性。然而，很明显，数字输入的状态变化可以以任何其它合适的方式被检测到。

一旦检测到DAC模块110的数字输入的比特信号182、184、186内的至少一个边沿，所述至少一个滤波器控制模块210可能导致滤波器组件160在转变模式中操作。以这种方式，一旦检测到比特信号182、184、186内的边沿，例如，当DAC模块110的数字输入值发生改变的时候，滤波器组件160的一个或多个特性可以暂时被修改。因此，滤波器组件160，从而DAC模块110，可以在转变时段针对数字输入内的比特信号182、184、186而被动态地配置为暂时在不同的模式下操作。例如，滤波器组件160的一个或多个特性可以暂时被修改，以减小滤波器组件160的例如时间常数，从而使DAC模块110在数字输入值改变之后更快速地恢复到稳定状态。因此，在转变时段，针对数字输入内的比特信号182、184、186DAC，模块110可以被动态地配置为在快速恢复阶段操作。

当在比特信号182、184、186内未检测到边沿的时候，例如在DAC模块110的数字输入值已发生改变并且后续稳定的时候，滤波器控制模块210可以还被布置成导致滤波器组件160在稳定状态模式中操作。以这种方式，当在数字输入的比特信号182、184、186内没有检测到边沿的时候，例如当DAC模块110的数字输入值基本上恒定，滤波器组件160的所述一个或多个特性可以被配置成例如改进DAC模块110的低频噪声特性。因此，在基本上恒定期间和数字输入内的稳定比特信号182、184、186期间，DAC模块110可以被动态地配置成在低噪声阶段操作。

在所示的例子中，滤波器控制模块210被配置成动态地修改滤波器组件160的串联电阻特性，特别地，一旦检测到数字输入的比特信号182、184、186内的至少一个边沿，就动态地降低滤器元件160的串联电阻特性。例如，滤波器组件160可能包括例如通常在164所示的并且在操作中并联耦合于滤波器组件160的一个或多个通常在164所示的串联电阻元件的一个或多个可控制开关元件。如图2所示，(一个或多个)可控制开关元件164可以被布置成根据由所述滤波器控制模块210输出的一个或多个控制信号165，选择性地创建跨越(一个或多个)相应串联电阻元件162的减小的电阻电路。以这种方式，(一个或多个)所述可控制开关元件164被布置成(根据(一个或多个)控制信号165)选择性地配置滤波器组件160，以包括下述之一：配置滤波器组件160在第一低噪声模式所凭借的第一高串联电阻；以及，配置滤波器组件160在第二快速恢复模式所凭借的第二低串联电阻。

在图2所示的例子中，滤波器控制模块210包括多个边沿检测器组件220，每个边沿检测器组件220被布置成检测DAC模块110的数字输入的至少一个比特信号182、184、186内的至少一个边沿。可以通过使用例如逻辑反相器、延迟、和两输入逻辑门来实施这样的数字边沿检测器，所述两输入逻辑门被布置成当其两个输入具有相同逻辑值的时候生成有效信号；例如取决于有效电平极性的异或非(XNOR)门或异或(XOR)门。两输入门的第一输入可以被直接连接到边沿检测器220的输入。第二输入可以通过跟随有数字延迟的数字反相器被连接到边沿检测器220的输入：从而在边沿检测器220的输入处，第二输入是信号的延迟反相图像。

滤波器控制模块210被配置成一旦通过至少一个边沿检测器组件220检测到DAC模块110的数字输入的至少一个比特信号182、184、186内的至少一个边沿，就动态地修改滤波器组件160的至少一个特性。特别是对于所示的例子，每个边沿检测器组件220被布置成输出边沿检测信号225，所述边沿检测信号225包括是否在所述相应比特信号182、184、186内检测到边沿的指示。滤波器控制模块210还包括“或”门230，所述“或”门230被布置成：接收由每个边沿检测器组件220输出的关于是否检测到边沿的指示，以及输出控制信号165，以在一旦至少一个边沿检测器组件220输出了关于在DAC模块110的数字输入的相应比特信号182、184、186内检测到边沿的指示时，动态地修改滤波器组件160的至少一个特性。

正如将了解的，虽然图2的示例中已显示及描述了“或”门，但是用于将边沿检测部件220输出的指示225转换成控制信号165的其它逻辑布置可以实现。例如，“或”门230可以用例如“或非”门替代；在这种情况下，滤波器组件160内的(一个或多个)开关元件的逻辑极性可以相应地反转。

图3显示了图2的DAC模块110内的一些信号的例子的简化信号图。310显示了包括比特信号182、184、186的DAC模块110的数字输入信号。图3的信号图例如从由时钟信号(未显示)内的有效边沿触发的数字输入信号310内的转变时段312开始。在这个第一转变时段312期间，转变发生在数字输入信号310内，由此一个或多个比特信号182、184、186改变了状态，因此包括边沿。如上所述，滤波器控制模块210被布置成一旦在DAC模块110的数字输入310的至少一个比特信号182、184、186内检测到至少一个边沿，就输出控制信号165，以动态地修改滤波器组件160的至少一个特性。因此，正如在362所示的，在转变时段312期间，当边沿存在于一个或多个比特信号182、184、186内，控制信号165包括转变模式状态，其在所示的例子中包括‘1’或‘高’状态。

在图2所示的例子中，在(图3的)362处指示的控制信号165的转变模式状态导致可控制开关元件164创建跨越滤波器组件160的串联电阻元件162的减小的电阻电路。以这种方式，在362处指示的控制信号165的转变模式状态导致滤波器组件160被配置为包括较低的串联电阻，由此，滤波器组件160在更快的恢复模式中操作。因此，由于滤波器组件160被配置成在更快的恢复模式中操作，DAC模块110能够在输入信号310内的转变之后更快速地恢复稳定状态。然而，以及正如在图3的322所示的，这样更快的恢复模式可能导致DAC模块110相对高的噪声特性。

在转变时段312之后，输入信号310进入数字输入信号310内的稳定状态时段313。在该稳定状态时段313期间，数字输入信号310内没有发生转变，因此在比特信号182、184、186内没有边沿发生。对于所示的例子，在稳定状态时段313期间，图2的滤波器控制模块210被布置成导致滤波器组件160在稳定状态模式中操作，这是因为在数字输入310的比特信号182、184、186内没有边沿被检测到。因此，在稳定状态时段313，期间，当比特信号182、184、186内不存在边沿的时候，控制信号165包括稳定状态模式363，其在所示的例子中包括‘0’或‘低’状态。

在图2所示的例子中，控制信号165的稳定模式状态(图3)363导致可控制开关元件164断开跨越滤波器组件160的串联电阻元件162的减小的电阻电路。以这种方式，控制信号165的稳定状态模式363导致滤波器组件160被配置为包括较高的串联电阻，由此，滤波器组件160在低噪声模式中操作。因此，在数字信号310内的稳定状态时段313期间，低噪声模式使得DAC模块110能够实现相对低的噪声特性。

完整的一个时钟周期(未显示)之后，第二转变时段314发生在数字输入信号310内。再次，在该第二转变时段314期间，转变发生在数字输入信号310内，由此，一个或多个比特信号182、184、186改变了状态，并因而包括边沿。结果，在该第二转变时段314期间，滤波器控制模块210配置控制信号165，以包括正如在364所示的转变模式状态。因此，在该第二转变时段314期间，滤波器组件160被配置成在更快的恢复模式中操作，从而使DAC模块110能够在输入信号310内的转变之后更快速地恢复稳定状态。

在转变时段314之后，输入信号310再次进入数字输入信号310内的稳定状态时段315。再次，在该第二稳定状态时段315期间，滤波器控制模块210配置控制信号165，以包括正如在365所示的稳定模式状态。因此，在该第二稳定状态时段315期间，滤波器组件160被配置成在低噪声模式中操作，从而使得DAC模块110能够实现相对低的噪声特性。

DAC模块110的平均噪声电平如330所示。如上所述，通过基于输入信号310内的边沿的检测，动态地配置滤波器组件160的特性，DAC模块110能够被动态地配置为以基本上最优的方式在第一快速恢复模式和第二低噪声模式中操作。虽然在输入信号310的转变时段312、314期间，DAC模块110可以被配置成在相对高的噪声模式中操作，但是正如通常在332所示，借助于这种转变时段312、314之间的相对长的稳定状态时段313、315，在完整的时钟周期上的平均噪声特性保持相对低。

有利的是，在数字输入信号310内没有发生转变的转变时段，正如在316所示的，数字输入信号310的比特信号182、184、186均不改变状态。因此，在这样的转变时段316期间，滤波器控制模块210可能继续配置控制信号165，以包括稳定状态模式365。因此，在该“无转变”的转变时段316期间，滤波器组件160保持被配置成在低噪声模式中操作，从而对于DAC模块110来说能够保持相对低的噪声特性。因此，对于不包括转变的转变时段(例如转变时段316)的时钟周期，正如334所示的，DAC模块110在该时钟周期上的平均噪声电平可以被进一步降低，而基本上没有影响到整个系统的性能。

现在参照图4，图4显示了DAC模块110的又一个例子。在图4所示的例子中，DAC模块110包括滤波器控制模块410和滤波器组件460的替代例子。滤波器控制模块410包括多个边沿检测器组件220，每个边沿检测器组件220被布置成检测DAC模块110的数字输入的至少一个比特信号182、184、186内的至少一个边沿。滤波器控制模块410被布置成一旦由至少一个边沿检测器组件220检测到DAC模块110的数字输入的至少一个比特信号182、184、186内的至少一个边沿，就动态地修改滤波器组件460的至少一个特性。特别地，对于图4所示的例子，每个边沿检测器组件220被布置成输出边沿检测信号225，所述边沿检测信号225包括关于是否在相应比特信号182、184、186内检测到边沿的指示。

滤波器控制模块410被布置成一旦由至少一个边沿检测器组件220检测到DAC模块110的数字输入的至少一个比特信号182、184、186内的至少一个边沿，就输出包括边沿检测信号225的多个控制信号452、454、456，以加权地修改至少一个滤波器组件460的至少一个特性。

在图4所示的例子中，DAC模块110包括滤波器组件460，所述滤波器组件460包括多个串联电阻元件462、464、466。滤波器组件460还包括多个可控制开关元件472、474、476。每个可控制开关元件472、474、476在操作中并联耦合于至少一个串联电阻元件462、464、466，并且被布置成根据由滤波器控制模块410输出的一个或多个控制信号452、454、456创建跨越(一个或多个)相应串联电阻元件462、464、466的减小的电阻电路。以这种方式，可控制开关元件472、474、476可以被布置成选择性地配置(根据(一个或多个)控制信号452、454、456)滤波器组件460的操作模式，并特别地配置滤波器组件460的RC乘积，并因此配置DAC模块110的稳定状态恢复时间和噪声特性。

在图4所示的例子中，串联电阻元件462、464、466被布置成包括加权电阻值，例如，如图所示，第一串联电阻元件462被布置成包括电阻R，第二串联电阻元件464被布置成包括电阻2*R，等等，直到第2n个串联电阻元件466，其被布置成包括电阻2n*R。此外，每个可控制开关元件472、474、476被布置成接收控制信号452、454、456，其包括边沿检测信号，所述边沿检测信号对应于DAC模块110的数字输入的相应比特信号182、184、186。即，在所示的例子中，在操作中并联耦合于最小电阻R462的可控制开关元件472被布置成接收控制信号452，其包括对应于DAC模块110的数字输入的最低有效比特信号182的边沿检测信号；在操作中并联耦合于第二最小电阻2*R464的可控制开关元件474被布置成接收控制信号454，其包括对应于DAC模块110的数字输入的第二最低有效比特信号184的边沿检测信号，等等直到在操作中并联耦合于最大电阻2n*R466的可控制开关元件476，其被布置成接收对应于DAC模块110的数字输入的最高有效比特信号186的边沿检测信号。以这种方式，滤波器控制模块410被布置成加权地修改滤波器组件460的RC乘积，使得滤波器组件460的RC乘积由此被修改的量直接与在其内检测到边沿的比特信号182、184、186的数目和“有效性”相关。

图5显示了图4的DAC模块110内的一些信号的例子的简化信号图。在510处显示了DAC模块110的包括比特信号182、184、186的数字输入信号。图5的信号图例如从由时钟信号(未显示)内的有效边沿触发的数字输入信号510内的转变时段512开始。在这个第一转变时段512期间，转变发生在数字输入信号510内，由此一个或多个比特信号182、184、186改变了状态，因此包括边沿。如上所述，滤波器控制模块410被布置成一旦在DAC模块110的数字输入510的至少一个比特信号182、184、186内检测到至少一个边沿，就输出通常在图5的452-456所示的控制信号452、454、456，以动态地修改滤波器组件460的RC乘积特性。因此，正如在562所示的，在转变时段512期间，当边沿存在于一个或多个比特信号182、184、186内的时候，一个或多个控制信号452、454、456包括转变模式状态，其在所示的例子中包括‘1’或‘高’状态。

在图4所示的例子中，(一个或多个)相应控制信号452、454、456的转变模式状态562(图5)导致(一个或多个)相应可控制开关元件472、474、476创建跨越滤波器组件460的(一个或多个)相应串联电阻元件462、464、466的减小的电阻电路。以这种方式，(一个或多个)相应控制信号452、454、456的转变模式状态562导致滤波器组件460被配置为包括较低的串联电阻，由此，配置滤波器组件460在更快的恢复模式中操作。因此，由于滤波器组件460被配置成在更快的模式中操作，DAC模块110能够在输入信号310内的转变之后更快速地恢复稳定状态。

然而，以及正如在522所示的，这样更快的恢复模式可能导致DAC模块110相对高的噪声特性。

在转变时段512之后，输入信号510进入数字输入信号510内的稳定状态时段513。在该稳定状态时段513期间，数字输入信号510内没有发生转变，因此在比特信号182、184、186内没有边沿发生。对于所示的例子，在稳定状态时段513期间，滤波器控制模块410被布置成导致滤波器组件460在稳定状态模式中操作，这是因为在数字输入510的比特信号182、184、186内没有边沿被检测到。因此，在稳定状态时段513期间，当比特信号182、184、186内不存在边沿的时候，控制信号452、454、456包括稳定模式状态563，其在所示的例子中包括‘0’或‘低’状态。

在图4所示的例子中，控制信号452、454、456的稳定模式状态563导致可控制开关元件472、474、476断开跨越滤波器组件460的串联电阻元件462、464、466的减小的电阻电路。以这种方式，控制信号452、454、456的稳定模式状态563导致滤波器组件460被配置为包括较高的串联电阻，由此，滤波器组件460在低噪声模式中操作。因此，在数字信号510内的稳定状态时段513期间，低噪声模式使得DAC模块110能够实现相对低的噪声特性。

对于图4所示的例子，滤波器控制模块410被布置成加权地修改滤波器组件460的RC乘积，使得滤波器组件460的RC乘积由此被修改的量直接与在其内检测到边沿的比特信号182、184、186的数目和“有效性”相关。因此，在第一转变时段512，边沿可以仅在DAC模块110的数字输入内的少量的低有效位182、184、186内被检测到。因此，滤波器控制模块410被布置成仅通过相对小的量(凭借图4中所示的比特信号和串联电阻/开关布置之间的加权和直接关系)动态地修改滤波器组件460的RC乘积。由于包括转变的比特信号的数目和有效性相对低，因此DAC模块110在这样转变之后实现稳定状态所需的量也将相对小。因此，对RC乘积的这样小的修改可以足以实现所需的恢复时间。有利的是，通过以这种方式仅给滤波器组件460的RC乘积配置小的修改，DAC模块110的噪声特性将只增加小的量；从而正如通常在532所示的，使DAC模块110的平均噪声在完整的周期上都保持低。

相反，对于在较大数目的较高有效比特182、184、186内检测到边沿的转变时段，例如转变时段516，DAC模块110在这样转变之后实现稳定状态所需的量可以更大。因此，滤波器控制模块410可以被布置成通过较大的量动态地修改滤波器组件460的RC乘积。以这种方式，DAC模块110实现稳定状态的能力得到改进，从而能够实现所需的恢复时间。正如将了解的，滤波器组件的RC乘积的这样增加可能导致正如在526所示的DAC模块110更高的噪声特性。结果，DAC模块110的平均噪声的略微增加可能会出现在对应的周期，正如在536所示的。然而，上述的滤波器特性的动态修改使得良好的稳定状态恢复时间得以实现，同时也使得DAC模块110的低平均噪声特性得以实现。

现在参照图6，图6显示了动态地修改数模转换器(DAC)模块内的至少一个滤波特性的方法的一个例子的简化流程图600，例如在图1、图2和图4的DAC模块110上。所述方法开始于610，并移动至620，其中DAC的数字输入在该处被接收。接着，在630，所接收的数字输入的比特信号内的边沿被检测到。所述方法还包括一旦检测到DAC模块的所接收的数字输入的至少一个比特信号内的至少一个边沿，就动态地修改DAC模块的至少一个滤波器组件的至少一个特性。特别是对于所示的例子，在630，如果在至少一个比特信号内检测到边沿，所述方法移动至640，其中滤波器组件的减小的时间常数被配置，使得DAC模块能够在更快的恢复模式中操作。然后所述方法循环回620。返回参照630，如果在DAC模块的数字输入的比特信号内没有边沿被检测到，所述方法移动至650，其中滤波器组件的增加的(或默认)时间常数被配置，使得DAC模块能够在低噪声模式中操作。

在一些例子中，其内存储有可执行程序代码的有形计算机程序产品可能体现本发明的例子，例如动态地修改数模转换器(DAC)内的至少一个滤波器特性的例子。当在数模转换器(DAC)上执行的时候，所述程序代码是可操作的,以用于接收数字输入信号；检测所接收的数字输入信号的至少一个比特信号内的边沿;以及一旦检测到DAC模块(640)的所接收的数字输入信号的至少一个比特信号内的至少一个边沿，动态地修改DAC模块的至少一个特性。

因此，已描述了方法和装备的例子，其中DAC模块的滤波特性能够在DAC模块的数字输入的比特信号内的转变时段被动态地修改，并且同样，DAC模块的动态操作能够得以实现，由此，恢复速率和低噪声特性之间的动态地优化的权衡可以被实现。特别是对于一些例子，例如在图3和图4中所示的例子，所描述的方法和装备可以使得将滤波器时间常数的值动态适应到DAC代码变化的幅度，以优化速度/噪声比。

有利的是，对于一些例子，不需要外部控制信号，例如，这是由于其可以由外部数字控制器来提供。此外，滤波器控制模块和滤波器组件包括完全的异步系统，因此即使系统时钟处于待机模式，其仍然能够进行操作。

因此，本发明的一些实施例允许提供低成本的实施方案，其需要很少的组件并且需要小的管芯面积。此外，本发明的一些实施例允许提供低功率的实施方案，特别是在数字输入DAC代码是稳定的时段期间；该实施方案对于功率消耗基本上是透明的。

对于一些例子，可以设想，本发明的概念可以基本上被延伸到代码变化和滤波器时间常数之间的任何关系，无论是否是线性。特别地，虽然代码变化值和滤波器时间常数之间的线性关系在本发明被描述，可以设想，对于一定的条件，非线性函数(例如，LOG或1/x)可以被实施，并且可能提供在线性关系方面的更好结果。

在前面的说明中，参照本发明实施例的特定例子已对本发明进行了描述。然而，很明显各种修改和变化可以在不脱离附属权利要求中所陈述的本发明的宽范围精神及范围的情况下被做出。

例如，本发明所讨论的连接可以是任何类型的连接。该连接适于将信号从或传输到相应的节点、单元或装置，例如通过穿孔中间装置。因此，除非暗示或说明，连接，例如，可能是直接连接或间接连接。连接可以被说明或描述，涉及到是单一连接、多个连接、单向连接、或双向连接。然而,不同实施例可能改变连接的实现。例如,可以使用单独单向连接而不是双向连接,反之亦然。此外,多个连接可以被替换为连续地或以时间多路复用方式传输多个信号的单一连接。同样地,携带多个信号的单一连接可以被分离成各种不同的携带这些信号的子集的连接。因此,存在传输信号的许多选项。

关于具体导电类型或电位极性，虽然本发明已被描述，技术人员知道导电类型和电位极性可以是相反的。

本发明所描述的每个信号可以被设计为正逻辑或负逻辑。在负逻辑信号的情况下，所述逻辑真状态相当于逻辑电平0的地方所述信号是低有效。在正逻辑信号的情况下，所述逻辑真状态相当于逻辑电平1的地方所述信号是高有效。注意，本发明说所描述的任何信号可以被设计为负逻辑信号或正逻辑信号。因此，在替代实施例中，那些被描述为正逻辑信号的信号可以被实施为负逻辑信号，以及那些被描述为负逻辑信号的信号可以被实施为正逻辑信号。

此外，当将信号、状态比特、或类似的装备分别变为其逻辑真或逻辑假状态的时候，术语“明确肯定”或“设置”以及“否定”(或“非明确肯定”或“清除”)在本发明中被使用。如果逻辑真状态是逻辑电平“1”，逻辑假状态是逻辑电平“0”。如果逻辑真状态是逻辑电平“0”，逻辑假状态是逻辑电平“1”。

本领域所属技术人员将认识到逻辑块之间的界限仅仅是说明性的并且替代实施例可能合并逻辑块或电路元素或在各种逻辑块或电路元素上强加替代的分解功能。因此，应了解本发明描述的架构仅仅是示范的，并且事实上实现相同功能的很多其它架构可以被实现。例如，为了清晰起见，例子中所示的滤波器控制模块和滤波器组件已为显示及描述为单独的功能模块。然而，实践中，滤波器控制模块的功能可以被合并到滤波器组件中。

为达到相同功能的任何元件的布置是有效的“关联”，使得实现所需功能。因此，本发明中为实现特定功能的任意两个元件的结合可以被看作彼此“相关联”使得实现所需功能，不论架构或中间元件。同样地，任意两个元件这样的关联也可以被看作是“可操作性连接”或“可操作性耦合”于对方以实现所需功能。

此外，本领域所属技术人员将认识到上述描述的操作之间的界限只是说明性的。多个操作可以组合成单一的操作，单一的操作可以分布在附加操作中，并且操作可以至少在时间上部分重叠被执行。而且，替代实施例可能包括特定操作的多个实例，并且操作的顺序在各种其它实施例中会改变。

然而，其它修改、变化和替代也是可能的。说明书和附图相应的地被认为是从说明性的而不是严格意义上来讲的。

在权利要求中，放置在括号之间的任何参考符号不得被解释为限定权利要求。单词“包括”不排除其它元件或然后在权力要求中列出的那些步骤的存在。此外，本发明所用的“a”或“an”被定义为一个或多个。并且，在权利要求中所用词语如“至少一个”以及“一个或多个”不应该被解释以暗示通过不定冠词“a”或“an”引入的其它权利要求元件限定任何其它特定权利要求。所述特定权利要求包括这些所介绍的对发明的权利元件，所述权利元件不仅仅包括这样的元件。即使当相同权利要求中包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，例如“a”或“an”。使用定冠词也是如此。除非另有说明，使用术语如“第一”以及“第二”是用于任何区分这些术语描述的元件的。因此，这些术语不一定表示时间或这些元件的其它优先次序。一些措施在相互不同权利要求中被列举的事实并不表示这些措施的组合不能被用于获取优势。

Claims (15)

1.一种集成电路装置(100)，包括至少一个数模转换器DAC模块(110)；所述至少一个DAC模块(110)包括：

至少一个电流复制器组件(140)，所述至少一个电流复制器组件(140)包括第一沟道端子(142)、第二沟道端子(144)、和被布置成接收参考电压信号(135)的参考电压端子(146)；所述至少一个电流复制器组件(140)被布置成：至少部分地基于所接收的参考电压信号(135)，来节制在所述第一沟道端子(142)和第二沟道端子(144)之间流动的电流(152、154、156)；以及

至少一个滤波器组件(160、460)，所述至少一个滤波器组件(160、460)在操作中耦合于所述至少一个电流复制器组件(140)的所述参考电压端子(146)，并且被布置成执行所述参考电压信号(135)的滤波，

其中所述DAC模块(110)还包括至少一个滤波器控制模块(210、410)，所述至少一个滤波器控制模块(210，410)被布置成：

检测所述至少一个DAC模块(110)的数字输入的状态变化；以及响应于检测到所述状态变化，来动态地修改所述至少一个滤波器组件(160、460)的至少一个特性。

2.根据权利要求1所述的集成电路装置(100)，其中，所述滤波器控制模块(210、410)被布置成：检测所述数字输入的至少一个比特信号(182、184、186)内的至少一个边沿。

3.根据权利要求1或2所述的集成电路装置(100)，其中，当动态地修改所述至少一个滤波器组件(160、460)的至少一个特性的时候，所述至少一个滤波器控制模块(210、410)导致所述滤波器组件(160、460)在转变模式中操作。

4.根据权利要求1或2所述的集成电路装置(100)，其中，所述至少一个滤波器控制模块(210、410)还被布置成：当所述状态变化未被检测到的时候，导致所述滤波器组件(160、460)在稳定状态模式中操作。

5.根据权利要求1或2所述的集成电路装置(100)，其中，所述至少一个滤波器控制模块(210、410)被布置成：一旦检测到所述状态变化，就动态地减小所述至少一个滤波器组件(160、460)的时间常数。

6.根据权利要求4所述的集成电路装置(100)，其中，所述至少一个滤波器组件(160、460)包括串联电阻电容(RC)滤波器，以及所述至少一个滤波器控制模块(210、410)被布置成：一旦检测到所述状态变化，就动态地减小所述至少一个滤波器组件(160、460)的串联电阻特性。

7.根据权利要求5所述的集成电路装置(100)，其中，所述至少一个滤波器组件(160、460)包括至少一个可控制开关组件(164、472、474、476)，所述至少一个可控制开关组件(164、472、474、476)在操作中并联耦合于所述至少一个滤波器组件(160、460)的至少一个串联电阻元件(162、462、464、466)。

8.根据权利要求6所述的集成电路装置(100)，其中，所述至少一个可控制开关元件(164、472、474、476)被布置成：根据由所述至少一个滤波器控制模块(210、410)输出的至少一个控制信号(165、452、454、456)来选择性地创建跨越所述至少一个串联电阻元件(162、462、464、466)的减小的电阻电路。

9.根据权利要求1、2、6-8中任何一项所述的集成电路装置(100)，其中，所述至少一个滤波器控制模块(210、410)包括多个边沿检测器组件(220)，每个边沿检测器组件(220)被布置成：检测所述DAC模块(110)的所述数字输入的至少一个比特信号(182、184、186)内的至少一个边沿。

10.根据权利要求9所述的集成电路装置(100)，其中，所述至少一个滤波器控制模块(210、410)被布置成：一旦由至少一个所述边沿检测器组件(220)检测到至少一个比特信号(182、184、186)内的至少一个边沿，就动态地修改所述至少一个滤波器组件(160、460)的至少一个特性。

11.根据权利要求9所述的集成电路装置(100)，其中，所述多个边沿检测器组件(220)中的若干边沿检测器组件被布置成：输出边沿检测信号(225)，所述边沿检测信号(225)包括关于是否在相应的比特信号(182、184、186)内检测到边沿的指示；以及

所述至少一个滤波器控制模块(210)还包括：“或”门或“或非”门(230)，所述“或”门或“或非”门(230)被布置成：接收由所述若干边沿检测器组件(220)输出的指示，并且输出控制信号(165)。

12.根据权利要求11所述的集成电路装置(100)，其中，一旦至少一个边沿检测器组件(220)输出了关于在所述至少一个比特信号(182、184、186)内检测到边沿的指示，所述“或”门或“或非”门(230)就输出控制信号(165)，所述控制信号(165)动态地修改所述至少一个滤波器组件(160)的至少一个特性。

13.根据权利要求10所述的集成电路装置(100)，其中，所述边沿检测器组件(220)中的若干边沿检测器组件被布置成：输出边沿检测信号(225)，所述边沿检测信号(225)包括关于是否在相应的比特信号(182、184、186)内检测到边沿的指示；以及

其中，所述至少一个滤波器控制模块(410)被布置成：一旦由多个所述边沿检测器组件(220)中的至少一个检测到至少一个比特信号(182、184、186)内的至少一个边沿，就输出包括所述边沿检测信号(225)的多个控制信号(452、454、456)，以加权地修改所述至少一个滤波器组件(460)的至少一个特性。

14.一种数模转换器DAC模块(110)，包括：

至少一个电流复制器组件(140)，所述至少一个电流复制器组件(140)包括第一沟道端子(142)、第二沟道端子(144)、和被布置成接收参考电压信号(135)的参考电压端子(146)；所述至少一个电流复制器组件(140)被布置成：至少部分地基于所接收的参考电压信号(135)，来节制在所述第一沟道端子(142)和第二沟道端子(144)之间流动的电流(152、154、156)；以及

至少一个滤波器组件(160、460)，所述至少一个滤波器组件(160、460)在操作中耦合于所述至少一个电流复制器组件(140)的所述参考电压端子(146)，并且被布置成执行所述参考电压信号(135)的滤波，

其中所述DAC模块(110)还包括至少一个滤波器控制模块(210、410)，所述至少一个滤波器控制模块(210，410)被布置成：

检测所述至少一个DAC模块(110)的数字输入的状态变化；以及动态地修改所述至少一个滤波器组件(160、460)的至少一个特性。

15.一种动态地修改数模转换器DAC模块内的至少一个滤波器特性的方法(600)，所述方法包括：

接收所述DAC模块的数字输入信号(620)；

检测所述DAC模块的所接收的数字输入信号的至少一个比特信号内的边沿(630)；以及

一旦基于检测到的所述至少一个比特信号内的边沿(630)检测到所述DAC模块的所接收的数字输入信号的状态变化，就动态地修改所述DAC模块的至少一个滤波器组件的至少一个特性(640)以配置减小的滤波器时间常数，其中所述滤波器组件用于执行至少一个如权利要求1所述的电流复制器组件的参考电压信号的滤波。