CN105720934B - 运算放大器及其操作该运算放大器的方法 - Google Patents

运算放大器及其操作该运算放大器的方法 Download PDF

Info

Publication number
CN105720934B
CN105720934B CN201410723184.4A CN201410723184A CN105720934B CN 105720934 B CN105720934 B CN 105720934B CN 201410723184 A CN201410723184 A CN 201410723184A CN 105720934 B CN105720934 B CN 105720934B
Authority
CN
China
Prior art keywords
mos transistor
node
input
transistor
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410723184.4A
Other languages
English (en)
Other versions
CN105720934A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Broadcom Integrated Circuit Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Integrated Circuit Shanghai Co Ltd filed Critical Broadcom Integrated Circuit Shanghai Co Ltd
Priority to CN201410723184.4A priority Critical patent/CN105720934B/zh
Priority to US14/585,190 priority patent/US9431964B2/en
Publication of CN105720934A publication Critical patent/CN105720934A/zh
Application granted granted Critical
Publication of CN105720934B publication Critical patent/CN105720934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21109—An input signal being distributed by switching to a plurality of paralleled power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及电路，特别设计一种运算放大器，该运算放大器包括第一输入对、第二输入对、开关以及第一电流镜。第一输入对包括与第二输入对包括的MOS晶体管类型不同的MOS晶体管。开关决定让第一输入和第二输入对工作中的一个处于工作状态，且工作中的输入对输出电压。开关进一步连接第一输入对和第一电流镜。第一电流镜进一步连接第二输入对，并用于复制流经开关的电流到第二输入对。因此，第一输入对跨导的增加与第二输入对跨导的减少相抵消，且无论是第一输入对还是第二输入对处于工作状态，该运算放大器都具有基本恒定的跨导。

Description

运算放大器及其操作该运算放大器的方法
技术领域
本发明涉及电路，特别涉及但不限于一种运算放大器及其操作该运算放大器的方法。
背景技术
传统的运算放大器同时采用PMOS晶体管对和NMOS晶体管对完成交替功能，以确保当输入信号在接地和电源电压(vdd)范围内变化时，运算放大器是可操作的。但是，当PMOS晶体管对和NMOS晶体管对都工作，或PMOS晶体管对和NMOS晶体管对都不工作时，意味着运算放大器会产生跨导持续变化并导致输出信号的失真。因此，理想的是设计一种具有基本恒定跨导的运算放大器。
发明内容
在一实施例中，运算放大器包括第一输入对、第二输入对、开关和第一电流镜，其中，第一输入对包括与第二输入对包含的MOS晶体管类型不同的MOS晶体管；开关用于决定让第一输入和第二输入对中的一个处于工作状态，其中，该开关进一步连接第一输入对和第一电流镜，且工作中的输入对被配置为输出电压；并且，第一电流镜进一步连接第二输入对，并用于将流经开关的电流复制到第二输入对以使该运算放大器在无论是第一输入对还是第二输入对工作的情况下都具有基本恒定的跨导。
另一实施例公开了一种运算放大器中的方法。运算放大器包括：第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第三电流镜、第二电流镜、第一电流镜以及负载单元。其中，第一MOS晶体管和第二MOS晶体管的第一节点都连接第一电流源和第五MOS晶体管的第一节点；第一MOS晶体管的第二节点连接第四MOS晶体管的第二节点，第一MOS晶体管的第三节点连接第三电流镜的第三节点和负载单元的第一端口；第二MOS晶体管的第二节点连接第三MOS晶体管的第二节点，第二MOS晶体段的第三节点连接第二电流镜的第二端口和负载单元的第二节点。第三和第四MOS晶体管的第一节点都连接第一电流镜的第一端口，第三MOS晶体管的第三节点连接第三电流镜的第一端口，第四MOS晶体管的第三节点连接第二电流镜的第一端口；第五MOS晶体管第二节点连接电压源，第五MOS晶体管的第三节点连接第一电流镜的第二端口。该方法包括：在第一MOS晶体管的第二节点处接收正输入端；在第二MOS晶体管的第二节点处接收负输入端；且在第二MOS晶体管的第三节点处输出输出电压。
附图说明
本发明的非限制性和非详尽的各实施例将参照下列附图进行说明，其中类似附图标记除详细说明外在各种附图中指示类似部件。
图1示出了运算放大器的一实施例的示意图；
图2示出了运算放大器的另一实施例的示意图；
图3示出了如图2所示的运算放大器的一具体实施方式的示意图；
图4示出了如图2所示的运算放大器的另一具体实施方式的示意图；
图5示出了如图2所示的运算放大器的另一具体实施方式的示意图；
图6是运算放大器的操作方法的流程图。
具体实施方式
现将对本发明的各方面和实例进行描述。以下的描述为了全面理解和说明这些实例而提供了特定细节。但是，本领域的技术人员可以理解，即使没有这些细节，也可以实施本发明。此外，一些公知的结构或功能可能没有被示出或详细说明，以避免不必要的模糊相关说明。
图1示出了运算放大器的一实施例的示意图。该运算放大器10包括第一输入对100、第二输入对110、开关120以及第一电流镜130。第一输入对100包括与第二输入对110包含的MOS晶体管类型不同的MOS晶体管。例如，当第一输入对110包括PMOS晶体管时，第二输入对120包括NMOS晶体管。当第一输入对110包括NMOS晶体管时，第二输入对120包括PMOS晶体管。开关120用于决定让第一输入对100工作和第二输入对110中的一个处于工作状态。开关120进一步连接第一输入对100和第一电流镜130。工作中的输入对被配置为输出电压。例如，如果开关120决定让第一输入对100处于工作状态的，则第一输入对100输出电压。如果开关120决定让第二输入对110处于工作状态，则第二输入对110输出电压。第一电流镜130进一步连接第二输入对110，并用于将流经开关120的电流复制到第二输入对110，以使该运算放大器无论是在第一输入对100还是第二输入对110工作的情况下都具有基本恒定的跨导。
优选地，在运算放大器10的工作范围内，第一输入对100和第二输入对110中至少有一个被配置为是处于工作状态的。
图2示出了运算放大器20的另一实施例的示意图。该运算放大器20还包括第一输入对200、第二输入对210、开关220以及第一电流镜230。更具体地，第一输入对200包括第一MOS晶体管M1和第二MOS晶体管M2。第二输入对201包括第三MOS晶体管M3和第四MOS晶体管M4。开关200包括第五MOS晶体管M5。该运算放大器还包括第二电流镜240、第三电流镜250以及负载单元260。
第一MOS晶体管M1的第一节点、第二MOS晶体管的第一节点、第一电流源I0以及第五MOS晶体管的第一节点中的任意两个相互连接。第一MOS晶体管M1的第二节点连接第四晶体管M4的第二节点，并且，第一MOS晶体管M1的第二节点还用于接收正输入端vinp。第一MOS晶体管M1的第三节点连接第三电流镜250的第二端口和负载单元260的第一端口。第二MOS晶体管M2的第二节点连接第三晶体管M3的第二节点，并且，第二MOS晶体管M2的第二节点还用于接收负输入端vinn。第二MOS晶体管M2的第三节点连接第二电流镜240的第二端口和负载单元260的第二端口，并且第二MOS晶体管M2的第三节点还用于输出电压。
第三MOS晶体管M3和第四MOS晶体管M4的第一节点都连接第一电流镜230的第一端口。第三MOS晶体管M3的第三节点与第三电流镜250的第一端口连接。第四MOS晶体管M4的第三节点与第二电流镜240的第一端口连接。
第五MOS晶体管M5的第二节点连接电压源V2，并且该电压源V2接地。第五MOS晶体管M5的第三节点连接第一电流镜230的第二端口。
第一电流镜230的第一节点具有复制第一电流镜230的第二节点的电流。第二电流镜240的第一节点具有复制第二电流镜240的第二节点的电流。第三电流镜250的第二节点具有复制第三电流镜250的第一节点的电流。
图3示出了如图2所示的运算放大器30的一具体实施方式的示意图。运算放大器30包括第一MOS晶体管M1、第二MOS晶体管M2，第三MOS晶体管M3、第四MOS晶体管M4、第五MOS晶体管M5、第一电流镜330、第二电流镜340、第三电流镜350以及负载单元360。这些元件间的连接关系与图2中已描述的类似，并且，在此省略已在图2中描述的元素的相关细节。
如图3所示，第三电流镜350包括第六MOS晶体管M6和第七MOS晶体管M7。第六MOS晶体管M6和第七MOS晶体管M7的第一节点都连接第一电源。第六晶体管M6的第二和第三节点都连接第七晶体管M7的第二节点和第三MOS晶体管M3的第三节点。第三电流镜350的第一端口包括第六晶体管M6的第三节点。第三电流镜350的第二端口包括第七晶体管M7的第三节点。
优选地，第二电流镜340包括第八MOS晶体管M8和第九MOS晶体管M9。第八晶体管M8和第九晶体管M9的第一节点都连接第一电源。第九晶体管M9的第二和第三节点都连接第八晶体管M8的第二节点和第四MOS晶体管M4的第三节点。第二电流镜340的第一端口包括第九MOS晶体管M9的第三节点，并且第二电流镜340的第二端口包括第八MOS晶体管M8的第三节点。
第一电流镜330包括第十MOS晶体管M10和第十一MOS晶体管M11。第十MOS晶体管M10和第十一MOS晶体管M11的第一节点都连接第二电源。第十MOS晶体管M10的第二和第三节点都连接第十一晶体管M11的第二节点和第五MOS晶体管M5的第三节点。第一电流镜330的第一端口包括第十一MOS晶体管M11的第三节点。第一电流镜330的第二端口包括第十晶体管M10的第三节点。
优选地，负载单元360包括第十二MOS晶体管M12和第十三MOS晶体管M13。第十二MOS晶体管M12和第十三MOS晶体管M13的第一节点都连接第二电源。第十二MOS晶体管M12第二节点和第三节点都连接第十三MOS晶体管M13的第二节点。负载单元360的第二节点包括第十二MOS晶体管M12的第三节点。负载单元360的第二节点包括第十三MOS晶体管M13的第三节点。
如图3所示，第一、第二、第五、第六、第七、第八以及第九MOS晶体管M1、M2、M5、M6、M7、M8以及M9为PMOS晶体管。第三、第四、第十、第十一、第十二以及第十三MOS晶体管M3、M4、M10、M11、M12以及M13为NMOS晶体管。
每个晶体管的第一节点是源极、每个晶体管的第二节点是栅极，而每个晶体管的第三节点是漏极。第一电源包括正电源Vdd，而第二电源包括接地(gnd)。
如图3所示，在工作过程中，当vinp＝vinn>V2时，第一输入对中的PMOS晶体管M1和M2是关断的，而如包括第五PMOS晶体管M5的开关200是打开的。流经第五PMOS晶体管M5的电流被电流镜330复制给第二输入对，I2表示该电流。因此，如包括第三NMOS晶体管M3和第四NMOS晶体管M4的第二输入对是打开的。该电流I2作为第三NMOS晶体管M3和第四NMOS晶体管M4的电流池进行工作。另一方面，当vinp＝vinn<V2时，第一输入对中的PMOS晶体管M1和M2是导通的，而如包括第五PMOS晶体管M5的开关200是关断的。没有电流流经第五PMOS晶体管M5。因此，没有电流供电流镜330复制给如包括第三NMOS晶体管M3和第四NMOS晶体管M4的第二输入对。因此，第二输入对是关断的。
由于在输入信号从基本接地到电源电压vdd的范围内变化时，该具有输入对的运算放大器是处于工作状态的，该运算放大器也被称为满摆幅运算放大器。进一步地，由于通常在运算放大器的整个工作范围中只有一个输入对工作，其制造参数可以选择，以使NMOS输入对(即包含NMOS晶体管的输入对)与PMOS输入(即包含PMOS晶体管的输入对)对匹配，并且，无论是NMOS输入对处于工作状态还是PMOS输入对处于工作状态，都能使运算放大器具有基本恒定的跨导。
即使在某些情况下NMOS输入对和PMOS输入对都同时工作，由于第一输入对包括PMOS晶体管，第二输入对包括NMOS晶体管，流经PMOS输入对(即第一输入对)的电流的变化与流经NMOS输入对(即第二输入对)的电流的变化的方向是相反的，因而能够容易的得到基本恒定的跨导。
在一实施例中，针对差分输入，M5被作为共模电路进行操作，因此，PMOS晶体管M5不会随电路的差分输入而产生差分噪声，并且，该电路不会产生额外的噪声。进一步地，由于只利用设备M5控制PMOS对或NMOS对是否工作，该电路可消除死区。死区是指PMOS输入对和NMOS输入对都是关断的。
图4示出了如图2所示的运算放大器40的另一具体实施方式的示意图。除了负载单元460，运算放大器40中的其他元件，如第一电流镜430、第二电流镜440以及第三电流镜450的结构都与图3中示出的类似，因此，此处省略在图2和图3中描述的这些元件的细节。
优选地，负载单元460包括第十二MOS晶体管M12、第十三MOS晶体管M13、第十四MOS晶体管M14以及第二电流源I1。第十二MOS晶体管M12、第十三MOS晶体管M13和第十四MOS晶体管M14的第一节点都连接第二电源。第十二MOS晶体管M12的第二节点连接第十三MOS晶体管M13和第十四MOS晶体管M14的第二节点。第十四MOS晶体管M14的第二节点还连接第十四MOS晶体管M14的第三节点和第二电流源I1。负载单元460的第一节点包括第十二MOS晶体管M12的第三节点且负载单元460的第二节点包括第十三MOS晶体管M13的第三节点。该负载460的第一节点和第二节点用于输出差分输出电压vo。
图5示出了如图2所示的运算放大器50的另一具体实施方式的示意图；如图5中示出的功率放大器50，第一、第二、第五、第六、第七、第八以及第九MOS晶体管M1、M2、M5、M6、M7、M8以及M9为NMOS晶体管。第三、第四、第十、第十一、第十二以及第十三MOS晶体管M3、M4、M10、M11、M12以及M13为PMOS晶体管。每个晶体管的第一节点是源极、每个晶体管的第二节点是栅极，而每个晶体管的第三节点是漏极。第一电源包括接地(GND)，而第二电源包括正电源Vdd。电压源V2接地。
参照图5，在工作过程中，当vinp＝vinn>V2时，第二输入对中的NMOS晶体管M1和M2是导通的，而第五NMOS晶体管M5是关断的。没有电流流经第五NMOS晶体管M5。因此，没有电流供包括第十PMOS晶体管M10和第十一PMOS晶体管M11的第一电流镜复制给第二输入对中的第三PMOS晶体管M3和第四PMOS晶体管M4。因此，第二输入对是关断的。当vinp＝vinn<V2时，第一输入对中的NMOS晶体管M1和M2是关断的，而第五PMOS晶体管M5是导通的。流经第五NMOS晶体管M5的电流被第一电流镜复制给第二输入对，例如，该第二输入对包括第三PMOS晶体管M3和第四PMOS晶体管M4，因而第二输入对是导通的。该电流I2作为第三PMOS晶体管M3和第四PMOS晶体管M4的电流池进行工作。
由于在输入信号从基板接地到电源电压vdd的范围内变化时，该具有输入对的运算放大器是处于工作状态的，该运算放大器也被称为满摆幅运算放大器。进一步地，由于通常在运算放大器的整个工作范围中只有一个输入对工作，其制造参数是可以选择的，以使NMOS输入对与PMOS输入对匹配，并且，无论是NMOS输入对处于工作状态还是PMOS输入对处于工作状态，都能使运算放大器具有基本恒定的跨导。
即使在某些情况下NMOS输入对和PMOS输入对都同时工作，由于第一输入对包括NMOS晶体管，第二输入对包括PMOS晶体管，流经第一输入对的电流的变化与流经第二输入对的电流的变化的方向是相反的，因而可容易的得到基本恒定的跨导。
在一实施例中，针对差分输入，M5被作为共模电路进行操作，因此，NMOS晶体管M5不会随电路的差分输入而产生差分噪声，并且，该电流不会产生额外的噪声。由于电路不会产生额外的噪声，该电路进而不消耗额外的电流，这对降低功耗和噪声是有利的。进一步地，由于只利用设备M5控制PMOS对或NMOS对是否工作，该电路可消除死区。死区是指PMOS输入对和NMOS输入对都是关断的。
图6是上述运算放大器的操作方法60的流程图。该方法60实施于运算放大器中。本方法中运算放大器的结构与上述各实施例中运算放大器的结构相同或相类似，为了避免重复，此处不再赘述。参考上述图1，该运算放大器包括第一输入对100、第二输入对110、开关120以及第一电流镜130。第一输入对100包括与第二输入对110的MOS晶体管类型不同的MOS晶体管。例如，当第一输入对100包括PMOS晶体管时，第二输入对110包括NMOS晶体管。当第一输入对100包括NMOS晶体管时，第二输入对110包括PMOS晶体管。开关120用于决定让第一输入对100和第二输入对110中的一个处于工作。开关120进一步连接第一输入对100和第一电流镜130。工作中的输入对的被配置为输出电压。例如，如果开关120决定第一输入对100是工作的，则第一输入对100输出电压。如果开关120决定第二输入对110是工作的，则第二输入对110输出电压。第一电流镜130进一步连接第二输入对110，并用于将流经开关120的电流复制到第二输入对110，以使该运算放大器无论是第一输入对100还是第二输入对110的处于工作状态都具有基本恒定的跨导。
该方法60包括：通过第一输入对和第二输入对接收差分电压输入(如框600中所示)；通过开关决定让第一输入对和第二输入对中的一个处于工作状态(如框610中所示)；通过第一电流镜将流经开关的电流复制到第二输入对(如框620中所示)以使该运算放大器在无论是第一输入对还是第二输入对处于工作状态的情况下都具有基本恒定的跨导。在一优选例中，当第一输入对和第二输入对同时工作时，第一输入对跨导的增加与第二输入对跨导的降低相抵消。
在一优选例中，上述决定(如框610中所示)可执行如下：如图5所示，在晶体管M1、M2和M5是NMOS晶体管，而M3和M4为PMOS晶体管的情况下，如果vinp＝vinn>V2，则NMOS晶体管M1和M2是导通的，而第五NMOS晶体管M5是关断的，然后第五NMOS晶体管M5决定M1和M2是导通的，并决定M3和M4是关断的。如果vinp＝vinn<V2，则NMOS晶体管M1和M2是关断的，而第五NMOS晶体管M5是导通的，然后M5决定M1和M2是关断的，并决定M3和M4是导通的。
在另一优选例中，上述决定(如框610中所示)可执行如下：如图2所示，在晶体管M1、M2和M5是PMOS晶体管，而M3和M4为NMOS晶体管的情况下，如果vinp＝vinn>V2，则PMOS晶体管M1和M2是关断的，而第五NMOS晶体管M5是导通的，然后第五PMOS晶体管M5决定晶体管M1和M2是关断的，并决定晶体管M3和M4是导通的。如果vinp＝vinn<V2，则PMOS晶体管M1和M2是导通的，而第五PMOS晶体管M5是关断的，然后晶体管M5决定晶体管M1和M2是导通的，并决定晶体管M3和M4是关断的。
本领域技术人员应当理解，来自不同实施例的构件可以组合生成另一技术方案。该书面说明书使用实例来公开本发明，包括最佳实施方式，并且也使本领域任何技术人员能实施本发明，包括制造和使用任何装置或系统，以及实施其结合的任何方法。本发明的专利范围由权利要求书界定，并可包括本领域技术人员想到的其他实例。其他实例如果具有与权利要求书字面语言相同的结构元件，或如果包括与权利要求书字面语言无实质差别的等价的结构元件，也应在本权利要求的范围之内。

Claims (16)

1.一种运算放大器，其特征在于，包括第一输入对、第二输入对、开关和第一电流镜，
其中，所述第一输入对包括与第二输入对包含的MOS晶体管类型不同的MOS晶体管；
所述开关用于决定让第一输入对和第二输入对中的一个处于工作状态，其中，该开关进一步连接第一输入对和第一电流镜，且工作中的所述输入对被配置为输出电压；并且
所述第一电流镜进一步连接第二输入对，且该第一电流镜用于将流经开关的电流复制到第二输入对以使该运算放大器在无论是在第一输入对还是第二输入对工作的情况下都具有恒定的跨导，其中
所述第一输入对包括第一MOS晶体管和第二MOS晶体管，所述第二输入对包括第三MOS晶体管和第四MOS晶体管，所述开关包括第五MOS晶体管，且该运算放大器还包括第二电流镜、第三电流镜和负载单元；
其中，所述第一MOS晶体管的第一节点、第二MOS晶体管的第一节点、第一电流源和第五MOS晶体管的第一节点中的任意两个相互连接；第一MOS晶体管的第二节点连接第四MOS晶体管的第二节点，且第一MOS晶体管的第二节点用于接收正输入端，且该第一MOS晶体管的第三节点连接所述第三电流镜的第二端口和负载单元的第一端口；所述第二MOS晶体管的第二节点连接第三MOS晶体管的第二节点，且该第二MOS晶体管的第二节点用于接收负输入端，且该第二MOS晶体管的第三节点连接所述第二电流镜的第二端口和负载单元的第二节点，且该第二MOS晶体管的第三节点用于输出电压；
所述第三和第四MOS晶体管的第一节点都连接第一电流镜的第一端口，第三MOS晶体管的第三节点连接第三电流镜的第一端口，第四MOS晶体管的第三节点连接与第二电流镜的第一端口：
所述第五MOS晶体管的第二节点连接电压源，第五MOS晶体管的第三节点连接所述第一电流镜的第二端口；
所述第三电流镜包括第六MOS晶体管和第七MOS晶体管，第六和第七MOS晶体管的第一节点连接第一电源，该第六MOS晶体管的第二和第三节点都连接所述第七MOS晶体管第二节点和第三MOS晶体管的第三节点，且所述第三电流镜的第一端口包括所述第六MOS晶体管的第三节点，且该第三电流镜的第二端口包括所述第七MOS晶体管的第三节点；
所述第二电流镜包括第八MOS晶体管和第九MOS晶体管，该第八和第九MOS晶体管的第一节点都连接第一电源，该第九MOS晶体管的第二和第三节点都连接所述第八MOS晶体管第二节点和第四MOS晶体管的第三节点，且所述第二电流镜的第一端口包括所述第九MOS晶体管的第三节点，且该第二电流镜的第二端口包括所述第八MOS晶体管的第三节点；并且
所述第一电流镜包括第十MOS晶体管和第十一MOS晶体管，第十和第十一MOS晶体管的第一节点都连接第二电源，第十MOS晶体管的第二和第三节点都连接所述第十一MOS晶体管第二节点和第五MOS晶体管的第三节点，且所述第一电流镜的第一端口包括所述第十一MOS晶体管的第三节点，且该第一电流镜的第二端口包括所述第十MOS晶体管的第三节点。
2.如权利要求1所述的运算放大器，其特征在于，在该运算放大器的工作范围内，所述第一输入对和第二输入对中至少有一个被配置为处于工作状态。
3.如权利要求1所述的运算放大器，其特征在于，所述负载单元包括第十二MOS晶体管和第十三MOS晶体管；
其中，第十二MOS晶体管和第十三MOS晶体管的第一节点都连接第二电源，第十二MOS晶体管的第二节点和第三节点都连接第十三MOS晶体管第二节点，所述负载单元的第一节点包括第十二MOS晶体管的第三节点且所述负载单元的第二节点包括第十三MOS晶体管的第三节点。
4.如权利要求1所述的运算放大器，其特征在于，所述负载单元包括第十二MOS晶体管、第十三MOS晶体管、第十四MOS晶体管和第二电流源；
其中，第十二MOS晶体管、第十三MOS晶体管和第十四MOS晶体管的第一节点都连接第二电源，第十二MOS晶体管的第二节点连接第十三MOS晶体管和第十四MOS晶体管的第二节点，第十四MOS晶体管的第二节点连接该第十四MOS晶体管的第三节点和第二电流源，所述负载单元的第一节点包括第十二MOS晶体管的第三节点且所述负载单元的第二节点包括第十三MOS晶体管的第三节点，其中，所述负载单元的第一节点和第二节点用于输出差分输出电压。
5.如权利要求1所述的运算放大器，其特征在于，所述第一MOS晶体管、第二MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管、第八MOS晶体管和第九MOS晶体管是PMOS晶体管，所述第三MOS晶体管、第四MOS晶体管、第十MOS晶体管和第十一MOS晶体管是NMOS晶体管；并且
每个晶体管的第一节点是源极，每个晶体管的第二节点是栅极，而每个晶体管的第三节点是漏极，第一电源包括正电源，而第二电源包括接地。
6.如权利要求3所述的运算放大器，其特征在于，所述第十二MOS晶体管和第十三MOS晶体管为NMOS晶体管，并且
第十二MOS晶体管和第十三MOS晶体管各自的第一节点为源极，第十二MOS晶体管和第十三MOS晶体管各自的第二节点为栅极，第十二MOS晶体管和第十三MOS晶体管各自的第三节点为漏极。
7.如权利要求1所述的运算放大器，其特征在于，所述第一MOS晶体管、第二MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管、第八MOS晶体管和第九MOS晶体管是NMOS晶体管，所述第三MOS晶体管、第四MOS晶体管、第十MOS晶体管和第十一MOS晶体管是PMOS晶体管；并且
每个晶体管的第一节点是源极，每个晶体管的第二节点是栅极，而每个晶体管的第三节点是漏极，第一电源包括接地，而第二电源包括正电源。
8.如权利要求3所述的运算放大器，其特征在于，所述第十二和第十三MOS晶体管包括PMOS晶体管，并且
第十二MOS晶体管和第十三MOS晶体管各自的第一节点包括源极，第十二MOS晶体管和第十三MOS晶体管各自的第二节点包括栅极，第十二MOS晶体管和第十三MOS晶体管各自的第三节点包括漏极。
9.一种运算放大器中的方法，其特征在于，所述运算放大器包括：
第一输入对、第二输入对、开关和第一电流镜，
其中，所述第一输入对包括与第二输入对包含的MOS晶体管类型不同的MOS晶体管；
所述开关连接第一输入对和第一电流镜，且工作中的输入对被配置为输出电压；并且
所述第一电流镜进一步连接所述第二输入对；
所述方法包括：
通过所述第一输入对和第二输入对接收差分电压输入；
通过所述开关决定让所述第一输入对和第二输入对中的一个处于工作状态；
通过所述第一电流镜将流经开关的电流复制到第二输入对以使该运算放大器在无论是第一输入对还是第二输入对处于工作状态的情况下都具有恒定的跨导；其中，
所述第一输入对包括第一MOS晶体管和第二MOS晶体挂，所述第二输入对包括第三MOS晶体管和第四MOS晶体管，所述开关包括第五MOS晶体管，且该运算放大器还包括第二电流镜、第三电流镜和负载单元；
其中，所述第一MOS晶体管的第一节点、第二MOS晶体管的第一节点、第一电流源和第五MOS晶体管的第一节点中的任意两个相互连接；第一MOS晶体管的第二节点连接第四MOS晶体管的第二节点，且第一MOS晶体管的第二节点用于接收正输入端，且该第一MOS晶体管的第三节点连接所述第三电流镜的第二端口和负载单元的第一端口；所述第二MOS晶体管的第二节点连接第三MOS晶体管的第二节点，且该第二MOS晶体管的第二节点用于接收负输入端，且该第二MOS晶体管的第三节点连接所述第二电流镜的第二端口和负载单元的第二节点，且该第二MOS晶体管的第三节点用于输出电压；
所述第三和第四MOS晶体管的第一节点都连接第一电流镜的第一端口，第三MOS晶体管的第三节点连接第三电流镜的第一端口，第四MOS晶体管的第三节点连接与第二电流镜的第一端口：
所述第五MOS晶体管的第二节点连接电压源，第五MOS晶体管的第三节点连接所述第一电流镜的第二端口；
所述第三电流镜包括第六MOS晶体管和第七MOS晶体管，第六和第七MOS晶体管的第一节点连接第一电源，该第六MOS晶体管的第二和第三节点都连接所述第七MOS晶体管第二节点和第三MOS晶体管的第三节点，且所述第三电流镜的第一端口包括所述第六MOS晶体管的第三节点，且该第三电流镜的第二端口包括所述第七MOS晶体管的第三节点；
所述第二电流镜包括第八MOS晶体管和第九MOS晶体管，该第八和第九MOS晶体管的第一节点连接第一电源连，该第九MOS晶体管的第二和第三节点都连接所述第八MOS晶体管第二节点和第四MOS晶体管的第三节点，且所述第二电流镜的第一端口包括所述第九MOS晶体管的第三节点，且该第二电流镜的第二端口包括所述第八MOS晶体管的第三节点；并且
所述第一电流镜包括第十MOS晶体管和第十一MOS晶体管，第十和第十一MOS晶体管的第一节点都连接第二电源，第十MOS晶体管的第二和第三节点都连接所述第十一MOS晶体管第二节点和第五MOS晶体管的第三节点，且所述第二电流镜的第一端口包括所述第十一MOS晶体管的第三节点，且该第一电流镜的第二端口包括所述第十MOS晶体管的第三节点。
10.如权利要求9所述的方法，其特征在于，第一输入对的跨导的增加与第二输入对的跨导的减少相互抵消。
11.如权利要求9所述的方法，其特征在于，所述负载单元包括第十二MOS晶体管和第十三MOS晶体管；
其中，第十二MOS晶体管和第十三MOS晶体管的第一节点都连接第二电源，第十二MOS晶体管的第二节点和第三节点连接第十三MOS晶体管第二节点，所述负载单元的第一节点包括第十二MOS晶体管的第三节点且所述负载单元的第二节点包括第十三MOS晶体管的第三节点。
12.如权利要求9所述的方法，其特征在于，所述负载单元包括第十二MOS晶体管、第十三MOS晶体管、第十四MOS晶体管和第二电流源；
其中，第十二MOS晶体管、第十三MOS晶体管和第十四MOS晶体管的第一节点都连接第二电源，第十二MOS晶体管的第二节点连接第十三MOS晶体管和第十四MOS晶体管的第二节点，第十四MOS晶体管的第二节点连接该第十四MOS晶体管的第三节点和第二电流源，所述负载单元的第一节点包括第十二MOS晶体管的第三节点且所述负载单元的第二节点包括第十三MOS晶体管的第三节点，其中，所述负载单元的第一节点和第二节点用于输出差分输出电压。
13.如权利要求9所述的方法，其特征在于，所述第一MOS晶体管、第二MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管、第八MOS晶体管和第九MOS晶体管是PMOS晶体管，所述第三MOS晶体管、第四MOS晶体管、第十MOS晶体管和第十一MOS晶体管是NMOS晶体管；并且
每个晶体管的第一节点是源极，每个晶体管的第二节点是栅极，而每个晶体管的第三节点是漏极，第一电源包括正电源，而第二电源包括接地。
14.如权利要求11所述的方法，其特征在于，所述第十二MOS晶体管和第十三MOS晶体管为NMOS晶体管，且
第十二MOS晶体管和第十三MOS晶体管各自的第一节点为源极，第十二MOS晶体管和第十三MOS晶体管各自的第二节点为栅极，第十二MOS晶体管和第十三MOS晶体管各自的第三节点为漏极。
15.如权利要求9所述的方法，其特征在于，所述第一、第二、第五、第六、第七、第八和第九MOS晶体管是NMOS晶体管，所述第三、第四、第十MOS晶体管和第十一MOS晶体管是PMOS晶体管；并且
每个晶体管的第一节点是源极，每个晶体管的第二节点是栅极，而每个晶体管的第三节点是漏极，第一电源包括接地，而第二电源包括正电源。
16.如权利要求11所述的方法，其特征在于，所述第十二和第十三MOS晶体管包括PMOS晶体管，并且
第十二MOS晶体管和第十三MOS晶体管各自的第一节点包括源极，第十二MOS晶体管和第十三MOS晶体管各自的第二节点包括栅极，第十二MOS晶体管和第十三MOS晶体管各自的第三节点包括漏极。
CN201410723184.4A 2014-12-02 2014-12-02 运算放大器及其操作该运算放大器的方法 Active CN105720934B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410723184.4A CN105720934B (zh) 2014-12-02 2014-12-02 运算放大器及其操作该运算放大器的方法
US14/585,190 US9431964B2 (en) 2014-12-02 2014-12-30 Operational amplifier and method of operating the operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410723184.4A CN105720934B (zh) 2014-12-02 2014-12-02 运算放大器及其操作该运算放大器的方法

Publications (2)

Publication Number Publication Date
CN105720934A CN105720934A (zh) 2016-06-29
CN105720934B true CN105720934B (zh) 2018-12-18

Family

ID=56079829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410723184.4A Active CN105720934B (zh) 2014-12-02 2014-12-02 运算放大器及其操作该运算放大器的方法

Country Status (2)

Country Link
US (1) US9431964B2 (zh)
CN (1) CN105720934B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108259010B (zh) * 2017-12-25 2019-07-19 无锡中感微电子股份有限公司 改进的运算放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543538A (en) * 1984-07-16 1985-09-24 Lenco, Inc. Complementary output amplifier with an input for offsetting voltages
US6380805B1 (en) * 1999-11-19 2002-04-30 Cirrus Logic, Inc. Operational amplifier with multiple complementary P-channel and N-channel input pairs to reduce transconductance variation
US6462619B1 (en) * 2001-01-08 2002-10-08 Texas Instruments Incorporated Input stag of an operational amplifier
CN1650515A (zh) * 2002-03-01 2005-08-03 美国博通公司 具有增强共模输入范围的运算放大器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358809B2 (en) * 2004-11-08 2008-04-15 Elder J Scott Method for forming elements with reduced variation
US9300259B2 (en) * 2012-04-04 2016-03-29 Ams Ag Sensor amplifier arrangement and method for amplification of a sensor signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543538A (en) * 1984-07-16 1985-09-24 Lenco, Inc. Complementary output amplifier with an input for offsetting voltages
US6380805B1 (en) * 1999-11-19 2002-04-30 Cirrus Logic, Inc. Operational amplifier with multiple complementary P-channel and N-channel input pairs to reduce transconductance variation
US6462619B1 (en) * 2001-01-08 2002-10-08 Texas Instruments Incorporated Input stag of an operational amplifier
CN1650515A (zh) * 2002-03-01 2005-08-03 美国博通公司 具有增强共模输入范围的运算放大器

Also Published As

Publication number Publication date
US9431964B2 (en) 2016-08-30
US20160156313A1 (en) 2016-06-02
CN105720934A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105406824B (zh) 共模反馈电路、对应信号处理电路和方法
CN105991094B (zh) 加法放大器及其方法
US20190140768A1 (en) Baseline wander correction
CN103684279B (zh) 用于改进mos晶体管线性度的电路
CN105099379B (zh) 放大器输入级和放大器
CN104106269A (zh) 用于便携式设备的扬声器的电路
JP2010268350A (ja) 終端抵抗調整回路
TWI487262B (zh) 電壓／電流轉換電路
Ghaemnia et al. An ultra-low power high gain CMOS OTA for biomedical applications
JP2015095830A (ja) 差動増幅回路
CN103873032A (zh) 轨对轨输入迟滞比较器
US20130147559A1 (en) Fully differential autozeroing amplifier
US8570099B2 (en) Single-ended-to-differential filter using common mode feedback
TWI517557B (zh) 三級電晶體串疊之功率放大器
CN105720934B (zh) 运算放大器及其操作该运算放大器的方法
Safari et al. A simple low voltage, high output impedance resistor based current mirror with extremely low input and output voltage requirements
US7259616B2 (en) Method for single-ended offset compensation of an operational amplifier
US20140022015A1 (en) Multiple-output transconductance amplifier based instrumentation amplifier
JP2008205561A (ja) ソースフォロア回路及び半導体装置
Cini A low-offset high CMRR current-mode instrumentation amplifier using differential difference current conveyor
CN109032228A (zh) 一种运算放大器和电压基准源电路
CN102638232A (zh) 微控制器中端口可复用的运算放大器
JP5320503B2 (ja) 増幅回路
Lin et al. Symbolic analysis of active device containing differencing voltage or current characteristics
JP2018157238A (ja) 半導体装置、オペアンプ及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201203 Pudong New Area, Zhang Dong Road, No. 41, building 1387, Shanghai

Applicant after: Broadcom integrated circuit (Shanghai) Limited by Share Ltd

Address before: 201203 Shanghai Pudong New Area Zhangjiang High Tech Park Zhangdong Road No. 1387, the capital of science and technology leaders 41

Applicant before: Beken Corporation (Shanghai Headquarters)

GR01 Patent grant
GR01 Patent grant