CN109787613A - 一种输出级的驱动电路和电子设备 - Google Patents

Abstract

一种输出级的驱动电路和电子设备，电路包括：正反馈网络；与正反馈网络相连的第一嵌位电路和第二嵌位电路；与第一嵌位电路相连的第一开关管；与第二嵌位电路相连的第二开关管；与正反馈网络输入端相连的第三开关管和第四开关管；与第三开关管的输出端相连的第三嵌位电路；与第四开关管相连的第四嵌位电路；与第三嵌位电路相连的第五开关管，第五开关管的控制端与第二嵌位电路相连；与第四嵌位电路相连的第六开关管，第六开关管的控制端与第三嵌位电路相连；与正反馈网络的相连的第七开关管；与第七开关管相连的第八开关管；第七开关管的控制端与第四开关管的输出端相连或第八开关管的控制端与第四嵌位电路的输出端相连，降低了芯片成本。

Description

一种输出级的驱动电路和电子设备

技术领域

本发明涉及电子电路技术领域，具体涉及一种输出级的驱动电路和电子设备。

背景技术

输出级是音频功放的重要组成部分，主要是用来驱动喇叭负载。智能手机锂电池电压的续航能力一直备受关注，普通功放受到锂电池电压的限制，功放无法达到很大的推力，音量设置过大会导致削波杂音。随着手机用户对听筒喇叭立体声环绕音效的需求不断增强，需要功放输出更高的电压，输出更大的功率，消除智能机音乐杂音，因此，在音频功放环路中一般会采取升压的方式来实现输出更高的电压，那这就要求功放的输出级必须要耐高压。

输出级耐高压的设计一般是有两种方式：一种是输出级采用可以耐高压的MOS管，例如电源电压VDD＝4.2V，在VDD电压域下的电路一般采用5V的MOS管，如果输出级电源PVDD升压到8.4V或者更高，那输出级就要采用耐高压的MOS(例如10V，12V)，如图1所示，输出端VON和VOP的电压域都是从0～PVDD，这时如果输出级采用普通器件，MOS管的源漏就可能会被击穿而无法正常工作。耐高压的MOS管一般有薄栅氧和厚栅氧两种，薄栅氧只有漏端和源端之间(Vds)耐高压，这时就需要(PVDD-VA)和VB两个电压值要控制在MOS管的耐压范围内，因为薄栅氧的阈值电压(Vth)比较小，所以输出同样功率的情况下，面积较小；厚栅氧MOS管的栅漏源三端都可以耐高压，如下图所示，VA可以为0，VB可以为PVDD，使用这种期间的好处是驱动电路比较简单，但是厚栅氧的MOS管的阈值电压(Vth)比较高，输出同等功率的情况下，需要较大的面积。

另一种输出级耐高压的方法是使用叠管的方式，就是将两个或者MOS管叠起来对PVDD进行分压，如图2所示，MP1、MP3、MN1、MN3为开关管，这些MOS都是普通的MOS管，因此栅电位要控制在MOS管的耐压范围之内，如PVDD/2～PVDD；MP2，MP4，MN2，MN4为嵌位管，这些MOS管的栅电位被嵌位在PVDD/2(或者其它的在MOS管耐压范围内的中间电位)，因此A点和C点的最低电压被嵌位在PVDD/2+Vthp，B点和D点的最高电压被嵌位在PVDD/2-Vthn，因此可以看出来开关管和嵌位管都没有耐压问题。

因为高压管需要有低掺杂的层次来耐高压，因此在工艺上会多几层mask，有些工艺不支持这种高压的MOS管，如果这时还要让输出级工作在高压的环境中，就需要使用叠管的结构来耐高压。

在传统的叠管耐高压电路中MOS管都使用的是常压的MOS管，因此要求栅漏源三端都不能超过其耐压的范围，所以电路中上端的开关管和下端的开关管的控制电位需要经过处理，如图3和图4所示。

如果电路输出级高压的输出功率管，前面的驱动电路使用的是普通的MOS时，电路就需要两个电源轨来最为部分电路的地和电源，如图3所示的电路图。如果使用薄栅氧的功率管，那么这个管子一般只是源漏耐高压，栅源和栅漏并不能耐高压，因此MP1管的栅驱动需要一个电源轨作为地，如图中所示的LDO_FLTGND，该电源轨为PVDD减去一个固定的电压Vg。MN1管的栅驱动需要一个电源轨作为电源，如图中所示的LDO_FLTVDD，该电源轨为一个固定的电压Vg。

在图4中的电路虚线框部分是gatedriver的主要电路，因为PVDD电压会超过MOS管正常耐压的范围，所以在MP1的驱动级要引入一个电源轨，如图中所示的LDO_FLTGND，该电源轨为PVDD减去一个固定的电压Vg，因此MP1管的栅源电压最大就为Vgp，只要将Vg设计在MOS管的耐压范围内，那么MP1就不存在风险。同样的，MN1的栅驱动也需要一个电源轨(当VDD电压很低时，LDO可以实现输出比VDD高的电压增强输出功率管MN1的驱动能力，提高输出功率)，如图3所示的LDO_FLTVDD，如果MN1的栅源电压设计为Vgn，只要将Vgn控制在MN1的耐压范围内就不会有耐压的问题。从图3可以看出传统的驱动级电路，无论是高压管输出级还是叠管输出级都需要两个LDO作为电源轨，因此在版图布局上会占用较大的面积，增加芯片的成本。

因为输出功率管需要驱动大负载，所以输出功率管的尺寸都会做的比较大，那么这些管子的栅源，栅漏就会有比较大的寄生电容。当正常工作时，输出端VON会不停的翻转，导致这些寄生电容在不停的充放电，这样导致的一个问题就是MP1管和MN1管需要从栅端抽放电流，会导致LDO也在不停的波动，增大LDO的功耗，如果要减小这一波动就要增大LDO输出端的稳压电容，进一步增大芯片的成本，如何降低电路的成本，成为本领域技术人员亟待解决的技术问题之一。

发明内容

有鉴于此，本发明实施例提供一种输出级的驱动电路和电子设备，以降低电路成本。

为实现上述目的，本发明实施例提供如下技术方案：

一种输出级的驱动电路，包括：

电平转换电路、驱动电路和输出功率电路；

所述电平转换电路包括：

正反馈网络；

第一端与所述正反馈网络的第一输出端相连的第一嵌位电路；

第一端与所述正反馈网络的第二输出端相连的第二嵌位电路；

输入端与所述第一嵌位电路的第二端相连、输出端接地的第一开关管；

输入端与所述第二嵌位电路的第二端相连、输出端接地的第二开关管；

所述驱动电路包括：

输入端与所述正反馈网络的输入端相连的第三开关管和第四开关管，所述第三开关管的控制端与所述正反馈网络的第二输出端相连，所述第四开关管的控制端与所述第三开关管的输出端相连；

第一端与所述第三开关管的输出端相连的第三嵌位电路；

第一端与所述第四开关管的输出端相连的第四嵌位电路；

输入端与所述第三嵌位电路的第二端相连、输出端接地的第五开关管，所述第五开关管的控制端与所述第二嵌位电路的第二端相连；

输入端与所述第四嵌位电路的第二端相连、输出端接地的第六开关管，所述第六开关管的控制端与所述第三嵌位电路的第二端相连；

所述输出功率电路包括：

输入端与所述正反馈网络的输入端相连的第七开关管；

输入端与所述第七开关管的输出端相连的、输出端接地的第八开关管；

所述第七开关管的控制端与所述第四开关管的输出端相连或所述第八开关管的控制端与所述第四嵌位电路的输出端相连。

优选的，上述输出级的驱动电路中，所述正反馈网络包括：

第十一开关管和第十二开关管；

所述第十一开关管的输入端和所述第十二开关管的输入端作为所述正反馈网络的输入端；

所述第十一开关管的控制端与所述第十二开关管的输出端相连，所述第十一开关管的输出端作为所述正反馈网络的第一输出端；

所述第十二开关管的控制端与所述第十一开关管的输出端相连，所述第十二开关管的输出端作为所述正反馈网络的第二输出端。

优选的，上述输出级的驱动电路中，所述第十一开关管、第十二开关管、第三开关管、第四开关管和第七开关管为Pmos型开关管，所述第一开关管、第二开关管、第五开关管、第六开关管和第八开关管为Nmos型开关管。

优选的，上述输出级的驱动电路中，所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路均由串联第九开关管和第十开关管组成；

所述第九开关管第二端与所述第十开关管的第一端相连；

所述第九开关管的第一端用于与所述正反馈网络、第三开关管和第四开关管相连；

所述第十开关管的第二端用于与所述第一开关管、第二开关管、第五开关管、第六开关管相连。

优选的，上述输出级的驱动电路中，所述第九开关管为Pmos型开关管；

所述第十开关管为Nmos型开关管。

优选的，上述输出级的驱动电路中，还包括：

反相器，所述反相器的输出端与所述第一开关管和第二开关管的控制端相连。

输出级的驱动电路，其特征在于，还包括：

与所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路相连的分压电路，所述分压电路用于对所述正反馈网络的输入端连接的电压源的输出电压进行分压得到所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路的嵌位电压，将所述嵌位电压输入至所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路的控制端。

一种电子设备，应用有上述任意一项所述的输出级的驱动电路。

优选的，上述电子设备，所述第七开关管和第八开关管的公共端作为所述输出级的驱动电路的输出端；

所述输出级的驱动电路的输出端与所述电子设备的音频输出设备相连。

优选的，上述电子设备，所述电子设备为手机、电脑或具有其他音频输出功能的电子设备。

基于上述技术方案，本发明实施例提供的上述输出级的驱动电路，由于改进了现有技术中的所述输出级的驱动电路的电路结构，使得所述输出级的驱动电路无需采用线性稳压器LDO，因此能够有效的降低芯片的面积，节省芯片生产的成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中采用高压管的输出级电路的结构示意图；

图2为现有技术中采用叠管耐高压的结构输出级电路的结构示意图；

图3为现有技术中输出级的驱动电路中一种驱动级电路的结构示意图；

图4为现有技术中输出级的驱动电路中另一种驱动级电路的结构示意图；

图5为本申请实施例公开的一种输出级的驱动电路的结构示意图；

图6为本申请实施例公开的一种输出级的驱动电路的信号时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

针对于现有技术中，输出级的驱动芯片的成本较高的问题，本申请公开了一种输出级的驱动电路，参见图5，该输出级的驱动电路包括：

电平转换电路100、驱动电路200和输出功率电路300；

其中，参见图5，所述电平转换电路100包括：

正反馈网110，所述正反馈网110的输入端用于获取电压PVDD；

第一端与所述正反馈网络110的第一输出端相连的第一嵌位电路120；

第一端与所述正反馈网络110的第二输出端A相连的第二嵌位电路130；

输入端与所述第一嵌位电路120的第二端相连、输出端接地GND的第一开关管MN3；

输入端与所述第二嵌位电路130的第二端相连、输出端接地的第二开关管MN4；

所述驱动电路200包括：

输入端与所述正反馈网络110的输入端相连的第三开关管MP7和第四开关管MP8，所述第三开关管MP7的控制端与所述正反馈网络110的第二输出端A相连，所述第四开关管MP8的控制端与所述第三开关管MP7的输出端B相连；

第一端与所述第三开关管MP7的输出端B相连的第三嵌位电路210；

第一端与所述第四开关管MP8的输出端C相连的第四嵌位电路220；

输入端与所述第三嵌位电路210的第二端E相连、输出端接地的第五开关管MN7，所述第五开关管MN7的控制端与所述第二嵌位电路130的第二端D相连；

输入端与所述第四嵌位电路220的第二端相连、输出端接地的第六开关管MN8，所述第六开关管MN8的控制端与所述第三嵌位电路210的第二端E相连；

所述输出功率电路300包括：

输入端与所述正反馈网络110的输入端相连的第七开关管MP1；

输入端与所述第七开关管MP1的输出端相连的、输出端接地的第八开关管MN1；

所述第七开关管MP1的控制端与所述第四开关管MP8的输出端C相连或所述第八开关管MN1的控制端与所述第四嵌位电路220的输出端F相连。

参见图5所示，所述VBP、VBN以及PGT均为各个开关管的控制信号，其作用在相应开关管的控制端，在本申请实施例公开的上述方案中，所述电平转换电路100的主要作用是将VDD域的信号转换为PVDD域的信号并且保证电路中所有的开关管都没有耐压风险。其中，所述电平转换电路100的输入信号为PWM方波控制信号，第一开关管MN3管和第二开关管MN4管的输入端输入的信号相同，都是VDD域的信号(其中，所述附图中PVDD是VDD的升压信号，如PVDD＝2*VDD)。所述第一嵌位电路120和第二嵌位电路130，可以将所述正反馈网络110的第二输出端A点的最低电位嵌位在VBP+Vthp；将第二嵌位电路130的第二端D点的最高电位嵌位在VBN-Vthn，以保证所述第一嵌位电路120所在支路上的开关管和第二嵌位电路130所在支路上的开关管都没有耐压风险。并且，所述正反馈网络110的第二输出端A的电位最高为PVDD，最低为VBP+vthp。

参见图5所示，所述驱动电路200的主要目的是驱动所述第七开关管MP1和第八开关管MN1，因为电平转换电路100主要目的是保证电压域之间的转换，并没有很强的驱动能力，所以需要添加驱动电路200。参见图5，该电路通过所述第三嵌位电路210和第四嵌位电路220保证所述驱动电路200中的各个开关管没有耐压风险。在所述驱动电路200所述第三开关管MP7的输出端B和第四开关管MP8的输出端C点的电位信号相反，且这两个节点的最低电压都被嵌位在VBP+Vthp上。

参见图5所示，所述输出功率电路300为正常的输出功率管，其输出端与负载相连，为负载提供驱动能力。

由上述与案例说明以及图5可见，当采用所述第七开关管MP1作为驱动开关管时，由所述第四开关管MP8的输出端C点驱动第七开关管MP1，所述第七开关管MP1上有很大的寄生电容，正常工作下，第七开关管MP1输出的VON信号在不停的翻转，寄生电容会有较大的耦合电流，但是本发明中的嵌位电压VBN和VBP并没有直接的作为第七开关管MP1的电源或者地，同时第四嵌位电路220中的嵌位管的尺寸可以设置的比较小，这样可以减小寄生电容的电流耦合效应，所以并不会在VBP和VBN抽放很大的电流，因此并不需要由线性稳压器LDO来提供嵌位电压VBN和VBP，只需要普通的电阻分压就可以提供嵌位电压VBN和VBP，因此，相较于现有技术中的电路而言，本申请公开的电路节省了线性稳压器LDO，因此能够有效的降低芯片的面积，节省芯片生产的成本。

当采用分压电路获取嵌位电压VBN和VBP时，上述电路中还可以包括与所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路相连的分压电路，所述分压电路用于对所述正反馈网络的输入端连接的电压源的输出电压进行分压得到所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路的嵌位电压，将所述嵌位电压输入至所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路的控制端。

进一步的，参见图5，所述正反馈网络110可以由第十一开关管MP3和第十二开关管MP4组成，第十一开关管MP3和第十二开关管MP4组成了一个正反馈网络，相当于一个锁存器，这样做可以保证正反馈网络110的第二输出端A点的电位最高为PVDD，最低为VBP+vthp。具体的：

所述第十一开关管MP3的输入端和所述第十二开关管MP4的输入端作为所述正反馈网络110的输入端；

所述第十一开关管MP3的控制端与所述第十二开关管MP4的输出端相连，所述第十一开关管MP3的输出端作为所述正反馈网络110的第一输出端；

所述第十二开关管MP4的控制端与所述第十一开关管MP3的输出端相连，所述第十二开关管MP4的输出端作为所述正反馈网络110的第二输出端A。

在本申请实施例公开的技术方案中，各个开关管的类型可以依据用户需求自行选取，例如，在本申请实施例公开的技术方案中，所述第十一开关管MP3和第十二开关管MP4、第三开关管MP7、第四开关管MP8和第七开关管MP1为Pmos型开关管，所述第一开关管MN3、第二开关管MN4、第五开关管MN7、第六开关管MN8和第八开关管MN1为Nmos型开关管。对应的，所述第一嵌位电路120、第二嵌位电路130、第三嵌位电路210和第四嵌位电路220均由串联第九开关管和第十开关管组成，其中，所述第九开关管第二端与所述第十开关管的第一端相连；所述第九开关管的第一端用于与所述正反馈网络110、第三开关管MP7和第四开关管MP8相连；所述第十开关管的第二端用于与所述第一开关管MN3、第二开关管MN4、第五开关管MN7、第六开关管MN8相连。参见图5所示，在所述第一嵌位电路120中，所述第九开关管指的是开关管MP5，所述第十开关管指的是开关管MN5，在所述第二嵌位电路130中，所述第九开关管指的是开关管MP6，所述第十开关管指的是开关管MN6，在所述第三嵌位电路210中，所述第九开关管指的是开关管MP9，所述第十开关管指的是开关管MN9，在所述第四嵌位电路220中，所述第九开关管指的是开关管MP10，所述第十开关管指的是开关管MN10。其中，上述各个嵌位电路中，所述第九开关管为Pmos型开关管，所述第十开关管为Nmos型开关管，其中，所述第九开关管为驱动的上拉管，第十开关管为驱动的下拉管。

图6展示了当各个开关管的类型确定以后，采用第七开关管MP1作为驱动管时，所述输出级的驱动电路的时序图，其中，所述PGT信号的电压域是0～VDD，所述第二嵌位电路130的第二端D点的电压域为0～VBN-Vthn，所述正反馈网络110的第二输出端A、第三开关管MP7的输出端B和第四开关管MP8的输出端C点的电压域为VBP+Vthp～PVDD。以第四开关管MP8的输出端C点为例，当第三开关管MP7的输出端B点电压降低时，所述第四开关管MP8管导通，所述第六开关管MN8管关断，将第四开关管MP8的输出端C点电压拉到PVDD；当第三开关管MP7的输出端B点电压上升到PVDD时，第四开关管MP8管关断，所述第六开关管MN8开启，这时所述第六开关管MN8管会降C点电压往下来，当拉到VBP+Vthp是，MP10具有一定的嵌位作用，这时会将第四开关管MP8的输出端C点的电位嵌位在VBP+Vthp。由此可见电路可以很好的实现电平转换。同时从时序图中也可以看出来当同一支路的PMOS开启时，NMOS是关断的，因此该模块自身并没有很大的功耗。

进一步的，参见图5，还可以将图5中所示的反相器U1包含于本申请实施例提供的输出级的驱动电路中，即，在所述第一开关管MN3和第二开关管MN4的控制端处连接一个反相器U1，以对所述PGT信号进行反向处理。

进一步的，本申请上述实施例公开的技术方案中，还可以采用所述第八开关管MN1作为驱动管，此时，所述第八开关管MN1的控制端由第四嵌位电路220的输出端F获取控制信号，采用所述第八开关管MN1作为驱动管的目的是，将VDD域的信号转换为VBN-Vhtn～0V的信号。所述嵌位信号VBN可以由PVDD分压得到，当电源电压很低时，嵌位信号VBN可以实现一个比较高的电压，这样可以增强所述第八开关管MN1的驱动能力，实现在抵押下更大的功率。

对应于上述级的输出级的驱动电路，本申请还公开了一种应用上述输出级的驱动电路的电子设备，该电子设备应用有本申请上述任意一项实施例所述的输出级的驱动电路。其中，所述第七开关管MP1和第八开关管MN1的公共端作为所述输出级的驱动电路的输出端；所述输出级的驱动电路的输出端连接对象可以是任何一种需要驱动电路进行驱动的设备，例如，其可以是所述电子设备的音频输出设备。具体的，所述电子设备为手机、电脑或具有其他音频输出功能的电子设备。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种输出级的驱动电路，其特征在于，包括：

电平转换电路、驱动电路和输出功率电路；

所述电平转换电路包括：

正反馈网络；

第一端与所述正反馈网络的第一输出端相连的第一嵌位电路；

第一端与所述正反馈网络的第二输出端相连的第二嵌位电路；

输入端与所述第一嵌位电路的第二端相连、输出端接地的第一开关管；

输入端与所述第二嵌位电路的第二端相连、输出端接地的第二开关管；

所述驱动电路包括：

输入端与所述正反馈网络的输入端相连的第三开关管和第四开关管，所述第三开关管的控制端与所述正反馈网络的第二输出端相连，所述第四开关管的控制端与所述第三开关管的输出端相连；

第一端与所述第三开关管的输出端相连的第三嵌位电路；

第一端与所述第四开关管的输出端相连的第四嵌位电路；

输入端与所述第三嵌位电路的第二端相连、输出端接地的第五开关管，所述第五开关管的控制端与所述第二嵌位电路的第二端相连；

输入端与所述第四嵌位电路的第二端相连、输出端接地的第六开关管，所述第六开关管的控制端与所述第三嵌位电路的第二端相连；

所述输出功率电路包括：

输入端与所述正反馈网络的输入端相连的第七开关管；

输入端与所述第七开关管的输出端相连的、输出端接地的第八开关管；

所述第七开关管的控制端与所述第四开关管的输出端相连或所述第八开关管的控制端与所述第四嵌位电路的输出端相连。

2.根据权利要求1所述的输出级的驱动电路，其特征在于，所述正反馈网络包括：

第十一开关管和第十二开关管；

所述第十一开关管的输入端和所述第十二开关管的输入端作为所述正反馈网络的输入端；

所述第十一开关管的控制端与所述第十二开关管的输出端相连，所述第十一开关管的输出端作为所述正反馈网络的第一输出端；

所述第十二开关管的控制端与所述第十一开关管的输出端相连，所述第十二开关管的输出端作为所述正反馈网络的第二输出端。

3.根据权利要求2所述的输出级的驱动电路，其特征在于，所述第十一开关管、第十二开关管、第三开关管、第四开关管和第七开关管为Pmos型开关管，所述第一开关管、第二开关管、第五开关管、第六开关管和第八开关管为Nmos型开关管。

4.根据权利要求3所述的输出级的驱动电路，其特征在于，所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路均由串联第九开关管和第十开关管组成；

所述第九开关管第二端与所述第十开关管的第一端相连；

所述第九开关管的第一端用于与所述正反馈网络、第三开关管和第四开关管相连；

所述第十开关管的第二端用于与所述第一开关管、第二开关管、第五开关管、第六开关管相连。

5.根据权利要求4所述的输出级的驱动电路，其特征在于，

所述第九开关管为Pmos型开关管；

所述第十开关管为Nmos型开关管。

6.根据权利要求1所述的输出级的驱动电路，其特征在于，还包括：

反相器，所述反相器的输出端与所述第一开关管和第二开关管的控制端相连。

7.根据权利要求1所述的输出级的驱动电路，其特征在于，还包括：

与所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路相连的分压电路，所述分压电路用于对所述正反馈网络的输入端连接的电压源的输出电压进行分压得到所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路的嵌位电压，将所述嵌位电压输入至所述第一嵌位电路、第二嵌位电路、第三嵌位电路和第四嵌位电路的控制端。

8.一种电子设备，其特征在于，应用有权利要求1-7任意一项所述的输出级的驱动电路。

9.根据权利要求8所述的电子设备，其特征在于，所述第七开关管和第八开关管的公共端作为所述输出级的驱动电路的输出端；

所述输出级的驱动电路的输出端与所述电子设备的音频输出设备相连。

10.根据权利要求9所述的电子设备，其特征在于，所述电子设备为手机、电脑或具有其他音频输出功能的电子设备。