CN106788357A

CN106788357A - 驱动电路

Info

Publication number: CN106788357A
Application number: CN201710058986.1A
Authority: CN
Inventors: 刘燕涛; 刘伦
Original assignee: Shanghai Beiling Co Ltd
Current assignee: Shanghai Beiling Co Ltd
Priority date: 2017-01-23
Filing date: 2017-01-23
Publication date: 2017-05-31
Anticipated expiration: 2037-01-23
Also published as: CN106788357B

Abstract

本发明公开了一种驱动电路，包括电路输出端、跨导放大器、恒流源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和分压电路；所述分压电路串接于所述第二NMOS管的漏极和电源电压之间，所述分压电路用于输出第一反馈电压和第二反馈电压，所述第一反馈电压大于所述第二反馈电压；所述电路输出端用于驱动N型功率开关管的栅极。本发明通过合理地控制待驱动的N型功率开关管的栅极的充放电电流，进而控制待驱动的N型功率开关管的栅极的电压的变化率，在N型功率开关管翻转的不同阶段实现先慢后快再慢的翻转过程，既能保证功率输出较高效率又能降低电磁干扰噪声。

Description

驱动电路

技术领域

本发明属于功率开关芯片技术领域，特别涉及一种驱动电路。

背景技术

在功率开关管的应用领域，包括D类音频功率放大器、开关电源和LED(发光二极管)驱动等领域，中小功率应用基本都采用了集成的功率开关管，集成的功率开关管一般要求栅极驱动信号具有较大的充放电电流，以便使得开关更陡峭以提高效率。

经典的驱动电路通常采用锥形反相器链组成。如图1所示，其中，反相器链的驱动能力逐级增大，最后给功率管的栅极电容C_G快速充放电。功率开关管在翻转时，栅极电压和电流的急速变化使得功率开关管产生较大的EMI(电磁干扰)噪声，这也是功率开关芯片在应用环境中的EMC(电磁兼容性)差的主要原因。

在保证功率开关管快速切换以提高效率的同时，通过合理的控制功率开关管栅极的充放电电流，使得功率管的切换过程平稳而精确，可以显著的减小EMI噪声，改善功率开关芯片在应用环境中的EMC。

发明内容

本发明要解决的技术问题是为了克服现有技术中功率开关管的栅极的驱动电路的EMI噪声较大的缺陷，提供一种既能够有效降低EMI噪声又能保证高效率的驱动电路。

本发明是通过下述技术方案来解决上述技术问题：

一种驱动电路，其特点在于，包括电路输出端、跨导放大器、恒流源、第一PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管、第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管、第三NMOS管、第四NMOS管和分压电路；所述分压电路串接于所述第二NMOS管的漏极和电源电压之间，所述分压电路用于输出第一反馈电压和第二反馈电压，所述第一反馈电压大于所述第二反馈电压；所述跨导放大器的反相输入端以及所述第三NMOS管的栅极接入一预设的参考电压，所述跨导放大器的同相输入端接入所述第二反馈电压；所述跨导放大器的输出端、所述第三NMOS管的源极、所述第四NMOS管的源极接至所述恒流源的一端，所述恒流源的另一端接地；所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极以及所述第四PMOS管的源极接入所述电源电压；所述第一PMOS管的栅极、所述第二PMOS管的栅极、所述第一PMOS管的漏极以及所述第三NMOS管的漏极电连接；所述第二PMOS管的漏极、所述第三PMOS管的栅极、所述第四PMOS管的栅极、所述第三PMOS管的漏极以及所述第四NMOS管的漏极电连接；所述第四NMOS管的栅极接入所述第一反馈电压；所述第二NMOS管的源极接地，所述第四PMOS管的漏极与所述第二NMOS管的栅极电连接，所述第四PMOS管的漏极用于输出至所述电路输出端；所述电路输出端用于驱动N型功率开关管的栅极。

本方案中，第二NMOS管为采样管，其栅极与待驱动的N型功率开关管的栅极共用同一个驱动信号，二者工作状态相同。驱动电路刚开始上电时，第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管均关闭，电路输出端输出的驱动信号为低，第二NMOS管此时为关闭状态，第一反馈电压和第二反馈电压此时均等于电源电压，二者均大于预设的参考电压。随后，开始对第二NMOS管的栅极进行充电，也就是对待驱动的N型功率开关管的栅极进行充电，整个充电过程分为三个连续的阶段。

最初时为第一阶段，该阶段完成对第二NMOS管的栅源间电容的以合理速度的充电。此时跨导放大器的同相输入端电压为电源电压，反向输入端为参考电压，同相输入端的电压大于反向输入端的电压，跨导放大器的输出端向外输出上拉电流，此时第四NMOS管的栅极电压为第一反馈电压，第三NMOS管的栅极电压为参考电压，第一反馈电压也大于参考电压，所以此时第三NMOS管关闭，第四NMOS管导通，第四PMOS管镜像第三PMOS管的电流，第二PMOS管镜像第一PMOS管的电流。此时由于第三NMOS管关闭，所以第一PMOS管也没有电流，由于第二PMOS管镜像第一PMOS管的电流，所以第二PMOS管上也没有电流，所以流经第三PMOS管的电流就等于流经第四NMOS管的电流，而流经第四NMOS管的电流与跨导放大器输出的电流之和等于恒流源的电流。第四PMOS管的电流与第三PMOS管的电流成比例关系。第四PMOS管上的电流此时对第二NMOS管的栅源电容进行充电，随着充电的持续进行，第二NMOS管上的漏电流不断增大，使得第二反馈电压和第一反馈电压不断减小，即跨导放大器的同相输入端和反相输入端的电压差在逐渐减小，这将导致跨导放大器输出的电流不断减小，进而使得流经第四NMOS管的电流增大，最终使得流经第四PMOS管的电流逐渐增大，这将导致电路输出端输出的驱动信号的电压逐渐变高，此时跨导放大器向外输送电流，其电流绝对值范围处于0和恒流源提供的恒定电流之间，电流变化相对较小，进而使得流经第四PMOS管的电流能够较慢的增大，这能够防止第二NMOS管的栅极上出现大的dv/dt和di/dt。

然后进入第二阶段，该阶段完成对第二NMOS管的栅漏电容的快速充电。此时，当电路输出端输出的驱动信号的电压接近于第二NMOS管的阈值电压时，第二反馈电压由大于参考电压转换为接近参考电压且小于参考电压，第一反馈电压仍然大于参考电压，所以第三NMOS管仍然关闭，此时跨导放大器工作于放大区，跨导放大器的输入端的微小电压差就会导致跨导放大器的输出端产生放大的流向跨导放大器内部的电流即吸入电流，此时流经第四NMOS管的电流为吸入电流和恒流源产生的电流之和，由于吸入电流迅速变大，导致流经第四PMOS管上的电流也迅速变大，电路输出端输出的驱动信号的电压也随之快速上升，因此可快速完成第二NMOS管的栅漏之间的电容即米勒电容的充电，快速渡过米勒平台，从而缩短开关时间，减小开关损耗和降低EMI。

最后进入第三阶段，此时电路输出端输出的驱动信号的电压超过了第二NMOS管的阈值电压，第二反馈电压小于参考电压，第一反馈电压与参考电压相当，此时第三NMOS管和第一PMOS管导通分走了一部分原本流经第四NMOS管的电流。由于此时跨导放大器的输出电流已经处于饱和状态，其吸入电流的大小已稳定不再增大，即吸入电流和恒流源的电流之和稳定且等于第三NMOS管上的电流与第四NMOS管上的电流之和，即第三NMOS管分担了一部分电流，这将导致第四NMOS管上的电流逐渐变小，最终导致流经第四PMOS管的电流逐渐变小，由此实现对第二NMOS管的栅源的平滑充电，此时电路输出端输出的驱动信号平滑上升至接近电源电压，有效消除了过冲和震荡。

本方案中，通过合理地控制第二NMOS管的栅极的充放电电流从而实现对待驱动的N型功率开关管的栅极的充放电电流的合理控制，进而实现对N型功率开关管的栅极的电压的变化率的控制，在N型功率开关管翻转的不同阶段实现先慢后快再慢的翻转过程，以匹配N型功率开关管器件的充放电性能。在N型功率开关管的栅极开始变化时，栅极充放电电流从小逐渐增大，合理加速的同时防止出现大的dv/dt和di/dt。当N型功率开关管的栅极的电压达到一定值接近N型功率开关管的阈值电压时，通过跨导放大器迅速增大N型功率开关管的栅极的充放电电流以快速给米勒电容充电，加快翻转速度。最后，再通过第三NMOS管和第四NMOS管所在电路分流从而实现逐渐减小N型功率开关管的栅极充放电电流，以保证平滑过渡，消除过冲和震荡。通过以上的翻转控制过程，确保N型功率开关管平滑快速的翻转，在保证功率输出级高速高效率的同时，还可以有效降低电磁干扰噪声。

较佳地，所述分压电路包括第一电阻和第二电阻，所述第一电阻的一端接入所述电源电压，所述第二电阻的一端与所述第二NMOS管的漏极电连接并输出所述第二反馈电压；所述第一电阻的另一端与所述第二电阻的另一端电连接并输出所述第一反馈电压。

本方案中，由串联的电阻组成分压电路，通过调整第一电阻和第二电阻的阻值，能够合理地控制第一反馈电压、第二反馈电压以及参考电压之间的关系，以满足N型功率开关管翻转不同阶段对电流的大小的不同需求。

较佳地，所述驱动电路还包括功率管关闭电路，所述功率管关闭电路包括第五NMOS管、第六NMOS管、延时电路和或非门，所述第五NMOS管的漏极与所述第四NMOS管的源极以及所述第三NMOS管的源极电连接，所述第五NMOS管的源极与所述跨导放大器的输出端以及所述恒流源的一端电连接；所述延时电路的输入端、所述或非门的第一输入端以及所述第五NMOS管的栅极接入一控制信号，所述延时电路的输出端与所述或非门的第二输入端电连接；所述或非门的输出端与所述第六NMOS管的栅极电连接，所述第六NMOS管的漏极与所述第四PMOS管的漏极以及所述第二NMOS管的栅极电连接，所述第六NMOS管的源极接地。

本方案中，功率管关闭电路用于控制关闭第二NMOS管和待驱动的N型功率开关管。

当控制信号为低时，第六NMOS管打开，第五NMOS管关闭，第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管均关闭，电路输出端输出的驱动信号为低，第二NMOS管此时为关闭状态，本驱动电路驱动的N型功率开关管同第二NMOS管的状态一致，也为关闭状态。

当控制信号从低变高时，第六NMOS管关闭，第五NMOS管打开，完成第二NMOS管和待驱动的N型功率管的栅极的充电过程。

当控制信号为高时，电路输出端输出的驱动信号上升至接近电源电压，第四PMOS管上微小的电流以维持这种平衡。

当控制信号由高变低时，首先第五NMOS管关闭，从而关断第四PMOS管，然后经延时电路的短延时过后，第六NMOS管打开，从而关闭第二NMOS管和待驱动的N型功率开关管。本方案中，延时电路用于确保功率管的驱动级在关闭第四PMOS管之后才打开第六NMOS管，避免两管之间产生大的漏电流。

较佳地，所述第二NMOS管与所述N型功率开关管为集成的功率开关管阵列中集成在一起的匹配采样管。

本方案中，第二NMOS管采用集成的功率开关管阵列中的一个管子，同N型功率开关管具有同样的工作状态。通过第二NMOS管的反馈，即可实现对待驱动的N型功率开关管的状态监控，从而实现对待驱动的N型功率开关管翻转的不同阶段时其栅极给予不同的充放电电流。

本发明的积极进步效果在于：本发明提供的驱动电路通过合理地控制待驱动的N型功率开关管的栅极的充电电流，进而控制待驱动的N型功率开关管的栅极的电压的变化率，在N型功率开关管翻转的不同阶段实现先慢后快再慢的翻转过程。首先，在待驱动的N型功率开关管翻转的起始阶段，其栅极充放电电流从小逐渐增大，合理加速的同时防止出现大的dv/dt和di/dt，从而避免了起始阶段的毛刺和EMI。另外，由于此时待驱动的N型功率开关管尚未完全导通，稍慢的启动也不会导致大的开关损耗。其次，当栅极电压达到一定值接近待驱动的N型功率开关管的阈值时，迅速增大栅极充放电电流以快速给米勒电容充电，加快翻转速度，可避免了开关的迟滞和大的开关损耗，加快翻转速度。最后，再逐渐减小栅极充放电电流，可保证平滑过渡，消除过冲和震荡，且此时待驱动的N型功率开关管已经几乎完全导通，稍慢的过渡也不会影响开关速度。所以，通过对待驱动的N型功率开关管的翻转全过程分状态采取自适应可变的充放电电流驱动，可确保待驱动的N型功率开关管平滑快速的翻转；在保证功率输出较高效率的同时，还可以有效降低电磁干扰噪声。

附图说明

图1为常用的驱动电路图。

图2为实施例1的驱动电路用于驱动N性功率开关管的电路图。

图3为实施例1的驱动电路中充电电荷、电压与电流示意图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

如图2和图3所示，一种驱动电路1，用于驱动N型功率开关管MN1。驱动电路1包括电路输出端DRIV、跨导放大器GM、恒流源102、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、分压电路101和功率管关闭电路103；分压电路101包括第一电阻R1和第二电阻R2。功率管关闭电路103包括第五NMOS管MN5、第六NMOS管MN6、延时电路1031和或非门1032。其中，第二NMOS管MN2与N型功率开关管MN1为集成的功率开关管阵列中集成在一起的匹配采样管。

本实施例中，分压电路101串接于第二NMOS管MN2的漏极和电源电压VDD之间，分压电路101用于输出第一反馈电压VFB1和第二反馈电压VFB2。具体为第一电阻R1的一端接入电源电压VDD，第二电阻R2的一端与第二NMOS管MN2的漏极电连接并输出第二反馈电压VFB2；第一电阻R1的另一端与第二电阻R2的另一端电连接并输出第一反馈电压VFB1。

本实施例中，跨导放大器GM的反相输入端以及第三NMOS管MN3的栅极接入一预设的参考电压VREF，跨导放大器GM的同相输入端接入第二反馈电压VFB2；跨导放大器GM的输出端、第五NMOS管MN5的源极以及恒流源102的一端电连接；第三NMOS管MN3的源极、第四NMOS管MN4的源极接至第五NMOS管MN5的漏极，恒流源102的另一端接地。

本实施例中，第一PMOS管MP1的源极、第二PMOS管MP2的源极、第三PMOS管MP3的源极以及第四PMOS管MP4的源极接入电源电压VDD；第一PMOS管MP1的栅极、第二PMOS管MP2的栅极、第一PMOS管MP1的漏极以及第三NMOS管NP3的漏极电连接；第二PMOS管MP2的漏极、第三PMOS管MP3的栅极、第四PMOS管MP4的栅极、第三PMOS管MP3的漏极以及第四NMOS管MN4的漏极电连接；第四NMOS管MN4的栅极接入第一反馈电压VFB1；第二NMOS管MN2的源极接地，第四PMOS管MP4的漏极、第六NMOS管MN6的漏极以及第二NMOS管MN2的栅极电连接，第四PMOS管MP4的漏极用于输出至电路输出端DRIV，电路输出端DRIV输出至N型功率开关管MN1的栅极，N型功率开关管MN1的源极接地，N型功率开关管MN1的漏极用于输出信号OUT。

本实施例中，延时电路1031的输入端、或非门1032的第一输入端以及第五NMOS管MN5的栅极接入一控制信号CTRL，延时电路1031的输出端与或非门1032的第二输入端电连接；或非门1032的输出端与第六NMOS管MN6的栅极电连接，第六NMOS管MN6的源极接地。

本实施例提供的驱动电路1通过合理地控制N型功率开关管MN1的栅极的充电电流，进而控制N型功率开关管MN1的栅极电压的变化率，在N型功率开关管MN1翻转的不同阶段实现先慢后快再慢的翻转过程。在N型功率开关管MN1的栅极开始变化时，栅极充电电流从小逐渐增大，合理加速的同时防止出现大的dv/dt和di/dt。当电压达到一定值接近N型功率开关管MN1的阈值电压VTH时，迅速增大栅极充电电流以快速给米勒电容充电，加快翻转速度。最后，再逐渐减小栅极充电电流，以保证平滑过渡，消除过冲和震荡。通过以上的翻转控制过程，确保N型功率开关管MN1的平滑快速的翻转，在保证功率输出较高效率的同时，还可以有效降低电磁干扰噪声。

本实施例为N型功率开关管的驱动电路，P型功率开关管的驱动电路的设计与此相同，用对偶结构即可实现。P型功率开关管的驱动电路的原理与N型功率开关管MN1的一样，在此N型功率管开关管不再赘述。

下面继续结合附图3进一步说明本发明的技术方案和技术效果。

图2中，N型功率开关管MN1与采样管第二NMOS管MN2采用集成功率管阵列中的一个管子，二者工作状态相同。GM是跨导放大器，这一跨导放大器的输出级可采用上拉电流小而下拉电流大的设计。控制信号CTRL为翻转控制信号，流经第四PMOS管MP4的电流ICHG为N型功率开关管MN1栅极充电电流。

本发明的N型功率开关管MN1的栅极的驱动的实现过程如下：

1、当控制信号CTRL低时，第六NMOS管MN6打开，第五NMOS管MN5关闭，第一PMOS管MP1，第二PMOS管MP2，第三PMOS管MP3以及第四PMOS管MP4关闭，电路输出端DRIV的电压为低，N型功率开关管MN1与采样管第二NMOS管MN2都关闭。

2、当控制信号CTRL从低变高时，其充电过程如图3所示将分三个连续的阶段进行。

最初，第六NMOS管MN6关闭，第五NMOS管MN5打开，N型功率开关管MN1和采样管第二NMOS管MN2采用集成在一起的匹配管，二者工作状态相同。此时，第一反馈电压VFB1大于参考电压VREF，第二反馈电压VFB2大于参考电压VREF，跨导放大器GM输出的电流IB1最初为上拉电流，且随着电路输出端DRIV电压的升高逐渐变小。此时，属于Qgs充电时间：

IB2＝IB0-IB1，IB5＝IB2，ICHG＝K*IB5＝K*(IB0-IB1)；

其中，IB2为流经第五NMOS管MN5的电流，IB0为恒流源102输出的电流，IB5为流经第三PMOS管MP3的电流，K＝(W/L)_MP4/(W/L)_MP3，即第四PMOS管MP4的宽长比除于第三PMOS管MP3的宽长比。其中，W为功率管的沟道宽度，L为功率管的沟道长度，W/L为宽长比。

所以，此时，电流ICHG逐渐变大，电路输出端DRIV的电压逐渐变高。合理加速的同时防止出现大的dv/dt和di/dt。

然后，当电路输出端DRIV接近N型功率开关管MN1和采样管第二NMOS管MN2的阈值电压VTH时，第二反馈电压VFB2接近参考电压VREF，但是第一反馈电压VFB1仍然大于参考电压VREF，电流IB1由上拉电流转为下拉电流，且迅速变大，此时属于Qgd充电时间：

IB2＝IB0+IB1，IB5＝IB2，ICHG＝K*IB5＝K*(IB0+IB1)；

所以，如图3所示，电流ICHG迅速变大到K*(IB0+IB1max)，其中IB1max为IB1的最大值，电路输出端DRIV的电压上升，可快速度过米勒平台，缩短开关时间，减小开关损耗和EMI。

最后，当电路输出端DRIV的电压超过N型功率开关管MN1和采样管第二NMOS管MN2的阈值电压VTH时，第二反馈电压VFB2小于参考电压VREF，第一反馈电压VFB1接近参考电压VREF，第三NMOS管MN3上的电流逐渐变大，进而第二PMOS管MP2上的电流IB4逐渐变大，流经第四NMOS管MN4的电流IB3逐渐变小，电路输出端DRIV的电压逐渐变高。此时，IB2＝IB0+IB1，IB5＝IB3-IB4，ICHG＝K*(IB3-IB4)，

所以，如图3所示，电流ICHG逐渐减小，电路输出端DRIV的电压平滑上升至接近电源电压VDD，消除过冲和震荡。

3、当控制信号CTRL为高时，电路输出端DRIV的电压上升至接近电源电压VDD，电流ICHG为微小电流以维持这种平衡。

4、当控制信号CTRL由高变为低时，首先，第五NMOS管MN5关闭，关断电流ICHG，然后，通过延时电路1031短延时过后，第六NMOS管MN6打开，关闭N型功率开关管MN1和采样管第二NMOS管MN2。

此时，如果输出级还有P型功率开关管，可采用与图2的电路对偶的电路进行驱动，其原理与本实施例的驱动电路完全一致，不再赘述。

综上，本发明提供的驱动电路1是一种带监测反馈的充放电电流可控的驱动电路。由于第二NMOS管MN2采用集成功率管阵列中的一个管子，它具有与集成功率管同样的工作状态。可通过其反馈，在N型功率开关管MN1翻转的不同阶段对N型功率开关管MN1的栅极给予不同的充放电电流。在N型功率开关管MN1的栅极开始变化时，栅极充放电电流从小逐渐增大，合理加速的同时防止出现大的dv/dt和di/dt。当电压达到一定值接近N型功率开关管MN1阈值电压VTH时，迅速增大栅极充放电电流以快速给米勒电容充放电，加快翻转速度。最后，再逐渐减小栅极充放电电流，以保证平滑过渡，消除过冲和震荡。

本实施例提供的驱动电路1的实施效果图可见图3，其中V_GS为电路输出端DRIV的电压，Q_g为充电电荷。采用这种带反馈调节的分过程控制充放电电流的驱动电路，而不是如图1所示的简单的锥形反相器链，具有多种优点。首先，在N型功率开关管MN1翻转的起始阶段，栅极充放电电流从小逐渐增大，合理加速的同时防止出现大的dv/dt和di/dt。避免了起始阶段的毛刺和EMI；且由于此时功率管尚未完全导通，稍慢的启动也不会导致大的开关损耗。其次，当电压达到一定值接近N型功率开关管MN1阈值电压VTH时，迅速增大栅极充放电电流以快速给米勒电容充放电，加快翻转速度，可避免了开关的迟滞和大的开关损耗，加快翻转速度。最后，再逐渐减小栅极充放电电流，可保证平滑过渡，消除过冲和震荡，且此时N型功率开关管MN1已经几乎完全导通，稍慢的过渡也不会影响开关速度。综上，通过对N型功率开关管MN1的翻转全过程，分状态采取自适应可变的充放电电流驱动，可确保N型功率开关管MN1平滑快速的翻转。在保证功率输出较高效率的同时，还可以有效降低电磁干扰噪声。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims

1.一种驱动电路，其特征在于，包括电路输出端、跨导放大器、恒流源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和分压电路；

所述分压电路串接于所述第二NMOS管的漏极和电源电压之间，所述分压电路用于输出第一反馈电压和第二反馈电压，所述第一反馈电压大于所述第二反馈电压；

所述跨导放大器的反相输入端以及所述第三NMOS管的栅极接入一预设的参考电压，所述跨导放大器的同相输入端接入所述第二反馈电压；所述跨导放大器的输出端、所述第三NMOS管的源极、所述第四NMOS管的源极接至所述恒流源的一端，所述恒流源的另一端接地；

所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极以及所述第四PMOS管的源极接入所述电源电压；所述第一PMOS管的栅极、所述第二PMOS管的栅极、所述第一PMOS管的漏极以及所述第三NMOS管的漏极电连接；所述第二PMOS管的漏极、所述第三PMOS管的栅极、所述第四PMOS管的栅极、所述第三PMOS管的漏极以及所述第四NMOS管的漏极电连接；所述第四NMOS管的栅极接入所述第一反馈电压；所述第二NMOS管的源极接地，所述第四PMOS管的漏极与所述第二NMOS管的栅极电连接，所述第四PMOS管的漏极用于输出至所述电路输出端；

所述电路输出端用于驱动N型功率开关管的栅极。

2.如权利要求1所述的驱动电路，其特征在于，所述分压电路包括第一电阻和第二电阻，所述第一电阻的一端接入所述电源电压，所述第二电阻的一端与所述第二NMOS管的漏极电连接并输出所述第二反馈电压；所述第一电阻的另一端与所述第二电阻的另一端电连接并输出所述第一反馈电压。

3.如权利要求1或2所述的驱动电路，其特征在于，所述驱动电路还包括功率管关闭电路，所述功率管关闭电路包括第五NMOS管、第六NMOS管、延时电路和或非门，所述第五NMOS管的漏极与所述第四NMOS管的源极以及所述第三NMOS管的源极电连接，所述第五NMOS管的源极与所述跨导放大器的输出端以及所述恒流源的一端电连接；所述延时电路的输入端、所述或非门的第一输入端以及所述第五NMOS管的栅极接入一控制信号，所述延时电路的输出端与所述或非门的第二输入端电连接；所述或非门的输出端与所述第六NMOS管的栅极电连接，所述第六NMOS管的漏极与所述第四PMOS管的漏极以及所述第二NMOS管的栅极电连接，所述第六NMOS管的源极接地。

4.如权利要求1所述的驱动电路，其特征在于，所述第二NMOS管与所述N型功率开关管为集成的功率开关管阵列中集成在一起的匹配采样管。