CN115765694A - 功率管的驱动电路 - Google Patents

功率管的驱动电路 Download PDF

Info

Publication number
CN115765694A
CN115765694A CN202211386035.4A CN202211386035A CN115765694A CN 115765694 A CN115765694 A CN 115765694A CN 202211386035 A CN202211386035 A CN 202211386035A CN 115765694 A CN115765694 A CN 115765694A
Authority
CN
China
Prior art keywords
current
tube
transistor
monitoring
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211386035.4A
Other languages
English (en)
Inventor
王飞
郑鲲鲲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Hongyixin Automobile Electronic Technology Co ltd
Original Assignee
Guangdong Hongyixin Automobile Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Hongyixin Automobile Electronic Technology Co ltd filed Critical Guangdong Hongyixin Automobile Electronic Technology Co ltd
Publication of CN115765694A publication Critical patent/CN115765694A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明提供了一种功率管的驱动电路，所述功率管为NMOS管，所述功率管的漏极连接电源，所述功率管的源极经负载接地；所述驱动电路，包括：监测管、监测模块、限流控制模块；所述监测管与所述功率管类型相同；所述监测管与所述监测模块串联后并联于所述功率管的源极与漏极之间；所述监测模块用于：在经过所述监测管的待测电流大于预设的电流阈值时，触发所述限流控制模块；所述待测电流适配于所述功率管的电流而变化；所述限流控制模块用于：响应于所述触发，降低所述功率管的电流。

Description

功率管的驱动电路
技术领域
本发明涉及功率管的驱动领域，尤其涉及一种功率管的驱动电路。
背景技术
现有技术中，可在电源和参考地之间依次串联有NMOS管和负载；该NMOS管可以为高边NMOS管，其栅极与驱动电路相连，通过该NMOS管，可用于驱动阻性、感性负载。
在实际应用中，当输出发生短接地错误时，NMOS管的电流过大，将会带来安全隐患，现有技术中，缺乏能够有效应对短接错误的手段。
发明内容
本发明提供一种功率管的驱动电路，以解决缺乏能够有效应对短接错误的手段的问题。
根据本发明的第一方面，提供了一种功率管的驱动电路，所述功率管为NMOS管，所述功率管的漏极连接电源，所述功率管的源极经负载接地；
所述驱动电路，包括：监测管、监测模块、限流控制模块；所述监测管与所述功率管类型相同；所述监测管与所述监测模块串联后并联于所述功率管的源极与漏极之间；
所述监测模块用于：
在经过所述监测管的待测电流大于预设的电流阈值时，触发所述限流控制模块；所述待测电流适配于所述功率管的电流而变化；
所述限流控制模块用于：
响应于所述触发，降低所述功率管的电流。
可选的，所述监测模块包括监测电阻与压降监测单元；
所述监测电阻与所述监测管串联后并联于所述功率管的源极与漏极之间；所述压降监测单元连接所述监测电阻与所述限流控制模块；
所述压降监测单元用于：
通过监测所述监测电阻两端的压降而实现对所述待测电流的监测，并在所述待测电流大于所述电流阈值时，触发所述限流控制模块。
可选的，所述压降监测单元包括第一晶体管、第一电流源、第二晶体管与第二电流源；
所述第一晶体管的控制端与所述第二晶体管的控制端相连接，所述第一电流源与所述第一晶体管串联，所述第二电流源与所述第二晶体管串联；所述第一晶体管连接所述监测电阻的第一端，所述第二晶体管连接所述监测电阻的第二端，所述监测电阻的第二端为所述监测电阻的连接监测管的一端；所述限流控制模块连接所述第一晶体管与所述第一电流源之间；
所述压降监测单元被配置为：
在所述待测电流大于所述电流阈值时，流经所述第一晶体管的电流与所述第一电流源的电流之间形成电流差，所述电流差直接或间接作用于所述限流控制模块，以触发所述限流控制模块。
可选的，所述第一晶体管与所述第二晶体管均为三极管；
所述第一晶体管的发射极连接所述监测电阻的第一端，所述第一晶体管的集电极经所述第一电流源接地或连接所述驱动电路的输入电源，所述第一晶体管的集电极还连接所述限流控制模块，以通过所述电流差触发所述限流控制模块；
所述第二晶体管的发射极连接所述监测电阻的第二端，所述第二晶体管的集电极经所述第二电流源接地或连接所述输入电源。
可选的，所述第一晶体管与所述第二晶体管均为PNP三极管；所述监测电阻连接于所述监测管的源极；所述第一晶体管的集电极经所述第一电流源接地；所述第二晶体管的集电极经所述第二电流源接地。
可选的，所述第一晶体管与所述第二晶体管均为NPN三极管；所述监测电阻连接于所述监测管的漏极；所述第一晶体管的集电极经所述第一电流源连接至所述输入电源，所述第二晶体管的集电极经所述第二电流源连接至所述输入电源。
可选的，所述的驱动电路，还包括主驱动模块，所述主驱动模块的输出端连接所述功率管的栅极，以输出驱动电流与驱动电压；
所述限流控制模块具体用于：
响应于所述触发，拉低所述驱动电压，以使得：所述功率管的电流随所述驱动电压的拉低而发生下降。
可选的，所述驱动电压被拉低后，所述功率管的电流能够在所述主驱动模块的配合下下降至指定电流范围内或指定电流值。
可选的，所述限流控制模块包括第一PMOS管、第二PMOS管、第一NMOS管与第二NMOS管；
所述第一PMOS管的源极与所述第二PMOS管的源极均连接至所述驱动电路的输入电源，所述第一PMOS管的栅极与所述第二PMOS管的栅极互相连接，所述第一PMOS管的漏极直接或间接连接所述监测模块，以直接或间接响应所述监测模块的所述触发；所述第一PMOS管的漏极与栅极互相连接；
所述第二PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的源极、所述第二NMOS管的源极均连接所述功率管的源极，所述第一NMOS管的栅极与所述第二NMOS管的栅极互相连接，所述第二NMOS管的漏极连接所述功率管的栅极，以在所述第一PMOS管响应到所述电流差时导通，以拉低所述驱动电压，所述第一NMOS管的漏极与栅极互相连接。
可选的，所述限流控制模块还包括触发响应单元，所述触发响应单元连接于所述第一PMOS管的漏极与所述监测模块之间；
所述触发响应单元用于：
获取所述监测模块因所述待测电流大于电流阈值而产生的电流差或电流，在所述第一PMOS管形成对应的电流，以使所述第一PMOS管响应到所述触发。
可选的，所述触发响应单元包括第三NMOS管与第四NMOS管；
所述第三NMOS管的漏极连接所述监测模块，以获取所述监测模块因所述待测电流大于电流阈值而产生的电流差或电流；
所述第三NMOS管的源极与所述第四NMOS管的源极接地，所述第三NMOS管的栅极与所述第四NMOS管的栅极相连接，所述第四NMOS管的漏极连接所述第一PMOS管的漏极。
可选的，所述限流控制模块还用于：
响应于所述触发，控制所述主驱动模块降低所述驱动电流。
可选的，所述限流控制模块包括第一PMOS管与第三PMOS管；
所述第一PMOS管的源极与所述第三PMOS管的源极均连接至所述驱动电路的输入电源，所述第一PMOS管的栅极与所述第三PMOS管的栅极互相连接，所述第三PMOS管的漏极连接所述主驱动模块，在所述第一PMOS管响应所述触发时，控制所述主驱动模块降低所述驱动电流；所述第一PMOS管的漏极直接或间接连接所述监测模块，以直接或间接响应所述监测模块的所述触发；所述第一PMOS管的漏极与栅极互相连接。
可选的，所述主驱动模块包括电流偏置单元、功率管驱动单元、浮动电压生成单元，以及用于对所述功率管的栅极进行放电的功率管放电单元；
所述电流偏置单元连接偏置电流源，用于基于所述偏置电流源的电流而产生偏置电流；
所述浮动电压生成单元直接或间接连接于所述功率管的源极与所述驱动电路的输入电源之间，以产生浮动电压，所述浮动电压与所述功率管的源极的电压之间保持在指定电压差或指定电压差范围内；
所述功率管驱动单元的输出端连接所述功率管的栅极与所述监测管的栅极；
所述功率管驱动单元用于：
基于所述偏置电流输出所述驱动电流；
基于所述浮动电压输出所述驱动电压。
可选的，所述电流偏置单元包括第四PMOS管与第五PMOS管；
所述第四PMOS管的源极、所述第五PMOS管的源极连接所述驱动电路的输入电源，所述第四PMOS管的栅极与所述第五PMOS管的栅极互相连接，所述第四PMOS管的漏极连接所述偏置电流源，所述第五PMOS管的漏极连接所述功率管驱动单元，以向所述功率管驱动单元反馈所述偏置电流，所述第四PMOS管的栅极与漏极互相连接。
可选的，所述电流偏置单元包括第四PMOS管与第六PMOS管；
所述第四PMOS管的漏极、所述第六PMOS管的源极连接所述驱动电路的输入电源，所述第四PMOS管的栅极与所述第六PMOS管的栅极互相连接，所述第四PMOS管的漏极连接所述偏置电流源，所述第六PMOS管的漏极连接所述浮动电压生成单元，以向所述浮动电压生成单元输出偏置电流，使得所述浮动电压生成单元产生所述偏置电压。
可选的，所述浮动电压生成单元包括齐纳二极管，所述齐纳二极管的正极连接所述功率管的源极，所述齐纳二极管的负极连接所述第六PMOS管的漏极与所述功率管驱动单元，所述齐纳二极管的反向击穿电压匹配于所述指定电压差或所述指定电压差范围。
可选的，所述功率管驱动单元包括：第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第七PMOS管与第八PMOS管；
所述第五NMOS管的漏极连接所述电流偏置单元，以获取所述偏置电流，所述第五NMOS管的源极、所述第六NMOS管的源极连接所述功率管的源极，所述第五NMOS管的栅极连接所述第六NMOS管的栅极，所述第六NMOS管的漏极分别连接所述第七NMOS管的源极与所述第八NMOS管的源极，所述第七NMOS管的漏极经所述第七PMOS管连接所述驱动电路的输入电源，所述第八NMOS管的漏极经所述第八PMOS管连接所述输入电源，所述第七PMOS管的栅极连接所述第八PMOS管的栅极，所述第七PMOS管的栅极与漏极互相连接，所述第七NMOS管的栅极连接所述浮动电压生成单元，以获取所述偏置电压，所述第八NMOS管的栅极连接所述功率管与所述监测管的栅极，以输出所述驱动电流与所述驱动电压。
可选的，所述限流控制模块拉低所述驱动电压后，所述功率管的电流能够在所述第二NMOS管的电流、所述第八PMOS管的电流与所述功率管放电单元的电流的共同作用下固定在指定电流范围内或指定电流值。
可选的，在所述限流控制模块还用于响应于所述触发，控制所述主驱动模块降低所述驱动电流的情况下，所述第七PMOS管的电流能够在所述限流控制模块的控制下而下降，以使所述驱动电流随之下降。
可选的，所述功率管放电单元包括连接于所述功率管栅极与源极之间的放电电阻。
可选的，所述监测管的尺寸小于所述功率管。
可选的，所述功率管为高边NMOS管。
本发明提供的功率管的驱动电路与电子设备中，可利用监测模块实现监测管的待测电流与电流阈值的比较，进而，在发生短接错误时，待测电流通常是大于电流阈值的，所以，通过监测模块的监测，可及时发现可能发生短接错误的危险情况，在此基础上，通过限流控制模块的电流降低作用，当输出发生短接地错误时快速限制输出电流，有效保障安全性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一示例性的实施例中电子设备的电路示意图；
图2是本发明另一示例性的实施例中电子设备的电路示意图；
图3是本发明又一示例性的实施例中电子设备的电路示意图；
图4是本发明再一示例性的实施例中电子设备的电路示意图；
图5是本发明一示例性的实施例中驱动电路的电路示意图；
图6是本发明另一示例性的实施例中驱动电路的电路示意图。
附图标记说明：
100-驱动电路；110-限流控制模块；111-触发响应单元；120-监测模块；121-压降监测单元；130-主驱动模块；131-功率管驱动单元；132-电流偏置单元；133-浮动电压生成单元；134-功率管放电单元；
M0-功率管；M1-监测管；
R1-监测电阻；Rload-负载；R0-放电电阻；
MN1-第一NMOS管；MN2-第二NMOS管；MN3-第三NMOS管；MN4-第四NMOS管；MN5-第五NMOS管；MN6-第六NMOS管；MN7-第七NMOS管；MN8-第八NMOS管；
MP1-第一PMOS管；MP2-第二PMOS管；MP3-第三PMOS管；MP4-第四PMOS管；MP5-第五PMOS管；MP6-第六PMOS管；MP7-第七PMOS管；MP8-第八PMOS管；
I1-第一电流源；I2-第二电流源；Ibias-偏置电流源；
D0-齐纳二极管。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明说明书的描述中，需要理解的是，术语“上部”、“下部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明说明书的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本发明的描述中，“多个”的含义是多个，例如两个，三个，四个等，除非另有明确具体的限定。
在本发明说明书的描述中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图1，本发明实施例提供了一种电子设备，其中包括功率管M0与驱动电路100。
其中，所述功率管M0为NMOS管，所述功率管M0的漏极连接电源，所述功率管M0的源极经负载Rload接地；进一步的，所述功率管M0可以为需要驱动的高边NMOS管，该高边NMOS管用于驱动阻性、感性负载。在实际应用中，当输出发生短接地错误时需要关闭高边NMOS管或者限制输出电流。
为实现限流，所述驱动电路100，包括：监测管M1、监测模块120、限流控制模块110。
所述监测管M1与所述功率管M0类型相同，进一步举例中，所述监测管M1的尺寸小于所述功率管M0，具体的尺寸比可以根据需求而任意设置，均不脱离本发明实施例的范围，监测管M1的电流可理解为监测模块120所需监测的待测电流，进而，所述待测电流适配于所述功率管M0的电流而变化；具体的，功率管M0与监测管M1之间的电流缩小比例为功率管M0与监测管M1的尺寸比例。
所述监测管M1与所述监测模块120串联后并联于所述功率管M0的源极与漏极之间；在图2至图5所示的举例中，监测模块120连接于监测管M1的漏极(具体即监测电阻R1连接于监测管M1的漏极)，图6所示的举例中，监测模块120连接于监测管M1的源极(具体即监测电阻R1连接于监测管M1的源极)。
所述监测模块120用于：
在经过所述监测管M1的待测电流大于预设的电流阈值时，触发所述限流控制模块110；
其中的电流阈值，可以为预设的任意取值，例如可参考于短路错误时可能形成的电流而设计；此外，根据应用中负载条件可确定功率管M0在米勒平台的VGS电压，该电流阈值还需设计为避免影响到M0的米勒平台工作。
所述限流控制模块110用于：
响应于所述触发，降低所述功率管M0的电流。
本领域任意能够降低功率管M0的电流的手段，均可作为一种可选方案。
以上方案中，可利用监测模块实现监测管的待测电流与电流阈值的比较，进而，在发生短接错误时，待测电流通常是大于电流阈值的，所以，通过监测模块的监测，可及时发现可能发生短接错误的危险情况，在此基础上，通过限流控制模块的电流降低作用，当输出发生短接地错误时快速限制输出电流，有效保障安全性。
其中一种实施方式中，请参考图4、图5与图6，所述监测模块120包括监测电阻R1与压降监测单元121；
所述监测电阻R1与所述监测管M1串联后并联于所述功率管M0的源极与漏极之间；所述压降监测单元121连接所述监测电阻R1与所述限流控制模块110；
所述压降监测单元121用于：
通过监测所述监测电阻R1两端的压降而实现对所述待测电流的监测，并在所述待测电流大于所述电流阈值时，触发所述限流控制模块110。
以上方案中，通过对监测电阻的引入，以及监测电阻压降的监测，可实现待测电流的准确、有效、及时的监测。
进一步的一种方案中，所述压降监测单元121包括第一晶体管Q0、第一电流源I1、第二晶体管Q1与第二电流源I2；
所述第一晶体管Q0的控制端与所述第二晶体管Q1的控制端相连接，所述第一电流源I1与所述第一晶体管Q0串联，所述第二电流源I2与所述第二晶体管Q1串联；所述第一晶体管Q0连接所述监测电阻R1的第一端，所述第二晶体管Q1连接所述监测电阻R1的第二端，所述监测电阻R1的第二端为所述监测电阻R1的连接监测管M1的一端；所述限流控制模块110连接所述第一晶体管Q0与所述第一电流源I1之间；
所述压降监测单元121被配置为：
在所述待测电流大于所述电流阈值时，流经所述第一晶体管Q0的电流与所述第一电流源I1的电流之间形成电流差，所述电流差直接或间接作用于所述限流控制模块110，以触发所述限流控制模块110。
所述第一晶体管Q0与所述第二晶体管Q1均为三极管；其他举例中，第一晶体管、第二晶体管也可采用MOS管(例如PMOS管)实现。
采用三极管的情况下，以图5与图6为例，所述第一晶体管Q0的发射极连接所述监测电阻R1的第一端，所述第一晶体管Q0的集电极经所述第一电流源I1接地或连接所述驱动电路100的输入电源VCP，所述第一晶体管Q0的集电极还连接所述限流控制模块110，以通过所述电流差触发所述限流控制模块110；
所述第二晶体管Q1的发射极连接所述监测电阻R1的第二端，所述第二晶体管Q1的集电极经所述第二电流源I2接地或连接所述输入电源VCP。
若所述第一晶体管Q0与所述第二晶体管Q1均为PNP三极管，则：以图5所示为例，所述监测电阻R1连接于所述监测管M1的源极；所述第一晶体管Q0的集电极经所述第一电流源I1接地；所述第二晶体管Q1的集电极经所述第二电流源I2接地。
若所述第一晶体管Q0与所述第二晶体管Q1均为NPN三极管，则：以图6为例，所述监测电阻R1连接于所述监测管M1的漏极；所述第一晶体管Q0的集电极经所述第一电流源I1连接至所述输入电源VCP，所述第二晶体管Q1的集电极经所述第二电流源I2连接至所述输入电源VCP。
图5所示的方案中，在没有限流的时候，第一电流源I1与第二电流源I2不消耗输入电源VCP的功耗，而在图6所示的方案中，在没有限流的时候，第一电流源I1与第二电流源I2的电流一直在消耗VCP的功耗，相较而言，图5所示的方案可实现较低的功耗。
以上方案的具体实现过程例如：
第一晶体管Q0、第二晶体管Q1通过监测监测电阻R1上的压降监测监测管M1的待测电流；
其中，VEB_Q0＝VR1+VEB_Q1；
VEB_Q0为第一晶体管Q0的发射极与基极间的电压；
VEB_Q1为第二晶体管Q1的发射极与基极间的电压；
VR1为监测电阻R1的压降；
进而，监测管M1的电流越大，监测电阻的压降VR1越大，第一晶体管Q0的电流越大(例如可以是正比关系)，当第一晶体管Q0的电流大于第一电流源I1的电流时，可启动限流；其中：
当监测管M1的电流(即待测电流)小于预设的电流阈值时，第一晶体管Q0的电流小于第一电流源I1的电流，此时，限流控制模块110未被触发(例如第三NMOS管MN3、第四NMOS管MN4形成的电流镜被第一电流源I1关闭)，限流控制模块没有消耗输入电源VCP(例如电荷泵)的电流；
当监测管M1的电流(即待测电流)大于预设的电流阈值时，第一晶体管Q0的电流大于第一电流源I1的电流，多余的电流(即电流差)通过可影响驱动电路的驱动作用(例如经第三NMOS管MN3、第四NMOS管MN4形成的电流镜、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3形成的电流镜、第一NMOS管MN1、第二NMOS管NM2形成的电流镜等影响功率管M0的驱动)，进而，限流控制模块对触发的响应，可理解为对多余的电流的获取、响应，监测模块对限流控制模块的触发，可理解为多余的电流的输出。
其他方案中，压降监测单元121的功能也可采用比较器实现。
其中一种实施方式中，所述的驱动电路100，还包括主驱动模块130，所述主驱动模块130的输出端连接所述功率管M0的栅极，以输出驱动电流与驱动电压；
所述限流控制模块110具体用于：
响应于所述触发，拉低所述驱动电压，以使得：所述功率管M0的电流随所述驱动电压的拉低而发生下降。
部分实施方式中，所述驱动电压被拉低后，所述功率管M0的电流能够在所述主驱动模块130的配合下下降至指定电流范围内或指定电流值，进而，可有效提高限流效果，保障安全性。其他实施方式中，限流控制模块110也可仅实现功率管M0的电流的下降而不下降至指定电流范围内或指定电流值。
进一步的一种举例中，请参考图5与图6，所述限流控制模块110包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1与第二NMOS管MN2；
所述第一PMOS管MP1的源极与所述第二PMOS管MP2的源极均连接至所述驱动电路100的输入电源VCP，所述第一PMOS管MP1的栅极与所述第二PMOS管MP2的栅极互相连接，所述第一PMOS管MP1的漏极直接或间接连接所述监测模块120，以直接或间接响应所述监测模块120的所述触发；所述第一PMOS管MP1的漏极与栅极互相连接；
所述第二PMOS管MP2的漏极连接所述第一NMOS管MN1的漏极，所述第一NMOS管MN1的源极、所述第二NMOS管MN2的源极均连接所述功率管M0的源极，所述第一NMOS管MN1的栅极与所述第二NMOS管MN2的栅极互相连接，所述第二NMOS管MN2的漏极连接所述功率管M0的栅极，以在所述第一PMOS管MP1响应到所述电流差时导通，以拉低所述驱动电压，所述第一NMOS管MN1的漏极与栅极互相连接。
进一步的，若监测电阻R1设于监测管M1的漏极，则：以图5所述电路为例，所述限流控制模块110还包括触发响应单元111，所述触发响应单元111连接于所述第一PMOS管MP1的漏极与所述监测模块120之间；
所述触发响应单元111用于：
获取所述监测模块120因所述待测电流大于电流阈值而产生的电流差或电流，在所述第一PMOS管MP1形成对应的电流，以使所述第一PMOS管MP1响应到所述触发。
一种举例中，请参考图5，所述触发响应单元111包括第三NMOS管MN3与第四NMOS管MN4；
所述第三NMOS管MN3的漏极连接所述监测模块120，以获取所述监测模块120因所述待测电流大于电流阈值而产生的电流差或电流；
所述第三NMOS管MN3的源极与所述第四NMOS管MN4的源极接地，所述第三NMOS管MN3的栅极与所述第四NMOS管MN4的栅极相连接，所述第四NMOS管MN4的漏极连接所述第一PMOS管MP1的漏极。
部分实施方式中，除了降低功率管M0的电流的功能，所述限流控制模块110还用于：响应于所述触发，控制所述主驱动模块130降低所述驱动电流。通过减小功率管M0的驱动电流(也可理解为充电电流)，可以快速拉低功率管M0的栅极，缩短限流环路的建立时间，同时实现在限流环路的建立时减小输入电源(例如电荷泵)的电流负载，降低驱动电流的功耗。
进一步的，所述限流控制模块110还包括第三PMOS管MP3；
所述第三PMOS管MP3的源极连接至所述驱动电路100的输入电源VCP，所述第一PMOS管MP1的栅极与所述第三PMOS管MP3的栅极互相连接，所述第三PMOS管MP3的漏极连接所述主驱动模块130，在所述第一PMOS管MP1响应所述触发时，控制所述主驱动模块降低所述驱动电流；所述第一PMOS管MP1的漏极直接或间接连接所述监测模块120，以直接或间接响应所述监测模块120的所述触发；所述第一PMOS管MP1的漏极与栅极互相连接。
其中一种实施方式中，请参考图4、图5与图6，所述主驱动模块130包括电流偏置单元132、功率管驱动单元131、浮动电压生成单元133，以及用于对所述功率管M0的栅极进行放电的功率管放电单元134；
所述电流偏置单元132连接偏置电流源Ibias，用于基于所述偏置电流源Ibias的电流而产生偏置电流；
所述浮动电压生成单元133直接或间接连接于所述功率管M0的源极与所述驱动电路100的输入电源VCP之间，以产生浮动电压，所述浮动电压与所述功率管M0的源极的电压之间保持在指定电压差或指定电压差范围内；
所述功率管驱动单元131的输出端连接所述功率管M0的栅极与所述监测管M1的栅极；
所述功率管驱动单元131用于：
基于所述偏置电流输出所述驱动电流；
基于所述浮动电压输出所述驱动电压。
具体举例中，所述电流偏置单元132包括第四PMOS管MP4与第五PMOS管MP5；
所述第四PMOS管MP4的源极、所述第五PMOS管MP5的源极连接所述驱动电路100的输入电源VCP，所述第四PMOS管MP4的栅极与所述第五PMOS管MP5的栅极互相连接，所述第四PMOS管MP4的漏极连接所述偏置电流源，所述第五PMOS管MP5的漏极连接所述功率管驱动单元131，以向所述功率管驱动单元131反馈所述偏置电流，所述第四PMOS管MP4的栅极与漏极互相连接。
此外，浮动电压生成单元的偏置电压的产生也可经偏置的电流而产生，所述电流偏置单元132包括第四PMOS管MP4与第六PMOS管MP6；
所述第四PMOS管MP4的漏极、所述第六PMOS管MP6的源极连接所述驱动电路100的输入电源VCP，所述第四PMOS管MP4的栅极与所述第六PMOS管MP6的栅极互相连接，所述第四PMOS管MP4的漏极连接所述偏置电流源，所述第六PMOS管MP6的漏极连接所述浮动电压生成单元133，以向所述浮动电压生成单元133输出偏置电流，使得所述浮动电压生成单元133产生所述偏置电压。
浮动电压生成单元133的一种实现方案中，所述浮动电压生成单元133包括齐纳二极管D0，所述齐纳二极管D0的正极连接所述功率管M0的源极，所述齐纳二极管D0的负极连接所述第六PMOS管MP6的漏极与所述功率管驱动单元131，所述齐纳二极管D0的反向击穿电压匹配于所述指定电压差或所述指定电压差范围。
对应的，所述功率管驱动单元131包括：第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7与第八PMOS管MP8；
所述第五NMOS管MN5的漏极连接所述电流偏置单元132，以获取所述偏置电流，所述第五NMOS管MN5的源极、所述第六NMOS管MN6的源极连接所述功率管M0的源极，所述第五NMOS管MN5的栅极连接所述第六NMOS管MN6的栅极，所述第六NMOS管MN6的漏极分别连接所述第七NMOS管MN7的源极与所述第八NMOS管MN8的源极，所述第七NMOS管MN7的漏极经所述第七PMOS管MP7连接所述驱动电路100的输入电源VCP，所述第八NMOS管MN8的漏极经所述第八PMOS管MP8连接所述输入电源VCP，所述第七PMOS管MP7的栅极连接所述第八PMOS管MP8的栅极，所述第七PMOS管MP7的栅极与漏极互相连接，所述第七NMOS管MN7的栅极连接所述浮动电压生成单元133，以获取所述偏置电压，所述第八NMOS管MN8的栅极连接所述功率管M0与所述监测管M1的栅极，以输出所述驱动电流与所述驱动电压。
所述功率管放电单元134包括连接于所述功率管M0栅极与源极之间的放电电阻R0。
可见：
第五PMOS管MP5与第六PMOS管MP6提供了驱动所需的偏置电流。第六PMOS管MP6的电流流经齐纳二极管D0以产生SOURCE+5V的偏置电压。第五NMOS管MN5、第六NMOS管MN6组成的电流镜用于提供第七NMOS管MN7、第八NMOS管MN8输入级的偏置电流，第七PMOS管MP7与第八PMOS管MP8组成的电流镜为第七NMOS管MN7、第八NMOS管MN8输入级的负载。放电电阻R0可用于关断功率管M0。
功率管M0开启的时候，实际上是可控充电电流的误差放大器驱动功率管的栅极电压，此时，第七NMOS管MN7、第八NMOS管MN8可视作误差放大器的共源极差分对输入极。
主驱动模块130的具体工作原理例如：
当需要开启功率管M0时，提供偏置电流源Ibias的电流给第四PMOS管MP4用于驱动，此时功率管M0的VGS电压为0V，功率管M0栅极的充电电流(即驱动电流)由第四PMOS管MP4与第五PMOS管MP5的电流镜、第四PMOS管MP4与第六PMOS管MP6的电流镜，以及第五PMOS管MP5与第六PMOS管MP6的电流镜这三对电流镜比例、偏置电流源Ibias电流大小，以及放电电阻R0决定。当功率管M0的栅极电压被充到VS+5V时，停止充电。
将以上限流控制模块110与主驱动模块130相结合的情况下：
若为了实现：在所述限流控制模块110拉低驱动电压后将所述功率管M0的电流固定在指定电流范围内或指定电流值，则：
所述限流控制模块110拉低所述驱动电压后，所述功率管M0的电流能够在所述第二NMOS管MN2的电流、所述第八PMOS管MP8的电流与所述功率管放电单元134的电流的共同作用下固定在指定电流范围内或指定电流值；例如：第一NMOS管MN1与第二NMOS管MN2的电流镜直接拉低功率管M0的栅极电压，当第二NMOS管MN2的电流通过限流环路与第八PMOS管MP8，放电电阻R0的充放电电流匹配时，将功率管M0(亦或监测管M1)的电流固定在预设值(即指定电流值)。
若为了实现：在所述限流控制模块110响应于所述触发，控制所述主驱动模块130降低所述驱动电流，则：
所述第七PMOS管MP7的电流能够在所述限流控制模块110的控制下而下降，以使所述驱动电流随之下降。例如：第三PMOS管MP3的漏极可连接第七PMOS管MP7的漏极，第三PMOS管MP3可以在短路发生，限流环路建立时，通过减小第七PMOS管MP7的电流以减小第八PMOS管MP8的电流。
具体举例中，监测电阻R1可设计为几十欧姆，此限流环路的唯一高阻点为功率管M0的栅极，功率管M0栅极积点为主极点，带宽内单积点无需额外对环路进行补偿。
在本说明书的描述中，参考术语“一种实施方式”、“一种实施例”、“具体实施过程”、“一种举例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (23)

1.一种功率管的驱动电路，所述功率管为NMOS管，所述功率管的漏极连接电源，所述功率管的源极经负载接地；
其特征在于，
所述驱动电路，包括：监测管、监测模块、限流控制模块；所述监测管与所述功率管类型相同；所述监测管与所述监测模块串联后并联于所述功率管的源极与漏极之间；
所述监测模块用于：
在经过所述监测管的待测电流大于预设的电流阈值时，触发所述限流控制模块；所述待测电流适配于所述功率管的电流而变化；
所述限流控制模块用于：
响应于所述触发，降低所述功率管的电流。
2.根据权利要求1所述的驱动电路，其特征在于，所述监测模块包括监测电阻与压降监测单元；
所述监测电阻与所述监测管串联后并联于所述功率管的源极与漏极之间；所述压降监测单元连接所述监测电阻与所述限流控制模块；
所述压降监测单元用于：
通过监测所述监测电阻两端的压降而实现对所述待测电流的监测，并在所述待测电流大于所述电流阈值时，触发所述限流控制模块。
3.根据权利要求2所述的驱动电路，其特征在于，所述压降监测单元包括第一晶体管、第一电流源、第二晶体管与第二电流源；
所述第一晶体管的控制端与所述第二晶体管的控制端相连接，所述第一电流源与所述第一晶体管串联，所述第二电流源与所述第二晶体管串联；所述第一晶体管连接所述监测电阻的第一端，所述第二晶体管连接所述监测电阻的第二端，所述监测电阻的第二端为所述监测电阻的连接监测管的一端；所述限流控制模块连接所述第一晶体管与所述第一电流源之间；
所述压降监测单元被配置为：
在所述待测电流大于所述电流阈值时，流经所述第一晶体管的电流与所述第一电流源的电流之间形成电流差，所述电流差直接或间接作用于所述限流控制模块，以触发所述限流控制模块。
4.根据权利要求3所述的驱动电路，其特征在于，所述第一晶体管与所述第二晶体管均为三极管；
所述第一晶体管的发射极连接所述监测电阻的第一端，所述第一晶体管的集电极经所述第一电流源接地或连接所述驱动电路的输入电源，所述第一晶体管的集电极还连接所述限流控制模块，以通过所述电流差触发所述限流控制模块；
所述第二晶体管的发射极连接所述监测电阻的第二端，所述第二晶体管的集电极经所述第二电流源接地或连接所述输入电源。
5.根据权利要求4所述的驱动电路，其特征在于，所述第一晶体管与所述第二晶体管均为PNP三极管；所述监测电阻连接于所述监测管的源极；所述第一晶体管的集电极经所述第一电流源接地；所述第二晶体管的集电极经所述第二电流源接地。
6.根据权利要求4所述的驱动电路，其特征在于，所述第一晶体管与所述第二晶体管均为NPN三极管；所述监测电阻连接于所述监测管的漏极；所述第一晶体管的集电极经所述第一电流源连接至所述输入电源，所述第二晶体管的集电极经所述第二电流源连接至所述输入电源。
7.根据权利要求1所述的驱动电路，其特征在于，还包括主驱动模块，所述主驱动模块的输出端连接所述功率管的栅极，以输出驱动电流与驱动电压；
所述限流控制模块具体用于：
响应于所述触发，拉低所述驱动电压，以使得：所述功率管的电流随所述驱动电压的拉低而发生下降。
8.根据权利要求7所述的驱动电路，其特征在于，
所述驱动电压被拉低后，所述功率管的电流能够在所述主驱动模块的配合下下降至指定电流范围内或指定电流值。
9.根据权利要求7所述的驱动电路，其特征在于，所述限流控制模块包括第一PMOS管、第二PMOS管、第一NMOS管与第二NMOS管；
所述第一PMOS管的源极与所述第二PMOS管的源极均连接至所述驱动电路的输入电源，所述第一PMOS管的栅极与所述第二PMOS管的栅极互相连接，所述第一PMOS管的漏极直接或间接连接所述监测模块，以直接或间接响应所述监测模块的所述触发；所述第一PMOS管的漏极与栅极互相连接；
所述第二PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的源极、所述第二NMOS管的源极均连接所述功率管的源极，所述第一NMOS管的栅极与所述第二NMOS管的栅极互相连接，所述第二NMOS管的漏极连接所述功率管的栅极，以在所述第一PMOS管响应到所述电流差时导通，以拉低所述驱动电压，所述第一NMOS管的漏极与栅极互相连接。
10.根据权利要求9所述的驱动电路，其特征在于，所述限流控制模块还包括触发响应单元，所述触发响应单元连接于所述第一PMOS管的漏极与所述监测模块之间；
所述触发响应单元用于：
获取所述监测模块因所述待测电流大于电流阈值而产生的电流差或电流，在所述第一PMOS管形成对应的电流，以使所述第一PMOS管响应到所述触发。
11.根据权利要求10所述的驱动电路，其特征在于，所述触发响应单元包括第三NMOS管与第四NMOS管；
所述第三NMOS管的漏极连接所述监测模块，以获取所述监测模块因所述待测电流大于电流阈值而产生的电流差或电流；
所述第三NMOS管的源极与所述第四NMOS管的源极接地，所述第三NMOS管的栅极与所述第四NMOS管的栅极相连接，所述第四NMOS管的漏极连接所述第一PMOS管的漏极。
12.根据权利要求8所述的驱动电路，其特征在于，
所述限流控制模块还用于：
响应于所述触发，控制所述主驱动模块降低所述驱动电流。
13.根据权利要求12所述的驱动电路，其特征在于，所述限流控制模块包括第一PMOS管与第三PMOS管；
所述第一PMOS管的源极与所述第三PMOS管的源极均连接至所述驱动电路的输入电源，所述第一PMOS管的栅极与所述第三PMOS管的栅极互相连接，所述第三PMOS管的漏极连接所述主驱动模块，在所述第一PMOS管响应所述触发时，控制所述主驱动模块降低所述驱动电流；所述第一PMOS管的漏极直接或间接连接所述监测模块，以直接或间接响应所述监测模块的所述触发；所述第一PMOS管的漏极与栅极互相连接。
14.根据权利要求9所述的驱动电路，其特征在于，所述主驱动模块包括电流偏置单元、功率管驱动单元、浮动电压生成单元，以及用于对所述功率管的栅极进行放电的功率管放电单元；
所述电流偏置单元连接偏置电流源，用于基于所述偏置电流源的电流而产生偏置电流；
所述浮动电压生成单元直接或间接连接于所述功率管的源极与所述驱动电路的输入电源之间，以产生浮动电压，所述浮动电压与所述功率管的源极的电压之间保持在指定电压差或指定电压差范围内；
所述功率管驱动单元的输出端连接所述功率管的栅极与所述监测管的栅极；
所述功率管驱动单元用于：
基于所述偏置电流输出所述驱动电流；
基于所述浮动电压输出所述驱动电压。
15.根据权利要求14所述的驱动电路，其特征在于，所述电流偏置单元包括第四PMOS管与第五PMOS管；
所述第四PMOS管的源极、所述第五PMOS管的源极连接所述驱动电路的输入电源，所述第四PMOS管的栅极与所述第五PMOS管的栅极互相连接，所述第四PMOS管的漏极连接所述偏置电流源，所述第五PMOS管的漏极连接所述功率管驱动单元，以向所述功率管驱动单元反馈所述偏置电流，所述第四PMOS管的栅极与漏极互相连接。
16.根据权利要求14所述的驱动电路，其特征在于，所述电流偏置单元包括第四PMOS管与第六PMOS管；
所述第四PMOS管的漏极、所述第六PMOS管的源极连接所述驱动电路的输入电源，所述第四PMOS管的栅极与所述第六PMOS管的栅极互相连接，所述第四PMOS管的漏极连接所述偏置电流源，所述第六PMOS管的漏极连接所述浮动电压生成单元，以向所述浮动电压生成单元输出偏置电流，使得所述浮动电压生成单元产生所述偏置电压。
17.根据权利要求16所述的驱动电路，其特征在于，所述浮动电压生成单元包括齐纳二极管，所述齐纳二极管的正极连接所述功率管的源极，所述齐纳二极管的负极连接所述第六PMOS管的漏极与所述功率管驱动单元，所述齐纳二极管的反向击穿电压匹配于所述指定电压差或所述指定电压差范围。
18.根据权利要求14所述的驱动电路，其特征在于，所述功率管驱动单元包括：第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第七PMOS管与第八PMOS管；
所述第五NMOS管的漏极连接所述电流偏置单元，以获取所述偏置电流，所述第五NMOS管的源极、所述第六NMOS管的源极连接所述功率管的源极，所述第五NMOS管的栅极连接所述第六NMOS管的栅极，所述第六NMOS管的漏极分别连接所述第七NMOS管的源极与所述第八NMOS管的源极，所述第七NMOS管的漏极经所述第七PMOS管连接所述驱动电路的输入电源，所述第八NMOS管的漏极经所述第八PMOS管连接所述输入电源，所述第七PMOS管的栅极连接所述第八PMOS管的栅极，所述第七PMOS管的栅极与漏极互相连接，所述第七NMOS管的栅极连接所述浮动电压生成单元，以获取所述偏置电压，所述第八NMOS管的栅极连接所述功率管与所述监测管的栅极，以输出所述驱动电流与所述驱动电压。
19.根据权利要求18所述的驱动电路，其特征在于，
所述限流控制模块拉低所述驱动电压后，所述功率管的电流能够在所述第二NMOS管的电流、所述第八PMOS管的电流与所述功率管放电单元的电流的共同作用下固定在指定电流范围内或指定电流值。
20.根据权利要求18所述的驱动电路，其特征在于，
在所述限流控制模块还用于响应于所述触发，控制所述主驱动模块降低所述驱动电流的情况下，所述第七PMOS管的电流能够在所述限流控制模块的控制下而下降，以使所述驱动电流随之下降。
21.根据权利要求14至20任一项所述的驱动电路，其特征在于，所述功率管放电单元包括连接于所述功率管栅极与源极之间的放电电阻。
22.根据权利要求1至20任一项所述的驱动电路，其特征在于，所述监测管的尺寸小于所述功率管。
23.根据权利要求1至20任一项所述的驱动电路，其特征在于，所述功率管为高边NMOS管。
CN202211386035.4A 2022-04-02 2022-11-07 功率管的驱动电路 Pending CN115765694A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210355295.9A CN114866077A (zh) 2022-04-02 2022-04-02 功率管的驱动电路与电子设备
CN2022103552959 2022-04-02

Publications (1)

Publication Number Publication Date
CN115765694A true CN115765694A (zh) 2023-03-07

Family

ID=82629150

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210355295.9A Withdrawn CN114866077A (zh) 2022-04-02 2022-04-02 功率管的驱动电路与电子设备
CN202211386035.4A Pending CN115765694A (zh) 2022-04-02 2022-11-07 功率管的驱动电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210355295.9A Withdrawn CN114866077A (zh) 2022-04-02 2022-04-02 功率管的驱动电路与电子设备

Country Status (1)

Country Link
CN (2) CN114866077A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115842330B (zh) * 2022-12-30 2024-04-05 杭州朋声科技有限公司 一种过流保护电路及芯片
CN115864343B (zh) * 2023-03-03 2023-05-23 珠海智融科技股份有限公司 一种限流电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167263A1 (en) * 2007-12-27 2009-07-02 Vimicro Corporation Current limiting circuit and voltage regulator using the same
CN203251283U (zh) * 2013-03-18 2013-10-23 意法半导体研发（上海）有限公司 用于对具有漏极和源极的驱动晶体管的栅极进行放电的电路以及用于驱动器的电路
CN103645765A (zh) * 2013-12-20 2014-03-19 嘉兴中润微电子有限公司 一种用于高压功率mosfet电路中的高压大电流控制电路
CN106788357A (zh) * 2017-01-23 2017-05-31 上海贝岭股份有限公司 驱动电路
CN110739835A (zh) * 2018-07-18 2020-01-31 圣邦微电子（北京）股份有限公司 限流保护电路
CN111478300A (zh) * 2020-05-09 2020-07-31 上海维安半导体有限公司 一种折返式过流保护电路
CN112271917A (zh) * 2020-11-13 2021-01-26 广东澳鸿科技有限公司 一种可用于低边驱动的限流电路
CN112491012A (zh) * 2021-02-03 2021-03-12 四川蕊源集成电路科技有限公司 一种限流双保护电路及电路的限流双保护方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167263A1 (en) * 2007-12-27 2009-07-02 Vimicro Corporation Current limiting circuit and voltage regulator using the same
CN203251283U (zh) * 2013-03-18 2013-10-23 意法半导体研发（上海）有限公司 用于对具有漏极和源极的驱动晶体管的栅极进行放电的电路以及用于驱动器的电路
CN103645765A (zh) * 2013-12-20 2014-03-19 嘉兴中润微电子有限公司 一种用于高压功率mosfet电路中的高压大电流控制电路
CN106788357A (zh) * 2017-01-23 2017-05-31 上海贝岭股份有限公司 驱动电路
CN110739835A (zh) * 2018-07-18 2020-01-31 圣邦微电子（北京）股份有限公司 限流保护电路
CN111478300A (zh) * 2020-05-09 2020-07-31 上海维安半导体有限公司 一种折返式过流保护电路
CN112271917A (zh) * 2020-11-13 2021-01-26 广东澳鸿科技有限公司 一种可用于低边驱动的限流电路
CN112491012A (zh) * 2021-02-03 2021-03-12 四川蕊源集成电路科技有限公司 一种限流双保护电路及电路的限流双保护方法

Also Published As

Publication number Publication date
CN114866077A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
CN115765694A (zh) 功率管的驱动电路
US7821328B2 (en) Dynamic charge pump system for front end protection circuit
CN207490875U (zh) 电压生成器电路
CN111490762B (zh) 一种新型的上电下电复位电路
TWI534436B (zh) 電池類比電路
CN104600963B (zh) 一种开关电源输出电压双模检测电路
US20140307354A1 (en) Esd protection circuit
CN109062304B (zh) 一种恒流负载电路和一种电子负载及相关系统
CN101119099A (zh) 负载驱动电路及保护方法
CN109917176B (zh) 驱动过流检测电路
CN102331806A (zh) 差动放大电路以及串联稳压器
JP2016048490A (ja) 電源制御回路および電源装置
CN111884193A (zh) 一种防反接电路与防反接设备
JP2002189522A (ja) レギュレータ
CN212304747U (zh) 一种防反接电路与防反接设备
JPWO2017159035A1 (ja) 放電回路および蓄電装置
CN112558679A (zh) 一种限流保护电路
CN215499671U (zh) 一种激光设备过流过压保护电路及灯具
EP2623207A1 (en) Static spraying appratus
CN209878871U (zh) 驱动过流检测电路
JP2005174208A (ja) 定電圧電源装置
CN104078966B (zh) 一种低阻抗限流式抗高压保护电路
CN113495592A (zh) 用于ldo的短路电流保护装置和方法、ldo
TW201710820A (zh) 電壓調節器（二）
JP2011053981A (ja) 電源装置および車載用電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination