JP2002189522A - レギュレータ - Google Patents
レギュレータInfo
- Publication number
- JP2002189522A JP2002189522A JP2000388637A JP2000388637A JP2002189522A JP 2002189522 A JP2002189522 A JP 2002189522A JP 2000388637 A JP2000388637 A JP 2000388637A JP 2000388637 A JP2000388637 A JP 2000388637A JP 2002189522 A JP2002189522 A JP 2002189522A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- regulator
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 従来のレギュレータでは、入力される電源電
圧が急変動した場合、その急激な電圧変化に追従できず
出力電圧が変動してしまうおそれがある。 【解決手段】 本発明に係るレギュレータ２５はＦＥＴ
５０、抵抗５１、５２、差動増幅器５３、及び直流電圧
源５４を有するレギュレータにおいて、入力端子ａとＦ
ＥＴ５０のゲート端子（Ｇ）との間に、入力端子ａに加
わる電源電圧Ｖ CCの変動に応じてゲート電圧ＶGを変動
させる手段を設けている。
圧が急変動した場合、その急激な電圧変化に追従できず
出力電圧が変動してしまうおそれがある。 【解決手段】 本発明に係るレギュレータ２５はＦＥＴ
５０、抵抗５１、５２、差動増幅器５３、及び直流電圧
源５４を有するレギュレータにおいて、入力端子ａとＦ
ＥＴ５０のゲート端子（Ｇ）との間に、入力端子ａに加
わる電源電圧Ｖ CCの変動に応じてゲート電圧ＶGを変動
させる手段を設けている。
Description
【０００１】
【発明の属する技術分野】本発明は、入力される電源電
圧から常に一定の出力電圧を得るためのレギュレータに
関するものである。
圧から常に一定の出力電圧を得るためのレギュレータに
関するものである。
【０００２】
【従来の技術】従来のレギュレータについて、ここでは
スマートバッテリなどと呼ばれるバッテリパックに用い
られるレギュレータを例に挙げて説明を行う。スマート
バッテリとは自身に内蔵されたマイクロコンピュータ
（以下、マイコンと呼ぶ）を用いて二次電池の電圧（以
下、セル電圧と呼ぶ）や充放電電流をモニタする機能を
有し、充電器あるいはコンピュータ等の負荷との間でデ
ータ授受を行うことができるバッテリパックのことであ
る。こうした構成のバッテリパックを用いると、充電器
あるいはコンピュータ等の負荷側で前記二次電池の状態
を知ることができるため、電池の残量表示や充電の停止
などを正確に行うことができる。
スマートバッテリなどと呼ばれるバッテリパックに用い
られるレギュレータを例に挙げて説明を行う。スマート
バッテリとは自身に内蔵されたマイクロコンピュータ
（以下、マイコンと呼ぶ）を用いて二次電池の電圧（以
下、セル電圧と呼ぶ）や充放電電流をモニタする機能を
有し、充電器あるいはコンピュータ等の負荷との間でデ
ータ授受を行うことができるバッテリパックのことであ
る。こうした構成のバッテリパックを用いると、充電器
あるいはコンピュータ等の負荷側で前記二次電池の状態
を知ることができるため、電池の残量表示や充電の停止
などを正確に行うことができる。
【０００３】ここで、前記バッテリパックに内蔵したマ
イコンを駆動するためには３．３Ｖや５．０Ｖといった
定電圧を供給する必要がある。この電圧供給が一定に維
持されない場合には前記マイコンの動作が不安定となっ
たり、前記セル電圧の検出精度等が低下したりしてしま
い、前記マイコンは過充電保護回路等を正常に制御でき
なくなる。そのため、過充電に対して電気化学的な自己
保護作用のない非水系電池（例えば、リチウムイオン電
池）を二次電池として使用したバッテリパックにおいて
は、その安全性を保証できなくなる。
イコンを駆動するためには３．３Ｖや５．０Ｖといった
定電圧を供給する必要がある。この電圧供給が一定に維
持されない場合には前記マイコンの動作が不安定となっ
たり、前記セル電圧の検出精度等が低下したりしてしま
い、前記マイコンは過充電保護回路等を正常に制御でき
なくなる。そのため、過充電に対して電気化学的な自己
保護作用のない非水系電池（例えば、リチウムイオン電
池）を二次電池として使用したバッテリパックにおいて
は、その安全性を保証できなくなる。
【０００４】また、前記バッテリパックに内蔵したマイ
コン以外の構成回路についても、安定な動作を維持する
ためには定電圧を供給することが望ましい。そのため、
前記バッテリパックには電源電圧が変化してもその出力
電圧を一定に保つためのレギュレータを設けている。
コン以外の構成回路についても、安定な動作を維持する
ためには定電圧を供給することが望ましい。そのため、
前記バッテリパックには電源電圧が変化してもその出力
電圧を一定に保つためのレギュレータを設けている。
【０００５】図６は従来のレギュレータの一構成例を示
す回路図である。まず、従来のレギュレータの回路構成
について説明する。図中のＦＥＴ５０は出力トランジス
タとして機能するｐチャネル型のＭＯＳ−ＦＥＴであ
り、そのソース端子（Ｓ）にはレギュレータの入力端子
ａにつながるラインＬ１を接続することで電源電圧ＶCC
を加えている。一方、ＦＥＴ５０のドレイン端子（Ｄ）
については電圧検出手段である抵抗５１、５２を介して
グランドに接続するとともに、レギュレータの出力端子
ｂにも接続している。
す回路図である。まず、従来のレギュレータの回路構成
について説明する。図中のＦＥＴ５０は出力トランジス
タとして機能するｐチャネル型のＭＯＳ−ＦＥＴであ
り、そのソース端子（Ｓ）にはレギュレータの入力端子
ａにつながるラインＬ１を接続することで電源電圧ＶCC
を加えている。一方、ＦＥＴ５０のドレイン端子（Ｄ）
については電圧検出手段である抵抗５１、５２を介して
グランドに接続するとともに、レギュレータの出力端子
ｂにも接続している。
【０００６】そして、抵抗５１、５２の接続ノードｃを
差動増幅器５３の逆相入力端子（−）に接続しており、
この差動増幅器５３の正相入力端子（＋）には直流電圧
源５４を接続することで基準電圧Ｖrefを印加してい
る。ここで、差動増幅器５３の出力端についてはライン
Ｌ２を介してＦＥＴ５０のゲート端子（Ｇ）に接続して
おり、差動増幅器５３からの出力電圧をＦＥＴ５０のゲ
ート電圧ＶGとしている。
差動増幅器５３の逆相入力端子（−）に接続しており、
この差動増幅器５３の正相入力端子（＋）には直流電圧
源５４を接続することで基準電圧Ｖrefを印加してい
る。ここで、差動増幅器５３の出力端についてはライン
Ｌ２を介してＦＥＴ５０のゲート端子（Ｇ）に接続して
おり、差動増幅器５３からの出力電圧をＦＥＴ５０のゲ
ート電圧ＶGとしている。
【０００７】次に上記した回路構成を有する従来のレギ
ュレータの動作について説明する。上記構成のレギュレ
ータにおいて、入力端子ａに加わる電源電圧ＶCCが上昇
した場合にはＦＥＴ５０のゲート・ソース間における電
位差ＶGSが大きくなる。それに伴ってＦＥＴ５０を流れ
るドレイン電流ＩDが増加するため、出力端子ｂにおけ
る出力電圧Ｖreg及び接続ノードｃにおける電圧ＶAはと
もに上昇する。
ュレータの動作について説明する。上記構成のレギュレ
ータにおいて、入力端子ａに加わる電源電圧ＶCCが上昇
した場合にはＦＥＴ５０のゲート・ソース間における電
位差ＶGSが大きくなる。それに伴ってＦＥＴ５０を流れ
るドレイン電流ＩDが増加するため、出力端子ｂにおけ
る出力電圧Ｖreg及び接続ノードｃにおける電圧ＶAはと
もに上昇する。
【０００８】ここで、差動増幅器５３は電圧ＶAと基準
電圧Ｖrefとを比較し、両者が常に一致するようにＦＥ
Ｔ５０のゲート端子（Ｇ）に加えるゲート電圧ＶGを制
御するようになっている。このため、電源電圧ＶCCの上
昇に伴って出力電圧Ｖreg及び電圧ＶAが上昇した場合、
差動増幅器５３はＦＥＴ５０のゲート電圧ＶGを上げる
ように動作する。これにより、ＦＥＴ５０のゲート・ソ
ース間における電位差Ｖ GSは小さくなるのでドレイン電
流ＩDは減少し、出力電圧Ｖreg及び電圧ＶAは所定の値
まで低下する。
電圧Ｖrefとを比較し、両者が常に一致するようにＦＥ
Ｔ５０のゲート端子（Ｇ）に加えるゲート電圧ＶGを制
御するようになっている。このため、電源電圧ＶCCの上
昇に伴って出力電圧Ｖreg及び電圧ＶAが上昇した場合、
差動増幅器５３はＦＥＴ５０のゲート電圧ＶGを上げる
ように動作する。これにより、ＦＥＴ５０のゲート・ソ
ース間における電位差Ｖ GSは小さくなるのでドレイン電
流ＩDは減少し、出力電圧Ｖreg及び電圧ＶAは所定の値
まで低下する。
【０００９】逆に、電源電圧ＶCCが低下した場合にはゲ
ート・ソース間の電圧ＶGSは小さくなるのでドレイン電
流ＩDが減少し、出力電圧Ｖreg及び電圧ＶAはともに低
下する。よって、差動増幅器５３はＦＥＴ５０のゲート
電圧ＶGを下げるように動作する。これにより、ＦＥＴ
５０のゲート・ソース間における電位差ＶGSは大きくな
るのでドレイン電流ＩDは増加し、出力電圧Ｖreg及び電
圧ＶAは所定の値まで上昇する。以上の動作により、従
来のレギュレータは出力端子ｂにおける出力電圧Ｖreg
を常に一定とすることができる。
ート・ソース間の電圧ＶGSは小さくなるのでドレイン電
流ＩDが減少し、出力電圧Ｖreg及び電圧ＶAはともに低
下する。よって、差動増幅器５３はＦＥＴ５０のゲート
電圧ＶGを下げるように動作する。これにより、ＦＥＴ
５０のゲート・ソース間における電位差ＶGSは大きくな
るのでドレイン電流ＩDは増加し、出力電圧Ｖreg及び電
圧ＶAは所定の値まで上昇する。以上の動作により、従
来のレギュレータは出力端子ｂにおける出力電圧Ｖreg
を常に一定とすることができる。
【００１０】
【発明が解決しようとする課題】ここで、前記バッテリ
パックは充電器に対して着脱が可能であり、前記バッテ
リパックを充電器にセットする際には前記レギュレータ
に対して入力される電源電圧ＶCCが一瞬で大きく上昇す
ることがある。また、何らかの原因で前記バッテリパッ
クがショートしてしまった場合には、大きなショート電
流が流れて前記レギュレータに対する電源電圧ＶCCは急
激に低下してしまう。
パックは充電器に対して着脱が可能であり、前記バッテ
リパックを充電器にセットする際には前記レギュレータ
に対して入力される電源電圧ＶCCが一瞬で大きく上昇す
ることがある。また、何らかの原因で前記バッテリパッ
クがショートしてしまった場合には、大きなショート電
流が流れて前記レギュレータに対する電源電圧ＶCCは急
激に低下してしまう。
【００１１】しかしながら、従来のレギュレータでは前
述のように電源電圧ＶCCが大きく急上昇もしくは急下降
した場合、その急激な電圧変化にレギュレート動作が追
従できず一時的に出力電圧Ｖregが変動してしまうおそ
れがある。図７は電源電圧ＶC Cの急変時におけるＦＥＴ
５０のゲート電圧ＶG及びレギュレータの出力電圧Ｖre g
を示すタイムチャート図である。ここでは、電源電圧Ｖ
CC、ゲート電圧ＶG、及び出力電圧Ｖregの電圧変化をそ
れぞれ図中（ａ）〜（ｃ）に示しており、各チャート図
において縦軸は電位、横軸は時間を示している。
述のように電源電圧ＶCCが大きく急上昇もしくは急下降
した場合、その急激な電圧変化にレギュレート動作が追
従できず一時的に出力電圧Ｖregが変動してしまうおそ
れがある。図７は電源電圧ＶC Cの急変時におけるＦＥＴ
５０のゲート電圧ＶG及びレギュレータの出力電圧Ｖre g
を示すタイムチャート図である。ここでは、電源電圧Ｖ
CC、ゲート電圧ＶG、及び出力電圧Ｖregの電圧変化をそ
れぞれ図中（ａ）〜（ｃ）に示しており、各チャート図
において縦軸は電位、横軸は時間を示している。
【００１２】ここで、図７（ａ）に示すように電源電圧
ＶCCが短時間に急上昇した場合、例えば数μｓの間に数
十ｍＶの電圧上昇が生じた場合、差動増幅器５３内の寄
生コンデンサＣの影響により、その出力であるゲート電
圧ＶGは電源電圧ＶCCの急上昇に追従することができ
ず、図７（ｂ）に示すように緩やかに上昇する。このよ
うに、ゲート電圧ＶGの上昇が遅れるとＦＥＴ５０にお
けるゲート・ソース間の電位差ＶGSが増大するためにＦ
ＥＴ５０のオン抵抗が下がってしまい、出力電圧Ｖreg
は図７（ｃ）に示すように、ゲート電圧ＶGが所定値に
達するまでの間に大きく引き上げられてしまう。逆に、
電源電圧ＶCCが急落した場合にはゲート電圧ＶGの降下
が遅れるため、オン抵抗が一気に上昇することになり、
出力電圧Ｖregは大きく低下してしまう。
ＶCCが短時間に急上昇した場合、例えば数μｓの間に数
十ｍＶの電圧上昇が生じた場合、差動増幅器５３内の寄
生コンデンサＣの影響により、その出力であるゲート電
圧ＶGは電源電圧ＶCCの急上昇に追従することができ
ず、図７（ｂ）に示すように緩やかに上昇する。このよ
うに、ゲート電圧ＶGの上昇が遅れるとＦＥＴ５０にお
けるゲート・ソース間の電位差ＶGSが増大するためにＦ
ＥＴ５０のオン抵抗が下がってしまい、出力電圧Ｖreg
は図７（ｃ）に示すように、ゲート電圧ＶGが所定値に
達するまでの間に大きく引き上げられてしまう。逆に、
電源電圧ＶCCが急落した場合にはゲート電圧ＶGの降下
が遅れるため、オン抵抗が一気に上昇することになり、
出力電圧Ｖregは大きく低下してしまう。
【００１３】こうした出力電圧Ｖregの変動を防止する
ためには、電源電圧ＶCCの変動に対するゲート電圧ＶG
の追従性を向上する必要がある。例えば、差動増幅器５
３の駆動電圧を上げることでレギュレータのループ利得
を上げてやれば、ある程度まではゲート電圧ＶGを電源
電圧ＶCCの急変動に追従させることも可能である。しか
しながら、この方法では前述したように数μｓの間に数
十ｍＶといった電源電圧ＶCCの急変動にゲート電圧ＶG
を追従させることは物理的に困難である。また、レギュ
レータ自体の消費電力は極力抑えたいという要望が強い
ことを鑑みれば、単純に差動増幅器５３の駆動電圧を引
き上げる方法は不適当である。
ためには、電源電圧ＶCCの変動に対するゲート電圧ＶG
の追従性を向上する必要がある。例えば、差動増幅器５
３の駆動電圧を上げることでレギュレータのループ利得
を上げてやれば、ある程度まではゲート電圧ＶGを電源
電圧ＶCCの急変動に追従させることも可能である。しか
しながら、この方法では前述したように数μｓの間に数
十ｍＶといった電源電圧ＶCCの急変動にゲート電圧ＶG
を追従させることは物理的に困難である。また、レギュ
レータ自体の消費電力は極力抑えたいという要望が強い
ことを鑑みれば、単純に差動増幅器５３の駆動電圧を引
き上げる方法は不適当である。
【００１４】本発明は上記の問題点に鑑み、入力される
電源電圧が急激に変動するアプリケーション状態であっ
ても出力電圧の変動を最小限とすることができ、かつ自
身の消費電流を極力抑えることができるレギュレータを
提供することを目的とする。
電源電圧が急激に変動するアプリケーション状態であっ
ても出力電圧の変動を最小限とすることができ、かつ自
身の消費電流を極力抑えることができるレギュレータを
提供することを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るレギュレータにおいては、第１端子が
入力端子に接続され、第２端子が出力端子に接続される
とともに電圧検出手段を介してグランドに接続されてい
るトランジスタと、前記電圧検出手段によって検出され
る電圧が基準電圧と等しくなるように前記トランジスタ
の制御端子に印加する制御電圧を調節する手段とを有す
るレギュレータにおいて、前記入力端子と前記トランジ
スタの制御端子との間に、前記入力端子に加わる入力電
圧の変動に応じて前記制御電圧を変動させる手段を設け
た構成としている。
に、本発明に係るレギュレータにおいては、第１端子が
入力端子に接続され、第２端子が出力端子に接続される
とともに電圧検出手段を介してグランドに接続されてい
るトランジスタと、前記電圧検出手段によって検出され
る電圧が基準電圧と等しくなるように前記トランジスタ
の制御端子に印加する制御電圧を調節する手段とを有す
るレギュレータにおいて、前記入力端子と前記トランジ
スタの制御端子との間に、前記入力端子に加わる入力電
圧の変動に応じて前記制御電圧を変動させる手段を設け
た構成としている。
【００１６】
【発明の実施の形態】ここでは、本発明に係るレギュレ
ータをスマートバッテリなどと呼ばれるバッテリパック
に適用した例を挙げて説明を行う。前述した通り、スマ
ートバッテリとは内蔵したマイコンを用いて二次電池の
状態をモニタする機能を有し、充電器あるいはコンピュ
ータ等の負荷との間でデータ授受を行うことができるバ
ッテリパックのことである。
ータをスマートバッテリなどと呼ばれるバッテリパック
に適用した例を挙げて説明を行う。前述した通り、スマ
ートバッテリとは内蔵したマイコンを用いて二次電池の
状態をモニタする機能を有し、充電器あるいはコンピュ
ータ等の負荷との間でデータ授受を行うことができるバ
ッテリパックのことである。
【００１７】図１は本発明に係るレギュレータを具備す
るバッテリパックを用いたスマートバッテリシステムの
一構成例を示すブロック図である。図中に示すように、
このスマートバッテリシステムはバッテリパック１０と
本体４０（例えば、携帯型のパーソナルコンピュータ
等）とから構成されている。ここで、バッテリパック１
０はプラス端子１及びマイナス端子２を有しており、一
方の本体４０もプラス端子４１及びマイナス端子４２を
有している。これらのプラス端子同士及びマイナス端子
同士を結合／分離することにより、バッテリパック１０
を本体４０に対して着脱することができる。また、バッ
テリパック１０は二次電池から所望の電圧を発生すると
ともに、該二次電池の状態を監視するためにバッテリモ
ニタ回路部２０及びマイコン３０を有している。
るバッテリパックを用いたスマートバッテリシステムの
一構成例を示すブロック図である。図中に示すように、
このスマートバッテリシステムはバッテリパック１０と
本体４０（例えば、携帯型のパーソナルコンピュータ
等）とから構成されている。ここで、バッテリパック１
０はプラス端子１及びマイナス端子２を有しており、一
方の本体４０もプラス端子４１及びマイナス端子４２を
有している。これらのプラス端子同士及びマイナス端子
同士を結合／分離することにより、バッテリパック１０
を本体４０に対して着脱することができる。また、バッ
テリパック１０は二次電池から所望の電圧を発生すると
ともに、該二次電池の状態を監視するためにバッテリモ
ニタ回路部２０及びマイコン３０を有している。
【００１８】このバッテリパック１０は二次電池とし
て、例えば４つのリチウムイオン電池３ａ〜３ｄ（以
下、これらをセル３ａ〜セル３ｄと呼び、適宜まとめて
セル３と呼ぶ）を有しており、これらのセル３ａ〜３ｄ
を図中に示す順に直列接続している。ここで、セル３ａ
の負極はセンス抵抗４の一端に接続しており、センス抵
抗４の他端はバッテリパック１０のマイナス端子２に接
続している。なお、センス抵抗４とは電流検出用の微小
抵抗値（一般に数十ｍΩ）を持つ抵抗である。
て、例えば４つのリチウムイオン電池３ａ〜３ｄ（以
下、これらをセル３ａ〜セル３ｄと呼び、適宜まとめて
セル３と呼ぶ）を有しており、これらのセル３ａ〜３ｄ
を図中に示す順に直列接続している。ここで、セル３ａ
の負極はセンス抵抗４の一端に接続しており、センス抵
抗４の他端はバッテリパック１０のマイナス端子２に接
続している。なお、センス抵抗４とは電流検出用の微小
抵抗値（一般に数十ｍΩ）を持つ抵抗である。
【００１９】一方、セル３ｄの正極はＦＥＴ等で構成し
たスイッチ素子５、６を介してバッテリパック１０のプ
ラス端子１に接続している。スイッチ素子５、６は互い
に直列に接続されており、これらを構成するＦＥＴのオ
ン／オフをスイッチングすることによって、セル３から
の放電、及び本体４０に設けた充電器４３からセル３へ
の充電を制御することができる。
たスイッチ素子５、６を介してバッテリパック１０のプ
ラス端子１に接続している。スイッチ素子５、６は互い
に直列に接続されており、これらを構成するＦＥＴのオ
ン／オフをスイッチングすることによって、セル３から
の放電、及び本体４０に設けた充電器４３からセル３へ
の充電を制御することができる。
【００２０】また、バッテリパック１０のプラス端子１
の電圧とセル３ａ〜３ｄの合計電圧（すなわち、セル３
ｄの正極電圧）のうち、高い方の電圧を電源電圧ＶCCと
してバッテリモニタ回路部２０に供給するために、ダイ
オード７及びダイオード８を設けており、これらのダイ
オード７、８のカソードはともにバッテリモニタ回路部
２０に設けたレギュレータ２５の入力端子ａに接続して
いる。一方、ダイオード７のアノードはセル３ｄの正極
に接続しており、ダイオード８のアノードはバッテリパ
ック１０のプラス端子１に接続している。このような構
成とすることにより、バッテリモニタ回路部２０の電源
電圧ＶCCとしては、充電器４３の電圧とセル３ａ〜３ｄ
の合計電圧のうち、高い方の電圧が加えられることにな
る。
の電圧とセル３ａ〜３ｄの合計電圧（すなわち、セル３
ｄの正極電圧）のうち、高い方の電圧を電源電圧ＶCCと
してバッテリモニタ回路部２０に供給するために、ダイ
オード７及びダイオード８を設けており、これらのダイ
オード７、８のカソードはともにバッテリモニタ回路部
２０に設けたレギュレータ２５の入力端子ａに接続して
いる。一方、ダイオード７のアノードはセル３ｄの正極
に接続しており、ダイオード８のアノードはバッテリパ
ック１０のプラス端子１に接続している。このような構
成とすることにより、バッテリモニタ回路部２０の電源
電圧ＶCCとしては、充電器４３の電圧とセル３ａ〜３ｄ
の合計電圧のうち、高い方の電圧が加えられることにな
る。
【００２１】次に、バッテリモニタ回路部２０及びマイ
コン３０について説明する。バッテリモニタ回路部２０
はセルセレクタ２１、差動増幅器２２、増幅器２３、パ
ワーＦＥＴドライバ２４、及びレギュレータ２５といっ
た回路から構成されている。また、マイコン３０はＣＰ
Ｕ３１及びＡ／Ｄコンバータ３２を有しており、バッテ
リモニタ回路部２０の制御及び本体４０側に設けたＣＰ
Ｕ４４とのデータ授受を行う。なお、マイコン３０と本
体４０とは図示しない通信用のバスによって接続されて
いる。
コン３０について説明する。バッテリモニタ回路部２０
はセルセレクタ２１、差動増幅器２２、増幅器２３、パ
ワーＦＥＴドライバ２４、及びレギュレータ２５といっ
た回路から構成されている。また、マイコン３０はＣＰ
Ｕ３１及びＡ／Ｄコンバータ３２を有しており、バッテ
リモニタ回路部２０の制御及び本体４０側に設けたＣＰ
Ｕ４４とのデータ授受を行う。なお、マイコン３０と本
体４０とは図示しない通信用のバスによって接続されて
いる。
【００２２】セルセレクタ２１はマルチプレクサ等で構
成されており、セル３ａ〜３ｄの各正極−負極間のセル
電圧Ｅ1〜Ｅ4のいずれかを周期的に選択して差動増幅器
２２に送出している。ここで、差動増幅器２２は入力さ
れた各セル電圧Ｅ1〜Ｅ4をマイコン３０が読み取り可能
なレベルに変換して、マイコン３０のＡ／Ｄコンバータ
３２に送出する。一方、増幅器２３はセンス抵抗４で生
じた電圧降下をマイコン３０が読み取り可能なレベルに
変換して、マイコン３０のＡ／Ｄコンバータ３２に送出
している。
成されており、セル３ａ〜３ｄの各正極−負極間のセル
電圧Ｅ1〜Ｅ4のいずれかを周期的に選択して差動増幅器
２２に送出している。ここで、差動増幅器２２は入力さ
れた各セル電圧Ｅ1〜Ｅ4をマイコン３０が読み取り可能
なレベルに変換して、マイコン３０のＡ／Ｄコンバータ
３２に送出する。一方、増幅器２３はセンス抵抗４で生
じた電圧降下をマイコン３０が読み取り可能なレベルに
変換して、マイコン３０のＡ／Ｄコンバータ３２に送出
している。
【００２３】マイコン３０は差動増幅器２２の出力に基
づいてセル３ａ〜３ｄの各セル電圧Ｅ1〜Ｅ4を検知する
とともに、増幅器２３からの出力に基づいてセル３ａ〜
３ｄに流れる充電電流もしくは放電電流を検知し、それ
らの電圧値及び電流値に応じてパワーＦＥＴドライバ２
４の動作を制御するようになっている。ここで、パワー
ＦＥＴドライバ２４とは前述のスイッチ素子５、６を構
成するＦＥＴのオン／オフを切り替えるものである。こ
のような構成とすることにより、マイコン３０によって
バッテリパック１０が過充電もしくは過放電状態となる
ことを防止することができる。
づいてセル３ａ〜３ｄの各セル電圧Ｅ1〜Ｅ4を検知する
とともに、増幅器２３からの出力に基づいてセル３ａ〜
３ｄに流れる充電電流もしくは放電電流を検知し、それ
らの電圧値及び電流値に応じてパワーＦＥＴドライバ２
４の動作を制御するようになっている。ここで、パワー
ＦＥＴドライバ２４とは前述のスイッチ素子５、６を構
成するＦＥＴのオン／オフを切り替えるものである。こ
のような構成とすることにより、マイコン３０によって
バッテリパック１０が過充電もしくは過放電状態となる
ことを防止することができる。
【００２４】続いて、レギュレータ２５についての説明
を行う。レギュレータ２５は入力される電源電圧ＶCCか
ら常に一定な出力電圧Ｖregを得るものであり、その出
力電圧Ｖregをマイコン３０やバッテリモニタ回路部２
０の各構成回路に供給する働きを有する。図２は本発明
の第１実施形態のレギュレータ２５を示す回路図であ
る。まず、本実施形態におけるレギュレータ２５の回路
構成について説明する。
を行う。レギュレータ２５は入力される電源電圧ＶCCか
ら常に一定な出力電圧Ｖregを得るものであり、その出
力電圧Ｖregをマイコン３０やバッテリモニタ回路部２
０の各構成回路に供給する働きを有する。図２は本発明
の第１実施形態のレギュレータ２５を示す回路図であ
る。まず、本実施形態におけるレギュレータ２５の回路
構成について説明する。
【００２５】図中のＦＥＴ５０は出力トランジスタとし
て機能するｐチャネル型のＭＯＳ−ＦＥＴであり、その
ソース端子（Ｓ）にはレギュレータ２５の入力端子ａに
つながるラインＬ１が接続されて電源電圧ＶCCが印加さ
れている。一方、ＦＥＴ５０のドレイン端子（Ｄ）につ
いては電圧検出手段である抵抗５１、５２を介してグラ
ンドに接続するとともに、レギュレータ２５の出力端子
ｂにも接続している。
て機能するｐチャネル型のＭＯＳ−ＦＥＴであり、その
ソース端子（Ｓ）にはレギュレータ２５の入力端子ａに
つながるラインＬ１が接続されて電源電圧ＶCCが印加さ
れている。一方、ＦＥＴ５０のドレイン端子（Ｄ）につ
いては電圧検出手段である抵抗５１、５２を介してグラ
ンドに接続するとともに、レギュレータ２５の出力端子
ｂにも接続している。
【００２６】そして、抵抗５１、５２の接続ノードｃを
差動増幅器５３の逆相入力端子（−）に接続しており、
この差動増幅器５３の正相入力端子（＋）には直流電圧
源５４を接続することで基準電圧Ｖrefを印加してい
る。ここで、差動増幅器５３の出力端についてはライン
Ｌ２を介してＦＥＴ５０のゲート端子（Ｇ）に接続して
おり、差動増幅器５３からの出力電圧をＦＥＴ５０のゲ
ート電圧ＶGとしている。以上の回路構成は図６に示し
た従来のレギュレータと同一構成であり、その動作につ
いても従来と同様である。
差動増幅器５３の逆相入力端子（−）に接続しており、
この差動増幅器５３の正相入力端子（＋）には直流電圧
源５４を接続することで基準電圧Ｖrefを印加してい
る。ここで、差動増幅器５３の出力端についてはライン
Ｌ２を介してＦＥＴ５０のゲート端子（Ｇ）に接続して
おり、差動増幅器５３からの出力電圧をＦＥＴ５０のゲ
ート電圧ＶGとしている。以上の回路構成は図６に示し
た従来のレギュレータと同一構成であり、その動作につ
いても従来と同様である。
【００２７】この構成に加えて、本実施形態ではライン
Ｌ１とラインＬ２との間に、図示のラインＬ１から順に
コンデンサ６０と抵抗６１の直列回路を接続しており、
それらの接続ノードｄを第１コンパレータ６２の逆相入
力端子（−）に接続している。一方、第１コンパレータ
６２の正相入力端子（＋）には直流電圧源６４の正極を
接続しており、この直流電圧源６４の負極をラインＬ２
と接続している。また、第１コンパレータ６２の出力端
子をｐｎｐ型の第１トランジスタ６３のベース端子に接
続している。なお、第１トランジスタ６３のエミッタ端
子についてはラインＬ１に接続しており、コレクタ端子
についてはラインＬ２に接続している。
Ｌ１とラインＬ２との間に、図示のラインＬ１から順に
コンデンサ６０と抵抗６１の直列回路を接続しており、
それらの接続ノードｄを第１コンパレータ６２の逆相入
力端子（−）に接続している。一方、第１コンパレータ
６２の正相入力端子（＋）には直流電圧源６４の正極を
接続しており、この直流電圧源６４の負極をラインＬ２
と接続している。また、第１コンパレータ６２の出力端
子をｐｎｐ型の第１トランジスタ６３のベース端子に接
続している。なお、第１トランジスタ６３のエミッタ端
子についてはラインＬ１に接続しており、コレクタ端子
についてはラインＬ２に接続している。
【００２８】さらに、本実施形態ではラインＬ１とライ
ンＬ２との間に、図示のラインＬ１から順にコンデンサ
７０と抵抗７１の直列回路を接続しており、それらの接
続ノードｅを第２コンパレータ７２の正相入力端子
（＋）に接続している。なお、接続ノードｅと第２コン
パレータ７２の正相入力端子（＋）との間には、図示の
極性で直流電圧源７４を接続している。一方、第２コン
パレータ７２の逆相入力端子（−）についてはラインＬ
２に接続している。また、第２コンパレータ７２の出力
端子をｐｎｐ型の第２トランジスタ７３のベース端子に
接続している。なお、この第２トランジスタ７３のエミ
ッタ端子についてはラインＬ１に接続しており、コレク
タ端子についてはカレントミラー回路７５の入力側に接
続している。
ンＬ２との間に、図示のラインＬ１から順にコンデンサ
７０と抵抗７１の直列回路を接続しており、それらの接
続ノードｅを第２コンパレータ７２の正相入力端子
（＋）に接続している。なお、接続ノードｅと第２コン
パレータ７２の正相入力端子（＋）との間には、図示の
極性で直流電圧源７４を接続している。一方、第２コン
パレータ７２の逆相入力端子（−）についてはラインＬ
２に接続している。また、第２コンパレータ７２の出力
端子をｐｎｐ型の第２トランジスタ７３のベース端子に
接続している。なお、この第２トランジスタ７３のエミ
ッタ端子についてはラインＬ１に接続しており、コレク
タ端子についてはカレントミラー回路７５の入力側に接
続している。
【００２９】カレントミラー回路７５はｎｐｎ型のトラ
ンジスタ７５ａ、７５ｂから成っており、トランジスタ
７５ａのコレクタ端子については前述の第２トランジス
タ７３のコレクタ端子に接続するとともに、自身のベー
ス端子にも接続している。一方、トランジスタ７５ｂの
コレクタ端子についてはラインＬ２に接続しており、ベ
ース端子についてはトランジスタ７５ａのベース端子と
接続している。なお、トランジスタ７５ａ、７５ｂの各
エミッタ端子については、ともにグランドに接続してい
る。
ンジスタ７５ａ、７５ｂから成っており、トランジスタ
７５ａのコレクタ端子については前述の第２トランジス
タ７３のコレクタ端子に接続するとともに、自身のベー
ス端子にも接続している。一方、トランジスタ７５ｂの
コレクタ端子についてはラインＬ２に接続しており、ベ
ース端子についてはトランジスタ７５ａのベース端子と
接続している。なお、トランジスタ７５ａ、７５ｂの各
エミッタ端子については、ともにグランドに接続してい
る。
【００３０】次に、上記した回路構成を有するレギュレ
ータ２５の動作について説明を行う。図３は電源電圧Ｖ
CCの急変時におけるＦＥＴ５０のゲート電圧ＶG及びレ
ギュレータの出力電圧Ｖregを示すチャート図である。
ここでは、電源電圧ＶCC、ゲート電圧ＶG、及び出力電
圧Ｖregの電圧変動をそれぞれ図中（ａ）〜（ｃ）に示
しており、各チャート図は縦軸に電位、横軸に時間をと
ったものである。なお、図中の実線は本実施形態におけ
る電圧挙動を示しており、破線は従来の電圧挙動を判り
やすく示している。
ータ２５の動作について説明を行う。図３は電源電圧Ｖ
CCの急変時におけるＦＥＴ５０のゲート電圧ＶG及びレ
ギュレータの出力電圧Ｖregを示すチャート図である。
ここでは、電源電圧ＶCC、ゲート電圧ＶG、及び出力電
圧Ｖregの電圧変動をそれぞれ図中（ａ）〜（ｃ）に示
しており、各チャート図は縦軸に電位、横軸に時間をと
ったものである。なお、図中の実線は本実施形態におけ
る電圧挙動を示しており、破線は従来の電圧挙動を判り
やすく示している。
【００３１】まず、電源電圧ＶCCが急上昇した場合の動
作について説明する。入力端子ａに加わる電源電圧ＶCC
に大きな変動のない定常状態（時刻ｔ1以前）におい
て、コンデンサ６０には電源電圧ＶCCとゲート電圧ＶG
との差電圧が充電されているため、接続ノードｄの電圧
ＶAは基本的にゲート電圧ＶGと等しい値になっている。
なお、本実施形態においては、コンデンサ６０の両端電
圧がゲート電圧ＶGの変動に追従してしまわないよう
に、抵抗６１は比較的大きい抵抗値（例えば、１ＭΩ）
を持つ抵抗としている。
作について説明する。入力端子ａに加わる電源電圧ＶCC
に大きな変動のない定常状態（時刻ｔ1以前）におい
て、コンデンサ６０には電源電圧ＶCCとゲート電圧ＶG
との差電圧が充電されているため、接続ノードｄの電圧
ＶAは基本的にゲート電圧ＶGと等しい値になっている。
なお、本実施形態においては、コンデンサ６０の両端電
圧がゲート電圧ＶGの変動に追従してしまわないよう
に、抵抗６１は比較的大きい抵抗値（例えば、１ＭΩ）
を持つ抵抗としている。
【００３２】上記のような定常状態から時刻ｔ1にて電
源電圧ＶCCが急上昇した場合、コンデンサ６０の両端電
圧は電荷保存則により一定なので、電圧ＶAの値は急上
昇する。これにより、ゲート電圧ＶGは従来と同様に電
源電圧ＶCCの急上昇に追従できずに低いまま残ってしま
うのに対して、接続ノードｄの電圧ＶAは電源電圧ＶC C
に追従して一気に上昇するようになる。
源電圧ＶCCが急上昇した場合、コンデンサ６０の両端電
圧は電荷保存則により一定なので、電圧ＶAの値は急上
昇する。これにより、ゲート電圧ＶGは従来と同様に電
源電圧ＶCCの急上昇に追従できずに低いまま残ってしま
うのに対して、接続ノードｄの電圧ＶAは電源電圧ＶC C
に追従して一気に上昇するようになる。
【００３３】ここで、第１コンパレータ６２は正相入力
端子（＋）に入力されるゲート電圧ＶGと直流電圧源６
４のオフセット分との和電圧が、逆相入力端子（−）に
入力される電圧ＶAより高ければＨレベル、低ければＬ
レベルの比較結果信号を出力する。また、第１トランジ
スタ６３は前記比較結果信号がＨレベルならばオフ、Ｌ
レベルならオンとなるように動作する。従って、時刻ｔ
1にて電源電圧ＶCCが急上昇した場合、回路の遅延等に
より若干時刻ｔ1からは遅れるものの、時刻ｔ2には電圧
ＶAがゲート電圧ＶGと直流電圧源６４との和電圧を上回
り、第１コンパレータ６２はＬレベルの前記比較結果信
号を出力し始める。
端子（＋）に入力されるゲート電圧ＶGと直流電圧源６
４のオフセット分との和電圧が、逆相入力端子（−）に
入力される電圧ＶAより高ければＨレベル、低ければＬ
レベルの比較結果信号を出力する。また、第１トランジ
スタ６３は前記比較結果信号がＨレベルならばオフ、Ｌ
レベルならオンとなるように動作する。従って、時刻ｔ
1にて電源電圧ＶCCが急上昇した場合、回路の遅延等に
より若干時刻ｔ1からは遅れるものの、時刻ｔ2には電圧
ＶAがゲート電圧ＶGと直流電圧源６４との和電圧を上回
り、第１コンパレータ６２はＬレベルの前記比較結果信
号を出力し始める。
【００３４】これにより、第１トランジスタ６３がオン
となってラインＬ１とラインＬ２を短絡する形となるの
で、ラインＬ２のゲート電圧ＶGはラインＬ１の電源電
圧ＶC Cに引っ張られて一気に上昇し始める。よって、出
力段のＦＥＴ５０におけるゲート・ソース間の電位差Ｖ
GSを迅速に本来の値まで戻すことができるので、従来の
レギュレータに比べて出力電圧Ｖregの変動を非常に小
さく抑えることができる。
となってラインＬ１とラインＬ２を短絡する形となるの
で、ラインＬ２のゲート電圧ＶGはラインＬ１の電源電
圧ＶC Cに引っ張られて一気に上昇し始める。よって、出
力段のＦＥＴ５０におけるゲート・ソース間の電位差Ｖ
GSを迅速に本来の値まで戻すことができるので、従来の
レギュレータに比べて出力電圧Ｖregの変動を非常に小
さく抑えることができる。
【００３５】その後、時刻ｔ3にてゲート電圧ＶGが電源
電圧ＶCCに見合った高さまで引き上げられ、ゲート電圧
ＶGと直流電圧源６４のオフセット分との和電圧が電圧
ＶAと一致した時点で第１コンパレータ６２からの前記
比較結果信号はＨレベルに戻り、第１トランジスタ６３
はオフとなる。時刻ｔ3〜時刻ｔ4の間は電源電圧ＶCCが
高位で安定した定常状態となる。なお、この定常状態時
に生じる電源電圧ＶCCの揺れについては、従来構成のレ
ギュレータと同様に出力電圧Ｖregの変動を検出してフ
ィードバック制御を行うことで、常に一定の出力電圧Ｖ
regを維持するものである。
電圧ＶCCに見合った高さまで引き上げられ、ゲート電圧
ＶGと直流電圧源６４のオフセット分との和電圧が電圧
ＶAと一致した時点で第１コンパレータ６２からの前記
比較結果信号はＨレベルに戻り、第１トランジスタ６３
はオフとなる。時刻ｔ3〜時刻ｔ4の間は電源電圧ＶCCが
高位で安定した定常状態となる。なお、この定常状態時
に生じる電源電圧ＶCCの揺れについては、従来構成のレ
ギュレータと同様に出力電圧Ｖregの変動を検出してフ
ィードバック制御を行うことで、常に一定の出力電圧Ｖ
regを維持するものである。
【００３６】なお、前述の直流電圧源６４等を用いたオ
フセット電圧を設けずに、ゲート電圧ＶGと電圧ＶAとを
第１コンパレータ６２で直接比較する構成とすると、定
常状態においてゲート電圧ＶGもしくは電圧ＶAがわずか
に揺れただけで両者の高低が逆転し、頻繁に第１トラン
ジスタ６３がオンとなって逆効果に働くおそれがある。
これを防止するために、本実施形態においては第１コン
パレータ６２の正相入力端子（＋）側、すなわちゲート
電圧ＶGに対するオフセット分として直流電圧源６４を
接続している。
フセット電圧を設けずに、ゲート電圧ＶGと電圧ＶAとを
第１コンパレータ６２で直接比較する構成とすると、定
常状態においてゲート電圧ＶGもしくは電圧ＶAがわずか
に揺れただけで両者の高低が逆転し、頻繁に第１トラン
ジスタ６３がオンとなって逆効果に働くおそれがある。
これを防止するために、本実施形態においては第１コン
パレータ６２の正相入力端子（＋）側、すなわちゲート
電圧ＶGに対するオフセット分として直流電圧源６４を
接続している。
【００３７】ここで、直流電圧源６４の電圧値は大きす
ぎるとゲート電圧ＶGの引き上げが途中から鈍くなる
し、小さすぎると第１コンパレータ６２が逆効果に働く
おそれがあるため、適正な電圧値（例えば数十ｍＶ）を
与える必要がある。なお、直流電圧源６４を用いない
で、第１コンパレータ６２を構成するトランジスタのサ
イズを変更して、回路的にオフセット電圧を得るように
してもよい。以上の動作の間、カレントミラー回路７５
は次段で説明する動作と逆の動作になるので、トランジ
スタ７５ｂがオンすることはない。
ぎるとゲート電圧ＶGの引き上げが途中から鈍くなる
し、小さすぎると第１コンパレータ６２が逆効果に働く
おそれがあるため、適正な電圧値（例えば数十ｍＶ）を
与える必要がある。なお、直流電圧源６４を用いない
で、第１コンパレータ６２を構成するトランジスタのサ
イズを変更して、回路的にオフセット電圧を得るように
してもよい。以上の動作の間、カレントミラー回路７５
は次段で説明する動作と逆の動作になるので、トランジ
スタ７５ｂがオンすることはない。
【００３８】次に、電源電圧ＶCCが急下降した場合の動
作について説明する。時刻ｔ4までの定常状態におい
て、コンデンサ７０には電源電圧ＶCCとゲート電圧ＶG
との差電圧が充電されているため、接続ノードｅの電圧
ＶBは基本的にゲート電圧ＶGと等しい値になっている。
ここでも、コンデンサ７０の両端電圧がゲート電圧ＶG
の変動に追従してしまわないように、抵抗７１は比較的
大きい抵抗値（例えば、１ＭΩ）を持つ抵抗としてい
る。
作について説明する。時刻ｔ4までの定常状態におい
て、コンデンサ７０には電源電圧ＶCCとゲート電圧ＶG
との差電圧が充電されているため、接続ノードｅの電圧
ＶBは基本的にゲート電圧ＶGと等しい値になっている。
ここでも、コンデンサ７０の両端電圧がゲート電圧ＶG
の変動に追従してしまわないように、抵抗７１は比較的
大きい抵抗値（例えば、１ＭΩ）を持つ抵抗としてい
る。
【００３９】上記のような定常状態から時刻ｔ4にて電
源電圧ＶCCが急下降した場合、コンデンサ７０の両端電
圧は電荷保存則により一定なので、電圧ＶBの値は急下
降する。これにより、ゲート電圧ＶGは電源電圧ＶCCの
急下降に追従できずに高いまま残ってしまうのに対し
て、接続ノードｅの電圧ＶBは電源電圧ＶCCに追従して
一気に下降する。
源電圧ＶCCが急下降した場合、コンデンサ７０の両端電
圧は電荷保存則により一定なので、電圧ＶBの値は急下
降する。これにより、ゲート電圧ＶGは電源電圧ＶCCの
急下降に追従できずに高いまま残ってしまうのに対し
て、接続ノードｅの電圧ＶBは電源電圧ＶCCに追従して
一気に下降する。
【００４０】ここで、第２コンパレータ７２は正相入力
端子（＋）に入力される電圧ＶBと直流電圧源７４のオ
フセット分との和電圧が、逆相入力端子（−）に入力さ
れるゲート電圧ＶGより高ければＨレベル、低ければＬ
レベルの比較結果信号を出力するものである。また、第
２トランジスタ７３は前記比較結果信号がＨレベルなら
ばオフ、Ｌレベルならオンとなるように動作するもので
ある。従って、時刻ｔ 4にて電源電圧ＶCCが急下降した
場合、回路の遅延等により若干時刻ｔ4からは遅れるも
のの、時刻ｔ5には電圧ＶBと直流電圧源７４との和電圧
がゲート電圧ＶGを下回り、第２コンパレータ７２はＬ
レベルの前記比較結果信号を出力し始める。
端子（＋）に入力される電圧ＶBと直流電圧源７４のオ
フセット分との和電圧が、逆相入力端子（−）に入力さ
れるゲート電圧ＶGより高ければＨレベル、低ければＬ
レベルの比較結果信号を出力するものである。また、第
２トランジスタ７３は前記比較結果信号がＨレベルなら
ばオフ、Ｌレベルならオンとなるように動作するもので
ある。従って、時刻ｔ 4にて電源電圧ＶCCが急下降した
場合、回路の遅延等により若干時刻ｔ4からは遅れるも
のの、時刻ｔ5には電圧ＶBと直流電圧源７４との和電圧
がゲート電圧ＶGを下回り、第２コンパレータ７２はＬ
レベルの前記比較結果信号を出力し始める。
【００４１】ここでも、第２コンパレータ７２の正相入
力端子（＋）側、すなわち電圧ＶBにオフセット分とし
て直流電圧源７４を接続したことにより、ゲート電圧Ｖ
Gもしくは電圧ＶBが少々揺れても第２コンパレータ７２
が誤動作を生じることがない。
力端子（＋）側、すなわち電圧ＶBにオフセット分とし
て直流電圧源７４を接続したことにより、ゲート電圧Ｖ
Gもしくは電圧ＶBが少々揺れても第２コンパレータ７２
が誤動作を生じることがない。
【００４２】前記比較結果信号がＬレベルとなり第２ト
ランジスタ７３がオンすると、カレントミラー回路７５
を構成するトランジスタ７５ａには電流Ｉ1が流れるた
め、もう一方のトランジスタ７５ｂには電流Ｉ1に応じ
た電流Ｉ2がライン２から流れ込む。そのため、ライン
Ｌ２のゲート電圧ＶGはラインＬ１の電源電圧ＶCCに引
っ張られる形で一気に下降する。よって、出力段のＦＥ
Ｔ５０におけるゲート−ソース間の電位差ＶGSを迅速に
本来の値まで戻すことができるので、従来のレギュレー
タに比べて出力電圧Ｖregの変動を非常に小さく抑える
ことができる。
ランジスタ７３がオンすると、カレントミラー回路７５
を構成するトランジスタ７５ａには電流Ｉ1が流れるた
め、もう一方のトランジスタ７５ｂには電流Ｉ1に応じ
た電流Ｉ2がライン２から流れ込む。そのため、ライン
Ｌ２のゲート電圧ＶGはラインＬ１の電源電圧ＶCCに引
っ張られる形で一気に下降する。よって、出力段のＦＥ
Ｔ５０におけるゲート−ソース間の電位差ＶGSを迅速に
本来の値まで戻すことができるので、従来のレギュレー
タに比べて出力電圧Ｖregの変動を非常に小さく抑える
ことができる。
【００４３】その後、時刻ｔ6にてゲート電圧ＶGが電源
電圧ＶCCに見合った高さまで引き下げられ、ゲート電圧
ＶGが電圧ＶBと一致した時点で第２コンパレータ７２か
らの前記比較結果信号はＨレベルに戻り、第２トランジ
スタ７３はオフとなる。こうして、時刻ｔ6以降は電源
電圧ＶCCが低位で安定した定常状態となる。以上の動作
の間、トランジスタ６３は前述の説明のような動作によ
りオンすることはない。
電圧ＶCCに見合った高さまで引き下げられ、ゲート電圧
ＶGが電圧ＶBと一致した時点で第２コンパレータ７２か
らの前記比較結果信号はＨレベルに戻り、第２トランジ
スタ７３はオフとなる。こうして、時刻ｔ6以降は電源
電圧ＶCCが低位で安定した定常状態となる。以上の動作
の間、トランジスタ６３は前述の説明のような動作によ
りオンすることはない。
【００４４】なお、上記に説明したレギュレータ２５に
おけるコンデンサ６０、７０及び抵抗６１、７１につい
ては、各々に接続するコンパレータ６２、７２のレスポ
ンス性能や、レギュレータ２５自身の入力インピーダン
ス等を考慮しながら、適当な値のものを用いればよい。
おけるコンデンサ６０、７０及び抵抗６１、７１につい
ては、各々に接続するコンパレータ６２、７２のレスポ
ンス性能や、レギュレータ２５自身の入力インピーダン
ス等を考慮しながら、適当な値のものを用いればよい。
【００４５】以上のように、レギュレータ２５を本実施
形態に示す回路構成とすることにより、入力端子ａに加
わる電源電圧ＶCCが高速で大きく変動する場合において
も、出力電圧Ｖregの変動を最小限にとどめることが可
能となる。よって、マイコン３０やバッテリモニタ回路
２０を構成する各回路部に一定電圧を供給することがで
き、バッテリパック１０を安定に動作させることができ
る。また、本実施形態におけるレギュレータ２５であれ
ば、単純に差動増幅器５３の駆動電圧を上げることで本
実施形態と同等の効果を得ようとしたレギュレータに比
べて、自身の消費電流を非常に小さく抑えることができ
る。
形態に示す回路構成とすることにより、入力端子ａに加
わる電源電圧ＶCCが高速で大きく変動する場合において
も、出力電圧Ｖregの変動を最小限にとどめることが可
能となる。よって、マイコン３０やバッテリモニタ回路
２０を構成する各回路部に一定電圧を供給することがで
き、バッテリパック１０を安定に動作させることができ
る。また、本実施形態におけるレギュレータ２５であれ
ば、単純に差動増幅器５３の駆動電圧を上げることで本
実施形態と同等の効果を得ようとしたレギュレータに比
べて、自身の消費電流を非常に小さく抑えることができ
る。
【００４６】次に本発明に係るレギュレータ２５の第２
実施形態について説明する。本実施形態は前述の第１実
施形態を発展させたものであり、電源電圧ＶCCの急下降
時における出力電圧Ｖregの変動をより迅速に収束させ
ることができる構成を実現している。図４は本発明の第
２実施形態のレギュレータ２５ａを示す回路図であり、
図５はレギュレータ２５ａの要部を示す回路図である。
まず、本実施形態におけるレギュレータ２５ａの回路構
成について説明する。
実施形態について説明する。本実施形態は前述の第１実
施形態を発展させたものであり、電源電圧ＶCCの急下降
時における出力電圧Ｖregの変動をより迅速に収束させ
ることができる構成を実現している。図４は本発明の第
２実施形態のレギュレータ２５ａを示す回路図であり、
図５はレギュレータ２５ａの要部を示す回路図である。
まず、本実施形態におけるレギュレータ２５ａの回路構
成について説明する。
【００４７】図４中に示すように、本実施形態では前述
の第１実施形態に示した回路構成に加えて、ラインＬ１
とラインＬ２との間に図示の順でコンデンサ８０と抵抗
８１の直列回路をもう一組接続しており、それらの接続
ノードｆをｐｎｐ型の第３トランジスタ８２のベース端
子に接続している。なお、この第３トランジスタ８２の
エミッタ端子についてはラインＬ２に接続しており、コ
レクタ端子についてはグランドに接続している。また、
図５に示すように、本実施形態における第２コンパレー
タ７２はｐｎｐ型のトランジスタ７２ａ、７２ｂ、ｎｐ
ｎ型のトランジスタ７２ｃ、７２ｄ、及び定電流源７２
ｅから成る非常に一般的な構成のものとしている。
の第１実施形態に示した回路構成に加えて、ラインＬ１
とラインＬ２との間に図示の順でコンデンサ８０と抵抗
８１の直列回路をもう一組接続しており、それらの接続
ノードｆをｐｎｐ型の第３トランジスタ８２のベース端
子に接続している。なお、この第３トランジスタ８２の
エミッタ端子についてはラインＬ２に接続しており、コ
レクタ端子についてはグランドに接続している。また、
図５に示すように、本実施形態における第２コンパレー
タ７２はｐｎｐ型のトランジスタ７２ａ、７２ｂ、ｎｐ
ｎ型のトランジスタ７２ｃ、７２ｄ、及び定電流源７２
ｅから成る非常に一般的な構成のものとしている。
【００４８】ここで、トランジスタ７２ａのコレクタ端
子についてはトランジスタ７２ｃのコレクタ端子に接続
するとともに、自身のベース端子にも接続している。一
方、トランジスタ７２ｂのコレクタ端子についてはトラ
ンジスタ７２ｄのコレクタ端子に接続しており、ベース
端子についてはトランジスタ７２ａのベース端子と接続
している。なお、トランジスタ７２ｂのコレクタ端子と
トランジスタ７２ｄのコレクタ端子との接続ノードは第
２コンパレータの出力端子であり、第２トランジスタ７
３のベース端子に接続している。また、トランジスタ７
２ａ、７２ｂの各エミッタ端子についてはラインＬ１に
接続している。
子についてはトランジスタ７２ｃのコレクタ端子に接続
するとともに、自身のベース端子にも接続している。一
方、トランジスタ７２ｂのコレクタ端子についてはトラ
ンジスタ７２ｄのコレクタ端子に接続しており、ベース
端子についてはトランジスタ７２ａのベース端子と接続
している。なお、トランジスタ７２ｂのコレクタ端子と
トランジスタ７２ｄのコレクタ端子との接続ノードは第
２コンパレータの出力端子であり、第２トランジスタ７
３のベース端子に接続している。また、トランジスタ７
２ａ、７２ｂの各エミッタ端子についてはラインＬ１に
接続している。
【００４９】トランジスタ７２ｃのベース端子は第２コ
ンパレータ７２の正相入力端子（＋）であり、直流電圧
源７４を介して接続ノードｅと接続している。一方、ト
ランジスタ７２ｄのベース端子は第２コンパレータ７２
の逆相入力端子（−）であり、ラインＬ２と接続してい
る。なお、トランジスタ７２ｃ、７２ｄの各エミッタ端
子については、ともに直流電流源７２ｅを介してグラン
ドに接続している。
ンパレータ７２の正相入力端子（＋）であり、直流電圧
源７４を介して接続ノードｅと接続している。一方、ト
ランジスタ７２ｄのベース端子は第２コンパレータ７２
の逆相入力端子（−）であり、ラインＬ２と接続してい
る。なお、トランジスタ７２ｃ、７２ｄの各エミッタ端
子については、ともに直流電流源７２ｅを介してグラン
ドに接続している。
【００５０】続いて、図５の回路の動作について説明を
行う。入力端子ａに加わる電源電圧ＶCCが急低下した場
合、第２コンパレータ７２は自身を構成するｐｎｐ型の
トランジスタ７２ａ、７２ｂのベース容量によって一瞬
カットオフしてしまう。よって、ラインＬ２のゲート電
圧ＶGを引き上げるために設けた第２コンパレータ７２
自身の反応はどうしても遅延することになる。
行う。入力端子ａに加わる電源電圧ＶCCが急低下した場
合、第２コンパレータ７２は自身を構成するｐｎｐ型の
トランジスタ７２ａ、７２ｂのベース容量によって一瞬
カットオフしてしまう。よって、ラインＬ２のゲート電
圧ＶGを引き上げるために設けた第２コンパレータ７２
自身の反応はどうしても遅延することになる。
【００５１】一方、本実施形態において新たに設けたコ
ンデンサ８０と抵抗８１との接続ノードｆにおける電圧
ＶCは、前述した実施形態で説明した接続ノードｅにお
ける電圧ＶBと同様に、電源電圧ＶCCの急下降に追従し
て一気に下降する。そのため、第３トランジスタ８２は
電源電圧ＶCCの急下降に伴って遅滞なくオンとなり、ラ
インＬ２から電流Ｉ3を引き込むことになる。
ンデンサ８０と抵抗８１との接続ノードｆにおける電圧
ＶCは、前述した実施形態で説明した接続ノードｅにお
ける電圧ＶBと同様に、電源電圧ＶCCの急下降に追従し
て一気に下降する。そのため、第３トランジスタ８２は
電源電圧ＶCCの急下降に伴って遅滞なくオンとなり、ラ
インＬ２から電流Ｉ3を引き込むことになる。
【００５２】よって、第２コンパレータ７２が一瞬カッ
トオフしている間にもラインＬ２のゲート電圧ＶGをあ
る程度引き下げることができる。そして、この第３トラ
ンジスタ８２が動作している間に第２コンパレータ７２
のカットオフは解消されるので、その後は前述の第１実
施形態で説明したゲート電圧ＶGの引き下げ動作が始ま
る。このような構成により、入力される電源電圧ＶCCが
急下降した場合におけるゲート電圧ＶGの引き下げ動作
を、前述の第１実施形態にも増して素早く実行すること
が可能となるため、出力電圧Ｖregの変動を一層小さく
抑えることができる。
トオフしている間にもラインＬ２のゲート電圧ＶGをあ
る程度引き下げることができる。そして、この第３トラ
ンジスタ８２が動作している間に第２コンパレータ７２
のカットオフは解消されるので、その後は前述の第１実
施形態で説明したゲート電圧ＶGの引き下げ動作が始ま
る。このような構成により、入力される電源電圧ＶCCが
急下降した場合におけるゲート電圧ＶGの引き下げ動作
を、前述の第１実施形態にも増して素早く実行すること
が可能となるため、出力電圧Ｖregの変動を一層小さく
抑えることができる。
【００５３】なお、以上に説明した実施形態において
は、本発明に係るレギュレータをバッテリパックに適用
した例を挙げて説明を行ったが、本発明に係るレギュレ
ータはこれに限らず高速で大きく変動する電源電圧から
常に一定電圧の電源供給を行う必要のあるアプリケーシ
ョンについて広く適用することができる。
は、本発明に係るレギュレータをバッテリパックに適用
した例を挙げて説明を行ったが、本発明に係るレギュレ
ータはこれに限らず高速で大きく変動する電源電圧から
常に一定電圧の電源供給を行う必要のあるアプリケーシ
ョンについて広く適用することができる。
【００５４】
【発明の効果】本発明に係るレギュレータにおいては、
第１端子が入力端子に接続され、第２端子が出力端子に
接続されるとともに電圧検出手段を介してグランドに接
続されているトランジスタと、前記電圧検出手段によっ
て検出される電圧が基準電圧と等しくなるように前記ト
ランジスタの制御端子に印加する制御電圧を調節する手
段とを有するレギュレータにおいて、前記入力端子と前
記トランジスタの制御端子との間に、前記入力端子に加
わる入力電圧の変動に応じて前記制御電圧を変動させる
手段を設けた構成としている。
第１端子が入力端子に接続され、第２端子が出力端子に
接続されるとともに電圧検出手段を介してグランドに接
続されているトランジスタと、前記電圧検出手段によっ
て検出される電圧が基準電圧と等しくなるように前記ト
ランジスタの制御端子に印加する制御電圧を調節する手
段とを有するレギュレータにおいて、前記入力端子と前
記トランジスタの制御端子との間に、前記入力端子に加
わる入力電圧の変動に応じて前記制御電圧を変動させる
手段を設けた構成としている。
【００５５】こうした構成とすることで、前記入力端子
に加わる入力電圧が急激に変動するアプリケーション状
態においても、自身の消費電流を極力抑えつつ出力電圧
の変動を最小限にとどめることが可能なレギュレータを
実現することができる。
に加わる入力電圧が急激に変動するアプリケーション状
態においても、自身の消費電流を極力抑えつつ出力電圧
の変動を最小限にとどめることが可能なレギュレータを
実現することができる。
【図１】本発明に係るレギュレータを具備するバッテリ
パックを用いたスマートバッテリシステムの一構成例を
示すブロック図である。
パックを用いたスマートバッテリシステムの一構成例を
示すブロック図である。
【図２】本発明の第１実施形態のレギュレータ２５を示
す回路図である。
す回路図である。
【図３】電源電圧ＶCCの急変時におけるＦＥＴ５０のゲ
ート電圧ＶG及びレギュレータの出力電圧Ｖregを示すタ
イムチャート図である。
ート電圧ＶG及びレギュレータの出力電圧Ｖregを示すタ
イムチャート図である。
【図４】本発明の第２実施形態のレギュレータ２５ａを
示す回路図である。
示す回路図である。
【図５】レギュレータ２５ａの要部を示す回路図であ
る。
る。
【図６】従来のレギュレータの一構成例を示す回路図で
ある。
ある。
【図７】電源電圧ＶCCの急変時におけるＦＥＴ５０のゲ
ート電圧ＶG及びレギュレータの出力電圧Ｖregを示すタ
イムチャート図である。
ート電圧ＶG及びレギュレータの出力電圧Ｖregを示すタ
イムチャート図である。
３ａ〜３ｄ リチウムイオン電池 １０ バッテリパック ２０ バッテリモニタ回路部 ２５ レギュレータ ３０ マイコン ４０ 本体 ５０ ＦＥＴ（ｐチャネルＭＯＳＦＥＴ） ５１、５２ 抵抗 ５３ 差動増幅器 ５４ 直流電圧源 ａ レギュレータ２５の入力端子 ｂ レギュレータ２５の出力端子
Claims (1)
- 【請求項１】第１端子が入力端子に接続され、第２端子
が出力端子に接続されるとともに電圧検出手段を介して
グランドに接続されているトランジスタと、前記電圧検
出手段によって検出される電圧が基準電圧と等しくなる
ように前記トランジスタの制御端子に印加する制御電圧
を調節する手段とを有するレギュレータにおいて、 前記入力端子と前記トランジスタの制御端子との間に、
前記入力端子に加わる入力電圧の変動に応じて前記制御
電圧を変動させる手段を設けたことを特徴とするレギュ
レータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388637A JP2002189522A (ja) | 2000-12-21 | 2000-12-21 | レギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388637A JP2002189522A (ja) | 2000-12-21 | 2000-12-21 | レギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002189522A true JP2002189522A (ja) | 2002-07-05 |
Family
ID=18855336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000388637A Pending JP2002189522A (ja) | 2000-12-21 | 2000-12-21 | レギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002189522A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005096678A1 (ja) * | 2004-03-31 | 2005-10-13 | Pioneer Corporation | 照明制御回路 |
| JP2006065836A (ja) * | 2004-07-27 | 2006-03-09 | Rohm Co Ltd | レギュレータ回路 |
| JP2007072759A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 電源回路 |
| JP2007072760A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 電源回路 |
| US7224208B2 (en) | 2004-03-02 | 2007-05-29 | Oki Electric Industry Co., Ltd. | Voltage regulator which outputs a predetermined direct-current voltage with its extreme variation restrained |
| WO2007066680A1 (ja) * | 2005-12-08 | 2007-06-14 | Rohm Co., Ltd. | レギュレータ回路およびそれを搭載した自動車 |
| WO2007066681A1 (ja) * | 2005-12-08 | 2007-06-14 | Rohm Co., Ltd. | レギュレータ回路およびそれを搭載した自動車 |
| JP2008009683A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 電源回路 |
| CN101231535B (zh) * | 2007-01-25 | 2012-10-10 | 美国芯源系统股份有限公司 | 用于校正模拟低压差线性稳压器过冲和下冲的方法及装置 |
| TWI472894B (zh) * | 2010-01-13 | 2015-02-11 | Hon Hai Prec Ind Co Ltd | 線性穩壓電路 |
| US9323264B2 (en) | 2013-11-05 | 2016-04-26 | Faraday Technology Corp. | Voltage regulator apparatus with sensing modules and related operating method thereof |
-
2000
- 2000-12-21 JP JP2000388637A patent/JP2002189522A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224208B2 (en) | 2004-03-02 | 2007-05-29 | Oki Electric Industry Co., Ltd. | Voltage regulator which outputs a predetermined direct-current voltage with its extreme variation restrained |
| US7355353B2 (en) | 2004-03-31 | 2008-04-08 | Pioneer Corporation | Illumination control circuit |
| WO2005096678A1 (ja) * | 2004-03-31 | 2005-10-13 | Pioneer Corporation | 照明制御回路 |
| JP2006065836A (ja) * | 2004-07-27 | 2006-03-09 | Rohm Co Ltd | レギュレータ回路 |
| JP4744945B2 (ja) * | 2004-07-27 | 2011-08-10 | ローム株式会社 | レギュレータ回路 |
| JP4572779B2 (ja) * | 2005-09-07 | 2010-11-04 | 株式会社デンソー | 電源回路 |
| JP2007072759A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 電源回路 |
| JP2007072760A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 電源回路 |
| JP4556812B2 (ja) * | 2005-09-07 | 2010-10-06 | 株式会社デンソー | 電源回路 |
| WO2007066680A1 (ja) * | 2005-12-08 | 2007-06-14 | Rohm Co., Ltd. | レギュレータ回路およびそれを搭載した自動車 |
| JP2007157071A (ja) * | 2005-12-08 | 2007-06-21 | Rohm Co Ltd | レギュレータ回路およびそれを搭載した自動車 |
| JP2007157070A (ja) * | 2005-12-08 | 2007-06-21 | Rohm Co Ltd | レギュレータ回路およびそれを搭載した自動車 |
| US7863881B2 (en) | 2005-12-08 | 2011-01-04 | Rohm Co., Ltd. | Regulator circuit and car provided with the same |
| US7960953B2 (en) | 2005-12-08 | 2011-06-14 | Rohm Co., Ltd. | Regulator circuit and car provided with the same |
| WO2007066681A1 (ja) * | 2005-12-08 | 2007-06-14 | Rohm Co., Ltd. | レギュレータ回路およびそれを搭載した自動車 |
| JP2008009683A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 電源回路 |
| CN101231535B (zh) * | 2007-01-25 | 2012-10-10 | 美国芯源系统股份有限公司 | 用于校正模拟低压差线性稳压器过冲和下冲的方法及装置 |
| TWI472894B (zh) * | 2010-01-13 | 2015-02-11 | Hon Hai Prec Ind Co Ltd | 線性穩壓電路 |
| US9323264B2 (en) | 2013-11-05 | 2016-04-26 | Faraday Technology Corp. | Voltage regulator apparatus with sensing modules and related operating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190252893A1 (en) | Battery charger with segmented power path switch | |
| US6836095B2 (en) | Battery charging method and apparatus | |
| US8581552B2 (en) | Battery state monitoring circuitry with low power consumption during a stand-by-state of a battery pack | |
| US7180268B2 (en) | Circuits capable of trickle precharge and/or trickle discharge | |
| US7656133B2 (en) | Capacitor charger with a modulated current varying with an input voltage and method thereof | |
| US7274180B2 (en) | Constant voltage outputting method and apparatus capable of changing output voltage rise time | |
| JP6779317B2 (ja) | 電気機器 | |
| JP2012210137A (ja) | 充放電制御回路及びバッテリ装置 | |
| JP2002330549A (ja) | 充放電制御回路と充電式電源装置 | |
| JP2002189522A (ja) | レギュレータ | |
| JP2002320340A (ja) | 充放電制御回路と充電式電源装置 | |
| JP2017184562A (ja) | 充電装置 | |
| JP5372602B2 (ja) | バッテリ充電回路及びバッテリ充電器 | |
| US8283898B2 (en) | Battery charging circuit | |
| CN112087131A (zh) | 电荷泵控制电路及电池控制电路 | |
| US9553461B2 (en) | Charge control circuit, charge circuit, and mobile device | |
| JPH06133465A (ja) | 二次電池の充電方法及び充電装置 | |
| US6339264B1 (en) | Apparatus and method for forecasting output voltage of a battery of a digital camera | |
| JPH09215219A (ja) | 充電装置、電流検出回路、及び、電圧検出回路 | |
| JP4660921B2 (ja) | 電圧レギュレータ回路 | |
| JPH09120316A (ja) | 安定化電源装置 | |
| JP2000152510A (ja) | 充放電制御回路と充電式電源装置 | |
| JP2023141944A (ja) | バックアップ電源装置及びバックアップ電源装置の制御方法 | |
| US20110254515A1 (en) | Charge control device | |
| JPH11187586A (ja) | 二次電池の充電方法および充電システム |