CN101197564A - 电子装置及包括该装置的通信装置 - Google Patents

Abstract

本发明公开了一种电子装置及包括该装置的通信装置，在根据本发明的电子装置中，第一信号线驱动晶体管的源极连接到第一电源，第一信号线驱动晶体管的漏极连接到信号线，并且控制电路控制栅极电压，使得在信号线中电位跃变期间，在信号线中流动的电流向着信号线的电位跃变的电压方向被放大，并且控制电路进一步控制栅极电压，使得在信号线中电位跃变之后，在信号线中电位跃变之后获得的电压值被保持。

Description

电子装置及包括该装置的通信装置

技术领域

本发明涉及电子装置，更具体地说，涉及用于提高用来放大半导体集成电路内部和外部的信号线中的电压跃变的电子装置的运行速度、减小该电子装置中的电路面积和功耗的技术。

背景技术

随着半导体集成电路制造过程的小型化，构成半导体集成电路的芯片中的布线孔越来越薄，并且布线电阻不断增加。与芯片内部布线相比，近年来，板级芯片安装密度随着安装技术的进步而增加，导致芯片内部布线电阻的增加。

为了防止由布线电阻增加引起芯片中运行速度降低，在需要相对较长的导线(＞1mm)的接口(I/F)情况下，例如在芯片内部的功能块之间的信号I/F情况下，在I/F之间插入中继器(中继缓冲器)，以便分割所述长导线的电阻，从而实现运行加速。

但是，插入中继器只在在一个固定方向上发送或接收信号的I/F的情况下有效。由于在针对双向总线的I/F的情况下(发送和接收不限于一个方向)，必需不能使用具有简单结构的缓冲器，而是应使用具有三态结构的缓冲器，如中继器，所以必需在所有传播信号的方向上都配备三态缓冲器。进一步地，必需为控制传播信号的方向而提供控制信号线，这将不利地引起电路面积和功耗的增加。这个问题被称为升压电路和再生器电路的电子装置解决，例如，在日本专利申请特开平No.H08-186482中列举(在此，称作常规例1)的电子装置，和安奇若第纳拉马乐普(Ankireddy Nalamalpu)等于2002年1月发表于IEEE集成电路及系统的计算机辅助设计学报第一期第一卷(IEEETRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATEDCIRCUITS AND SYSTEMS，VOL.21，NO.1)上的“用于驱动长片上相互连接设计问题、互相连接综合及与中继器的比较(Boosters for Driving Long Onchip Interconnects-Design Issues，Interconnects-Design Issues，InterconnectSynthesis，and Comparison With Repeaters)”(在此，称作常规例2)。

在常规例1和例2中列举的相应的用于放大信号线中的电压跃变的电子装置中，用于放大针对信号线的电流的最大驱动单元包括两级串联晶体管。因此，要求每级中的晶体管的性能都是中继器的两倍，以便实现与中继器(缓冲器)相等的电压跃变时间。相应地，晶体管的栅极宽度和栅极电容需要加倍，因此要求它的电功率是中继器的两倍。在常规例2(其结构包括施密特触发器电路)中，由于该实施例相对于信号线的输入噪声来说结构上脆弱，所以必需额外在信号线中提供电压保持电路(正反馈缓冲器)。但是，增加了电压保持电路本身的面积，并减小了向着信号线的电位跃变的电压方向的放大系数。

发明内容

因此，本发明的主要目的在于，在能够放大信号线中的电压跃变的电子装置中，在保持所述信号线中的电压跃变时间与中继器的电压跃变时间相等的同时，减小电路面积和功耗。

为了达到上述目的，本发明由以下组成：

1)根据本发明的电子装置，包括：

信号线；

第一信号线驱动晶体管；和

控制电路，用于检测所述信号线的跃变状态，并控制所述第一信号线驱动晶体管的栅极电压，其中

所述第一信号线驱动晶体管的源极连接到第一电源，

所述第一信号线驱动晶体管的漏极连接到所述信号线，并且

所述控制电路控制所述栅极电压，使得在所述信号线的电位跃变期间，所述信号线中流动的电流向着所述信号线的电位跃变的电压方向被放大，并且所述控制电路进一步控制所述栅极电压，使得在所述信号线中的电位跃变之后，在所述信号线中所述电位跃变之后获得的电压值被保持。

相应地，用于驱动所述信号线的晶体管的串联级数可以为一。进一步地，不需要在所述信号线中额外提供电压保持电路来保持所述信号线的所述电位。因此，既可以减小电路面积，又可以减小功耗。

2)优选地，所述电子装置进一步包括与所述第一信号线驱动晶体管的极性相反的第二信号线驱动晶体管，其中

所述第二信号线驱动晶体管的源极连接到与所述第一电源的极性相反的第二电源，

所述第一信号线驱动晶体管的所述漏极连接到所述信号线，并且

所述控制电路进一步控制所述第二信号线驱动晶体管的栅极电压。相应地，当所述信号线的所述电位逆跃变时，所述用于驱动所述信号线的所述晶体管的串联级数可以为一。结果是，所述信号线的所述电位可以被保持，而不需要在所述信号线中额外提供所述电压保持电路，并且既可以减小电路面积，又可以减小功耗。

3)优选地，所述控制电路包括电压保持电路，其中

所述电压保持电路保持所述第一信号线驱动晶体管的所述栅极电压，使得在所述信号线中的电位跃变之后，在所述信号中电位跃变之后获得的电压值被保持。相应地，可以高度精确地保持所述信号线中的抗噪声性能，而与所述电子装置的制造过程中的可变性、所述电源电压的变化和温度变化无关。

4)优选地，所述电压保持电路包括二极管，其中

所述二极管的负极连接到所述第一信号线驱动晶体管的栅极。相应地，可以生成使所述第一信号线驱动晶体管的所述栅极与所述漏极之间的电流显示出不饱和电流特性所必需的电压值，作为所述第一信号线驱动晶体管的所述栅极电压。结果是，所述信号线中跃变之后的所述电压值可以被保持。

5)优选地，栅极和漏极相互连接的第一电压保持MOS晶体管构成所述二极管。相应地，诸如形成所述二极管所需的分离CMOS过程中的电位阱的额外步骤变得不必要。结果是，可以减小电路面积，并且进一步地，可以使电路设计更为容易。

6)优选地，所述第一电压保持MOS晶体管的源极连接到所述第一电源。相应地，可以监测由所述电子装置中的所述电源电压的变化引起的所述第一信号线驱动晶体管中生成的电流变化，并且可以将根据所述电流变化量的栅极电压施加于所述第一信号线驱动晶体管。结果是，可以高度精确地保持所述信号线的抗噪声性能。进一步地，可以实现相对于所述第一信号线驱动晶体管具有镜像对称结构的电路配置，并且可以维持所述第一信号线驱动晶体管的栅级电源保持在任意值而具有高精确度的性能。当在制造过程中生成所述可变性时，仍然可以获得这种效果。进一步地，因为可以根据上述构造实现相对于所述第一信号线驱动晶体管的电流镜像电路，所以可以控制所述第一信号线驱动晶体管的栅极电压，以便获得相对于第一电压保持MOS晶体管的源极和漏极之间的电流电量的任意电流比率。结果是，可以很容易地控制所述第一信号线驱动晶体管的栅极电压。

7)优选地，所述第一电压保持MOS晶体管的衬底电压为可控制的。相应地，当所述第一电压保持MOS晶体管的衬底电压被控制时，可以补偿由所述电子装置的制造过程中的可变性生成的所述第一信号线驱动晶体管的电流变化量。因此，可以将根据所述第一信号线驱动晶体管的电流变化量的栅极电压施加于所述第一信号线驱动晶体管。结果是，可以高度精确地保持所述信号线的抗噪声性能。

8)优选地，所述电压保持电路进一步包括DC截断MOS晶体管，其中

所述DC截断MOS晶体管的漏极连接到所述第一电压保持MOS晶体管的栅极，并且

所述DC截断MOS晶体管的源极连接到所述第一电压保持MOS晶体管的漏极。相应地，包括所述第一信号线驱动晶体管和所述第一电压保持MOS晶体管的所述电流镜像可以控制所述第一电压保持MOS晶体管的栅极和漏极之间的连接。结果是，可以截止DC电流，导致功耗减小。

9)优选地，所述控制电路包括信号从所述信号线输入至其中的延迟电路，其中

所述DC截断MOS晶体管的栅极连接到所述延迟电路的反相输出端。相应地，包括所述第一信号线驱动晶体管和所述第一电压保持MOS晶体管的所述电路只在所述信号线中的电位跃变开始后的特定时段之后，起所述电流镜像电路的作用。结果是，可以减小所述电流镜像电路运行之前不必要消耗的功率。

10)优选地，所述电子装置进一步包括由所述信号线控制的直流截断开关电路，其中

所述二极管的负极连接到所述直流截断开关电路的一个输入端子，并且

与所述第一电源极性相反的所述第二电源连接到所述直流截断开关电路的另一个输入端子。相应地，可以依照所述信号线的跃变状态可变地控制所述第一电压保持MOS晶体管的漏极的电压值。结果是，所述电压保持电路可以更容易地控制所述第一信号线驱动晶体管的栅极电压。

11)优选地，所述直流截断开关电路包括两个相互串联、极性相反的开关MOS晶体管，其中

与所述第一电压保持MOS晶体管极性相同的所述开关MOS晶体管连接到所述第一电压保持MOS晶体管的漏极，并且所述开关MOS晶体管的栅极连接到所述信号线。相应地，只有当所述信号线的电位跃变时，所述第一电压保持MOS晶体管的漏极连接到所述第二电源。结果是，可以截止所述DC电流，导致所述功耗减小。

12)优选地，所述控制电路包括由所述信号线控制的跃变放大开关电路，其中

所述第一信号线驱动晶体管的栅极连接到所述跃变放大开关电路的一个输入端子，并且

与所述第一电源极性相同的电源连接到所述跃变放大开关电路的另一个输入端子。相应地，可以根据所述信号线的跃变状态控制是否将所述第一信号线驱动晶体管的栅极电压设置为所述电源电压值。

13)优选地，所述跃变放大开关电路包括与所述第一信号线驱动晶体管极性相同的开关电路MOS晶体管，其中

所述开关电路MOS晶体管的栅极连接到所述信号线，并且

所述开关电路MOS晶体管的漏极连接到所述第一信号线驱动晶体管的栅极。相应地，在所述信号线的电位具有与连接到所述第一信号线驱动晶体管的所述电源电压相反的极性的情况下，所述第一信号线驱动晶体管的栅极电压等于所述电源电压，并且从而所述第一信号线驱动晶体管被截止。结果是，可以阻止所述信号线中的任何不必要的电流，从而可能阻止所述信号线中的电压跃变。结果是，可以减小功耗。

14)优选地，所述控制电压包括电流放大电路，其中

所述电流放大电路控制所述栅极电压，使得在所述信号线中的电位跃变期间，所述信号线中流动的电流向着所述信号线的电位跃变的电压方向被放大。相应地，电流从所述第一信号线驱动晶体管向着所述信号线的电位跃变的电压方向流动。结果是，所述电压可以快速地在所述信号线中进行跃变。

15)优选地，所述电流放大电路包括第一电流放大MOS晶体管和第二电流放大MOS晶体管，其中

所述第一电流放大MOS晶体管的漏极连接到所述第一信号线MOS晶体管的栅极，

所述第一电流放大MOS晶体管的源极连接到所述第二电流放大MOS晶体管的漏极，并且

所述第二电流放大MOS晶体管的源极连接到与第一电源的极性相反的所述第二电源。相应地，可以控制所述第一信号线驱动晶体管的栅极电压，使得它具有与所述第一信号线驱动晶体管的源极电压相反的电位。结果是，所述信号线的电压可以快速地进行跃变。

16)优选地，所述控制电路包括信号从所述信号线输入至其中的延迟电路，其中

所述延迟电路包括反相输出端，并且

所述第一电流放大MOS晶体管和所述第二电流放大MOS晶体管中的一个电流放大MOS晶体管的栅极连接到所述信号线，并且另一个电流放大MOS晶体管的栅极连接到所述延迟电路的反相输出端。相应地，可以控制所述第一信号线驱动晶体管的栅极电压，使得它只在所述信号线的电位跃变的特定时期，具有与所述第一信号线驱动晶体管的源极电压相反的电位。结果是，可以在所述信号线中进行急速电压跃变，并且可以减小所述第一信号线驱动晶体管的栅极处的漏电流。

17)优选地，所述延迟电路根据所述信号线的波形倾斜度来改变其延迟量。相应地，可以根据所述信号线的所述波形倾斜度(单位：电压/时间；也称为跃变速率)精确检测所述信号线中的所述电位跃变时间，并且从而可以根据所检测的电位跃变时间更可靠地控制所述第一信号线驱动晶体管的栅极电压，使得它具有与所述第一信号线驱动晶体管相反的电位。结果是，可以获得所述信号线中的快速电压跃变，并且可以减小所述第一信号线驱动晶体管的栅极处的漏电流。

18)优选地，所述电流放大电路可以根据所述信号线中的所述电压波形的周期而改变其输出电压。相应地，可以根据所述信号跃变的周期来调整所述第一信号线驱动晶体管的电流电量。结果是，可以减小不必要消耗的功率。

19)优选地，所述电流放大电路包括信号从所述信号线输入至其中的触发器，其中

所述触发器根据所述信号线的立即值和前值，可变地控制所述电流放大电路的输出电压。相应地，可以依照所述信号线的跃变状态，调整所述第一信号线驱动晶体管的电流电量，导致不必要消耗的功率减小。此外，由于可以调制所述信号线的幅度，可以更稳定地发送所述信号。

20)优选地，所述电子装置进一步包括与所述信号线一起提供的时钟线，其中

时钟是从所述时钟线供应给所述触发器的，并且

所述时钟与在所述信号线上发送的所述信号同步。相应地，所述触发器的数据值可以由与所述时钟线同步的所述时钟存储，并且调整误差、保留误差或类似的误差几乎不出现。结果是，可以更可靠地利用所述信号线的所述立即值和所述前值，并且从而可以使所述信号传输稳定。

21)优选地，所述电流放大电路根据所述信号线中的所述电压波形的周期，选择性地控制各所述第一信号线驱动晶体管的栅极电压。相应地，可以以高精确度调整所述第一信号线驱动晶体管的电流电量，可以减小不必要消耗的功率。

22)优选地，所述电子装置进一步包括连接到所述信号线的电阻元件，其中

所述延迟电路是差分电路，并且

所述差分电路的差分输入信号中的的一个差分输入信号是从所述信号线供应的，而另一个差分输入信号是从所述电阻元件的一端供应的。相应地，可以检测所述信号线中在较小电平处的电压跃变，并且可以将所述检测的结果发送到所述电流放大电路。结果是，所述信号线中的所述电压跃变可以到达更高的速度。

23)优选地，所述电子装置进一步包括与所述第一信号线驱动晶体管极性相反的、由所述控制电路控制的第二信号线驱动晶体管，其中

所述延迟电路是差分电路，并且

所述差分电路的差分输入信号中的的一个差分输入信号是从所述信号线供应的，而另一个差分输入信号是从所述第二信号线驱动晶体管的栅极供应的。相应地，所述差分电路的一个输入信号的电压值与所述信号线的电位跃变到的所述电压值之间的差只有几百毫伏。因此，所述差分电路可以更快速地检测所述信号线的所述电压跃变，并且向所述电流放大电路发送所述相关信息。结果是，所述信号线中的所述电压跃变可以达到更高的速度。

24)优选地，所述电流放大电路进一步包括旁路MOS晶体管，其中

所述旁路MOS晶体管并联连接到所述栅极连接到所述信号线的所述第一电流放大MOS晶体管或所述第二电流放大MOS晶体管，并且

所述差分电路的正常旋转输出端连接到所述旁路MOS晶体管的栅极。相应地，所述差分电路可以更快速地检测所述信号线的所述电压跃变，并向所述电流放大电路发送所述相关信息，并且所述旁路MOS晶体管快速地显示饱和电流特性。结果是，所述信号线中的所述电压跃变可以达到更高的速度。

本发明到目前为止除了主要模式，还包括以下模式：

优选地，所述第一电压保持MOS晶体管的栅极氧化膜比所述第一信号线驱动晶体管的栅极氧化膜更厚。相应地，所述第一电压保持MOS晶体管的门限值高于所述第一信号线驱动晶体管的门限值，并且它更容易生成使所述第一信号线驱动晶体管的源极与漏极之间的电流显示出非饱和电流特性所必需的栅极电压值。进一步地，可以减小所述第一电压保持MOS晶体管的栅极处的漏电流。

优选地，所述第一电压保持MOS晶体管的门限值高于所述第一信号线驱动晶体管的门限值。相应地，所述第一电压保持MOS晶体管的门限值高于所述第一信号线驱动晶体管的门限值，并且更容易生成使所述第一信号线驱动晶体管的源极与漏极之间的电流显示出所述非饱和电流特性所必需的所述栅极电压值。进一步地，可以减小所述第一电压保持MOS晶体管的源极与漏极之间(次门限)的漏电流。

优选地，所述第一电压保持MOS晶体管的栅极长度具有大于所述第一信号线驱动晶体管的栅极长度的尺寸。相应地，所述第一电压保持MOS晶体管的所述门限值高于所述第一信号线驱动晶体管的所述门限值，并且更容易生成使所述第一信号线驱动晶体管的源极与漏极之间的电流显示出所述非饱和电流特性所必需的所述栅极电压值。进一步地，可以减小所述第一电压保持MOS晶体管的源极与漏极之间的漏电流。

优选地，所述第一电压保持MOS晶体管的栅极宽度具有小于所述第一信号线驱动晶体管的栅极宽度的尺寸。相应地，所述第一电压保持MOS晶体管的所述门限值高于所述第一信号线驱动晶体管的所述门限值，并且更容易生成使所述第一信号线驱动晶体管的源极与漏极之间的电流显示出所述非饱和电流特性所必需的所述栅极电压值。进一步地，可以减小所述第一电压保持MOS晶体管的源极与漏极之间的漏电流。

优选地，所述电压保持电路包括第二电压保持MOS晶体管，其中所述第一电压保持MOS晶体管的源极连接到所述第二电压保持MOS晶体管的栅极与漏极。相应地，所述第一电压保持MOS晶体管的源极的电压值与所述第二电压保持MOS晶体管的源极的电压值相差所述第二电压保持MOS晶体管的门限值。结果是，更容易控制所述第一信号线驱动晶体管的栅极电压值，因此所述值变成使所述第一信号线驱动晶体管显示出所述非饱和区域特性所必需的值。

优选地，包括MOS晶体管的反相器并联连接到所述电阻元件。相应地，可以放大所述信号线中的较小的电压跃变，并将其发送至所述差分电路。结果是，所述信号线中的所述电压跃变可以达到更高的速度。

优选地，所述第一信号线驱动晶体管和所述控制电路放置在所述信号线中的发射电路和接收电路之间。相应地，可以在从所述发送电路发送的信号中更快速地进行所述电压跃变，并且可以以高速将所述信号发送至所述发送电路。

优选地，假如在所述信号线中提供的所述发送电路与接收电路之间的所述信号线的长度为L，则所述第一信号线驱动晶体管和所述控制电路放置在离所述发送电路1/4L-1/2L的位置。结果是，可以以高速将所述信号更有效地发送至所述发送电路。

优选地，假如所述控制电路与另一个不同于所述信号线的所述发送电路的信号线驱动晶体管之间的信号线的长度为L，则所述第一信号线驱动晶体管和所述控制电路放置在离所述发送电路1/4L-1/2L的位置。结果是，可以以高速将所述信号更有效地发送至所述发送电路。

优选地，假如所述控制电路与不同于所述第一信号线驱动晶体管的另一个信号线驱动晶体管之间的信号线的长度为L，则所述第一信号线驱动晶体管和所述控制电路放置在离所述控制电路和另一个这样的信号线驱动晶体管1/4L-1/2L的位置。结果是，可以以高速将所述信号更有效地发送至所述发送电路。

优选地，所述电子装置包括与所述第一电源连接的电源开关。相应地，在每当所述信号没有被发送时，进入所述电子装置的漏电流被截止。

优选地，所述电源开关在所述信号线的频率较低的情况下切断。相应地，在所述信号传输中不要求高速的情况下，所述信号只通过所述发送电路发送。结果是，任何进入所述电子装置的不必要的漏电流可以被截止。

优选地，所述第一电源为不同于用于所述信号线中的所述发送和接收电路的所述电源。相应地，当用于所述发送电路或所述接收电路的所述电源被阻断时，可以保持所述信号线中的电压，并且可以减小所述整个电子装置的功耗。

优选地，由所述第一电源供应的电源电压具有与所述信号线中提供的所述发送电路与所述接收电路的所述电源电压中较高的一个相等的电位。相应地，在所述发送和接收电路的所述电源电压彼此不同的情况下，可以稳妥地发送所述信号信息。

优选地，在可重新配置逻辑的单元处理器之间提供所述信号线。相应地，在相应的单元处理器能够发送和接收的情况下，可以更快速地发送所述信号线信息。

优选地，在FPGA逻辑的单元处理器之间提供所述信号线。相应地，在所述相应的单元处理器能够发送和接收的情况下，可以更快速地发送所述信号线信息。

优选地，在多处理器的处理器核之间提供所述信号线。相应地，在相应的处理器核能够发送和接收的情况下，可以更快速地发送所述信号线信息。

优选地，所述信号线是多个存储器的输入和输出端口共同连接到的总线。相应地，在所述相应的存储器能够发送和接收的情况下，可以更快速地发送所述信号线信息。

优选地，所述信号线是双向总线。相应地，在所述总线能够发送和接收的情况下，可以更快速地发送所述信号线信息。

优选地，在芯片之间提供所述信号线。相应地，在可以在芯片之间进行发送和接收的情况下，可以更快速地发送所述信号线信息。

如所述，根据本发明，可以以高速进行所述信号线中的所述电压跃变，并且在能够放大所述信号线中的所述变压跃变的电子装置中，可以减小电路面积和功耗。

根据本发明的电子装置，可以减少所述信号线放大中消耗的功率并减小所述电路面积，有效地应用于用作IC卡和移动产品的电池驱动的产品，例如膝上型计算机、移动电话、移动音乐播放器等。

附图说明

通过以下对本发明的优选实施例的描述，本发明的这些及其它目的和优势将变得清晰。实施本发明之后，本领域技术人员将注意到本说明书中没有列举的大量利益。

图1是示出根据本发明的优选实施例1的电子装置的构造的电路图。

图2是示出根据优选实施例1的电子装置的运行的时序图。

图3是示出根据优选实施例1的电子装置的电流放大电路的构造的电路图。

图4是示出根据优选实施例1的电子装置的电压保持电路的构造的电路图。

图5是示出根据本发明优选实施例2的电子装置的延迟电路的构造的电路图。

图6是示出根据本发明优选实施例3的电子装置的电流放大电路的构造的电路图。

图7是示出根据本发明优选实施例4的电子装置的电流放大电路的构造的电路图。

图8示出了根据本发明优选实施例5的电子装置的信号线驱动晶体管的细节。

图9是示出根据本发明优选实施例6的电子装置的延迟电路和电流放大电路的构造的电路图。

图10A是示出根据优选实施例6的电子装置的延迟电路中的差分电路的构造1的电路图。

图10B是示出根据优选实施例6的电子装置的延迟电路中的差分电路的构造2的电路图。

图11是根据本发明优选实施例7的包括电子装置的芯片的示意图。

图12是根据本发明优选实施例7的包括所述电子装置的各芯片的示意图。

图13是作为本优选实施例的应用实例、包括所述电子装置的通信装置的示意图。

图14是作为本优选实施例的另一个应用实例、包括所述电子装置的信息再现装置的示意图。

图15是作为本优选实施例的又一个应用实例、包括所述电子装置的图像显示装置的示意图。

图16是作为本优选实施例的再一个应用实例、包括所述电子装置的成像装置的示意图。

图17是作为本优选实施例的另一个应用实施例、具有包括所述电子装置的电子控制装置的移动实体的示意图。

具体实施方式

在下文中，将参照附图，详细描述根据本发明的电子装置的优选实施例。

图1是示出根据本发明优选实施例1的电子装置1的构造的电路图。所述电子装置1包括信号线F、PMOS类型的第一信号线驱动晶体管QPo、NMOS类型的第二信号线驱动晶体管QNo和控制电路A。PMOS类型的第一信号线驱动晶体管QPo与NMOS类型的第二信号线驱动晶体管QNo的极性相反。控制电路A检测信号线F的跃变状态，从而控制第一信号线驱动晶体管QPo的栅极电压VP和第二信号线驱动晶体管QNo的栅极电压VN。

PMOS类型的第一信号线驱动晶体管QPo的源极连接到高电位侧电源(第一电源)VD，而其漏极连接到信号线F。NMOS类型的第二信号线驱动晶体管QNo的源极连接到极性与所述高电位侧电源相反的低电位侧电源(第二电源)VS(图1中的接地电位)，而其漏极连接到信号线F。

控制电路A包括第一电压保持电路B1和第二电压保持电路B2。第一电压保持电路B1控制第一信号线驱动晶体管QPo的栅极电压VP，使得：在信号线F中的电位跃变期间，信号F中流动的电流向着信号线F的电位跃变的电压方向被放大；并且，在信号线F中的电位跃变之后，在信号线F中的电位跃变之后获得的电压值被保持。

第二电压保持电路B2控制第二信号线驱动晶体管QNo的栅极电压VN，使得：在信号线F中的电位跃变期间，在信号线F中流动的电流向着信号线F的电位跃变的电压方向被放大；并且，在信号线F中的电位跃变之后，在信号线F中的电位跃变之后获得的电压值被保持。

第一电压保持电路B1包括P通道类型的第一电压保持MOS晶体管QPm。第一电压保持MOS晶体管QPm的栅极连接到第一信号线驱动晶体管QPo的栅极，而第一电压MOS晶体管QPm的源极连接到高电位侧电源VD。第一信号线驱动晶体管QPo的源极也连接到高电位侧电源VD。第一电压保持MOS晶体管QPm的栅极和漏极彼此连接，并且因此第一电压保持MOS晶体管QPm具有二极管结构。第一电压保持MOS晶体管QPm的漏极连接到由信号线F控制的第一直流截断开关电路b1的一个端子。第一直流截断开关电路b1的另一个端子连接到与高电位侧电源VD极性相反的低电位侧电源VS。第一直流截断开关电路b1包括两个极性相反的开关MOS晶体管QP1和QN1。这两个开关MOS晶体管QP1和QN1彼此串联。开关PMOS晶体管QP1连接到第一电压保持MOS晶体管QPm的漏极。开关PMOS晶体管QP1具有与第一电压保持MOS晶体管QPm相同的极性。开关PMOS晶体管QP1和开关NMOS晶体管QN1的栅极分别连接到信号线F。

在控制电路A中，第一信号线驱动晶体管QPo的栅极连接到由信号线F控制的第一跃变放大开关电路C1的一个端子，与高电位侧电源VD的极性相同的电源连接到其另一个端子。第一跃变放大开关电路C 1包括与第一信号线驱动晶体管QPo的极性相同的开关电路PMOS晶体管QP2。开关电路PMOS晶体管QP2的栅极连接到信号线F，而开关电路PMOS晶体管QP2的漏极连接到第一信号线驱动晶体管QPo的栅极。

控制电路A包括第一电流放大电路D1。第一电流放大电路D1在信号线F的电位跃变期间，控制第一信号线驱动晶体管QPo的栅极电压VP，使得在信号线F流动的电流向着信号线F的电位跃变的电压方向放大。第一电流放大电路D1包括第一电流放大MOS晶体管QN2和第二电流放大MOS晶体管QN3。第一电流放大MOS晶体管QN2的漏极连接到第一信号线驱动晶体管QPo的栅极，而第一电流放大MOS晶体管区QN2的源极连接到第二电流放大MOS晶体管QN3的漏极。第二电流放大MOS晶体管QN3的源极连接到与高电位侧电源VD的极性相反的低电位侧电源VS。第二电流放大MOS晶体管QN3的栅极连接到信号线F，而第一电流放大MOS晶体管QN2的栅极连接到信号从信号线F输入至的延迟电路E的反相输出端。

在控制电路A中，控制第二信号线驱动晶体管QNo的栅极电压VN的电路部分是第二电压保持电路B2，第二电流放大电路D2和第二跃变放大开关电路C2。这些电路部分以基本上与包括第一电压保持电路B1、第一电流放大电路D1和第一跃变放大开关电路C1的电路部分相同的方式配置。因此，相同和相似的元件由相同的附图标记表示。但是，在相应的电路中使用的MOS晶体管和电源电压的极性在相应的电路部分中是相反的。标号b2表示第二电压保持电路B2中的直流截断开关电路。

图2是电子装置1中的各个节点的时序图。参照图2描述电子装置1的操作。在图2中，水平轴表示时间，而竖直轴表示信号线F的电压、延迟电路E的反相输出E0、第一信号线驱动晶体管QPo的栅极电压VP和第二信号线驱动晶体管QNo的栅极电压VN。

步骤1

首先，在信号线F中设置0[V]。此时，延迟电路E的反向输出E0和第一信号线驱动晶体管QPo的栅极电压VP基本上等于高电位侧电源VD的电源电压VDD。第二电压保持电路B2的第一电压保持MOS晶体管QNm的漏极和栅极彼此连接；但是，在步骤1的状态中，不存在来自任何其它MOS晶体管到第一电压保持MOS晶体管QNm的电源。相应地，第一电压保持MOS晶体管QNm具有二极管特性。在该状态中，第一电压保持MOS晶体管QNm的栅极和漏极对应于二极管的正极。因此，第二信号线驱动晶体管QNo的栅极电压VN显示出在第一电压保持MOS晶体管QNm的门限值附近的电压值Vn，此时的第二信号线驱动晶体管QNo显示出非饱和电流特性。相应地，在第二信号线驱动晶体管QNo中，微弱的电流开始从漏极流向源极，进而流向连接至源极的接地电位。从而使信号线F的电压保持在0[V]。

由于信号线F的电压保持在0[V]，所以：

第一跃变放大开关电路C1中的开关电路PMOS晶体管QP2处于接通(ON)状态；

第一信号线驱动晶体管QPo的栅极电压VP保持在电源电压VDD；且

第一直流截断开关电路b1处于切断(OFF)状态。

进一步地，在第一电流放大电路D1中，第一电流放大MOS晶体管QN2处于接通状态，而第二电流放大MOS晶体管QN3处于切断状态。

步骤2

当其后信号线F的电压开始从0[V]跃变为电源电压VDD时：

第一电流放大电路D1的第二电流放大MOS晶体管QN3从切断状态转换到接通状态；

第一信号线驱动晶体管QPo的栅极电压VP从电源电压VDD跃变为0[V]；

第一跃变放大开关电路C1的开关电路PMOS晶体管QP2从接通状态转换为切断状态；

逻辑上与开关电路PMOS晶体管QP2反相的第二跃变放大开关电路C2的开关电路NMOS晶体管从切断状态转换为接通状态；并且

第二信号线驱动晶体管QNo的栅极电压VN跃变为0[V]。

因此，可以高效地执行第一信号线驱动晶体管QPo的接通操作和第二信号线驱动晶体管QNo的切断操作。根据该跃变，电流从第一信号线驱动晶体管QPo流入信号线F，从而放大了信号线F的电压。

步骤3

当信号线F跃变为电源电压VDD左右时，延迟电路E的反相输出E0从电源电压VDD跃变为0[V]，并且第一电流放大MOS晶体管QN2关断。结果是，第一电流放大电路D1被截止。第一电压保持电路B 1的第一电压保持MOS晶体管QPm的漏极和栅极彼此连接；但是，在步骤3的状态中，不存在从任何其它MOS晶体管到第一电压保持MOS晶体管QPm的电流源。因此，第一电压保持MOS晶体管QPm具有二极管特性。在该状态中，第一电压保持MOS晶体管QPm的栅极和漏极对应于二极管的负极。因此，第一信号线驱动晶体管QPo的栅极电压VP保持在比电源电压VDD低了电压保持MOS晶体管QPm的门限电压的电压值Vp，并且第一信号线驱动晶体管QPo具有非饱和电流特性。结果是，存在生成的微弱电流通过第一信号线驱动晶体管QPo的漏极从源极流入信号线F，并且因此信号线F保持在电源电压VDD。

步骤4

接下来，当信号线F开始从电源电压VDD跃变为0[V]时：

第二电流放大电路D2从切断状态转换为接通状态；

第二信号线驱动晶体管QNo的栅极电压VN从0[V]跃变为电源电压VDD；

第一跃变放大开关电路C1的开关电路PMOS晶体管QP2从切断状态转换为接通状态；并且

第一信号线驱动晶体管QPo的栅极电压VP跃变为电源电压VDD。

因此，可以高效地执行第二信号线驱动晶体管QNo的接通操作和第一信号线驱动晶体管QPo的切断操作。根据该跃变，电流从第二信号线驱动晶体管QNo流入信号线F，并且从而放大了信号线F的电压。

(步骤1)当信号线F跃变为0[V]左右时，每个节点返回其初始状态。

以下列举到目前为止描述的电子装置1的特性。在根据本优选实施例的电子装置1中：

在驱动信号线F的第一或第二信号线驱动晶体管Q0(QPo或QNo)中，串联级数可以为一；并且

不需要额外提供电压保持电路就可以保持信号线F的电位。

结果是，可以减小电路面积和功耗。

在下文中描述原因。当设计电子装置1时，通常，将使电流流入信号线F的信号线驱动晶体管Qo的栅极宽度设计为大于任何其它晶体管的栅极宽度。更确切地说，信号线驱动晶体管Qo的栅极宽度被配置为是电子装置1的其它晶体管栅极宽度的两倍或三倍。因此，在信号线驱动晶体管Qo中的串联级数为2的情况下，栅极宽度被进一步加倍，这占据了电子装置的晶体管尺寸的至少30％。

在信号线驱动晶体管Qo的栅极宽度为4的情况下，其它晶体管的栅极宽度为1，晶体管Qo的栅极宽度与电子装置1的晶体管尺寸之比为4/(9+4)＝30％。在根据本优选实施例的构造中，比率为2/13＝15％，导致电路面积减小。面积的减小与在根据图6中示出的常规例1的电路、根据图2中示出的常规例2的电路等中取得的减小相比同样有效。

进一步地，构成与直接连接到信号线F的正反馈缓冲器的各个MOS晶体管的栅极宽度通常大约为信号线驱动晶体管Qo的栅极宽度的1/4，并且所有MOS晶体管的全部栅极宽度大体上等于信号线驱动晶体管的栅极宽度。因此，也可以减小正反馈缓冲器的电路面积。

接下来，描述根据本优选实施例的功率减小效应。晶体管的功耗通常计算如下：

功耗＝1/2×(栅极电容)×(信号线的频率)×(电源电压)×(信号线的振幅电压)

如在早先描述的电路面积减小的效应中所示，根据本发明的电子装置1的栅极尺寸得以大幅降低，显然在减小功耗中发挥了显著的效果，在上述计算公式中定义了所述功耗值。

可以仅由第一信号线驱动晶体管QPo来放大信号线F的电压。在本发明中，除了第一信号线驱动晶体管QPo，还提供了第二信号线驱动晶体管QNo，使得当信号线F的电压反向跃变时，可以放大信号线F的电压。

在早先描述的第一电压保持电路B1的构造中，可以高度精确地保持信号线F的抗噪声性能，而与电子装置1的制造过程中的可变性、电源电压的变化和温度变化无关。

进一步地，由于在第一电压保持电路B1的二极管区中使用第一电压保持MOS晶体管QPm，所以可以由第一信号线驱动晶体管QPo和第一电压保持MOS晶体管QPm实现镜像对称结构。因此，第一信号线驱动晶体管QPo的栅极电压VP可以高度精确地保持在任意电压值，而与制造过程中的可变性、电源电压的变化和温度变化无关。

进一步地，第一电压保持电路B1的第一电压保持MOS晶体管QPm的栅极和漏极彼此连接，并且因此由第一电压保持MOS晶体管QPm和第一信号线驱动晶体管QPo实现电流镜像电路。因此，更容易控制第一信号线驱动晶体管QPo的栅极电压VP，并且可以控制第一信号线驱动晶体管QPo的栅极电压值，使得第一电压保持MOS晶体管QPm的源极与漏极之间的电流量显示任意的电流比率。

进一步地，第一电压保持电路B1的第一电压保持MOS晶体管QPm的漏极连接到由信号线F控制的第一直流截断开关电路b1的一个端子，而第一直流截切断关电路b1的另一个端子连接到与高电位侧电源VD的极性相反的低电位侧电源VS。因此，可以依照信号线F中的跃变状态，可变地控制第一电压保持MOS晶体管QPm的漏极的电压值，使得更容易控制第一电压保持电路B1中的第一信号线驱动晶体管QPo的栅极电压VP。

进一步地，极性相反并且彼此串联的开关MOS晶体管QP1和QN1组成第一直流截断开关电路b1，与第一电压保持MOS晶体管QPm极性相同的开关电路PMOS晶体管QP1连接到第一电压保持MOS晶体管QPm的漏极，并且信号线F连接到开关电路PMOS晶体管QP1和开关电路NMOS晶体管QN1的栅极。因此，只有当信号线F的电位跃变时，第一电压保持MOS晶体管QPm的漏极才连接到具有不同极性的电源(电源VD或电源VS)。结果是，DC电流可以被截止，使得功耗减小。

进一步地，信号线驱动晶体管QPo的栅极连接到由信号线F控制的第一跃变放大开关电路C1的一个端子，并且与高电位侧电源VD的极性相同的电源连接到第一跃变放大开关电路C1的另一个端子。因此，根据信号线F中的跃变状态，可以进行控制以判断第一信号线驱动晶体管QP0的栅极电压VP是否设置为电源电压值。

进一步地，与第一信号线驱动晶体管QPo的极性相同的开关电路PMOS晶体管QP2组成第一跃变放大开关电路C1，开关电路PMOS晶体管QP2的栅极连接到信号线F，而开关电路PMOS晶体管QP2的漏极连接到第一信号线驱动晶体管QPo的栅极。因此，在连接到第一信号线驱动晶体管QPo的电源电压VDD和信号线F的电位彼此相反的情况下，第一信号线驱动晶体管QPo的栅极电压VP等于电源电压，并且因此第一信号线驱动晶体管QPo被截止。结果是，可以避免任何不必要的、可能阻止信号线F中的电压跃变的电流流入信号线F，并且因此可以减小功耗。

进一步地，控制电路A的第一电流放大电路D1控制第一信号线驱动晶体管QPo的栅极电压VP，使得在信号线F中的电位跃变期间，流入信号线F的电流向着信号线F的电位跃变的电压方向放大。因此，电流从第一信号线驱动晶体管QPo流向信号线F的电位跃变到的电压方向，并且可以在信号线F中进行急速电压跃变。

进一步地，第一电流放大电路D1包括第一和第二电流放大MOS晶体管QN2和QN3，第一电流放大MOS晶体管QN2的漏极连接到第一信号线驱动晶体管QPo的栅极，第一电流放大MOS晶体管QN2的源极连接到第二电流放大MOS晶体管QN3的漏极，而第二电流放大MOS晶体管QN3的源极连接到与高电位侧电源VD的极性相反的低电位侧电源VS。因此，可以控制第一信号线驱动晶体管QPo的栅极电压VP，使得其具有与第一信号线驱动晶体管QPo的源极电压相反的电位。结果是，可以在信号线F中进行急剧电压跃变。

进一步地，第二电流放大MOS晶体管QN3的栅极连接到信号线F，而第一电流放大MOS晶体管QN2的栅极连接到信号从信号线F输入至的延迟电路E的反相输出端E0。因此，可以控制第一信号线驱动晶体管QPo的栅极电压VP，使其只在信号线F的电位跃变期间的特定时段，才具有与第一信号线驱动晶体管QPo的源极电压相反的电位。结果是，可以在信号线F中进行急剧电压跃变，并且可以减小第一信号线驱动晶体管QPo栅极的漏电流。

进一步地，如图3所示，期望第一电流放大MOS晶体管QN2的栅极连接到信号线F，且第二电流放大MOS晶体管QN3的栅极连接到信号从信号线F输入至的延迟电路E的反相输出端E0。相应地，只在当信号线F的电压从0V跃变为电源电压VDD的特定时间内，可以通过第一电流放大MOS晶体管QN2将第一信号线驱动晶体管QPo的栅极电压VP跃变到与第一信号线驱动晶体管QPo的源极电压相反的电位。结果是，可以在信号线F中进行急剧的电压跃变，并且可以减小第一信号线驱动晶体管QPo的栅极的漏电流。

进一步地，第一电压保持电路B1中的第一电压保持MOS晶体管QPm的栅极氧化膜的厚度理想地大于第一信号线驱动晶体管QPo的栅极氧化膜的厚度。相应地，第一电压保持MOS晶体管QPm的门限值高于第一信号线驱动晶体管QPo的门限值。结果是，更容易生成使第一信号驱动晶体管QPo的源极和漏极之间的电流显示出非饱和电流特性所需要的栅极电压值，并且可以减小第一电压保持MOS晶体管QPm的栅极的漏电流。

进一步地，第一电压保持电路B1的第一电压保持MOS晶体管QPm的门限值理想地高于第一信号线驱动晶体管QPo的门限值。相应地，第一电压保持MOS晶体管QPm的门限值高于第一信号线驱动晶体管QPo的门限值。结果是，更容易生成使在第一信号驱动晶体管QPo的源极和漏极之间流动的电流显示出非饱和电流特性所必需的栅极电压值，并且可以减小第一电压保持MOS晶体管QPm的源极与漏极之间(子门限)产生的漏电流。

进一步地，第一电压保持电路B1的第一电压保持MOS晶体管QPm的栅极长度理想地大于第一信号线驱动晶体管QPo的栅极长度。相应地，第一电压保持MOS晶体管QPm的门限值高于第一信号线驱动晶体管QPo的门限值。结果是，更容易生成使在第一信号驱动晶体管QPo的源极与漏极之间流动的电流显示出非饱和电流特性所必需的栅极电压值，并且可以减小第一电压保持MOS晶体管QPm的源极与漏极之间产生的漏电流。

进一步地，第一电压保持电路B1的第一电压保持MOS晶体管QPm的栅极宽度理想地小于第一信号线驱动晶体管QPo的栅极宽度。相应地，第一电压保持MOS晶体管QPm的门限值高于第一信号线驱动晶体管QPo的门限值。结果是，更容易生成使在第一信号驱动晶体管QPo的源极与漏极之间流动的电流显示出非饱和电流特性所必需的栅极电压值，并且可以减小第一电压保持MOS晶体管QPm的源极与漏极之间产生的漏电流。

进一步地，第一电压保持电路B1的第一电压保持MOS晶体管QPm的源极连接到高电位侧电源VD，第一信号线驱动晶体管QPo的源极连接到所述高电位侧电源VD。相应地，可以监测由电子装置1的电源电压变化生成的第一信号线驱动晶体管QPo的电流变化量。结果是，与所监测的电流量对应的栅极电压VP可以施加于第一信号线驱动晶体管QPo的栅极，并且可以高度精确地维持信号线F的抗噪声性能。

进一步地，可以理想地控制第一电压保持电路B1的第一电压保持MOS晶体管QPm的衬底电压。相应地，可以以控制第一电压保持MOS晶体管QPm的衬底电压的方式，来补偿由电子装置1的制造过程的可变性产生的第一信号线驱动晶体管QPo的电流变化量。结果是，与所补偿的电流量对应的栅极电压VP可以施加于第一信号线驱动晶体管QPo的栅极，并且可以高度精确地维持信号线F的抗噪声性能。

进一步地，可以理想可变地控制第一电压保持电路B1的第一电压保持MOS晶体管QPm的源极电压。相应地，可以以控制第一电压保持MOS晶体管QPm的源极电压的方式，来补偿由电子装置1的制造过程的可变性产生的第一信号线驱动晶体管QPo的电流变化量。结果是，与第一信号线驱动晶体管QPo的电流量对应的栅极电压VP可以施加于第一信号线驱动晶体管QPo的栅极，并且可以高度精确地维持信号线F的抗噪声性能。

进一步地，理想的是第一电压保持电路B1进一步包括第二电压保持MOS晶体管(未示出)，并且第一电压保持MOS晶体管QPm的源极连接到第二电压保持MOS晶体管的栅极和漏极。相应地，第一电压保持MOS晶体管QPm的源极电压值示出与第二电压保持MOS晶体管的源极电压值相差第二电压保持MOS晶体管的门限值的电压值。结果是，可以很容易地控制第一信号线驱动晶体管QPo的栅极电压VP，使得其具有使第一信号线驱动晶体管QPo示出非饱和区特性所必需的值。

进一步地，二极管可以取代晶体管用作第一电压保持电路B1的第一电压保持MOS晶体管。在那种情况下，二极管的电位阱和扩散部分，例如可以实现与晶体管相似的构造。这样构造的话，可以控制第一信号线驱动晶体管QPo的栅极电压VP，而不受晶体管栅极宽度的制造变化的影响，因为二极管具有与晶体管不同的特性。

进一步地，NMOS晶体管可以取代PMOS晶体管构成第一电压保持电路B1的第一电压保持MOS晶体管QPm。在那种情况下，NMOS晶体管的栅极和漏极连接到高电位侧电源VD，而NMOS晶体管的源极连接到第一信号线驱动晶体管QPo的栅极。相应地，NMOS晶体管可以是电子装置1的版图设计中的主要元件。NMOS晶体管在移动性上优于PMOS晶体管。因此，当NMOS晶体管可以实现与PMOS晶体管的电流量相等的电流量时，可以减小晶体管宽度，导致电路面积和功耗减小。

进一步地，如图4所示，第一电压保持电路B1可以进一步包括：包括PMOS晶体管的DC截断MOS晶体管QP3，其中；DC截断MOS晶体管QP3的漏极连接到第一电压保持MOS晶体管QPm的栅极；DC截断MOS晶体管QP3的源极连接到第一电压保持MOS晶体管QPm的漏极；并且DC截断MOS晶体管QP3的栅极连接到信号从信号线F输入至的延迟电路E的反向输出端E0。相应地，第一电压保持MOS晶体管QPm的栅极和漏极之间的连接状态可以由包括第一信号线驱动晶体管QPo和第一电压保持MOS晶体管QPm的电流镜像电路控制。结果是，DC电流被截止，并且从而可以减小功耗。进一步地，可以在信号线F的电位跃变开始后的特定时段之后，选择性地操作电流镜像电路(包括第一信号线驱动晶体管QPo和第一电压保持MOS晶体管QPm)。结果是，可以减小不必要消耗的功率，并且可以以高速进行第一电流放大电路D1的输出电压(VP)跃变。

在根据图1中示出的本优选实施例的构造中，分别提供第一电压保持保持电路B1的NMOS晶体管QN1和第一电流放大电路D1的第二电流放大MOS晶体管QN3。但是，单个晶体管可以构成这些晶体管QN1和QN3，其中可以获得与以上描述的本优选实施例相似的效果，并且可以进一步减小电路面积。

进一步地，在第一电压保持电路B1中，可以省略开关PMOS晶体管QP1。根据该构造，可能会牺牲少量直通电流；但是，可以获得与以上描述的本优选实施例相似的效果，并且可以进一步减小电路面积。

优选实施例2

图5示出了延迟电路E的另一种模式。信号线F连接到波形检测电路2，基于波形检测电路2的输出来控制延迟电路E的三态反相器En[3:1]和Ep[3:1]。波形检测电路2依照信号线F的波形倾斜度输出信号。延迟电路E依照波形检测电路2的输出信号，控制其延迟值。更确切地说，控制延迟电路E的延迟值使得它随着信号线F的波形变缓而变得更大。换句话说，依照信号线F的波形倾斜度来可变地控制延迟电路E的延迟量。相应地，可以基于信号线F的波形倾斜度，高度精确地检测信号线F的电位跃变时间(跃变速率，单位：电压/时间)。则基于信号线F的电位跃变时间的检测结果可以更可靠地控制信号线驱动晶体管Q0的栅极电压VP和VN。如早先所述，控制栅极电压VP和VN使得它们具有与第一信号线驱动晶体管QPo的电位相反的电位。

如上所述，根据本优选实施例，可以在信号线F中进行急速电压跃变，并实现以下操作。可以选择性地进行控制第一信号线驱动晶体管QPo的栅极电压VP和VN的操作，使得它们在必需控制的时期内，具有与第一信号线驱动晶体管QPo的电位相反的电位。结果是，可以减小第一信号线驱动晶体管QPo的栅极的漏电流。

优选实施例3

图6示出了第一电流放大电路D1的另一种模式。信号线F连接到频率检测电路3。基于频率检测电路3的输出来控制第一电流放大电路D1的三态反相器En[3:1]，使得第一电流放大电路D1的输出电压VP的控制电压(信号线驱动晶体管QPo的栅极电压)彼此不相同(0[V]、0.2[V]、0.4[V])。更确切地说，控制第一电流放大电路D1的输出电压VP使得随着信号线F中的电压波形更长(更慢)，其值更接近于高电位侧(0.4[V])，换句话说，依照信号线F中的电压波形的周期可变地控制第一电流放大电路D1的输出电压VP。相应地，可以依照信号跃变的周期调整第一信号线驱动晶体管QPo的电流量，并且可以减小不必要消耗的功率。可以在电子装置1外部提供频率检测电路3。在由使用电子装置1的芯片驱动的应用程序预先确定信号线F中的信号频率的情况下，可以由软件控制三态反相器En[3:1]。

优选实施例4

图7示出了第一电流放大电路D1的又一种模式。第一电流放大电路D1包括数据从信号线F输入至的触发器(flip-flop)4。触发器4从与信号线F同步并沿着信号线F提供的时钟线7接收时钟CK。逻辑电路5依照如表6所述的信号线F的立即值和前值(触发器的输出Q)，输出控制信号En[2:1]。基于控制信号En[2:1]可变地控制第一电流放大电路D1的输出电压。相应地，依照信号线F的跃变状态调整第一信号线驱动晶体管QPo的电流量，这样减小了不必要消耗的功率。进一步地，调制了信号线F的振幅，从而使信号传输更加稳定。

如早先所述，触发器4理想地从与信号线F同步并沿着信号线F提供的时钟线7接收时钟CK。比较两种构造，其中：触发器4从与信号线F同步的且按照与信号线F、布线模式等大体相同的方式物理成形的时钟线7接收时钟CK；和，触发器4从物理形状不同于信号线F、布线模式等且不沿着信号线F、布线模式等提供的时钟线接收时钟，与后者相比，在前者构造(根据本优选实施例的构造)的情况下，几乎不出现诸如调整误差和保留误差的数据传送误差，并且可以更可靠地存储触发器4的数据值。换句话说，在前者的情况下，可以更可靠地利用信号线F的立即值和前值，以使信号传输稳定。

优选实施例5

图8示出了第一电流放大电路D1的再一种模式。第一电流放大电路D1被提供以多个彼此并行排列的第一信号线驱动晶体管QPo。通过连接到第一电流放大电路D1的选择开关8选择性地控制这些第一信号线驱动晶体管QPo的栅极电压VP1、VP2和VP3。此时，依照基于频率检测电路3的输出En[3:1]识别的信号线F中的电压波形的频率(周期)，选择性地控制栅极电压VP1、VP2和VP3。更确切地说，当信号线F的频率较低时，控制栅极电压VP1、VP2和VP3使得第一信号线驱动晶体管QPo的电流量保持较小。相应地，可以精确地调整第一信号线驱动晶体管QPo的电流量，结果是，可以减小第一信号线驱动晶体管QPo的栅极电容不必要消耗的功率。

第一信号线驱动晶体管QPo的栅极尺寸可以彼此相等或不同。在栅极尺寸彼此不同的情况下，可以基于控制信号En[3:1]以更高的分辨能力可变地控制第一信号线驱动晶体管QPo的电流量。

根据优选实施例3的第一电流放大电路D1可以与根据本优选实施例的构造组合。在那种情况下，可以以更高的分辨能力可变地控制第一信号线驱动晶体管QPo的电流量。

可以基于频率检测信息可变地控制第一信号线驱动晶体管QPo的相应衬底电压。相应地，可以以更高的分辨能力可变地控制第一信号线驱动晶体管QPo的电流量。在该构造中，即使当用于保持第一信号线驱动晶体管QPo的栅极电压VP的第一电压保持电路B1的电压为变量，并且在其中不能被校正时，当进一步控制第一信号线驱动晶体管QPo的相应衬底电压时，可以保持信号线F的数据。

可以在电子装置1的外部提供频率检测电路3。在由使用电子装置1的芯片驱动的应用程序预先确定信号线F中的信号频率的情况下，可以由软件控制三态反相器En[3:1]。

优选实施例6

图9示出了延迟电路E的另一个实施例。延迟电路E包括反相器链电路9a、端子电阻电路9b和差分电路9c，信号线F和端子电阻电路9b的输出端输入至该差分电路9c。差分电路9c的正常旋转输出端对应于延迟电路E的反相输出端E0’。除了优选实施例1中示出的电路配置，在电流放大电路D1中，N通道类型的旁路MOS晶体管QN4并行连接到第一电流放大MOS晶体管QN2，旁路MOS晶体管QN4的栅极连接到延迟电路E的反相输出端E0’。

电阻元件R和反相器In彼此并行连接，构成了端子电阻电路9b。一对差分MOS晶体管，例如图10A和20B所示，组成了差分电路9c。图10A和10B中示出的节点/输出信号表示差分电路9c的正常旋转输出，在其中示出的输出信号/节点表示差分电路9c的反相输出。差分电路9c高速地电压放大信号线F中的较小或较低的电压差。只要差分电路被提供以电压放大功能，就可以使用具有除了图10A和图B中示出的差分电路以外的电路配置的任何差分电路。

作为差分电路9c的反相输出端，可以使用延迟电路E的反相输出端Eo取代反相器链电路9a的输出端。相应地，提供反相器链电路9a变得不必要。结果是，可以获得以下效果：

可以减小电路面积；并且

当信号线F以高速传输信号时，信号后可随之以第一电流放大电路D1，这使电子装置1的操作稳定。

信号线F的电压被端子电阻电路9b反相放大几十倍，并从端子电阻电路9b发送到差分电路9c。因此，差分电路9c的输出信号E0’的电压依照信号线F的任何较小的电压幅度，跃变为电源电压VDD，并且旁路MOS晶体管QN4生成大量电流。则第一电流放大电路D1的输出电压VP可以即刻跃变为0V。在根据优选实施例1的第一电流放大电路D1中，输出电压只能缓慢地跃变为0V，因为第一电流放大电路D1的输出电压VP根据信号线F中的电压跃变来确定第一电流放大MOS晶体管QN2的电流量。在根据本优选实施例的第一电流放大电路D1中，第一电流放大电路D1的输出电压VP快速地跃变为0V。相应地，可以检测信号线F中的任何较小的电压跃变，并且可以将检测结果发送至第一电流放大电路D1，以便可以放大第一信号线驱动晶体管QPo的电流。结果是，信号线F中的电压跃变可以达到较高的速度。

电阻元件R可以独自构成端子电阻电路9b。在这样的情况下，差分电路9c的输出信号E0’中的电压跃变不能达到较高的速度；但是，可以减小反相器In的功耗和电路面积。

与信号线F的极性相反的信号线驱动晶体管QNo的栅极电压VP等可以取代端子电阻电路9b的输出，输入至差分电路9c的负输入端子。在差分电路9c的一侧的输入信号的电压值与栅极电压的电位跃变为的电压值相差仅几百mv。因此，当向差分电路9c的负输入端子输入信号线驱动晶体管QNo的栅极电压VN时，差分电路9c可以高速地检测信号线F的电压跃变，并且可以向第一放大电路D1发送检测结果。结果是，信号线F中的电压跃变可以达到较高的速度。

优选实施例7

图11是包括电子装置1的半导体集成电路的芯片的布局图。该芯片包括：存储控制块10，用于连接来自PAD的数据输入和输出；和处理器块11，用于与存储控制块10交换数据。相应的块通过发送和接收电路12交换数据，并且电子装置1在发送和接收电路12之间提供。假设从发送电路到接收电路的布线距离为L，则在在距离发送电路大约1/3L的位置处提供根据本优选实施例的电子装置1的情况下，可以以最高的速度发送数据信号。以下给出了描述。

当布线距离1除以10时，每条被除后的布线的电阻为R，布线电容为C，当来自发送的每个节点(10等分点中的任意点为N)的信号电压为VDD_H时，跃变时间t如下：

t＝(∑I×R×C)×In(VDD/VDD_H)…(1)

(I＝1时∑为N，并且In为算法)

例如，当从发送到接收的信号电压为0.5VDD时，跃变时间t如下：

t＝(10RC+9RC+8RC+7RC+6RC+5RC+4RC+3RC+2RC+1RC)×

In(VDD/0.5VDD)＝55RC×In2＝38RC

电子装置1为用于放大信号线F的电压的电路。因此，当电压达到电源电压值的一半时，在电压放大系数衰减和饱和之前，立即在信号线F中示出信号跃变的部分处插入电子装置1，是最有效的，其可以通过SPICE仿真来领会，也可以当在上述公式中计算每个节点中的电压放大系数和受到时间差分时领会。更确切地说，考虑到由信号布线除以10产生的每个节点，电子装置1应当被插入的最佳点是从发送电路起的第三节点。当另一个电子装置1被插入相应的电子装置1之间时，可以以类似的方式计算出插入的最佳点。相应地，从发送电路发送的信号的电压转化可以达到较高的速度，并且从而可以以高速将信号发送至发送电路。

以下是根据物理排列的便利，对在从发送电路起1/4L-1/2L(L是信号线F中的发送电路与接收电路之间的信号线长度)位置处提供电子装置1的构造和在从发送电路起1/3L位置处提供电子装置1的构造的比较。在前者的构造中，与后者的构造相比，信号跃变时间略微恶化；但是，信号跃变时间不像在任何其它位置插入电子装置1的情况那样受影响。这也应用于在电子装置1之间另一个电子装置1的插入。

电子装置1的高电位侧电源VD和低电位侧电源VS可以连接到电源开关。结果是，每当没有发送信号时，电子装置1中的漏电流可以被截止。

当信号线F的频率较低时，可以将电源开关切断。相应地，在信号传输中不要求高速的情况下，可以只在发送电路中发送信号。结果是，电子装置1中不必要消耗的漏电流可以被截止。

电子装置1的高电位侧电源VD和低电位侧电源VS可以连接到不同于发送电路和接收电路中的电源的电源开关。结果是，虽然发送电路或接收电路的电源被切断，但是仍然可以保持信号线F的电压，并且可以从而减小整个芯片的功耗。

电子装置1的高电位侧电源VD和低电位侧电源VS理想地具有与发送电路的电源电压和接收电路的电源电压中具有较高电压的电路相等的电位。相应地，虽然发送电路和接收电路的电源电压彼此不相等，仍可以可靠地发送信号信息。进一步地，在发送电路的电压相对较低，接收电路的电压相对较高的情况下，可以进一步减小电路面积，因为不需要提供对接收电路中的信号电压进行电平移位的电路。

可以在可重新配置逻辑的元件处理器(PE)之间的布线中提供电子装置1。结果是，在元件处理器能够发送和接收的情况下，可以更快速地发送信号线信息。

可以在FPGA逻辑的元件处理器之间的布线中提供电子装置1。结果是，在元件处理器能够发送和接收的情况下，可以更快速地发送信号线信息。

可以在多处理器的处理器内核之间的布线中提供电子装置1。结果是，在内核能够发送和接收的情况下，可以更快速地发送信号线信息。

可以在多个存储器的输入和输出端口共同连接到的总线中提供电子装置1。结果是，在存储器能够发送和接收的情况下，可以更快速地发送信号线信息。

可以在双向总线中提供电子装置1。结果是，在总线能够发送和接收的情况下，可以更快速地发送信号线信息。

可以在芯片之间提供电子装置1，如在图12中所示。在芯片1-3之间提供电子装置1。结果是，在实现芯片内部发送和接收的情况下，可以更快速地发送信号线信息。

优选实施例的应用实例

图13是包括根据本优选实施例的电子装置的通信装置的示意图。移动电话20包括基带LSI21和应用LSI 22。基带LSI 21和应用LSI 22为具有根据本优选实施例的电子装置1的半导体集成电路。因为电子装置1在比传统技术中的功率更低的情况下可运行，所以也可以在包括这些部件的基带LSI 21、应用LSI22和移动电话20中实现低功率运行。进一步地，在电子装置1构成在移动电话20中提供的、除了基带LSI 21和应用LSI 22之外的任何半导体集成电路中提供的逻辑电路的情况下，可以获得类似的效果。

包括电子装置1的通信装置不应当限于移动电话，并且可以包括发射机和接收机、用于在通信系统中进行数据传送的调制解调器装置等。根据本发明，不管是有线还是无线电通信、是光通信还是电通信、是数字系统还是模拟系统，在任何通信装置中都能够有效地减小功耗。

图14是包括电子装置1的信息再现装置的示意图。光盘装置30包括：介质信号处理器LSI 31，用于处理从光盘读取的信号；和，误差校正/伺服处理器LSI 32，用于校正信号中的误差，并伺服控制光学拾波器。介质信号处理器LSI 31和误差校正/伺服处理器LSI 32为提供了根据本优选实施例的电子装置1的半导体集成电路。因为电子装置1可运行于比传统技术中更少的功率，所以在介质信号处理器LSI 31、误差校正/伺服处理器LSI 32和包括这些部件的光盘装置30中也实现了低功率运行。进一步地，在电子装置1构成了在除了介质信号处理器LSI 31和误差校正/伺服处理器LSI 32之外的光盘装置30中提供的任何半导体集成电路中提供的逻辑电路的情况下，可以获得类似的效果。

包括电子装置1的信息再现装置不应当限于光盘装置，并且可以包括合并了磁盘的图像记录/再现装置，将半导体存储器用作介质的信息记录/再现装置等。根据本发明，可以有效地减小任何信息再现装置(可以包括信息记录功能)中的功耗，与信息是否记录在介质中无关。

图15是包括电子装置1的图像显示装置的示意图。电视接收机40包括：图像/音频处理器LSI 41，用于处理图像信号和音频信号；和，显示/声音源控制器LSI 42，用于控制诸如显示屏和扬声器的装置。图像/音频处理器LSI41和显示/声音源控制器LSI 42为具有根据本优选实施例的电子装置1的半导体集成电路。因为电子装置1在比传统技术更低的功率下可运行，也可以在图像/音频处理器LSI 41、显示/声音源控制器LSI 42和包括这些部件的电视接收机40中实现低功耗运行。进一步地，在电子装置1构成了电视接收机40中提供的除了图像/音频处理器LSI 41和显示/声音源控制器LSI 42之外的任何半导体集成电路中提供的逻辑电路，可以获得类似的效果。

包括电子装置1的图像显示装置不应当限于电视接收机，还可以包括用于显示的装置，例如，通过电通信线发送的流数据。根据本发明，可以有效地减小在任何图像显示装置中的功耗，而与信息发送方法无关。

图16是包括电子装置1的图像装置的示意图。数字照相机50包括：信号处理器LSI 51，其为包括根据本发明的电子装置1的半导体集成电路。因为电子装置1在比传统技术中更低的功耗下可运行，也可以在信号处理器LSI 51和包括该部件的数字照相机50中实现低功耗运行。进一步地，在电子装置1构成了在数字照相机50中提供的除了信号处理器LSI 51之外的任何半导体集成电路中提供的逻辑电路，可以获得类似的效果。

包括电子装置1的图像装置不应当限于数字照相机，还可以包括任何包括诸如各种传感器和电子计算器等的半导体集成电路的装置。根据本发明，可以有效地减小任何电子装置中的功耗。

图17是包括根据本发明的电子装置1的电子控制装置和包括该电子控制装置的汽车60(移动实体)的示意图。汽车60包括电子控制装置61。电子控制装置61为被提供以根据本发明的电子装置1的半导体集成电路，并且包括用于控制汽车60的引擎和传动装置的引擎/传动控制器LSI 62。汽车60进一步包括导航装置63。导航装置63包括导航LSI 64，其为以与电子控制装置61类似的方式的包括根据本发明的电子装置1的半导体集成电路。

因为电子装置1在比传统技术中更低的功耗下可运行，也可以在引擎/传动控制器LSI 62和包括该部件的电子控制装置60中实现低功耗运行。进一步地，包括导航LSI 62和该部件的导航装置63还能够低功耗运行。进一步地，在电子装置1构成了电子控制装置61中提供的除了引擎/传动控制器LSI 62之外的任何半导体集成电路中提供的逻辑电路的情况下，可以获得类似的效果。这还可以应用于导航装置63。由于电子控制装置61中的功耗减小，可以减小汽车60中的功耗。

包括电子装置1的电子控制装置不应当限于用于控制引擎和传动的装置，并且可以包括任何包括半导体集成电路的装置，例如用于控制能源的发动机控制电路。根据本发明，可以有效地减小这样的电子控制装置中的功耗。

包括电子装置1的移动实体应当不限于汽车，并且可以包括任何包括用于控制作为能源的引擎、发动机等的电子控制装置的装置，例如火车和飞机。根据本发明，可以减小在这样的移动实体中的功耗。

虽已描述目前认为优选的本发明实施例，但应理解其中可作各种修改，并且所附权利要求意欲覆盖所有落入本发明精神和保护范围之内的修改。

Claims (25)

1.一种电子装置，包括：

信号线；

第一信号线驱动晶体管；和

控制电路，用于检测所述信号线的跃变状态，并控制所述第一信号线驱动晶体管的栅极电压，其中

所述第一信号线驱动晶体管的源极连接到第一电源，

所述第一信号线驱动晶体管的漏极连接到所述信号线，并且

所述控制电路控制所述栅极电压，使得在所述信号线中的电位跃变期间，所述信号线中流动的电流向着所述信号线的电位跃变的电压方向被放大，并且所述控制电路进一步控制所述栅极电压，使得在所述信号线中的电位跃变之后，在所述信号线中的电位跃变之后获得的电压值被保持。

2.根据权利要求1所述的电子装置，进一步包括与所述第一信号线驱动晶体管的极性相反的第二信号线驱动晶体管，其中

所述第二信号线驱动晶体管的源极连接到与所述第一电源的极性相反的第二电源，

所述第一信号线驱动晶体管的所述漏极连接到所述信号线，并且

所述控制电路进一步控制所述第二信号线驱动晶体管的栅极电压。

3.根据权利要求1所述的电子装置，其中

所述控制电路包括电压保持电路，其中

所述电压保持电路保持所述第一信号线驱动晶体管的所述栅极电压，使得在所述信号线中的电位跃变之后，在所述信号线中电位跃变之后获得的电压值被保持。

4.根据权利要求3所述的电子装置，其中

所述电压保持电路包括二极管，其中

所述二极管的负极连接到所述第一信号线驱动晶体管的栅极。

5.根据权利要求4所述的电子装置，其中

栅极和漏极彼此相连的第一电压保持MOS晶体管构成了所述二极管。

6.根据权利要求5所述的电子装置，其中

所述第一电压保持MOS晶体管的源极连接到所述第一电源。

7.根据权利要求5所述的电子装置，其中

所述第一电压保持MOS晶体管的衬底电压是可控制的。

8.根据权利要求5所述的电子装置，其中

所述电压保持电路进一步包括DC截断MOS晶体管，其中

所述DC截断MOS晶体管的漏极连接到所述第一电压保持MOS晶体管的栅极，并且

所述DC截断MOS晶体管的源极连接到所述第一电压保持MOS晶体管的漏极。

9.根据权利要求8所述的电子装置，其中

所述控制电路包括信号从所述信号线输入至其中的延迟电路，其中

所述DC截断MOS晶体管的栅极连接到所述延迟电路的反向输出端。

10.根据权利要求5所述的电子装置，进一步包括由所述信号线控制的直流截断开关电路，其中

所述二极管的所述负极连接到所述直流截断开关电路的一个输入端子，并且

与所述第一电源的极性相反的所述第二电源连接到所述直流截断开关电路的另一个输入端子。

11.根据权利要求10所述的电子装置，其中

所述直流截断开关电路包括两个彼此串联并且极性相反的开关MOS晶体管，其中

与所述第一电压保持MOS晶体管的极性相同的所述开关MOS晶体管连接到所述第一电压保持MOS晶体管的所述漏极，并且所述开关MOS晶体管的栅极连接到所述信号线。

12.根据权利要求1所述的电子装置，其中

所述控制电路包括由所述信号线控制的跃变放大开关电路，其中

所述第一信号线驱动晶体管的所述栅极连接到所述跃变放大开关电路的一个输入端子，并且

与所述第一电源的极性相同的电源连接到所述跃变放大开关电路的另一个输入端子。

13.根据权利要求12所述的电子装置，其中

所述跃变放大开关电路包括与所述第一信号线驱动晶体管的极性相同的开关电路MOS晶体管，其中

所述开关电路MOS晶体管的栅极连接到所述信号线，并且

所述开关电路MOS晶体管的漏极连接到所述第一信号线驱动晶体管的所述栅极。

14.根据权利要求1所述的电子装置，其中

所述控制电路包括电流放大电路，其中

所述电流放大电路控制所述栅极电压，使得在所述信号线中的电位跃变期间，所述信号线中流动的电流向着所述信号线的电位跃变的电压方向被放大。

15.根据权利要求14所述的电子装置，其中

所述电流放大电路包括第一电流放大MOS晶体管和第二电流放大MOS晶体管，其中

所述第一电流放大MOS晶体管的漏极连接到所述第一信号线MOS晶体管的所述栅极，

所述第一电流放大MOS晶体管的源极连接到所述第二电流放大MOS晶体管的漏极，并且

所述第二电流放大MOS晶体管的源极连接到与所述第一电源的极性相反的所述第二电源。

16.根据权利要求15所述的电子装置，其中

所述控制电路包括信号从所述信号线输入至其中的延迟电路，其中

所述延迟电路包括反向输出端，并且

所述第一电流放大MOS晶体管和第二电流放大MOS晶体管中的一个电流放大MOS晶体管的栅极连接到所述信号线，所述第一电流放大MOS晶体管和第二电流放大MOS晶体管中的另一个电流放大MOS晶体管的栅极连接到所述延迟电路的反向输出端。

17.根据权利要求16所述的电子装置，其中

所述延迟电路可根据所述信号线的波形倾斜度来改变其延迟量。

18.根据权利要求14所述的电子装置，其中

所述电流放大电路可根据所述信号线中的电压波形的周期来改变其输出电压。

19.根据权利要求14所述的电子装置，其中

所述电流放大电路包括数据从所述信号线输入至其中的触发器，其中

所述触发器根据所述信号线的立即值和前值来可变地控制所述电流放大电路的输出电压。

20.根据权利要求19所述的电子装置，进一步包括在物理上沿所述信号线提供的时钟线，其中

时钟从所述时钟线供应给所述触发器，并且

所述时钟与在所述信号线上发送的信号同步。

21.根据权利要求14所述的电子装置，其中

所述电流放大电路根据所述信号线中的所述电压波形的周期，选择性地控制所述各第一信号线驱动晶体管的所述栅极电压。

22.根据权利要求16所述的电子装置，进一步包括连接到所述信号线的电阻元件，其中

所述延迟电路是差分电路，并且

所述差分电路的差分输入信号中的一个差分输入信号是从所述信号线供应的，并且另一个差分输入信号是从所述电阻元件的一端供应的。

23.根据权利要求16所述的电子装置，进一步包括与所述第一信号线驱动晶体管的极性相反、并由所述控制电路控制的第二信号线驱动晶体管，其中

所述延迟电路是差分电路，并且

所述差分电路的差分输入信号中的一个差分输入信号是从所述信号线供应的，而另一个差分输入信号是从所述第二信号线驱动晶体管的栅极供应的。

24.根据权利要求22所述的电子装置，其中

所述电流放大电路进一步包括旁路MOS晶体管，

所述旁路MOS晶体管并联连接到栅极连接到所述信号线的所述第一电流放大MOS晶体管或所述第二电流放大MOS晶体管，并且

所述差分电路的正常旋转输出端连接到所述旁路MOS晶体管的栅极。

25.根据权利要求23所述的电子装置，其中

所述电流放大电路进一步包括旁路MOS晶体管，

所述旁路MOS晶体管并联连接到栅极连接到所述信号线的所述第一电流放大MOS晶体管或所述第二电流放大MOS晶体管，并且

所述差分电路的正常旋转输出端连接到所述旁路MOS晶体管的栅极。

Images