TW201434268A - 電壓準位轉換電路以及顯示元件 - Google Patents

電壓準位轉換電路以及顯示元件 Download PDF

Info

Publication number
TW201434268A
TW201434268A TW103100570A TW103100570A TW201434268A TW 201434268 A TW201434268 A TW 201434268A TW 103100570 A TW103100570 A TW 103100570A TW 103100570 A TW103100570 A TW 103100570A TW 201434268 A TW201434268 A TW 201434268A
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
signal
switching
quasi
Prior art date
Application number
TW103100570A
Other languages
English (en)
Inventor
Hyung-Tae Kim
Ji-Woon Jung
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201434268A publication Critical patent/TW201434268A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Read Only Memory (AREA)

Abstract

一種電壓準位轉換電路包括電壓切換電路及準位移位電路。電壓切換電路經組態以回應於切換訊號而依序地輸出中間電壓及轉換電壓。準位移位電路經組態以使用中間電壓鎖存對應於輸入訊號的電壓準位，且使用轉換電壓轉換所述所鎖存電壓準位以產生輸出訊號。

Description

電壓準位轉換電路以及顯示元件 【相關申請案】
此美國非臨時申請案依據35 U.S.C.§119規定主張2013年2月25日於韓國智慧財產局(Korean Intellectual Property Office，KIPO)申請的韓國專利申請案第10-2013-0019749號的優先權，所述申請案的揭露內容以全文引用的方式併入本文中。
範例實施例大體上是有關於半導體積體電路(integrated circuit)，且更特別是關於電壓準位轉換電路(voltage level conversion circuit)及/或包括電壓準位轉換電路的顯示元件。
半導體積體電路可包括基於不同電壓而操作的多個功能區塊。舉例而言，需要較高操作速度的核心區塊可由較低電壓驅動，且輸入-輸出區塊可由較高電壓驅動。準位移位器可用以轉換在由不同電壓驅動的電路之間傳送的訊號的電壓準位。
準位移位器可包括用於產生相較於輸入訊號具有減小的振幅的輸出訊號的降壓轉換器，但準位移位器通常指示使振幅增加的升壓轉換器。隨著輸入訊號與輸出訊號之間的振幅差或電壓準位差增加，準位移位器的驅動能力可能不足以將輸入訊號的轉變反映至輸出訊號的轉變。舉例而言，準位移位器可在內部電流路徑上包括電阻器以補償不足的驅動能力。在此狀況下，額外電阻器可顯著地增加準位移位器的大小及功率消耗。
本發明概念的範例實施例提供能夠執行更穩定的準位移位操作、減少佔用面積及/或減少功率消耗的電壓準位轉換電路。
本發明概念的範例實施例提供包括能夠執行更穩定的準位移位操作、減少佔用面積及/或減少功率消耗的電壓準位轉換電路的顯示元件。
根據範例實施例，一種電壓準位轉換電路包括電壓切換電路及準位移位電路。電壓切換電路經組態以回應於切換訊號而依序地輸出中間電壓及轉換電壓。準位移位電路經組態以使用中間電壓鎖存對應於輸入訊號的電壓準位，且使用轉換電壓轉換所鎖存電壓準位以產生輸出訊號。
電壓準位轉換電路可更包括切換訊號產生器，其經組態以基於指示輸入訊號的轉變時序的輸入控制訊號而產生切換訊號。
切換訊號可回應於輸入控制訊號而轉變至第一切換電壓，且在鎖存時間間隔的後轉變至第二切換電壓。
輸入訊號可在第一電壓與高於第一電壓的第二電壓之間轉變，且輸出訊號可在第一電壓與高於第二電壓的轉換電壓之間轉變。
電壓切換電路可包括第一(例如，P型金屬氧化物半導體(PMOS))電晶體及第二(例如，PMOS)電晶體。第一(例如，PMOS)電晶體可耦接於中間電壓與電壓節點之間，且第一(例如，PMOS)電晶體的閘極經組態以接收切換訊號。第二(例如，PMOS)電晶體可耦接於轉換電壓與電壓節點之間，且第二(例如，PMOS)電晶體的閘極經組態以接收切換訊號的反相版本。
準位移位電路可包括：第三(例如，PMOS)電晶體，其耦接於電壓節點與第一節點之間，第三(例如，PMOS)電晶體的閘極可耦接至將輸出訊號輸出的第二節點；第四(例如，PMOS)電晶體，其耦接於電壓節點與第二節點之間，第四(例如，PMOS)電晶體的閘極可耦接至第一節點；第五(例如，N型金屬氧化物半導體(NMOS))電晶體，其耦接於第一節點與第一電壓之間，第五(例如，NMOS)電晶體的閘極經組態以接收輸入訊號；以及第六(例如，NMOS)電晶體，其耦接於第二節點與第一電壓之間，第六(例如，NMOS)電晶體的閘極經組態以接收輸入訊號的反相版本。
中間電壓可包括第一中間電壓及高於第一中間電壓的第二中間電壓。轉換電壓可包括低於第一中間電壓的第一轉換電壓及高於第二中間電壓的第二轉換電壓。輸入訊號可在第一電壓與高於第一電壓的第二電壓之間轉變，且輸出訊號可在低於第一電壓的第一轉換電壓與高於第二電壓的第二轉換電壓之間轉變。
第一中間電壓可等於或實質上等於第一電壓，且第二中間電壓可等於或實質上等於第二電壓。
電壓切換電路可包括：第一電壓切換電路，其經組態以回應於切換訊號而將第一中間電壓及低於第一中間電壓的第一轉換電壓依序地輸出至第一電壓節點；以及第二電壓切換電路，其經組態以回應於切換訊號而將第二中間電壓及高於第二中間電壓的第二轉換電壓依序地輸出至第二電壓節點。
第一電壓切換電路可包括：第一(例如，NMOS)電晶體，其耦接於第一中間電壓與第一電壓節點之間，第一(例如，NMOS)電晶體的閘極經組態以接收切換訊號的反相版本；以及第二(例如，NMOS)電晶體，其耦接於第一轉換電壓與第一電壓節點之間，第二(例如，NMOS)電晶體的閘極經組態以接收切換訊號。
第二電壓切換電路可包括：第三(例如，PMOS)電晶體，其耦接於第二中間電壓與第二電壓節點之間，第三(例如，PMOS)電晶體的閘極經組態以接收切換訊號；以及第四(例如，PMOS)電晶體，其耦接於第二轉換電壓與第二電壓節點之間，第四(例如，PMOS)電晶體的閘極經組態以接收切換訊號的反相版本。
準位移位電路可包括：第一準位移位電路，其耦接於第一電壓節點與第二中間電壓之間，第一準位移位電路經組態以使用第一中間電壓鎖存對應於輸入訊號的電壓準位，且使用第二中間電壓及第一轉換電壓轉換所鎖存電壓準位以產生在第二中間電壓與第一轉換電壓之間轉變的中間訊號；以及第二準位移位電路，其耦接於第二電壓節點與第一轉換電壓之間，第二準位移位電路經組態以使用第二中間電壓鎖存對應於中間訊號的電壓準 位，且使用第一轉換電壓及第二轉換電壓轉換對應於中間訊號的所鎖存電壓準位以產生在第一轉換電壓與第二轉換電壓之間轉變的輸出訊號。
準位移位電路可包括：第一準位移位電路，其耦接於第一電壓節點與第二中間電壓之間，第一準位移位電路經組態以使用第一中間電壓鎖存對應於輸入訊號的電壓準位，且使用第二中間電壓及第一轉換電壓轉換所鎖存電壓準位以產生在第二中間電壓與第一轉換電壓之間轉變的第一中間訊號；第二準位移位電路，其耦接於第二電壓節點與第一中間電壓之間，第二準位移位電路經組態以使用第二中間電壓鎖存對應於輸入訊號的電壓準位，且使用第一中間電壓及第二轉換電壓轉換所鎖存電壓準位以產生在第一中間電壓與第二轉換電壓之間轉變的第二中間訊號；以及緩衝器電路，其耦接於第一轉換電壓與第二轉換電壓之間，緩衝器電路經組態以回應於第一中間訊號及第二中間訊號而產生在第一轉換電壓與第二轉換電壓之間轉變的輸出訊號。
根據範例實施例，一種顯示元件包括：顯示面板，其包括耦接至多條源極線及多條閘極線的多個像素；源極驅動器，其經組態以驅動多條源極線；閘極驅動器，其經組態以驅動多條閘極線；以及時序控制器，其經組態以控制顯示面板、源極驅動器以及閘極驅動器。源極驅動器及閘極驅動器中的至少一者包括電壓準位轉換電路。電壓準位轉換電路包括：電壓切換電路，其經組態以回應於切換訊號而依序地輸出中間電壓及轉換電壓；以及準位移位電路，其經組態以使用中間電壓鎖存對應於輸入訊號的電壓準位，且使用轉換電壓轉換所鎖存電壓準位以產生輸出訊號。
電壓準位轉換電路可更包括切換訊號產生器，其經組態以基於輸入訊號的轉變時序而產生切換訊號。
顯示元件可包括共同耦接至單一電壓切換電路的多個準位移位電路。
範例實施例提供一種電壓準位轉換電路，其包括：準位移位電路，其經組態以回應於輸入訊號而在鎖存時間週期期間鎖存中間電壓，準位移位電路經更組態以在鎖存時間週期期滿的後藉由使所鎖存中間電壓的準位移位至轉換電壓而產生輸出訊號，轉換電壓的量值大於中間電壓的量值。
電壓準位轉換電路可更包括：電壓切換電路，其經組態以回應於切換訊號而依序地輸出中間電壓及轉換電壓。
電壓準位轉換電路可更包括：切換訊號產生器，其經組態以基於指示輸入訊號的轉變時序的輸入控制訊號而產生切換訊號。
範例實施例提供一種顯示元件，其包括：顯示面板，其包括耦接至多條源極線及多條閘極線的多個像素；源極驅動器，其經組態以驅動多條源極線；閘極驅動器，其經組態以驅動多條閘極線；以及時序控制器，其經組態以控制顯示面板、源極驅動器以及閘極驅動器。源極驅動器及閘極驅動器中的至少一者包括：電壓準位轉換電路，所述電壓準位轉換電路包括：準位移位電路，其經組態以回應於輸入訊號而在鎖存時間週期期間鎖存中間電壓，準位移位電路經更組態以在鎖存時間週期期滿的後藉由使所鎖存中間電壓的準位移位至轉換電壓而產生輸出訊號，轉換電壓的量值大於中間電壓的量值。
將自結合附圖與底下進行的詳細描述，以更清楚地理解本發明概念的範例實施例。
100、100a‧‧‧電壓準位轉換電路
151、152、153‧‧‧轉換單元
200、250、SWGEN‧‧‧切換訊號產生器(SWGEN)
201、P7、N7‧‧‧第一反相器
202、212、216‧‧‧延遲部件(DLY)
203‧‧‧邏輯閘
204、P8、N8‧‧‧第二反相器
211、214、215、218、INV1、INV2‧‧‧反相器
213‧‧‧第一及閘
217‧‧‧第二及閘
219‧‧‧或閘
300、300a、301、310、320、330‧‧‧準位移位器
400、400a、401、450、VSC‧‧‧電壓切換電路(LSC)
411、421、431、VSC1‧‧‧第一電壓切換電路
412、422、432、VSC2‧‧‧第二電壓切換電路
500、500a、501、551、552、553、LCS‧‧‧準位移位電路
511、521、531‧‧‧第一準位移位電路
512、522、532‧‧‧第二準位移位電路
620、630‧‧‧緩衝器電路
900、1040‧‧‧顯示元件
910‧‧‧顯示面板
911‧‧‧像素
912‧‧‧薄膜電晶體(TFT)
913‧‧‧液晶
914‧‧‧儲存電容器
920‧‧‧源極驅動器(SD)
921、931‧‧‧移位暫存器(S/R)
922‧‧‧資料緩衝器(D/B)
923‧‧‧鎖存區塊(LAT)
924、932‧‧‧準位移位器區塊(L/S)
925‧‧‧數位轉類比轉換器區塊(DAC)
926、933‧‧‧輸出緩衝器(O/B)
930‧‧‧閘極驅動器(GD)
940‧‧‧電壓產生器(VGEN)
950‧‧‧時序控制器(CNTR)
1000、1100‧‧‧計算系統
1010‧‧‧處理器
1020‧‧‧記憶體元件
1030‧‧‧儲存元件
1050‧‧‧電源供應器
1060、1140‧‧‧影像感測器
1110‧‧‧應用程式處理器
1111‧‧‧DSI主機
1112‧‧‧CSI主機
1113、1161‧‧‧實體層(PHY)
1114‧‧‧DigRF主控元件
1120‧‧‧全球定位系統(GPS)
1141‧‧‧CSI元件
1150‧‧‧顯示元件
1151‧‧‧DSI元件
1160‧‧‧射頻(RF)晶片
1170‧‧‧儲存器
1180‧‧‧MIC
1185‧‧‧DRAM元件
1190‧‧‧揚聲器
1210‧‧‧超寬頻(UWB)
1220‧‧‧無線區域網路(WLAN)
1230‧‧‧微波存取全球互通(WIMAX)
ANDT‧‧‧類比訊號
CLK‧‧‧時脈訊號
DEL‧‧‧延遲訊號
DEL1‧‧‧第一延遲訊號
DEL2‧‧‧第二延遲訊號
DI1-DIm‧‧‧輸入訊號
DO1-DOm‧‧‧輸出訊號
G1-Gn‧‧‧閘極訊號
GL1-GLn‧‧‧閘極線
I、Ic‧‧‧操作電流
IGIi‧‧‧反相輸入訊號
IMDT‧‧‧數位影像資料
Ip‧‧‧操作電流I的峰值
Ipc‧‧‧操作電流Ic的峰值
LOP‧‧‧鎖存輸出脈衝訊號
N1‧‧‧第一N型金屬氧化物半導體(NMOS)電晶體
n1‧‧‧第一節點
N2‧‧‧第二NMOS電晶體
n2‧‧‧第二節點
N3‧‧‧第三NMOS電晶體
n3‧‧‧第三節點
N4‧‧‧第四NMOS電晶體
n4‧‧‧第四節點
N5‧‧‧第五NMOS電晶體
N6‧‧‧第六NMOS電晶體
ND1、ND2、PD1、PD2‧‧‧二極體耦接的電晶體
nP‧‧‧電壓節點
nP1‧‧‧第一電壓節點
nP2‧‧‧第二電壓節點
P1‧‧‧第一P型金屬氧化物半導體(PMOS)電晶體
P2‧‧‧第二PMOS電晶體
P3‧‧‧第三PMOS電晶體
P4‧‧‧第四PMOS電晶體
P5‧‧‧第五PMOS電晶體
P6‧‧‧第六PMOS電晶體
PL1‧‧‧第一脈衝訊號
PL2‧‧‧第二脈衝訊號
SL1-SLm‧‧‧源極線
SSP、GSP‧‧‧開始脈衝訊號
SW、SWi‧‧‧切換訊號
SWb‧‧‧反相訊號
t1、t2、t3、t4‧‧‧時間點
tD‧‧‧鎖存時間/延遲時間
TIN‧‧‧輸入控制訊號
V1‧‧‧第一訊號
V2‧‧‧第二訊號
V11‧‧‧第一中間訊號
V12‧‧‧第二中間訊號
VDD‧‧‧第二電壓
VEE‧‧‧第一轉換電壓
VEM‧‧‧第一中間電壓
VG‧‧‧灰階電壓
VGG‧‧‧轉換電壓/第二轉換電壓
VGM‧‧‧中間電壓/第二中間電壓
VI、GI1-GIn、GIi‧‧‧輸入訊號
VIb‧‧‧反相訊號
VN‧‧‧負中間訊號
VO、GO1-GOn‧‧‧輸出訊號
VOb‧‧‧反相輸出訊號
VOc‧‧‧輸出訊號
VP‧‧‧正中間訊號
VS1‧‧‧第一切換電壓
VS2‧‧‧第二切換電壓
VSS‧‧‧第一電壓
Vth‧‧‧臨界電壓
圖1為說明根據範例實施例的電壓準位轉換電路的方塊圖。
圖2為說明在圖1的電壓準位轉換電路中的切換訊號產生器的範例實施例的電路圖。
圖3為說明圖2的切換訊號產生器的範例操作的時序圖。
圖4為說明在圖1的電壓準位轉換電路中的準位移位器的範例實施例的電路圖。
圖5為說明圖4的準位移位器的操作的時序圖。
圖6為用於描述根據範例實施例的電壓準位轉換電路的範例操作電流的示意圖。
圖7為說明根據範例實施例的電壓準位轉換電路的方塊圖。
圖8為說明在圖7的電壓準位轉換電路中的準位移位器的範例實施例的電路圖。
圖9為說明圖8的準位移位器的範例操作的時序圖。
圖10為說明在圖7的電壓準位轉換電路中的準位移位器的另一範例實施例的電路圖。
圖11為說明圖10的準位移位器的範例操作的時序圖。
圖12為說明在圖7的電壓準位轉換電路中的準位移位器的另一範例實施例的電路圖。
圖13為說明圖12的準位移位器的範例操作的時序圖。
圖14為說明根據範例實施例的顯示元件的方塊圖。
圖15為說明在圖14的顯示元件中的源極驅動器的範例的方塊圖。
圖16為說明根據範例實施例的電壓準位轉換電路的方塊圖。
圖17為說明在圖14的顯示元件中的閘極驅動器的範例的方塊圖。
圖18為說明根據範例實施例的電壓準位轉換電路的方塊圖。
圖19為說明在圖18的電壓準位轉換電路中的切換訊號產生器的範例的電路圖。
圖20為說明圖19的切換訊號產生器的範例操作的時序圖。
圖21為說明包括根據範例實施例的顯示元件的計算系統的方塊圖。
圖22為說明可在圖21的計算系統中使用的介面的方塊圖。
在下文參照附圖來更充分地描述各種範例實施例，一些範例實施例展示於附圖中。然而，本發明的概念可以許多不同形式來體現且不應被理解為限於本文所陳述的範例實施例。更確切而言，提供此等範例實施例以使得本發明將是詳細且完整的，並將本發明概念的範疇完全傳達給本領域具有通常知識者。在諸圖式中，為了清晰起見，可能誇示了層以及區域的大小以及相對大小。全文中的相似數字指代相似元件。
將理解的是，儘管本文中可使用術語第一、第二、第三等來描述各種部件，但此等元件不應受此等術語限制。此等術語 用於區分一個元件與另一元件。因此，在不脫離本發明概念的教示的情況下，下文所論述的第一部件可被稱為第二部件。如本文所使用，術語「及/或」包括相關聯的所列項目中的一或多者中的任一者及所有組合。
應理解的是，當元件被稱作「連接」或「耦接」至另一元件時，其可直接連接或耦接至另一元件或者可存在介入元件。與此對比，當元件被稱作「直接連接」或「直接耦接」至另一元件時，不存在任何介入元件。用以描述元件之間的關係的其他詞應以相似方式進行解譯(例如，「在……之間」與「直接在……之間」、「鄰近」與「直接鄰近」，等等)。
本文所使用的術語僅用於描述特定範例實施例的目的，且並不意欲限制本發明概念。如本文所使用，單數形式「一」及「所述」意欲亦包括複數形式，除非上下文明確指示不包括複數形式。應進一步理解的是，術語「包括(comprises及/或comprising)」在於本說明書中使用時指定所陳述的特徵、整體、步驟、操作、部件及/或組件的存在，但並不排除一或多個其他特徵、整體、步驟、操作、部件、組件及/或其群組的存在或添加。
除非另有定義，否則本文所使用的所有術語(包括技術及科學術語)具有與本領域具有通常知識者所通常地理解的相同的含義。將進一步理解的是，術語(諸如，常用詞典中所定義的術語)應被解釋為具有與其在相關技術的上下文中的一致的含義，而不會以理想化或過於正式的意義來解釋，除非本文明確如此定義。
圖1為說明根據範例實施例的電壓準位轉換電路的方塊 圖。
參照圖1，電壓準位轉換電路100可包括電壓切換電路400及準位移位電路500。電壓切換電路400及準位移位電路500可被稱作準位移位器300。
電壓切換電路400可回應於切換訊號SW而將中間電壓VGM及轉換電壓VGG依序地提供至準位移位電路500。根據範例實施例，中間電壓VGM及轉換電壓VGG可為正電壓或負電壓。在正電壓的狀況下，中間電壓VGM高於接地電壓(亦即，0伏)，且轉換電壓VGG高於中間電壓VGM。在負電壓的狀況下，中間電壓VGM低於接地電壓，且轉換電壓VGG低於中間電壓VGM。
在如將參照圖7至圖13所描述的一些範例實施例中，中間電壓可包括第一中間電壓VEM及第二中間電壓VGM，且轉換電壓可包括第一轉換電壓VEE及第二轉換電壓VGG。
準位移位電路500自電壓切換電路400依序地接收中間電壓VGM及轉換電壓VGG。準位移位電路500可使用中間電壓VGM鎖存對應於輸入訊號VI的電壓準位，且接著使用轉換電壓VGG轉換所鎖存電壓準位以產生輸出訊號VO。換言的，準位移位電路500可首先基於中間電壓VGM而執行關於輸入訊號VI的鎖存操作，且接著基於轉換電壓VGG而執行關於所鎖存電壓準位的準位移位操作。
如圖1中所說明，電壓準位轉換電路100可更包括切換訊號產生器200，其基於輸入控制訊號TIN而產生切換訊號SW。輸入控制訊號TIN可指示輸入訊號VI的轉變時序。根據範例實施例，輸入控制訊號TIN可為相異於輸入訊號VI的訊號，或輸入訊 號VI自身可用作輸入控制訊號TIN。
圖2為說明在圖1的電壓準位轉換電路中的切換訊號產生器的範例實施例的電路圖，且圖3為說明圖2的切換訊號產生器的操作的時序圖。
參照圖2，切換訊號產生器200可包括第一反相器201、延遲部件(DLY)202、邏輯閘203以及第二反相器204。第一反相器201使輸入控制訊號TIN反相，且延遲部件202使第一反相器201的輸出訊號延遲給定、所要或預定延遲時間，以輸出延遲訊號DEL。邏輯閘203可由對輸入控制訊號TIN及延遲訊號DEL執行「及」(AND)邏輯運算以輸出脈衝訊號的「及」邏輯閘來實施。第二反相器204使邏輯閘203的輸出脈衝訊號反相，並輸出切換訊號SW。
參照圖3，輸入控制訊號TIN可在第一電壓VSS與第二電壓VDD之間轉變。第一電壓VSS與第二電壓VDD可為提供輸入訊號VI及輸入控制訊號TIN的電路區塊或元件的接地電壓與電源供應電壓。
切換訊號SW可在輸入控制訊號TIN的上升緣處轉變至第一切換電壓VS1，且在鎖存時間tD的後轉變至第二切換電壓VS2。鎖存時間tD可藉由調整延遲部件202的延遲量來判定，且鎖存時間tD可對應於如下文將描述的鎖存時間。切換訊號SW的電壓準位VS1及VS2可藉由將切換訊號產生器200的操作電壓設定至第一切換電壓VS1及第二切換電壓VS2來判定。第一切換電壓VS1可為接地電壓或第一電壓VSS，且第二切換電壓VS2可為中間電壓VGM或轉換電壓VGG。
因而，經由如圖2中所說明的切換訊號產生器200的範例組態，切換訊號SW可回應於輸入控制訊號TIN而轉變至第一切換電壓VS1，且接著在鎖存時間tD的後轉變至第二切換電壓VS2。
在下文中，針對輸入訊號VI在第一電壓VSS與高於第一電壓VSS的第二電壓VDD之間轉變，以及輸出訊號VO在第一電壓VSS與高於第二電壓VDD的轉換電壓VGG之間轉變的狀況，參照圖4及圖5描述電壓準位轉換電路100的範例實施例。在此狀況下，將輸入訊號VI及輸出訊號VO的低電壓準位固定為第一電壓VSS，並將高電壓準位自輸入訊號VI的第二電壓VDD移位至輸出訊號VO的轉換電壓VGG。第一電壓VSS及第二電壓VDD可為提供輸入訊號VI的電路區塊的電源電壓，且第一電壓VSS可為接地電壓。
圖4為說明在圖1的電壓準位轉換電路中的準位移位器的範例實施例的電路圖。
參照圖4，準位移位器301可包括：電壓切換電路401，其耦接於電壓節點nP、中間電壓VGM與轉換電壓VGG之間；以及準位移位電路501，其耦接於電壓節點nP與第一電壓VSS之間。
電壓切換電路401可包括第一P型金屬氧化物半導體(PMOS)電晶體P1及第二PMOS電晶體P2。第一PMOS電晶體P1耦接於中間電壓VGM與電壓節點nP之間，且第一PMOS電晶體P1的閘極接收切換訊號SW。第二PMOS電晶體P2耦接於轉換電壓VGG與電壓節點nP之間，且第二PMOS電晶體P2的閘極接收切換訊號SW的反相訊號SWb。電壓切換電路401可更包括 反相器INV1，其用於藉由使切換訊號SW反相而提供反相訊號SWb。
切換訊號SW在鎖存時間tD期間具有相對較低的電壓準位(例如，第一切換電壓VSS)，使得第一PMOS電晶體P1可接通且第二PMOS電晶體P2可斷開。結果，中間電壓VGM可在鎖存時間tD期間被施加至電壓節點nP。在鎖存時間tD的後，切換訊號SW轉變至相對較高的電壓準位(例如，第二切換電壓VS2)，使得第二PMOS電晶體P2可接通且第一PMOS電晶體P1可斷開。結果，轉換電壓VGG可在鎖存時間tD的後被施加至電壓節點nP。因而，電壓切換電路401可經由第一PMOS電晶體P1及第二PMOS電晶體P2的互補切換操作而依序地提供中間電壓VGM及轉換電壓VGG。
準位移位電路501可包括第三PMOS電晶體P3、第四PMOS電晶體P4、第一N型金屬氧化物半導體(NMOS)電晶體N1及第二NMOS電晶體N2。
第三PMOS電晶體P3耦接於電壓節點nP與第一節點n1之間，且第三PMOS電晶體P3的閘極耦接至第二節點n2。第四PMOS電晶體P4耦接於電壓節點nP與第二節點n2之間，且第四PMOS電晶體P4的閘極耦接至第一節點n1。第一NMOS電晶體N1耦接於第一節點n1與第一電壓VSS之間，且第一NMOS電晶體N1的閘極接收輸入訊號VI。第二NMOS電晶體N2耦接於第二節點n2與第一電壓VSS之間，且第二NMOS電晶體N2的閘極接收輸入訊號VI的反相訊號VIb。可在第二節點n2處產生輸出訊號VO，且可在第一節點n1處產生反相輸出訊號VOb。準位移 位電路501可更包括反相器INV2，其用於藉由使輸入訊號VI反相而提供反相訊號VIb。
圖5為說明圖4的準位移位器的操作的時序圖。
參照圖4及圖5，輸入控制訊號TIN可為在輸入訊號VI轉變時的時間點t1及t3處啟動的脈衝訊號。切換訊號SW可與輸入控制訊號TIN的上升緣同步地自第二切換電壓VS2轉變至第一切換電壓VS1，且在鎖存時間tD期間維持第一電壓VS1。
在時間點t1處，切換訊號SW回應於輸入控制訊號TIN而自第二切換電壓VS2轉變至第一切換電壓VS1。第一PMOS電晶體P1接通，第二PMOS電晶體P2斷開，也因此中間電壓VGM被施加至電壓節點nP。第二切換電壓VS2可對應於轉換電壓VGG，且第一切換電壓VS1可被判定為考慮到電壓切換電路401中的PMOS電晶體P1及P2的臨界電壓Vth的適當電壓準位。
在時間間隔t1至t2期間，準位移位電路501基於中間電壓VGM而執行關於輸入訊號VI的鎖存操作。舉例而言，準位移位電路501鎖存對應於輸入訊號VI的電壓準位的邏輯高值。結果，在為時間間隔t1至t2的鎖存時間tD期間，輸出訊號VO轉變至並維持在中間電壓VGM，且反相輸出訊號VOb轉變至並維持第一電壓VSS。
在鎖存時間tD的後的時間點t2處，切換訊號SW自第一切換電壓VS1轉變至第二切換電壓VS2。第一PMOS電晶體P1斷開，第二PMOS電晶體P2接通，也因此轉換電壓VGG被施加至電壓節點nP。
在時間點t2的後，準位移位電路501基於所鎖存電壓準 位及轉換電壓VGG而執行準位移位操作。輸出訊號VO自中間電壓VGM轉變至轉換電壓VGG，且反相輸出訊號VOb維持第一電壓VSS。
在時間點t3處，切換訊號SW回應於輸入控制訊號TIN而自第二切換電壓VS2轉變至第一切換電壓VS1。第一PMOS電晶體P1接通，第二PMOS電晶體P2斷開，也因此中間電壓VGM被施加至電壓節點nP。
在時間間隔t3至t4期間，準位移位電路501基於中間電壓VGM而執行關於輸入訊號VI的鎖存操作。舉例而言，準位移位電路501鎖存對應於輸入訊號VI的電壓準位的邏輯低值。結果，在鎖存時間tD期間，輸出訊號VO轉變至第一電壓VSS並維持第一電壓VSS，且反相輸出訊號VOb轉變至中間電壓VGM並維持中間電壓VGM。
在鎖存時間tD的後的時間點t4處，切換訊號SW自第一切換電壓VS1轉變至第二切換電壓VS2。第一PMOS電晶體P1斷開，第二PMOS電晶體P2接通，也因此轉換電壓VGG被施加至電壓節點nP。
在時間點t4的後，準位移位電路501基於所鎖存電壓準位及轉換電壓VGG而執行準位移位操作。輸出訊號VO維持第一電壓VSS，而反相輸出訊號VOb自中間電壓VGM轉變至轉換電壓VGG。
因而，電壓準位轉換電路100可在鎖存時間tD(亦即，時間間隔t1至t2及t3至t4)期間基於中間電壓VGM而執行鎖存操作，且在鎖存時間tD的後，電壓準位轉換電路100可基於轉換 電壓VGG而執行準位移位操作。
經由此逐步轉換(亦即，順序的鎖存及準位移位操作)，輸入訊號VI的第二電壓VDD可經由中間電壓VGM穩定地移位至輸出訊號VO的轉換電壓VGG。在習知方案中用於增大電壓轉換範圍的電阻器可用具有較小大小的電壓切換電路401來替換，也因此可減小電壓準位轉換電路100的佔用面積。
圖6為用於描述根據範例實施例的電壓準位轉換電路的操作電流的示意圖。
圖6說明根據範例實施例的電壓準位轉換電路100的輸出訊號VO及操作電流I，以及習知準位移位器的輸出訊號VOc及操作電流Ic。
參照圖6，電壓準位轉換電路100產生依序地轉變至中間電壓VGM，接著轉變至轉換電壓VGG的輸出訊號VO，而習知準位移位器產生直接轉變至轉換電壓VGG的輸出訊號VOc。因此，在電壓準位轉換電路100中的操作電流I的峰值Ip小於在習知準位移位器中的操作電流Ic的峰值Ipc。經由減小峰值，可減少電壓準位轉換電路100及使用電壓準位轉換電路100的元件中的功率消耗。減小峰值亦可藉由防止操作電壓因過大峰值電流而受到干擾來減少輸出訊號VO的雜訊。
在下文中，針對輸入訊號VI在第一電壓VSS與高於第一電壓VSS的第二電壓VDD之間轉變且輸出訊號VO在低於第一電壓VSS的第一轉換電壓VEE與高於第二電壓VDD的第二轉換電壓VGG之間轉變的狀況，參照圖7及圖13描述電壓準位轉換電路100的範例實施例。在此狀況下，上文所提及的中間電壓包括 第一中間電壓VEM及高於第一中間電壓VEM的第二中間電壓VGM，且上文所提及的轉換電壓包括低於第一中間電壓VEM的第一轉換電壓VEE及高於第二中間電壓VGM的第二轉換電壓VGG。第一電壓VSS及第二電壓VDD可為提供輸入訊號VI的電路區塊的電源電壓。第一中間電壓VEM可等於或低於第一電壓VSS，且第二中間電壓VGM可等於或高於第二電壓VDD。第一電壓VSS可為接地電壓(亦即，0伏)，且第一轉換電壓VEE可為負電壓。在範例實施例中，第一中間電壓可與第一電壓一樣為接地電壓，且第二中間電壓VGM可與第二電壓VDD一樣為電源供應電壓。
圖7為說明根據範例實施例的電壓準位轉換電路的方塊圖。
參照圖7，電壓準位轉換電路100a可包括電壓切換電路(LSC)400a及準位移位電路500a。電壓切換電路400a及準位移位電路500a可被稱作準位移位器300a。
電壓切換電路400a可包括第一電壓切換電路VSC1及第二電壓切換電路VSC2。第一電壓切換電路VSC1可回應於切換訊號SW而將第一中間電壓VEM及低於第一中間電壓VEM的第一轉換電壓VEE依序地提供至第一電壓節點nP1。第二電壓切換電路VSC2可回應於切換訊號SW而將第二中間電壓VGM及高於第二中間電壓VGM的第二轉換電壓VGG依序地提供至第二電壓節點nP2。
準位移位電路500a自電壓切換電路400a依序地接收中間電壓VEM及VGM以及轉換電壓VEE及VGG。準位移位電路 500a可使用中間電壓VEM及VGM鎖存對應於輸入訊號VI的電壓準位，且接著使用轉換電壓VEE及VGG轉換所鎖存電壓準位以產生輸出訊號VO。換言的，準位移位電路500a可首先基於中間電壓VEM及VGM而執行關於輸入訊號VI的鎖存操作，並接著基於轉換電壓VEE及VGG而執行關於所鎖存電壓準位的準位移位操作。
如圖7中所說明，電壓準位轉換電路100a可更包括切換訊號產生器200，其基於輸入控制訊號TIN而產生切換訊號SW。輸入控制訊號TIN可指示輸入訊號VI的轉變時序。
圖8為說明在圖7的電壓準位轉換電路中的準位移位器的範例實施例的電路圖。
參照圖8，準位移位器310可包括第一電壓切換電路411、第二電壓切換電路412、第一準位移位電路511以及第二準位移位電路512。
第一電壓切換電路411可包括第一NMOS電晶體N1及第二NMOS電晶體N2。第一NMOS電晶體N1耦接於第一中間電壓VEM與第一電壓節點nP1之間，且第一NMOS電晶體N1的閘極接收切換訊號SW的反相訊號SWb。第二NMOS電晶體N2耦接於第一轉換電壓VEE與第一電壓節點nP1之間，且第二NMOS電晶體N2的閘極接收切換訊號SW。
第二電壓切換電路412可包括第一PMOS電晶體P1及第二PMOS電晶體P2。第一PMOS電晶體P1耦接於第二中間電壓VGM與第二電壓節點nP2之間，且第一PMOS電晶體P1的閘極接收切換訊號SW。第二PMOS電晶體P2耦接於第二轉換電壓 VGG與第二電壓節點nP2之間，且第二PMOS電晶體P2的閘極接收切換訊號SW的反相訊號SWb。
第一準位移位電路511耦接於第一電壓節點nP1與第二中間電壓VGM之間。第一準位移位電路可包括第三NMOS電晶體N3、第四NMOS電晶體N4、第三PMOS電晶體P3以及第四PMOS電晶體P4。
第三NMOS電晶體N3耦接於第一電壓節點nP1與第一節點n1之間，且第三NMOS電晶體N3的閘極耦接至第二節點n2。第四NMOS電晶體N4耦接於第一電壓節點nP1與第二節點n2之間，且第四NMOS電晶體N4的閘極耦接至第一節點n1。第三PMOS電晶體P3耦接於第一節點n1與第二中間電壓VGM之間，且第三PMOS電晶體P3的閘極接收輸入訊號VI。第四PMOS電晶體P4耦接於第二節點n2與第二中間電壓VGM之間，且第四PMOS電晶體P4的閘極接收輸入訊號VI的反相訊號VIb。在第一節點n1處產生正中間訊號VP，且在第二節點n2處產生負中間訊號VN。
第二準位移位電路512耦接於第二電壓節點nP2與第一轉換電壓VEE之間。第二準位移位電路512可包括第五PMOS電晶體P5、第六PMOS電晶體P6、第五NMOS電晶體N5以及第六NMOS電晶體N6。
第五PMOS電晶體P5耦接於第二電壓節點nP2與第三節點n3之間，且第五PMOS電晶體P5的閘極耦接至第四節點n4。第六PMOS電晶體P6耦接於第二電壓節點nP2與第四節點n4之間，且第六PMOS電晶體P6的閘極耦接至第三節點n3。第五NMOS 電晶體N5耦接於第三節點n3與第一轉換電壓VEE之間，且第五NMOS電晶體N5的閘極接收負中間電壓VN。第六NMOS電晶體N6耦接於第四節點n4與第一轉換電壓VEE之間，且第六NMOS電晶體N6的閘極接收正中間電壓VP。在第四節點n4處產生輸出訊號VO。
第一準位移位電路511使用第一中間電壓VEM鎖存對應於輸入訊號VI的電壓準位，且接著使用第二中間電壓VGM及第一轉換電壓VEE轉換所鎖存電壓準位，以產生在第二中間電壓VGM與第一轉換電壓VEE之間轉變的中間訊號VP及VN。第二準位移位電路512使用第二中間電壓VGM鎖存對應於中間訊號VP及VN的電壓準位，且接著使用第一轉換電壓VEE及第二轉換電壓VGG轉換所鎖存電壓準位，以產生在第一轉換電壓VEE與第二轉換電壓VGG之間轉變的輸出訊號VO。
圖9為說明圖8的準位移位器的操作的時序圖。
參照圖8及圖9，切換訊號SW可與輸入訊號VI的轉變時序同步地自第二切換電壓VS2轉變至第一切換電壓VS1，且在鎖存時間tD期間維持第一電壓VS1。
在時間點t1處，切換訊號SW自第二切換電壓VS2轉變至第一切換電壓VS1。第一NMOS電晶體N1接通，第二NMOS電晶體N2斷開，也因此第一中間電壓VEM被施加至第一電壓節點nP1。同時，第一PMOS電晶體P1接通，第二PMOS電晶體P2斷開，也因此第二中間電壓VGM被施加至第二電壓節點nP2。
在時間間隔t1至t2期間，第一準位移位電路511基於第一中間電壓VEM而執行關於輸入訊號VI的鎖存操作，且第二準 位移位電路512基於第二中間電壓VGM而執行關於中間訊號VP及VN的鎖存操作。舉例而言，第一準位移位電路511鎖存對應於輸入訊號VI的電壓準位的邏輯高值，且第二準位移位電路512鎖存對應於中間訊號VP及VN的電壓準位。結果，在鎖存時間tD(亦即，時間間隔t1至t2)期間，正中間訊號VP轉變至第一中間電壓VEM並維持第一中間電壓VEM，負中間訊號VN轉變至並維持第二中間電壓VGM，且輸出訊號VO轉變至並維持第二中間電壓VGM。
在鎖存時間tD的後的時間點t2處，切換訊號SW自第一切換電壓VS1轉變至第二切換電壓VS2。第一NMOS電晶體N1斷開，第二NMOS電晶體N2接通，也因此第一轉換電壓VEE被施加至第一電壓節點nP1。同時，第一PMOS電晶體P1斷開，第二PMOS電晶體P2接通，也因此第二轉換電壓VGG被施加至第二電壓節點nP2。
在時間點t2的後，第一準位移位電路511基於其所鎖存值及第一轉換電壓VEE而執行準位移位操作，且第二準位移位電路512基於其所鎖存值及第二轉換電壓VGG而執行準位移位操作。結果，正中間訊號VP轉變至第一轉換電壓VEE並維持第一轉換電壓VEE，負中間訊號VN轉變至第二中間電壓VGM並維持第二中間電壓VGM，且輸出訊號VO自第二中間電壓VGM轉變至第二轉換電壓VGG。
在時間點t3處，切換訊號SW自第二切換電壓VS2轉變至第一切換電壓VS1。第一NMOS電晶體N1接通，第二NMOS電晶體N2斷開，也因此第一中間電壓VEM被施加至第一電壓節 點nP1。同時，第一PMOS電晶體P1接通，第二PMOS電晶體P2斷開，也因此第二中間電壓VGM被施加至第二電壓節點nP2。
在時間間隔t3至t4期間，第一準位移位電路511基於第一中間電壓VEM而執行關於輸入訊號VI的鎖存操作，且第二準位移位電路512基於第二中間電壓VGM而執行關於中間訊號VP及VN的鎖存操作。結果，在鎖存時間tD(亦即，時間間隔t3至t4)期間，正中間訊號VP轉變至第二中間電壓VGM並維持第二中間電壓VGM，負中間訊號VN轉變至第一中間電壓VEM並維持第一中間電壓VEM，且輸出訊號VO轉變至第一中間電壓VEM並維持第一中間電壓VEM。
在鎖存時間tD的後的時間點t4處，切換訊號SW自第一切換電壓VS1轉變至第二切換電壓VS2。第一NMOS電晶體N1斷開，第二NMOS電晶體N2接通，也因此第一轉換電壓VEE被施加至第一電壓節點nP1。同時，第一PMOS電晶體P1斷開，第二PMOS電晶體P2接通，也因此第二轉換電壓VGG被施加至第二電壓節點nP2。
在時間點t4的後，第一準位移位電路511基於其所鎖存值及第一轉換電壓VEE而執行準位移位操作，且第二準位移位電路512基於其所鎖存值及第二轉換電壓VGG而執行準位移位操作。結果，正中間訊號VP維持第二中間電壓VGM，負中間訊號VN轉變至並維持第一轉換電壓VEE，且輸出訊號VO自第一中間電壓VEM轉變至第一轉換電壓VEE。
因而，準位移位器310可在鎖存時間tD(亦即，時間間隔t1至t2及t3至t4)期間基於中間電壓VEM及VGM而執行鎖 存操作，且在鎖存時間tD的後，準位移位器310可基於轉換電壓VEE及VGG而執行準位移位操作。
經由此逐步轉換(亦即，順序的鎖存及準位移位操作)，輸入訊號VI的電壓準位VSS及VDD可經由中間電壓VEM及VGM而穩定地移位至輸出訊號VO的轉換電壓VEE及VGG。在習知方案中用於增大電壓轉換範圍的電阻器可用具有較小大小的電壓切換電路411及412來替換，也因此可減小電壓準位轉換電路100a的佔用面積。
圖10為說明在圖7的電壓準位轉換電路中的準位移位器的另一範例實施例的電路圖，且圖11為說明圖10的準位移位器的操作的時序圖。可省略與圖8及圖9重複的描述。
參照圖10，準位移位器320可包括第一電壓切換電路421、第二電壓切換電路422、第一準位移位電路521、第二準位移位電路522以及緩衝器電路620。
電壓切換電路421及422的組態及操作與參照圖8及圖9所描述的組態及操作相同。與圖8中的準位移位電路511及512相比較，圖10中的準位移位電路521及522更包括二極體耦接的電晶體ND1、ND2、PD1以及PD2。
緩衝器電路可包括基於第一訊號V1及V2而產生輸出訊號VO的第一反相器P7及N7以及第二反相器P8及N8。
參照圖10及圖11，如上文所描述，準位移位器320可在鎖存時間tD(亦即，時間間隔t1至t2及t3至t4)期間基於中間電壓VEM及VGM而執行鎖存操作，且在鎖存時間tD的後，準位移位器320可基於轉換電壓VEE及VGG而執行準位移位操作。
第一訊號V1對應於二極體耦接的PMOS電晶體PD2的汲極電壓，且第二訊號V2對應於二極體耦接的PMOS電晶體PD2的源極電壓。第一訊號V1不完全轉變至第二轉換電壓VGG，且第一訊號V1的最大電壓準位限制於較低電壓VGG-Vth，其中Vth為二極體耦接的PMOS電晶體PD2的臨界電壓。第二訊號V2亦不完全轉變至第一轉換電壓VEE，且第二訊號V2的最小電壓準位限制於較高電壓VEE+Vth。
緩衝器電路620可更放大第一訊號V1及第二訊號V2(其具有減小的擺動範圍)，以產生在第一轉換電壓VEE與第二轉換電壓VGG之間完全地轉變的輸出訊號VO。可使用具有減小的擺動範圍的中間訊號V1及V2來更減小準位移位器320的峰值電流值。
圖12為說明在圖7的電壓準位轉換電路中的準位移位器的另一範例實施例的電路圖，且圖13為說明圖12的準位移位器的操作的時序圖。
參照圖12，準位移位器330可包括第一電壓切換電路431、第二電壓切換電路432、第一準位移位電路531、第二準位移位電路532以及緩衝器電路630。
電壓切換電路431及432的組態及操作與參照圖8及圖9所描述的組態及操作相同。相較於圖8中的第二準位移位電路512，圖12中的第二準位移位電路532耦接至第一中間電壓VEM而非第一轉換電壓VEE，且接收輸入訊號VI及反相輸入訊號VIb而非正中間訊號VP及負中間訊號VN。
第一準位移位電路531耦接於第一電壓節點nP1與第二 中間電壓VGM之間。第二準位移位電路532耦接於第二電壓節點nP2與第一中間電壓VEM之間。第一準位移位電路531使用第一中間電壓VEM鎖存對應於輸入訊號VI的電壓準位，並接著使用第二中間電壓VGM及第一轉換電壓VEE轉換所鎖存電壓準位，以產生在第二中間電壓VGM與第一轉換電壓VEE之間轉變的第一中間訊號V11。第二準位移位電路532使用第二中間電壓VGM鎖存對應於輸入訊號VI的電壓準位，且接著使用第一中間電壓VEM及第二轉換電壓VGG轉換所鎖存電壓準位，以產生在第一中間電壓VEM與第二轉換電壓VGG之間轉變的第二中間訊號V12。
緩衝器電路630耦接於第一轉換電壓VEE與第二轉換電壓VGG之間。緩衝器電路630可更放大第一中間訊號V11及第二中間訊號V12(其具有減小的擺動範圍)，以產生在第一轉換電壓VEE與第二轉換電壓VGG之間完全地轉變的輸出訊號VO。緩衝器電路可包括第一反相器P7及N7以及第二反相器P8及N8。
參照圖12及圖13，如上文所描述，準位移位器330可在鎖存時間tD(亦即，時間間隔t1至t2及t3至t4)期間基於中間電壓VEM及VGM而執行鎖存操作，且在鎖存時間tD的後，準位移位器330可基於轉換電壓VEE及VGG而執行準位移位操作。
第一中間訊號V11在第一轉換電壓VEE與第二中間電壓VGM之間轉變。第二中間訊號V12在第一中間電壓VEM與第二轉換電壓VGG之間轉變。
緩衝器電路630可更放大第一中間訊號V11及第二中間訊號V12(其具有減小的擺動範圍)，以產生在第一轉換電壓VEE 與第二轉換電壓VGG之間完全地轉變的輸出訊號VO。
圖14為說明根據範例實施例的顯示元件的方塊圖。
參照圖14，顯示元件900可包括顯示面板910、源極驅動器(SD)920、閘極驅動器(GD)930以及時序控制器(CNTR)950。在一些範例實施例中，顯示元件900可更包括電壓產生器(VGEN)940，其用於基於電源供應電壓而產生高電壓及/或負電壓。在其他範例實施例中，可省略電壓產生器940且自外部元件提供必需的電壓。
顯示面板910可包括耦接至多條源極線SL1至SLm以及多條閘極線GL1至GLn的多個像素。舉例而言，如圖14中所說明，每一像素911可包括薄膜電晶體(TFT)912、液晶913以及儲存電容器914。
源極驅動器920驅動源極線SL1至SLm，且閘極驅動器930驅動閘極線GL1至GLn。時序控制器950控制顯示面板910、源極驅動器920以及閘極驅動器930。
源極驅動器920及閘極驅動器930中的至少一者可包括根據範例實施例的電壓準位轉換電路。如上文所描述，電壓準位轉換電路可包括：電壓切換電路，其經組態以回應於切換訊號而依序地提供中間電壓及轉換電壓；以及準位移位電路，其經組態以使用中間電壓鎖存對應於輸入訊號的電壓準位，且接著使用轉換電壓轉換所鎖存電壓準位以產生輸出訊號。
圖15為說明在圖14的顯示元件中的源極驅動器的範例的方塊圖。
參照圖15，源極驅動器920可包括移位暫存器(S/R) 921、資料緩衝器(D/B)922、鎖存區塊(LAT)923、準位移位器區塊(L/S)924、數位類比轉換器區塊(DAC)925以及輸出緩衝器(O/B)926。
移位暫存器921回應於開始脈衝訊號SSP及時脈訊號CLK而產生經順序啟動的控制訊號。資料緩衝器922與控制訊號同步地儲存數位影像資料IMDT。鎖存區塊923自資料緩衝器922接收及鎖存資料位元，且回應於鎖存輸出脈衝訊號LOP而將所鎖存的輸入訊號DI1至DIm提供至準位移位器區塊924。準位移位器區塊924基於輸入訊號DI1至DIm以及鎖存輸出脈衝訊號LOP而提供經準位移位的輸出訊號DO1至DOm。使用灰階電壓VG的DAC區塊925將輸出訊號DO1至DOm轉換成類比訊號。輸出緩衝器926緩衝DAC區塊925的輸出，且產生用於驅動源極線SL1至SLm的類比訊號ANDT。
圖16為說明根據範例實施例的電壓準位轉換電路的方塊圖。
圖16中的準位移位器區塊924可對應於圖15中的準位移位器區塊。參照圖16，準位移位器區塊924可包括切換訊號產生器(SWGEN)250、電壓切換電路(VSC)450以及多個準位移位電路551、552以及553。
切換訊號產生器250可基於鎖存輸出脈衝訊號LOP而產生切換訊號SW。鎖存輸出脈衝訊號LOP可指示輸入訊號DI1至DIm的轉變時序。鎖存輸出脈衝訊號LOP可對應於上文所提及的輸入控制訊號TIN。
電壓切換電路450可回應於切換訊號SW而將中間電壓 VGM及轉換電壓VGG依序地提供至電壓節點nP。
多個準位移位電路551、552以及553可共同耦接至電壓節點nP以依序地接收中間電壓VGM及轉換電壓VGG。如上文所描述，準位移位電路551、552以及553中的每一者可使用中間電壓VGM鎖存對應於輸入訊號DI1至DIm中的每一者的電壓準位，且接著使用轉換電壓VGG轉換所鎖存電壓準位以產生輸出訊號DO1至DOm中的每一者。
準位移位器區塊924的佔用面積可更藉由將多個準位移位電路551、552以及553共同耦接至單一電壓切換電路450而減少。
圖17為說明在圖14的顯示元件中的閘極驅動器的範例的方塊圖。
參照圖17，閘極驅動器930可包括移位暫存器(S/R)931、準位移位器區塊(L/S)932以及輸出緩衝器(O/B)933。
移位暫存器931回應於開始脈衝訊號GSP及時脈訊號CLK而產生經順序啟動的輸入訊號GI1至GIn。準位移位器區塊932根據輸入訊號GI1至GIn而提供經準位移位的輸出訊號GO1至GOm。輸出緩衝器933緩衝準位移位器區塊932的輸出訊號GO1至GOm，並產生用於驅動閘極線GL1至GLn的閘極訊號G1至Gn。
圖18為說明根據範例實施例的電壓準位轉換電路的方塊圖。
圖18中的準位移位器區塊932可對應於圖17中的準位移位器區塊。參照圖18，準位移位器區塊932可包括多個轉換單 元151、152以及153。轉換單元151、152以及153分別轉換輸入訊號GI1至GIn的電壓準位以產生輸出訊號GO1至GOn。轉換單元151、152以及153中的每一者可包括切換訊號產生器SWGEN、電壓切換電路VSC以及準位移位電路LCS，如上文所描述。
切換訊號產生器SWGEN可接收對應輸入訊號GIi(i=1,2,...,n)，且基於輸入訊號GIi的轉變時序而產生各別切換訊號SWi。在此狀況下，輸入訊號GIi自身可對應於上文所提及的輸入控制訊號TIN。
圖19為說明在圖18的電壓準位轉換電路中的切換訊號產生器的範例的電路圖，而圖20為說明圖19的切換訊號產生器的操作的時序圖。
參照圖19，切換訊號產生器SWGEN可包括反相器211、214、215以及218、延遲部件212及216、及閘213及217，以及或閘219，前述各者如圖19中所說明般耦接。
參照圖19及圖20，第一及閘213對輸入訊號GIi及第一延遲訊號DEL1執行及邏輯運算，且反相器214使第一及閘213的輸出反相以產生第一脈衝訊號PL1。第二及閘217對反相輸入訊號IGIi及第二延遲訊號DEL2執行及邏輯運算，且反相器218使第二及閘217的輸出反相以產生第二脈衝訊號PL2。第一脈衝訊號PL1與輸入訊號GIi的上升緣同步地轉變，且第二脈衝訊號PL2與輸入訊號GIi的下降緣同步地轉變。或閘219對第一脈衝訊號PL1及第二脈衝訊號PL2執行或邏輯運算以產生切換訊號SWi。結果，切換訊號SWi可與輸入訊號GIi的轉變時序同步地轉變至相對較低的電壓準位，且可在對應於延遲部件212及216的 延遲時間的鎖存時間tD中維持切換訊號SWi的較低電壓準位。如上文所描述，回應於切換訊號SWi，對應的準位移位電路LSC可在時間間隔t1至t2以及t3至t4期間(亦即，在鎖存時間tD期間)執行鎖存操作，且接著執行準位移位操作。經由此逐步轉換，可穩定地擴大電壓準位轉換範圍，且可減少功率消耗。
圖21為說明包括根據範例實施例的顯示元件的計算系統的方塊圖。
參照圖21，計算系統1000可包括處理器1010、記憶體元件1020、儲存元件1030、顯示元件1040、電源供應器1050以及影像感測器1060。儘管在圖21中未說明，但計算系統1000可更包括與視訊卡、音效卡、記憶卡、USB元件、其他電子元件等通訊的連接埠。
處理器1010可執行各種計算或任務。根據實施例，處理器1010可為微處理器或CPU。處理器1010可經由位址匯流排、控制匯流排及/或資料匯流排而與記憶體元件1020、儲存元件1030以及顯示元件1040通訊。在一些實施例中，處理器1010可耦接至擴充匯流排，諸如周邊組件互連(peripheral component interconnect，PCI)匯流排。記憶體元件1020可儲存用於操作計算系統1000的資料。舉例而言，記憶體元件1020可藉由以下各者來實施：動態隨機存取記憶體(dynamic random access memory，DRAM)元件、行動DRAM元件、靜態隨機存取記憶體(static random access memory，SRAM)元件、相變隨機存取記憶體(phase-change random access memory，PRAM)元件、鐵電隨機存取記憶體(ferroelectric random access memory，FRAM)元件、電 阻性隨機存取記憶體(resistive random access memory，RRAM)元件及/或磁性隨機存取記憶體(magnetic random access memory，MRAM)元件。儲存元件1030可包括固態磁碟機(SSD)、硬碟機(HDD)、CD-ROM等。計算系統1000可更包括輸入元件(諸如，觸控螢幕、鍵盤、小鍵盤、滑鼠等)，以及輸出元件(諸如，印表機、顯示元件等)。電源供應器1050供應用於計算系統1000的操作電壓。
影像感測器1060可經由匯流排或其他通訊鏈路而與處理器1010通訊。影像感測器1060可與處理器1010整合於一個晶片上，或影像感測器1060與處理器1010可實施為單獨晶片。
可藉由諸如以下各者的各種形式來封裝計算系統1000的至少一部分：層疊封裝(package on package，PoP)、球狀柵格陣列(ball grid array，BGA)、晶片尺度封裝(chip scale package，CSP)、帶引線塑膠晶片載體(plastic leaded chip carrier，PLCC)、塑膠雙排封裝(plastic dual in-line package，PDIP)、窩伏爾組件式晶粒(die in waffle pack)、晶圓形式晶粒(die in wafer form)、板上晶片(chip on board，COB)、陶瓷雙排封裝(ceramic dual in-line package，CERDIP)、塑膠公制方形扁平封裝(plastic metric quad flat pack，MQFP)、薄型方形扁平封裝(thin quad flat pack，TQFP)、小型輪廓IC(small outline，SOIC)、收縮型小型封裝(shrink small outline package，SSOP)、薄型小型輪廓封裝(thin small outline package，TSOP)、系統級封裝(system in package，SIP)、多晶片封裝(multi chip package，MCP)、晶圓級製造封裝(wafer-level fabricated package，WFP)，或晶圓級處理堆疊封裝(wafer-level processed stack package，WSP)。計算系統1000可為使用資料載入電路的計算系統，例如，數位攝影機、行動電話、智慧型手機、攜帶型多媒體播放器(PMP)、個人數位助理(PDA)、電腦等。
圖22為說明可在圖21的計算系統中使用的介面的方塊圖。
參照圖22，計算系統1100可藉由使用或支援行動產業處理器介面(mobile industry processor interface，MIPI)介面的資料處理元件來實施。計算系統1100可包括應用程式處理器1110、影像感測器1140、顯示元件1150等。應用程式處理器1110的CSI主機1112可經由攝影機串列介面(camera serial interface，CSI)執行與影像感測器1140的CSI元件1141的串列通訊。在一些實施例中，CSI主機1112可包括解串列器(deserializer，DES)，且CSI元件1141可包括串列器(serializer，SER)。應用程式處理器1110的DSI主機1111可經由顯示串列介面(display serial interface，DSI)執行與顯示元件1150的DSI元件1151的串列通訊。
在一些實施例中，DSI主機1111可包括串列器(SER)，且DSI元件1151可包括解串列器(DES)。計算系統1100可更包括執行與應用程式處理器1110的通訊的射頻(RF)晶片1160。計算系統1100的實體層(PHY)1113及RF晶片1160的實體層(PHY)1161可基於MIPI DigRF而執行資料通訊。應用程式處理器1110可更包括控制PHY 1161的資料通訊的DigRF主控元件1114。
計算系統1100可更包括全球定位系統(global positioning system，GPS)1120、儲存器1170、MIC 1180、DRAM元件1185以及揚聲器1190。另外，計算系統1100可使用超寬頻(ultra wideband，UWB)1210、無線區域網路(wireless local area network，WLAN)1220、全球互通微波存取(worldwide interoperability for microwave access，WIMAX)1230等執行通訊。亦可使用計算系統1000的其他結構及介面。
根據本發明概念的範例實施例的電壓準位轉換電路可應用於包括基於不同電壓操作的電路區塊的各種積體電路中。特定而言，電壓準位轉換電路可進一步有用地應用於需要大量準位移位器的元件及/或系統(諸如，顯示元件)。
前述內容說明了範例實施例且不應被理解為其限制。儘管已描述了少許範例實施例，但本領域具有通常知識者將容易瞭解，在本質上不脫離本發明概念的新穎教示及優點的情況下，範例實施例中的許多修改為可能的。因此，所有此等修改意欲包括於如在申請專利範圍中所定義的本發明概念的範疇內。因此，應理解的是，前述內容說明了各種範例實施例但不應被理解為限於所揭露的特定範例實施例，且所揭露範例實施例的修改以及其他範例實施例意欲包括於所附申請專利範圍的範疇內。
100‧‧‧電壓準位轉換電路
200‧‧‧切換訊號產生器
300‧‧‧準位移位器
400‧‧‧電壓切換電路
500‧‧‧準位移位電路
SW‧‧‧切換訊號
TIN‧‧‧輸入控制訊號
VGG‧‧‧轉換電壓/第二轉換電壓
VGM‧‧‧中間電壓/第二中間電壓
VI‧‧‧輸入訊號
VO‧‧‧輸出訊號

Claims (10)

  1. 一種電壓準位轉換電路，其包括：電壓切換電路，其經組態以回應於切換訊號而依序地輸出中間電壓及轉換電壓；以及準位移位電路，其經組態以使用所述中間電壓鎖存對應於輸入訊號的電壓準位，且使用所述轉換電壓轉換所述所鎖存電壓準位以產生輸出訊號。
  2. 如申請專利範圍第1項所述的電壓準位轉換電路，其更包括：切換訊號產生器，其經組態以基於指示所述輸入訊號的轉變時序的輸入控制訊號而產生所述切換訊號。
  3. 如申請專利範圍第1項所述的電壓準位轉換電路，其中所述輸入訊號在第一電壓與高於所述第一電壓的第二電壓之間轉變，且所述準位移位電路經組態以使所述輸出訊號在所述第一電壓與高於所述第二電壓的所述轉換電壓之間轉變。
  4. 如申請專利範圍第3項所述的電壓準位轉換電路，其中所述電壓切換電路包括：第一電晶體，其耦接於所述中間電壓與電壓節點之間，所述第一電晶體的閘極經組態以接收所述切換訊號；以及第二電晶體，其耦接於所述轉換電壓與所述電壓節點之間，所述第二電晶體的閘極經組態以接收所述切換訊號的反相版本。
  5. 如申請專利範圍第4項所述的電壓準位轉換電路，其中所述準位移位電路包括：第三電晶體，其耦接於所述電壓節點與第一節點之間，所述 第三電晶體的閘極耦接至第二節點，所述第二節點經組態以輸出所述輸出訊號；第四電晶體，其耦接於所述電壓節點與所述第二節點之間，所述第四電晶體的閘極耦接至所述第一節點；第五電晶體，其耦接於所述第一節點與所述第一電壓之間，所述第五電晶體的閘極經組態以接收所述輸入訊號；以及第六電晶體，其耦接於所述第二節點與所述第一電壓之間，所述第六電晶體的閘極經組態以接收所述輸入訊號的反相版本。
  6. 如申請專利範圍第1項所述的電壓準位轉換電路，其中所述中間電壓包括第一中間電壓及高於所述第一中間電壓的第二中間電壓，所述轉換電壓包括低於所述第一中間電壓的第一轉換電壓及高於所述第二中間電壓的第二轉換電壓，且其中所述輸入訊號在第一電壓與高於所述第一電壓的第二電壓之間轉變，且所述準位移位電路經更組態以使所述輸出訊號在所述第一轉換電壓與所述第二轉換電壓之間轉變。
  7. 如申請專利範圍第1項所述的電壓準位轉換電路，其中所述電壓切換電路包括：第一電壓切換電路，其經組態以回應於所述切換訊號而將第一中間電壓及低於所述第一中間電壓的第一轉換電壓依序地輸出至第一電壓節點；以及第二電壓切換電路，其經組態以回應於所述切換訊號而將第二中間電壓及高於所述第二中間電壓的第二轉換電壓依序地輸出至第二電壓節點。
  8. 如申請專利範圍第7項所述的電壓準位轉換電路，其中所 述準位移位電路包括：第一準位移位電路，其耦接於所述第一電壓節點與所述第二中間電壓之間，所述第一準位移位電路經組態以使用所述第一中間電壓鎖存對應於所述輸入訊號的所述電壓準位，且使用所述第二中間電壓及所述第一轉換電壓轉換對應於所述輸入訊號的所述所鎖存電壓準位以產生在所述第二中間電壓與所述第一轉換電壓之間轉變的中間訊號；以及第二準位移位電路，其耦接於所述第二電壓節點與所述第一轉換電壓之間，所述第二準位移位電路經組態以使用所述第二中間電壓鎖存對應於所述中間訊號的電壓準位，且使用所述第一轉換電壓及所述第二轉換電壓轉換對應於所述中間訊號的所述所鎖存電壓準位以產生在所述第一轉換電壓與所述第二轉換電壓之間轉變的所述輸出訊號。
  9. 如申請專利範圍第7項所述的電壓準位轉換電路，其中所述準位移位電路包括：第一準位移位電路，其耦接於所述第一電壓節點與所述第二中間電壓之間，所述第一準位移位電路經組態以使用所述第一中間電壓鎖存對應於所述輸入訊號的所述電壓準位，且使用所述第二中間電壓及所述第一轉換電壓轉換所述所鎖存電壓準位以產生在所述第二中間電壓與所述第一轉換電壓之間轉變的第一中間訊號；第二準位移位電路，其耦接於所述第二電壓節點與所述第一中間電壓之間，所述第二準位移位電路經組態以使用所述第二中間電壓鎖存對應於所述輸入訊號的所述電壓準位，且使用所述第 一中間電壓及所述第二轉換電壓轉換所述所鎖存電壓準位以產生在所述第一中間電壓與所述第二轉換電壓之間轉變的第二中間訊號；以及緩衝器電路，其耦接於所述第一轉換電壓與所述第二轉換電壓之間，所述緩衝器電路經組態以回應於所述第一中間訊號及所述第二中間訊號而產生在所述第一轉換電壓與所述第二轉換電壓之間轉變的所述輸出訊號。
  10. 一種顯示元件，其包括：顯示面板，其包括耦接至多條源極線及多條閘極線的多個像素；源極驅動器，其經組態以驅動所述多條源極線；閘極驅動器，其經組態以驅動所述多條閘極線；以及時序控制器，其經組態以控制所述顯示面板、所述源極驅動器以及所述閘極驅動器，所述源極驅動器及所述閘極驅動器中的至少一者包括電壓準位轉換電路，所述電壓準位轉換電路包括：電壓切換電路，其經組態以回應於切換訊號而依序地輸出中間電壓及轉換電壓；以及準位移位電路，其經組態以使用所述中間電壓鎖存對應於輸入訊號的電壓準位，且使用所述轉換電壓轉換所述所鎖存電壓準位以產生輸出訊號。
TW103100570A 2013-02-25 2014-01-08 電壓準位轉換電路以及顯示元件 TW201434268A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130019749A KR20140105932A (ko) 2013-02-25 2013-02-25 전압 레벨 변환 회로 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
TW201434268A true TW201434268A (zh) 2014-09-01

Family

ID=51349626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100570A TW201434268A (zh) 2013-02-25 2014-01-08 電壓準位轉換電路以及顯示元件

Country Status (6)

Country Link
US (1) US9209812B2 (zh)
JP (1) JP2014165914A (zh)
KR (1) KR20140105932A (zh)
CN (1) CN104009751A (zh)
DE (1) DE102014102151A1 (zh)
TW (1) TW201434268A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9325313B2 (en) * 2014-01-28 2016-04-26 Broadcom Corporation Low-power level-shift circuit for data-dependent signals
TWI752898B (zh) * 2014-03-25 2022-01-21 日商新力股份有限公司 發訊裝置及通訊系統
TWI735912B (zh) * 2014-08-22 2021-08-11 美商蘭姆研究公司 在一狀態期間中的次脈動用之電漿系統、電漿工具、射頻產生器、控制器、及方法
TWI601120B (zh) * 2015-04-28 2017-10-01 多富國際有限公司 緩衝器、資料驅動電路及顯示裝置
KR102394856B1 (ko) * 2015-06-12 2022-05-04 주식회사 엘엑스세미콘 레벨 쉬프터, 소스 드라이버 집적회로 및 게이트 드라이버 집적회로
CN105448260B (zh) * 2015-12-29 2017-11-03 深圳市华星光电技术有限公司 一种过流保护电路及液晶显示器
KR102617195B1 (ko) * 2016-05-09 2023-12-27 삼성디스플레이 주식회사 표시 장치
CN106448580A (zh) 2016-05-25 2017-02-22 深圳市华星光电技术有限公司 电平移位电路及具有该电平移位电路的显示面板
DE102016115600A1 (de) 2016-08-23 2018-03-01 Infineon Technologies Ag Pegelumsetzer und verfahren zum betreiben von diesem
CN107342763B (zh) * 2017-06-30 2020-11-17 湖南国科微电子股份有限公司 电平转换电路
IT201800003622A1 (it) * 2018-03-15 2019-09-15 St Microelectronics Srl Circuito traslatore di livello con migliorata efficienza e capacita' di traslazione di livello in due domini, in particolare per l'utilizzo in un dispositivo di memoria
CN110136641B (zh) * 2019-05-27 2020-12-04 京东方科技集团股份有限公司 一种电平转换器、数据处理方法和显示装置
CN112532230A (zh) * 2020-12-01 2021-03-19 深圳市紫光同创电子有限公司 电平转换电路
CN112687223B (zh) * 2020-12-28 2022-06-03 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置
CN112687224B (zh) * 2020-12-28 2022-06-03 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置
US11632101B1 (en) * 2021-09-30 2023-04-18 Bitmain Development Inc. Voltage level shifter applicable to very-low voltages
CN114244333B (zh) * 2021-11-26 2023-01-10 上海迦美信芯通讯技术有限公司 控制电压生成装置及射频开关
CN116232011B (zh) * 2023-03-07 2024-01-26 禹创半导体(深圳)有限公司 一种具有能量回收机制的电压转换装置以及一种电源芯片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3426541B2 (ja) 1999-07-29 2003-07-14 株式会社 沖マイクロデザイン プリチャージ制御信号発生回路
US6445210B2 (en) 2000-02-10 2002-09-03 Matsushita Electric Industrial Co., Ltd. Level shifter
JP4263963B2 (ja) 2000-02-10 2009-05-13 パナソニック株式会社 レベルシフト回路
JP3632840B2 (ja) 2000-02-28 2005-03-23 シャープ株式会社 プリチャージ回路およびそれを用いた画像表示装置
KR101039027B1 (ko) * 2004-12-13 2011-06-07 삼성전자주식회사 레벨 시프터 및 이를 포함하는 표시 장치
KR101064186B1 (ko) * 2005-08-10 2011-09-14 삼성전자주식회사 레벨쉬프터와, 이를 갖는 표시장치
JP5093895B2 (ja) 2008-03-12 2012-12-12 株式会社ジャパンディスプレイセントラル レベルシフタ回路
KR20100000140A (ko) * 2008-06-24 2010-01-06 삼성전자주식회사 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시장치
KR101501142B1 (ko) * 2008-11-25 2015-03-11 삼성전자주식회사 레벨 쉬프트 회로 및 이를 포함하는 디스플레이 장치
US8115514B2 (en) 2009-06-02 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-charged high-speed level shifters
US7800407B1 (en) 2009-06-26 2010-09-21 Intel Corporation Multiple voltage mode pre-charging and selective level shifting
US8283964B2 (en) * 2009-07-22 2012-10-09 Qualcomm, Incorporated Level shifters and high voltage logic circuits
KR20130019749A (ko) 2011-08-17 2013-02-27 코오롱인더스트리 주식회사 폴리에스테르 원사의 제조 방법

Also Published As

Publication number Publication date
US9209812B2 (en) 2015-12-08
US20140240208A1 (en) 2014-08-28
CN104009751A (zh) 2014-08-27
KR20140105932A (ko) 2014-09-03
JP2014165914A (ja) 2014-09-08
DE102014102151A1 (de) 2014-08-28

Similar Documents

Publication Publication Date Title
US9209812B2 (en) Voltage level conversion circuits and display devices including the same
US8559247B2 (en) Dynamic level shifter for interfacing signals referenced to different power supply domains
KR101933327B1 (ko) 저온 폴리 실리콘 박막 트랜지스터 goa회로
TWI439051B (zh) 準位轉換正反器及其操作方法
US8558603B2 (en) Multiplexer with level shifter
KR101933326B1 (ko) 저온 폴리 실리콘 박막 트랜지스터 goa회로
US10868541B1 (en) Code generator including asynchronous counter and synchronous counter, and operating method thereof
US9768779B2 (en) Voltage level shifters employing preconditioning circuits, and related systems and methods
US9837992B2 (en) Semiconductor device
JP5580751B2 (ja) 半導体装置
US9608637B2 (en) Dynamic voltage level shifters employing pulse generation circuits, and related systems and methods
US8217701B2 (en) Level shifter
TWI430282B (zh) 移位暫存器、閘極驅動器以及電子系統
CN105515556B (zh) 双向延迟电路及包括该双向延迟电路的集成电路
US20160285439A1 (en) MULTI-LEVEL CONVERSION FLIP-FLOP CIRCUITS FOR MULTI-POWER DOMAIN INTEGRATED CIRCUITS (ICs) AND RELATED METHODS
US8169246B2 (en) Dynamic-to-static converter latch with glitch suppression
US9871503B2 (en) Semiconductor integrated circuit, latch circuit, and flip-flop circuit
JP6937548B2 (ja) スキャンラインドライバ
TWI402808B (zh) 液晶顯示器驅動電路
US9646558B2 (en) Scan line driver
JP5482161B2 (ja) 回路装置及び電子機器
US20070052466A1 (en) Flip-flop with improved operating speed
US20150310835A1 (en) Driving circuit and display device including the same
US20140300386A1 (en) Voltage level shifter circuit, system, and method for high speed applications
CN115331709A (zh) 集成电路及其操作方法