TWI430282B - 移位暫存器、閘極驅動器以及電子系統 - Google Patents

移位暫存器、閘極驅動器以及電子系統 Download PDF

Info

Publication number
TWI430282B
TWI430282B TW098141855A TW98141855A TWI430282B TW I430282 B TWI430282 B TW I430282B TW 098141855 A TW098141855 A TW 098141855A TW 98141855 A TW98141855 A TW 98141855A TW I430282 B TWI430282 B TW I430282B
Authority
TW
Taiwan
Prior art keywords
transistor
level
node
trigger circuit
coupled
Prior art date
Application number
TW098141855A
Other languages
English (en)
Other versions
TW201120909A (en
Inventor
Ping Lin Liu
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to TW098141855A priority Critical patent/TWI430282B/zh
Priority to US12/955,686 priority patent/US8199871B2/en
Publication of TW201120909A publication Critical patent/TW201120909A/zh
Application granted granted Critical
Publication of TWI430282B publication Critical patent/TWI430282B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Description

移位暫存器、閘極驅動器以及電子系統
本發明係有關於一種電子電路，特別是有關於一種移位暫存器(shifter register)的電子電路。
第1圖為習知移位暫存器之示意圖。如圖所示，移位暫存器(shift register)100係由D型正反器(flip-flop)101~104所構成。D型正反器101~104串聯在一起，根據時脈信號CLK的上升邊緣，對起始信號START進行移位。
第2圖為習知另一移位暫存器之示意圖。如圖所示，移位暫存器200包括移位暫存胞201~204。移位暫存胞201~204根據時脈信號CLK、XCLK，對起始信號START進行移位。
本發明提供一種移位暫存器，包括一第一電晶體、一第一觸發電路、一第二電晶體以及一第二觸發電路。第一電晶體接收一第一輸入信號。第一觸發電路與第一電晶體串聯於一第一位準與一第二位準之間，並與第一電晶體共同耦接一第一節點。第二電晶體接收一第二輸入信號。第二輸入信號反相於第一輸入信號。第二觸發電路接收第一節點之位準，並與第二電晶體串聯於一第三位準與第二位準之間。第二觸發電路與該第二電晶體共同耦接一第二節點。
本發明另提供一種閘極驅動器，耦接一第一閘極線以及一第二閘極線，並包括一移位暫存器以及一信號產生單元。移位暫存器包括，一第一電晶體、一第一觸發電路、一第二電晶體以及一第二觸發電路。第一電晶體接收一第一輸入信號。第一觸發電路與第一電晶體串聯於一第一位準與一第二位準之間，並與第一電晶體共同耦接一第一節點。第二電晶體接收一第二輸入信號。第二輸入信號反相於第一輸入信號。第二觸發電路接收第一節點之位準，並與第二電晶體串聯於一第三位準與第二位準之間。第二觸發電路與該第二電晶體共同耦接一第二節點。信號產生單元提供第一、第二及第三位準。
本發明更提供一種電子系統，包括一電源轉換單元以及一顯示面板。電源轉換單元提供一操作電壓。顯示面板接收操作電壓，並包括一閘極驅動器、一源極驅動器以及一第一及第二畫素。閘極驅動器耦接一第一及第二閘極線。源極驅動器耦接一第一及第二資料線。第一畫素耦接第一閘極線以及第一資料線。第二畫素耦接第二閘極線以及第二資料線。閘極驅動器包括，一移位暫存器以及一信號產生單元。移位暫存器包括，一第一電晶體、一第一觸發電路、一第二電晶體以及一第二觸發電路。第一電晶體接收一第一輸入信號。第一觸發電路與第一電晶體串聯於一第一位準與一第二位準之間，並與第一電晶體共同耦接一第一節點。第二電晶體接收一第二輸入信號。第二輸入信號反相於第一輸入信號。第二觸發電路接收第一節點之位準，並與第二電晶體串聯於一第三位準與第二位準之間。第二觸發電路與該第二電晶體共同耦接一第二節點。信號產生單元提供第一、第二及第三位準。
為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
第3A圖為本發明之移位暫存器之一可能實施例。本發明並不限制移位暫存器內的移位暫存胞的數量。為方便說明，第3A圖僅顯示四個移位暫存胞311~314。
如圖所示，移位暫存胞311具有電晶體MP1與觸發電路TP1。電晶體MP1接收輸入信號XIN。觸發電路TP1與電晶體MP1共同耦接於節點NP1，並與電晶體MP1串聯於位準V1與V2之間。在一可能實施例中，位準V1係為一交流信號，並反相於輸入信號XIN。另外，位準V2保持在低位準，如接地位準。
當起始信號START致能觸發電路TP1時，觸發電路TP1輸出位準V2予節點NP1。當起始信號START未致能觸發電路TP1時，電晶體MP1輸出位準V1予節點NP1。
移位暫存胞312具有電晶體MP2與觸發電路TP2。電晶體MP2接收輸入信號IN。觸發電路TP2與電晶體MP2共同耦接於節點NP2，並與電晶體MP2串聯於位準V3與V2之間。在一可能實施例中，位準V3係為一交流信號，並反相於輸入信號IN。在本實施例中，輸入信號IN反相於輸入信號XIN。在一可能實施例中，位準V1與輸入信號IN相同，位準V3與輸入信號XIN相同。
當節點NP1的位準(即輸出信號OUT1)致能觸發電路TP2時，觸發電路TP2輸出位準V2予節點NP2。當節點NP1的位準未致能觸發電路TP2時，電晶體MP2輸出位準V3予節點NP2。
移位暫存胞313具有電晶體MP3與觸發電路TP3。電晶體MP3接收輸入信號XIN。觸發電路TP3與電晶體MP3共同耦接於節點NP3，並與電晶體MP3串聯於位準V1與V2之間。由於節點NP3的位準變化與節點NP1相似，故不再贅述。
移位暫存胞314具有電晶體MP4與觸發電路TP4。電晶體MP4接收輸入信號IN。觸發電路TP4與電晶體MP4共同耦接於節點NP4，並與電晶體MP4串聯於位準V3與V2之間。由於節點NP4的位準變化與節點NP2相似，故不再贅述。
在本實施例中，電晶體MP1~MP4均為P型電晶體。如圖所示，電晶體MP1與MP3的閘極接收輸入信號XIN，其源極均接收位準V1，其汲極分別耦接節點NP1與NP3。電晶體MP2與MP4的閘極接收輸入信號IN，其源極均接收位準V3，其汲極分別耦接節點NP2與NP4。
另外，節點NP1~NP4的位準即為移位暫存器310的輸出信號OUT1~OUT4。第3B圖為輸出信號OUT1~OUT4之時序圖。當觸發電路被致能時，相對應的輸出信號為低位準(即V2)。當觸發電路不被致能時，相對應的輸出信號為高位準。在本實施例中，同一時間，僅有一輸出信號為低位準。
第4A圖為本發明之移位暫存器之另一可能實施例。第4A圖相似第3A圖，不同之處在於，第4A圖的觸發電路TN1~TN4分別耦接至N型電晶體MN1~MN4。以電晶體MN1及MN3為例，電晶體MN1及MN3的閘極接收輸入信號XIN，其源極接收位準V2，其汲極分別耦接節點NN1與NN3。另外，如圖所示，電晶體MN2與MN4的閘極接收輸入信號IN，其源極接收位準V2，其汲極分別耦接節點NN2與NN4。
當起始信號START致能觸發電路TN1時，觸發電路TN1輸出位準V1予節點NN1。當起始信號START未致能觸發電路TN1時，電晶體MN1輸出位準V2予節點NN1。同樣地，當節點NN1的位準(即輸出信號OUT1)致能觸發電路TN2時，觸發電路TN2輸出位準V3予節點NN2。當節點NN1的位準未致能觸發電路TN2時，電晶體MN2輸出位準V2予節點NN2。
節點NN1~NN4的位準即為移位暫存器410的輸出信號OUT1~OUT4。第4B圖為第4A圖所示之輸出信號OUT1~OUT4之時序圖。在本實施例中，當觸發電路被致能時，相對應的輸出信號為高位準。當觸發電路不被致能時，相對應的輸出信號可能為低位準。如圖所示，同一時間，僅有一輸出信號為高位準。也就是說，同一時間僅有單一觸發電路被致能。
第5圖為本發明之移位暫存器之另一可能實施例。第5圖與第4A圖相似，不同之處在於第5圖的移位暫存胞511~514分別具有P型電晶體MI1~MI4。再者，第5圖不同於第4A圖之處在於，第5圖的位準V1和V3均為直流信號。
在本實施例中，第5圖的位準V1和V3係為高位準(如10V)，位準V2係為低位準(如0V)。另外，第5圖所示之輸入信號IN與XIN互為反相，並且均為交流信號。
移位暫存胞511具有電晶體MI1、MN1以及觸發單元TI1。電晶體MI1、MN1以及觸發單元TI1串聯於位準V1與V2之間，並且觸發單元TI1與電晶體MN1共同耦接節點NN1。電晶體MI1與MN1的閘極耦接在一起，並接收輸入信號IN。
在本實施例中，電晶體MI1的源極接收位準V1；電晶體MN1的源極接收位準V2。當起始信號START致能觸發電路TI1時，節點NN1的位準等於位準V1。當起始信號START未致能觸發電路TI1時，節點NN1的位準等於位準V2。
移位暫存胞512具有電晶體MI2、MN2以及觸發單元TI2。電晶體MI2、MN2以及觸發單元TI2串聯於位準V3與V2之間，並且觸發單元TI2與電晶體MN2共同耦接節點NN2。電晶體MI2與MN2的閘極耦接在一起，並接收輸入信號XIN。
在本實施例中，電晶體MI2的源極接收位準V3；電晶體MN2的源極接收位準V2。當節點NN1的位準致能觸發電路TI2時，節點NN2的位準等於位準V3。當節點NN1的位準未致能觸發電路TI2時，節點NN2的位準等於位準V2。
移位暫存胞513具有電晶體MI3、MN3以及觸發單元TI3。電晶體MI3、MN3以及觸發單元TI3串聯於位準V1與V2之間，並且觸發單元TI3與電晶體MN3共同耦接節點NN3。電晶體MI3與MN3的閘極耦接在一起，並接收輸入信號IN。在本實施例中，電晶體MI3的源極接收位準V1；電晶體MN3的源極接收位準V2。
移位暫存胞514具有電晶體MI4、MN4以及觸發單元TI4。電晶體MI4、MN4以及觸發單元TI4串聯於位準V3與V2之間，並且觸發單元TI4與電晶體MN4共同耦接節點NN4。電晶體MI4與MN4的閘極耦接在一起，並接收輸入信號XIN。在本實施例中，電晶體MI4的源極接收位準V3；電晶體MN4的源極接收位準V2。
如第5圖所示，在本實施例中，每一移位暫存胞的結構均相同(均具有一P型電晶體、一N型電晶體以及一觸發電路)。然而，在其它實施例中，可利用第3A或4A圖所示之某一移位暫存胞取代第5圖的任一移位暫存胞，或是利用第5圖所示之移位暫存胞取代第3A或4A圖的任一移位暫存胞。
另外，由於第3A、4A及5圖所顯示的移位暫存胞僅需根據少量的輸入信號，便可進行移位動作。因此，可降低移位暫存器的複雜度。以第3A圖的移位暫存胞311為例，移位暫存胞311僅需根據輸入信號XIN與位準V1及V2，便可對起始信號START進行移位，以產生輸出信號OUT1。
在一可能實施例中，輸入信號XIN與位準V1互為反相。換言之，只要利用一反相器，反相輸入信號XIN與位準V1之一者，便可得到另一者。因此，更加簡化移位暫存器的複雜度。
第6A圖為第3A及4A圖所示之觸發電路之一可能實施例。第6A圖所示之觸發電路可應用於第3A或4A圖的任一觸發電路中。為簡潔說明，僅以第4A圖所示之移位暫存胞411為例，說明觸發電路TN1與電晶體MN1之連接關係。
如第6A圖所示，觸發電路TN1包括重置電晶體MR以及一電容C。電容C耦接於重置電晶體MR之閘極與汲極之間。在本實施例中，重置電晶體MR係為N型電晶體。另外，觸發電路TN1更包括，電流源(current source)CS以及設定電晶體MS。
電流源CS提供固定電流I。在本實施例中，電流源CS係由P型電晶體MI所構成。如圖所示，電晶體MI之閘極接收接地位準GND，其源極接收高電壓VDD，用以提供固定電流I。
設定電晶體MS接收位準V1，並耦接節點NN1。在本實施例中，設定電晶體MS用以將節點NN1的位準上拉(pull-high)至高位準，故設定電晶體MS亦可稱為上拉電晶體。在另一實施例中，若第6A圖所示之觸發電路應用於第3A圖時，則設定電晶體MS係用以將節點NP1的位準下拉(pull-low)至低位準，故設定電晶體MS亦可稱為下拉電晶體。
另外，第6A圖所示之起始信號START代表上一級移位暫存胞的輸出信號，第6A圖所示之輸出信號OUT1代表傳送至下一級移位暫存器的信號。以第4A圖的移位暫存胞413為例，第6A圖所示之起始信號START即為第4A圖所示之輸出信號OUT2，第6A圖所示之輸出信號OUT1即為第4A圖所示之輸出信號OUT3。
第6B圖為觸發電路之另一可能實施例。第6B圖相似第6A圖，不同之處在於，第6B圖多了傳送電晶體MT。傳送電晶體MT用以將固定電流I傳送至電容C。在本實施例中，重置電晶體MR係為N型，設定電晶體MS以及傳送電晶體MT均為P型。
重置電晶體MR之閘極接收起始信號START，其源極接收位準V2，其汲極耦接傳送電晶體MT之汲極。設定電晶體MS之閘極耦接重置電晶體MR之汲極，其源極耦接節點NN1，其汲極接收位準V1。傳送電晶體MT之閘極接收起始信號START，其源極耦接電流源CS，其汲極耦接重置電晶體MR之汲極。
第7圖為本發明之觸發電路之控制時序圖。由於第6A及6B圖的控制時序均相同，故以第6A圖為例。如圖所示，期間P1 ，起始信號START為高位準，故導通重置電晶體MR，用以重置電容C。此時，設定電晶體MS的閘極電壓VG1為低位準。由於位準V1亦為低位準，故設定電晶體MS為不導通狀態。在此期間，輸入信號XIN為高位準，故電晶體MN1為導通狀態。
在期間P2 ，起始信號為低位準，故不導通重置電晶體MR。因此，電流源CS開始對電容C進行充電。在此期間，由於重置電晶體MR由原先的導通狀態轉換成不導通狀態，故在期間P2 的一開始，設定電晶體MS的閘極電壓VG1比低位準還低，然後再逐漸上升(因對電容C充電)。在此期間，設定電晶體MS為導通狀態。由於位準V1為高位準，故設定電晶體MS將節點NN1的位準(即輸出信號OUT1)上拉至高位準。此時，由於輸入信號XIN為低位準，故不導通電晶體MN1。
在期間P3 ，電容C所儲存的電荷保持在一預設值。因此，設定電晶體MS的閘極電壓VG1為高位準。在此期間，重置電晶體MR、設定電晶體MS及電晶體MN1均為不導通狀態。
在期間P4 ，輸入信號XIN為高位準，故導通電晶體MN1。因此，輸出信號OUT1為低位準。此時，重置電晶體MR及設定電晶體MS均為不導通狀態。
請參考第7圖，經由本發明所揭露之移位暫存器，確實可將起始信號START進行移位，移位後的結果如輸出信號OUT1所示。由於本發明的移位暫存胞僅需根據少數的控制信號，便可達到移位的功能。因此可大幅降低移位暫存器的複雜度。
舉例而言，第3A圖所示之移位暫存器410僅需根據位準V1、V2、V3、輸入信號XIN、IN，便可對起始信號START進行移位。在一可能實施例中，當位準V1與V2相互反相時，則只需單一位準(如V1)，便可產生另一反相的位準(如V2)。在另一可能實施例中，當位準V1更等於輸入信號IN，位準V2等於輸入信號XIN時，則僅需單一位準(如V1)，便可提供反相的位準(如V2及XIN)以及未反相的位準(如IN)。
本發明並不限制移位暫存器的應用領域。在一可能實施例中，移位暫存器可應用於顯示面板的閘極驅動器或是資料驅動器之中，但並非用以限制本發明。在其它可能實施例中，移位暫存器可與其它電路相結合。為方便說明，以下僅以閘極驅動器為例。
第8A圖為閘極驅動器之一可能實施例。如圖所示，閘極驅動器800耦接閘極線(gate line)GL1 ~GL4 。本發明並不限制閘極線的數量。在本實施例中，為方便說明，僅顯示四條閘極線，但並非用以限制本發明。另外，閘極驅動器800包括，信號產生單元810、移位暫存器830以及緩衝單元850。
信號產生單元810根據輸入電壓VI ，產生輸入信號XIN、IN以及位準V1~V3。在一可能實施例中，信號產生單元810係為一位準轉換器(level shifter)。在另一實施例中，輸入信號XIN與IN互為反相。在本實施例中，輸入信號XIN與IN均為交流信號。在其它實施例中，位準V1可反相或等於位準V2。也就是說，位準V1與V2可為交流位準或是直流位準。
移位暫存器830接收信號產生單元810的輸出信號，用以對起始信號START進行移位。移位暫存器830即為第3A、4A及5圖所示之移位暫存器。本發明並不限定移位暫存器的每一移位暫存胞的結構。在一可能實施例中，移位暫存器的所有移位暫存胞均具有相同的結構(如第3A、4A及5圖所示)。在另一可能實施例中，部分的移位暫存胞的結構可能不同於其它移位暫存胞的結構。
緩衝單元850增加移位暫存器830的輸出信號OUT1~OUT4的驅動能力，使其足以驅動閘極線GL1 ~GL4 的畫素(pixel)。在本實施例中，緩衝單元850具有緩衝器串851~854。緩衝器串851~854均由複數緩衝器(buffer)所構成。
第8B圖為閘極驅動器之另一可能實施例。如圖所示，閘極驅動器800’包括，緩衝單元820、移位暫存器840、切換單元860以及信號產生單元880。在本實施例中，移位暫存器840可如第3A、4A及5圖所示。
信號產生單元880具有位準轉換器882及884。位準轉換器882用以產生信號SBIN 予緩衝器串821。位準轉換器884用以產生輸入信號XIN、IN以及位準V1~V3予移位暫存器840。在其它實施例中，可僅利用單一位準轉換器，產生緩衝單元820以及移位暫存器840所需的信號。
緩衝器串820放大信號SBIN 的驅動能力，用以產生輸出信號SBOUT 予切換單元860。切換單元860根據移位暫存器840的輸出信號OUT1~OUT4，選擇性地將輸出信號SBOUT 傳送至閘極線GL1 ~GL4 。
在本實施例中，由於緩衝單元820僅具有單一緩衝器串(即821)，故可大幅降低閘極驅動器800’的尺寸。另外，移位暫存器840所接收的起始信號START，可由一時脈控制器(timing controller，未顯示)所提供，但並非用以限制本發明。
第9圖為第8圖之切換單元之一可能實施例。如圖所示，切換單元860具有開關861~864。開關861~864分別由移位暫存器840的輸出信號OUT1~OUT4所控制。舉例而言，假設，輸出信號OUT1~OUT4如第4B圖所示。
當輸出信號OUT1為高位準時，開關861將緩衝器串821的輸出信號SBOUT 傳送至閘極線GL1 。此時，開關862~864傳送低位準AGND予閘極線GL2 ~GL4 ，故閘極線GL2 ~GL4 的位準均為低位準。同樣地，當輸出信號OUT2為高位準時，開關862將輸出信號SBOUT 傳送至閘極線GL2 。此時，開關861、864、864傳送低位準AGND予閘極線GL1 、GL3 、GL4 。因此，閘極線GL1 、GL3 、GL4 均為低位準。
另外，第8A及8B圖所顯示的閘極驅動器可應用於一電子系統之中。該電子系統可為個人數位助理(PDA)、行動電話(cellular phone)、數位相機、電視、全球定位系統(GPS)、車用顯示器、航空用顯示器、數位相框(digital photo frame)、筆記型電腦或是桌上型電腦。
第10圖為電子系統之示意圖。如圖所示，電子系統1000包括，電源轉換單元1010以及顯示面板1030。電源轉換單元1010轉換輸入電源VIN ，以產生操作電壓VOP 。顯示面板1030接收操作電壓VOP ，並呈現畫素。在一可能實施例中，輸入電源VIN 可為交流電壓或是直流電壓。在本實施例中，操作電壓VOP 係為直流電壓。
顯示面板1030包括，閘極驅動器(gate driver)1031、源極驅動器(source driver)1033以及畫素P11 ~Pmn 。閘極驅動器1031提供掃描信號予閘極線GL1 ~GLn 。源極驅動器1033提供資料信號予資料線DL1 ~DLm 。畫素P11 ~Pmn 根據閘極線GL1 ~GLn 上的掃描信號，接收資料信號，並根據接收到的資料信號，呈現相對應之亮度。
在一可能實施例中，閘極驅動器1031係依序致能閘極線GL1 ~GLn ，故閘極驅動器1031需利用一移位暫存器。在另一可能實施例中，源極驅動器1033係依序提供資料信號予資料線DL1 ~DLm ，故源極驅動器1033亦需利用一移位暫存器的移位功能。然而，不論是閘極驅動器1031或是源極驅動器1033，均可使用第3A、4A及5圖所示的移位暫存器。另外，由於閘極驅動器1031及源極驅動器1033所提供的掃描信號以及資料信號的應用係為本領域人士所深知，故不再贅述。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、310、410、510、830、840．．．移位暫存器
101~104．．．正反器
201~204、311~314、411、413、511~514．．．移位暫存胞
800、1031．．．閘極驅動器
810、880．．．信號產生單元
850、820．．．緩衝單元
860．．．切換單元
851~854、821．．．緩衝器串
861~864．．．開關
1010．．．電源轉換單元
1033．．．源極驅動器
P11 ~Pmn ．．．畫素
CLK、XCLK．．．時脈信號
TP1~TP4、TN1~TN4、TI1~TI4．．．觸發電路
MP1~MP4、MN1~MN4、MI1~MI4．．．電晶體
NP1~NP4、NN1~NN4．．．節點
OUT1~OUT4．．．輸出信號
V1~V3．．．位準
XIN、IN．．．輸入信號
START．．．起始信號
C．．．電容
CS．．．電流源
MR．．．重置電晶體
MS．．．設定電晶體
MT．．．傳送電晶體
第1圖為習知移位暫存器之示意圖。
第2圖為習知另一移位暫存器之示意圖。
第3A、4A、5圖為本發明之移位暫存器之可能實施例。
第3B圖為第3A圖所示之輸出信號OUT1~OUT4之時序圖。
第4B圖為第4A圖所示之輸出信號OUT1~OUT4之時序圖。
第6A圖為第3A及4A圖所示之觸發電路之一可能實施例。
第6B圖為觸發電路之另一可能實施例。
第7圖為本發明之觸發電路之控制時序圖。
第8A圖為閘極驅動器之一可能實施例。
第8B圖為閘極驅動器之另一可能實施例。
第9圖為第8圖之切換單元之一可能實施例。
第10圖為電子系統之示意圖。
410．．．移位暫存器
411、413．．．移位暫存胞
TN1~TN4．．．觸發電路
MN1~MN4．．．電晶體
NN1~NN4．．．節點
OUT1~OUT4．．．輸出信號
V1~V3．．．位準
XIN、IN．．．輸入信號
START．．．起始信號

Claims (95)

  1. 一種移位暫存器，包括：一第一電晶體，接收一第一輸入信號；一第一觸發電路，與該第一電晶體串聯於一第一位準與一第二位準之間，並與該第一電晶體共同耦接一第一節點；一第二電晶體，接收一第二輸入信號，該第二輸入信號反相於該第一輸入信號；以及一第二觸發電路，接收該第一節點之位準，並與該第二電晶體串聯於一第三位準與該第二位準之間，其中該第二觸發電路與該第二電晶體共同耦接一第二節點。
  2. 如申請專利範圍第1項所述之移位暫存器，其中該第一位準等於該第二輸入信號，該第三位準等於該第一輸入信號。
  3. 如申請專利範圍第2項所述之移位暫存器，其中該第一位準為交流信號。
  4. 如申請專利範圍第3項所述之移位暫存器，其中該第一及第二電晶體均為P型電晶體，該第一電晶體的閘極接收該第一輸入信號，其源極接收該第一位準，其汲極耦接該第一節點，該第二電晶體的閘極接收該第二輸入信號，其源極接收該第三位準，其汲極耦接該第二節點。
  5. 如申請專利範圍第4項所述之移位暫存器，其中當一起始信號致能該第一觸發電路時，該第一觸發電路輸出該第二位準予該第一節點，當該起始信號未致能該第一觸發電路時，該第一電晶體輸出該第一位準予該第一節點。
  6. 如申請專利範圍第5項所述之移位暫存器，其中當該第一節點的位準致能該第二觸發電路時，該第二觸發電路輸出該第二位準予該第二節點，當該第一節點的位準未致能該第二觸發電路時，該第二電晶體輸出該第三位準予該第二節點。
  7. 如申請專利範圍第3項所述之移位暫存器，其中該第一及第二電晶體均為N型電晶體，該第一電晶體的閘極接收該第一輸入信號，其源極接收該第二位準，其汲極耦接該第一節點，該第二電晶體的閘極接收該第二輸入信號，其源極接收該第二位準，其汲極耦接該第二節點。
  8. 如申請專利範圍第7項所述之移位暫存器，其中當一起始信號致能該第一觸發電路時，該第一觸發電路輸出該第一位準予該第一節點，當該起始信號未致能該第一觸發電路時，該第一電晶體輸出該第二位準予該第一節點。
  9. 如申請專利範圍第8項所述之移位暫存器，其中當該第一節點的位準致能該第二觸發電路時，該第二觸發電路輸出該第三位準予該第二節點，當該第一節點的位準未致能該第二觸發電路時，該第二電晶體輸出該第二位準予該第二節點。
  10. 如申請專利範圍第3項所述之移位暫存器，更包括：一第三電晶體，接收該第一輸入信號；一第三觸發電路，接收該第二節點的位準，並與該第三電晶體串聯於該第一位準與該第二位準之間，該第三觸發電路與該第三電晶體共同耦接於一第三節點； 一第四電晶體，接收該第二輸入信號；以及一第四觸發電路，接收該第三節點的位準，並與該第四電晶體串聯於該第三位準與該第二位準之間。
  11. 如申請專利範圍第1項所述之移位暫存器，更包括：一第三電晶體，與該第一電晶體和第一觸發電路串聯於該第一位準與該第二位準之間；以及一第四電晶體，與該第二電晶體和第二觸發電路串聯於該第三位準與該第二位準之間。
  12. 如申請專利範圍第11項所述之移位暫存器，其中該第一位準等於該第三位準。
  13. 如申請專利範圍第12項所述之移位暫存器，其中該第一位準係為一直流信號，該第一輸入信號為一交流信號。
  14. 如申請專利範圍第13項所述之移位暫存器，其中該第一與第二電晶體均為N型，該第三及第四電晶體均為P型。
  15. 如申請專利範圍第14項所述之移位暫存器，其中當一起始信號致能該第一觸發電路時，該第一節點的位準等於該第一位準，當該起始信號未致能該第一觸發電路時，該第一節點的位準等於該第二位準。
  16. 如申請專利範圍第15項所述之移位暫存器，其中當該第一節點的位準致能該第二觸發電路時，該第二節點的位準等於該第三位準，當該第一節點的位準未致能該第二觸發電路時，該第二節點的位準等於該第二位準。
  17. 如申請專利範圍第14項所述之移位暫存器，其中該第一觸發電路包括一重置電晶體以及一電容，該電容耦接於該重置電晶體之閘極與汲極之間。
  18. 如申請專利範圍第17項所述之移位暫存器，其中該第一觸發電路更包括：一電流源，用以提供一固定電流；以及一設定電晶體，其閘極耦接該電流源，其源極耦接該第三電晶體，其汲極耦接該第一電晶體。
  19. 如申請專利範圍第13項所述之移位暫存器，更包括：一第五電晶體，接收該第一輸入信號；一第三觸發電路，接收該第二節點的位準；一第六電晶體，與該第五電晶體和第三觸發電路串聯於該第一位準與該第二位準之間，並與該第三觸發電路共同耦接一第三節點；一第七電晶體，接收該第二輸入信號；一第四觸發電路，接收該第三節點的位準；一第八電晶體，與該第七電晶體和第四觸發電路串聯於該第三位準與該第二位準之間。
  20. 如申請專利範圍第19項所述之移位暫存器，其中該第五與第七電晶體均為P型，該第六及第八電晶體均為N型。
  21. 如申請專利範圍第1項所述之移位暫存器，其中該第一觸發電路包括一重置電晶體以及一電容，該電容耦接於該重置電晶體之閘極與汲極之間。
  22. 如申請專利範圍第21項所述之移位暫存器，其中該第一觸發電路更包括：一電流源，用以提供一固定電流；以及一設定電晶體，耦接該第一節點當該第一電晶體為N型時，該設定電晶體接收該第一位準，當該第一電晶體為P型時，該設定電晶體接收該第二位準。
  23. 如申請專利範圍第22項所述之移位暫存器，其中在一第一期間，一起始信號導通該重置電晶體，用以重置該電容；在一第二期間，該起始信號不導通該重置電晶體，該電流源對該電容進行充電；在一第三期間，該電容所儲存的電荷保持在一預設值，在一第四期間，該第一輸入信號導通該第一電晶體。
  24. 如申請專利範圍第23項所述之移位暫存器，其中在該第一期間，該第一輸入信號導通該第一電晶體，在該第二期間，該電容所儲存的電荷導通該設定電晶體，在該第三期間，該設定電晶體為不導通狀態。
  25. 如申請專利範圍第24項所述之移位暫存器，其中該重置電晶體係為N型，該設定電晶體係為P型，該重置電晶體之閘極接收該起始信號，其源極接收該第二位準，該設定電晶體之閘極耦接該重置電晶體之汲極，其源極接收該第一位準，其汲極耦接該第一節點。
  26. 如申請專利範圍第22項所述之移位暫存器，其中該第一觸發電路更包括一傳送電晶體，用以將該固定電流傳送至該電容。
  27. 如申請專利範圍第26項所述之移位暫存器，其中 該重置電晶體係為N型，該設定電晶體以及該傳送電晶體係為P型，該重置電晶體之閘極接收該起始信號，其源極接收該第二位準，該設定電晶體之閘極耦接該重置電晶體之汲極，其源極接收該第一位準，其汲極耦接該第一節點，該傳送電晶體之閘極接收該起始信號，其源極耦接該電流源，其汲極耦接該重置電晶體之汲極。
  28. 一種閘極驅動器，耦接一第一閘極線以及一第二閘極線，並包括：一移位暫存器，包括：一第一電晶體，接收一第一輸入信號；一第一觸發電路，與該第一電晶體串聯於一第一位準與一第二位準之間，並與該第一電晶體共同耦接一第一節點；一第二電晶體，接收一第二輸入信號，該第二輸入信號反相於該第一輸入信號；以及一第二觸發電路，接收該第一節點之位準，並與該第二電晶體串聯於一第三位準與該第二位準之間，其中該第二觸發電路與該第二電晶體共同耦接一第二節點；以及一信號產生單元，提供該第一、第二及第三位準。
  29. 如申請專利範圍第28項所述之閘極驅動器，其中該信號產生單元係為一位準轉換器，該信號產生單元更提供該第一及第二輸入信號。
  30. 如申請專利範圍第28項所述之閘極驅動器，更包括一緩衝單元，該緩衝單元具有一第一緩衝器串以及一第二緩衝器串，該第一緩衝器串耦接於該移位暫存器與該第 一閘極線之間，用以增加該第一節點的位準的驅動能力，該第二緩衝器串耦接於該移位暫存器與該第二閘極線之間，用以增加該第二節點的位準的驅動能力。
  31. 如申請專利範圍第28項所述之閘極驅動器，更包括一切換單元，耦接於一緩衝器串與該第一和第二閘極線之間，用以根據該第一及第二節點之位準，選擇性地將該緩衝器串之輸出信號傳送至該第一或第二閘極線。
  32. 如申請專利範圍第31項所述之閘極驅動器，其中該切換單元包括：一第一開關，根據該第一節點的位準，將該緩衝器串的輸出信號傳送至該第一閘極線；以及一第二開關，根據該第二節點的位準，將該緩衝器的輸出信號傳送至該第二閘極線。
  33. 如申請專利範圍第32項所述之閘極驅動器，其中該緩衝器串的輸入信號係由該信號產生單元所提供。
  34. 如申請專利範圍第33項所述之閘極驅動器，其中該信號產生單元包括：一第一位準轉換器，用以提供該第一、第二及第三位準、該第一及第二輸出信號；以及一第二位準轉換器，用以提供該緩衝器串之輸入信號。
  35. 如申請專利範圍第28項所述之閘極驅動器，其中該第一位準等於該第二輸入信號，該第三位準等於該第一輸入信號。
  36. 如申請專利範圍第35項所述之閘極驅動器，其中 該第一位準為交流信號。
  37. 如申請專利範圍第36項所述之閘極驅動器，其中該第一及第二電晶體均為P型電晶體，該第一電晶體的閘極接收該第一輸入信號，其源極接收該第一位準，其汲極耦接該第一節點，該第二電晶體的閘極接收該第二輸入信號，其源極接收該第三位準，其汲極耦接該第二節點。
  38. 如申請專利範圍第37項所述之閘極驅動器，其中當一起始信號致能該第一觸發電路時，該第一觸發電路輸出該第二位準予該第一節點，當該起始信號未致能該第一觸發電路時，該第一電晶體輸出該第一位準予該第一節點。
  39. 如申請專利範圍第38項所述之閘極驅動器，其中當該第一節點的位準致能該第二觸發電路時，該第二觸發電路輸出該第二位準予該第二節點，當該第一節點的位準未致能該第二觸發電路時，該第二電晶體輸出該第三位準予該第二節點。
  40. 如申請專利範圍第36項所述之閘極驅動器，其中該第一及第二電晶體均為N型電晶體，該第一電晶體的閘極接收該第一輸入信號，其源極接收該第二位準，其汲極耦接該第一節點，該第二電晶體的閘極接收該第二輸入信號，其源極接收該第二位準，其汲極耦接該第二節點。
  41. 如申請專利範圍第40項所述之閘極驅動器，其中當一起始信號致能該第一觸發電路時，該第一觸發電路輸出該第一位準予該第一節點，當該起始信號未致能該第一觸發電路時，該第一電晶體輸出該第二位準予該第一節點。
  42. 如申請專利範圍第41項所述之閘極驅動器，其中 當該第一節點的位準致能該第二觸發電路時，該第二觸發電路輸出該第三位準予該第二節點，當該第一節點的位準未致能該第二觸發電路時，該第二電晶體輸出該第二位準予該第二節點。
  43. 如申請專利範圍第36項所述之閘極驅動器，更包括：一第三電晶體，接收該第一輸入信號；一第三觸發電路，接收該第二節點的位準，並與該第三電晶體串聯於該第一位準與該第二位準之間，該第三觸發電路與該第三電晶體共同耦接於一第三節點；一第四電晶體，接收該第二輸入信號；以及一第四觸發電路，接收該第三節點的位準，並與該第四電晶體串聯於該第三位準與該第二位準之間。
  44. 如申請專利範圍第28項所述之閘極驅動器，更包括：一第三電晶體，與該第一電晶體和第一觸發電路串聯於該第一位準與該第二位準之間；以及一第四電晶體，與該第二電晶體和第二觸發電路串聯於該第三位準與該第二位準之間。
  45. 如申請專利範圍第44項所述之閘極驅動器，其中該第一位準等於該第三位準。
  46. 如申請專利範圍第45項所述之閘極驅動器，其中該第一位準係為一直流信號，該第一輸入信號為一交流信號。
  47. 如申請專利範圍第46項所述之閘極驅動器，其中 該第一與第二電晶體均為N型，該第三及第四電晶體均為P型。
  48. 如申請專利範圍第47項所述之閘極驅動器，其中當一起始信號致能該第一觸發電路時，該第一節點的位準等於該第一位準，當該起始信號未致能該第一觸發電路時，該第一節點的位準等於該第二位準。
  49. 如申請專利範圍第48項所述之閘極驅動器，其中當該第一節點的位準致能該第二觸發電路時，該第二節點的位準等於該第三位準，當該第一節點的位準未致能該第二觸發電路時，該第二節點的位準等於該第二位準。
  50. 如申請專利範圍第47項所述之閘極驅動器，其中該第一觸發電路包括一重置電晶體以及一電容，該電容耦接於該重置電晶體之閘極與汲極之間。
  51. 如申請專利範圍第50項所述之閘極驅動器，其中該第一觸發電路更包括：一電流源，用以提供一固定電流；以及一設定電晶體，其閘極耦接該電流源，其源極耦接該第三電晶體，其汲極耦接該第一電晶體。
  52. 如申請專利範圍第46項所述之閘極驅動器，更包括：一第五電晶體，接收該第一輸入信號；一第三觸發電路，接收該第二節點的位準；一第六電晶體，與該第五電晶體和第三觸發電路串聯於該第一位準與該第二位準之間，並與該第三觸發電路共同耦接一第三節點； 一第七電晶體，接收該第二輸入信號；一第四觸發電路，接收該第三節點的位準；一第八電晶體，與該第七電晶體和第四觸發電路串聯於該第三位準與該第二位準之間。
  53. 如申請專利範圍第52項所述之閘極驅動器，其中該第五與第七電晶體均為P型，該第六及第八電晶體均為N型。
  54. 如申請專利範圍第28項所述之閘極驅動器，其中該第一觸發電路包括一重置電晶體以及一電容，該電容耦接於該重置電晶體之閘極與汲極之間。
  55. 如申請專利範圍第54項所述之閘極驅動器，其中該第一觸發電路更包括：一電流源，用以提供一固定電流；以及一設定電晶體，耦接該第一節點，當該第一電晶體為N型時，該設定電晶體接收該第一位準，當該第一電晶體為P型時，該設定電晶體接收該第二位準。
  56. 如申請專利範圍第55項所述之閘極驅動器，其中在一第一期間，一起始信號導通該重置電晶體，用以重置該電容；在一第二期間，該起始信號不導通該重置電晶體，該電流源對該電容進行充電；在一第三期間，該電容所儲存的電荷保持在一預設值，在一第四期間，該第一輸入信號導通該第一電晶體。
  57. 如申請專利範圍第56項所述之閘極驅動器，其中在該第一期間，該第一輸入信號導通該第一電晶體，在該第二期間，該電容所儲存的電荷導通該設定電晶體，在該 第三期間，該設定電晶體為不導通狀態。
  58. 如申請專利範圍第57項所述之閘極驅動器，其中該重置電晶體係為N型，該設定電晶體係為P型，該重置電晶體之閘極接收該起始信號，其源極接收該第二位準，該設定電晶體之閘極耦接該重置電晶體之汲極，其源極接收該第一位準，其汲極耦接該第一節點。
  59. 如申請專利範圍第55項所述之閘極驅動器，其中該第一觸發電路更包括一傳送電晶體，用以將該固定電流傳送至該電容。
  60. 如申請專利範圍第59項所述之閘極驅動器，其中該重置電晶體係為N型，該設定電晶體以及該傳送電晶體係為P型，該重置電晶體之閘極接收該起始信號，其源極接收該第二位準，該設定電晶體之閘極耦接該重置電晶體之汲極，其源極接收該第一位準，其汲極耦接該第一節點，該傳送電晶體之閘極接收該起始信號，其源極耦接該電流源，其汲極耦接該重置電晶體之汲極。
  61. 一種電子系統，包括：一電源轉換單元，提供一操作電壓；一顯示面板，接收該操作電壓，並包括：一閘極驅動器，耦接一第一閘極線以及一第二閘極線，該閘極驅動器包括：一移位暫存器，包括：一第一電晶體，接收一第一輸入信號；一第一觸發電路，與該第一電晶體串聯於一第一位準與一第二位準之間，並與該第一電晶體共同耦接一第一節 點；一第二電晶體，接收一第二輸入信號，該第二輸入信號反相於該第一輸入信號；以及一第二觸發電路，接收該第一節點之位準，並與該第二電晶體串聯於一第三位準與該第二位準之間，其中該第二觸發電路與該第二電晶體共同耦接一第二節點；以及一信號產生單元，提供該第一、第二及第三位準；一源極驅動器，耦接一第一資料線以及一第二資料線；一第一畫素，耦接該第一閘極線以及該第一資料線；以及一第二畫素，耦接該第二閘極線以及該第二資料線。
  62. 如申請專利範圍第61項所述之電子系統，其中該信號產生單元係為一位準轉換器，該信號產生單元更提供該第一及第二輸入信號。
  63. 如申請專利範圍第61項所述之電子系統，其中該閘極驅動器更包括一緩衝單元，該緩衝單元具有一第一緩衝器串以及一第二緩衝器串，該第一緩衝器串耦接於該移位暫存器與該第一閘極線之間，用以增加該第一節點的位準的驅動能力，該第二緩衝器串耦接於該移位暫存器與該第二閘極線之間，用以增加該第二節點的位準的驅動能力。
  64. 如申請專利範圍第61項所述之電子系統，其中該閘極驅動器更包括一切換單元，耦接於一緩衝器串與該第一和第二閘極線之間，用以根據該第一及第二節點之位準，選擇性地將該緩衝器串之輸出信號傳送至該第一或第 二閘極線。
  65. 如申請專利範圍第64項所述之電子系統，其中該切換單元包括：一第一開關，根據該第一節點的位準，將該緩衝器串的輸出信號傳送至該第一閘極線；以及一第二開關，根據該第二節點的位準，將該緩衝器的輸出信號傳送至該第二閘極線。
  66. 如申請專利範圍第65項所述之電子系統，其中該緩衝器串的輸入信號係由該信號產生單元所提供。
  67. 如申請專利範圍第66項所述之電子系統，其中該信號產生單元包括：一第一位準轉換器，用以提供該第一、第二及第三位準、該第一及第二輸出信號；以及一第二位準轉換器，用以提供該緩衝器串之輸入信號。
  68. 如申請專利範圍第66項所述之電子系統，其中該緩衝單元僅具有單一緩衝器串，並設置在該閘極驅動器之外。
  69. 如申請專利範圍第61項所述之電子系統，其中該第一位準等於該第二輸入信號，該第三位準等於該第一輸入信號。
  70. 如申請專利範圍第69項所述之電子系統，其中該第一位準為交流信號。
  71. 如申請專利範圍第70項所述之電子系統，其中該第一及第二電晶體均為P型電晶體，該第一電晶體的閘極 接收該第一輸入信號，其源極接收該第一位準，其汲極耦接該第一節點，該第二電晶體的閘極接收該第二輸入信號，其源極接收該第三位準，其汲極耦接該第二節點。
  72. 如申請專利範圍第71項所述之電子系統，其中當一起始信號致能該第一觸發電路時，該第一觸發電路輸出該第二位準予該第一節點，當該起始信號未致能該第一觸發電路時，該第一電晶體輸出該第一位準予該第一節點。
  73. 如申請專利範圍第72項所述之電子系統，其中當該第一節點的位準致能該第二觸發電路時，該第二觸發電路輸出該第二位準予該第二節點，當該第一節點的位準未致能該第二觸發電路時，該第二電晶體輸出該第三位準予該第二節點。
  74. 如申請專利範圍第70項所述之電子系統，其中該第一及第二電晶體均為N型電晶體，該第一電晶體的閘極接收該第一輸入信號，其源極接收該第二位準，其汲極耦接該第一節點，該第二電晶體的閘極接收該第二輸入信號，其源極接收該第二位準，其汲極耦接該第二節點。
  75. 如申請專利範圍第74項所述之電子系統，其中當一起始信號致能該第一觸發電路時，該第一觸發電路輸出該第一位準予該第一節點，當該起始信號未致能該第一觸發電路時，該第一電晶體輸出該第二位準予該第一節點。
  76. 如申請專利範圍第75項所述之電子系統，其中當該第一節點的位準致能該第二觸發電路時，該第二觸發電路輸出該第三位準予該第二節點，當該第一節點的位準未致能該第二觸發電路時，該第二電晶體輸出該第二位準予 該二點。
  77. 如申請專利範圍第70項所述之電子系統，更包括：一第三電晶體，接收該第一輸入信號；一第三觸發電路，接收該第二節點的位準，並與該第三電晶體串聯於該第一位準與該第二位準之間，該第三觸發電路與該第三電晶體共同耦接於一第三節點；一第四電晶體，接收該第二輸入信號；以及一第四觸發電路，接收該第三節點的位準，並與該第四電晶體串聯於該第三位準與該第二位準之間。
  78. 如申請專利範圍第61項所述之電子系統，更包括：一第三電晶體，與該第一電晶體和第一觸發電路串聯於該第一位準與該第二位準之間；以及一第四電晶體，與該第二電晶體和第二觸發電路串聯於該第三位準與該第二位準之間。
  79. 如申請專利範圍第78項所述之電子系統，其中該第一位準等於該第三位準。
  80. 如申請專利範圍第79項所述之電子系統，其中該第一位準係為一直流信號，該第一輸入信號為一交流信號。
  81. 如申請專利範圍第80項所述之電子系統，其中該第一與第二電晶體均為N型，該第三及第四電晶體均為P型。
  82. 如申請專利範圍第81項所述之電子系統，其中當一起始信號致能該第一觸發電路時，該第一節點的位準等於該第一位準，當該起始信號未致能該第一觸發電路時，該第一節點的位準等於該第二位準。
  83. 如申請專利範圍第82項所述之電子系統，其中當該第一節點的位準致能該第二觸發電路時，該第二節點的位準等於該第三位準，當該第一節點的位準未致能該第二觸發電路時，該第二節點的位準等於該第二位準。
  84. 如申請專利範圍第81項所述之電子系統，其中該第一觸發電路包括一重置電晶體以及一電容，該電容耦接於該重置電晶體之閘極與汲極之間。
  85. 如申請專利範圍第84項所述之電子系統，其中該第一觸發電路更包括：一電流源，用以提供一固定電流；以及一設定電晶體，其閘極耦接該電流源，其源極耦接該第三電晶體，其汲極耦接該第一電晶體。
  86. 如申請專利範圍第80項所述之電子系統，更包括：一第五電晶體，接收該第一輸入信號；一第三觸發電路，接收該第二節點的位準；一第六電晶體，與該第五電晶體和第三觸發電路串聯於該第一位準與該第二位準之間，並與該第三觸發電路共同耦接一第三節點；一第七電晶體，接收該第二輸入信號；一第四觸發電路，接收該第三節點的位準；一第八電晶體，與該第七電晶體和第四觸發電路串聯於該第三位準與該第二位準之間。
  87. 如申請專利範圍第86項所述之電子系統，其中該第五與第七電晶體均為P型，該第六及第八電晶體均為N型。
  88. 如申請專利範圍第61項所述之電子系統，其中該第一觸發電路包括一重置電晶體以及一電容，該電容耦接於該重置電晶體之閘極與汲極之間。
  89. 如申請專利範圍第88項所述之電子系統，其中該第一觸發電路更包括：一電流源，用以提供一固定電流；以及一設定電晶體，耦接該第一節點，當該第一電晶體為N型時，該設定電晶體接收該第一位準，當該第一電晶體為P型時，該設定電晶體接收該第二位準。
  90. 如申請專利範圍第89所述之電子系統，其中在一第一期間，一起始信號導通該重置電晶體，用以重置該電容；在一第二期間，該起始信號不導通該重置電晶體，該電流源對該電容進行充電；在一第三期間，該電容所儲存的電荷保持在一預設值，在一第四期間，該第一輸入信號導通該第一電晶體。
  91. 如申請專利範圍第90項所述之電子系統，其中在該第一期間，該第一輸入信號導通該第一電晶體，在該第二期間，該電容所儲存的電荷導通該設定電晶體，在該第三期間，該設定電晶體為不導通狀態。
  92. 如申請專利範圍第91項所述之電子系統，其中該重置電晶體係為N型，該設定電晶體係為P型，該重置電晶體之閘極接收該起始信號，其源極接收該第二位準，該設定電晶體之閘極耦接該重置電晶體之汲極，其源極接收該第一位準，其汲極耦接該第一節點。
  93. 如申請專利範圍第89項所述之電子系統，其中該 第一觸發電路更包括一傳送電晶體，用以將該固定電流傳送至該電容。
  94. 如申請專利範圍第93項所述之電子系統，其中該重置電晶體係為N型，該設定電晶體以及該傳送電晶體係為P型，該重置電晶體之閘極接收該起始信號，其源極接收該第二位準，該設定電晶體之閘極耦接該重置電晶體之汲極，其源極接收該第一位準，其汲極耦接該第一節點，該傳送電晶體之閘極接收該起始信號，其源極耦接該電流源，其汲極耦接該重置電晶體之汲極。
  95. 如申請專利範圍第93項所述之電子系統，其中該電子系統係為一個人數位助理(PDA)、一行動電話(cellular phone)、一數位相機、一電視、一全球定位系統(GPS)、一車用顯示器、一航空用顯示器、一數位相框(digital photo frame)、一筆記型電腦或是一桌上型電腦。
TW098141855A 2009-12-08 2009-12-08 移位暫存器、閘極驅動器以及電子系統 TWI430282B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098141855A TWI430282B (zh) 2009-12-08 2009-12-08 移位暫存器、閘極驅動器以及電子系統
US12/955,686 US8199871B2 (en) 2009-12-08 2010-11-29 Electronic system with shift register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098141855A TWI430282B (zh) 2009-12-08 2009-12-08 移位暫存器、閘極驅動器以及電子系統

Publications (2)

Publication Number Publication Date
TW201120909A TW201120909A (en) 2011-06-16
TWI430282B true TWI430282B (zh) 2014-03-11

Family

ID=44082004

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141855A TWI430282B (zh) 2009-12-08 2009-12-08 移位暫存器、閘極驅動器以及電子系統

Country Status (2)

Country Link
US (1) US8199871B2 (zh)
TW (1) TWI430282B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394166B (zh) * 2008-03-13 2013-04-21 Chunghwa Picture Tubes Ltd 移位暫存器及其顯示驅動器
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101824351B1 (ko) * 2011-12-14 2018-01-31 인텔 코포레이션 다중 전원 순차 논리 유닛
TWI478131B (zh) * 2013-01-24 2015-03-21 Himax Tech Ltd 源極驅動器與顯示裝置
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
CN107123391B (zh) 2017-07-07 2020-02-28 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2720185B1 (fr) 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
FR2743662B1 (fr) 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TWI274349B (en) * 2005-07-12 2007-02-21 Chi Mei Optoelectronics Corp Shift register
CN101359511B (zh) * 2007-08-03 2011-04-27 群康科技(深圳)有限公司 移位寄存器和采用该移位寄存器的液晶显示装置

Also Published As

Publication number Publication date
US20110135050A1 (en) 2011-06-09
TW201120909A (en) 2011-06-16
US8199871B2 (en) 2012-06-12

Similar Documents

Publication Publication Date Title
US8483350B2 (en) Shift register of LCD devices
TWI433459B (zh) 雙向移位暫存器
US9209812B2 (en) Voltage level conversion circuits and display devices including the same
TWI404036B (zh) 液晶顯示器
TWI430282B (zh) 移位暫存器、閘極驅動器以及電子系統
KR100807092B1 (ko) 평판디스플레이 패널 구동용 디지털/아날로그 변환기
US8659341B2 (en) System and method for level-shifting voltage signals using a dynamic level-shifting architecture
WO2020001200A1 (zh) 移位寄存器及驱动方法、栅极驱动电路和显示装置
JP2016526247A (ja) シフトレジスタユニット及び表示装置
US10490115B2 (en) Display driver, electro-optical device, and electronic apparatus
JP2011049779A (ja) レベルシフト回路及びそれを用いたドライバと表示装置
US6919752B2 (en) Level shifter and latch with the same built in
CN109119036B (zh) 液晶面板
TW201349210A (zh) 掃描驅動電路
TWI402808B (zh) 液晶顯示器驅動電路
JP2008512028A (ja) レベルシフタ及び電圧変換装置
KR101452645B1 (ko) 디코딩 및 스캔 드라이버
US20090201280A1 (en) Image display system
US20090073148A1 (en) Level shifter, interface driver circuit and image display system
US20210043122A1 (en) Source driver and composite level shifter
CN106297677B (zh) 源极驱动电路及电泳显示器
TWI404007B (zh) 移位暫存裝置及其移位暫存器
US7663422B1 (en) Source driving circuit for preventing gamma coupling
CN102110478B (zh) 具有移位寄存器的电子系统
US20060244504A1 (en) Clock processing circuit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees