JP2008512028A - レベルシフタ及び電圧変換装置 - Google Patents
レベルシフタ及び電圧変換装置 Download PDFInfo
- Publication number
- JP2008512028A JP2008512028A JP2007529121A JP2007529121A JP2008512028A JP 2008512028 A JP2008512028 A JP 2008512028A JP 2007529121 A JP2007529121 A JP 2007529121A JP 2007529121 A JP2007529121 A JP 2007529121A JP 2008512028 A JP2008512028 A JP 2008512028A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level shifter
- data
- period
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
インターフェースの簡略化に寄与し、低消費電力化が図られたレベルシフタ、及びそれを用いた電圧変換装置を提供する。レベルシフタ1は、電圧0Vを有する入力データDin及びクロック信号CLKを受け取り、入力データDinの電圧0Vを5Vにシフトするレベルシフタ1であって、このレベルシフタ1は、ノードN1に電圧Vdd(=5V)を供給するための第1の手段、及びノードN1にVss(=0V)を供給するための第2の手段を有し、第1の手段が電圧VddをノードN1に供給する場合、第2の手段は電圧VssのノードN1への供給を阻止するように動作する。
Description
本発明は、第1の電圧を第2の電圧にシフトするレベルシフタ、及びそのレベルシフタを用いた電圧変換装置に関する。
携帯電話等の表示装置では、例えば、画像データを出力するICチップと、ガラス基板上に画素毎に形成されたトランジスタ(例えばTFT)を有している。各画素は、ICチップから出力された画像データに基づいて、対応するトランジスタを通じて電圧が供給される。通常、ICチップで必要な電源電圧は、ガラス基板上で必要な電源電圧と異なるので、この場合、IC又はガラス基板上には、レベルシフタが備えられている。
図1は、従来より知られているレベルシフタを用いた電圧変換装置100の一例である。
この電圧変換装置100は、レベルシフタ101と、ラッチ102とを有している。レベルシフタ101は、入力データDinの電圧レベルをシフトする。このレベルシフタは、入力データDinの電圧レベルをシフトするために、入力データDinの他に、この入力データDinに対して電圧レベルが反転した反転入力データDin_invを必要とする。従って、例えば、ICチップからレベルシフタ101に入力データDin及び反転入力データDin_invを供給する場合、ICチップは、入力データDinの出力端子の他に、反転入力データDin_invの出力端子が必要となる。表示装置がレベルシフタ101を1つだけ必要としているのであれば、ICチップに必要な入力データDinの出力端子及び反転入力データDin_invの出力端子のペアは1組ですむ。しかしながら、表示装置が例えば複数ビットのデータを並列処理する場合、レベルシフタ101も複数必要となるので、ICチップに必要な入力データDinの出力端子及び反転入力データDin_invの出力端子のペアも複数組必要となる。従って、ICチップとレベルシフタとを接続するためのインターフェースが複雑化するという問題がある。
一方、図1に示すレベルシフタの他に、例えば、US2002/0118040A1号や、US6650167B1号のレベルシフタが知られている。
これらのレベルシフタは、図1に示すレベルシフタ101とは異なり、反転入力データを用いずに、入力電圧レベルをシフトすることができるので、反転入力データラインを設けなくてもよいという利点がある。しかし、これらのレベルシフタは、電圧レベルをシフトする動作中に、電圧Vddの供給部から電圧Vssの供給部に直流電流が流れ、この結果、消費電力が増大するという問題がある。
本発明は、上記の事情に鑑み、インターフェースの簡略化に寄与し、低消費電力化が図られたレベルシフタ、及びそれを用いた電圧変換装置を提供することを目的とする。
上記目的を達成する本発明のレベルシフタは、第1の電圧を有するデータ及び第1のクロック信号を受け取り、上記第1の電圧を第2の電圧にシフトするレベルシフタであって、上記レベルシフタが、所定位置に上記第2の電圧を供給するための第1の電圧供給手段、及び上記所定位置に第3の電圧を供給するための第2の電圧供給手段を有し、上記第1の電圧供給手段が上記第2の電圧を上記所定位置に供給する場合、上記第2の電圧供給手段は上記第3の電圧の上記所定位置への供給を阻止するように動作する。
本発明のレベルシフタでは、第1の電圧供給手段が第2の電圧を所定位置に供給するとき、第2の電圧供給手段は第3の電圧の所定位置への供給を阻止するように動作する。従って、第1の電圧供給手段が第2の電圧を所定位置に供給するとき、第1の電圧供給手段と第2の電圧供給手段との間に電流が流れることを防止でき、低消費電力化を図ることができる。
また、本発明のレベルシフタは、第1のクロック信号を用いることで、第1の電圧を第2の電圧にシフトしている。この第1のクロック信号は、本発明のレベルシフタが複数必要な状況では、個々のレベルシフタに共通に使用することができる。従って、個々のレベルシフタに対応した複数の反転データが必要となるような従来のレベルシフタと比較すると、インターフェースの複雑化が緩和できる。
ここで、本発明のレベルシフタは、第1の期間に、上記第1の電圧供給手段は上記所定位置に上記第2の電圧を供給し、一方、上記第2の電圧供給手段は上記所定位置への上記第3の電圧の供給を阻止し、上記第1の期間に後続する第2の期間に、上記第1の電圧供給手段は上記所定位置への上記第2の電圧の供給を阻止し、一方、上記第2の電圧供給手段は上記所定位置への上記第3の電圧の供給を阻止し続けるように構成することができる。この場合、第1の電圧供給手段は上記第1のクロック信号に応答して、一方、第2の電圧供給手段は上記第1のクロック信号及びデータに応答して、上記の電圧供給及び電圧供給阻止をするように構成することができる。
上記の構成では、第1の期間に所定位置に供給された第2の電圧を、第2の期間も保持しておくことができ、これによって、データの第1の電圧を第2の期間において第2の電圧にレベルシフトすることができる。
また、本発明のレベルシフタは、第1の期間に、上記第1の電圧供給手段は上記所定位置への上記第2の電圧の供給を阻止し、一方、上記第2の電圧供給手段は上記所定位置に上記第3の電圧を供給し、上記第1の期間に後続する第2の期間に、上記第1の電圧供給手段は上記所定位置に上記第2の電圧を供給し、一方、上記第2の電圧供給手段は上記所定位置への上記第3の電圧の供給を阻止するように構成することもできる。この場合、第1の電圧供給手段は上記第1のクロック信号に応答して、一方、第2の電圧供給手段は上記第1のクロック信号及びデータに応答して、上記の電圧供給及び電圧供給阻止をするように構成することができる。
上記の構成では、第1の期間に所定位置に第3の電圧の供給した後、第2の期間に所定位置に第3の電圧に代えて第2の電圧が供給される。これによって、データの第1の電圧を第2の期間において第2の電圧にレベルシフトすることができる。
ここで、本発明のレベルシフタは、上記第1の電圧供給手段が、上記第1のクロック信号に応答してオン状態及びオフ状態になる第1のスイッチ手段を有し、上記第2の電圧供給手段が、上記第1のクロック信号に応答してオン状態及びオフ状態になる第2のスイッチ手段を有し、上記第1のスイッチ手段がオン状態のとき上記第2のスイッチ手段がオフ状態であり、上記第1のスイッチ手段がオフ状態のとき上記第2のスイッチ手段がオン状態であるように構成することができる。
上記第1のスイッチ手段がオン状態のとき上記第2のスイッチ手段がオフ状態であり、上記第1のスイッチ手段がオフ状態のとき上記第2のスイッチ手段がオン状態である場合、第1の電圧供給手段と第2の電圧供給手段との間に電流が流れることが防止され、低消費電力化が図られる。
ここで、本発明のレベルシフタは、上記レベルシフタが、上記所定位置と上記第2のスイッチ手段との間に、上記データに応答してオン状態及びオフ状態になる第3のスイッチ手段を有するように構成することができる。
斯かる第3のスイッチ手段を備えることによって、第2の期間における所定位置の電圧を第2の電圧にすることができ、従って、データの第1の電圧を第2の期間において第2の電圧にレベルシフトすることができる。
また、本発明のレベルシフタは、上記第1の電圧供給手段が、上記第1のクロック信号に応答してオン状態及びオフ状態になる第4のスイッチ手段を有し、上記第2の電圧供給手段が、上記データを処理するデータ処理手段、及び上記処理されたデータに応答してオン状態及びオフ状態になる第5のスイッチ手段を有し、上記第4のスイッチ手段がオン状態のとき上記第5のスイッチ手段がオフ状態であり、上記第4のスイッチ手段がオフ状態のとき上記第5のスイッチ手段がオン状態であるように構成することもできる。この場合、上記データが、データ有効期間とデータ無効期間とを有し、上記データ処理手段が、上記データの上記データ無効期間における電圧を、上記第5のスイッチ手段をオン状態又はオフ状態にするための電圧に変更するように構成することができる。
ここで、上記データ処理手段は、上記第1のクロック信号に対して電圧レベルが反転された第2のクロック信号を用いて、上記データの上記データ無効期間における電圧を、上記第5のスイッチ手段をオン状態又はオフ状態にするための電圧に変更するように構成することができる。第2のクロック信号は、本発明のレベルシフタが複数必要な状況では、個々のレベルシフタに共通に使用することができる。従って、個々のレベルシフタに対応した複数の反転データが必要となる従来のレベルシフタと比較すると、インターフェースの複雑化が緩和できる。
図2は、本発明の第1実施例のレベルシフタ1を示す図である。
レベルシフタ1は、例えば0V及び2.5Vの電圧レベルにより表される1ビットのデジタル信号を入力データDinとして受け取る。このレベルシフタ1は、入力データDinの電圧レベル0Vを5Vにシフトし、入力データDinの電圧レベル2.5Vを0Vにシフトし、この電圧レベルがシフトされた入力データDinをレベルシフトデータDshiftとして出力する。このように電圧レベルをシフトするために、このレベルシフタ1は、1つのp型トランジスタ2と、2つのn型トランジスタ3及び4とを有する。p型トランジスタ2のしきい値電圧Vthは−1V〜−2Vであり、n型トランジスタ3及び4のしきい値電圧Vthは+1V〜+2Vである。これらトランジスタ2、3及び4は、直列接続されている。トランジスタ2のソースSは電源Vddに接続され、トランジスタ4のソースSは電源Vssに接続されている。ここでは、電源Vdd及びVssは、それぞれ5V及び0Vの電圧を供給するが、必要に応じて、異なる値の電圧を供給してもよい。また、トランジスタ2と3との間のノードN1は、レベルシフトデータDshiftを受け取る任意の回路(図示せず)の入力容量を仮想的に表した負荷容量Cloadに接続されている。
上記のように構成されたレベルシフタ1では、トランジスタ3のオン、オフの制御は、入力データDinを用いて行われるが、他のトランジスタ2及び4のオン、オフの制御は、入力データDinではなくクロック信号CLKを用いて行われることに注意されたい。
上記のように構成されたレベルシフタ1では、トランジスタ3のオン、オフの制御は、入力データDinを用いて行われるが、他のトランジスタ2及び4のオン、オフの制御は、入力データDinではなくクロック信号CLKを用いて行われることに注意されたい。
このレベルシフタ1は、主に2つの特徴がある。
1つ目の特徴は、レベルシフトを行うためにクロック信号CLKを用いている点である。2つ目の特徴は、トランジスタ2がp型であるのに対してトランジスタ4はn型であり、これらトランジスタ2及び4をクロック信号CLKで制御するので、トランジスタ2及び4のうちの一方のトランジスタンがオンのとき、他方のトランジスタはオフであるという点である。
以下に、レベルシフタ1の作動を説明し、次に、このレベルシフタ1が上記の特徴を有することによって得られる利点について説明する。
図3は、図2に示すレベルシフタ1のタイミングチャートである。
レベルシフタ1が受け取る入力データDinは、データ有効期間Pv1,Pv2,Pv3,・・・と、データ無効期間Pi1,Pi2,Pi3,・・・とを有している。データ有効期間とデータ無効期間は交互に現れる。データ有効期間は、レベルシフトされるべき電圧が現れる期間であるので、このデータ有効期間における電圧は、レベルシフトの対象となる電圧である。一方、データ無効期間は、データ有効期間の電圧レベルを次のデータ有効期間の電圧レベルに遷移させるための期間であり、このデータ無効期間における電圧は、レベルシフトの対象にはならない電圧である。また、レベルシフタ1が受け取るクロック信号CLKは、データ有効期間Pv1,Pv2,Pv3,・・・においてハイレベル電圧(5V)を有し、データ無効期間Pi1,Pi2,Pi3においてローレベル電圧(0V)を有する。尚、図3では、クロック信号CLKのデューティ比は50:50であり、それに応じてデータ有効期間の長さとデータ有効期間の長さとの比は50:50に規定されているが、これらの比は50:50に限定されるものではない。クロック信号CLKのデューティ比が50:50ではなく、例えば60:40の場合であれば、データ有効期間の長さとデータ無効期間の長さとの比は60:40に規定される。
このレベルシフタ1の基本的な動作は以下の通りである。即ち、レベルシフタ1は、データ無効期間にノードN1を電圧Vdd(=5V)にプリチャージしておき、次のデータ有効期間に、入力データDinの電圧レベルに応じて、プリチャージされたノードN1上の電圧Vddをそのままホールドするか、又はノードN1を電圧Vdd(=5V)からVss(=0V)にディスチャージするように動作する。例えば、図3に示すように、レベルシフタ1は、データ無効期間Pi1にノードN1を電圧Vdd(=5V)にプリチャージし、次のデータ有効期間Pv1に、ノードN1を電圧Vdd(=5V)からVss(=0V)にディスチャージしている。また、レベルシフタ1は、データ無効期間Pi2にノードN1を電圧Vdd(=5V)にプリチャージし、次のデータ有効期間Pv2において、ノードN1上の電圧Vdd(=5V)をそのままホールドしている。このように、レベルシフタ1は、入力データDinの電圧0V及び5Vを、それぞれ5V及び0Vにシフトし、レベルシフトデータDshiftを出力している。
以下に、レベルシフタ1がレベルシフトデータDshiftを出力する動作について、図2及び図3を参照しながら詳細に説明する。
時刻t1乃至t2の期間において、クロック信号CLKはローレベル電圧(=0V)を有しているので、p型トランジスタ2及びn型トランジスタ4のゲートGには、0Vの電圧が印加される。従って、p型トランジスタ2では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=0V−Vdd
=−5V
この場合、電圧VGS(=−5V)は、p型トランジスタ2のしきい値電圧Vth(=−1V〜−2V)よりも小さいので、p型トランジスタ2はオン状態となる。
=0V−Vdd
=−5V
この場合、電圧VGS(=−5V)は、p型トランジスタ2のしきい値電圧Vth(=−1V〜−2V)よりも小さいので、p型トランジスタ2はオン状態となる。
一方、n型トランジスタ4では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=0V−Vss
=0V
この場合、電圧VGS(=0V)は、n型トランジスタ4のしきい値電圧Vth(+1V〜+2V)よりも小さいので、n型トランジスタ4はオフ状態となる。
=0V−Vss
=0V
この場合、電圧VGS(=0V)は、n型トランジスタ4のしきい値電圧Vth(+1V〜+2V)よりも小さいので、n型トランジスタ4はオフ状態となる。
従って、時刻t1乃至t2(データ無効期間Pi1)の間、トランジスタ2及び4は、それぞれオン状態及びオフ状態である。トランジスタ2がオンであるのでノードN1は電源Vdd(=5V)に接続されるが、一方、トランジスタ4はオフであるのでトランジスタ3がオンであるかオフであるかに関わらずノードN1は電源Vss(=0V)に接続されない。従って、時刻t1乃至t2(データ無効期間Pi1)の間、ノードN1は電圧Vdd(=5V)にプリチャージされ、その結果、レベルシフトデータDshiftの電圧は5Vに設定される。
このように、データ無効期間Pi1にノードN1が5Vにプリチャージされ、次に、データ有効期間Pv1(時刻t2乃至t3)に移行する。
時刻t2乃至t3の期間において、クロック信号CLKはハイレベル電圧(=5V)を有しているので、p型トランジスタ2及びn型トランジスタ4のゲートGには、5Vの電圧が印加される。従って、p型トランジスタ2では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=5V−Vdd
=0V
この場合、電圧VGS(=0V)は、p型トランジスタ2のしきい値電圧Vth(=−1V〜−2V)よりも大きいので、p型トランジスタ2はオフ状態となる。
=5V−Vdd
=0V
この場合、電圧VGS(=0V)は、p型トランジスタ2のしきい値電圧Vth(=−1V〜−2V)よりも大きいので、p型トランジスタ2はオフ状態となる。
一方、n型トランジスタ4では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=5V−Vss
=5V
この場合、電圧VGS(=5V)は、n型トランジスタ4のしきい値電圧Vth(=+1V〜+2V)よりも大きいので、n型トランジスタ4はオン状態となる。
=5V−Vss
=5V
この場合、電圧VGS(=5V)は、n型トランジスタ4のしきい値電圧Vth(=+1V〜+2V)よりも大きいので、n型トランジスタ4はオン状態となる。
また、時刻t2乃至t3の期間(データ有効期間Pv1)において、入力データDinは2.5Vであるので、n型トランジスタ3のゲートGには、2.5Vの電圧が印加される。また、n型トランジスタ3のソースSの電圧Vsは、n型トランジスタ4がオン状態であることから、0Vである。従って、n型トランジスタ3では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=2.5V−Vss
=2.5V
この場合、電圧VGS(=2.5V)は、n型トランジスタ3のしきい値電圧Vth(=+1V〜+2V)よりも大きいので、n型トランジスタ3はオン状態となる。
=2.5V−Vss
=2.5V
この場合、電圧VGS(=2.5V)は、n型トランジスタ3のしきい値電圧Vth(=+1V〜+2V)よりも大きいので、n型トランジスタ3はオン状態となる。
従って、時刻t2乃至t3の期間においては、トランジスタ2はオフ状態であるのでノードN1は電源Vdd(=5V)に接続されないが、トランジスタ3及び4はオン状態であるので電源Vss(=0V)に接続される。この結果、ノードN1は時刻t2において5Vから0Vにディスチャージされ、レベルシフトデータDshiftの電圧は0Vとなる(時刻t2乃至t3)。
このようにして、データ有効期間Pv1(時刻t2乃至t3)における入力データDinの電圧レベルが2.5Vから0Vにシフトされる。
次に、時刻t3乃至t4の期間(データ無効期間Pi2)において、クロック信号CLKはローレベル電圧(=0V)を有しているので、p型トランジスタ2及びn型トランジスタ4のゲートGには、0Vの電圧が印加される。従って、p型トランジスタ2では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG−Vs
=0V−Vdd
=−5V
この場合、電圧VGS(=−5V)は、p型トランジスタ2のしきい値電圧Vth(−1V〜−2V)よりも小さいので、p型トランジスタ2はオン状態となる。
=0V−Vdd
=−5V
この場合、電圧VGS(=−5V)は、p型トランジスタ2のしきい値電圧Vth(−1V〜−2V)よりも小さいので、p型トランジスタ2はオン状態となる。
一方、n型トランジスタ4では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG−Vs
=0V−Vss
=0V
この場合、電圧VGS(=0V)は、n型トランジスタ4のしきい値電圧Vth(=+1V〜+2V)よりも小さいので、n型トランジスタ4はオフ状態となる。
=0V−Vss
=0V
この場合、電圧VGS(=0V)は、n型トランジスタ4のしきい値電圧Vth(=+1V〜+2V)よりも小さいので、n型トランジスタ4はオフ状態となる。
従って、時刻t3乃至t4の期間において、トランジスタ2及び4は、それぞれオン状態及びオフ状態である。トランジスタ2がオンであるのでノードN1は電源Vdd(=5V)に接続されるが、一方、トランジスタ4はオフであるのでトランジスタ3がオンであるかオフであるかに関わらずノードN1は電源Vss(=0V)に接続されない。従って、時刻t3乃至t4(データ無効期間Pi2)の間、ノードN1は電圧Vdd(=5V)にプリチャージされ、その結果、レベルシフトデータDshiftの電圧は5Vに設定される。
このように、データ無効期間Pi2にノードN1が5Vにプリチャージされ、次に、データ有効期間Pv2(時刻t4乃至t5)に移行する。
時刻t4乃至t5の期間において、クロック信号CLKはハイレベル電圧(=5V)を有しているので、トランジスタ2及び4は、それぞれオフ状態及びオン状態となる。一方、入力データDinは0Vであるので、n型トランジスタ3のゲートGには、0Vの電圧が印加される。また、n型トランジスタ3のソースSの電圧は、n型トランジスタ4がオン状態であることから、0Vである。従って、n型トランジスタ3では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG−Vs
=0V−Vss
=0V
この場合、電圧VGS(=0V)は、n型トランジスタ3のしきい値電圧Vth(=+1V〜+2V)よりも小さいので、n型トランジスタ3はオフ状態となる。従って、ノードN1は電源Vssに接続されない。また、データ有効期間Pv2(時刻t4乃至t5)において、トランジスタ2はオフ状態であるのでノードN1は電源Vdd(=5V)にも接続されない。この結果、ノードN1は、データ無効期間Pi2(時刻t3乃至t4)の電圧5Vを、データ有効期間Pv2(時刻t4乃至t5)においてもそのままホールドし、レベルシフトデータDshiftの電圧は5Vのままとなる。
=0V−Vss
=0V
この場合、電圧VGS(=0V)は、n型トランジスタ3のしきい値電圧Vth(=+1V〜+2V)よりも小さいので、n型トランジスタ3はオフ状態となる。従って、ノードN1は電源Vssに接続されない。また、データ有効期間Pv2(時刻t4乃至t5)において、トランジスタ2はオフ状態であるのでノードN1は電源Vdd(=5V)にも接続されない。この結果、ノードN1は、データ無効期間Pi2(時刻t3乃至t4)の電圧5Vを、データ有効期間Pv2(時刻t4乃至t5)においてもそのままホールドし、レベルシフトデータDshiftの電圧は5Vのままとなる。
従って、データ有効期間Pv2(時刻t4乃至t5)における入力データDinの電圧0Vは、5Vにシフトされる。
尚、上記のように、時刻t4乃至t5の間は、ノードN1は電源Vdd及びVssに接続されていない。従って、リーク電流の発生や負荷容量Cloadの変動によってノードN1上の電圧が変動し、その結果実質的に5Vの電圧がホールドされない場合がある。図3の中の領域Aには、ノードN1上の電圧が変動し、その結果、時刻t5における電圧が、時刻t4における電圧よりもVvaだけ変動した時の様子が破線で示されている。斯かる電圧変動量Vvaが無視できるのであれば問題ないが、無視できない場合は、電圧変動量Vvaの原因が主に、(1)リーク電流の発生、(2)負荷容量Cloadの変動、のいずれであるのかによって、次のような対策(1)又は(2)をとることができる。
(1)電圧変動量Vvaの原因が主にリーク電流の発生の場合
この場合、例えば、クロック信号CLK及び入力データDinの周波数を高くすることが考えられる。これによって、データ有効期間が短くなるので、データ有効期間に生じる電圧変動量Vvaを無視できる程度に小さくすることが可能となる。また、トランジスタ2、3又は4の寸法を小さくすれば、それに応じてトランジスタ2、3又は4の抵抗が高くなるので、リーク電流を小さくすることができる。従って、クロック信号の周波数を高くできないような状況では、トランジスタの寸法を小さくすることも一策である。
この場合、例えば、クロック信号CLK及び入力データDinの周波数を高くすることが考えられる。これによって、データ有効期間が短くなるので、データ有効期間に生じる電圧変動量Vvaを無視できる程度に小さくすることが可能となる。また、トランジスタ2、3又は4の寸法を小さくすれば、それに応じてトランジスタ2、3又は4の抵抗が高くなるので、リーク電流を小さくすることができる。従って、クロック信号の周波数を高くできないような状況では、トランジスタの寸法を小さくすることも一策である。
(2)電圧変動量Vvaの原因が主に負荷容量Cloadの変動の場合
この場合、例えば、ノードN1と負荷容量Cloadとの間にインバータを備えることが考えられる。これによって、レベルシフタ1は、負荷容量Cloadの変動の影響を実質的に受けずに、レベルシフトデータDshiftを出力することができる。
この場合、例えば、ノードN1と負荷容量Cloadとの間にインバータを備えることが考えられる。これによって、レベルシフタ1は、負荷容量Cloadの変動の影響を実質的に受けずに、レベルシフトデータDshiftを出力することができる。
尚、電圧変動量Vvaの原因がリーク電流の発生及び負荷容量Cloadの変動の両方である場合は、上記(1)及び(2)の両方の対策を併用することができる。
次に、時刻t5乃至t6の期間(データ無効期間Pi3)において、クロック信号CLKはローレベル電圧(=0V)を有しているので、トランジスタ2及び4は、それぞれオン状態及びオフ状態である。トランジスタ2がオンであるのでノードN1は電源Vdd(=5V)に接続されるが、一方、トランジスタ4はオフであるのでトランジスタ3がオンであるかオフであるかに関わらずノードN1は電源Vss(=0V)に接続されない。従って、時刻t5乃至t6(データ無効期間Pi3)の間、ノードN1は電圧Vdd(=5V)にプリチャージされ、その結果、レベルシフトデータDshiftの電圧は5Vに設定される。
次に、データ有効期間Pv3(時刻t6乃至t7)に移行する。
時刻t6乃至t7の期間において、クロック信号CLKはハイレベル電圧(=5V)であるので、トランジスタ2及び4は、それぞれオフ状態及びオン状態となる。また、時刻t6乃至t7の期間において、入力データDinは2.5Vであるので、n型トランジスタ3のゲートGには、2.5Vの電圧が印加される。また、n型トランジスタ3のソースS上の電圧は、n型トランジスタ4がオン状態であることから、0Vである。従って、n型トランジスタ3の電圧VGSは2.5Vとなり、n型トランジスタ3のしきい値電圧Vth(=+2V)よりも大きくなる。この結果、n型トランジスタ3はオン状態となる。
従って、時刻t6乃至t7の期間においては、トランジスタ2はオフ状態であるが、トランジスタ3及び4はオン状態であるので、ノードN1は電源Vss(=0V)に接続される。この結果、ノードN1は時刻t6において5Vから0Vにディスチャージされ、レベルシフトデータDshiftの電圧は0Vとなる(時刻t6乃至t7)。このようにして、データ有効期間Pv3(時刻t6乃至t7)における入力データDinの電圧2.5Vは、0Vにシフトされる。
以上説明したように、図2に示すレベルシフタ1は、入力データDinの電圧0V及び2.5Vを、それぞれ5V及び0Vにシフトし、レベルがシフトされた入力データDinをレベルシフトデータDshiftとして出力する。
図2に示すレベルシフタ1は、入力データDinをレベルシフトするための反転入力データDin_invが無くても、レベルシフトデータDshiftを出力することができる。また、レベルシフタ1では、ノードN1に対して電圧Vdd側のp型トランジスタ2と電圧Vss側のn型トランジスタ4をクロック信号CLKで制御しているので、一方のトランジスタがオン状態のとき、他方のトランジスタはオフ状態である(図3参照)。従って、レベルシフタ1の作動中に、電源Vddと電源Vssとが短絡することが回避される。この結果、電源VddからVssに直流電流が流れることが防止され、低消費電力化が図られる。
尚、第1実施例では、クロック信号CLKは0V及び5Vの電圧レベルを有し、入力データDinは0V及び2.5Vの電圧レベルを有しているが、図2に示すレベルシフタ1がレベルシフト動作をするのであれば、クロック信号CLK及び入力データDinの電圧レベルは上記の値には限定されないことに注意されたい。また、第1実施例では、電源Vdd及びVssはそれぞれ電圧5V及び0Vを供給するが、図2に示すレベルシフタ1がレベルシフト動作をするのであれば、電源Vdd及びVssはそれぞれ5V及び0Vには限定されないことに注意されたい。
図4は、本発明の第2実施例のレベルシフタ11を示す図である。
レベルシフタ11は、例えば0V及び1.5Vの電圧レベルにより表される1ビットのデジタル信号を入力データDinとして受け取る。このレベルシフタ11は、入力データDinの電圧レベル0Vを2.5Vにシフトし、入力データDinの電圧レベル1.5Vを0Vにシフトし、この電圧レベルがシフトされた入力データDinをレベルシフトデータDshiftとして出力する。このように電圧レベルをシフトするために、このレベルシフタ11は、2つのp型トランジスタ12及び13と、1つのn型トランジスタ14とを有する。トランジスタ12及び13のしきい値電圧Vthは実質的に−1.5Vであり、トランジスタ14のしきい値電圧Vthは実質的に+1.5Vである。これらトランジスタ12、13及び14は、直列接続されている。トランジスタ12のソースSは電源Vdd(=2.5V)に接続され、トランジスタ14のソースSは電源Vss(=0V)に接続されている。また、トランジスタ13と14との間のノードN2は、負荷容量Cloadに接続されている。
上記のように構成されたレベルシフタ11では、トランジスタ13のオン、オフの制御は、入力データDinを用いて行われるが、他のトランジスタ12及び14のオン、オフの制御は、入力データDinではなくクロック信号CLKを用いて行われることに注意されたい。
以下に、レベルシフタ11の動作を説明する。
図5は、図4に示すレベルシフタ11のタイミングチャートである。
レベルシフタ11が受け取る入力データDinは、データ有効期間Pv1,Pv2,Pv3,・・・と、データ無効期間Pi1,Pi2,Pi3,・・・とを有している。データ有効期間とデータ無効期間は交互に現れる。データ有効期間は、レベルシフトされるべき電圧が現れる期間であるので、このデータ有効期間における電圧は、レベルシフトの対象となる電圧である。一方、データ無効期間は、データ有効期間の電圧レベルを次のデータ有効期間の電圧レベルに遷移させるための期間であり、このデータ無効期間における電圧は、レベルシフトの対象にはならない電圧である。また、レベルシフタ11が受け取るクロック信号CLKは、データ有効期間Pv1,Pv2,Pv3,・・・においてローレベル電圧(0V)を有し、データ無効期間Pi1,Pi2,Pi3においてハイレベル電圧(2.5V)を有する。
このレベルシフタ11の基本的な動作は以下の通りである。即ち、レベルシフタ11は、データ無効期間にノードN2を電圧Vss(=0V)にディスチャージしておき、次のデータ有効期間に、入力データDinの電圧レベルに応じて、ディスチャージされたノードN2上の電圧Vssをそのままホールドするか、又はノードN2を電圧Vss(=0V)からVdd(=5V)にチャージするように動作する。例えば、図5に示すように、レベルシフタ11は、データ無効期間Pi1にノードN2を電圧Vss(=0V)にディスチャージし、次のデータ有効期間Pv1に、ノードN2を電圧Vss(=0V)からVdd(=2.5V)にチャージしている。また、レベルシフタ11は、データ無効期間Pi2にノードN2を電圧Vss(=0V)にディスチャージし、次のデータ有効期間Pv2において、ノードN2上の電圧Vss(=0V)をそのままホールドしている。このように、レベルシフタ11は、入力データDinの電圧0V及び1.5Vを、それぞれ2.5V及び0Vにシフトし、レベルシフトデータDshiftを出力している。
以下に、レベルシフタ11がレベルシフトデータDshiftを出力する動作について、図4及び図5を参照しながら詳細に説明する。
時刻t1乃至t2の期間において、クロック信号CLKはハイレベル電圧(=2.5V)を有しているので、p型トランジスタ12及びn型トランジスタ14のゲートGには、2.5Vの電圧が印加される。従って、p型トランジスタ12では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=2.5V−Vdd
=0V
この場合、電圧VGS(=0V)は、p型トランジスタ12のしきい値電圧Vth(≒−1.5V)よりも大きいので、p型トランジスタ12はオフ状態となる。
=2.5V−Vdd
=0V
この場合、電圧VGS(=0V)は、p型トランジスタ12のしきい値電圧Vth(≒−1.5V)よりも大きいので、p型トランジスタ12はオフ状態となる。
一方、n型トランジスタ14では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=2.5V−Vss
=2.5V
この場合、電圧VGS(=2.5V)は、n型トランジスタ14のしきい値電圧Vth(≒+1.5V)よりも大きいので、n型トランジスタ14はオン状態となる。
=2.5V−Vss
=2.5V
この場合、電圧VGS(=2.5V)は、n型トランジスタ14のしきい値電圧Vth(≒+1.5V)よりも大きいので、n型トランジスタ14はオン状態となる。
従って、時刻t1乃至t2(データ無効期間Pi1)の間、トランジスタ12及び14は、それぞれオフ状態及びオン状態である。トランジスタ14がオンであるのでノードN2は電源Vss(=0V)に接続されるが、一方、トランジスタ12はオフであるのでトランジスタ13がオンであるかオフであるかに関わらずノードN2は電源Vdd(=2.5V)に接続されない。従って、時刻t1乃至t2(データ無効期間Pi1)の間、ノードN2は電圧Vss(=0V)にディスチャージされ、その結果、レベルシフトデータDshiftの電圧は0Vに設定される。
このように、データ無効期間Pi1にノードN2が0Vにディスチャージされ、次に、データ有効期間Pv1(時刻t2乃至t3)に移行する。
時刻t2乃至t3の期間において、クロック信号CLKはローレベル電圧(=0V)を有しているので、p型トランジスタ12及びn型トランジスタ14のゲートGには、0Vの電圧が印加される。従って、p型トランジスタ12では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=0V−Vdd
=−2.5V
この場合、電圧VGS(=−2.5V)は、p型トランジスタ12のしきい値電圧Vth(≒−1.5V)よりも小さいので、p型トランジスタ12はオン状態となる。
=0V−Vdd
=−2.5V
この場合、電圧VGS(=−2.5V)は、p型トランジスタ12のしきい値電圧Vth(≒−1.5V)よりも小さいので、p型トランジスタ12はオン状態となる。
一方、n型トランジスタ14では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=0V−Vss
=0V
この場合、電圧VGS(=0V)は、n型トランジスタ14のしきい値電圧Vth(≒+1.5V)よりも小さいので、n型トランジスタ14はオフ状態となる。
=0V−Vss
=0V
この場合、電圧VGS(=0V)は、n型トランジスタ14のしきい値電圧Vth(≒+1.5V)よりも小さいので、n型トランジスタ14はオフ状態となる。
また、時刻t2乃至t3の期間(データ有効期間Pv1)において、入力データDinは0Vであるので、p型トランジスタ13のゲートGには、0Vの電圧が印加される。また、p型トランジスタ13のソースSの電圧Vsは、n型トランジスタ12がオン状態であることから、Vdd(=2.5V)である。従って、p型トランジスタ13では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG(=ゲートG上の電圧)−Vs(=ソースS上の電圧)
=0V−Vdd
=−2.5V
この場合、電圧VGS(=−2.5V)は、p型トランジスタ13のしきい値電圧Vth(≒−1.5V)よりも小さいので、p型トランジスタ13はオン状態となる。
=0V−Vdd
=−2.5V
この場合、電圧VGS(=−2.5V)は、p型トランジスタ13のしきい値電圧Vth(≒−1.5V)よりも小さいので、p型トランジスタ13はオン状態となる。
従って、時刻t2乃至t3の期間においては、トランジスタ14はオフ状態であるのでノードN2は電源Vss(=0V)に接続されないが、トランジスタ12及び13はオン状態であるので電源Vdd(=2.5V)に接続される。この結果、ノードN2は時刻t2において0Vから2.5Vにチャージされ、レベルシフトデータDshiftの電圧は2.5Vとなる(時刻t2乃至t3)。
このようにして、入力データDinのデータ有効期間Pv1(時刻t2乃至t3)における電圧レベルが0Vから2.5Vにシフトされる。
次に、時刻t3乃至t4の期間(データ無効期間Pi2)において、クロック信号CLKはハイレベル電圧(=2.5V)を有しているので、p型トランジスタ12及びn型トランジスタ14のゲートGには、2.5Vの電圧が印加される。従って、p型トランジスタ12では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG−Vs
=2.5V−Vdd
=0V
この場合、電圧VGS(=0V)は、p型トランジスタ12のしきい値電圧Vth(≒−1.5V)よりも大きいので、p型トランジスタ12はオフ状態となる。
=2.5V−Vdd
=0V
この場合、電圧VGS(=0V)は、p型トランジスタ12のしきい値電圧Vth(≒−1.5V)よりも大きいので、p型トランジスタ12はオフ状態となる。
一方、n型トランジスタ14では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG−Vs
=2.5V−Vss
=2.5V
この場合、電圧VGS(=2.5V)は、n型トランジスタ14のしきい値電圧Vth(≒+1.5V)よりも大きいので、n型トランジスタ14はオン状態となる。
=2.5V−Vss
=2.5V
この場合、電圧VGS(=2.5V)は、n型トランジスタ14のしきい値電圧Vth(≒+1.5V)よりも大きいので、n型トランジスタ14はオン状態となる。
従って、時刻t3乃至t4の期間において、トランジスタ12及び14は、それぞれオフ状態及びオン状態である。トランジスタ14がオンであるのでノードN2は電源Vss(=0V)に接続されるが、一方、トランジスタ12はオフであるのでトランジスタ13がオンであるかオフであるかに関わらずノードN2は電源Vdd(=2.5V)に接続されない。従って、時刻t3乃至t4(データ無効期間Pi2)の間、ノードN2は電圧Vss(=0V)にディスチャージされ、その結果、レベルシフトデータDshiftの電圧は0Vに設定される。
このように、データ無効期間Pi2にノードN2が0Vにディスチャージされ、次に、データ有効期間Pv2(時刻t4乃至t5)に移行する。
時刻t4乃至t5の期間において、クロック信号CLKはローレベル電圧(=0V)を有しているので、トランジスタ12及び14は、それぞれオン状態及びオフ状態となる。一方、入力データDinは1.5Vであるので、p型トランジスタ13のゲートGには、1.5Vの電圧が印加される。また、p型トランジスタ13のソースSの電圧は、p型トランジスタ12がオン状態であることから、Vdd(=2.5V)である。従って、p型トランジスタ13では、ソースSから見たソースS−ゲートG間の電圧VGSは以下のようになる。
VGS=VG−Vs
=1.5V−Vdd
=−1V
この場合、電圧VGS(=−1V)は、p型トランジスタ13のしきい値電圧Vth(≒−1.5V)よりも大きいので、p型トランジスタ13はオフ状態となる。従って、ノードN2は電源Vdd(=2.5V)に接続されない。また、データ有効期間Pv2(時刻t4乃至t5)において、トランジスタ14はオフ状態であるのでノードN2は電源Vss(=0V)にも接続されない。この結果、ノードN2は、データ無効期間Pi2(時刻t3乃至t4)の電圧0Vを、データ有効期間Pv2においてもそのままホールドする。この結果、レベルシフトデータDshiftの電圧は0Vとなる(時刻t4乃至t5)。
=1.5V−Vdd
=−1V
この場合、電圧VGS(=−1V)は、p型トランジスタ13のしきい値電圧Vth(≒−1.5V)よりも大きいので、p型トランジスタ13はオフ状態となる。従って、ノードN2は電源Vdd(=2.5V)に接続されない。また、データ有効期間Pv2(時刻t4乃至t5)において、トランジスタ14はオフ状態であるのでノードN2は電源Vss(=0V)にも接続されない。この結果、ノードN2は、データ無効期間Pi2(時刻t3乃至t4)の電圧0Vを、データ有効期間Pv2においてもそのままホールドする。この結果、レベルシフトデータDshiftの電圧は0Vとなる(時刻t4乃至t5)。
尚、上記のように、時刻t4乃至t5の間は、ノードN2は電源Vdd及びVssに接続されていない。従って、リーク電流の発生や負荷容量Cloadの変動によってノードN2上の電圧が変動し、その結果実質的に0Vの電圧がホールドされない場合がある。この場合は、図3を参照しながら説明した(1)及び/又は(2)と同様の対策を取ることができる。
次に、時刻t5乃至t6の期間(データ無効期間Pi3)において、クロック信号CLKはハイレベル電圧(=2.5V)を有しているので、トランジスタ12及び14は、それぞれオフ状態及びオン状態である。トランジスタ14がオンであるのでノードN2は電源Vss(=0V)に接続されるが、一方、トランジスタ12はオフであるのでトランジスタ13がオンであるかオフであるかに関わらずノードN2は電源Vdd(=2.5V)に接続されない。従って、時刻t5乃至t6(データ無効期間Pi3)の間、ノードN2は電圧Vss(=0V)にディスチャージされ、その結果、レベルシフトデータDshiftの電圧は0Vに設定される。
次に、データ有効期間Pv3(時刻t6乃至t7)に移行する。
時刻t6乃至t7の期間において、クロック信号CLKはローレベル電圧(=0V)であるので、トランジスタ12及び14は、それぞれオン状態及びオフ状態となる。また、時刻t6乃至t7の期間において、入力データDinは0Vであるので、p型トランジスタ13のゲートGには、0Vの電圧が印加される。また、p型トランジスタ13のソースS上の電圧は、n型トランジスタ12がオン状態であることから、2.5Vである。従って、p型トランジスタ13の電圧VGSは−2.5Vとなり、p型トランジスタ13のしきい値電圧Vth(≒−1.5V)よりも小さくなる。この結果、p型トランジスタ13はオン状態となる。
従って、時刻t6乃至t7の期間においては、トランジスタ14はオフ状態であるが、トランジスタ12及び13はオン状態であるので、ノードN2は電源Vdd(=2.5V)に接続される。この結果、ノードN2は時刻t6において0Vから2.5Vにチャージされ、レベルシフトデータDshiftの電圧は2.5Vとなる(時刻t6乃至t7)。
このようにして、図4に示すレベルシフタ11は、入力データDinの電圧レベル0Vを2.5Vに、入力データDinの電圧レベル1.5Vを0Vにシフトし、レベルがシフトされた入力データDinをレベルシフトデータDshiftとして出力する。
図4に示すレベルシフタ11は、入力データDinをレベルシフトするための反転入力データDin_invが無くても、レベルシフトデータDshiftを出力することができる。また、レベルシフタ11では、ノードN2に対して電圧Vdd側のp型トランジスタ12と電圧Vss側のn型トランジスタ14をクロック信号CLKで制御しているので、一方のトランジスタがオン状態のとき、他方のトランジスタはオフ状態である(図5参照)。従って、レベルシフタ11の作動中に、電源Vddと電源Vssとが短絡することが回避される。この結果、電源VddからVssに直流電流が流れることが防止され、消費電力の低減化が図られる。
尚、図4に示すレベルシフタ11と、図2に示すレベルシフタ1とを組み合わせることによって、1.5V及び0Vの電圧を有する入力データDinを、5V及び0Vの電圧を有するレベルシフトデータDshiftにレベルシフトすることも可能である。
図6は、本発明の第3実施例のレベルシフタ10を示す図、図7は、図6に示すレベルシフタ10のタイミングチャートである。
図6に示すレベルシフタ10は、図2に示すトランジスタ4は備えていないが、その代わりに、AND回路5を備えていることに注意されたい。このAND回路5は、入力データDinとクロック信号CLK’を受け取り、入力データDinとクロック信号CLK’との論理和を表す入力データDin’をトランジスタ3のゲートGに出力する。
以下に、レベルシフタ10のタイミングチャート(図7参照)を参考にしながら、レベルシフタ10の動作を説明する。
このレベルシフタ10の基本的な動作は、図2に示すレベルシフタ1と同様である。即ち、レベルシフタ10は、データ無効期間にノードN1を電圧Vdd(=5V)にプリチャージしておく。次に、データ有効期間における入力データDinの電圧が0Vであれば、プリチャージされたノードN1上の電圧Vddをそのままホールドし、一方、入力データDinの電圧が5Vであれば、ノードN1を電圧Vdd(=5V)からVss(=0V)にディスチャージする。従って、図6に示すレベルシフタ10が出力するDshiftは、図2に示すレベルシフタ1が出力するDshiftと同じである(図7及び図3に示すタイミングチャート参照)。しかしながら、図6に示すレベルシフタ10は、第1のクロック信号CLKの他に、第2のクロック信号CLK’も利用して入力データDinをレベルシフトしている。クロック信号CLKとCLK’との異なる点は、第1のクロック信号CLKのハイレベル電圧が5Vであるのに対して、第2のクロック信号CLK’のハイレベル電圧が2.5Vである点である。この第2のクロック信号CLK’と入力データDinがAND回路5に入力される。
AND回路5は、第2のクロック信号CLK’に基づいて入力データDinを入力データDin’に変形して出力する(以下、入力データDin’を「変形入力データDin’」と呼ぶ)。具体的には、AND回路5は、第2のクロック信号CLK’がハイレベル電圧(=2.5V)のとき、入力データDinの電圧レベルをそのまま出力し、一方、第2のクロック信号CLK’と入力データDinとのうちのいずれか一方がローレベル電圧(=0V)のとき、変形入力データDin’としてローレベル電圧(=0V)を出力する。従って、図7のタイミングチャートに示すように、データ有効期間Pv1、Pv2、...の間、第2のクロック信号CLK’の電圧はハイレベル(=2.5V)であるので、AND回路5は、データ有効期間Pv1、Pv2、...における入力データDinの電圧を変形入力データDin’の電圧として出力する。一方、データ無効期間Pi1、Pi2、...の間、第2のクロック信号CLK’はローレベル電圧(=0V)であるので、AND回路5は、データ無効期間Pi1、Pi2、...における入力データDinの電圧レベルに関わらず、0Vの電圧を変形入力データDin’として出力する。
斯かる変形入力データDin’がトランジスタ3を制御することによって、レベルシフタ10は以下のように動作する。
時刻t1乃至t2の期間において、第1のクロック信号CLKはローレベル電圧(=0V)を有しているので、p型トランジスタ2のゲートGには、0Vの電圧が印加される。従って、p型トランジスタ2の電圧VGSは−5Vとなり、p型トランジスタ2のしきい値電圧Vth(=−1V〜−2V)よりも小さくなる。この結果、p型トランジスタ2はオン状態となる。
ここで、時刻t1乃至t2の期間において、第2のクロック信号CLK’は0Vであるので、AND回路5は、変形入力データDin’として0Vの電圧を出力することに注意されたい。従って、n型トランジスタ3の電圧VGSは0Vとなり、n型トランジスタ3のしきい値電圧Vth(=+1V〜+2V)よりも小さいので、n型トランジスタ3はオフ状態となる。
従って、p型トランジスタ2はオン状態であり、n型トランジスタ3はオフ状態であるので、ノードN1は電源Vdd(=5V)に接続される。その結果、時刻t1乃至t2(データ無効期間Pi1)の間、ノードN1は電圧Vdd(=5V)にプリチャージされ、その結果、レベルシフトデータDshiftの電圧は5Vに設定される。
このように、データ無効期間Pi1にノードN1が5Vにプリチャージされ、次に、データ有効期間Pv1(時刻t2乃至t3)に移行する。
時刻t2乃至t3の期間において、第1のクロック信号CLKはハイレベル電圧(=5V)であるので、p型トランジスタ2のゲートGには、5Vの電圧が印加される。従って、p型トランジスタ2の電圧VGSは0Vとなり、p型トランジスタ2のしきい値電圧Vth(=−1V〜−2V)よりも大きくなる。この結果、p型トランジスタ2はオフ状態となる。
また、時刻t2乃至t3の期間において、第2のクロック信号CLK’は2.5Vであり、入力データDinも2.5Vであるので、AND回路5は、変形入力データDin’として2.5Vの電圧を出力し、この結果、n型トランジスタ3のゲートGには、2.5Vの電圧が印加される。従って、n型トランジスタ3の電圧VGSは2.5Vとなり、n型トランジスタ3のしきい値電圧Vth(=+1V〜+2V)よりも大きいので、n型トランジスタ3はオン状態となる。
従って、時刻t2乃至t3の期間においては、トランジスタ2はオフ状態であるのでノードN1は電源Vdd(=5V)に接続されないが、トランジスタ3はオン状態であるので電源Vss(=0V)に接続される。この結果、ノードN1は時刻t2において5Vから0Vにディスチャージされ、レベルシフトデータDshiftの電圧は0Vとなる(時刻t2乃至t3)。
このようにして、データ有効期間Pv1(時刻t2乃至t3)における入力データDinの電圧レベルが2.5Vから0Vにシフトされる。
次に、時刻t3乃至t4の期間において、第1のクロック信号CLKはローレベル電圧(=0V)を有しているので、p型トランジスタ2のゲートGには、0Vの電圧が印加される。従って、p型トランジスタ2の電圧VGSは−5Vとなり、p型トランジスタ2のしきい値電圧Vth(=−1V〜−2V)よりも小さくなる。この結果、p型トランジスタ2はオン状態となる。
ここで、時刻t3乃至t4の期間において、第2のクロック信号CLK’は0Vであるので、AND回路5は、変形入力データDin’として0Vの電圧を出力することに注意されたい。従って、n型トランジスタ3の電圧VGSは0Vとなり、n型トランジスタ3のしきい値電圧Vth(=+1V〜+2V)よりも小さくなるので、n型トランジスタ3はオフ状態となる。
従って、時刻t3乃至t4の期間において、トランジスタ2及び3は、それぞれオン状態及びオフ状態である。トランジスタ2がオンであるのでノードN1は電源Vdd(=5V)に接続されるが、一方、トランジスタ3はオフであるのでノードN1は電源Vss(=0V)に接続されない。従って、時刻t3乃至t4(データ無効期間Pi2)の間、ノードN1は電圧Vdd(=5V)にプリチャージされ、その結果、レベルシフトデータDshiftの電圧は5Vに設定される。
このように、データ無効期間Pi2にノードN1が5Vにプリチャージされ、次に、データ有効期間Pv2(時刻t4乃至t5)に移行する。
時刻t4乃至t5の期間において、第2のクロック信号CLK’は2.5Vであり、入力データDinは0Vであるので、AND回路5は、変形入力データDin’として0Vの電圧を出力し、この結果、n型トランジスタ3のゲートGには、0Vの電圧が印加される。従って、n型トランジスタ3はオフ状態となる。
また、時刻t4乃至t5の期間において、第1のクロック信号CLKはハイレベル電圧(=5V)であるので、p型トランジスタ2のゲートGには、5Vの電圧が印加される。従って、p型トランジスタ2はオフ状態となる。
このように、トランジスタ2及び3がいずれもオフ状態であるので、ノードN1は電源Vdd及びVssのいずれにも接続されない。この結果、ノードN1は、データ無効期間Pi2(時刻t3乃至t4)の電圧5Vを、データ有効期間Pv2(時刻t4乃至t5)においてもそのままホールドし、レベルシフトデータDshiftの電圧は5Vのままとなる。このようにして、データ有効期間Pv2(時刻t4乃至t5)における入力データDinの電圧0Vは、5Vにシフトされる。
尚、ノードN1上の5Vの電圧がリーク電流の発生や負荷容量Cloadの変動によって変動し、その結果、データ有効期間Pv2における電圧変動量が無視できない場合は、図3を参照しながら説明した対策(1)及び/又は(2)を取ることができる。
次に、時刻t5乃至t6の期間において、第1のクロック信号CLKはローレベル電圧(=0V)を有しているので、p型トランジスタ2のゲートGには、0Vの電圧が印加され、その結果、p型トランジスタ2はオン状態となる。
また、時刻t5乃至t6の期間において、第2のクロック信号CLK’は0Vであるので、AND回路5は、変形入力データDin’として0Vの電圧を出力し、その結果、n型トランジスタ3はオフ状態となる。
従って、p型トランジスタ2はオン状態であり、n型トランジスタ3はオフ状態であるので、ノードN1は電源Vdd(=5V)に接続され、その結果、レベルシフトデータDshiftの電圧は5Vを維持する(時刻t5乃至t6)。
次に、時刻t6乃至t7の期間において、第1のクロック信号CLKはハイレベル電圧(=5V)であるので、トランジスタ2はオフ状態となる。また、時刻t6乃至t7の期間において、入力データDinは2.5Vであるので、AND回路5は2.5Vの電圧を変形入力データDin’として出力し、この結果、n型トランジスタ3はオン状態となる。
従って、時刻t6乃至t7の期間においては、トランジスタ2はオフ状態であるが、トランジスタ3はオン状態であるので、ノードN1は電源Vss(=0V)に接続される。この結果、ノードN1は時刻t6において5Vから0Vにディスチャージされ、レベルシフトデータDshiftの電圧は0Vとなる(時刻t6乃至t7)。このようにして、データ有効期間Pv3(時刻t6乃至t7)における入力データDinの電圧2.5Vは、0Vにシフトされる。
以上説明したように、図2に示すレベルシフタ1は、入力データDinの電圧0V及び2.5Vを、それぞれ5V及び0Vにシフトし、レベルがシフトされた入力データDinをレベルシフトデータDshiftとして出力する。従って、図6に示すレベルシフタ10が出力するDshiftは、図2に示すレベルシフタ1が出力するDshiftと同じになることがわかる(図7及び図3に示すタイミングチャート参照)。
図6に示すレベルシフタ10は、入力データDinをレベルシフトするための反転入力データDin_invが無くても、レベルシフトデータDshiftを出力することができる。また、レベルシフタ10は、2つのトランジスタ2及び3を有している。トランジスタ2は、クロック信号CLKにより制御されているので、データ無効期間においてオン状態である。一方、トランジスタ3はAND回路5から出力された変形入力データDin’により制御されていることに注意されたい。AND回路5は、データ無効期間における入力データDinの電圧を0Vに変化させることによって、入力データDinを変形入力データDin’として出力するので、トランジスタ3は、データ無効期間において必ずオフ状態となる。従って、トランジスタ2がオン状態のとき、トランジスタ3はオフ状態であるので、レベルシフタ10の動作中に、電源Vddと電源Vssとが短絡することが回避され、低消費電力化が図られる。
尚、第3実施例では、入力データDin(2.5V/0V)を変形する手段(AND回路5)を備えることによって、図2に示すレベルシフタ1では必要であったトランジスタ4が省略されたレベルシフタ10(図6参照)が実現されている。この考え方は、図4に示すレベルシフタ11にも適用することができ、図4に示すレベルシフタ11に対して、入力データDin(1.5V/0V)を変形する手段を備えることによって、レベルシフタ11には必要であったトランジスタ12が省略された別のレベルシフタを実現することができる。
図8は、図2に示すレベルシフタ1を用いた電圧変換装置50を示す概略図、図9は、電圧変換装置50のタイミングチャートを示す。
電圧変換装置50は、図2に示すレベルシフタ1と、ラッチ102を有する。図8に示すラッチ102は、図1に示すラッチ102と同一構造を有している。
レベルシフタ1から出力されたレベルシフトデータDshiftは、ラッチ102で処理され、出力データDoutとして出力される。ラッチ102自体は既知のものであるので、ラッチ102の具体的な動作の説明は省略する。入力データDinの電圧が2.5Vの場合、この2.5Vの電圧は、図2及び図3を参照しながら説明したように、レベルシフタ1によって0Vの電圧にシフトされるので、レベルシフトデータDshiftの電圧は0Vとなる。このレベルシフトデータDshiftの0Vの電圧は、ラッチ102によって5Vの電圧に変換されるので、出力データDoutは5Vである。一方、入力データDinが0Vの場合、この0Vの電圧はレベルシフタ1によって5Vの電圧にシフトされるので、レベルシフトデータDshiftの電圧は5Vとなる。このレベルシフトデータDshiftの5Vの電圧は、ラッチ102によって0Vの電圧に変換されるので、出力データDoutは0Vである。従って、電圧変換装置50は、入力データDinが2.5Vの場合、5Vの電圧を出力するが、入力データDinが0Vの場合、0Vの電圧をそのまま出力するように構成されている。
尚、図8に示す電圧変換装置50では、時刻t4乃至t5の間、レベルシフタ1のトランジスタ2及び3が両方ともオフ状態であるので(図3参照)、ノードN1は両方の電源Vdd及びVssに接続されていないことに注意されたい。従って、クロック信号CLK又はCLK_invの立上り動作又は立下り動作によってラッチ102の入力容量が変動すると、その変動に伴なって、時刻t4乃至t5におけるノードN1上の電圧(レベルシフトデータDshift)が変動する場合がある。この場合、電圧変動量が無視できる程度の量であれば問題ないが、もし、ラッチ102がノードN1上の電圧を5Vではなく0Vであると誤認してしまう程度にノードN1上の電圧が変動しまうと、電圧変換装置50は正しい出力データDoutを出力することはできない。そこで、ノードN1上の電圧の変動量が無視できないおそれがある場合、図8に示す電圧変換装置50を、例えば、図10に示すように構成することができる。
図10は、図8に示す電圧変換装置50とは別の例の電圧変換装置60を示す概略図、図11は、電圧変換装置60のタイミングチャートを示す。
電圧変換装置60は、レベルシフタ20とラッチ103とを有している。レベルシフタ20は、第1の部分21を有している。第1の部分21は図8に示すレベルシフタ1と同一構造である。従って、第1の部分21のノードN1上の中間シフトデータDimmは、図9に示すレベルシフトデータDshiftの波形と同一である。ここで、図10に示すレベルシフタ20は、第1の部分21の後段に第2の部分22を有していることに注意されたい。従って、第1の部分21から出力された中間シフトデータDimmは、ラッチ103に供給されるのではなく、第2の部分22に供給される。第2の部分22はインバータを構成しているので、中間シフトデータDimmは、第2の部分22によって反転され、この反転された中間シフトデータDimmが、レベルシフトデータDshiftとして第2の部分22のノードN2上に現れる。
ここで、中間シフトデータDimmの電圧が0V及び5Vのとき、ノードN2はそれぞれ電源Vdd及び電源Vssに接続されるので、ノードN2は、実質的に電源Vdd又はVssに常に接続されている状態であることに注意されたい。従って、ラッチ103の入力容量の変動に起因してノードN2上の電圧が変動しても、変動したノードN2上の電圧を本来の電圧に瞬時に戻すことができる。この結果、レベルシフタ20から出力されたレベルシフトデータDshiftは、ラッチ103の入力容量の変動の影響を実質的に受けずに、そのままラッチ103に入力される。
ここで、図10に示すラッチ103に入力されるレベルシフトデータDshiftは、図8に示すラッチ102に入力されるレベルシフトデータDshiftとは反転関係にあることに注意されたい(図9及び図11のタイミングチャート参照)。従って、図10に示すラッチ103から出力データDoutを取り出す場合、図8に示すラッチ102と同様に、ノードX上の電圧を出力データDoutとして取り出してしまうと、図10に示す電圧変換装置60の出力データDoutは、図8に示す電圧変換装置50の出力データDoutが反転されたものになってしまう。そこで、図10に示す電圧変換装置60では、図8に示す電圧変換装置50と実質的に同一の出力データDoutを出力できるようにするため、ラッチ103のノードXではなくノードY上の電圧を出力データDoutとして出力している。これによって、レベルシフタ20が第2の部分22(インバータ)を有していても、図10に示す電圧変換装置60は、図8に示す電圧変換装置50と実質的に同一の出力データDoutを出力することができる。
図8乃至図11では、図2に示すレベルシフタ1を電圧変換装置に適用した例について説明したが、レベルシフタ1の代わりに図6に示すレベルシフタ10を用いても、図9及び図11に示す出力データDoutと同じデータが出力される。
尚、図4に示すレベルシフタ11とラッチとを組み合わせることによっても電圧変換装置を構成することができる。
図12は、図8に示す電圧変換装置50を携帯電話200に適用した例を示す。
図12には、液晶セルのガラス基板80側の一部と、異方性導電膜(図示せず)によりこのガラス基板80に貼り付けられたTCP70の一部が概略的に示されている。ガラス基板80上には、図8に示す電圧変換装置50が備えられ、TCP70上にはICチップ71が搭載されている。ICチップ71は、クロック信号CLK’(以下、「ICクロック信号」と呼ぶ)、反転クロック信号(以下、「反転ICクロック信号」と呼ぶ)、及び1ビットのデジタルデータDataを出力する。電圧変換装置50は、ICチップ71から出力されたデータDataを入力データDinとして受け取り、出力データDoutを出力する。ここで、電圧変換装置50は、トランジスタ2を制御するために、ICクロック信号CLK’ではなく、ICクロック信号CLK’をレベルシフタ81でレベルシフトすることによって得られたクロック信号CLKを受け取っていることに注意されたい。以下に、この理由について説明する。
ICチップ71の中に用いられているトランジスタは、通常はシリコン基板上に形成されるものであるが、電圧変換装置50を構成するトランジスタ2、3及び4は、ガラス基板80上に形成されるものである。従って、ガラス基板80上に形成されるトランジスタ2、3及び4のしきい値電圧は、通常、ICチップ71の中に用いられているトランジスタのしきい値電圧とは異なっている。一例として、ICチップ71の中に用いられているp型及びn型トランジスタのしきい値電圧は、それぞれ約−1V及び+1Vであるのに対して、ガラス基板80上に形成されるp型トランジスタ2並びにn型トランジスタ3及び4のしきい値電圧は、それぞれ−1V〜−2V及び+1V〜+2Vである。このような理由から、電圧変換装置50に必要な電源電圧Vss及びVddは、ICチップ71に必要な電源電圧Vss及びVddとは異なり、例えば、電圧変換装置50に必要な電圧Vddは、ICチップ71に必要な電圧Vddよりも高いものを使用しなければならない。一例を挙げると、ICチップ71に必要な電源電圧Vss及びVddが、Vss=0V、Vdd=2.5Vであるのに対して、電圧変換装置50に必要な電源電圧Vss及びVddは、Vss=0V、Vdd=5Vとする必要がある。ICチップ71の電源電圧がVss=0V、Vdd=2.5Vである場合、ICクロック信号CLK’は0V及び2.5Vの電圧を有し、一方、電圧変換装置50の電源電圧がVss=0V、Vdd=5Vである場合、トランジスタ2のソースSは電源Vdd(=5V)に接続されていることになる。斯かる状況下では、このICクロック信号CLK’をそのままレベルシフタ1が有するトランジスタ2のゲートGに印加すると、トランジスタ2のVGSは−2.5V又は−5Vとなる。従って、トランジスタ2のしきい値電圧Vthが−1V〜−2Vである場合、トランジスタ2のVGSはしきい値電圧Vthを超えることはないので、トランジスタ2をオンにすることはできるが、オフにすることはできない。そこで、トランジスタ2のオン、オフの動作を保証するためには、例えば、このトランジスタ2のゲートGに、ICクロック信号CLK’とは異なる別のクロック信号を印加すればよい。この別のクロック信号は、例えば、0Vのローレベル電圧及び5Vのハイレベル電圧を有するクロック信号を使用することができる。0V及び5Vの電圧を有するクロック信号をトランジスタ2のゲートGに印加すると、トランジスタ2のVGSは0V又は−5Vとなるので、トランジスタ2のしきい値電圧Vthが−1V〜−2Vであっても、トランジスタ2を確実にオン、オフすることができる。斯かる別のクロック信号を生成するために、図12では、ICクロック信号CLK’の電圧レベルをシフトするためのレベルシフタ81を備えている。このレベルシフタ81は、例えば図1に示すレベルシフタ101を用いることができる。図1に示すレベルシフタ101に、入力データDin及び反転入力データDin_invの代わりに、それぞれICクロック信号CLK’及び反転ICクロック信号CLK’_invを供給することによって、レベルシフタ101は、0V及び5Vの電圧を有するクロック信号CLKを出力する。従って、このクロック信号CLKをレベルシフタ1のトランジスタ2に供給することによって、トランジスタ2を確実にオン及びオフにすることができる。
このようにして、電圧変換装置50は、図9のタイミングチャートに示すように、ICチップ71から受け取った入力データDinを所望の出力データDoutに変換することができる。
尚、図12では、ICチップ71が出力する1ビットのデジタルデータDataの電圧レベルをシフトすることができるようにするため、図8に示す電圧変換装置50を1つ備えている。しかしながら、ICチップ71が複数ビットのデジタルデータを出力し、これら複数のデジタルデータの電圧レベルをシフトする必要がある場合は、それに応じて図8に示す電圧変換装置50を複数備えることができる。以下に、図8に示す電圧変換装置50を複数備える場合の一例を説明する。
図13は、携帯電話201が図8に示す電圧変換装置50を複数備えた場合の一例を示す。
TCP70上に搭載されているICチップ71は、M個のデジタルデータData1、Data2、...、DataMを出力する。これらM個のデジタルデータData1、Data2、...、DataMの電圧レベルをシフトするために、ガラス基板80上には、図8に示す電圧変換装置50がM個形成されている。ICチップ71から出力されたM個のデジタルデータData1、Data2、...、DataMは、それぞれ入力データDin1、Din2、...、DinMとして対応する電圧変換装置50に供給される。電圧変換装置50の各々には、対応するレベルシフタ1のトランジスタ2を確実に制御できるようにするため、ICチップ71から出力されるICクロック信号CLK’(2.5V/0V)ではなく、レベルシフタ81から出力されるクロック信号CLK(5V/0V)が供給される。
図13では、ICチップ71から出力されるM個のデータM個のデジタルデータData1、Data2、...、DataMは、対応する電圧変換装置50に入力され、電圧レベルがシフトされて出力データDout2、Dout3、...、DoutMとして出力される。
図13では、各電圧変換装置50は、本発明に係るレベルシフタ1を備えているので、レベルシフタ1の動作中に、電源Vddと電源Vssとの間が短絡することが防止され、携帯電話201の低消費電力化が図られる。
尚、図13において、レベルシフタ1の代わりに、図1に示す従来のレベルシフタ101が用いられたと仮定する。この場合、レベルシフタ101は、デジタルデータData1、Data2、...、DataMの電圧レベルをシフトするために、それぞれ反転デジタルデータData1_inv、Data2_inv、...、DataM_invも更に受け取る必要があることに注意されたい。従って、レベルシフタ1の代わりに、図1に示す従来のレベルシフタ101を用いた場合、ICチップ71は、M個のデジタルデータData1、Data2、...、DataMの出力部の他に、反転デジタルデータData1_inv、Data2_inv、...、DataM_invの出力部も備えなければならない。これに対して、図13に示す携帯電話201では、シフトレジスタ81から出力されたクロック信号CLKが本発明によるM個のレベルシフタ1に共通に使用されているので、個々のレベルシフタに対応したM個の反転入力データを用いずに、1個のクロック信号CLKを用いて、M個の入力データDin1乃至DinMの電圧レベルをシフトすることができる。従って、ICチップ71は、M個のデジタルデータData1、Data2、...、DataMに対応してM個の反転デジタルデータData1_inv、Data2_inv、...、DataM_invの出力部を備える必要はなく、ICチップ71とレベルシフタ1とを接続するためのインターフェースの簡略化が図られる。
図14は、図6に示すレベルシフタ10を携帯電話300に適用した例を示す。
図14には、液晶セルのガラス基板80側の一部と、異方性導電膜(図示せず)によりこのガラス基板80に貼り付けられたTCP70の一部が概略的に示されている。ガラス基板80上には、図6に示すレベルシフタ10及び図1に示すラッチ102が備えられている。レベルシフタ10及びラッチ102によって電圧変換装置82が構成される。TCP70上にはICチップ72が搭載されている。この携帯電話300には、レベルシフタ10のトランジスタ2を確実に制御するために、図12に示す携帯電話200と同様に、レベルシフタ81を備えている。
また、レベルシフタ10のトランジスタ3は、AND回路5から出力された変形入力データDin’により制御される。この変形入力データDin’の電圧レベルは0V及び2.5Vであるので(図6参照)、この変形入力データDin’は、2.5Vの電源で駆動されるICチップ72内で作られる。従って、AND回路5はICチップ71内に形成されている。AND回路5は、入力データDin及びICクロック信号CLK’を受け取り、0Vと2.5Vの電圧レベルを有する変形入力データDin’を出力する(図7のタイミングチャート参照)。
このようにして、p型トランジスタ2は、0V及び5Vの電圧レベルを有するクロック信号CLKで制御され、n型トランジスタ3は、0V及び2.5Vの電圧レベルを有する変形入力データDin’で制御される。従って、レベルシフタ10は、図7のタイミングチャートに示すように、入力データDinを所望の出力データDoutに変換することができる。
図15は、携帯電話301が図14に示す電圧変換装置82を複数備えた場合の一例を示す。
TCP70上に搭載されているICチップ72は、M個のデジタルデータDin1、Din2、...、DinMを変換するために、図14に示す電圧変換装置82をM個有している。電圧変換装置82の各々には、対応するレベルシフタ10のトランジスタ2を確実に制御できるようにするため、0V及び5Vの電圧レベルを有するクロック信号CLKがレベルシフタ81から供給される。各電圧変換装置82のAND回路5から出力される入力データDin1’、Din2’、...、DinM’の電圧レベルは0V及び2.5Vであるので、各電圧変換装置82のAND回路5はICチップ72内に形成されている。
携帯電話301は、本発明に係るレベルシフタ10を備えているので、レベルシフタ10の動作中に、電源Vddと電源Vssとの間が短絡することが防止され、携帯電話301の低消費電力化が図られる。
また、図15に示す携帯電話301では、M個のレベルシフタ10に2つのクロック信号CLK’及びCLKが入力されており、この2つのクロック信号CLK’及びCLKは、M個のレベルシフタ10に共通に使用されている。従って、個々のレベルシフタに対応したM個の反転入力データを用いずに、2つのクロック信号CLK’及びCLKを用いて、M個の入力データDin1乃至DinMの電圧レベルをシフトすることができる。この結果、ICチップ72は、M個の入力データDin1、Din2、...、DinMに対応してM個の反転デジタルデータDin1_inv、Din2_inv、...、DinM_invの出力部を備える必要はなく、ICチップ72とレベルシフタ10とを接続するためのインターフェースの簡略化が図られる。
尚、上記の携帯電話200、201、300及び301では、図2及び図6に示すレベルシフタ1及び10を用いているが、図4に示すレベルシフタ11も、携帯電話に適用することができる。また、これまでは、これらレベルシフタが携帯電話に適用される例について説明したが、本発明に係るレベルシフタは、電圧レベルをシフトすることが要求される他の装置にも適用することができる。
また、上記のレベルシフタは、2つの電圧レベル(0V及び5V)を有する入力データを受け取り、これら2つの電圧レベルをシフトしているが、本発明では、1つ又は3つ以上の電圧レベルを有する入力データを受け取り、受け取った1つ又は3つ以上の電圧レベルをシフトするレベルシフタを構成することも可能である。
Claims (11)
- 第1の電圧を有するデータ及び第1のクロック信号を受け取り、前記第1の電圧を第2の電圧にシフトするレベルシフタであって、前記レベルシフタが、
所定位置に前記第2の電圧を供給するための第1の電圧供給手段、及び
前記所定位置に第3の電圧を供給するための第2の電圧供給手段、
を有し、
前記第1の電圧供給手段が前記第2の電圧を前記所定位置に供給する場合、前記第2の電圧供給手段は前記第3の電圧の前記所定位置への供給を阻止するように動作するレベルシフタ。 - 第1の期間に、前記第1の電圧供給手段は前記所定位置に前記第2の電圧を供給し、一方、前記第2の電圧供給手段は前記所定位置への前記第3の電圧の供給を阻止し、
前記第1の期間に後続する第2の期間に、前記第1の電圧供給手段は前記所定位置への前記第2の電圧の供給を阻止し、一方、前記第2の電圧供給手段は前記所定位置への前記第3の電圧の供給を阻止し続ける、
請求項1に記載のレベルシフタ。 - 前記第1の期間に、前記第1の電圧供給手段は、前記第1のクロック信号に応答して前記所定位置に前記第2の電圧を供給し、一方、前記第2の電圧供給手段は、前記第1のクロック信号及び前記データに応答して前記所定位置への前記第3の電圧の供給を阻止し、
前記第2の期間に、前記第1の電圧供給手段は、前記第1のクロック信号に応答して前記所定位置への前記第2の電圧の供給を阻止し、一方、前記第2の電圧供給手段は、前記第1のクロック信号及び前記データに応答して前記所定位置への前記第3の電圧の供給を阻止し続ける、
請求項2に記載のレベルシフタ。 - 第1の期間に、前記第1の電圧供給手段は前記所定位置への前記第2の電圧の供給を阻止し、一方、前記第2の電圧供給手段は前記所定位置に前記第3の電圧を供給し、
前記第1の期間に後続する第2の期間に、前記第1の電圧供給手段は前記所定位置に前記第2の電圧を供給し、一方、前記第2の電圧供給手段は前記所定位置への前記第3の電圧の供給を阻止する、
請求項1に記載のレベルシフタ。 - 前記第1の期間に、前記第1の電圧供給手段は、前記第1のクロック信号に応答して前記所定位置への前記第2の電圧の供給を阻止し、一方、前記第2の電圧供給手段は、前記第1のクロック信号及び前記データに応答して前記所定位置に前記第3の電圧を供給し、
前記第1の期間に後続する第2の期間に、前記第1の電圧供給手段は、前記第1のクロック信号に応答して前記所定位置に前記第2の電圧を供給し、一方、前記第2の電圧供給手段は、前記第1のクロック信号及び前記データに応答して前記所定位置への前記第3の電圧の供給を阻止する、
請求項4に記載のレベルシフタ。 - 前記第1の電圧供給手段が、前記第1のクロック信号に応答してオン状態及びオフ状態になる第1のスイッチ手段を有し、
前記第2の電圧供給手段が、前記第1のクロック信号に応答してオン状態及びオフ状態になる第2のスイッチ手段を有し、
前記第1のスイッチ手段がオン状態のとき前記第2のスイッチ手段がオフ状態であり、前記第1のスイッチ手段がオフ状態のとき前記第2のスイッチ手段がオン状態である請求項2乃至5のうちのいずれか1項に記載のレベルシフタ。 - 前記レベルシフタが、前記所定位置と前記第2のスイッチ手段との間に、前記データに応答してオン状態及びオフ状態になる第3のスイッチ手段を有する請求項6に記載のレベルシフタ。
- 前記第1の電圧供給手段が、前記第1のクロック信号に応答してオン状態及びオフ状態になる第4のスイッチ手段を有し、
前記第2の電圧供給手段が、前記データを処理するデータ処理手段、及び前記処理されたデータに応答してオン状態及びオフ状態になる第5のスイッチ手段を有し、
前記第4のスイッチ手段がオン状態のとき前記第5のスイッチ手段がオフ状態であり、前記第4のスイッチ手段がオフ状態のとき前記第5のスイッチ手段がオン状態である請求項2又は4に記載のレベルシフタ。 - 前記データが、データ有効期間とデータ無効期間とを有し、
前記データ処理手段が、前記データの前記データ無効期間における電圧を、前記第5のスイッチ手段をオン状態又はオフ状態にするための電圧に変更する請求項8に記載のレベルシフタ。 - 前記データ処理手段が、
前記第1のクロック信号に対して電圧レベルが反転された第2のクロック信号を用いて、前記データの前記データ無効期間における電圧を、前記第5のスイッチ手段をオン状態又はオフ状態にするための電圧に変更する請求項9に記載のレベルシフタ。 - 請求項1乃至10のうちのいずれか1項に記載のレベルシフタを有する電圧変換装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004257675A JP2006074631A (ja) | 2004-09-03 | 2004-09-03 | レベルシフタ及び電圧変換装置 |
PCT/IB2005/052843 WO2006025025A1 (en) | 2004-09-03 | 2005-08-31 | Level shifter and voltage converting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008512028A true JP2008512028A (ja) | 2008-04-17 |
Family
ID=35539168
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004257675A Pending JP2006074631A (ja) | 2004-09-03 | 2004-09-03 | レベルシフタ及び電圧変換装置 |
JP2007529121A Pending JP2008512028A (ja) | 2004-09-03 | 2005-08-31 | レベルシフタ及び電圧変換装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004257675A Pending JP2006074631A (ja) | 2004-09-03 | 2004-09-03 | レベルシフタ及び電圧変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080030231A1 (ja) |
JP (2) | JP2006074631A (ja) |
CN (1) | CN101048936A (ja) |
TW (1) | TW200627798A (ja) |
WO (1) | WO2006025025A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102201192A (zh) * | 2010-03-24 | 2011-09-28 | 瑞萨电子株式会社 | 电平移位电路、数据驱动器及显示装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7986165B1 (en) | 2010-02-08 | 2011-07-26 | Qualcomm Incorporated | Voltage level shifter with dynamic circuit structure having discharge delay tracking |
US8406077B2 (en) * | 2010-07-01 | 2013-03-26 | Qualcomm Incorporated | Multi-voltage level, multi-dynamic circuit structure device |
US8487658B2 (en) * | 2011-07-12 | 2013-07-16 | Qualcomm Incorporated | Compact and robust level shifter layout design |
EP2974018B1 (en) | 2013-03-15 | 2018-11-21 | Qualcomm Incorporated | Low power architectures |
KR102147353B1 (ko) * | 2014-02-21 | 2020-08-24 | 삼성전자 주식회사 | 집적 회로 및 이를 포함하는 반도체 장치 |
US10020809B2 (en) * | 2016-09-19 | 2018-07-10 | Globalfoundries Inc. | Integrated level translator and latch for fence architecture |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5634233A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Complementary level converting circuit |
JPS58157224A (ja) * | 1982-03-13 | 1983-09-19 | Toshiba Corp | レベルシフト回路 |
JPS6256018A (ja) * | 1986-07-23 | 1987-03-11 | Hitachi Ltd | 相補型半導体集積回路 |
JPH09244585A (ja) * | 1996-03-04 | 1997-09-19 | Toppan Printing Co Ltd | ラッチ機能付きレベルシフタ回路 |
JPH11312969A (ja) * | 1998-04-28 | 1999-11-09 | Hitachi Ltd | 半導体回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2272536B1 (ja) * | 1974-05-20 | 1978-02-03 | Tokyo Shibaura Electric Co | |
US4797580A (en) * | 1987-10-29 | 1989-01-10 | Northern Telecom Limited | Current-mirror-biased pre-charged logic circuit |
US6842046B2 (en) * | 2002-01-31 | 2005-01-11 | Fujitsu Limited | Low-to-high voltage conversion method and system |
US6545519B1 (en) * | 2002-03-28 | 2003-04-08 | International Business Machines Corporation | Level shifting, scannable latch, and method therefor |
US6977528B2 (en) * | 2002-09-03 | 2005-12-20 | The Regents Of The University Of California | Event driven dynamic logic for reducing power consumption |
-
2004
- 2004-09-03 JP JP2004257675A patent/JP2006074631A/ja active Pending
-
2005
- 2005-08-31 WO PCT/IB2005/052843 patent/WO2006025025A1/en active Application Filing
- 2005-08-31 CN CNA2005800294945A patent/CN101048936A/zh active Pending
- 2005-08-31 US US11/661,348 patent/US20080030231A1/en not_active Abandoned
- 2005-08-31 JP JP2007529121A patent/JP2008512028A/ja active Pending
- 2005-09-02 TW TW094130090A patent/TW200627798A/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5634233A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Complementary level converting circuit |
JPS58157224A (ja) * | 1982-03-13 | 1983-09-19 | Toshiba Corp | レベルシフト回路 |
JPS6256018A (ja) * | 1986-07-23 | 1987-03-11 | Hitachi Ltd | 相補型半導体集積回路 |
JPH09244585A (ja) * | 1996-03-04 | 1997-09-19 | Toppan Printing Co Ltd | ラッチ機能付きレベルシフタ回路 |
JPH11312969A (ja) * | 1998-04-28 | 1999-11-09 | Hitachi Ltd | 半導体回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102201192A (zh) * | 2010-03-24 | 2011-09-28 | 瑞萨电子株式会社 | 电平移位电路、数据驱动器及显示装置 |
JP2011205260A (ja) * | 2010-03-24 | 2011-10-13 | Renesas Electronics Corp | レベルシフト回路及びデータドライバ及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200627798A (en) | 2006-08-01 |
CN101048936A (zh) | 2007-10-03 |
US20080030231A1 (en) | 2008-02-07 |
WO2006025025A1 (en) | 2006-03-09 |
JP2006074631A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8102357B2 (en) | Display device | |
US6970530B1 (en) | High-reliability shift register circuit | |
KR100726264B1 (ko) | 레벨 시프트 회로, 레벨 시프트 회로를 사용하는 시프트 레지스터, 및 이들을 탑재한 액정 표시 장치 | |
US7199617B1 (en) | Level shifter | |
JP4421208B2 (ja) | レベルシフタ回路およびそれを備えた表示装置 | |
KR101064186B1 (ko) | 레벨쉬프터와, 이를 갖는 표시장치 | |
JP4816077B2 (ja) | レベルシフト回路及びそれを用いたドライバ回路 | |
JP2008512028A (ja) | レベルシフタ及び電圧変換装置 | |
KR101037120B1 (ko) | 시프트 레지스터 및 그 구동방법 | |
JPWO2006040904A1 (ja) | レベルシフタ回路、駆動回路、および表示装置 | |
US20110193848A1 (en) | Level shifter circuit, load drive device, and liquid crystal display device | |
KR100856632B1 (ko) | 표시 장치 | |
KR101532271B1 (ko) | 저전력 고속 레벨 쉬프터 | |
US20070030239A1 (en) | Flat panel display, display driving apparatus thereof and shift register thereof | |
US8199871B2 (en) | Electronic system with shift register | |
US8115786B2 (en) | Liquid crystal driving circuit | |
US7511556B2 (en) | Multi-function circuit module having voltage level shifting function and data latching function | |
JP2011004309A (ja) | 差動信号受信回路および表示装置 | |
US7295056B2 (en) | Level shift circuit | |
US20080100343A1 (en) | Source Driver and Level Shifting Apparatus Thereof | |
CN112331142A (zh) | 扫描驱动电路、显示面板和显示装置 | |
US7532033B2 (en) | Source driver and level shifting apparatus thereof | |
CN111524490A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置 | |
US11043177B2 (en) | Shift register | |
US20060244504A1 (en) | Clock processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120427 |