CN101048936A

CN101048936A - 电位移位器及电压转换装置

Info

Publication number: CN101048936A
Application number: CNA2005800294945A
Authority: CN
Inventors: 桥本和幸
Original assignee: Koninklijke Philips Electronics NV
Current assignee: TPO Hong Kong Holding Ltd
Priority date: 2004-09-03
Filing date: 2005-08-31
Publication date: 2007-10-03
Also published as: JP2008512028A; US20080030231A1; JP2006074631A; WO2006025025A1; TW200627798A

Abstract

本发明提供一种简易接口与可实现降低功率消耗之电位移位器电压及一种使用该电位移位器之电压供给装置。电位移位器(1)接收一具有一0V(零)电压之输入数据(Din)及一时钟信号(CKL)以移位该0V电压至5V。该电位移位器(1)包含一用以提供一Vdd(＝5V)电压至一节点(N1)之第一装置及一用以提供一Vss(＝0V)电压至该节点(N1)之第二装置。当该第一装置向该节点(N1)提供该Vdd电压时，该第二装置运行以阻止向该节点(N1)提供该Vss电压。

Description

电位移位器及电压转换装置

【发明所属之技术领域】

本发明系关于一种用以移位一第一电压至一第二电压之电位移位器及使用该电位移位器之电压转换装置。

【先前技术】

举例而言，诸如移动电话之显示装置包含用以输出影像数据之IC晶片及晶体管(如，TFT)，每一晶体管形成于各自像素处之玻璃基板上。基于自该IC晶片输出之影像数据经由各自的晶体管向每一像素供给电压。该IC晶片所需要之电压通常与该玻璃基板上所需要之电源电压不同，因此，在该IC晶片中或该玻璃基板上提供一电位移位器。

图1为一使用该已知电位移位器之电压转换装置100之实例。

该电压转换装置100包含电位移位器101及锁存器102。该电位移位器101移位一输入数据Din之电压电位。为了移位该输入数据Din之电压电位，该电位移位器不仅需要该输入数据Din亦需要具有相对于该输入数据Din之电压电位而反向之电压电位之反向输入数据Din_inv。因此，举例而言，若自一IC晶片向该电位移位器101提供该输入数据Din与该反向输入数据Din_inv，则该IC晶片不仅需要用于该输入数据Din之输出端子亦需要用于该反向输入数据Din_inv之输出端子。若显示装置仅需要一个电位移位器101，则该IC晶片需要一对用以该输入数据Din与该反向输入数据Din_inv之输出端子。然而，若该显示装置并行处理例如多个位元之数据，则需要多个电位移位器101，以致于需要多对之输入数据Din输出端子及反向输入数据Din_inv输出端子。因此，用以连接该IC晶片至电位移位器之接口十分复杂。

除了如图1所展示之该电位移位器，描述于例如US2002/0118040A1与US665017B1之电位移位器亦为已知电位移位器。

不同于图1所展示之该电位移位器101，描述于US2002/0118040A1与US665017B1中之该电位移位器可在无反向输入数据之情形下移位一输入电压电位，因而具有无需反向输入数据线之优点。然而，在所述电位移位器情形中，当所述电位移位器移位该电压电位时，直流电流自电压Vdd之供应部分流至电压Vss之供应部分，以致出现功率消耗增加的问题。

【发明内容】

本发明之目的在于提供一种可实现简易接口与降低功率消耗之电位移位器及一种使用该电位移位器之电压供给装置。

根据本发明之用以实现以上所述目标之电位移位器接收第一时钟信号及具有第一电压之数据以移位该第一电压至第二电压，该电位移位器包含用以提供该第二电压至预先设定位置之第一电压供给装置及用以提供该第三电压至预先设定位置之第二电压供给装置，并且当该第一电压供给装置提供该第二电压至该预先设定之位置时，运行该第二电压供给装置以阻止该第三电压供给至该预先设定位置。

在根据本发明之电位移位器中，当该第一电压供给装置提供该第二电压至该预先设定之位置时，运行该第二电压供给装置以阻止该第三电压供给至该预先设定位置。因此当该第一电压供给装置提供该第二电压至该预先设定之位置时，可以防止在该第一与第二电压供给装置之间之电流流动，从而可实现较低功率消耗。

根据本发明之电位移位器使用该第一时钟信号移位该第一电压至该第二电压。若需要各自为根据本发明之电位移位器的多个电位移位器，则所述多个电位移位器可以共同使用该第一时钟信号。从而，与先前技术中需要用于多个先前技术之电位移位器之多个反向数据相比较，可以减少接口之复杂性。

根据本发明，该电位移位器可按照以下方式构建，在第一阶段，该第一电压供给装置提供该第二电压至该预先设定之位置且该第二电压供给装置阻止该第三电压供给至该预先设定位置，并且，在紧随该第一阶段之第二阶段中，该第一电压供给装置阻止该第二电压供给至该预先设定位置且该第二电压供给装置继续阻止该第三电压供给至该预先设定位置。在此情形下，该电压供给与该阻止电压供给可由该第一电压供给装置对于该第一时钟信号作出的反应及该第二电压供给装置对于该第一时钟信号与数据作出的反应而实施。

对于此结构，在该第一阶段供给至预先设定位置之第二电压可保持在该第二阶段期间。此使得在该第二阶段数据之第一电压电位移位至该第二电压成为可能。

根据本发明，该电位移位器可按照以下方式构建，在第一阶段，该第一电压供给装置阻止提供该第二电压至该预先设定之位置且该第二电压供给装置供给该第三电压至该预先设定位置，并且，在紧随该第一阶段之第二阶段中，该第一电压供给装置供给该第二电压至该预先设定位置且该第二电压供给装置阻止该第三电压供给至该预先设定位置。在此情形下，该电压供给与该阻止电压供给可由该第一电压供给装置对于该第一时钟信号作出的反应及该第二电压供给装置对于该第一时钟信号与数据作出的反应而实施。

对于此结构，在该第一阶段，在该第三电压供给至预先设定位置之后，在该第二阶段，该第二电压代替该第三电压供给至预先设定位置。此使得在该第二阶段数据之第一电压电位移位至该第二电压成为可能。

根据本发明之电位移位器可按以下方式构建，该第一电压供给装置包含第一开关装置，该第一开关装置可对该第一时钟信号作出反应而处于开启与关闭状态，并且该第二电压供给装置包含第二开关装置，该第二开关装置可对该第一时钟信号作出反应而处于开启与关闭状态，并且，当该第一开关装置处于开启状态时，该第二开关装置处于关闭状态，当该第一开关装置处于关闭状态时，该第二开关装置处于开启状态。

若当该第一开关装置处于开启状态时，该第二开关装置处于关闭状态且当该第一开关装置处于关闭状态时，该第二开关装置处于开启状态，则可以防止该第一与该第二电压供给装置之间之电流流动，从而实现低的功率消耗。

根据本发明之电位移位器可按以下方式构建，该电位移位器包含位于该预先设定位置与该第二开关装置之间之第三开关装置，且该第三开关装置对该数据作出反应而处于开启及关闭状态。

经由提供该第三开关装置，在该第二阶段，可使位于该预先设定位置之电压成为该第二电压，从而在该第二阶段该数据之第一电压之电位可移位至该第二电压。

根据本发明，该电位移位器可按以下方式构建，该第一电压供给装置包含第四开关装置，该第四开关装置可对该第一时钟信号作出反应而处于开启与关闭状态，并且该第二电压供给装置包含用以处理该数据之数据处理装置及第五开关装置，该第五开关装置可对该已处理之数据作出反应而处于开启与关闭状态，并且当该第四开关装置处于开启状态时该第五开关装置处于关闭状态，当该第四开关装置处于关闭状态时，该第五开关装置处于开启状态。在此情形下，根据本发明之该电位移位器可按以下方式构建，该数据具有数据有效阶段与数据无效阶段，且该数据处理装置改变在有效阶段之该数据之该数据电压至使得该第五开关装置处于开启或关闭状态之电压。

该数据处理装置可经构建以经由使用第二时钟信号改变在有效阶段之该数据之该数据电压至用以使得该第五开关装置处于开启或关闭状态的电压，且该第二时钟信号具有与该第一时钟信号之电压电位相反之电压电位。若需要各自为根据本发明之电位移位器的多个电位移位器，则该第二时钟信号可以共同用于多个电位移位器。因此，与先前技术中多个先前技术之电位移位器需要多个反向数据相比较，可以减少该接口之复杂性。

【图式简单说明】

图1为该使用该已知电位移位器之电压转换装置10之一实例。

图2展示了根据本发明之第一实施例之电位移位器1。

图3系如图2所示之该电位移位器1之时序图。

图4展示了根据本发明之该第二实施例之电位移位器11。

图5系如图4所示之该电位移位器11之时序图。

图6展示了根据本发明之该第三实施例之电位移位器10。

图7系如图6所示之该电位移位器10之时序图。

图8为展示该电压转换装置50之图解说明图，其中使用如图2所示之电位移位器1。

图9为该电压转换装置50之时序图。

图10为一展示电压转换装置60之图解说明图，其系不同于如图8所示之电压转换装置50之实例。

图11为该电压转换装置60之时序图。

图12展示了一实例，其中如图8所示之电压转换装置50施加于移动电话200。

图13展示了一实例，其中移动电话201包含多个电压转换装置50且每一电压转换装置50为如图8所示之电压转换装置50。

图14展示了一实例，其中如图6所示之电位移位器10施加于移动电话300。

图15展示一实例，其中移动电话301包含多个电压转换装置且每一电压转换装置为如图14所示之电压转换装置82。

【实施方式】

图2展示了根据本发明之第一实施例之电位移位器1。

该电位移位器1接收1位元之数字信号作为输入数据Din，且该数字信号由如0V与5V之电压电位表示。该电位移位器1移位该输入数据Din之电压电位0V至5V且移位该输入数据Din之电压电位2.5V至0V，且将该已移位之输入数据Din作为电位移位数据D_移位输出。为了移位如上述之电压电位，该电位移位器1包含一个p型晶体管2及两个n型晶体管3与4。该p型晶体管2具有-1V至-2V之临限电压Vth且该n型晶体管3与4具有+1V至+2V之临限电压Vth。晶体管2、3及4串联连接。该晶体管2之源极S连接在电源Vdd上且该晶体管4之源极S连接在电源Vss上。电源Vdd与Vss分别供给5V与0V，但亦可按照需要供给不同电压。在晶体管2与3之间之节点N1连接在负载电容C_负载上。该负载电容C_负载假想地代表接收该电位移位数据D_移位之电路(未图示)之输入电容。应注意，如上所述构建的电位移位器1，使用该输入数据Din控制该晶体管3之开启/关闭，但使用时钟信号CLK而非输入数据Din控制另外之晶体管2与4之开启/关闭。

该电位移位器1主要具有两个特征。

第一特征为使用该时钟信号CLK系为了执行电位移位。第二特征为晶体管2系p型但晶体管4为n型，并且晶体管2与4由该时钟信号CLK控制，从而若晶体管2与4之一处于开启状态，则另一个处于关闭状态。

以下将描述该电位移位器1之运行，且下一步将描述经由为该电位移位器1提供以上所述之特征而获得之优点。

图3系如图2所示之该电位移位器1之时序图。

由电位移位器1所接收之输入数据Din包含数据有效阶段Pv1、Pv2、Pv3、....及数据无效阶段Pi1、Pi2、Pi3、....。该数据有效阶段与数据无效阶段交替出现。数据有效阶段为存在需要移位之电压之阶段，从而数据有效阶段之电压为移位之目标。另一方面，数据无效阶段为数据有效阶段之电压电位转变为下一数据有效阶段之电压电位之阶段，且数据无效阶段之电压不系移位之目标。由电位移位器1所接收之时钟信号CLK在数据有效阶段Pv1、Pv2、Pv3、....期间具有高电位电压(5V)且在数据无效阶段Pi1、Pi2、Pi3、....期间具有低电位电压(0V)。在图3中，该时钟信号CLK具有50∶50之占空率，从而相应地数据有效阶段长度与数据无效阶段长度之比率定义为50∶50，但所述比率并不局限于50∶50。若时钟信号CLK不具有50∶50之占空率但具有例如60∶40之占空率，数据有效阶段长度与数据无效阶段长度之比率定义为60∶40。

该电位移位器1之基本运行如下。意即，在该数据无效阶段该电位移位器1运行以将该节点N1预先充电至电压Vdd(＝5V)，然后在下一数据有效阶段期间运行以在该预先充电之节点N1上保持该电压Vdd或基于输入数据Din之电压电位将节点N1从电压Vdd(＝5V)放电至Vss(＝0V)。举例而言，如图3所示，在数据无效阶段Pi1该电位移位器1将节点N1预先充电至电压Vdd(＝5V)且然后在下一数据有效阶段期间Pv1将节点N1从电压Vdd(＝5V)放电至Vss(＝0V)。并且，该电位移位器1在数据无效阶段Pi2将节点N1预先充电至电压Vdd(＝5V)，且在下一数据有效阶段期间Pv2在该节点N1上保持该电压Vdd(＝5V)。以此方式，该电位移位器1将输入数据Din之电压0V移位至5V且将输入数据Din之电压5V移位至0V并然后输出该电位移位数据D_移位。

以下将参照图2与3详细描述当该电位移位器1输出该电位移位数据D_移位时之运行。

在瞬间t1至瞬间t2阶段，该时钟信号CLK具有低电位电压(＝0V)，从而0V电压施加于该p型与n型晶体管2与4之栅极G上。因此相对于p型晶体管2，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上电压)-V_S(＝源极S上电压)

＝0V-Vdd

＝-5V

在此情形下，由于该电压V_GS(-5V)比P型晶体管2之临限电压Vth(＝-1V至-2V)小，因此该P型晶体管2处于开启状态。

另一方面，相对于该n型晶体管4，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上之电压)-V_S(＝源极S上之电压)

＝0V-Vss

＝0V

在此情形下，由于电压V_GS(＝0V)比n型晶体管4之临限电压Vth(+1V至+2V)小，该n型晶体管4处于关闭状态。

因此，在瞬间t1至瞬间t2阶段(数据无效阶段Pi1)，该晶体管2与4分别处于开启与关闭状态。由于晶体管2处于开启状态，该节点N1连接至电源Vdd(＝5V)，但无论晶体管3为开启或关闭，由于晶体管4为关闭，因此该节点N1不与电压Vss(＝0V)相连接。因此在该瞬间t1至瞬间t2阶段(数据无效阶段Pi1)，该节点N1预先充电至电压Vdd(＝5V)，从而，该电位移位数据D_移位之电压设定为5V。

按照此方式，在该数据无效阶段Pi1该节点N1预先充电至5V，然后，过渡至数据有效阶段Pv1(瞬间t2至瞬间t3)。

由于在瞬间t2至瞬间t3阶段该时钟信号CLK具有高电位电压(＝5V)，该5V之电压施加于p型与n型晶体管2与4之栅极G。因此相对于p型晶体管2，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上之电压)-V_S(＝源极S上之电压)

＝5V-Vdd

＝0V

在此情形下，由于电压V_GS(＝0V)比p型晶体管2之临限电压Vth(＝-1V至-2V)大，该p型晶体管2处于关闭状态。

另一方面，相对于n型晶体管4，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上之电压)-V_S(＝源极S上之电压)

＝5V-Vss

＝5V

在此情形下，由于电压V_GS(＝5V)比n型晶体管4之临限电压Vth(＝+1V至+2V)大，该n型晶体管4处于开启状态。

由于在瞬间t2至瞬间t3阶段(数据有效阶段Pv1)该输入数据Din为2.5V，因此2.5V电压施加于该n型晶体管3之栅极G上。由于该n型晶体管4处于开启状态，在该n型晶体管3之源极S上之电压Vs为0V。因此，相对于n型晶体管3而言，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上之电压)-V_S(＝源极S上之电压)

＝2.5V-Vss

＝2.5V

在此情形下，由于电压V_GS(＝2.5V)比n型晶体管3之临限电压Vth(＝+1V至+2V)大，该n型晶体管3处于开启状态。

因此，在瞬间t2至瞬间t3阶段，由于该晶体管2处于关闭状态，该节点N1未连接至电源Vdd(＝5V)，但由于晶体管3与4处于开启状态，因此其连接至电源Vss(＝0V)。结果为，在瞬间t2时，该节点N1从5V放电至0V，从而该电位移位数据D_移位之电压变为0V(瞬间t2至瞬间t3)。

按照此方式，在数据有效阶段期间Pv1(瞬间t2至t3)该输入数据Din之电压电位自2.5V移位至0V。

下一步，在瞬间t3至瞬间t4阶段(数据无效阶段Pi2)，该时钟信号CLK具有低电位电压(＝0V)，以使0V电压施加于该p型与n型晶体管2与4之栅极G上。因此，相对于p型晶体管2而言，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G-V_S

＝0V-Vdd

＝-5V

在此情形下，由于电压V_GS(＝-5V)比p型晶体管2之临限电压Vth(＝-1V至-2V)小，则该p型晶体管2处于开启状态。

另一方面，相对于n型晶体管4而言，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G-V_S

＝0V-Vss

＝0V

在此情形下，由于电压V_GS(＝0V)比n型晶体管4之临限电压Vth(＝+1V至+2V)小，则该n型晶体管4处于关闭状态。

因此，在瞬间t3至瞬间t4阶段，该晶体管2与4分别处于开启与关闭状态。由于晶体管2处于开启状态，该节点N1连接至电源Vdd(＝5V)，但无论晶体管3为开启或关闭，由于晶体管4为关闭，因此该节点N1不与电压Vss(＝0V)相连接。因此在该瞬间t3至瞬间t4阶段(数据无效阶段Pi2)，该节点N1预先充电至电压Vdd(＝5V)，从而，该电位移位数据D_移位之电压设定为5V。

按照此方式，在该数据无效阶段Pi2该节点N1预先充电至5V，然后，过渡至数据有效阶段Pv2(瞬间t4至瞬间t5)。

在瞬间t4至瞬间t5阶段，该时钟信号CLK具有高电位电压(＝5V)，从而该晶体管2与4分别处于关闭与开启状态。由于输入数据Din为0V，0V电压施加于该n型晶体管3之栅极G上。由于该n型晶体管4处于开启状态，该n型晶体管3之源极S上之电压为0V。因此，相对于n型晶体管3而言，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G-V_S

＝0V-Vss

＝0V

在此情形下，由于电压V_GS(＝0V)比n型晶体管3之临限电压Vth(+1V至+2V)小，则该n型晶体管3处于关闭状态。因此，该节点N1未连接至电源Vss。在该数据有效阶段Pv2(瞬间t4至瞬间t5)，由于晶体管2处于关闭状态，该节点N1亦未连接至电源Vdd(＝5V)。结果为，在数据有效阶段Pv2(瞬间t4至瞬间t5)，该节点N1仍持续地保持数据无效阶段Pi2(瞬间t3至瞬间t4)之5V电压，从而，该电位移位数据D_移位之电压保持在5V。

因此，数据有效阶段Pv2(瞬间t4至瞬间t5)之输入数据Din之电压0V移位至5V。

如上所述，在瞬间t4至瞬间t5期间，该节点N1未连接至该电源Vdd与Vss。因此，在该节点N1上之电压可能由于漏电流及负载电容C_负载改变的发生而改变，从而5V电压不可能实质性地保持。在图3之区域A中，使用一虚线说明了节点N1上电压改变及瞬间t5时之电压自瞬间t4时之电压偏离了Vva之情况。若该电压变化量Vva可以忽略，将无异常发生。若该电压变化量Vva不可以忽略，将根据电压变化量Vva之原因主要在于漏电流之发生还系在于负载电容器C_负载之变化而采取以下所描述之策略(1)或(2)。

(1)在电压变化量Vva主要系由于漏电流发生之情形下。

在此情形下，例如可以考虑时钟信号CLK与输入数据Din之频率增加之方式。此可缩短数据有效阶段，从而使得电压变化量Vva变小成为可能。在另一种方式中，由于较小尺寸之晶体管2、3或4使晶体管2、3或4之电阻更高，所以经由缩小该晶体管2、3或4之尺寸可使得漏电流变小。因此，若不能够增加时钟信号之频率，缩小晶体管之尺寸系一种策略。

(2)在电压变化量Vva主要系由于负载电容器C_负载之变化而导致之情形下。

在此情形下，举例而言，可以考虑在节点N1与该负载电容器C_负载之间提供反向器之方式。经由此方式，该电位移位器1可以在基本不受该负载电容器C_负载之变化之影响下输出电位移位数据D_移位。

若电压变化量Vva之原因既在于漏电流之发生亦在于负载电容器C_负载之变化，则可以共同使用上述描述之策略(1)与(2)。

下一步，在瞬间t5至瞬间t6阶段(数据无效阶段Pi3)，该时钟信号CLK具有低电位电压(＝0V)，从而晶体管2与4分别处于开启与关闭状态。由于该晶体管2处于开启状态，因此该节点N1连接至电源Vdd(＝5V)上，但由于晶体管4为关闭，无论晶体管3处于开启或关闭状态，该节点N1不与电压Vss(＝0V)相连接。因此在该瞬间t5至瞬间t6阶段(数据无效阶段Pi3)，该节点N1预先充电至电压Vdd(＝5V)，从而，该电位移位数据D_移位之电压设定为5V。

下一步，过渡至数据有效阶段Pv3(瞬间t6至瞬间t7)。

在瞬间t6至瞬间t7阶段，该时钟信号CLK具有高电位电压(＝5V)，从而该晶体管2与4分别处于关闭与开启状态。在自瞬间t6至瞬间t7之阶段，该输入数据Din为2.5V，从而2.5V之电压施加于该n型晶体管3之栅极G上。由于该n型晶体管4处于开启状态，因此该n型晶体管3之源极S上之电压为0V。因此，该n型晶体管3之电压V_GS为2.5V且比临限电压Vth(＝+2V)更大。结果为，该n型晶体管3开启。

因此，在自瞬间t6至瞬间t7之阶段，该晶体管2处于关闭状态，但晶体管3与4处于开启状态，从而，该节点N1连接至该电源Vss(＝0V)。结果为，在瞬间t6时，该节点N1自5V放电为0V，从而电位移位数据D_移位之电压成为0V(瞬间t6至瞬间t7)。按此方式，在数据有效阶段Pv3(瞬间t6至瞬间t7)，输入数据Din之电压2.5V移位为0V。

如上所述，如图2所示之该电位移位器1将输入数据Din之电压0V移位至5V且将输入数据Din之电压2.5V移位至0V并将该已电位移位之输入数据Din作为电位移位数据D_移位输出。

如图2之电位移位器1可以在不使用反向输入数据Din_inv以移位该输入数据Din之电位之情况下输出该电位移位数据D_移位。在该电位移位器1中，相对于节点N1，在电压Vdd一则之p型晶体管2与在电压Vss一侧n型晶体管4都由时钟信号CLK控制，从而若所述晶体管之一处于开启状态，则其它处于关闭状态(见图3)。因此，在该电位移位器1运行过程中，防止了电源Vdd与电源Vss发生互相短路。结果为，阻止自电源Vdd至电源Vss之直流电流流动，从而实现较低功率消耗。

在第一实施例中，时钟信号CLK具有0V与5V之电压电位且输入数据Din具有0V与2.5V之电压电位，但应注意，只要如图2所示之电位移位器1执行电位移位运行，那么，时钟信号CLK与输入数据Din之电压电位不局限于以上所描述的值。在第一实施例中，电源Vdd与电源Vss分别供给电压5V与0V，但应注意，只要如图2所示之电位移位器1执行电位移位运行，那么电源Vdd与电源Vss并不分别局限于5V与0V。

图4展示了根据本发明之第二实施例之电位移位器11。

该电位移位器11接收1位元之数字信号作为输入数据Din，且该数字信号由如0V与1.5V之电压电位表示。该电位移位器11移位该输入数据Din之电压电位0V至2.5V且移位该输入数据Din之电压电位1.5V至0V，且将该已移位之输入数据Din作为电位移位数据D_移位输出。为了移位如上述之电压电位，该电位移位器11包含两个p型晶体管12与13及一个n型晶体管14。晶体管12与13都具有大体上为-1.5V之临限电压Vth且晶体管14具有大体上为+1.5V之临限电压Vth。晶体管12、13及14串联连接。该晶体管12之源极S连接在电源Vdd(＝2.5)上且该晶体管14之源极S连接在电源Vss(＝0V)上。在晶体管13与14之间之节点N1连接在负载电容C_负载上。

应注意，在如上述构建之电位移位器11中，使用该输入数据Din执行该晶体管13之开启与关闭控制，但其它晶体管12与14之开启与关闭控制系使用时钟信号CLK执行而非使用输入数据Din。

以下将描述电位移位器11之运行。

图5系如图4所示之该电位移位器11之时序图。

由电位移位器11所接收之输入数据Din包含数据有效阶段Pv1、Pv2、Pv3、....及数据无效阶段Pi1、Pi2、Pi3、....。该数据有效阶段与数据无效阶段交替出现。数据有效阶段为存在需要移位之电压之阶段，从而数据有效阶段之电压为移位之目标。另一方面，数据无效阶段为数据有效阶段之电压电位转变为下一数据有效阶段之电压电位之阶段，且数据无效阶段之电压不系移位之目标。由电位移位器11所接收之时钟信号CLK在数据有效阶段Pv1、Pv2、Pv3、....期间具有低电位电压(0V)且在数据无效阶段Pi1、Pi2、Pi3、....期间具有高电位电压(2.5V)。

该电位移位器11之基本运行如下。意即，在该数据无效阶段该电位移位器11运行以将该节点N2放电至电压Vss(＝0V)，然后在下一数据有效期间运行以在该已放电之节点N2上保持该电压Vss或基于输入数据Din之电压电位将节点N2从电压Vss(＝0V)充电至Vdd(＝5V)。举例而言，如图5所示，在数据无效阶段Pi1该电位移位器11将节点N2放电至电压Vss(＝0V)且然后在数据有效期间Pv1将节点N2从电压Vss(＝0V)充电至Vdd(＝2.5V)。并且，该电位移位器11在数据无效阶段Pi2将节点N2放电至电压Vss(＝0V)，且然后在下一数据有效期间Pv2在该节点N2上保持该电压Vss。以此方式，该电位移位器11将输入数据Din之电压0V移位至2.5V且将输入数据Din之电压1.5V移位至0V并然后输出该电位移位数据D_移位。

以下将参照图4与5详细描述当该电位移位器11输出该电位移位数据D_移位时之运行。

在瞬间t1至瞬间t2阶段，该时钟信号CLK具有高电位电压(＝2.5V)，从而2.5V电压施加于该p型与n型晶体管12与14之栅极G上。因此相对于p型晶体管12，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上电压)-V_S(＝源极S上电压)

＝2.5V-Vdd

＝0V

在此情形下，由于该电压V_GS(＝0V)比P型晶体管12之临限电压Vth(＝-1.5V)大，因此该P型晶体管12处于关闭状态。

另一方面，相对于该n型晶体管14，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上之电压)-V_S(＝源极S上之电压)

＝2.5V-Vss

＝2.5V

在此情形下，由于电压V_GS(＝2.5V)比n型晶体管14之临限电压Vth(＝+1.5V)大，该n型晶体管14处于开启状态。

因此，在瞬间t1至瞬间t2阶段(数据无效阶段Pi1)，晶体管12与14分别处于关闭与开启状态。由于晶体管12处于开启状态，该节点N2连接至电压Vss(＝0V)，但无论晶体管13为开启或关闭，由于晶体管12为关闭，因此该节点N2不与电压Vdd(＝2.5V)相连接。因此在该瞬间t1至瞬间t2阶段(数据无效阶段Pi1)，该节点N2放电至电压Vss(＝0V)，从而，该电位移位数据D_移位之电压设定为0V。

按照此方式，在该数据无效阶段Pi1该节点N1放电至0V，然后，过渡至数据有效阶段Pv1(瞬间t2至瞬间t3)。

由于在瞬间t2至瞬间t3阶段该时钟信号CLK具有低电位电压(＝0V)，该0V之电压施加于p型与n型晶体管12与14之栅极G。因此相对于p型晶体管12，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上之电压)-V_S(＝源极S上之电压)

＝0V-Vdd

＝-2.5V

在此情形下，由于电压V_GS(＝-2.5V)比p型晶体管12之临限电压Vth(＝-1.5V)小，该p型晶体管12处于开启状态。

另一方面，相对于n型晶体管14，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上之电压)-V_S(＝源极S上之电压)

＝0V-Vss

＝0V

在此情形下，由于电压V_GS(＝0V)比n型晶体管14之临限电压Vth(＝+1.5V)大，该n型晶体管14处于关闭状态。

由于在瞬间t2至瞬间t3阶段(数据有效阶段Pv1)该输入数据Din为0V，因此0V电压施加于该p型晶体管13之栅极G上。由于该n型晶体管12处于开启状态，在该p型晶体管13之源极S上之电压Vs为Vdd(＝2.5V)。因此，相对于p型晶体管13而言，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G(＝栅极G上之电压)-V_S(＝源极S上之电压)

＝0V-Vdd

＝-2.5V

在此情形下，由于电压V_GS(＝-2.5V)比p型晶体管13之临限电压Vth(＝-1.5V)小，该p型晶体管13处于开启状态。

因此，在瞬间t2至瞬间t3阶段，由于该晶体管14处于关闭状态，该节点N2未连接至电源Vss(＝0V)，但由于晶体管12与13处于开启状态，因此其连接至电源Vdd(＝2.5V)。结果为，在瞬间t2时，该节点N2从0V充电至2.5V，从而该电位移位数据D_移位之电压变为2.5V(瞬间t2至t3)。

按照此方式，在数据有效期间Pv1(瞬间t2至t3)该输入数据Din之电压电位自0V移位至2.5V。

下一步，在瞬间t3至瞬间t4阶段(数据无效阶段Pi2)，该时钟信号CLK具有高电位电压(＝2.5V)，因而2.5V电压施加于该p型与n型晶体管12与14之栅极G上。因此，相对于p型晶体管12而言，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G-V_S

＝2.5V-Vdd

＝0V

在此情形下，由于电压V_GS(＝0V)比p型晶体管12之临限电压Vth(＝-1.5V)大，则该p型晶体管12处于关闭状态。

另一方面，相对于n型晶体管14而言，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G-V_S

＝2.5V-Vss

＝2.5V

在此情形下，由于电压V_GS(＝2.5V)比n型晶体管14之临限电压Vth(＝+1.5V)大，则该n型晶体管14处于开启状态。

因此，在瞬间t3至瞬间t4阶段，晶体管12与14分别处于开启与关闭状态。由于晶体管14处于开启状态，该节点N2连接至电压Vss(＝0V)，但无论晶体管13为开启或关闭，由于晶体管12为关闭，因此该节点N2未与电压Vdd(＝2.5V)相连接。因此在该瞬间t3至瞬间t4阶段(数据无效阶段Pi2)，该节点N2放电至电压Vss(＝0V)，从而，该电位移位数据D_移位之电压设定为0V。

按照此方式，在该数据无效阶段Pi2该节点N2放电至0V，然后，过渡至数据有效阶段Pv2(瞬间t4至瞬间t5)。

在瞬间t4至瞬间t5阶段，该时钟信号CLK具有低电位电压(＝0V)，从而该晶体管12与14分别处于开启与关闭状态。由于输入数据Din为1.5V，1.5V电压施加于该p型晶体管13之栅极G上。由于该p型晶体管12处于开启状态，该p型晶体管13之源极S上之电压为Vdd(＝2.5V)。因此，相对于p型晶体管13而言，自源极S所观察之源极S与栅极G之间的电压V_GS如下：

V_GS＝V_G-V_S

＝1.5V-Vdd

＝-1V

在此情形下，由于电压V_GS(＝-1V)比p型晶体管13之临限电压Vth(-1.5V)大，则该p型晶体管13处于关闭状态。因此，该节点N2未连接至电源Vdd(＝2.5V)。在该数据有效阶段Pv2(瞬间t4至瞬间t5阶段)，由于晶体管14处于关闭状态，该节点N2亦未连接至电源Vss(＝0V)。结果为，在数据有效阶段Pv2，该节点N2持续地保持数据无效阶段Pi2(瞬间t3至瞬间t4)之0V电压，从而，该电位移位数据之电压D_移位保持在0V(瞬间t4至瞬间t5)。

如上所述，在瞬间t4至瞬间t5期间，该节点N2未连接至该电源Vdd与Vss。因此，在该节点N2上之电压可能由于漏电流及负载电容C_负载改变的发生而改变，从而0V电压不可能实质性地保持。在此情形下，可以同样使用图3中解释的策略(1)与/或(2)。

下一步，在瞬间t5至瞬间t6阶段(数据无效阶段Pi3)，该时钟信号CLK具有高电位电压(＝2.5V)，从而晶体管12与14分别处于关闭与开启状态。由于该晶体管14处于开启状态，因此该节点N2连接至电源Vss(＝0V)上，但由于晶体管12为关闭，无论晶体管13处于开启或关闭状态，该节点N2未与电源Vdd(＝2.5V)相连接。因此在该瞬间t5至瞬间t6阶段(数据无效阶段Pi3)，该节点N2放电至电压Vss(＝0V)，从而，该电位移位数据D_移位之电压设定为0V。

下一步，过渡至数据有效阶段Pv3(瞬间t6至瞬间t7)。

在瞬间t6至瞬间t7阶段，该时钟信号CLK具有低电位电压(＝0V)，从而晶体管12与14分别处于关闭与开启状态。在自瞬间t6至瞬间t7之阶段，该输入数据Din为0V，从而0V电压施加于该p型晶体管13之栅极G上。由于该n型晶体管12处于开启状态，因此该p型晶体管13之源极S上之电压为2.5V。因此，该p型晶体管3之电压V_GS为-2.5V且比临限电压Vth(＝-1.5V)更小。结果为，该p型晶体管13开启。

因此，在自瞬间t6至瞬间t7之阶段，该晶体管14处于关闭状态，但晶体管12与13处于开启状态，从而，该节点N2连接至该电源Vdd(＝2.5V)。结果为，在瞬间t6时，该节点N2自0V充电为2.5V，从而电位移位数据D_移位之电压成为2.5V(瞬间t6至瞬间t7)。

按此方式，如图4所示之电位移位器11将该输入数据Din之电压电位0V移位为2.5V并且将该输入数据Din之电压电位1.5V移位为0V，并将该已电位移位之输入数据Din作为电位移位数据D_移位输出。

如图4所示之电位移位器11可以在不使用反向输入数据Din_inv以移位该输入数据Din之电位之情况下输出该电位移位数据D_移位。在该电位移位器11中，相对于节点N2，在电压Vdd一侧之p型晶体管12与在电压Vss一侧n型晶体管14都由时钟信号CLK控制，从而若所述晶体管之一处于开启状态，则其它处于关闭状态(见图5)。因此，在该电位移位器11运行过程中，防止了电源Vdd与电源Vss发生互相短路。结果为，阻止自电源Vdd至电源Vss之直流电流流动，从而实现较低功率消耗。

经由联合使用如图4与图2所示之电位移位器11与1，将具有电压1.5V与0V之输入数据Din移位至具有电压5V与0V之电位移位数据D_移位亦为可能的。

图6展示了根据本发明之该第三实施例之电位移位器10。图7系如图6所示之该电位移位器10之时序图。

应注意，如图6所示之电位移位器10不包含如图2所示之晶体管4，但包含AND电路5。该AND电路5接收输入数据Din及时钟信号CLK′并输出输入数据Din′至晶体管3之栅极G。该输入数据Din′代表输入数据Din及该时钟信号CLK′之逻辑和。

以下将使用该电位移位器10之时序图(见图7)描述电位移位器10之运行。

电位移位器10之基本运行与图2所示之电位移位器1之运行相同。意即，在数据无效阶段，该电位移位器10将节点N1预先充电至电压Vdd(＝5V)。下一步，若在数据有效阶段输入数据Din之电压为0V，则保持了预先充电之节点N1之电压Vdd，且若输入数据Din之电压为5V，则节点N1自Vdd(＝5V)放电至Vss(＝0V)。因此，自如图6所示之电位移位器10输出之D_移位与自如图2所示之电位移位器1输出之D_移位相同(见图7与图3之时序图)。然而，如图6所示之电位移位器10不仅使用了第一时钟信号CLK而且使用了第二时钟信号CLK′以移位该输入数据Din之电位。时钟信号CLK与时钟信号CLK′之不同点在于该第一时钟信号CLK之高电位电压为5V，而该第二时钟信号CLK′之高电位电压为2.5V。该第二时钟信号CLK′与输入数据Din经由该AND电路5接收。

基于该第二时钟信号CLK′该AND电路5将输入数据Din转变为输入数据Din′且然后输出输入数据Din′(下文中，输入数据Din′称作″已改变之输入数据Din)。更具体而言，当该第二时钟信号CLK′为高电位电压(＝2.5V)时，该AND电路5输出该输入数据Din之电压电位，且当该第二时钟信号CLK′及该输入数据Din之一为低电位电压(＝0V)时，将低电位电压(＝0V)作为已改变之输入数据Din′输出。如图7之时序图所示，在数据有效阶段Pv1、Pv2、....，该第二时钟信号CLK′之电压为高电位(＝2.5V)，从而该AND电路5输出数据有效阶段Pi1、Pi2、....之输入数据Din之电压作为该已改变之输入数据Din′之电压。在数据无效阶段Pi1、Pi2、....，该第二时钟信号CLK′为低电位电压(＝0V)，从而不管数据无效阶段Pi1、Pi2、....之输入数据Din之电压电位，该AND电路5将0V电压作为已改变之输入数据Din′输出。

如此已改变之输入数据Din′控制该晶体管3，从而该电位移位器10按如下方式运行。

在瞬间t1至瞬间t2阶段，该第一时钟信号CLK具有低电位电压(＝0V)，从而0V电压施加于该p型晶体管2之栅极G上。因此，该p型晶体管2之电压V_GS为-5V并且比p型晶体管2之临限电压Vth(＝-1V至-2V)小。结果为，p型晶体管2处于开启状态。

由于在瞬间t1至瞬间t2阶段，该第二时钟信号CLK′为0V，应注意，该AND电路5将电压0V作为已改变之输入数据Din′输出。因此，该n型晶体管3之电压V_GS为0V且因此比n型晶体管3之临限电压Vth(＝+1V至+2V)小，从而n型晶体管3处于关闭状态。

由于p型晶体管2处于开启状态而n型晶体管3处于关闭状态，该节点N1连接至电源Vdd(＝5V)。因此，在瞬间t1至瞬间t2阶段(数据无效阶段Pi1)，该节点N1预先充电至Vdd(＝5V)，从而，该电位移位数据D_移位之电压设定为5V。

在瞬间t2至瞬间t3阶段，该第一时钟信号CLK为高电位电压(＝5V)，从而，该5V电压施加于该p型晶体管2之栅极G上。因此，该p型晶体管2之电压V_GS为0V且因此比p型晶体管2之临限电压Vth(＝-1V至-2V)大。从而p型晶体管2处于关闭状态。

进一步言之，由于在瞬间t2至瞬间t3阶段，该第二时钟信号CLK′为2.5V且输入数据Din亦为2.5V，该AND电路5将电压2.5V作为已改变之输入数据Din′输出，因而，2.5V电压施加于该n型晶体管3之栅极G上。因此，该n型晶体管3之电压V_GS为2.5V且因此比n型晶体管3之临限电压Vth(＝+1V至+2V)大，从而n型晶体管3处于开启状态。

在瞬间t2至瞬间t3之阶段，由于晶体管2处于关闭状态，因此节点N1未连接至电源Vdd(＝5V)，但由于晶体管3处于开启状态，因此节点N1连接在电源Vss(＝0V)上。结果为，在瞬间t2，该节点N1自5V放电为0V，从而该电位移位数据D_移位之电压为0V(瞬间t2至瞬间t3)。

按此方式，在数据有效阶段Pv1(瞬间t2至瞬间t3)输入数据Din之电压电位自2.5V移位至0V。

下一步，在瞬间t3至瞬间t4阶段，该第一时钟信号CLK具有低电位电压(＝0V)，从而，该0V电压施加于该p型晶体管2之栅极G上。因此，该p型晶体管2之电压V_GS为-5V且因此比p型晶体管2之临限电压Vth(＝-1V至-2V)小。从而p型晶体管2处于开启状态。

由于在瞬间t3至瞬间t4阶段，该第二时钟信号CLK′为0V，应注意，该AND电路5将电压0V作为已改变之输入数据Din′输出。因此，该n型晶体管3之电压V_GS为0V且因此比n型晶体管3之临限电压Vth(＝+1V至+2V)小，从而n型晶体管3处于关闭状态。

因此，在瞬间t3至瞬间t4阶段，晶体管2与3分别处于开启与关闭状态。由于晶体管2处于开启状态，该节点N1连接至电源Vdd(＝5V)，但由于晶体管3处于关闭状态，因此该节点N1未与电源Vss(＝0V)相连接。因此在该瞬间t3至瞬间t4阶段(数据无效阶段Pi2)，该节点N1预先充电至电压Vdd(＝5V)，从而，该电位移位数据D_移位之电压设定为5V。

在瞬间t4至瞬间t5阶段，由于该第二时钟信号CLK′为2.5V且输入数据Din为0V，该AND电路5将电压0V作为已改变之输入数据Din′输出，因而，0V电压施加于该n型晶体管3之栅极G上。因此，该n型晶体管3处于关闭状态。

在瞬间t4至瞬间t5阶段，该第一时钟信号CLK为高电位电压(＝5V)，因而，5V电压施加于该p型晶体管2之栅极G上。因此，该p型晶体管2处于关闭状态。

如上所述，由于晶体管2与3都处于关闭状态，该节点N1未与电源Vdd与Vss相连接。结果为，在数据有效阶段Pv2(瞬间t4至瞬间t5)，该节点N1仍持续地保持数据无效阶段Pi2(瞬间3至瞬间4)之5V电压，从而，该电位移位数据D_移位之电压保持在5V。按照此方式，在数据有效阶段Pv2(瞬间t4至瞬间t5)输入数据Din之电压0V移位至5V。

由于漏电流发生及负载电容C电容改变而引起在该节点N1上5V电压改变，结果导致无法忽略在数据有效阶段Pv2之电压变化量，在此情形下，可以使用参考图3解释之策略(1)与/或(2)。

下一步，在瞬间t5至瞬间t6阶段，该第一时钟信号CLK具有低电位电压(＝0V)，因而，0V电压施加于该p型晶体管2之栅极G上。因此，该p型晶体管2处于开启状态。

进一步言之，由于在瞬间t5至瞬间t6阶段，该第二时钟信号CLK′为0V，该AND电路5将电压0V作为已改变之输入数据Din′输出，从而n型晶体管3处于关闭状态。

由于p型晶体管2处于开启状态而n型晶体管3处于关闭状态，该节点N1连接至电源Vdd(＝5V)。从而，该电位移位数据D_移位之电压保持在5V(瞬间t5至瞬间t6)。

下一步，在瞬间t6至瞬间t7阶段，该第一时钟信号CLK为高电位电压(＝5V)，从而，该晶体管2处于关闭状态。并且，由于在瞬间t6至瞬间t7阶段，该输入数据Din为2.5V，该AND电路5将2.5V电压作为已改变之输入数据Din′输出，从而该n型晶体管3处于开启状态。

在自瞬间t6至瞬间t7之阶段，该晶体管2处于关闭状态，但晶体管3处于开启状态，从而，该节点N1连接至该电源给Vss(＝0V)。结果为，在瞬间t6时，该节点N1自5V放电为0V，从而电位移位数据D_移位之电压成为0V(瞬间t6至瞬间t7)。按此方式，在数据有效阶段Pv3(瞬间t6至瞬间t7)，输入数据Din之电压2.5V移位为0V。

如上所述，如图2所示之该电位移位器1将输入数据Din之电压0V移位至5V且将输入数据Din之电压2.5V移位至0V并将该已电位移位之输入数据Din作为电位移位数据D_移位输出。因此，自如图6所示之电位移位器10输出之D_移位与自如图2所示之电位移位器1输出之D_移位相同(见图7与图3所示之时序图)。

如图6之电位移位器10可以在不使用反向输入数据Din_inv以移位该输入数据Din之电位之情况下输出该电位移位数据D_移位。进一步而言，该电位移位器10包含两个晶体管2与3。该晶体管2由该时钟信号CLK控制，从而在数据无效阶段，晶体管2处于开启状态。另一方面，应注意，晶体管3由AND电路5输出之已改变输入数据Din′控制。该AND电路5改变数据无效阶段之输入数据Din之电压至0V并然后将该输入数据Din作为已改变之输入数据Din′输出，从而该晶体管3在数据无效阶段一直处于关闭状态。因此，当晶体管3处于关闭状态时，晶体管2处于开启状态，从而防止了电源Vdd与电源Vss在该电位移位器10运行中互相短路，从而实现低功率消耗。

在第三实施例中，提供用以改变输入数据Din(2.5V/0V)之装置(该AND电路5)实现了在该电位移位器10(见图6)中省略图2中所示之电位移位器1所需要之晶体管4。此概念可以应用于如图4所示之电位移位器11，从而提供用以改变输入数据Din(2.5V/0V)之装置可以实现不同电位移位器，其中省略了电位移位器11所需要之晶体管12。

图8为展示电压转换装置50之图解说明图，其中使用如图2所示之电位移位器1。图9展示该电压转换装置50之时序图。

该电压转换装置50包含图2所示之电位移位器1及锁存器102。图8所示之锁存器102具有与图1所示之锁存器102相同之结构。

自电位移位器1输出之电位移位器D_移位经由锁存器102处理并作为输出数据Dout输出。由于锁存器102本身为习知，此处省略该锁存器102之运行之详细解释。若输入数据Din之电压为2.5V，如图2及图3所解释，则电压2.5V经由该电位移位器1移位至电压0V，从而该电位移位数据D_移位之电压为0V。电位移位数据D_移位之0V电压经由锁存器102转换为电压5V，从而该输出数据Dout为5V。另一方面，若输入数据Din之电压为0V，则此电压0V经由该电位移位器1移位至电压5V，从而该电位移位数据D_移位之电压为5V。电位移位数据D_移位之5V电压经由锁存器102转换为电压0V，从而该输出数据Dout为0V。因而，若输入数据Din为2.5V，则该电压转换装置50输出5V电压，但若输入数据Din为0V，则输出0V电压。

应注意，在如图8所示之电压转换装置50中，在瞬间t4至瞬间t5阶段(见图3)电位移位器1之晶体管2与3都处于关闭状态且因而节点N1既未与电源Vdd连接亦未与电源Vss连接。因此，若时钟信号CLK或CLK_inv之升或降改变了锁存器102之输入电容，则在瞬间t4至瞬间t5阶段之节点N1(电位移位数据D_移位)上之电压可能随此输入电容之改变而改变。在此情形下，若电压变化量可以忽略，则没有问题。但若在节点N1上之电压已改变到锁存器102错误地将节点N1上之电压识别为0V而非5V之程度时，该电压转换装置50不能够输出正确的输出数据Dout。由于此原因，若不能忽视节点N1上之电压改变量时，举例而言，可如图10所示配置如图8所示之电压转换装置50。

图10为一展示电压转换装置60之图解说明图，其系不同于如图8所示之电压转换装置50之实例。图11为该电压转换装置60之时序图。

电压转换装置60包含一电位移位器20与锁存器103。该电位移位器20包含第一部分21。该第一部分21具有与图8所示之电位移位器1相同之结构。因此，在第一部分21之节点N1上之中间移位数据Dimm具有与图9中所示之电位移位数据D_移位相同之波形。应注意，图10所示之电位移位器20包含该第一部分21之后继级中之第二部分22。因此，输出自该第一部分21之中间移位数据Dimm未提供至锁存器103，而提供至该第二部分22。由于该第二部分22为反向器，该中间移位数据Dimm经由该第二部分22反向且该已反向之中间移位数据Dimm作为电位移位数据D_移位出现在该第二部分22之节点N2上。

由于当中间移位数据Dimm之电压为0V时，该节点N2连接至电源Vdd且当中间移位数据Dimm之电压为5V时，该节点N2连接至电源Vss，应注意，该节点N2大体上一直连接在电源Vdd与电源Vss上。因此，即使在节点N2上之电压由于锁存器103之输入电容之改变而改变，但在节点N2上已改变之电压可以立刻恢复到原来之电压。结果为，锁存器103之输入电容之改变大体上不会影响锁存器103接收自该电位移位器20输出之电位移位数据D_移位。

应注意，由图10所示之锁存器103接收之电位移位数据D_移位与由图8所示之锁存器102接收之电位移位数据D_移位之间之关系为反向关系(见图9与11之时序图)。因此，假定以与图8所示之锁存器102执行之同样方式，自如图10所示之锁存器103将节点X上之电压当作输出数据Dout，图10所示之该电压转换装置60之输出数据Dout经由图8所示之电压转换装置50之反向输出数据Dout来表示。为了使得图10所示之该电压转换装置60能够输出大体上与图8所示之电压转换装置50输出同样之输出数据Dout，该电压转换装置60在节点Y上而非在节点X输出一电压作为输出数据Dout。尽管该电位移位器20包含该第二部分22(反向器)，此可以使得图10所示之该电压转换装置60能够输出与图8所示之电压转换装置50大体上相同之输出数据Dout。

在图8至图11，如图2所示之电位移位器1应用于该电压转换装置中。但即使使用图6所示之电位移位器10代替电位移位器1，输出如图9与11所说明之同样的输出数据Dout。

可以经由组合如图4所示之电位移位器11与锁存器得到电压转换装置。

图12展示了一个如图8所示之电压转换装置50应用于移动电话200之实例。

图12图解说明了在玻璃基板80之一侧上之液晶单元之部分与TCP 70之部分，且该TCP 70用各向异性导电薄膜(未图示)附著在该玻璃基板80上。在该玻璃基板80上提供有如图8所示之电压转换装置50。在该TCP上安装有IC晶片71。该IC晶片71输出时钟信号(下文中称为″IC时钟信号″)CLK′、反向时钟信号(下文中称为″反向IC时钟信号″)CLK′_inv及一位元之数字数据(数据)。该电压转换装置50接收此自该IC晶片71输出之数据作为输入数据Din，并随后输出输出数据Dout。应注意，出于控制晶体管2之目的，该电压转换装置50不接收IC时钟信号CLK′但接收经由使用电位移位器81移位IC时钟信号CLK′之电位而获得之时钟信号CLK。以下将描述此原因。

使用于该IC晶片71中之晶体管通常形成于矽基板上，但该电压转换装置50之晶体管2、3与4形成于玻璃基板80之上。因此，形成于玻璃基板80上之晶体管2、3与4通常在临限电压上不同于使用于IC晶片71中之晶体管。举一个例子，使用于IC晶片71中之p型与n型晶体管分别具有大约-1V与+1V之临限电压。但形成于玻璃基板80之上之p型晶体管2具有-1V至-2V之临限电压且形成于玻璃基板80之上之n型晶体管3与4具有+1V至+2V之临限电压。由于此原因，该电压转换装置50所要求之电源电压Vss与Vdd与IC晶片71所要求的电源电压不同(例如，电压转换装置50所要求之电压Vdd必须比IC晶片71所要求的电压Vdd高)。举例而言，IC晶片71所要求的电源电压Vss与Vdd分别为0V与2.5V，但电压转换装置50所要求之电源电压Vss与Vdd分别为0V与5V。在IC晶片71之电源电压为Vss＝0V与Vdd＝2.5V之情形下，则该IC时钟信号CLK′具有0V与2.5V电压，而在电压转换装置50之电源电压为Vss＝0V与Vdd＝5V之情形下，则晶体管2之源极S连接至电源Vdd(＝5V)。在此情形下，若IC时钟信号CLK′本身施加于该电位移位器1之晶体管2之栅极G上，该晶体管2之V_GS成为-2.5V或-5V。因此，若晶体管2之临限电压Vth为-1V至-2V，该晶体管2之V_GS不会超越临限电压Vth，因此可以开启而不能关闭晶体管2。举例而言，为了保证晶体管2之开启与关闭，与IC时钟信号CLK′不同之时钟信号可以施加于该晶体管2之栅极G上。例如，此不同时钟信号可以为具有0V低电位电压及5V高电位电压之时钟信号。若时钟信号具有0V电压及5V电压，则该晶体管2之V_GS成为0V及-5V，从而，即使该晶体管2具有-1V至-2V之临限电压，亦可以可靠地开启及关闭晶体管2。为了产生如此不同之时钟信号，图12中提供了用以移位该IC时钟信号CLK′之电压电位之电位移位器81。例如，该电位移位器81可以为如图1所示之电位移位器101。经由向如图1所示之电位移位器101提供IC时钟信号CLK′与反向IC时钟信号CLK′_inv而非输入数据Din及反向输入数据Din_inv，该电位移位器101输出具有电压0V与5V之时钟信号CLK。因此，经由提供该时钟信号CLK至该电位移位器1之晶体管2，可以确保开启及关闭晶体管2。

按此方式，该电位转换装置50可以转换接收自该IC晶片71之输入数据Din成为如图9时序图所示之所要的输出数据Dout。

在图12中，为了移位自该IC晶片71输出之1位元数据之数字数据之电压电位，提供了如图8所示之电压转换装置50。若有必要IC晶片71输出多个位元之数字数据且移位多个位元之数字数据之电压电位，则可相应地提供各自为如图8所示之电压转换装置的多个电压转换装置。以下将详细描述一个提供了多个电压转换装置且每一电压转换装置为如图8所示电压转换装置之情况。

安装于TCP 70上之IC晶片71输出M个数字数据数据1、数据2、....、数据M。为了移位M个数字数据数据1、数据2、....、数据M之电压电位，M个电压转换装置50形成于该玻璃基板80之上，且每一电压转换装置50为如图8所示之电压转换装置。每一自该IC晶片71输出之M个数字数据数据1、数据2、....、数据M分别作为输入数据Din1、Din2、....、DinM提供至每一电压转换装置50。为了确保控制每一电压转换装置50之电位移位器1之晶体管2，应提供自该电位移位器81输出之时钟信号CLK(5V/0V)而非自IC晶片71输出之IC时钟信号CLK′(2.5V/0V)至电压转换装置50。

在图13中，每一电压转换装置50分别接收自IC晶片71输出之M个数字数据数据1、数据2、....、数据M中之每一者，从而移位M个数字数据之电压电位且然后将已移位之M个数字数据作为输出数据Dout1、Dout2、....、DoutM输出。

在图13中，由于每一电压转换装置50具有根据本发明之电位移位器1，因此防止该电源Vdd与电源Vss互相短路，从而实现移动电话201之低功率消耗。

现在假定在图13中使用图1所示之习知电位移位器101而非电位移位器1之每一者。在此情形下，应注意，为了让电位移位器101移位数字数据数据1、数据2、....、数据M，每一电位移位器101必须额外分别接收每一反向数字数据数据1_inv、数据2_inv、....、数据M_inv。因此，在使用图1所示之习知之电位移位器101而非每一电位移位器1之情形下，除了数字数据数据1、数据2、....、数据M之输出部分之外，该IC晶片71还必须具有反向数字数据数据1_inv、数据2_inv、....、数据M_inv之输出部分。相反地，在如图13所示之移动电话201之情形下，自电位移位器81输出之时钟信号CLK通常使用于根据本发明之M个电位移位器1，从而可以使用一个时钟信号CLK移位M个输入数据Din1至DinM且可以在不使用用于电位移位器之M个反向输入数据之情况下移位。因此，该IC晶片71不需要具有用于与M个数字数据数据1、数据2、....、数据M相对应之反向数字数据数据1_inv、数据2_inv、....、数据M_inv之M个输出部分，从而，简化了用于连接该IC晶片71与该电位移位器1之接口。

图14展示了一实例，其中如图6所示之电压转换装置10应用于移动电话300。

图14图解说明了在玻璃基板80之一侧上之液晶单元之部分与TCP 70之部分，且该TCP 70用各向异性导电薄膜(未图示)附著在该玻璃基板80上。在该玻璃基板80上提供有如图6所示之电位移位器10与图1所示之锁存器102。该电压转换装置82包含该电位移位器10与锁存器102。在该TCP 70上安装有IC晶片71。如同图12所示之移动电话200一样，为了控制电位移位器10之晶体管2，该移动电话300包含该电位移位器81。

该电位移位器10之晶体管3经由自该AND电路5输出之已改变之输入数据Din′控制。由于该已改变之输入数据Din′之电压电位为0V与2.5V(见图6)，该已改变之输入数据Din′产生于以2.5V电源运行之IC晶片72中。因此，该AND电路5形成于该IC晶片72中。该AND电路5接收该输入数据Din及该IC时钟信号CLK′且输出该具有0V与2.5V之电压电位之已改变之输入数据Din′(见图7之时序图)。

以此方式，该p型晶体管2由具有0V与5V电压电位之时钟信号CLK控制，且该n型晶体管3由具有0V与2.5V之电压电位之已改变之输入数据Din′控制。因此，如图7之时序图所示，该电位移位器10可以将该输入数据Din转换为所需要之输出数据Dout。

为了转换M个数字数据Din1、Din2、....、DinM，安装于该TCP 70上之IC晶片72包含M个电压转换装置82，其中每一个电压转换装置为如图14所示之电压转换装置82。为了确保控制每一电位移位器10之晶体管2，应自电位移位器81提供具有0V及5V之电压电位之时钟信号CLK至每一电压转换装置82。由于自电压转换装置82之AND电路5输出之每一输入数据Din1′、Din2′、....、DinM具有0V与2.5V之电压电位，所以每一电压转换装置82之AND电路5形成于该IC晶片72中。

由于该移动电话301包含根据本发明之电位移位器10，所以防止了在电位移位器10之运行过程中电源Vdd与电源Vss互相短路，从而实现了移动电话301之低功率消耗。

在如图15所示之移动电话301，将两个时钟信号CLK′与CLK输入至M个电位移位器10之每一者中，且因此两个时钟信号CLK′与CLK通常用于M个电位移位器10中。因此，使用两个时钟信号CLK′与CLK可以移位M个输入数据Din1至DinM之电压电位且可在无须使用用于电位移位器之M个反向输入数据之情况下实现移位。因此，该IC晶片72不需要具有用于与M个数字数据Din1、Din2、....、DinM相对应之M个反向数字数据Din1_inv、Din2_inv、....、DinM_inv的M个输出部分，从而，简化了用于连接该IC晶片72与电位移位器10之接口。

尽管如图2与图6所示之电位移位器1与10使用于以上所描述之移动电话200、201、300及301，图4所示之电位移位器11亦可应用于移动电话。进一步言之，尽管以上描述了所述电位移位器应用于移动电话之实例，根据本发明之电位移位器可应用于需要移位电压电位之其它装置中。

尽管以上描述之电位移位器接收具有两个电压电位(0V与5V)之输入数据且移位两个电压电位，但根据本发明，电位移位器可以构建以接收具有一个电压电位或三个或三个以上之电压电位之输入数据且然后移位该所接收之一个电压电位或三个或三个以上之电压电位。

【主要元件符号说明】

1 电位移位器

2 晶体管

3 晶体管

4 晶体管

5 AND电路

10 电位移位器

11 电位移位器

12 晶体管

13 晶体管

14 晶体管

20 电位移位器

21 第一部分

22 第二部分

50 电压转换装置

60 电压转换装置

70 TCP

71 IC晶片

72 IC晶片

80 玻璃基板

81 电位移位器

82 电压转换装置

100 电压转换装置

101 电位移位器

102 锁存器

103 锁存器

200 移动电话

201 移动电话

300 移动电话

301 移动电话

Claims

1.一种用以接收一第一时钟信号及具有第一电压之数据以移位该第一电压至一第二电压之电位移位器，该电位移位器包含：

一用以提供该第二电压至一预定位置之第一电压供给装置；及

一用以提供一第三电压至该预定位置之第二电压供给装置，

其中当该第一电压供给装置向该预定位置提供该第二电压时，该第二电压供给装置运行以阻止该第三电压供给至该预定位置。

2.如权利要求1之电位移位器，其中在一第一阶段，该第一电压供给装置提供该第二电压至该预定位置且该第二电压供给装置阻止该第三电压供给至该预定位置，

且其中在紧随该第一阶段之一第二阶段，该第一电压供给装置阻止该第二电压供给至该预定位置且该第二电压供给装置继续阻止该第三电压供给至该预定位置。

3.如权利要求2之电位移位器，其中在该第一阶段，该第一电压供给装置提供该第二电压至该预定位置以响应该第一时钟信号且该第二电压供给装置阻止该第三电压供给至该预定位置以响应该第一时钟信号与该数据，

且其中在该第二阶段，该第一电压供给装置阻止该第二电压供给至该预定位置以响应该第一时钟信号且该第二电压供给装置继续阻止该第三电压供给至该预定位置以响应该第一时钟信号及该数据。

4.如权利要求1之电位移位器，其中在一第一阶段，该第一电压供给装置阻止该第二电压供给至该预定位置且该第二电压供给装置将该第三电压供给至该预定位置，

且其中在紧随该第一阶段之一第二阶段，该第一电压供给装置供给该第二电压供给至该预定位置且该第二电压供给装置阻止该第三电压供给至该预定位置。

5.如权利要求4之电位移位器，其中在该第一阶段，该第一电压供给装置阻止该第二电压供给至该预定位置以响应该第一时钟信号且该第二电压供给装置提供该第三电压至该预定位置以响应第一时钟信号与该数据，

且其中在紧随该第一阶段之一第二阶段，该第一电压供给装置将该第二电压供给至该预定位置以响应该第一时钟信号且该第二电压供给装置阻止该第三电压供给至该预定位置以响应该第一时钟信号与该数据。

6.如权利要求2至5中任何一项之电位移位器，其中该第一电压供给装置包含一第一开关装置，该第一开关装置变为开启状态及关闭状态以响应该第一时钟信号，

其中该第二电压供给装置包含一第二开关装置，该第二开关装置变为开启状态及关闭状态以响应该第一时钟信号，

且其中当该第一开关装置处于开启状态时，该第二开关装置处于关闭状态，且该第一开关装置处于关闭状态时，该第二开关装置处于开启状态。

7.如权利要求6之电位移位器，其中该电位移位器包含位于该预定位置与该第二开关装置之间之一第三开关装置，该第三开关装置变为开启状态与关闭状态以响应该数据。

8.如权利要求2或4之电位移位器，其中该第一电压供给装置包含一第四开关装置，该第四开关装置变为开启状态与关闭状态以响应该第一时钟信号，

其中该第二电压供给装置包含一用以处理该数据之数据处理装置及一第五开关装置，该第五开关装置变为开启状态与关闭状态以响应该已处理之数据，

且其中当该第四开关装置处于开启状态时，该第五开关装置处于关闭状态，且该第四开关装置处于关闭状态时，该第五开关装置处于开启状态。

9.如权利要求8之电位移位器，其中该数据具有一数据有效阶段与一数据无效阶段，

且其中该数据处理装置将有效阶段之该数据之该数据之电压改变为一用以使该第五开关装置处于开启状态或关闭状态之电压。

10.如权利要求9之电位移位器，其中该数据处理装置经由使用第二时钟信号将有效阶段之该数据之该数据之电压改变为一用以使该第五开关装置处于开启状态或关闭状态之电压，该第二时钟信号具有相对于该第一时钟信号之电压电位反向之电压电位。

11.一种电压转换设备，其包含如权利要求1至10中之任何一项之该电位移位器。