-
Hintergrund
-
Die vorliegende Erfindung bezieht sich im Allgemeinen auf einen Pegelumsetzer und ein Verfahren, um ihn zu betreiben.
-
Logikvorrichtungs-Versorgungsspannungen liegen üblicherweise bei etwa 1 V, also auf einem niedrigen Spannungspegel. Jedoch sind höhere Spannungswerte erforderlich, um nichtflüchtige Flash-Speicher zu betreiben, z. B. 10 bis 17 V. Spezielle Hochspannungsvorrichtungen (HV-Vorrichtungen) werden in dem Logikprozess verwendet, um mit diesen hohen Spannungen umzugehen.
-
Im Allgemeinen hat eine Niederspannung einen Spannungspegel, der über 0 V liegt. Ferner weist eine Mittelspannung einen Spannungspegel auf, der über dem Spannungspegel der Niederspannung liegt, und eine Hochspannung weist einen Spannungspegel auf, der über dem Spannungspegel der Mittelspannung liegt. Spezifische Übergangswerte zwischen den Spannungspegeln der Niederspannung, Mittelspannung und Hochspannung hängen von der spezifischen Anwendung der Logikvorrichtung ab und sind in der Technik bekannt.
-
Um hohe Ausgangsspannungssignale 306, 308 zu niedrigen Eingangsspannungssignalen 310, 312 umzuschalten, wird ein sogenannter Pegelumsetzer verwendet. Ein bekannter Entwurf eines Pegelumsetzers verwendet eine Kaskodenstruktur, die einen Kaskodenanschluss 314, 316 – in 3 dargestellt – verwendet, wenn die Ausgangshochspannung höher als die maximal zulässige Betriebsspannung einer Vorrichtung ist. Die Kaskodenstruktur wird verwendet, um mit Spannungen zu arbeiten, die höher als die zulässige Betriebsspannung einer Vorrichtung wie z. B. eines Transistors sind und die von Versorgungsspannungsanschlüssen 302, 304 geliefert werden. In der Kaskode 318 ist ein zweiter Transistor (Source) mit dem Drain eines ersten Transistors verbunden, um die Gesamtspannung wie ein Reihenwiderstand zu reduzieren. Somit kann die Kaskodenschaltung mit höheren Spannungen arbeiten, als es die einzelnen Transistoren ermöglichen.
-
Wie bei allen anderen Arten von kaskodierten Schaltungen nimmt die Schaltungsflächengröße deutlich zu. Das heißt, dass ein höherer Siliciumflächenverbrauch erforderlich wird, wenn die Anzahl an erforderlichen Transistoren steigt und die Transistorenbreite vergrößert werden muss. Insbesondere ist der Transistorengrundriss von HV-Transistoren deutlich größer als der von Niederspannungs-Transistoren (LV-Transistoren). Ferner steigt der Fertigungsaufwand mit zunehmenden Hochspannungsfähigkeiten der HV-Vorrichtungen. Aus diesem Grund wäre es bevorzugt, möglichst billige HV-Vorrichtungen zu implementieren, um Prozesskosten zu reduzieren.
-
Zusammenfassung der Erfindung
-
Die Erfindung stellt einen Pegelumsetzer zum Verschieben einer Spannung und ein Verfahren zum Betreiben eines solchen Pegelumsetzers bereit, d. h. zum Überführen eines niedrigeren Spannungssignals in ein hohes Spannungssignal. Somit kann die Verwendung einer Kaskodenstruktur vermieden werden. Alternativ oder zusätzlich kann die Ausgangsspannung höher als die zulässige Betriebsspannung der verwendeten Vorrichtungen des Pegelumsetzers sein. Ferner kann der Pegelumsetzer einen Flächenverbrauch aufweisen, der kleiner als die Fläche ist, die für einen Kaskoden-Pegelumsetzer erforderlich ist.
-
Kurzbeschreibung der Zeichnungen
-
In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen über die verschiedenen Ansichten hinweg auf die gleichen Teile. Die Zeichnungen sind nicht unbedingt maßstabsgetreu, der Fokus liegt stattdessen im Allgemeinen darauf, die Prinzipien der Erfindung darzustellen. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, wobei:
-
1 ein Schaltdiagramm eines Pegelumsetzers gemäß verschiedenen Ausführungsformen zeigt;
-
2 Zeitdiagramme von Spannungspegeln in einem Pegelumsetzer gemäß verschiedenen Ausführungsformen zeigt; und
-
3 einen Pegelumsetzer gemäß einem Stand der Technik zeigt.
-
Beschreibung
-
Die folgende genaue Beschreibung bezieht sich auf die begleitenden Zeichnungen, die beispielhaft spezifische Einzelheiten und Ausführungsformen, in denen die Erfindung ausgeführt sein kann, zeigen. Diese Ausführungsformen sind in ausreichenden Einzelheiten beschrieben, um Fachleuten zu ermöglichen, die Erfindung anzuwenden. Andere Ausführungsformen können verwendet werden und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne vom Geltungsbereich der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen sich nicht notwendigerweise gegenseitig aus, da manche Ausführungsformen mit einer oder mehreren Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden.
-
1 zeigt ein Schaltdiagramm eines Pegelumsetzers 100 gemäß verschiedenen Ausführungsformen. In verschiedenen Ausführungsformen umfasst der Pegelumsetzer ein Latch 150, wobei die niedrige Versorgungsspannung (bereitgestellt an einem Anschluss für niedrige Versorgungsspannung LS) und die hohe Versorgungsspannung (bereitgestellt an einem Anschluss für hohe Versorgungsspannung HS) des Latches 150 geändert werden können. Das Latch 150 umfasst mehrere Transistoren T1, T2, T3, T4 und ist dazu ausgelegt, einen Inhalt, der durch einen Eingang I1, I2 wie z. B. einen Setz-Eingang I1 und einen Rücksetz-Eingang I2 gesetzt wird, zu speichern. Der Inhalt kann eine Spannung oder ein Spannungspegel sein, der mit einem logischen Zustand wie z. B. ”1” oder ”0” korreliert. Der Inhalt kann in einem Knoten K4, K6 oder K3, K5, der jeweils mit einem Ausgang O und O' des Pegelumsetzers 100 verbunden ist, gespeichert sein.
-
Der Inhalt des Latches 150, z. B. eine logische ”1” oder eine logische ”0”, kann beispielsweise von einem Niederspannungseingangssignal an einem Eingangsanschluss I1 auf einem niedrigen Versorgungsspannungspegel über den Anschluss für niedrige Versorgungsspannung LS gesetzt werden. Ein niedriger Versorgungsspannungspegel kann beispielsweise ungefähr 0 V sein. Das Arbeitsprinzip des Pegelumsetzers ist in 2 genauer gezeigt.
-
Danach kann die niedrige und/oder hohe Versorgungsspannung des Latches 150 in höhere Spannungen über die jeweiligen Anschlüsse LS, HS für hohe und niedrige Versorgungsspannung geändert werden.
-
Als Ergebnis kann der Spannungspegel des Ausgangsanschlusses 0 des Pegelumsetzers 100 auf ungefähr den Spannungspegel der hohen Versorgungsspannung umgesetzt werden, falls der gespeicherte Inhalt eine logische ”1” ist. Das heißt, der Spannungspegel kann ungefähr dem Spannungspegel entsprechen, der an dem Anschluss für niedrige Spannungsversorgung bereitgestellt wird, falls der gespeicherte Inhalt eine logische ”0” ist. Das Latch 150 behält jedoch den Inhalt, der der logische Zustand an dem Ausgangsanschluss O ist, wenn der eine oder die mehreren Eingangsanschlüsse I1, I2 nach dem Setzen des Latches 150 isoliert werden. Die Isolierung des Eingangsanschlusses kann aufgrund des Vorspannens der Transistoren T1, T2, T3, T4 des Latches 150 durch eine Spannung wie beispielsweise eine Mittelspannung an einem Vorspannungsanschluss C1, C2, der mit dem Spannungspegel an den Gate- oder Basisanschlüssen der jeweiligen Anschlüsse T1, T2, T3, T4 verbunden ist und/oder diesen steuert, erreicht werden.
-
Die Spannung an dem einen oder den mehreren Eingangsanschlüssen I1, I2 kann eine Niederspannung sein, d. h. in einem Bereich von ungefähr 0 V bis 5 V liegen. Die Spannung an dem einen oder den mehreren Vorspannungsanschlüssen C1, C2 kann eine Mittelspannung sein, die einen größeren Spannungspegel aufweist als die Niederspannung. Die Spannung an den Transistoren T1, T2, T3, T4 des Latches 150 kann eine Hochspannung sein, die einen größeren Spannungspegel aufweist als die Mittelspannung.
-
Die maximale Vorspannung an den Transistoren T1, T2, T3, T4 des Latches 150 kann während des Betriebs des Pegelumsetzers 100 nicht erhöht werden, falls z. B. die niedrige und die hohe Versorgungsspannung parallel auf höhere Spannungen umgesetzt werden. Das heißt, dass die Transistoren T1, T2, T3, T4 des Latches 150 nur die Spannungsdifferenz zwischen der hohen und der niedrigen Versorgungsspannung sehen werden und dass sie nicht die gesamte hohe Ausgabespannung der hohen Versorgungsspannung in Bezug auf 0 V sehen werden.
-
Im Einzelnen kann der Pegelumsetzer 100 in verschiedenen Ausführungsformen einen Anschluss für niedrige Versorgungsspannung LS und einen Anschluss für hohe Versorgungsspannung HS umfassen. Der Anschluss für niedrige Versorgungsspannung LS kann mit einem zweiten Knoten K2 verbunden sein und der Anschluss für hohe Versorgungsspannung HS kann mit einem achten Knoten K8 verbunden sein.
-
Der Pegelumsetzer 100 kann weiterhin die Latch-Schaltung 150, einen oder mehrere Eingangsanschlüsse I1, I2, C1, C2 und einen oder mehrere Ausgangsanschlüsse O, O', die unten genauer beschrieben sind, umfassen.
-
Das Latch 150 kann durch Hochspannungsvorrichtungen (HV-Vorrichtungen), HV-Transistoren T1, T2, T3, T4 in verschiedenen Ausführungsformen realisiert sein. Die Transistoren T7, T8, die direkt an die Eingangsanschlüsse I1, I2 angeschlossen sind, können Niederspannungsvorrichtungen (LV-Vorrichtungen) sein.
-
Das Latch 150 des Pegelumsetzers 100 kann einen ersten Weg und einen zweiten Weg umfassen. Der zweite Weg kann einen konkurrierenden Spannungspegel in Bezug auf den Spannungspegel des ersten Wegs aufweisen.
-
Der erste Weg kann mit einem ersten Eingangsanschluss I1 und einem ersten Kaskoden-Vorspannungsanschluss C1 verbunden sein oder diese umfassen. Der erste Eingangsanschluss I1 kann mit einem Transistor T8 verbunden sein und der erste Kaskoden-Vorspannungsanschluss C1 kann mit einem Transistor T5 verbunden sein.
-
Der Transistor T8, der mit dem ersten Eingangsanschluss I1 verbunden ist, kann ein Niederspannungstransistor sein. Der Transistor T8 kann einen ersten Anschluss aufweisen, der ein Emitteranschluss oder ein Sourceanschluss ist, der mit einem zweiten Knoten K2 verbunden ist. Der Transistor T8 kann einen zweiten Anschluss aufweisen, der ein Gateanschluss oder ein Basisanschluss ist, der mit dem Eingangsanschluss I1 verbunden ist. Der Transistor T8 kann einen dritten Anschluss aufweisen, der ein Kollektoranschluss oder ein Drainanschluss ist, der mit einem Anschluss des Transistors T5 verbunden ist, der mit dem Kaskoden-Vorspannungsanschluss C1 verbunden ist.
-
Der Transistor T5, der mit dem ersten Kaskoden-Vorspannungsanschluss C1 verbunden ist, kann ein Hochspannungstransistor sein. Der Transistor T5 kann einen ersten Anschluss aufweisen, der ein Emitteranschluss oder ein Sourceanschluss ist, der mit einem Anschluss des Transistors T8 verbunden ist, der mit dem Eingangsanschluss I1 verbunden ist, der beispielsweise mit dem Kollektoranschluss oder einem Drainanschluss des Transistors T8 verbunden ist. Der Transistor T5 kann einen zweiten Anschluss aufweisen, der ein Gateanschluss oder ein Basisanschluss ist, der mit dem Kaskoden-Vorspannungsanschluss C1 verbunden ist. Der Transistor T5 kann einen dritten Anschluss aufweisen, der ein Kollektoranschluss oder ein Drainanschluss ist, der mit einem dritten Knoten K3 und/oder einem fünften Knoten K5 verbunden ist.
-
Der zweite Weg kann mit einem zweiten Eingangsanschluss I2 und einem zweiten Kaskoden-Vorspannungsanschluss C2 verbunden sein oder diese umfassen. Der zweite Eingangsanschluss I2 kann mit einem Transistor T7 verbunden sein und der zweite Kaskoden-Vorspannungsanschluss C2 kann mit einem Transistor T6 verbunden sein.
-
Der Transistor T7, der mit dem zweiten Eingangsanschluss I2 verbunden ist, kann ein Niederspannungstransistor sein. Der Transistor T7 kann einen ersten Anschluss aufweisen, der ein Emitteranschluss oder ein Sourceanschluss ist, der mit einem ersten Konten K1 verbunden ist. Der Transistor T7 kann einen zweiten Anschluss aufweisen, der ein Gateanschluss oder ein Basisanschluss ist, der mit dem Eingangsanschluss I2 verbunden ist. Der Transistor T7 kann einen dritten Anschluss aufweisen, der ein Kollektoranschluss oder ein Drainanschluss ist, der mit einem Anschluss des Transistors T6 verbunden ist, der mit dem Kaskoden-Vorspannungsanschluss C2 verbunden ist.
-
Der Transistor T6, der mit dem zweiten Kaskoden-Vorspannungsanschluss C2 verbunden ist, kann ein Hochspannungstransistor sein. Der Transistor T6 kann einen ersten Anschluss aufweisen, der ein Emitteranschluss oder ein Sourceanschluss ist, der mit einem Anschluss des Transistors T7 verbunden ist, der mit dem Eingangsanschluss I2 verbunden ist, der beispielsweise mit dem Kollektoranschluss oder einem Drainanschluss des Transistors T7 verbunden ist. Der Transistor T6 kann einen zweiten Anschluss aufweisen, der ein Gateanschluss oder ein Basisanschluss ist, der mit dem Kaskoden-Vorspannungsanschluss C2 verbunden ist. Der Transistor T6 kann einen dritten Anschluss aufweisen, der ein Kollektoranschluss oder ein Drainanschluss ist, der mit einem sechsten Knoten K6 und/oder einem vierten Knoten K4 verbunden ist.
-
Der zweite Eingangsanschluss I2 kann zu dem ersten Eingangsanschluss I1 invertiert sein, d. h. dass der mit einem logischen Zustand korrelierte Spannungspegel invertiert ist.
-
Der erste Knoten K1 kann mit dem zweiten Knoten K2 verbunden sein. Der sechste Knoten K6 kann mit dem vierten Knoten K4 verbunden sein. Ein siebenter Knoten K7 kann mit dem achten Knoten K8 verbunden sein. Ein fünfter Knoten K5 kann mit dem dritten Knoten K3 verbunden sein. In 1 sind die Knoten K1, K2, K3, K4, K5, K6, K7, K8 als getrennte Knoten gezeigt, um eine klare Darstellung der zugrundeliegenden Prinzipien der logischen Vorrichtung zu ermöglichen. Mindestens einige der Knoten können tatsächlich das gleiche elektrische Potential aufweisen. Daher können Knoten mit dem gleichen elektrischen Potential als ein einziger Knoten angesehen werden. Insbesondere kann der Knoten K1 gleich dem Knoten K2 sein, der Knoten K3 gleich dem Knoten K5 sein, der Knoten K4 gleich dem Knoten K6 sein und der Knoten K7 gleich dem Knoten K8 sein.
-
Ein erster Ausgangsanschluss O kann mit dem vierten Knoten K4 verbunden sein und der zweite Ausgangsanschluss O' kann mit dem fünften Knoten K5 verbunden sein. Der zweite Ausgangsanschluss O' kann einen Spannungspegel aufweisen, der einem logischen Zustand entspricht, der mit einem invertierten logischen Zustand, der einem Spannungspegel an dem ersten Ausgangsanschluss O entspricht, konkurriert.
-
Zusätzlich kann der erste Weg einen ersten Transistor T1 und einen zweiten Transistor T2 umfassen. Der erste und der zweite Transistor T1, T2 können Hochspannungstransistoren sein. In verschiedenen Ausführungsformen kann der erste Transistor T1 ein n-Typ-Transistor (npn) und der zweite Transistor T2 ein P-Typ-Transistor (pnp) sein.
-
Der Transistor T1 kann einen ersten Anschluss aufweisen, der ein Emitteranschluss oder ein Sourceanschluss ist, der mit dem Knoten K2 verbunden ist. Der Transistor T1 kann einen zweiten Anschluss aufweisen, der ein Gateanschluss oder ein Basisanschluss ist, der mit dem Knoten K4 verbunden ist. Der Transistor T1 kann einen dritten Anschluss aufweisen, der ein Kollektoranschluss oder ein Drainanschluss ist, der mit dem Knoten K3 verbunden ist.
-
Der Transistor T2 kann einen ersten Anschluss aufweisen, der ein Emitteranschluss oder ein Sourceanschluss ist, der mit dem Knoten K8 verbunden ist. Der Transistor T2 kann einen zweiten Anschluss aufweisen, der ein Gateanschluss oder ein Basisanschluss ist, der mit dem Knoten K4 verbunden ist. Der Transistor T2 kann einen dritten Anschluss aufweisen, der ein Kollektoranschluss oder ein Drainanschluss ist, der mit dem Knoten K3 verbunden ist.
-
Der zweite Weg kann einen dritten Transistor T3 und einen vierten Transistor T4 umfassen. Der dritte und der vierte Transistor T3, T4 können Hochspannungstransistoren sein. In verschiedenen Ausführungsformen kann der dritte Transistor T3 ein n-Typ-Transistor (npn) und der vierte Transistor T4 ein P-Typ-Transistor (pnp) sein.
-
Der Transistor T3 kann einen ersten Anschluss aufweisen, der ein Emitteranschluss oder ein Sourceanschluss ist, der mit dem Knoten K1 verbunden ist. Der Transistor T1 kann einen zweiten Anschluss aufweisen, der ein Gateanschluss oder ein Basisanschluss ist, der mit dem Knoten K5 verbunden ist. Der Transistor T1 kann einen dritten Anschluss aufweisen, der ein Kollektoranschluss oder ein Drainanschluss ist, der mit dem Knoten K6 verbunden ist.
-
Der Transistor T4 kann einen ersten Anschluss aufweisen, der ein Emitteranschluss oder ein Sourceanschluss ist, der mit dem Knoten K7 verbunden ist. Der Transistor T4 kann einen zweiten Anschluss aufweisen, der ein Gateanschluss oder ein Basisanschluss ist, der mit dem Knoten K5 verbunden ist. Der Transistor T4 kann einen dritten Anschluss aufweisen, der ein Kollektoranschluss oder ein Drainanschluss ist, der mit dem Knoten K6 verbunden ist.
-
Das heißt, dass die Kollektor- oder Drainanschlüsse des ersten und zweiten Transistors T1, T2 des ersten Wegs mit dem Gate- oder Basisanschluss des dritten und vierten Transistors T3, T4 des zweiten Wegs über die Knoten K3, K5 verbunden sein können. Weiterhin können die Kollektor- oder Drainanschlüsse des dritten und vierten Transistors T3, T4 des zweiten Wegs mit dem Gate- oder Basisanschluss des ersten und zweiten Transistors T1, T2 des ersten Wegs über die Knoten K4, K6 verbunden sein.
-
Die Emitter- oder Sourceanschlüsse des ersten Transistors T1 des ersten Wegs und des dritten Transistors T3 des zweiten Wegs können mit dem Anschluss für niedrige Versorgungsspannung LS über die Knoten K1 und/oder K2 verbunden sein.
-
Die Emitter- oder Sourceanschlüsse des zweiten Transistors T2 des ersten Wegs und des vierten Transistors T4 des zweiten Wegs können mit dem Anschluss für hohe Versorgungsspannung HS über die Knoten K7 und/oder K8 verbunden sein.
-
Der Kollektor- oder Drainanschluss von Transistor T5, der mit dem ersten Kaskoden-Vorspannungsanschluss C1 verbunden ist, kann mit den Kollektor- oder Drainanschlüssen des ersten und des zweiten Transistors T1, T2 über den Knoten K3 verbunden sein.
-
Der Kollektor- oder Drainanschluss von Transistor T6, der mit dem zweiten Kaskoden-Vorspannungsanschluss C2 verbunden ist, kann an die Kollektor- oder Drainanschlüssen des dritten und vierten Transistors T3, T4 über den Knoten K6 verbunden sein.
-
Die Emitter- oder Sourceanschlüsse der Transistoren T7, T8, die wie oben beschrieben mit dem ersten und dem zweiten Eingangsanschluss I1, I2 verbunden sind, können mit den Emitter- oder Sourceanschlüssen des ersten Transistors T1 des ersten Wegs und des dritten Transistors T3 des zweiten Wegs verbunden sein.
-
Der erste Ausgangsanschluss O kann mit den Gate- oder Basisanschlüssen des ersten und des zweiten Transistors T1, T2 des ersten Wegs und/oder den Drain- oder Kollektoranschlüssen des dritten oder vierten Transistors T3, T4 des zweiten Wegs über die Knoten K4 und/oder K6 verbunden sein.
-
Der zweite Ausgangsanschluss O' kann mit den Gate- oder Basisanschlüssen des dritten und vierten Transistors T3, T4 des zweiten Wegs und/oder den Drain- oder Kollektoranschlüssen des ersten oder zweiten Transistors T1, T2 des ersten Wegs über die Knoten K3 und/oder K5 verbunden sein.
-
Die Spannung an dem Kaskoden-Vorspannungsanschluss C1, C2 verhindert eine Ausbreitung von hohen Spannungen, z. B. des niedrigen und des hohen Versorgungsspannungsanschlusses LS, HS, zu den Niederspannungseingangsanschlüssen I1, I2. Das heißt, dass der eine oder die mehreren LV-Transistoren T7, T8, die direkt mit dem einen oder den mehreren Eingangsanschlüssen I1, I2 verbunden sind, jeweils durch HV-Transistoren T5, T6 geschützt sind, die, beispielsweise jeweils, mit dem einen oder den mehreren Kaskoden-Vorspannungsanschlüssen C1, C2 verbunden sind. Die Gates oder Basen der HV-Transistoren T1, T2, T3, T4 des Latches 150 können ständig durch die hohe Versorgungsspannung des einen oder der mehreren Kaskoden-Vorspannungsanschlüsse C1, C2 vorgespannt sein, beispielsweise mit etwa 5 V in dem Beispiel, das in dem Zeitdiagramm 210 in 2 dargestellt ist.
-
Somit kann der Pegelumsetzer 100 gemäß verschiedenen Ausführungsformen weniger HV-Vorrichtungen wie z. B. Transistoren umfassen als ein Pegelumsetzer, der in der Technik bekannt ist, z. B. 6 HV-Transistoren anstelle von 8 HV-Transistoren, wie sie durch einen kaskodierten Pegelumsetzer verwendet werden, wie er in 3 gezeigt ist. Das heißt, dass ein Kaskodieren der niedrigen Versorgungsspannung in dem Latch durch das Verwenden von 4 HV-Vorrichtungen T1, T2, T3, T4 optional wird, z. B. nicht benötigt wird.
-
Der Pegelumsetzer 100 kann somit in einem eingebetteten Flash-Modul verwendet werden und ermöglicht somit eine Reduzierung der Siliciumfläche, die für das eingebettete Flash-Modul erforderlich ist. Das Flash-Modul kann ein nichtflüchtiger Flash-Speicher sein.
-
2 zeigt Zeitdiagramme von Spannungspegeln in einem Pegelumsetzer gemäß verschiedenen Ausführungsformen. Die Zeitdiagramme, die in 2 dargestellt sind, sollen das zugrundeliegende Arbeitsprinzip eines Pegelumsetzers in verschiedenen Ausführungsformen ohne Beschränkung auf die zugrundeliegende Ausführungsform beschreiben. Der Pegelumsetzer kann gemäß einer vorstehend oder nachstehend beschriebenen Ausführungsform eines Pegelumsetzers ausgebildet sein, wie sie z. B. wie in 1 beschrieben ist.
-
In einem ersten Zeitdiagramm 200 sind der Spannungspegel an dem Anschluss für niedrige Versorgungsspannung V(LS) und der Spannungspegel an dem Anschluss für hohe Versorgungsspannung V(HS) veranschaulicht.
-
In einem zweiten Zeitdiagramm 210 ist der Spannungspegel an den Kaskoden-Gate-Vorspannungsanschlüssen V(C) veranschaulicht.
-
In einem dritten Zeitdiagramm 220 sind der Spannungspegel an dem ersten Eingangsanschluss V(I1) und der Spannungspegel an dem zweiten Eingangsanschluss V(I2) veranschaulicht.
-
In einem vierten Zeitdiagramm 230 ist der Spannungspegel an dem ersten Ausgangsanschluss veranschaulicht.
-
Der Spannungspegel V(C) an der Kaskoden-Gate-Vorspannung bleibt während der Zeit in etwa konstant und über 0 V, z. B. bei etwa 5 V. Der Spannungspegel an dem zweiten Eingangsanschluss V(I2) ist in etwa invertiert zu dem Spannungspegel an dem ersten Eingangsanschluss V(I1). Der maximale Spannungspegel an den Eingangsanschlüssen V(I1), V(I2) kann etwa 5 V sein, d. h. ein niedriger Spannungswert.
-
Der Latch wird bei t1 auf einen Spannungspegel V(O_t1) gesetzt, indem der Spannungspegel an dem ersten Eingangsanschluss V(I1) erhöht wird und der Spannungspegel an dem zweiten Eingangsanschluss V(I2) verringert wird. Das heißt, dass der logische Zustand, der mit dem Spannungspegel korreliert, in dem Latch 150 gespeichert wird. Daher steigt der Spannungspegel an dem Ausgangsanschluss V(O) ungefähr auf den Spannungspegel, der proportional zu der Spannung an dem Eingangsanschluss V(I1) und/oder der hohen Versorgungsspannung V(HS) ist.
-
Der Spannungspegel an dem Anschluss für niedrige Versorgungsspannung V(LS) kann vor, während und nach dem Setzen des Pegelumsetzers bei t1 ein erster Wert sein. Der erste Wert kann z. B. 0 V sein. Der Spannungspegel an dem Anschluss für hohe Versorgungsspannung V(HS) kann vor, während und nach dem Setzen des Pegelumsetzers bei t1 ein zweiter Wert sein. Der zweite Wert kann ein Wert sein, der groß genug ist, um den ersten Wert von dem zweiten Wert zu unterscheiden, z. B. mindestens 3 V, z. B. etwa 5 V. Das heißt, dass die Differenz 202 zwischen dem ersten und dem zweiten Wert etwa 5 V betragen kann. Im Allgemeinen kann die Differenz zwischen den Spannungspegeln der niedrigen und der hohen Versorgungsspannung kleiner oder gleich einem mittleren Spannungspegel sein, z. B. dem Spannungspegel an dem Kaskoden-Vorspannungsanschluss.
-
Zu einem zweiten Zeitpunkt t2 kann der Spannungspegel an dem Anschluss für hohe Versorgungsspannung V(HS) von dem zweiten Wert auf einen dritten Wert erhöht werden. Der dritte Wert kann so groß sein, dass die Transistoren des Latches 204 die Spannungsdifferenz zwischen dem Anschluss für hohe Versorgungsspannung und dem Anschluss für niedrige Versorgungsspannung aufrechterhalten. Das heißt, dass der dritte Wert eine maximale Spannungsdifferenz, z. B. etwa 8 V, bewirken kann. Die Erhöhung der Spannungspegel auf den dritten Wert bei t2 kann eine Erhöhung des Spannungspegels an dem ersten Ausgangsanschluss V(O_t2) verursachen, z. B. auf einen Wert proportional zu dem Spannungspegel des dritten Werts, z. B. auf etwa 8 V. Das heißt, dass die Spannung an dem ersten Ausgang O auf einen höheren Pegel verschoben wird, der einer höheren Spannung des gespeicherten logischen Zustands entspricht.
-
Zu einem dritten Zeitpunkt t3 kann der Spannungspegel an dem Anschluss für niedrige Versorgungsspannung V(LS) von dem ersten Wert auf einen vierten Wert erhöht werden. Das heißt, dass der Spannungspegel an dem Anschluss für niedrige Versorgungsspannung in Bezug auf den Spannungspegel an dem Anschluss für hohe Versorgungsspannung nachfolgt. Der vierte Wert kann ein Wert sein, der groß genug ist, um den dritten Wert von dem vierten Wert zu unterscheiden, z. B. etwa 3 V. Das heißt, dass die Differenz 206 zwischen dem dritten und dem vierten Wert etwa 3 V betragen kann. Die Erhöhung des Spannungspegels auf den vierten Wert bei t3 verursacht möglicherweise keine Erhöhung des Spannungspegels an dem ersten Ausgangsanschluss V(O_t3). Das heißt, dass der Spannungspegel des gespeicherten logischen Zustands, in dem Beispiel eine logische ”1” ist, unverändert bleibt. Wenn der gespeicherte Logikzustand jedoch eine logische ”0” wäre, würde der Spannungspegel an dem Ausgangsanschluss O bei t3 auf etwa den Spannungspegel des Anschluss für niedrige Versorgungsspannung steigen. Der Anstieg auf den dritten Wert bewirkt, dass der Latch sich selbst sperrt. Das heißt, dass eine Verringerung des Spannungspegels an dem ersten Eingangsanschluss möglicherweise nicht zu einer Änderung des Spannungspegels an dem einen oder den mehreren Ausgangsanschlüssen führt.
-
Zu einem vierten Zeitpunkt t4 kann der Spannungspegel an dem Anschluss für hohe Versorgungsspannung V(HS) von dem dritten Wert auf einen fünften Wert erhöht werden. Der fünfte Wert kann so groß sein, dass die Transistoren der Pegelumsetzer 208 zwischen dem Anschluss für hohe Versorgungsspannung und dem Anschluss für niedrige Versorgungsspannung aufrechterhalten. Das heißt, dass der fünfte Wert eine maximale Spannungsdifferenz, z. B. etwa 8 V, bewirken kann. Somit kann der fünfte Wert beispielsweise 13 V sein, da der Spannungspegel an der niedrigen Versorgung der dritten Wert, z. B. 5 V, sein kann. Der Anstieg des Spannungspegels auf den fünften Wert bei t4 kann eine Erhöhung des Spannungspegels an dem ersten Ausgangsanschluss V(O_t4) verursachen, z. B. auf einen Wert, der dem Spannungspegel des fünften Werts entspricht, z. B. etwa 13 V. Das heißt, dass die Spannung an dem ersten Ausgang O auf einen noch höheren Pegel verschoben wird. Jedoch bleiben der Inhalt und spezieller der logische Zustand, der in dem Latch gespeichert ist, wie ursprünglich gespeichert.
-
Der Spannungspegel an dem Ausgangsanschluss kann vielleicht weiter in einem ähnlichen Vorgang wie beschrieben weiter erhöht werden, um einen vorbestimmten Spannungspegel an dem Ausgangsanschluss zu setzen. Der vorgegebene Spannungspegel kann von der spezifischen Anwendung abhängen, die die beschriebene Pegelumsetzung verwendet, z. B. für einen nichtflüchtigen Flash-Speicher. Daher können höhere oder niedrigere Spannungspegel verwendet werden, z. B. bis zu etwa 20 V oder mehr, z. B. bis zu 50 bis 100 V.
-
In verschiedenen Ausführungsformen die Erhöhung der Spannungspegel der niedrigen und der hohen Versorgungsspannung bei t2, t3 und/oder t4 zu der gleichen Zeit sein, d. h. gleichzeitig oder zu unterschiedlichen Zeiten. Im Beispiel wird der Spannungspegel an dem Anschluss für niedrige Versorgungsspannung bei t3 erhöht, bevor der Spannungspegel an dem Anschluss für hohe Versorgungsspannung bei t4 erhöht wird. Alternativ kann der Spannungspegel an dem Anschluss für niedrige Versorgungsspannung bei t3 erhöht werden, nachdem der Spannungspegel an dem Anschluss für hohe Versorgungsspannung bei t4 erhöht worden ist, falls die Differenz zwischen den Spannungspegeln V(HS) – V(LS) kleiner als ein vorbestimmter Wert ist. Der vorbestimmte Wert kann die maximale Spannungsdifferenz sein, die durch die Transistoren des Latches aufrechterhalten werden kann.
-
Beginnen bei t1 bis t3 bleiben die Spannungspegel des Kaskoden-Vorspannungsanschlusses und der Eingangsanschlüsse V(C), V(I1) und V(I2) etwa konstant oder unverändert. Der konstante Spannungspegel an dem Kaskoden-Vorspannungsanschluss V(C) bewirkt eine Vorspannung der Transistoren des Latches. Daher wird der Latch und somit der logische Zustand, der in dem Latch gespeichert ist, aufgrund der Vorspannung selbstgesperrt, wenn der Spannungspegel an dem Anschluss für niedrige Versorgungsspannung bei t3 erhöht wird. Beginnend mit t3 sind die Eingangsanschlüsse von den Ausgangsanschlüssen isoliert. Daher können die Spannungspegel an den Eingangsanschlüssen V(I1) und V(I2) geändert werden, ohne den Spannungspegel an dem Ausgangsanschluss V(O) zu beeinflussen.
-
In dem Beispiel, das in 2 dargestellt ist, reicht in der vierten Zeitspanne, der bei t4 mit dem Anstieg der hohen Versorgungsspannung beginnt, der Niederspannungsbereich (also die logische ”0”) von etwa 0 V bis etwa 5 V und der Hochspannungsbereich (also die logische ”1”) von etwa 5 V bis etwa 13 V. Die maximale Spannung über den HV-Transistoren des Latches 150 ist in diesem Beispiel aufgrund der parallelen Erhöhung der niedrigen und der hohen Versorgungsspannung auf etwa 8 V begrenzt. Die maximale Spannung über den HV-Transistoren kann höher oder niedriger als 8 V sein, abhängig von der Gestaltung der HV-Transistoren, die für den Latch 150 verwendet werden. Die parallele Erhöhung kann als ein Nachfolgen der niedrigen Versorgungsspannung in Bezug auf die hohe Versorgungsspannung verstanden werden. Die parallele Erhöhung bezieht sich im Wesentlichen auf den Spannungspegel. Die Erhöhung der Spannungspegel der niedrigen und der hohen Versorgungsspannung kann in der Zeit parallel oder versetzt sein.
-
Somit kann der Spannungspegel an dem Ausgangsanschluss über die parallele Erhöhung der niedrigen und der hohen Versorgungsspannung auf einen höheren Pegel verschoben werden, als er von irgendeinem Transistor innerhalb der Schaltung gesehen wird.
-
Ferner ermöglicht die Funktionalität des Latches 150 ein Isolieren der Eingabe der Eingangsanschlüsse I1, I2 nach dem Setzen des Zustands des Latches 150 (niedrig/hoch) bei t1, ohne den gespeicherten logischen Zustand in dem Latch 150 zu verlieren. Das heißt, der Latch 150 ist selbstsperrend, während der Spannungspegel an dem Anschluss für niedrige Versorgungsspannung LS nach oben verschoben wird, und selbstentsperrend, während der Spannungspegel an dem Anschluss für niedrige Versorgungsspannung LS nach unten verschoben wird.
-
Das heißt, dass der Latch durch Verringern des Spannungspegels an dem Anschluss für niedrige Versorgungsspannung und dem Anschluss für hohe Versorgungsspannung auf den ersten und den zweiten Wert in einer Spannungspegel-Verringerungsprozedur, die zu der oben beschriebenen Erhöhung umgekehrt ist, selbstentsperrt werden kann.
-
Beispiel 1, das in Zusammenhang mit 1 und 2 beschrieben ist, ist ein Pegelumsetzer 100. Der Pegelumsetzer 100 umfasst einen Anschluss für niedrige Versorgungsspannung LS, einen Anschluss für hohe Versorgungsspannung HS, mindestens einen Eingangsanschluss I1, I2, mindestens einen Ausgangsanschluss O, O' und einen Latch 150. Der Latch 150 ist zu Folgendem ausgelegt: Speichern eines vorbestimmten logischen Zustands durch Setzen eines Speicherknotens auf einen (ersten) Spannungspegel als Antwort auf ein Empfangen eines vorbestimmten Spannungspegels an dem mindestens einen Eingangsanschluss, Ändern des Spannungspegels an dem Speicherknoten als Antwort auf ein Empfangen einer oder mehrerer geänderten Spannungen an dem Anschluss für niedrige Versorgungsspannung und/oder an dem Anschluss für hohe Versorgungsspannung und Ausgeben des vorbestimmten logischen Zustands mit dem geänderten (zweiten) Spannungspegel aus dem Speicherknoten an den mindestens einen Ausgang.
-
Der vorgegebene logische Zustand kann ”0” oder ”1” sein. Der Speicherknoten für den ersten Eingang I1 kann ein Knoten sein, der mit dem Ausgang O verbunden ist, z. B. Knoten K4, K6. Der Speicherknoten für den zweiten Eingang I2 kann ein Knoten sein, der mit dem Ausgang O' verbunden ist, z. B. Knoten K3, K5. Der vorbestimmte Spannungspegel an dem mindestens einem Eingangsanschluss kann beispielsweise etwa 0 V (logische ”0”) oder etwa 5 V (logische ”1”) oder ähnlich sein. Somit kann der (erste) Spannungspegel an dem Speicherknoten etwa 0 V oder 5 V betragen.
-
Die Änderung des Spannungspegels an dem Speicherknoten kann eine Erhöhung oder eine Verringerung des Spannungspegels an dem Speicherknoten sein. Allerdings bleibt der gespeicherte logische Zustand in dem Speicherknoten gespeichert. Das heißt, dass der Latch 150 während der Änderung gesperrt ist. Die Änderung der einen oder mehreren Spannungen an dem Anschluss für niedrige Versorgungsspannung LS und/oder an dem Anschluss für hohe Versorgungsspannung HS kann jeweils eine Erhöhung oder eine Verringerung der einen oder mehreren Spannungen sein. Die Spannung wird jeweils so geändert, dass die Spannungsdifferenz zwischen dem Spannungspegel an dem Anschluss für niedrige Versorgungsspannung IS und an dem Anschluss für hohe Versorgungsspannung HS niedriger als ein erster vorbestimmter Wert wie z. B. 8 V ist, das heißt mit einer maximalen Spannung korreliert ist, die durch die Transistoren des Latches 150 aufrechterhalten werden kann. Zusätzlich kann die Spannungsdifferenz größer als ein zweiter vorbestimmter Wert sein, der korreliert ist, um einen logischen Zustand ”0” von einem logischen Zustand ”1” durch Vergleichen der jeweiligen Spannungspegel sicher zu unterscheiden, z. B. 3 V.
-
Die Ausgabe des vorbestimmten logischen Zustands mit dem geänderten (zweiten) Spannungspegel aus dem Speicherknoten an den mindestens einen Ausgang kann durch eine elektrische Verbindung zwischen dem Speicherknoten und dem Ausgangsanschluss bereitgestellt werden.
-
Somit benötigt ein Pegelumsetzer zum Umsetzen eines Spannungspegels gemäß verschiedenen Ausführungsformen weniger Hochspannungsvorrichtungen als ein üblicher Pegelumsetzer. Darüber hinaus ist ein Kaskodieren der niedrigen Versorgungsspannung in dem Latch optional, beispielsweise nicht benötigt.
-
In Beispiel 2 kann der Gegenstand des Beispiels 1 ferner umfassen, dass der Latch 150 mehrere Transistoren T1, T2, T3, T4 umfasst und der Pegelumsetzer 100 mindestens einen Vorspannungsanschluss C1, C2 umfasst. Der Vorspannungsanschluss C1, C2 ist dazu ausgelegt, die Transistoren T1, T2, T3, T4 als Antwort auf ein Empfangen einer Spannung an dem mindestens einen Vorspannungsanschluss C1, C2 vorzuspannen. Auf diese Weise kann der Spannungspegel des Ausgangsanschlusses O des Pegelumsetzers 100 auf etwa den Spannungspegel der hohen Versorgungsspannung verschoben werden und der Latch 150 behält den Inhalt, der der logische Zustand an dem Ausgangsanschluss O ist.
-
In Beispiel 3 kann der Gegenstand des Beispiels 1 oder 2 ferner umfassen, dass der Pegelumsetzer 100 einen ersten Ausgangsanschluss O', der mit dem Speicherknoten K3, K5/K4, K6 gekoppelt ist, und einen zweiten Ausgangsanschluss O', der mit einem weiteren Speicherknoten K3, K5/K4, K6 gekoppelt ist, umfasst, wobei der Latch 150 so ausgelegt ist, dass der Spannungspegel an dem ersten Ausgangsanschluss O einem ersten logischen Zustand entspricht und der Spannungspegel an dem zweiten Ausgangsanschluss O' einem zweiten logischen Zustand entspricht, wobei der zweite logische Zustand ein invertierter logischer Zustand in Bezug auf den ersten logischen Zustand ist.
-
In Beispiel 4 kann der Gegenstand der Beispiele 1 bis 3 ferner umfassen, dass der Pegelumsetzer 100 einen Vorspannungsanschluss C1, C2 umfasst, der mit dem Latch 150 so verbunden ist, dass mindestens ein Teil des Latches 150 durch eine Spannung, die an den Vorspannungsanschluss C1, C2 angelegt wird, vorspannbar ist. Die Teile des Latches 150, die durch eine Spannung an den Vorspannungsanschlüssen C1, C2 vorgespannt werden, können die Gate/Basis-Anschlüsse und/oder Drain/Kollektor-Anschlüsse der Transistoren des Latches, z. B. von konkurrierenden Wegen, z. B. über einen oder mehrere Knoten, umfassen. Dies ermöglicht eine Selbstsperrung und Selbstentsperrung des Latches.
-
In Beispiel 5 kann der Gegenstand des Beispiels 3 ferner umfassen, dass der Pegelumsetzer 100 einen ersten Vorspannungsanschluss C1, der direkt mit dem zweiten Ausgangsanschluss O' gekoppelt ist, und einen zweiten Vorspannungsanschluss C2, der direkt mit dem ersten Ausgangsanschluss 0 gekoppelt ist, umfasst.
-
In Beispiel 6 kann der Gegenstand des Beispiels 5 ferner umfassen, dass der Pegelumsetzer 100 einen ersten Eingangsanschluss I1 und einen zweiten Eingangsanschluss I2 umfasst, wobei der erste Eingangsanschluss I1 mit dem ersten Vorspannungsanschluss C1 gekoppelt ist und der zweite Eingangsanschluss I2 mit dem zweiten Vorspannungsanschluss C2 gekoppelt ist.
-
In Beispiel 7 kann der Gegenstand des Beispiels 5 ferner umfassen, dass der Pegelumsetzer 100 einen ersten Eingangsanschluss I1 und einen zweiten Eingangsanschluss I2 umfasst, wobei der erste Eingangsanschluss I1 mit dem ersten Vorspannungsanschluss C1 über eine Niederspannungsvorrichtung T8 gekoppelt ist und der zweite Eingangsanschluss I2 mit dem zweiten Vorspannungsanschluss C2 über eine weitere Niederspannungsvorrichtung T7 gekoppelt ist. Eine Niederspannungsvorrichtung kann ein Transistor sein, der eine maximale Ausgangsspannung von etwa 5 V aufweist.
-
In Beispiel 8 kann der Gegenstand der Beispiele 1 bis 7 ferner umfassen, dass der Pegelumsetzer 100 einen Niederspannungstransistor T7, T8, umfasst, der direkt mit dem mindestens einen Eingangsanschluss I1, I2 verbunden ist.
-
In Beispiel 9 kann der Gegenstand der Beispiele 4 bis 8 ferner umfassen, dass mindestens ein Vorspannungsanschluss C1, C2 ein Kaskoden-Vorspannungsanschluss C1, C2 ist.
-
In Beispiel 10 kann der Gegenstand der Beispiele 4 bis 9 ferner umfassen, dass der mindestens eine Vorspannungsanschluss C1, C2 direkt mit den Gate- oder Basis-Anschlüssen der Transistoren T1, T2, T3, T4 des Latches 150 verbunden ist.
-
In Beispiel 11 kann der Gegenstand der Beispiele 4 bis 10 ferner umfassen, dass der Latch 150 mehrere Hochspannungstransistoren umfasst. Eine Hochspannungsvorrichtung kann ein Transistor sein, der eine maximale Ausgangsspannung von mehr als etwa 5 V aufweist.
-
In Beispiel 12 kann der Gegenstand der Beispiele 1 bis 11 ferner umfassen, dass der Latch 150 einen ersten Weg und einen zweiten Weg, der mit dem ersten Weg in Bezug auf den gespeicherten logischen Zustand konkurriert, umfasst.
-
In Beispiel 13 kann der Gegenstand des Beispiels 12 ferner umfassen, dass der Pegelumsetzer 100 mindestens einen Vorspannungsanschluss C1, C2 umfasst, wobei die Gate- oder Basis-Anschlüsse der Transistoren T1, T2, T3, T4 des ersten und des zweiten Wegs mit dem mindestens einen Vorspannungsanschluss C1, C2 verbunden sind.
-
In Beispiel 14 kann der Gegenstand der Beispiele 12 oder 13 ferner umfassen, dass der erste und der zweite Weg einen p-Typ-Transistor bzw. einen n-Typ-Transistor umfassen.
-
Beispiel 15, das in Zusammenhang mit 1 und 2 beschrieben ist, ist ein Verfahren zum Betreiben eines Pegelumsetzers 100. Der Pegelumsetzer 100 kann gemäß einem oben beschriebenen Beispiel oder einer oben beschriebenen Ausführungsform ausgebildet sein. Das Verfahren umfasst: Setzen des Latches 150 durch Eingeben eines logischen Zustands in den Latch 150, Erhöhen des Spannungspegels der Spannung an dem Anschluss für niedrige Versorgungsspannung LS von einem ersten Spannungspegel auf einen zweiten Spannungspegel, der von dem ersten Pegel verschieden ist, Erhöhen des Spannungspegels der Spannung an dem Anschluss für hohe Versorgungsspannung HS von einem dritten Spannungspegel auf einen vierten Spannungspegel, der von dem dritten Pegel verschieden ist, und Ausgeben des Inhalts in dem Latch 150, der den vierten Spannungspegel aufweist; Empfangen einer Spannung mit einem vorbestimmten Spannungspegel an dem mindestens einen Eingangsanschluss I1, I2, Setzen eines Spannungspegels an dem Speicherknoten K3, K5/K4, K6 als Antwort auf den empfangenen vorbestimmten Spannungspegel, Empfangen einer oder mehrerer Spannungen an dem Anschluss für niedrige Versorgungsspannung LS und/oder an dem Anschluss für hohe Versorgungsspannung HS mit einem oder mehreren geänderten Spannungspegeln, Ändern des Spannungspegels an dem Speicherknoten K3, K5/K4, K6 als Antwort auf den einen oder die mehreren empfangenen geänderten Spannungspegel, und Ausgeben der Spannung mit dem geänderten Spannungspegel aus dem Speicherknoten K3, K5/K4, K6 an den mindestens einen Ausgang. Die Änderung der Spannung bezieht sich auf eine Erhöhung oder Verringerung des jeweiligen Spannungspegels.
-
In Beispiel 16 kann der Gegenstand des Beispiels 15 ferner ein Ändern des Spannungspegels der Spannung an dem Anschluss für hohe Versorgungsspannung HS umfassen, bevor der Spannungspegel der Spannung an dem Anschluss für niedrige Versorgungsspannung LS geändert wird.
-
In Beispiel 17 kann der Gegenstand der Beispiele 15 oder 16 ferner mehrere Änderungen des einen oder der mehreren Spannungspegel an dem Anschluss für niedrige Versorgungsspannung und/oder dem Anschluss für hohe Versorgungsspannung umfassen, bis die Spannung mit dem geänderten Spannungspegel ausgegeben wird.
-
In Beispiel 18 kann der Gegenstand der Beispiele 15 bis 17 ferner umfassen, dass der Latch 150 mehrere Transistoren umfasst und dass der Pegelumsetzer 100 mindestens einen Vorspannungsanschluss C1, C2 umfasst, wobei der mindestens eine Vorspannungsanschluss C1, C2 direkt mit den Gates der Transistoren T1, T2, T3, T4 des Latches 150 verbunden ist. Das Verfahren umfasst ferner ein Setzen des Spannungspegels an dem Vorspannungsanschluss C1, C2 zum Vorspannen der Transistoren T1, T2, T3, T4 des Latches 150.
-
In Beispiel 19 kann der Gegenstand der Beispiele 15 bis 18 ferner umfassen, dass der Latch 150 so ausgelegt ist, dass der Spannungspegel an dem Vorspannungsanschluss C1, C2 zumindest nach dem Setzen des Spannungspegels bis zu dem Ausgeben konstant oberhalb von etwa 0 V liegt. Das Verfahren umfasst ferner ein Bereitstellen einer Spannung an dem Vorspannungsanschluss C1, C2, die einen Spannungspegel aufweist, der oberhalb von etwa 0 V liegt.
-
In Beispiel 20 kann der Gegenstand der Beispiele 15 bis 19 ferner umfassen, dass der Latch 150 so ausgelegt ist, dass die Gate- oder Basis-Anschlüsse der Transistoren T1, T2, T3, T4 des Latches 150 zumindest nach dem Setzen des Spannungspegels bis zu dem Ausgeben vorgespannt werden. Das Verfahren umfasst ferner ein Vorspannen der Gate- oder Basis-Anschlüsse der Transistoren zumindest nach dem Setzen des Spannungspegels bis zu dem Ausgeben.
-
Obwohl die Erfindung insbesondere unter Bezugnahme auf spezifische Ausführungsformen gezeigt und beschrieben worden ist, sollte von Fachleuten auf dem Gebiet verstanden werden, dass daran verschiedene Änderungen in Form und Detail vorgenommen werden können, ohne von dem Gedanken und Umfang der Erfindung abzuweichen, wie sie durch die beigefügten Ansprüche definiert ist. Der Umfang der Erfindung wird daher durch die beigefügten Ansprüche angegeben und daher sollen alle Änderungen, die unter die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, eingeschlossen sein.
-
Insbesondere sind die Vorrichtungen wie z. B. Transistoren des Pegelumsetzers gemäß verschiedenen Ausführungsformen nicht auf eine bestimmte Gestaltung beschränkt, sondern können je nach der beabsichtigten Anwendung des Pegelumsetzers und der dabei verfügbaren Spannungspegel gewählt werden.
