DE3881850T2

DE3881850T2 - Schaltung zur Erzeugung einer Zwischenspannung zwischen einer Versorgungsspannung und einer Erdspannung.

Info

Publication number: DE3881850T2
Application number: DE88311848T
Authority: DE
Inventors: Takashi Ohsawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-12-18
Filing date: 1988-12-14
Publication date: 1993-10-28
Anticipated expiration: 2008-12-15
Also published as: JPH0690655B2; US4906914A; KR890011080A; KR920001634B1; EP0321226A1; DE3881850D1; EP0321226B1; JPH01161513A

Description

Die Erfindung betrifft eine Zwischenspannungserzeugungsschaltung zur Erzeugung einer Spannung, die zwischen der Versorgungsspannung VCC, auch Stromquellenpotential genannt, und dem Massepotential, auch Erdspannung genannt, auf einem Halbleiterchip, z.B. einem LSI-Chip, liegt. Die Erfindung betrifft insbesondere eine Schaltung zur Erzeugung einer Zwischenspannung, auch Teilspannung genannt, die eine hohe Stromsteuerkapazität und einen geringen Leistungsverbrauch aufweist.
Herkömmliche Zwischenspannungsschaltungen, wie in Fig. 1 (a) bis (c) dargestellt, werden zur Erzeugung einer Zwischenspannung auf einem LSI-Chip verwendet, wie im EP-A-0 205 104 offenbart.
In Fig. 1 (a) wird am Knotenpunkt 2 eine Zwischenspannung VM erzielt, indem eine an einem Anschluß 1 anliegende Versorgungsspannung VCC mittels Widerständen R1 und R2 geteilt wird.
In Fig. 1 (b) wird am Knotenpunkt 4 eine Zwischenspannung VM erzielt, indem eine an einem Anschluß 3 anliegende Versorgungsspannung VCC mittels eines Widerstands R3 und einer Reihenschaltung von Dioden D1 bis D3 geteilt wird.
In Fig. 1(c) wird eine Zwischenspannung VM innerhalb eines durch die Referenzspannungen an Knotenpunkten N2 und N3 festgelegten Bereichs gehalten. Die Spannung VN2 am Knotenpunkt N2 ist nämlich um die Schwellenspannung VTN3 des n-Kanal-MOS-Transistors M3 höher als die Spannung VN1 am Knotenpunkt N1. Somit wird die Spannung VN2 in folgender Weise ausgedruckt:
VN2 = VN1 + VTN3 ...(1)
Andererseits ist die Spannung VN3 am Knotenpunkt N3 um den Absolutwert VTP4 der Schwellenspannung des p-Kanal-MOS-Transistors niedriger als die Spannung VN1. Sie wird somit in folgender Weise ausgedrückt:
VN3 = VN1 - VTP4 ...(2)
Wenn die Zwischenspannung VM um die Schwellenspannung VTN1 des n- Kanal-MOS-Transistors M1 unter der Spannung VN1 liegt, wechselt der MOS- Transistor M1 in den leitenden Zustand über, und die Zwischenspannung VM wird angehoben.
Liegt die Zwischenspannung VM um den Absolutwert VTP2 der Schwellenspannung eines p-Kanal-MOS-Transistors M2 über der zweiten Referenzspannung VN3, dann wird der MOS-Transistor M2 leitend, um die Zwischenspannung VM zu verringern. Auf diese Weise wird die Zwischenspannung VM innerhalb eines in der folgenden Weise dargestellten Bereichs gehalten:
{VN1 - (VTN1 - VTN3)} < VM < {VN1 + (VTP2 - VTP4)} ...(4)
Dadurch wird bei einer Einstellung der Schwellenspannungen VTN1 größer als VTN3 und bei einer Einstellung von VTN2 größer als VTN4 die Zwischenspannung VM innerhalb eines Bereich V, wie in fig. 2 dargestellt. Der Bereich ΔV wird in folgender Weise dargestellt:
ΔV = ΔVTN + ΔVTP ...(5)
wobei gilt: ΔVTN ist gleich (VTN1 - VTN3) und ΔVTP ist gleich (VTP2 - VTP4).
Auf diese Weise wird die Zwischenspannung VM innerhalb des vorbestimmten zulässigen Bereichs von ΔV gehalten. Wenn dann die Zwischenspannung VM innerhalb des Bereichs ΔV liegt, fließt zwischen dem Anschluß 6 und Masse kein Strom, da beide MOS-Transistoren M1 und M2 nichtleitend und somit im hochohmigen Zustand sind. Dadurch ist die Verwendung großer MOS-Transistoren zur Erhöhung der Stromsteuerkapazität möglich.
Die Schaltungsauslegungen gemäß Fig. 1 (a) und 1 (b) sind einfach. Mit diesen Schaltungsauslegungen ist jedoch sowohl eine Verringerung der Leistungsaufnahme als auch eine gleichzeitige Erhöhung der Steuerkapazität möglich. Wenn nämlich an die Ausgänge 2 und 4 ein großer Kondensator angeschlossen wird, ist für die Rückführung der Zwischenspannung VM vom abweichenden Spannungspegel auf den durch den Widerstandswert festgelegten, vorbestimmten Wert eine hohe Stromsteuerkapazität erforderlich. Werden die Widerstandswerte der Widerstände R1, R2 und R3 zwecks Erhöhung der Stromsteuerkapazität verringert, damit sich die Zwischenspannung VM schnell wieder einstellen kann, erhöht sich der durch die Widerstände fließende Strom und somit auch die Leistungsaufnahme.
Entsprechend dem Stand der Technik gemäß Fig. 1 (c) ist es durch Einstellen ausreichend hoher Widerstandswerte der Widerstände R4 und R5 möglich, die Leistungsaufnahme zu verringern. Ferner wird durch Vergrößerung der Abmessungen der Transistoren M1 und M2 eine große Stromsteuerkapazität erzielt.
Die Gate-Source-Spannungen der MOS-Transistoren M1 und M2 sind jedoch Differenzspannungen zwischen der Zwischenspannung VM und der ersten und zweiten Referenzspannung N2 bzw. VN3. Unter der Bedingung, daß sich die Zwischenspannung geringfügig außerhalb des zulässigen Bereichs ΔV befindet, arbeiten also die Transistoren M1 und M2 im Sättigungsbereich. Dadurch sind die Stromsteuerkapazitäten der Transistoren M1 und M2 nicht so groß, wie in Fig. 2 dargestellt, weil die an den Transistoren anliegenden Gate- Source-Spannungen relativ klein sind. Somit werden selbst bei der Verwendung großer Transistoren für die MOS-Transistoren M1 und M2 zwecks Erhöhung der Steuerkapazität diese Transistoren nicht effektiv genutzt, um die Stromsteuerkapazität zu erhöhen. Dadurch ist die Schaltung gemäß fig. 1 (c) in dem fall ungeeignet, wo schnelles Ansprechen oder schnelle Erholung erforderlich ist.
Dementsprechend ist es eine Aufgabe der Erfindung, eine neue und verbesserte Zwischenspannungserzeugungsschaltung mit niedriger Leistungsaufnahme und dennoch erhöhter Stromsteuerkapazität bereitzustellen.
Die genannte Aufgabe sowie weitere Aufgaben werden durch die Bereitstellung einer neuartigen Zwischenspannungserzeugungsschaltung nach Anspruch 1 für die Abgabe einer auf die Versorgungsspannung, auch Stromquellenspannunggenannt, ansprechenden Zwischenspannung erreicht, mit:
einer Referenzspannungserzeugungseinrichtung zur Erzeugung einer ersten und einer zweiten Referenzspannung, die auf die Versorgungsspannung ansprechen, wobei die erste Referenzspannung niedriger ist als die zweite Referenzspannung; eine Vergleichseinrichtung, die auf die erste Referenzspannung, die zweite Referenzspannung und die Zwischenspannung anspricht, um ein erstes Steuersignal zu erzeugen, wenn die Zwischenspannung niedriger ist als die erste Referenzspannung, und um ein zweites Steuersignal zu erzeugen, wenn die Zwischenspannung höher ist als die zweite Referenzspannung; einer auf das erste Steuersignal ansprechenden ersten Schaltung zur Anhebung der Zwischenspannung; einer auf das zweite Steuersignal ansprechenden zweiten Schaltung zur Absenkung der Zwischenspannung.
Ein besseres Verständnis der Erfindung und vieler damit verbundener Vorteile wird ohne weiteres erreicht durch die folgende genaue Beschreibung, da die Erfindung im Zusammenhang mit den beigefügten Zeichnungen besser verständlich wird. Dabei zeigen:
Fig. 1 (a) bis 1 (c) Schaltpläne von herkömmlichen Zwischenspannungserzeugungsschaltungen;
Fig. 2 eine Kennlinie, die das Verhalten der herkömmlichen Schaltung gemäß Fig. 1 (c) darstellt;
Fig. 3 einen Schaltplan einer bevorzugten erfindungsgemäßen Ausführungsform;
Fig. 4 eine Kennlinie der Ausführungsform gemäß Fig. 3;
Fig. 5 bis 8 Schaltpläne weiterer erfindungsgemäßer Ausführungsformen;
Fig. 9 (a) bis 9 (d) Schaltpläne von Komparatoren, die bei der erfindungsgemäßen Ausführungsform anwendbar sind.
Betrachtet man nun die Zeichnungen, in denen die gleichen Bezugszahlen in den verschiedenen Darstellungen identische oder entsprechende Teile bezeichnen, so ist besonders in Fig. 3 eine bevorzugte Ausführungsform der Erfindung dargestellt. Wie Fig. 3 zeigt, ist eine Referenzspannungserzeugungseinrichtung 40 für die Erzeugung einer ersten und einer zweiten Referenzspannung, die auf die Versorgungsspannung ansprechen, vorhanden.
Die Referenzspannungserzeugungseinrichtung 40 enthält die Widerstände R6, R7, R8 und R9, die p-Kanal-MOS-Transistoren M6 und M8 und die n-Kanal- MOS-Transistoren M5 und M7. Der Widerstand R6, die MOS-Transistoren M5 und M6 und der Widerstand R7 sind zwischen einem Anschluß 10, an dem die Versorgungsspannung VCC anliegt, und Masse in Reihe geschaltet. Die Gate- Elektrode und die Drain-Elektrode des MOS-Transistors M5 sind zusammengeschaltet. Die Gate-Elektrode und die Drain-Elektrode des MOS- Transistors M6 sind zusammengeschaltet.
Der MOS-Transistor M7 und der Widerstand R8 sind zwischen einem Anschluß 11, an dem die Versorgungsspannung VCC anliegt, und Masse in Reihe geschaltet. Die Verbindung zwischen dem Widerstand R8 und der Source- Elektrode des MOS-Transistors M7 bildet einen Knotenpunkt N7. Die Gate- Elektrode des MOS-Transistors M7 ist mit dem Knotenpunkt N5 verbunden.
Der Widerstand R9 und der MOS-Transistor M8 sind zwischen dem Anschluß 12, an dem die Versorgungsspannung VCC anliegt, und Masse in Reihe geschaltet. Die Verbindung zwischen dem Widerstand R9 und der Source- Elektrode des MOS-Transistors M8 bildet einen Knotenpunkt N8. Die Gate- Elektrode des Transistors M8 ist mit dem Knotenpunkt N6 verbunden. Die Schwellenspannung des MOS-Transistors M5 ist kleiner als die des MOS- Transistors M7, und der Absolutwert der Schwellenspannung des MOS- Transistors M6 wird durch Anwendung bestimmter Maßnahmen weiter herabgesetzt als der des MOS-Transistors M8.
Um zu bewirken, daß die Schwellenspannung des MOS-Transistors M5 kleiner wird als die des MOS-Transistors M7, werden beispielsweise die folgenden Techniken angewendet:
(i) Eine Kurzkanalwirkung wird erreicht, indem die Kanallänge des MOS-Transistors M5 im Verhältnis zum MOS-Transistor M7 verkürzt wird;
(ii) Eine Kanaleinengungswirkung wird erreicht, indem die Kanal breite des MOS-Transistors M7 im Verhältnis zu der des Transistors M5 eingeengt wird;
(iii) Eine Substratvorspannungswirkung nur des MOS-Transistors M7 wird erreicht, indem die Substratspannung des MOS-Transistors M5 gleich der Spannung am Knotenpunkt N4 gesetzt wird, da üblicherweise Vbb (ungefähr -2,0 V) an das Substrat des MOS-Transistors angelegt wird. Insbesondere ist der MOS-Transistor M5 in einer spezifischen p-Wanne (nicht dargestellt) ausgebildet, und die Vorspannung der Wanne wird durch die Spannung am Knotenpunkt N4 unterstützt;
(iv) Die Menge an Verunreinigungen in den betreffenden Kanalbereichen der MOS-Transistoren M5 und M7 wird verändert.
Auf dieselbe Weise wird bewirkt, daß der Absolutwert der Schwellenspannung des MOS-Transistors M8 größer wird als der des MOS- Transistors M6, indem die folgenden Techniken angewendet werden, z.B.:
(i) Eine Kurzkanalwirkung wird erreicht, indem die Kanallänge des MOS-Transistors M6 im Verhältnis zum MOS-Transistor M8 verkürzt wird;
(ii) Eine Kanaleinengungswirkung wird erreicht, indem die Kanal breite des MOS-Transistors M8 im Verhältnis zu der des Transistors M6 eingeengt wird;
(iii) Die Substratspannung des MOS-Transistors M6 wird abgesenkt im Verhältnis zu der des MOS-Transistors M8 (die Vorspannung des MOS- Transistors M8 ist VCC) durch Anlegen der Spannung des Knotenpunkts N4 an die n-Wanne (nicht dargestellt), in der der MOS-Transistor M6 ausgebildet ist;
(iv) Die Menge an Verunreinigungen in den betreffenden Kanalbereichen der MOS-Transistoren M6 und M8 wird verändert.
Aufgrund dieser Schaltungsauslegung erzeugt die Referenzspannungserzeugungseinrichtung 40 an den Knotenpunkten N7 und N8 die erste und die zweite Referenzspannung.
Die Spannung VN5 am Knotenpunkt N5 wird also folgendermaßen ausgedrückt:
VN5 = VN4 + VTN5 ...(6)
wobei VN4 die Spannung am Knotenpunkt N4 und VTN5 die Schwellenspannung des n-Kanal-MOS-Transistors M5 ist.
Die Spannung am Knotenpunkt N6 ist um den Absolutwert VTP6 der Schwellenspannung des p-Kanal-MOS-Transistors M6 niedriger als die Spannung VN4 am Knotenpunkt N4. Somit wird die Spannung VN6 am Knotenpunkt N6 folgendermaßen ausgedrückt:
VN6 = VN4 - VTP6 ...(7)
Andererseits ist die Spannung VN7 am Knotenpunkt N7 um die Schwellenspannung des n-Kanal-MOS-Transistors M7 niedriger als die Spannung VN5. Somit wird die Spannung VN7, nämlich die erste Referenzspannung, folgendermaßen ausgedrückt:
VN7 = VN5 - VTN7 ...(8)
In gleicher Weise ist die Spannung VN8 am Knotenpunkt N8 um den Absolutwert VTP8 der Schwellenspannung des MOS-Transistors M8 höher als die Spannung VN6. Somit wird die Spannung VN8, nämlich die zweite Referenzspannung, folgendermaßen ausgedrückt:
VN8 = VN6 + VTP8 ...(9)
Durch Einsetzen der Gleichungen (6) und (7) in die Gleichungen (8) bzw. (9) ergeben sich die Spannungen VN7 und VN8 an den Knotenpunkten N7 und N8 wie folgt:
VN7 = VN4 - (VTN7 - VTN5) ...(10)
VN8 = VN4 + (VTP8 - VTP6) ...(11)
Da die Schwellenspannungen VTN7 und VTP8 höher eingestellt sind als VTN5 bzw. VTP6, können die Gleichungen (10) und (11) auch in folgender Weise geschrieben werden:
VN7 = VN4 - ΔVTN ...(12)
VN8 = VN4 + ΔVTP ...(13)
wobei gilt: ΔVTN ist gleich (VTN7 - VTN5), und ΔVTP ist gleich (VTP8 - VTP6).
Somit kann die erste Referenzspannung VN7 niedriger als die zweite Referenzspannung VN8 eingestellt werden.
Erfindungsgemäß ist eine Vergleichseinrichtung vorhanden, die auf die erste und zweite Referenzspannung und die Ausgangsspannung, nämlich die Zwischenspannung VM, anspricht. In der bevorzugten Ausführungsform gemäß Fig. 3 ist diese Vergleichseinrichtung mit 41 bezeichnet. Die Vergleichseinrichtung umfaßt einen ersten Komparator CMP1 und einen zweiten Komparator CMP2. Der nichtinvertierende Eingang (+) des ersten Komparators CMPI ist mit dem Knotenpunkt N7 verbunden und nimmt die erste Referenzspannung VN7 auf. Der invertierende Eingang (-) des zweiten Komparators CMP2 ist mit dem Knotenpunkt N8 verbunden und nimmt die zweite Referenzspannung VN8 auf. Sowohl der erste als auch der zweite Komparator werden mit der Versorgungsspannung VCC gegen Masse vorgespannt.
Erfindungsgemäß ist eine erste Schaltungseinrichtung vorhanden, die auf das Steuersignal der Vergleichseinrichtung 41 anspricht. In der bevorzugten Ausführungsform gemäß Fig. 3 ist die erste Schaltungseinrichtung ein n-Kanal-MOS-Transistor M9. Die Gate-Elektrode des MOS-Transistors M9 ist mit dem Ausgang des ersten Komparators CMP1 und seine Drain-Elektrode mit dem Anschluß 13 verbunden, an dem die Versorgungsspannung VCC anliegt. Die Source-Elektrode des MOS-Transistors M9 ist mit dem Ausgang 14 verbunden.
Erfindungsgemäß ist eine zweite Schaltungseinrichtung vorhanden, die auf das Steuersignal der Vergleichseinrichtung anspricht. In der bevorzugten Ausführungsform gemäß Fig. 3 ist die zweite Schaltungseinrichtung ein n-Kanal-MOS-Transistor M10. Die Gate-Elektrode des MOS-Transistors M10 ist mit dem Ausgang des zweiten Komparators CMP2 und seine Source-Elektrode mit der Masse verbunden. Die Drain-Elektrode des MOS-Transistors M10 ist mit dem Ausgang 14 verbunden.
Der invertierende Eingang (-) des Komparators CMP1 ist mit dem Ausgang 14 verbunden und nimmt die Ausgangsspannung, nämlich die Zwischenspannung VM, auf. Andererseits ist der nichtinvertierende Eingang (+) des Komparators CMP2 mit dem Anschluß 14 verbunden und nimmt die Zwischenspannung VM auf.
Die Zwischenspannungserzeugungsschaltung gemäß Fig. 3 arbeitet in folgender Weise.
Wenn die Zwischenspannung VM niedriger ist als die erste Referenzspannung VN7, gibt die Komparatorschaltung CMP1 als Steuersignal eine Spannung ab, die gleich der Versorgungsspannung VCC ist. Dadurch wechselt der n-Kanal-MOS-Transistor M9 in den leitenden Zustand über. Dadurch wird der Ausgang 14 aufgeladen und die Zwischenspannung VM steigt an. Wenn dagegen die Zwischenspannung VM die erste Referenzspannung VN7 überschreitet, gibt der Komparator CMP1 eine Ausgangsspannung ab, die dem Massepegel, nämlich 0 Volt, entspricht. Dadurch wechselt der MOS-Transistor M9 in den nichtleitenden Zustand über.
Wenn andererseits die Zwischenspannung VM größer ist als die zweite Referenzspannung VN8, gibt der zweite Komparator CMP2 eine Spannung ab, die der VCC entspricht, und macht somit den n-Kanal-MOS-Transistor M10 leitend. Dadurch erfolgt eine Entladung, und diese verringert die Zwischenspannung VM am Ausgang 14. Wenn dagegen die Zwischenspannung VM niedriger als die zweite Referenzspannung VN8 wird, gibt der zweite Komparator CMP2 eine Spannung ab, die dem Massepegel, nämlich 0 Volt, entspricht. Dadurch geht der MOS-Transistor M10 in den nichtleitenden Zustand über, und die Aufladung wird beendet.
Auf diese Weise wird die Zwischenspannung VM in einem zulässigen Bereich gehalten, der folgendermaßen dargestellt wird:
VN7 (= VN4 - ΔVTN) < VM < VN8 (= VN4 + ΔVTP) ...(14)
Wenn die Gleichung (14) erfüllt ist, sind beide Transistoren M9 und M10 nichtleitend, und zwischen dem Anschluß 13 und Masse fließt kein Strom. Wenn ferner die Zwischenspannung VM nicht die in der Gleichung (14) angegebene Bedingung erfüllt, ist die von einem der Komparatoren CMP1 oder CMP2 gelieferte Gate-Spannung gleich der Versorgungsspannung VCC und ausreichend hoch. Somit ist auch die Gate-Source-Spannung der MOS- Transistoren M9 und M10, wenn sich diese im leitenden Zustand befinden, ausreichend groß. Dadurch ist auch die Stromsteuerkapazität der MOS- Transistoren M9 und M10 im Vergleich zum Stand der Technik gemäß Fig. 1 (c) ausreichend hoch. Hierdurch wird dann die Zwischenspannung VM sehr schnell in den zulässigen Bereich ΔV (= ΔVTN + ΔVTP) gezogen, selbst wenn die Abweichung vom zulässigen Bereich ΔV nur sehr gering ist. Auf diese Weise erhält man eine Zwischenspannungserzeugungsschaltung mit weiter verbesserter Steuerkapazität bei niedrigem Leistungsverbrauch.
Wenn die Widerstandswerte für die Widerstände R6, R7, R8 und R9 genügend groß eingestellt werden, kann selbstverständlich der Strom zwischen dem Anschluß 10 und Masse und zwischen den Anschlüssen 11, 12 und Masse auf einen ausreichend kleinen Wert verringert werden. Somit kann der Leistungsverbrauch durch die Referenzspannungschaltung 40 auf einen hinreichend kleinen Wert eingeschränkt werden.
Fig. 4 zeigt die Kennlinie der Ausführungsform gemäß Fig. 3. Die an den jeweils leitenden MOS-Transistor M9 oder M10 anliegende Gate-Spannung ist VCC und ausreichend groß, während sich die Zwischenspannung VM außerhalb des zulässigen Bereichs zwischen der ersten und der zweiten Referenzspannung VN7 bzw. VN8 befindet. Somit ist, wie in Fig. 4 dargestellt, die Stromsteuerkapazität, nämlich der Strom I, verglichen mit dem Strom gemäß Fig.2, ausreichend groß.
Das heißt, selbst wenn sich die Zwischenspannung VM nur geringfügig außerhalb des zulässigen hohen Impedanzbereichs ΔV befindet, wird der MOS- Transistor M9 oder M10 mit einer hohen Gate-Source-Spannung vorgespannt. Dadurch wird die Zwischenspannung VM infolge der großen Stromsteuerkapazität der MOS-Transistoren M9 und M10 schnell wieder in den zulässigen Bereich bzw. einen Bereich hoher Impedanz ΔV gezogen.
Fig. 5 ist ein Schaltplan einer weiteren erfindungsgemäßen Ausführungsform. In der Schaltung gemäß Fig. 5 besitzt die Referenzspannungserzeugungsschaltung 40 denselben Aufbau wie in der Ausführungsform gemäß Fig. 3. Der Unterschied zur Ausführungsform gemäß Fig. 3 besteht im Aufbau der Vergleichseinrichtung 42 und dem Leitungsstyp der MOS-Transistoren, die das Ausgangssignal der Vergleichseinrichtung 42 bereitstellen. In dieser Schaltung ist der Leitungstyp des MOS-Transistors M15, der zwischen den Anschluß 15 und den Anschluß 16 geschaltet ist, nämlich p-leitend im Gegensatz zu dem n-leitenden Transistor M9 in Fig. 3.
Die Vergleichseinrichtung 42 enthält die Komparatoren CMP2 und CMP3. Der invertierende Eingang (-) des Komparators CMP3 ist mit dem Knotenpunkt N7 verbunden und nimmt die erste Referenzspannung VN7 auf. Der nichtinvertierende Eingang (+) des Komparators CMP3 ist mit dem Ausgang 16 verbunden und nimmt die Zwischenspannung VM auf.
Die Schaltung gemäß Fig. 5 arbeitet in folgender Weise.
Wenn die Zwischenspannung VM niedriger ist als die erste Referenzspannung VN7, gibt der Komparator CMP3 eine Spannung ab, die dem Massepegel, nämlich 0 Volt, entspricht, und macht den p-Kanal-MOS- Transistor M15 leitend. Dadurch wird der Ausgang 16 auf die Zwischenspannung VM angehoben. Wenn dagegen die Zwischenspannung VM die erste Referenzspannung VN7 überschreitet, gibt der Komparator CMP3 eine Spannung ab, die der Versorgungsspannung VCC entspricht und den p-Kanal- MOS-Transistor M15 nichtleitend macht.
Wenn die Zwischenspannung VM höher ist als die zweite Referenzspannung VN8, gibt der Komparator CMP2 eine Spannung ab, die der Versorgungsspannung VCC entspricht und den n-Kanal-MOS-Transistor M10 leitend macht. Dadurch wird die Spannung am Ausgang 16 gesenkt. Wenn dagegen die Zwischenspannung VM niedriger ist als die zweite Referenzspannung VN8, gibt der Komparator CMP2 eine Spannung ab, die dem Massepegel, nämlich 0 Volt, entspricht und den n-Kanal-MOS-Transistor M10 nichtleitend macht. Auf diese Weise wird die Zwischenspannung VM in dem Bereich zwischen der ersten und zweiten Referenzspannung gehalten, wie in Fig. 4 zu sehen ist.
In dieser Ausführungsform geht die Gate-Spannung auf VCC oder 0 Volt, um den leitenden/nichtleitenden Zustand des Transistors M10 bzw. M15 zu steuern, selbst wenn die Zwischenspannung VM sich nur geringfügig außerhalb des zulässigen Bereichs befindet. Dadurch werden die Transistoren M10 und M15 mit einer ausreichend großen Gate-Source-Spannung gesteuert, und der Transistor M15 arbeitet in einem nichtgesättigten Zustand mit einer hohen Stromsteuerkapazität.
Fig. 6 ist ein Schaltplan einer weiteren erfindungsgemäßen Ausführungsform. In dieser Ausführungsform ist der Leitungstyp des MOS- Transistors zwischen dem Anschluß 18 und Masse in bezug auf die Ausführungsform gemäß Fig. 3 in p-leitend umgeändert worden. Entsprechend dieser Anderung ist auch der Aufbau der Vergleichseinrichtung 43 geändert.
Das heißt, die Vergleichseinrichtung 43 enthält die Komparatoren CMP1 und CMP6. Der nichtinvertierende Eingang (+) des Komparators CMP6 ist mit dem Knotenpunkt N8 verbunden und nimmt die zweite Referenzspannung VN8 auf. Der invertierende Eingang (-) des Komparators CMP6 ist mit dem Ausgang 18 verbunden und nimmt die Zwischenspannung VM auf.
Wenn in dieser Ausführungsform die Zwischenspannung VM niedriger ist als die erste Referenzspannung VN7, gibt der Komparator CMP1 ein Steuersignal auf dem VCC-Pegel ab, um den MOS-Transistor M9 leitend zu machen und die Zwischenspannung VM anzuheben. Wenn die Zwischenspannung VM die erste Referenzspannung VN7 übersteigt, gibt der Komparator CMP1 ein Steuersignal von 0 Volt ab, um den Transistor M9 nichtleitend zu machen und somit die Aufladung durch den Transistor M9 zu beenden.
Wenn die Zwischenspannung VM höher ist als die zweite Referenzspannung VN8, gibt der Komparator CMP6 ein Steuersignal von 0 Volt ab, um den Transistor M22 leitend zu machen und die Zwischenspannung VM abzusenken. Wenn die Zwischenspannung VM niedriger wird als die zweite Referenzspannung VN8, gibt der Komparator CMP6 ein Steuersignal auf dem VCC-Pegel ab, um den Transistor M22 nichtleitend zu machen. Auf diese Weise wird die Zwischenspannung VM in dem von der ersten und zweiten Referenzspannung VN7 bzw. VN8 festgelegten Bereich gehalten.
Fig. 7 ist ein Schaltplan einer weiteren erfindungsgemäßen Ausführungsform. In dieser Ausführungsform sind die MOS-Transistoren M15 und M22 im Gegensatz zu den n-leitenden MOS-Transistoren M9 und M10 in der Ausführungsform gemäß Fig. 3 p-leitend. Entsprechend dieser Änderung enthält die Vergleichseinrichtung 44 die Komparatoren CMP3 und CMP6. Der invertierende Eingang (-) des Komparators CMP3 ist mit dem Knotenpunkt N7 verbunden und nimmt die erste Referenzspannung VN7 auf. Der nichtinvertierende Eingang (+) des Komparators CMP3 ist mit dem Ausgang 20 verbunden und nimmt die Zwischenspannung VM auf. Der nichtinvertierende Eingang (+) des Komparators CMP6 ist mit dem Knotenpunkt N8 verbunden und nimmt die Referenzspannung VN8 auf. Der invertierende Eingang (-) des Komparators CMP6 ist mit dem Ausgang 20 verbunden, um die Zwischenspannung VM aufzunehmen.
Die Arbeitsweise ist folgende. Wenn die Zwischenspannung VM niedriger ist als die erste Referenzspannung VN7, gibt der Komparator CMP3 ein Steuersignal von 0 Volt ab, um den p-Kanal-MOS-Transistor M15 in den leitenden Zustand zu versetzen. Daraufhin wird der Ausgang 20 aufgeladen, um die Zwischenspannung VM anzuheben. Wenn die Zwischenspannung VM die erste Referenzspannung VN7 übersteigt, gibt der Komparator CMP3 ein Steuersignal auf dem VCC-Pegel ab, das den Transistor M15 in den nichtleitenden Zustand versetzt.
Wenn die Zwischenspannung VM größer ist als die zweite Referenzspannung VN8, gibt der Komparator CMP6 ein Steuersignal von 0 Volt ab, um den MOS-Transistor M22 leitend zu machen. Somit wird infolge der Entladung über dem MOS-Transistor M22 die Zwischenspannung VM am Ausgang 20 herabgesetzt. Wenn dagegen die Zwischenspannung VM niedriger wird als die zweite Referenzspannung VN8, gibt der Komparator CMP6 ein Steuersignal in Form des VCC-Pegels ab, um den MOS-Transistor M22 nichtleitend zu machen. Auf diese Weise wird die Zwischenspannung VM innerhalb des Bereichs zwischen der ersten und zweiten Referenzspannung VN7 bzw. VN8 gehalten.
Fig. 8 ist eine weitere erfindungsgemäße Ausführungsform. In dieser Ausführungsform besteht die Referenzspannungserzeugungseinrichtung 50 aus den Widerständen R22, R23, R24 und R25, die zwischen dem Anschluß 21, an dem die Versorgungsspannung VCC anliegt, und Masse in Reihe geschaltet sind. Durch Aufteilung der Versorgungsspannung VCC wird die erste Referenzspannung VN7 niedriger als die zweite Referenzspannung VN8. Die Funktionsweise dieser Ausführungsform entspricht der Ausführungsform gemäß Fig. 3. Darum wird sie hier nicht beschrieben.
Fig. 9 (a) bis 9 (d) sind Schaltpläne, die für die Komparatoren in den beschriebenen Ausführungsformen anwendbar sind. Der Komparator in Fig. 9 (a) ist eine Grundausführung und enthält die n-Kanal-MOS-Transistoren M100 und die p-Kanal-MOS-Transistoren M200. Die Funktionsweise der Schaltung wird nicht beschrieben, da sie allgemein bekannt ist.
In der Schaltung gemäß Fig. 9 (b) wurden zwei Inverterschaltungen I1 und I2 hinzugefügt, um die Steuerkapazität zu erhöhen.
In Fig. 9 (c) ist eine Inverterschaltung I3 hinzugefügt worden, und der invertierende Eingang und der nichtinvertierende Eingang sind im Vergleich zur Schaltung gemäß Fig. 9 (a) vertauscht.
In Fig. 9 (d) werden p-Kanal-MOS-Transistoren M200 verwendet, um die Eingangssignale aufzunehmen, und n-Kanal-MOS-Transistoren M100 werden als Last verwendet. Es ist überflüssig zu erwähnen, daß gewisse Änderungen durch Hinzufügen von Inverterschaltungen wie in Fig. 9 (b) und (c) in gleicher Weise möglich sind.
Zwecks Verringerung der Leistungsaufnahme kann ein durch das Steuersignal φ (nicht dargestellt) gesteuerter MOS-Transistor zwischen die Komparatorschaltung und den Stromversorgungsanschluß geschaltet werden, um eine ausschließliche Funktion der Komparatorschaltung zu ermöglichen.
In den beschriebenen Ausführungsformen werden die MOS-Transistoren verwendet, um den Ausgang aufzuladen oder zu entladen. Es ist jedoch auch möglich, anstelle der MOS-Transistoren bipolare Transistoren zu verwenden.
Es ist überflüssig zu erwähnen, daß ein Last-MOS-Transistor, der als ein Widerstand angesehen werden kann, auch in der Referenzspannungserzeugungseinrichtung in entsprechender Ausführungsform verwendet werden kann.

Claims

1. Zwischenspannungserzeugungsschaltung, die an einem Ausgangsknoten (14, 16, 18, 20, 23) eine zwischen einem ersten Stromquellenpotential (VCC, Masse) und einem zweiten Stromquellenpotential liegende Zwischenspannung (VM) abgibt, mit

einer Referenzspannungserzeugungseinrichtung (40, 50) zur Erzeugung einer erster und zweiten Referenzspannung, die anspricht auf das erste und zweite Stromquellenpotential, wobei die erste Referenzspannung niedriger ist als die zweite Referenzspannung; gekennzeichnet durch:

eine Vergleichseinrichtung (41, 42, 43, 44, 51), die anspricht auf die erste Referenzspannung, die zweite Referenzspannung und die Zwischenspannung, um ein erstes Steuersignal zu erzeugen, wenn die Zwischenspannung niedriger ist als die erste Referenzspannung, und um ein zweites Steuersignal zu erzeugen, wenn die Zwischenspannung höher ist als das zweite Referenzspannung;

eine erste Schaltungseinrichtung (M9, M15), bei dem ein Ausgang mit dem Ausgangsknoten verbunden ist und ein Eingang auf das erste Steuersignal anspricht, um die Zwischenspannung zu erhöhen; und

eine zweite Schaltungseinrichtung (M10, M22), bei der ein Ausgang mit dem Ausgangsknoten verbunden ist und ein Eingang auf das zweite Steuersignal anspricht, um die Zwischenspannung an dem Ausgangsknoten herabzusetzen.

2. Zwischenspannungserzeugungsschaltung nach Anspruch 1, wobei die Spannungsdifferenz zwischen dem Eingang und dem Ausgang der ersten bzw. zweiten Ausgangsschaltungseinrichtung nach Erzeugung des ersten bzw. zweiten Steuersignals die Differenz zwischen einem der Stromquellenpotentiale und der Zwischenspannung ist.

3. Zwischenspannungserzeugungsschaltung nach Anspruch 1, wobei die Vergleichseinrichtung (41, 42, 43, 44, 51) aufweist:

einen ersten und zweiten Komparator (CMP1, CMP2, CMP3, CMP6), die auf das Stromquellenpotential ansprechen, wobei der erste Komparator, ausgelöst durch die erste Referenzspannung und die Zwischenspannung, das erste Steuersignal und der zweite Komparator, ausgelöst durch das zweite Referenzspannung und die Zwischenspannung, das zweite Steuersignal abgibt.

4. Zwischenpotentialerzeugungsschaltung nach Anspruch 1, wobei die erste und die zweite Schaltungseinrichtung jeweils einen p-Kanal-MOS-Transistor (M9, M10) aufweisen, bei dem eine Gate-Elektrode mit dem ersten bzw. dem zweiten Steuersignal versorgt wird und nach Wahl ein Drain bzw. eine Source mit dem Ausgangsknoten verbunden ist.

5. Zwischenpotentialerzeugungsschaltung nach Anspruch 4, wobei die Gate-Source-Spannung der p-Kanal-MOS-Transistoren der ersten und zweiten Schaltungseinrichtung nach Anlegen des ersten bzw. zweiten Steuersignals an die p-Kanal-MOS-Transistoren die Differenz zwischen einer der Stromquellenpotentiale und der Zwischenspannung ist.

6. Zwischenspannungserzeugungsschaltung nach Anspruch 1, wobei die Referenzspannungserzeugungsschaltung aufweist:

einen ersten Weg zwischen dem ersten Stromquellenpotential und dem zweiten Stromquellenpotential, mit:

einem ersten Widerstand (R6) mit einem ersten Ende, das mit dem ersten Stromquellenpotential versorgt wird und einem zweiten Ende,

einem ersten MOS-Transistor (M5) eines ersten Leitungstyps mit einer Gate-Elektrode und einer Drain-Elektrode, die mit dem anderen Ende des ersten Widerstands verbunden sind, und einer Source-Elektrode,

einem zweiten MOS-Transistor (M6) eines zweiten Leitungstyps mit einer Source-Elektrode, die mit der Source-Elektrode des ersten MOS-Transistors verbunden ist, und einer Gate-Elektrode und einer Drain-Elektrode, die miteinander verbunden sind, und

einem zweiten Widerstand (R7) mit einem ersten Ende, das mit dem gemeinsamen Anschluß der Gate- und der Drain-Elektrode des zweiten MOS-Transistors verbunden ist, und einem zweiten Ende, das mit dem zweiten Stromquellenpotential versorgt wird;

einen zweiten Weg zwischen dem ersten Stromquellenpotential und dem zweiten Stromquellenpotential, mit:

einem dritten MOS-Transistor (M7) eines ersten Leitungstyps mit einer Drain-Elektrode, die mit dem ersten Stromquellenpotential versorgt wird, und einer Gate-Elektrode, die mit der Drain-Elektrode des ersten MOS-Transistors verbunden ist, und einer Source-Elektrode und

einem dritten Widerstand (R8) mit einem ersten Ende, das mit der Source-Elektrode des dritten MOS-Transistors verbunden ist, und einem zweiten Ende, das mit dem zweiten Stromquellenpotential versorgt wird; und

einen dritten Weg zwischen dem ersten Stromquellenpotential und dem zweiten Stromquellenpotential, mit:

einem vierten Widerstand (R9) mit einem ersten Ende, das mit dem ersten Stromquellenpotential versorgt wird, und einem zweiten Ende und

einem vierten MOS-Transistor (M8) eines zweiten Leitungstyps mit einer Gate-Elektrode, die mit der Drain-Elektrode des zweiten MOS-Transistors verbunden ist, und einer Source-Elektrode, die mit dem zweiten Ende des vierten Widerstands verbunden ist, und einer Drain-Elektrode, die mit dem zweiten Stromquellenpotential versorgt wird.

7. Zwischenspannungserzeugungsschaltung nach Anspruch 3, wobei der erste Komparator einen nichtinvertierenden Eingang, der mit der ersten Referenzspannung versorgt wird, und einen invertierenden Eingang, der mit der Zwischenspannung versorgt wird, aufweist und der zweite Komparator einen invertierenden Eingang, der mit der zweiten Referenzspannung versorgt wird, und einen nichtinvertierenden Eingang, der mit der Zwischenspannung versorgt wird, aufweist.

8. Zwischenspannungserzeugungsschaltung nach Anspruch 3, wobei der erste Komparator einen invertierenden Eingang, der mit der ersten Referenzspannung versorgt wird, und einen nichtinvertierenden Eingang, der mit der Zwischenspannung versorgt wird, aufweist und der zweite Komparator einen invertierenden Eingang, der mit der zweiten Referenzspannung versorgt wird, und einen nichtinvertierenden Eingang, der mit der Zwischenspannung versorgt wird, aufweist.

9. Zwischenspannungserzeugungsschaltung nach Anspruch 3, wobei der erste Komparator (CPM1) einen nichtinvertierenden Eingang, der mit der ersten Referenzspannung versorgt wird, und einen invertierenden Eingang, der mit der Zwischenspannung versorgt wird, aufweist und der zweite Komparator (CPM2) einen nichtinvertierenden Eingang, der mit der zweiten Referenzspannung versorgt wird, und einen invertierenden Eingang, der mit der Zwischenspannung versorgt wird, aufweist.

10. Zwischenspannungserzeugungsschaltung nach Anspruch 3, wobei der erste Komparator (CPM3) einen invertierenden Eingang, der mit der ersten Referenzspannung versorgt wird, und einen nichtinvertierenden Eingang, der mit der Zwischenspannung versorgt wird, aufweist und der zweite Komparator (CPM6) einen nichtinvertierenden Eingang, der mit der zweiten Referenzspannung versorgt wird, und einen invertierenden Eingang, der mit der Zwischenspannung versorgt wird, aufweist.

11. Zwischenspannungserzeugungsschaltung nach Anspruch 3, wobei die Referenzspannungserzeugungseinrichtung eine Vielzahl von Widerständen (R22, R23, R24, R25) umfasst, die zwischen dem ersten und zweiten Stromquellenpotential in Reihe geschaltet sind.