KR20100000140A - 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시장치 - Google Patents

레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시장치 Download PDF

Info

Publication number
KR20100000140A
KR20100000140A KR1020080059521A KR20080059521A KR20100000140A KR 20100000140 A KR20100000140 A KR 20100000140A KR 1020080059521 A KR1020080059521 A KR 1020080059521A KR 20080059521 A KR20080059521 A KR 20080059521A KR 20100000140 A KR20100000140 A KR 20100000140A
Authority
KR
South Korea
Prior art keywords
voltage
level
signal
voltage level
node
Prior art date
Application number
KR1020080059521A
Other languages
English (en)
Inventor
한희석
김형래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080059521A priority Critical patent/KR20100000140A/ko
Priority to US12/486,176 priority patent/US7880501B2/en
Publication of KR20100000140A publication Critical patent/KR20100000140A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Abstract

레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시 장치가 개시된다. 레벨 쉬프팅 회로는 입력부, 풀다운 구동부 레벨 컨버팅부 및 출력부를 포함한다. 입력부는 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호를 수신한다. 풀다운 구동부는 입력 신호가 반전된 신호를 인가받는다. 레벨 컨버팅부는 제3 전압 레벨과 제4 전압 레벨 사이를 스윙하는 제1 중간 전압 신호와 제1 전압 레벨과 제5 전압 레벨 사이를 스윙하는 제2 중간 전압 신호를 제공한다. 출력부는 제1 중간 전압 신호와 제2 중간 전압 신호를 인가받아 제1 전압 레벨과 제3 전압 레벨 사이를 스윙하는 출력 신호를 제공한다.

Description

레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시 장치 {Level shifting circuit, driving voltage generation circuit and liquid crystal display device}
본 발명은 전자 장치에 관한 것으로, 보다 상세하게는 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표지 장치에 관한 것이다.
일반적으로, 이동 전화, PMP(portable multimedia player)와 같은 핸드-헬드(hand-held) 디바이스들은 mobile-TFT(thin-film transistor) LCD(liquid crystal display)를 광범위하게 채용하고 있다. 또한 이러한 핸드-헬드 디바이스들은 리튬이온과 같은 재충전 가능한 2차 전지를 사용하고 있다. 2차 전지는 한정된 용량을 가지고 있기 때문에 핸드-헬드 디바이스의 소비 전력을 줄이는 것이 중요하다. 또한 핸드-헬드 디바이스에서 다루는 데이터의 양이 폭발적으로 증가하고 있으므로 이러한 증가된 데이터를 처리하는 LCD 구동 IC에서의 전력 소비가 증가하고 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 일 목적은 소비 전력을 감소시킬 수 있는 레벨 쉬프팅 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 레벨 쉬프팅 회로를 포함하는 구동 전압 발생 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 구동 전압 발생 회로를 포함하는 액정 표시 장치를 제공하는 것이다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 레벨 쉬프팅 회로는 입력부, 풀다운 구동부, 레벨 컨버팅부 및 출력부를 포함한다.
상기 입력부는 제1 노드와 제1 전압 레벨의 전원 전압 사이에 연결되어 상기 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호를 수신한다. 상기 풀다운 구동부는 제2 노드와 상기 제1 전압 레벨의 전원 전압 사이에 연결되고, 상기 입력 신호가 반전된 신호를 인가받아, 상기 제2 노드를 상기 제1 전압 레벨로 풀다운 구동시킨다. 상기 레벨 컨버팅부는 제3 전압 레벨의 전원 전압과 상기 제1 노드와 상기 제2 노드 사이에 연결되어 상기 제1 노드의 전압과 상기 제2 노드의 전압에 따라 제3 노드와 상기 제2 노드에서 각각 제4 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 제1 중간 전압 신호와 상기 제1 전압 레벨과 제5 전압 레벨 사이를 스윙하는 제2 중간 전압 신호를 제공한다. 상기 출력부는 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 제1 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단된다.
실시예에 있어서, 상기 레벨 쉬프팅 회로는 상기 입력 신호를 반전시켜, 상기 풀다운 구동부에 인가하는 인버터를 더 포함할 수 있다.
실시예에 있어서, 상기 제1 전압 레벨은 그라운드 전압이고, 상기 제2 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제3 전압 레벨은 상기 제2 전압 레벨보다 높고, 상기 제4 전압 레벨은 상기 제3 전압 레벨보다 일정한 레벨이 낮고 상기 제2 전압 레벨보다 높은 전압 레벨이고, 상기 제5 전압 레벨은 상기 제1 전압 레벨보다 상기 일정한 레벨이 높고 상기 제2 전압 레벨보다 낮은 전압 레벨일 수 있다.
상기 입력부는 상기 입력 신호를 인가받는 게이트와 상기 접지 전압에 연결되는 소스 및 상기 제1 노드에 연결되는 드레인을 구비하는 제1 엔모스 트랜지스터를 포함하고, 상기 풀다운 구동부는 상기 입력 신호의 반전 신호를 인가받는 게이트와 상기 접지 전압에 연결되는 소스 및 상기 제2 노드에 연결되는 드레인을 구비하는 제2 엔모스 트랜지스터를 포함할 수 있다.
상기 레벨 컨버팅부는 상기 제2 노드에 공통으로 연결되는 드레인과 게이트 및 제3 노드에 연결되는 소스를 구비하는 제1 피모스 트랜지스터, 상기 제1 노드에 공통으로 연결되는 드레인과 게이트를 구비하는 제2 피모스 트랜지스터, 상기 제1 노드에 연결되는 게이트와 상기 제3 노드에 연결되는 드레인과 상기 제3 레벨의 전원 전압에 연결되는 소스를 구비하는 제3 피모스 트랜지스터 및 상기 제2 노드에 연결되는 게이트, 상기 제3 레벨의 전원 전압에 연결되는 소스 및 상기 제2 피모스 트랜지스터의 소스에 연결되는 드레인을 구비하는 제4 피모스 트랜지스터를 포함할 수 있다.
상기 출력부는 상기 제3 노드에 연결되어 상기 제1 중간 전압 신호를 인가받는 게이트와 상기 제3 레벨의 전원 전압에 연결되는 소스를 구비하는 제5 피모스 트랜지스터 및 상기 제2 노드에 연결되어 상기 제2 중간 전압 신호를 인가받는 게이트와 상기 접지 전압에 연결되는 소스 및 상기 제5 피모스 트랜지스터의 드레인과 연결되는 드레인을 구비하는 제3 엔모스 트랜지스터를 포함하고 상기 제5 피모스 트랜지스터의 드레인과 상기 제3 엔모스 트랜지스터의 드레인이 연결되는 지점에서 상기 출력 신호를 제공할 수 있다.
실시예에 있어서, 상기 제1 내지 제4 피모스 트랜지스터들은 모두 동일한 문턱 전압을 갖을 수 있다. 또한 상기 일정 전압 레벨은 상기 피모스 트랜지스터들의 문턱 전압 값에 해당할 수 있다. 또한 상기 제5 피모스 트랜지스터는 상기 제1 중간 전압 신호에 의하여 풀리(fully) 턴 오프되고, 상기 제3 엔모스 트랜지스터는 상기 제2 중간 전압 신호에 의하여 풀리 턴 오프될 수 있다.
상기한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 구동 전압 생성 회로는 로직 회로, 레벨 쉬프팅 회로 및 차지 펌프 레귤레이터를 포함한다.
상기 로직 유닛은 메인 클럭 신호를 기초로 입력 신호를 제공한다. 상기 레벨 쉬프팅 회로는 상기 입력 신호의 전압 레벨을 쉬프팅하여 출력 신호로 제공하 며, 상기 출력 신호는 서로 다른 전압 레벨을 갖는 제1 중간 전압 신호와 제2 중간 전압 신호를 기초로 하여 제공된다. 상기 차지 펌프 레귤레이터는 상기 출력 신호를 기초로 복수의 구동 전압을 생성한다.
실시예에 있어서, 입력부, 풀다운 구동부, 레벨 컨버팅부 및 출력부를 포함할 수 있다. 상기 입력부는 제1 노드와 제1 전압 레벨의 전원 전압 사이에 연결되어 상기 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호를 수신할 수 있다. 상기 풀다운 구동부는 제2 노드와 상기 제1 전압 레벨의 전원 전압 사이에 연결되고, 상기 입력 신호가 반전된 신호를 인가받아, 상기 제2 노드를 상기 제1 전압 레벨로 풀다운 구동시킬 수 있다. 상기 레벨 컨버팅부는 제3 전압 레벨의 전원 전압과 상기 제1 노드와 상기 제2 노드 사이에 연결되어 상기 제1 노드의 전압과 상기 제2 노드의 전압에 따라 제3 노드와 상기 제2 노드에서 각각 제4 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 상기 제1 중간 전압 신호와 상기 제1 전압 레벨과 제5 전압 레벨 사이를 스윙하는 상기 제2 중간 전압 신호를 제공할 수 있다. 상기 출력부는 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 제1 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단될 수 있다.
상기 제1 전압 레벨은 그라운드 전압이고, 상기 제2 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제3 전압 레벨은 상기 제2 전압 레벨보다 높고, 상기 제4 전압 레벨은 상기 제3 전압 레벨보다 일정한 레벨이 낮고 상기 제2 전압 레벨보 다 높은 전압 레벨이고, 상기 제5 전압 레벨은 상기 제1 전압레벨보다 상기 일정한 레벨이 높고 상기 제2 전압 레벨보다 낮은 전압 레벨일 수 있다. 상기 레벨 컨버팅부는 동일한 문턱 전압을 갖는 복수의 피모스 트랜지스터들로 구성되고, 상기 일정 전압 레벨은 상기 피모스 트랜지스터들의 문턱 전압 값에 해당할 수 있다.
실시예에 있어서, 상기 레벨 쉬프팅 회로는 입력부, 풀업 구동부, 레벨 컨버팅부 및 출력부를 포함할 수 있다. 상기 입력부는 제1 노드와 제1 전압 레벨의 전원 전압 사이에 연결되어 상기 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호를 수신한다. 상기 풀업 구동부는 제2 노드와 상기 제1 전압 레벨의 전원 전압 사이에 연결되고, 상기 입력 신호가 반전된 신호를 인가받아, 상기 제2 노드를 상기 제1 전압 레벨로 풀업 구동시킨다. 상기 레벨 컨버팅부는 제3 전압 레벨의 전원 전압과 상기 제1 노드와 상기 제2 노드 사이에 연결되어 상기 제1 노드의 전압과 상기 제2 노드의 전압에 따라 제3 노드와 상기 제2 노드에서 각각 제4 전압 레벨과 상기 제1 전압 레벨 사이를 스윙하는 상기 제1 중간 전압 신호와 상기 제3 전압 레벨과 제5 전압 레벨 사이를 스윙하는 상기 제2 중간 전압 신호를 제공한다. 상기 출력부는 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단되는 출력부를 포함한다.
상기 제1 전압 레벨은 그라운드 전압이고, 상기 제2 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제3 전압 레벨은 상기 제1 전압 레벨보다 낮고, 상기 제4 전압 레벨은 상기 제3 전압 레벨보다 일정한 레벨이 높고 상기 제1 전압 레벨보 다 낮은 전압 레벨이고, 상기 제5 전압 레벨은 상기 제2 전압 레벨보다 상기 일정한 레벨이 낮고 상기 제1 전압 레벨보다 높은 전압 레벨일 수 있다. 또한 상기 레벨 컨버팅부는 동일한 문턱 전압을 갖는 복수의 엔모스 트랜지스터들로 구성되고, 상기 일정 전압은 상기 엔모스 트랜지스터들의 문턱 전압 값에 해당할 수 있다.
실시예에 있어서, 상기 레벨 쉬프팅 회로는 제1 레벨 컨버팅부, 제2 레벨 컨버팅부 및 출력부를 포함할 수 있다. 상기 제1 레벨 컨버팅부는 제1 전압 레벨과 상기 제1 전압 레벨보다 높은 제2 전압 레벨 사이를 스윙하는 입력 신호와 상기 입력 신호의 반전 신호에 기초하여 상기 제1 전압 레벨보다 제1 일정 전압 레벨이 높은 전압 레벨과 상기 제2 전압 레벨보다 높은 제3 전압 레벨 사이를 스윙하는 상기 제1 중간 전압 신호를 제공할 수 있다. 상기 제2 레벨 컨버팅부는 상기 입력 신호와 상기 반전 신호에 기초하여 상기 제2 전압 레벨보다 제2 일정 전압이 낮은 전압 레벨과 상기 제1 전압 레벨보다 낮은 제 4 전압 레벨 사이를 스윙하는 상기 제2 중간 전압 신호를 제공할 수 있다. 상기 출력부는 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 제4 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단될 수 있다.
상기한 본 발명의 또 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 액정 패널, 데이터 라인 구동부, 게이트 라인 구동부, 구동 전압 생성 회로 및 타이밍 컨트롤러를 포함한다.
상기 액정 패널은 복수의 게이트 라인들과 복수의 데이터 라인들이 교차하는 영역에 형성된 복수의 화소들을 구비한다. 상기 데이터 라인 구동부는 영상 데이터에 따라 상기 복수의 화소들 각각에 인가하기 위한 계조 전압을 선택하여 상기 액정 패널로 제공한다. 상기 게이트 라인 구동부는 게이트 온 전압과 게이트 오프 전압에 기초하여 상기 게이트 라인들을 구동한다. 상기 구동 전압 생성 회로는 메인 클럭 신호에 기초하여 상기 계조 전압을 생성하기 위한 기준 전압과 상기 게이트 온 전압과 상기 게이트 오프 전압을 포함하는 복수의 구동 전압을 생성한다. 상기 타이밍 컨트롤러는 상기 메인 클럭 신호 상기 영상 데이터를 제공하고 상기 데이터 라인 구동부를 제어하는 데이터 제어 신호와 상기 게이트 라인 구동부를 제어하는 게이트 제어 신호를 생성한다. 상기 구동 전압 생성 회로는 상기 메인 클럭 신호를 기초로 펄스 형태의 입력 신호를 제공하는 로직 유닛, 상기 입력 신호의 전압 레벨을 쉬프팅하여 출력 신호로 제공하며, 상기 출력 신호는 서로 다른 전압 레벨을 갖는 제1 중간 전압 신호와 제2 중간 전압 신호를 기초로 하여 제공되는 레벨 쉬프팅 회로 및 상기 출력 신호 신호를 기초로 상기 복수의 구동 전압을 생성하는 차지 펌프 레귤레이터를 포함한다.
상기와 같은 본 발명의 실시예들에 따른 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시 장치는 누설 전류를 차단하여 전력 소모를 감소시킬 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 레벨 쉬프팅 회로를 나타내는 회로도이다.
도 1을 참조하면, 레벨 쉬프팅 회로(100)는 입력부(10), 풀다운 구동부(20), 레벨 컨버팅부(30), 출력부(40)를 포함한다. 레벨 쉬프팅 회로(100)는 인버터(50) 를 더 포함할 수도 있다.
입력부(10)는 제1 엔모스 트랜지스터(12)를 포함하고, 풀 다운 구동부(20)는 제2 엔모스 트랜지스터(22)를 포함한다. 레벨 컨버팅부(30)는 제1 내지 제4 피모스 트랜지스터들(31, 32, 33, 34)을 포함하고, 출력부(40)는 제5 피모스 트랜지스터(42) 및 제3 엔모스 트랜지스터(44)를 포함한다. 입력부(10)는 제1 노드(N1)와 접지 전압(GND) 사이에 연결된다. 풀다운 구동부(20)는 접지 전압(GND)과 제2 노드(N2) 사이에 연결된다. 레벨 컨버팅부(30)는 전원 전압(VGH)와 제1 노드(N1)와 제2 노드(N2) 사이에 연결된다. 출력부(40)는 전원 전압(VGH)와 접지 전압(GND)사이에 연결된다.
제1 엔모스 트랜지스터(12)는 입력 단자(5)에 연결되는 게이트, 접지 전압(GND)에 연결되는 소스 및 제1 노드(N1)에 연결되는 드레인을 구비한다. 제2 엔모스 트랜지스터(22)는 인버터(50)의 출력 단자에 연결되는 게이트, 접지 전압(GND)에 연결되는 소스 및 제2 노드(N2)에 연결되는 드레인을 구비한다. 제1 피모스 트랜지스터(31)는 제2 노드(N2)에 연결된 게이트와 드레인 및 제3 노드(N3)에 연결된 소스를 구비한다. 즉 제1 피모스 트랜지스터(31)는 다이오드-연결되어 있다. 제2 피모스 트랜지스터(32)는 제1 노드(N1)에 연결된 게이트와 드레인을 구비한다. 즉 제2 피모스 트랜지스터(32)도 다이오드-연결되어 있다. 제3 피모스 트랜지스터(33)는 제3 노드(N3)에 연결되는 드레인, 제1 노드(N1)에 연결되는 게이트 및 전원 전압(VGH)에 연결되는 소스를 구비한다. 제4 피모스 트랜지스터(34)는 제2 피모스 트랜지스터(32)의 소스에 연결되는 드레인, 제2 노드(N2)에 연결되는 게이 트 및 전원 전압(VGH)에 연결되는 소스를 구비한다. 제5 피모스 트랜지스터(42)는 전원 전압(VGH)에 연결되는 소스, 제3 노드에 연결되는 게이트 및 출력 단자(7)연결되는 드레인을 구비한다. 제3 엔모스 트랜지스터(44)는 출력 단자(7)에 연결되는 드레인, 제2 노드에 연결되는 게이트 및 접지 전압(GND)에 연결되는 소스를 구비한다.
도 2는 도 1의 레벨 쉬프팅 회로에서 여러 신호들의 전압 레벨을 나타낸다.
도 2에서 입력 신호(VIN)는 입력 단자(5)에 인가되고, 제1 중간 전압 신호(VM1)는 제3 노드(N3)에서 제공되고, 제2 중간 전압 신호(VM2)는 제2 노드(N2)에서 제공되고, 출력 신호(VOUT)는 출력 단자(7)에서 제공된다.
이하 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 레벨 쉬프팅 회로(100)의 동작을 상세히 설명한다.
도 1 및 도 2를 참조하면, 입력 신호(VIN)는 제1 전압 레벨, 즉 접지 전압(GND)과 제2 전압 레벨(VDD) 사이를 스윙하는 펄스 신호 또는 클럭 신호이다. 여기서 제2 전압 레벨(VDD)은 제1 엔모스 트랜지스터(10)를 턴 온 시키기에 충분한 전압이다. 제2 엔모스 트랜지스터(22)의 게이트에는 인버터(50)를 통하여 입력 신호(VIN)의 반전 신호가 인가된다. 입력 신호(VIN)의 전압 레벨이 VDD 레벨이면, 입력부(10)의 제1 엔모스 트랜지스터(12)는 턴 온 되어, 제1 노드(N1)의 전압 레벨은 GND 레벨이 된다. 이 때 풀다운 구동부(20)의 제2 엔모스 트랜지스터(22)는 턴 오프된다. 제1 노드(N1)의 전압 레벨이 GND 레벨이므로 제2 피모스 트랜지스터(32)와 제3 피모스 트랜지스터(33)는 턴 온 된다. 제3 피모스 트랜지스터(33)가 턴 온 되 면, 제3 노드(N3)의 전압 레벨은 VGH 레벨까지 상승하게 된다. 즉 제3 노드(N3)에서 제공되는 제1 중간 전압(VM1)의 전압 레벨은 VGH 레벨이 된다. 이 때, 제1 피모스 트랜지스터(31)는 게이트와 드레인이 서로 연결되어 순바향 바이어스된 다이오드처럼 동작하게 되므로 제2 노드(N2)의 전압 레벨은 VGH 레벨에서 제1 피모스 트랜지스터(31)의 문턱 전압값(Vtp)을 뺀 전압 레벨이 된다.
입력 신호(VIN)의 전압 레벨이 GND 레벨이면, 제1 엔모스 트랜지스터(12)는 턴 오프되고, 제2 엔모스 트랜지스터(22)는 턴 온되어 제2 노드(N2)의 전압 레벨이 GND 레벨로 천이하게 된다. 제2 노드(N2)의 전압 레벨이 GND 레벨로 천이하면 제1 피모스 트랜지스터(31)가 턴 온되어 제3 노드(N3)의 전압 레벨이 낮아지는데, 제1 피모스 트랜지스터(31)가 게이트와 드레인이 서로 연결되어 다이오드처럼 동작하므로 제3 노드(N3)의 전압은 제2 노드의 전압 레벨보다 제1 피모스 트랜지스터(31)의 문턱 전압값(Vtp)만큼 높은 레벨이 된다.
즉 입력 신호(VIN)가 GND 레벨(제1 전압 레벨)과 VDD 레벨(제2 전압 레벨) 사이에서 스윙하는 경우 제3 노드(N3)에서 제공되는 제1 중간 전압 신호(VM1)는 GND+Vtp 레벨(제4 전압 레벨)과 VGH 레벨(제3 전압 레벨) 사이를 스윙하고, 제2 노드(N2)에서 제공되는 제2 중간 전압 신호(VM2)는 GND 레벨(제1 전압 레벨)과 VGH-Vtp 레벨(제5 전압 레벨) 사이를 스윙하게 된다.
제1 중간 전압 신호(VM1)와 제2 중간 전압 신호(VM2)는 각각 출력부(40)를 구성하는 제5 피모스 트랜지스터(42)와 제3 엔모스 트랜지스터(44)에 인가된다. 따라서 출력단자(7)에서는 GND 레벨과 VGH 레벨 사이를 스윙하는 출력 신호(VOUT)가 제공된다. 제1 중간 전압 신호(VM1)와 제2 중간 전압 신호(VM2)는 출력부(40)를 구성하는 제5 피모스 트랜지스터(42)와 제3 엔모스 트랜지스터(44)에 각각 인가되므로 출력부(40)에서 발생할 수 있는 누설 전류를 차단하여 전류 소모를 감소시킬 수 있다. 즉 제1 중간 전압 신호(VM1)는 GND+Vtp 레벨과 VGH 레벨 사이를 스윙하므로 제5 피모스 트랜지스터(42)가 풀리(fully) 턴 오프될 수 있고, 제2 중간 전압 신호(VM2)가 GND 레벨과 VGH-Vtp 레벨 사이를 스윙하므로 제3 엔모스 트랜지스터(42)가 풀리 턴 오프되어 누설 전류를 차단할 수 있다. 만일 제1 중간 전압 신호(VM3)가 분리되지 않고 제5 피모스 트랜지스터(42)의 게이트와 제3 엔모스 트랜지스터(44)의 게이트에 동시에 인가되면, 제5 피모스 트랜지스터(42)가 턴 온 되는 동안에 제3 엔모스 트랜지스터(44)가 풀리 턴 오프되지 않게 된다. 따라서 누설 전류가 발생할 수 있다. 또한 제2 중간 전압 신호(VM2)가 분리되지 않고 제5 피모스 트랜지스터(42)의 게이트와 제3 엔모스 트랜지스터(44)의 게이트에 동시에 인가되면, 제4 엔모스 트랜지스터(44)가 턴 온되는 동안 제5 피모스 트랜지스터(44)가 풀리 턴 오프되지 않아 누설 전류가 발생할 수 있다.
도 1의 레벨 쉬프팅 회로(100)는 다른 회로 소자들로 구현될 수 있다.
도 3은 본 발명의 일 실시예에 따른 레벨 쉬프팅 회로(200)의 구성을 나타내는 회로도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 레벨 쉬프팅 회로(200)는 입력부(210), 풀업 구동부(220), 레벨 컨버팅부(230), 출력부(240)를 포함한다. 레벨 쉬프팅 회로(200)는 인버터(250)를 더 포함할 수도 있다.
입력부(210)는 제1 피모스 트랜지스터(212)를 포함하고, 풀 업 구동부(220)는 제2 피모스 트랜지스터(222)를 포함한다. 레벨 컨버팅부(230)는 제1 내지 제4 엔모스 트랜지스터들(231, 232, 233, 234)을 포함하고, 출력부(240)는 제3 피모스 트랜지스터(242) 및 제5 엔모스 트랜지스터(244)를 포함한다. 입력부(210)는 제1 노드(N1)와 제1 전원전압(VDD) 사이에 연결된다. 풀업 구동부(220)는 제1 전원전압(VDD) 제2 노드(N2) 사이에 연결된다. 레벨 컨버팅부(230)는 제1 노드(N1)와 제2 노드(N2) 및 제2 전원전압(VGL) 사이에 연결된다. 출력부(240)는 제1 전원 전압(VDD)과 제2 전원 전압(GND)사이에 연결된다. 제1 전원 전압(VDD)의 전압 레벨은 접지 전압(GND)보다 높고 제2 전원 전압(VGL)의 전압 레벨은 접지 전압(GND)보다 낮다.
제1 피모스 트랜지스터(212)는 입력 단자(5)에 연결되는 게이트, 제1 전원 전압(VDD)에 연결되는 소스 및 제1 노드(N1)에 연결되는 드레인을 구비한다. 제2 피모스 트랜지스터(222)는 인버터(250)의 출력 단자에 연결되는 게이트, 제1 전원 전압(VDD)에 연결되는 소스 및 제2 노드(N2)에 연결되는 드레인을 구비한다. 제1 엔모스 트랜지스터(231)는 제2 노드(N2)에 연결된 게이트와 드레인 및 제3 노드(N3)에 연결된 소스를 구비한다. 즉 제1 엔모스 트랜지스터(231)는 다이오드-연결되어 있다. 제2 엔모스 트랜지스터(232)는 제1 노드(N1)에 연결된 게이트와 드레인을 구비한다. 즉 제2 엔모스 트랜지스터(232)도 다이오드-연결되어 있다. 제3 엔모스 트랜지스터(233)는 제3 노드(N3)에 연결되는 드레인, 제1 노드(N1)에 연결되는 게이트 및 제2 전원 전압(VGL)에 연결되는 소스를 구비한다. 제4 엔모스 트랜지 스터(234)는 제2 엔모스 트랜지스터(232)의 소스에 연결되는 드레인, 제2 노드(N2)에 연결되는 게이트 및 제2 전원 전압(VGL)에 연결되는 소스를 구비한다. 제3 피모스 트랜지스터(242)는 제2 전원 전압(VGL)에 연결되는 소스, 제3 노드에 연결되는 게이트 및 출력 단자(7)연결되는 드레인을 구비한다. 제3 엔모스 트랜지스터(244)는 출력 단자(7)에 연결되는 드레인, 제2 노드에 연결되는 게이트 및 제1 전원 전압(VDD)에 연결되는 소스를 구비한다.
도 4는 도 1의 레벨 쉬프팅 회로에서 여러 신호들의 전압 레벨을 나타낸다.
도 4에서 입력 신호(VIN)는 입력 단자(5)에 인가되고, 제1 중간 전압 신호(VM1)는 제2 노드(N2)에서 제공되고, 제2 중간 전압 신호(VM2)는 제3 노드(N3)에서 제공되고, 출력 신호(VOUT)는 출력 단자(7)에서 제공된다.
이하 도 3 및 도 4를 참조하여 본 발명의 다른 실시예에 따른 레벨 쉬프팅 회로(200)의 동작을 상세히 설명한다.
도 3 및 도 4를 참조하면, 입력 신호(VIN)는 제1 전압 레벨, 즉 접지 전압(GND)과 제2 전압 레벨(VDD) 사이를 스윙하는 펄스 신호 또는 클럭 신호이다. 제2 피모스 트랜지스터(222)의 게이트에는 인버터(50)를 통하여 입력 신호(VIN)의 반전 신호가 인가된다. 입력 신호(VIN)의 전압 레벨이 GND 레벨이면, 입력부(210)의 제1 피모스 트랜지스터(212)는 턴 온 되어, 제1 노드(N1)의 전압 레벨은 VDD 레벨이 된다. 이 때 풀다운 구동부(220)의 제2 피모스 트랜지스터(222)는 턴 오프된다. 제1 노드(N1)의 전압 레벨이 VDD 레벨이므로 제2 엔모스 트랜지스터(232)와 제3 엔모스 트랜지스터(233)는 턴 온 된다. 제3 엔모스 트랜지스터(233)가 턴 온 되면, 제3 노드(N3)의 전압 레벨은 VGL 레벨까지 하강하게 된다. 즉 제3 노드(N3)에서 제공되는 제2 중간 전압(VM2)의 전압 레벨은 VGH 레벨이 된다. 이 때, 제1 엔모스 트랜지스터(231)는 게이트와 드레인이 서로 연결되어 다이오드처럼 동작하게 되므로 제2 노드(N2)의 전압 레벨은 VGL 레벨에서 제1 엔모스 트랜지스터(231)의 문턱 전압값(Vtn)을 더한 전압 레벨이 된다.
입력 신호(VIN)의 전압 레벨이 VDD 레벨이면, 제1 피모스 트랜지스터(212)는 턴 오프되고, 제1 피모스 트랜지스터(222)는 턴 온되어 제2 노드(N2)의 전압 레벨이 VDD 레벨로 천이하게 된다. 제2 노드(N2)의 전압 레벨이 VDD 레벨로 천이하면 제1 엔모스 트랜지스터(231)가 턴 온되어 제3 노드(N3)의 전압 레벨이 높아지는데, 제1 엔모스 트랜지스터(231)가 게이트와 드레인이 서로 연결되어 다이오드처럼 동작하므로 제3 노드(N3)의 전압은 제2 노드의 전압 레벨보다 제1 엔모스 트랜지스터(31)의 문턱 전압값(Vtn)만큼 낮은 레벨이 된다.
즉 입력 신호(VIN)가 GND 레벨(제1 전압 레벨)과 VDD 레벨(제2 전압 레벨) 사이에서 스윙하는 경우 제2 노드(N2)에서 제공되는 제1 중간 전압 신호(VM1)는 GND+Vtn 레벨과 VDD 레벨사이를 스윙하고, 제3 노드(N3)에서 제공되는 제2 중간 전압 신호(VM2)는 VGL 레벨과 VDD-Vtn 레벨 사이를 스윙하게 된다.
제1 중간 전압 신호(VM1)와 제2 중간 전압 신호(VM2)는 각각 출력부(40)를 구성하는 제5 피모스 트랜지스터(42)와 제3 엔모스 트랜지스터(44)에 인가된다. 따라서 출력단자(7)에서는 GND 레벨과 VGH 레벨 사이를 스윙하는 출력 신호(VOUT)가 제공된다. 제1 중간 전압 신호(VM1)와 제2 중간 전압 신호(VM2)는 출력부(240)를 구성하는 제3 피모스 트랜지스터(242)와 제5 엔모스 트랜지스터(244)에 각각 인가되므로 출력부(240)에서 발생할 수 있는 누설 전류를 차단하여 전류 소모를 감소시킬 수 있다. 즉 제1 중간 전압 신호(VM1)는 GND+Vtn 레벨과 VDD 레벨 사이를 스윙하므로 제3 피모스 트랜지스터(242)가 풀리(fully) 턴 오프될 수 있고, 제2 중간 전압 신호(VM2)가 VGL 레벨과 VDD-Vtn 레벨 사이를 스윙하므로 제5 엔모스 트랜지스터(242)가 풀리 턴 오프되어 누설 전류를 차단할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 레벨 쉬프팅 회로의 구성을 나타내는 회로도이다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 레벨 쉬프팅 회로(300)는 제1 레벨 컨버팅부(310), 제2 레벨 컨버팅부(320) 및 출력부(330)를 포함한다.
제1 레벨 컨버팅부(310)는 제1 및 제2 엔모스 트랜지스터들(311, 312)과 제1 내지 제4 피모스 트랜지스터들(313, 314, 135, 126)을 포함한다. 제2 레벨 컨버팅부(320)는 제5 및 제6 피모스 트랜지스터들(321, 322)과 제 3 내지 제6 엔모스 트랜지스터들(322, 323, 324, 325)을 포함한다. 출력부(330)는 제7 피모스 트랜지스터(331) 및 제7 엔모스 트랜지스터(332)를 포함한다.
제1 레벨 컨버팅부(310)는 접지 전압(GND)과 제1 전원 전압(VDD) 레벨 사이를 스윙하는 입력 신호(VIN)와 입력 신호(VIN)의 반전 신호를 인가받는다. 제1 레벨 컨버팅부(310)는 접지 전압(GND)과 제2 전원 전압(VGH) 사이에 연결된다. 제2 레벨 컨버팅부(320)도 입력 전압(VIN)과 반전 입력 신호를 인가받는다. 제2 레벨 컨버팅부는 제1 전원 전압(VDD)과 제3 전원 전압(VGL)사이에 연결된다. 여기서 VDD 의 전압 레벨은 GND보다 높고, VGH의 전압 레벨은 VDD 보다 높고, VGL의 전압 레벨은 GND 보다 낮다.
제1 레벨 컨버팅부(310)의 구조 및 동작은 도 1의 레벨 쉬프팅 회로(100)의 구조 및 동작과 유사하고, 제2 레벨 컨버팅부(320)의 구성 및 동작은 도 3의 레벨 쉬프팅 회로(200)의 구조 및 동작과 유사하다. 따라서 설명의 편의를 위하여 제1 레벨 컨버팅부(310)와 제2 레벨 컨버팅부(320)의 구조 및 동작에 대한 상세한 설명은 생략한다.
도 6은 도 5의 레벨 쉬프팅 회로에서 여러 신호들의 전압 레벨을 나타낸다.
입력 신호(VIN)가 GND 레벨과 VDD 레벨 사이를 스윙할 때, 제1 노드(N1)에서는 GND+Vtp 레벨(Vtp는 제1 피모스 트랜지스터(311)의 문턱 전압)과 VGH 레벨 사이를 스윙하는 제1 중간 전압 신호(VM1)가 제공되고, 제2 노드(N2)에서는 VGL 레벨과 VDD-Vtn(Vtn은 제3 엔모스 트랜지스터(323)의 문턱 전압) 레벨 사이를 스윙하는 제2 중간 전압 신호(VM2)가 제공된다. 제1 중간 전압 신호(VM1)와 제2 중간 전압 신호(VM2)는 출력부(330)를 구성하는 제7 피모스 트랜지스터(331)의 게이트와 제7 엔모스 트랜지스터(332)의 게이트에 각각 인가된다. 출력 단자(7)에서 출력되는 출력 신호(VOUT)는 VGL 레벨과 VGH 레벨 사이를 스윙한다.
제1 중간 전압 신호(VM1)가 GND+Vtp 레벨과 VGH 레벨 사이를 스윙하므로 제7 피모스 트랜지스터(331)가 풀리 턴 오프될 수 있고, 제2 중간 전압 신호(VM2)가 VGL 레벨과 VDD-Vtn 레벨 사이를 스윙하므로 제7 피모스 트랜지스터(332)가 풀리 턴 오프될 수 있다. 따라서 누설 전류를 방지할 수 있다. 또한 제1 레벨 컨버팅 부(310)와 제2 레벨 컨버팅부(320)가 출력 신호(VOUT)의 레벨을 분할하여 쉬프팅하므로 전류 소모를 감소시킬 수 있다.
본 발명의 실시예들에 따른 도 1, 도 3 및 도 5의 레벨 쉬프팅 회로들은 전압 레벨의 변환이 필요한 여러 분야에 적용될 수 있다.
도 7은 본 발명의 일 실시예에 따른 구동 전압 발생회로와 이를 포함하는 액정 표시 장치를 나타내는 블록도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(400)는 타이밍 컨트롤러(TC, 410), 게이트 라인 구동부(DDU, 420), 데이터 라인 구동부(GDU, 430), 액정 패널(440) 및 구동 전압 생성 회로(DVGU, 500)를 포함한다.
액정 패널(440)은 복수의 데이터 라인들(DL1 내지 DLm), 복수의 게이트 라인들(GL1 내지 GLn) 및 복수의 데이터 라인들(DL1 내지 DLm), 복수의 게이트 라인들(GL1 내지 GLn)과 연결되는 박막 트랜지스터(441, thin film trnasistor; TFT)를 포함한다. TFT(441)에는 액정 축전기(Clc)와 유지 축전기(Cst)가 연결되어 있다.
타이밍 컨트롤러(410)는 외부의 그래픽 컨트롤러(미도시)로부터 수평동기신호(Hsync), 수직 동기신호(Vsync), 메인 클럭 신호(MCLK) 및 데이터(RGB) 등을 공급받는다. 타이밍 컨트롤러(410)는 수평동기신호(Hsync), 수직 동기신호(Vsync), 메인 클럭 신호(MCLK)에 기초하여 게이트 라인 구동부(420)를 제어하기 위한 게이트 제어 신호(GCS)와 데이터 라인 구동부(430)를 제어하기 위한 데이터 제어 신호(DCS)를 생성한다. 여기서 게이트 제어 신호(GCS)에는 게이트 스타트 펄스(gate start pulse: GSP), 게이트 쉬프트 클럭(gate shift clock: GSC), 게이트 출력 신 호(gate output enable: GOE) 등이 포함된다. 데이터 제어 신호(DCS)에는 소스 스타트 펄스(source start pulse: SSP), 소스 쉬프트 클럭(source shift clock: SSC), 소스 출력 신호(source output enable: SOC) 및 극성 신호(polarity: POL) 등이 포함된다.
타이밍 컨트롤러(410)는 구동 전압 생성 회로(500)에 메인 클럭 신호(MCLK)를 제공하고, 구동 전압 생성 회로(500)는 메인 클럭 신호(MCLK)에 기초하여 복수의 구동 전압들을 생성한다. 복수의 구동 전압들에는 데이터라인 구동부(430)에 제공되는 기준 전압(AVDD), 게이트 라인 구동부(420)에 제공되는 게이트 온 전압(GON) 및 게이트 오프 전압(GOFF)과 액정 축전기(Clc)의 공통 전극에 제공되는 공통 전압(VCOM)이 포함된다.
데이터 라인 구동부(430)는 데이터 제어 신호(DCS)에 응답하여 기준 전압(AVDD)으로부터 디지털 비디오 데이터(RGB)에 대응하는 아날로그 계조 전압을 생성하여 생성된 아날로그 계조 전압을 데이터 라인들(DL1 내지 DLm)에 공급한다.
게이트 라인 구동부(420)는 게이트 제어 신호(GCS)에 응답하여 게이트 온 전압(VON)이나 게이트 오프 전압(VOFF)의 스캔 펄스를 게이트 라인들(GL1 내지 GLn)에 순차적으로 공급하여 게이트 라인들(GL1 내지 GLn)에 연결된 TFT(441)를 턴 온 시킨다. 이렇게 하여 데이터 라인들(DL1 내지 DLm)에 공급된 계조 전압은 해당 화소에 인가된다.
도 8은 도 7의 액정표시장치에 포함되는 구동 전압 생성 회로(500)를 나타내는 블록도이다.
도 8을 참조하면, 구동 전압 생성 회로(500)는 로직 유닛(510), 레벨 쉬프팅 회로(520), 및 차지 펌프 레귤레이터(530)를 포함한다.
로직 유닛(510)은 타이밍 컨트롤러(410)로부터 제공되는 메인 클럭 신호(MCLK)를 기초로 펄스 형태의 입력 신호(VIN)를 제공한다. 펄스 형태의 입력 신호(VIN)는 메인 클럭 신호(MCLK)와 동일한 전압 레벨을 가지는 펄스 신호로서 메인 클럭 신호(MCLK)와는 활성화되는 구간이 다를 수 있다. 이를 위하여 로직 유닛(510)은 플립 플롭들을 포함하여 간단한 로직 소자들로 구현될 수 있다.
레벨 쉬프팅 회로(520)는 입력 신호(VIN)의 전압 레벨을 쉬프팅하여 출력 신호(VOUT)로 제공한다. 레벨 쉬프팅 회로(520)에는 도 1의 레벨 쉬프팅 회로(100), 도 3의 레벨 쉬프팅 회로(200)와 도 5의 레벨 쉬프팅 회로(300) 중 하나가 채용될 수 있다.
차지 펌프 레귤레이터(530)는 출력 신호(VOUT)를 기초로 기준 전압(AVDD), 게이트 온 전압(GON), 게이트 오프 전압(GOFF) 및 공통 전압(VCOM)을 포함하는 복수의 구동 전압을 생성한다.
도 9는 도 8의 레벨 쉬프팅 회로(520)와 차지 펌프 레귤레이터(530)의 구성을 구체적으로 나타낸다.
도 9의 레벨 쉬프팅 회로(520)가 도 1의 레벨 쉬프팅 회로(100)를 채용하여 입력 전압(VIN)의 전압 레벨이 GND 레벨과 VDD 레벨 사이를 스윙하고, 출력 전압(VOUT)의 전압 레벨이 GND 레벨과 VGH 레벨 사이를 스윙한다고 가정한다. 또한 VDD 레벨은 약 3.3V이고 VGH 레벨은 약 10V라고 하자.
도 9를 참조하면, 차지 펌프 레귤레이터(530)는 레벨 쉬프팅 회로(520)에 병렬로 연결되어 있는 복수의 다이오드부(535, 536)와 기준 전압 생성부(537), 각 다이오드부(535, 536)에 연결되어 있는 복수의 차지 펌프 회로(532, 533, 534)를 포함한다.
제1 다이오드부(535)는 노드(N1)와 노드(N2) 사이에 병렬로 연결되어 있으며 순방향 및 역방향으로 배치되어 있는 두 쌍의 다이오드(d5, d6, d7, d8)를 포함하고, 제2 다이오드부(536)는 서로 병렬로 연결로 되어 있으며 순방향 및 역방향으로 배치되어 있는 한 쌍의 다이오드(d10, d11)를 포함한다.
각 차지 펌프 회로(532, 533, 534)는 두 개의 다이오드와 두 개의 커패시터를 포함한다.
제1 차지 펌프 회로(532)의 커패시터(C1)의 일단은 두 다이오드(d1, d2)의 접점에 연결되어 있고 타단은 노드(N2)에 연결되어 있고, 커패시터(C2)의 일단은 두 다이오드(d2, d3)의 접점에 연결되어 있고 타단은 접지되어 있다. 마찬가지로, 제2 차지 펌프 회로(533)의 커패시터(C3)의 일단은 두 다이오드(d3, d4) 사이의 접점에, 타단은 노드(N2)에 연결되어 있고, 커패시터(C3)의 일단은 게이트 온 전압 출력단(Von)에 연결되어 있고 타단은 접지되어 있다. 또한, 제3 차지 펌프 회로(534)의 커패시터(C8)의 일단은 노드(N3)에, 타단은 두 다이오드(d12, d13)의 접점에 연결되어 있으며, 커패시터(C9)의 일단은 게이트 오프 전압 출력단(Voff)에 연결되어 있으며 타단은 접지되어 있다. 기준 전압 생성부(537)는 다이오드(d9)를 통하여 노드(N1)에 공통적으로 연결되어 있는 세 개의 커패시터(C5-C7)를 포함한 다. 여기서, 소정 전압(VCC)과 노드(N1) 사이에 연결되어 있는 인덕터(L)는 전류가 급격히 변하는 것을 방지한다.
그러면 이러한 차지 펌프 레귤레이터(530)의 동작에 대하여 설명한다. 여기서, 액정 표시 장치에 사용되는 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)은 각각 22V와 -7.5V이며 이에 근접하는 값을 예를 들어 설명한다.
먼저, 게이트 온 전압(VON)을 생성하는 과정에 대하여 설명한다. 아래에서는 각 다이오드(d1 내지 d13)가 예를 들어 0.7V의 문턱 전압을 갖는 것으로 가정한다.
레벨 쉬프팅 회로(520)가 0V의 전압을 노드(N1)에 인가하면 기준 전압 생성부(537)는 0V의 기준 전압(VREF)을 생성하고, 이 기준 전압(VREF)은 전하 펌프 회로(532)의 다이오드(d1)의 애노드 단자에 연결되어 있다. 이때, 노드(N1) 전압, 즉 노드 전압(VN1)이 0V이므로 역방향으로 두 개의 다이오드(d7, d8)를 거치면서 1.4V의 전압 상승이 생긴다. 따라서, 노드(N2)의 전압, 즉 노드 전압(VN2)은 1.4V가 된다. 한편, 두 다이오드(d1, d2) 사이의 접점(N4)의 전압은 역시 0V이고, 커패시터(C1)의 양단 전압은 노드(N4)를 기준으로 할때 -1.4V가 된다.
이어, 10V의 전압이 노드(N1)에 인가되면 이번에는 순방향으로 전류가 흘러 노드 전압(VN2)은 8.6V로 바뀌고, 이에 따라 노드(N4) 전압은 커패시터(C1)의 양단의 전압과 노드 전압(VN2)의 합인 7.2V가 된다. 이때, 기준 전압 생성부(537)에서 생성되는 기준 전압(VREF) 역시 10V이고 다이오드(d1)를 거치면서 0.7V가 강하된 9.3V가 7.2V에 더해져 노드(N2)의 최종 전압은 16.5V가 된다. 여기서, 기준 전압(VREF)은 계산의 편의상 다이오드(d9)에 의한 전압 강하는 생기지 않는 것으로 가정한다. 그러면 커패시터(C2)의 전압은 다이오드(d2)를 거치면서 0.7V가 강하된 15.8V가 되고, 다시 다이오드(d3)를 거치면서 전압이 강하하여 커패시터(C3)의 일단의 전압, 즉 노드(N5) 전압은 15.1V가 된다.
다음, 0V의 전압이 인가되면 노드 전압(VN2)은 1.4V로 바뀌고, 커패시터(C3) 양단의 전압은 노드(N5) 전압과 노드 전압(VN2)의 차인 13.7V가 되며, 이 전압이 다이오드(d4)를 거치면서 커패시터(C4)의 전압은 13V가 된다. 이어, 노드 전압(VN2)이 8.6V로 바뀌면 노드(N5) 전압은 커패시터(C3) 양단의 전압인 13.7V와 8.6V를 더한 22.3V로 바뀌고 다시 다이오드(d4)를 거치면서 최종적으로 21.6V를 출력한다. 이후에는 다이오드(d4)의 애노드 단자, 즉 노드(N5) 전압이 게이트 온 전압 출력단(Von)의 전압에 비해 높은 경우에만 턴 온되고, 캐소드 단자, 즉 게이트 온 전압 출력단(Von)의 전압이 높은 경우에는 턴오프되어 커패시터(C4)가 부유 상태(floating state)를 유지하므로 지속적으로 21.6V에 해당하는 전압을 출력한다.
그러면, 게이트 오프 전압(VOFF)을 생성하는 과정에 대하여 설명한다.
게이트 온 전압(Von)을 생성하는 것과는 달리 먼저 10V의 전압이 노드(N1)에 인가되면, 전류는 다이오드(d11), 커패시터(C8) 및 다이오드(d12)를 거쳐 접지(GND) 방향으로 흐른다. 그러면 노드(N3)의 전압, 즉 노드 전압(VN3)은 9.3V가 되고 노드(N6) 전압은 0.7V가 된다. 이때, 커패시터(C8)의 양단 전압은 두 노드(N3, N6) 전압의 차인 8.6V가 된다.
이어, 노드 전압(VN1)이 0V가 되면 전류는 반대 방향, 즉 접지에서 커패시터(C9), 다이오드(d13), 커패시터(C8) 및 다이오드(d10)를 거쳐서 흐른다. 이에 따 라, 노드 전압(VN3)이 9.3V에서 0.7V로 바뀐다. 이때, 노드 전압(VN3)은 커패시터(C8) 양단의 전압과 노드(N6) 전압을 더한 전압이므로, 노드(N6) 전압은 -7.9V가 된다. 그러면, 게이트 오프 전압 출력단(Voff)의 전압은 -7.9V에 다이오드(d13)의 문턱 전압을 더한 값, 즉 -7.2V가 된다.
다시 노드 전압(VN1)이 10V가 되면 다이오드(d13)가 턴오프되어 커패시터(C9)는 부유 상태가 되므로 계속하여 -7.2V를 출력하고, 노드 전압(VN1)이 0V가 되면 앞서 설명한 동작을 반복하여 -7.2V를 출력한다.
도 9를 참조한 차지 펌프 레귤레이터(530)에 대한 설명에서는 게이트 온 전압(VON)과 게이트 오프 전압(VOFF)에 대하여 설명하였지만, 차지 펌프 회로의 수와 다이오드부를 구성하는 다이오드의 수를 조절하여 게이트 온 전압(VON)과 게이트 오프 전압(VOFF) 전압은 물론, 공통 전압(VCOM)과 계조 기준 전압(AVDD) 등 원하는 전압을 생성할 수 있다.
또한 차지 펌프 레귤레이터(530)에 대한 설명에서는 레벨 쉬프팅 회로(520)가 도 1의 레벨 쉬프팅 회로(100)를 채용하여 출력 전압(VOUT)의 전압 레벨이 GND 레벨과 VGH 레벨 사이를 스윙한다고 가정하여 설명하였다. 만일 레벨 쉬프팅 회로(520)가 도 3의 레벨 쉬프팅 회로(200)를 채용하면 출력 전압(VOUT)의 전압 레벨은 GND 레벨과 VGH 레벨 사이를 스윙하게 되고, 도 5의 레벨 쉬프팅 회로(300)를 채용하면 출력 전압(VOU)의 전압 레벨은 VGL 레벨과 VGH 레벨 사이를 스윙하게 된다. 따라서 이러한 출력 전압(VOUT)의 전압 레벨에 따라서 차지 펌프 레귤레이터(530)에서 생성할 수 있는 전압은 더욱 다양해진다.
본 발명에 따르면, 고속으로 동작하는 레벨 쉬프팅 회로에서의 전력 소모를 감소시키고 다양한 구동 전압을 생성할 수 있으므로 액정 패널을 채용하며 2차 전지와 같은 한정된 배터리를 사용하는 이동전화(mobile), PMP(portable multimedia player) 및 노트북 컴퓨터와 같은 표시 장치용 전자 기기에 폭넓게 적용하여 전력 소모를 감소시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 레벨 쉬프팅 회로를 나타내는 회로도이다.
도 2는 도 1의 레벨 쉬프팅 회로에서 여러 신호들의 전압 레벨을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 레벨 쉬프팅 회로의 구성을 나타내는 회로도이다.
도 4는 도 1의 레벨 쉬프팅 회로에서 여러 신호들의 전압 레벨을 나타낸다.
도 5는 본 발명의 또 다른 실시예에 따른 레벨 쉬프팅 회로의 구성을 나타내는 회로도이다.
도 6은 도 5의 레벨 쉬프팅 회로에서 여러 신호들의 전압 레벨을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 구동 전압 발생회로와 이를 포함하는 액정 표시 장치를 나타내는 블록도이다.
도 9는 도 8의 레벨 쉬프팅 회로와 차지 펌프 레귤레이터의 구성을 구체적으로 나타낸다.

Claims (20)

  1. 제1 노드와 제1 전압 레벨의 전원 전압 사이에 연결되어 상기 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호를 수신하는 입력부;
    제2 노드와 상기 제1 전압 레벨의 전원 전압 사이에 연결되고, 상기 입력 신호가 반전된 신호를 인가받아, 상기 제2 노드를 상기 제1 전압 레벨로 풀다운 구동시키는 풀다운 구동부;
    제3 전압 레벨의 전원 전압과 상기 제1 노드와 상기 제2 노드 사이에 연결되어 상기 제1 노드의 전압과 상기 제2 노드의 전압에 따라 제3 노드와 상기 제2 노드에서 각각 제4 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 제1 중간 전압 신호와 상기 제1 전압 레벨과 제5 전압 레벨 사이를 스윙하는 제2 중간 전압 신호를 제공하는 레벨 컨버팅부; 및
    상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 제1 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단되는 출력부를 포함하는 레벨 쉬프팅 회로.
  2. 제1 항에 있어서, 상기 입력 신호를 반전시켜, 상기 풀다운 구동부에 인가하는 인버터를 더 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  3. 제1항에 있어서, 상기 제1 전압 레벨은 그라운드 전압이고, 상기 제2 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제3 전압 레벨은 상기 제2 전압 레벨보다 높고, 상기 제4 전압 레벨은 상기 제3 전압 레벨보다 일정한 레벨이 낮고 상기 제2 전압 레벨보다 높은 전압 레벨이고, 상기 제5 전압 레벨은 상기 제1 전압 레벨보다 상기 일정한 레벨이 높고 상기 제2 전압 레벨보다 낮은 전압 레벨인 것을 특징으로 하는 레벨 쉬프팅 회로.
  4. 제3항에 있어서,
    상기 입력부는 상기 입력 신호를 인가받는 게이트와 상기 접지 전압에 연결되는 소스 및 상기 제1 노드에 연결되는 드레인을 구비하는 제1 엔모스 트랜지스터를 포함하고,
    상기 풀다운 구동부는 상기 입력 신호의 반전 신호를 인가받는 게이트와 상기 접지 전압에 연결되는 소스 및 상기 제2 노드에 연결되는 드레인을 구비하는 제2 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  5. 제4항에 있어서, 상기 레벨 컨버팅부는,
    상기 제2 노드에 공통으로 연결되는 드레인과 게이트 및 제3 노드에 연결되는 소스를 구비하는 제1 피모스 트랜지스터;
    상기 제1 노드에 공통으로 연결된느 드레인과 게이트를 구비하는 제2 피모스 트랜지스터;
    상기 제1 노드에 연결되는 게이트와 상기 제3 노드에 연결되는 드레인과 상기 제3 레벨의 전원 전압에 연결되는 소스를 구비하는 제3 피모스 트랜지스터; 및
    상기 제2 노드에 연결되는 게이트, 상기 제3 레벨의 전원 전압에 연결되는 소스 및 상기 제2 피모스 트랜지스터의 소스에 연결되는 드레인을 구비하는 제4 피모스 트랜지스터를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  6. 제5항에 있어서, 상기 출력부는,
    상기 제3 노드에 연결되어 상기 제1 중간 전압 신호를 인가받는 게이트와 상기 제3 레벨의 전원 전압에 연결되는 소스를 구비하는 제5 피모스 트랜지스터; 및
    상기 제2 노드에 연결되어 상기 제2 중간 전압 신호를 인가받는 게이트와 상기 접지 전압에 연결되는 소스 및 상기 제5 피모스 트랜지스터의 드레인과 연결되는 드레인을 구비하는 제3 엔모스 트랜지스터를 포함하고, 상기 제5 피모스 트랜지스터의 드레인과 상기 제3 엔모스 트랜지스터의 드레인이 연결되는 지점에서 상기 출력 신호를 제공하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  7. 제6항에 있어서, 상기 제1 내지 제4 피모스 트랜지스터들은 모두 동일한 문턱 전압을 갖는 것을 특징으로 하는 레벨 쉬프팅 회로.
  8. 제6항에 있어서, 상기 일정 전압 레벨은 상기 피모스 트랜지스터들의 문턱 전압 값에 해당하는 것을 특징으로 하는 레벨 쉬프팅 회로.
  9. 제6항에 있어서, 상기 제5 피모스 트랜지스터는 상기 제1 중간 전압 신호에 의하여 풀리(fully) 턴 오프되고, 상기 제3 엔모스 트랜지스터는 상기 제2 중간 전압 신호에 의하여 풀리 턴 오프되는 것을 특징으로 하는 레벨 쉬프팅 회로.
  10. 메인 클럭 신호를 기초로 입력 신호를 제공하는 로직 유닛;
    상기 입력 신호의 전압 레벨을 쉬프팅하여 출력 신호로 제공하며 상기 출력 신호는 서로 다른 전압 레벨을 갖는 제1 중간 전압 신호와 제2 중간 전압 신호를 기초로 하여 제공되는 레벨 쉬프팅 회로; 및
    상기 출력 신호 신호를 기초로 복수의 구동 전압을 생성하는 차지 펌프 레귤레이터를 포함하는 구동 전압 생성 회로.
  11. 제10항에 있어서, 상기 레벨 쉬프팅 회로는,
    제1 노드와 제1 전압 레벨의 전원 전압 사이에 연결되어 상기 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호를 수신하는 입력부;
    제2 노드와 상기 제1 전압 레벨의 전원 전압 사이에 연결되고, 상기 입력 신호가 반전된 신호를 인가받아, 상기 제2 노드를 상기 제1 전압 레벨로 풀다운 구동시키는 풀다운 구동부;
    제3 전압 레벨의 전원 전압과 상기 제1 노드와 상기 제2 노드 사이에 연결되어 상기 제1 노드의 전압과 상기 제2 노드의 전압에 따라 제3 노드와 상기 제2 노 드에서 각각 제4 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 상기 제1 중간 전압 신호와 상기 제1 전압 레벨과 제5 전압 레벨 사이를 스윙하는 상기 제2 중간 전압 신호를 제공하는 레벨 컨버팅부; 및
    상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 제1 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단되는 출력부를 포함하는 구동 전압 발생 회로.
  12. 제11항에 있어서, 상기 제1 전압 레벨은 그라운드 전압이고, 상기 제2 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제3 전압 레벨은 상기 제2 전압 레벨보다 높고, 상기 제4 전압 레벨은 상기 제3 전압 레벨보다 일정한 레벨이 낮고 상기 제2 전압 레벨보다 높은 전압 레벨이고, 상기 제5 전압 레벨은 상기 제1 전압레벨보다 상기 일정한 레벨이 높고 상기 제2 전압 레벨보다 낮은 전압 레벨인 것을 특징으로 하는 구동 전압 발생 회로.
  13. 제12항에 있어서, 상기 레벨 컨버팅부는 동일한 문턱 전압을 갖는 복수의 피모스 트랜지스터들로 구성되고, 상기 일정 전압 레벨은 상기 피모스 트랜지스터들의 문턱 전압 값에 해당하는 것을 특징으로 하는 구동 전압 발생 회로.
  14. 제10항에 있어서, 상기 레벨 쉬프팅 회로는,
    제1 노드와 제1 전압 레벨의 전원 전압 사이에 연결되어 상기 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호를 수신하는 입력부;
    제2 노드와 상기 제1 전압 레벨의 전원 전압 사이에 연결되고, 상기 입력 신호가 반전된 신호를 인가받아, 상기 제2 노드를 상기 제1 전압 레벨로 풀업 구동시키는 풀업 구동부;
    제3 전압 레벨의 전원 전압과 상기 제1 노드와 상기 제2 노드 사이에 연결되어 상기 제1 노드의 전압과 상기 제2 노드의 전압에 따라 제3 노드와 상기 제2 노드에서 각각 제4 전압 레벨과 상기 제1 전압 레벨 사이를 스윙하는 상기 제1 중간 전압 신호와 상기 제3 전압 레벨과 제5 전압 레벨 사이를 스윙하는 상기 제2 중간 전압 신호를 제공하는 레벨 컨버팅 부; 및
    상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단되는 출력부를 포함하는 구동 전압 발생 회로.
  15. 제14항에 있어서, 상기 제1 전압 레벨은 그라운드 전압이고, 상기 제2 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제3 전압 레벨은 상기 제1 전압 레벨보다 낮고, 상기 제4 전압 레벨은 상기 제3 전압 레벨보다 일정한 레벨이 높고 상기 제1 전압 레벨보다 낮은 전압 레벨이고, 상기 제5 전압 레벨은 상기 제2 전압 레벨보다 상기 일정한 레벨이 낮고 상기 제1 전압 레벨보다 높은 전압 레벨인 것을 특징으로 하는 구동 전압 발생 회로.
  16. 제15항에 있어서, 상기 레벨 컨버팅부는 동일한 문턱 전압을 갖는 복수의 엔모스 트랜지스터들로 구성되고, 상기 일정 전압은 상기 엔모스 트랜지스터들의 문턱 전압 값에 해당하는 것을 특징으로 하는 구동 전압 발생 회로.
  17. 제10항에 있어서, 상기 레벨 쉬프팅 회로는,
    제1 전압 레벨과 상기 제1 전압 레벨보다 높은 제2 전압 레벨 사이를 스윙하는 입력 신호와 상기 입력 신호의 반전 신호에 기초하여 상기 제1 전압 레벨보다 제1 일정 전압 레벨이 높은 전압 레벨과 상기 제2 전압 레벨보다 높은 제3 전압 레벨 사이를 스윙하는 상기 제1 중간 전압 신호를 제공하는 제1 레벨 컨버팅부;
    상기 입력 신호와 상기 반전 신호에 기초하여 상기 제2 전압 레벨보다 제2 일정 전압이 낮은 전압 레벨과 상기 제1 전압 레벨보다 낮은 제 4 전압 레벨 사이를 스윙하는 상기 제2 중간 전압 신호를 제공하는 제2 레벨 컨버팅부; 및
    상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 제4 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단되는 출력부를 포함하는 것을 특징으로 하는 구동 전압 발생 회로.
  18. 복수의 게이트 라인들과 복수의 데이터 라인들이 교차하는 영역에 형성된 복수의 화소들을 구비하는 액정 패널;
    영상 데이터에 따라 상기 복수의 화소들 각각에 인가하기 위한 계조 전압을 선택하여 상기 액정 패널로 제공하는 데이터 라인 구동부;
    게이트 온 전압과 게이트 오프 전압에 기초하여 상기 게이트 라인들을 구동하는 게이트 라인 구동부;
    메인 클럭 신호에 기초하여 상기 계조 전압을 생성하기 위한 기준 전압과 상기 게이트 온 전압과 상기 게이트 오프 전압을 포함하는 복수의 구동 전압을 생성하는 구동 전압 생성 회로; 및
    상기 메인 클럭 신호 상기 영상 데이터를 제공하고 상기 데이터 라인 구동부를 제어하는 데이터 제어 신호와 상기 게이트 라인 구동부를 제어하는 게이트 제어 신호를 생성하는 타이밍 컨트롤러를 포함하고,
    상기 구동 전압 생성 회로는,
    상기 메인 클럭 신호를 기초로 펄스 형태의 입력 신호를 제공하는 로직 유닛;
    상기 입력 신호의 전압 레벨을 쉬프팅하여 출력 신호로 제공하며, 상기 출력 신호는 서로 다른 전압 레벨을 갖는 제1 중간 전압 신호와 제2 중간 전압 신호를 기초로 하여 제공되는 레벨 쉬프팅 회로; 및
    상기 출력 신호 신호를 기초로 상기 복수의 구동 전압을 생성하는 차지 펌프 레귤레이터를 포함하는 액정 표시 장치.
  19. 제18항에 있어서, 상기 레벨 쉬프팅 회로는,
    제1 노드와 제1 전압 레벨의 전원 전압 사이에 연결되어 상기 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호를 수신하는 입력부;
    제2 노드와 상기 제1 전압 레벨의 전원 전압 사이에 연결되고, 상기 입력 신호가 반전된 신호를 인가받아, 상기 제2 노드를 상기 제1 전압 레벨로 풀다운 구동시키는 풀다운 구동부;
    제3 전압 레벨의 전원 전압과 상기 제1 노드와 상기 제2 노드 사이에 연결되어 상기 제1 노드의 전압과 상기 제2 노드의 전압에 따라 제3 노드와 상기 제2 노드에서 각각 제4 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 상기 제1 중간 전압 신호와 상기 제1 전압 레벨과 제5 전압 레벨 사이를 스윙하는 상기 제2 중간 전압 신호를 제공하는 레벨 컨버팅부; 및
    상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 제1 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단되는 출력부를 포함하는 것을 특징으로 하는 액정 표시 장치.
  20. 제18항에 있어서, 상기 레벨 쉬프팅 회로는,
    제1 전압 레벨과 상기 제1 전압 레벨보다 높은 제2 전압 레벨 사이를 스윙하는 입력 신호와 상기 입력 신호의 반전 신호에 기초하여 상기 제1 전압 레벨보다 제1 일정 전압 레벨이 높은 전압 레벨과 상기 제2 전압 레벨보다 높은 제3 전압 레벨 사이를 스윙하는 상기 제1 중간 전압 신호를 제공하는 제1 레벨 컨버팅부;
    상기 입력 신호와 상기 반전 신호에 기초하여 상기 제2 전압 레벨보다 제2 일정 전압이 낮은 전압 레벨과 상기 제1 전압 레벨보다 낮은 제 4 전압 레벨 사이를 스윙하는 상기 제2 중간 전압 신호를 제공하는 제2 레벨 컨버팅부; 및
    상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호를 인가받아 상기 제4 전압 레벨과 상기 제3 전압 레벨 사이를 스윙하는 출력 신호를 제공하며, 상기 제1 중간 전압 신호와 상기 제2 중간 전압 신호의 전압 레벨들에 의하여 누설 전류가 차단되는 출력부를 포함하는 것을 특징으로 하는 액정 표시 장치.
KR1020080059521A 2008-06-24 2008-06-24 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시장치 KR20100000140A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080059521A KR20100000140A (ko) 2008-06-24 2008-06-24 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시장치
US12/486,176 US7880501B2 (en) 2008-06-24 2009-06-17 Integrated circuit devices having level shifting circuits therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080059521A KR20100000140A (ko) 2008-06-24 2008-06-24 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시장치

Publications (1)

Publication Number Publication Date
KR20100000140A true KR20100000140A (ko) 2010-01-06

Family

ID=41430597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080059521A KR20100000140A (ko) 2008-06-24 2008-06-24 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시장치

Country Status (2)

Country Link
US (1) US7880501B2 (ko)
KR (1) KR20100000140A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9866205B2 (en) 2015-11-16 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Level conversion device and method

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866608B (zh) * 2010-06-01 2012-06-27 友达光电（苏州）有限公司 栅极电源控制电路及液晶显示器的驱动电路
US8446173B1 (en) 2010-11-03 2013-05-21 Pmc-Sierra, Inc. Scalable high-swing transmitter with rise and/or fall time mismatch compensation
TW201234778A (en) * 2011-02-01 2012-08-16 Raydium Semiconductor Corp Level shifter
JP2013021498A (ja) * 2011-07-11 2013-01-31 Toshiba Corp Ｃｍｏｓ論理集積回路
CN102956174A (zh) * 2011-08-17 2013-03-06 联咏科技股份有限公司 可分享电荷的显示器驱动装置及驱动方法
US8466722B2 (en) * 2011-10-28 2013-06-18 International Business Machines Corporation Startup and protection circuitry for thin oxide output stage
JP2013131964A (ja) * 2011-12-22 2013-07-04 Renesas Electronics Corp レベルシフト回路及び表示装置の駆動回路
US20140091995A1 (en) * 2012-09-29 2014-04-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Driving circuit, lcd device, and driving method
KR20140105932A (ko) * 2013-02-25 2014-09-03 삼성전자주식회사 전압 레벨 변환 회로 및 이를 포함하는 디스플레이 장치
US9584184B2 (en) * 2013-03-05 2017-02-28 Qualcomm Incorporated Unified front-end receiver interface for accommodating incoming signals via AC-coupling or DC-coupling
JP2014206655A (ja) * 2013-04-12 2014-10-30 船井電機株式会社 表示装置
TWI517583B (zh) * 2014-05-21 2016-01-11 奕力科技股份有限公司 高壓位準轉換電路
KR102246879B1 (ko) * 2014-10-10 2021-04-30 삼성전자 주식회사 네거티브 레벨 시프팅 회로 및 이를 이용하는 소스 드라이버와 디스플레이 장치
NL2014280B1 (en) * 2015-02-12 2016-10-13 Univ Delft Tech Level shifter.
US9800246B2 (en) 2015-09-18 2017-10-24 Qualcomm Incorporated Level shifter applicable to low voltage domain to high voltage domain conversion
KR102613514B1 (ko) 2016-07-21 2023-12-13 삼성전자주식회사 레벨 쉬프터
CN106849937B (zh) * 2016-12-20 2023-05-30 深圳市紫光同创电子有限公司 一种电平转换电路
KR102465420B1 (ko) * 2018-04-27 2022-11-11 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 메모리 시스템
US10491220B1 (en) * 2018-11-23 2019-11-26 Nanya Technology Corporation Voltage circuit and method of operating the same
DE102020106236A1 (de) * 2019-05-31 2020-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Pegelumsetzer
KR20220128040A (ko) * 2021-03-12 2022-09-20 삼성전자주식회사 반도체 장치
US11632101B1 (en) * 2021-09-30 2023-04-18 Bitmain Development Inc. Voltage level shifter applicable to very-low voltages
CN116978332B (zh) * 2023-08-15 2024-07-09 禹创半导体(深圳)有限公司 一种电压转换电路及驱动装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510731A (en) * 1994-12-16 1996-04-23 Thomson Consumer Electronics, S.A. Level translator with a voltage shifting element
JPH08330939A (ja) 1995-06-05 1996-12-13 Toshiba Microelectron Corp レベルシフタ回路
JP3731322B2 (ja) * 1997-11-04 2006-01-05 ソニー株式会社 レベルシフト回路
JP4145410B2 (ja) 1999-03-26 2008-09-03 株式会社ルネサステクノロジ 出力バッファ回路
KR100518558B1 (ko) * 2003-02-18 2005-10-04 삼성전자주식회사 피크전류가 적은 레벨 쉬프터
US7026839B1 (en) * 2003-06-26 2006-04-11 Marvell International Ltd. Circuits, architectures, systems and methods for overvoltage protection
KR20060066365A (ko) 2004-12-13 2006-06-16 삼성전자주식회사 소비전류를 줄인 레벨쉬프팅 출력버퍼회로

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9866205B2 (en) 2015-11-16 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Level conversion device and method
US10164615B2 (en) 2015-11-16 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Level conversion device and method
US10291210B2 (en) 2015-11-16 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Level conversion device and method
US10483950B2 (en) 2015-11-16 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Level conversion device and method
US10778197B2 (en) 2015-11-16 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Level conversion device and method
US11063578B2 (en) 2015-11-16 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Level conversion device and method
US11387818B2 (en) 2015-11-16 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Level conversion device and method

Also Published As

Publication number Publication date
US20090315610A1 (en) 2009-12-24
US7880501B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
KR20100000140A (ko) 레벨 쉬프팅 회로, 구동 전압 발생 회로 및 액정 표시장치
KR101294321B1 (ko) 액정 표시 장치
KR102024116B1 (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR101545697B1 (ko) 액정 표시 장치
US10121434B2 (en) Stage circuit and scan driver using the same
US20160189648A1 (en) Goa circuit applied to liquid crystal display device
US20050184946A1 (en) Pulse compensator, display device and method of driving the display device
US20060290637A1 (en) Liquid crystal display and driving method thereof
US8730143B2 (en) Liquid crystal display device and method for driving the same
KR20100020269A (ko) 액정 표시 장치
CN108630158B (zh) 驱动电路和电子设备
US9030125B2 (en) Power circuit having multiple stages of charge pumps
JP2008310317A (ja) 液晶表示装置の駆動装置とこれを含む液晶表示装置
TWI223227B (en) Display driving apparatus and liquid crystal display apparatus using same
KR20170098057A (ko) 디스플레이 드라이버 ic와 이를 포함하는 디스플레이 시스템
US20060158421A1 (en) Driver circuit of display device and method of driving the same
US10347207B2 (en) Scan driver and driving method thereof
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
US8217701B2 (en) Level shifter
CN105448256A (zh) 液晶显示装置及其驱动方法
US9767753B2 (en) Scan driver
US10127874B2 (en) Scan driver and display device using the same
CN1694360B (zh) 电平转换器及采用该转换器的平板显示器
CN108694915A (zh) 电平转换电路、显示装置和驱动方法
KR20110028712A (ko) 전압 범위 판단 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application