CN104124971A - 基于逐次逼近原理的两级流水线型模数转换器 - Google Patents
基于逐次逼近原理的两级流水线型模数转换器 Download PDFInfo
- Publication number
- CN104124971A CN104124971A CN201310557592.2A CN201310557592A CN104124971A CN 104124971 A CN104124971 A CN 104124971A CN 201310557592 A CN201310557592 A CN 201310557592A CN 104124971 A CN104124971 A CN 104124971A
- Authority
- CN
- China
- Prior art keywords
- transistor
- drain electrode
- output
- nmos pass
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种基于逐次逼近原理的两级流水线型模数转换器，包括：子流水线级；与子流水线级连接的后端模数转换器；以及分别与所述子流水线级和所述后端模数转换器连接的数字编码电路；其中，所述子流水线级包括：一个6位逐次逼近模数转换器（1）、与所述6位逐次逼近模数转换器连接的放大网络（2）；所述后端模数转换器（3）包括：与所述放大网络的输出连接的一个7位逐次逼近模数转换器；所述数字编码电路用于将子流水线级以及所述后端模数转换器的输出进行编码，输出12位数字量化码。本发明的方案可以降低模数转换器的面积并提高其能耗利用率。
Description
技术领域
本发明涉及模数转换器领域，尤其涉及一种基于逐次逼近原理的两级流水线型模数转换器。
背景技术
随着通讯、视频等领域的不断发展，对模数转换器(ADC)的性能的要求不断提高，不同类型的ADC在性能方面都有着各自不同的优势，应用于不同的领域。
流水线型模数转换器(pipeline ADC)由于其在面积、功耗、速度和精度方面具有较好的折中，已经成为高速高精度ADC的主要实现方式。pipeline ADC中每级子流水线级由采样保持电路，粗模数转换器，粗数模转换器，求和电路和放大电路组成，其中粗模数转换器由全并行(flash)结构实现，而n位flash结构需要2n-1个比较器，这使得pipeline ADC的面积和功耗相对较大。而逐次逼近型模数转换器(SAR ADC)则因其结构简单、面积小、功耗低等优势，而广泛应用于中等分辨率中低速领域中，n位SAR ADC只需1个比较器。
逐次逼近流水线型模数转换器(SAR-pipeline ADC)是将pipeline ADC中的flash结构用逐次逼近(SAR)结构替代，并用第一级子流水线级中的SAR ADC的采样保持网络实现传统pipeline ADC的前端采样保持网络功能，虽然降低了整个ADC的速度，但却大大减小了ADC的面积和功耗。
发明内容
本发明要解决的技术问题是通过提供一种基于逐次逼近原理的两级流水线型模数转换器，降低模数转换器的面积并提高其能耗利用率。
为解决上述技术问题，本发明的实施例提供一种基于逐次逼近原理的两级流水线型模数转换器，包括：
子流水线级；
与子流水线级连接的后端模数转换器；以及
分别与所述子流水线级和所述后端模数转换器连接的数字编码电路；
其中，所述子流水线级包括：一个6位逐次逼近模数转换器1、与所述6位逐次逼近模数转换器连接的放大网络2；
所述后端模数转换器3包括：与所述放大网络的输出连接的一个7位逐次逼近模数转换器；
所述数字编码电路用于将子流水线级以及所述后端模数转换器的输出进行编码，输出12位数字量化码。
其中，所述6位逐次逼近模数转换器1包括：第一差分电容阵列，与所述第一差分电容阵列连接的第一比较器11以及与所述第一比较器11的输出连接的第一逐次逼近控制逻辑12；
其中，所述第一差分电容阵列对输入信号进行采样，并将采样结果输入至所述第一比较器11，所述第一比较器11的比较结果输入至所述第一逐次逼近控制逻辑12，实现对输入信号的逐次逼近。
其中，所述第一差分电容阵列包括：第一电容阵列和第二电容阵列；
所述第一电容阵列包括：第一上极板，第一下极板以及连接在所述第一上极板与所述第一下极板之间的第一至第六并排排列的电容以及与所述第二至第六电容一一对应连接的电容开关；
所述第二电容阵列包括：第二上极板，第二下极板以及连接在所述第二上极板与所述第二下极板之间的第一至第六并排排列的电容以及与所述第二至第六电容一一对应连接的电容开关；
所述第一比较器11的正极输入端与所述第一上极板连接，负极输入端与所述第二上极板连接；
所述第一上极板通过第一自举开关Sp1与正向模拟输入信号Vip连接；
所述第二上极板通过第二自举开关Sp2与反向模拟输入信号Vin连接；
所述第一差分电容阵列中的两个第一电容均与电源电压VREF连接；
所述第一电容阵列和所述第二电容阵列中的电容开关在所述电源电压VREF与接地端之间切换。
其中，所述第一比较器11包括：用于将待比较的信号进行预放大的预放大器，与所述预放大器连接的锁存器，所述锁存器的输出经过与非门后得到比较完成信号，用来控制第一逐次逼近控制逻辑和产生第一比较器控制时钟。
其中，所述预放大器包括：第一PMOS晶体管M0、第二PMOS晶体管M1、第三PMOS晶体管M2，第一NMOS晶体管M3、第二NMOS晶体管M4；
其中，所述第一PMOS晶体管M0的源极连接电源，漏极连接所述第二PMOS晶体管M1、第三PMOS晶体管M2的源极，栅极连接控制时钟Clkc；
所述第二PMOS晶体管M1的漏极连接所述第一NMOS晶体管M3的漏极，所述第二PMOS晶体管M1的栅极作为比较器的正极输入端；
所述第三PMOS晶体管M2的漏极连接所述第二NMOS晶体管M4的漏极，所述第三PMOS晶体管M2的栅极作为比较器的负极输入端；
所述第一NMOS晶体管M3和第二NMOS晶体管M4的源极接地，栅极连接控制时钟Clkc。
其中，所述锁存器包括：第三NMOS晶体管M5、第四NMOS晶体管M6、第五NMOS晶体管M7、第六NMOS晶体管M8、第四PMOS晶体管M9、第五PMOS晶体管M10、第六PMOS晶体管M11、第七PMOS晶体管M12；
其中，所述第三NMOS晶体管M5的源极接地，所述第三NMOS晶体管M5的漏极与第五NMOS晶体管M7的源极连接，所述第三NMOS晶体管M5的栅极与所述第一NMOS晶体管M3的源极连接；
所述第四NMOS晶体管M6的源极接地，所述第四NMOS晶体管M6的漏极与第六NMOS晶体管M8的源极连接，所述第四NMOS晶体管M6的栅极与所述第二NMOS晶体管M4的漏极连接；
所述第五NMOS晶体管M7的漏极与第四PMOS晶体管M9的漏极以及第六PMOS晶体管M11的漏极连接，所述第五NMOS晶体管M7的栅极与所述第六PMOS晶体管M11的栅极连接，且与比较器正输出端outn连接；
所述第六NMOS晶体管M8的漏极与第五PMOS晶体管M10的漏极以及第七PMOS晶体管M12的漏极连接，所述第六NMOS晶体管M8的栅极与所述第七PMOS晶体管M12的栅极连接，且与比较器负输出端outp连接；
所述四PMOS晶体管M9以及第五PMOS晶体管M10的栅极与所述控制时钟clkc的非连接；
所述第五NMOS晶体管M7的漏极还与所述比较器正输出端outp连接；
所述第六NMOS晶体管M8的漏极还与所述比较器负输出端outn连接。
其中，所述第一逐次逼近控制逻辑包括：6个串联连接的第一单元，和所述第一单元一一对应连接的6个第二单元，且6个第二单元串联连接；
其中，所述6个串联连接的第一单元构成了一个移位寄存器；所述第一单元的第一输入端均与Valid的非连接，上一个第一单元的输出端均与下一个第一单元的第二输入端连接，第一个第一单元的第二输入端与clks的非连接，最后一个第一单元的输出端同时作为RDY信号；
所述第二单元的第一输入端与第一单元的输出端一一对应连接，所述第二单元的第二输入端均与OUT连接，所述第二单元的第一输出端分别与Bn－B1连接，前五个所述第二单元的第二输出端分别与Pn/Nn－P2/N2连接，其中，N为6。
其中，第一单元包括：第一、二、三、四、五、六、七、八、九、十晶体管；
所述第一晶体管A1、第四晶体管A4、第七晶体管A7和第九晶体管A9的源极与电源VDD连接；第一晶体管A1的漏极与第二晶体管A2的漏极连接，第一晶体管A1的栅极与D端连接；
所述第四晶体管A4的漏极与第五晶体管A5的源极连接，第四晶体管A4的栅极与第六晶体管A6的栅极连接，且与第一晶体管A1的漏极连接；
所述第七晶体管A7的漏极与第八晶体管A8的漏极连接，第七晶体管A7的栅极与第八晶体管A8的栅极连接，且与第五晶体管A5的漏极连接；
所述第九晶体管A9的漏极与第十晶体管A10的源极连接且与Clki连接，第九晶体管A9的栅极与第十晶体管A10的栅极连接，且与第七晶体管A7的漏极连接；
所述第二晶体管A2的源极与第三晶体管A3的漏极连接，第二晶体管A2的栅极与第五晶体管A5的栅极连接，且与Valid的非连接；所述第五晶体管A5漏极与第六晶体管A6的漏极连接；
所述第三晶体管A3、第六晶体管A6、第八晶体管A8以及第十晶体管A10的源极接地；
所述第三晶体管A3的栅极与D端连接；
所述第六晶体管A6的栅极与第四晶体管A4的栅极连接。
其中，第二单元包括：一个上升沿触发器，一个与门，一个反向器和一个延迟单元t；
其中，所述触发器的输出以及延迟单元的输出作为与门的输入，与门的输出与反向器的输入连接。
其中，所述6位逐次逼近模数转换器还包括：
与所述第一上极板连接的第一放大网络控制开关H1，与所述第二上极板连接的第二放大网络控制开关H2。
其中，所述放大网络2包括：运算放大器5，连接在所述运算放大器的正相输入端、反相输出端之间的第一反馈电容CF1，连接在所述运算放大器的反相输入端、正相输出端之间的第二反馈电容CF2，连接在所述第一反馈电容CF1两端的第一反馈电容开关S1，连接在所述第二反馈电容CF2两端的第二反馈电容开关S2；
其中，所述第一放大网络控制开关H1与所述运算放大器5的正相输入端连接，所述第二放大网络控制开关H2与所述运算放大器5的反相输入端连接。
其中，所述放大网络还包括：与所述运算放大器的反相输出端连接的第三放大网络控制开关H3，与所述运算放大器的正相输出端连接的第四放大网络控制开关H4；
其中，所述放大网络通过所述第三放大网络控制开关H3向所述后端模数转换器输出第一输出信号，所述放大网络通过所述第四放大网络控制开关H4向所述后端模数转换器输出第二输出信号。
其中，所述7位逐次逼近模数转换器3包括：第二差分电容阵列，与所述第二差分电容阵列连接的第二比较器31以及与所述第二比较器的输出连接的第二逐次逼近控制逻辑32；
其中，所述第二差分电容阵列对所述放大网络的输出信号进行采样，并将采样结果输入至所述第二比较器，所述第二比较器的比较结果输入至所述第二 逐次逼近控制逻辑，实现对所述放大网络的输出信号的逐次逼近。
其中，所述第二差分电容阵列包括：第三电容阵列和第四电容阵列；
所述第三电容阵列包括：第三上极板，第三下极板以及连接在所述第三上极板与所述第三下极板之间的第一至第七并排排列的电容以及与第二至第七电容一一对应连接的电容开关；
所述第四电容阵列包括：第四上极板，第四下极板以及连接在所述第四上极板与所述第四下极板之间的第一至第七并排排列的电容以及与第二至第七电容一一对应连接的电容开关；
所述第二比较器的正极输入端与所述第三上极板连接，负极输入端与所述第四上极板连接；
所述第三上极板通过第三自举开关与所述放大网络的第一输出信号连接；
所述第四上极板通过第四自举开关与所述放大网络的第二输出信号连接；
所述第二差分电容阵列中两个第一电容的下极板与1/2VREF连接，其中，VREF为电源电压；
所述第三电容阵列以及所述第四电容阵列中的电容开关在所述1/2VREF与接地端之间切换。
其中，所述第二逐次逼近控制逻辑包括：
7个串联连接的第一单元，和所述第一单元一一对应连接的7个第二单元，且7个第二单元串联连接；
其中，所述7个串联连接的第一单元构成了一个移位寄存器；所述第一单元的第一输入端均与Valid的非连接，上一个第一单元的输出端均与下一个第一单元的第二输入端连接，第一个第一单元的第二输入端与clks的非连接，最后一个第一单元的输出端同时作为RDY信号；
所述第二单元的第一输入端与第一单元的输出端一一对应连接，所述第二单元的第二输入端均与OUT连接，所述第二单元的第一输出端分别与Bn－B1连接，前六个所述第二单元的第二输出端分别与Pn/Nn－P2/N2连接，其中，N为7。
本发明的上述实施例具有如下有益效果：
本发明通过逐次逼近逻辑实现了一种12位两级流水线型模数转换器，相 对于传统12位流水线模数转换器需要20个以上的比较器，本发明实施例只需要2个比较器，大大减小了面积和功耗。
附图说明
图1为本发明的基于逐次逼近原理的两级流水线型模数转换器结构图。
图2为12位逐次逼近流水型模数转换器结构框图。
图3A-3B分别为本发明实施例中开关控制时钟逻辑及其产生电路图。
图4为本发明实施例中比较器的电路图。
图5为本发明实施例中逐次逼近逻辑的结构图。
图6A-6B为本发明实施例中逐次逼近逻辑中第一单元的电路图及其时序图。
图7A-7B为本发明实施例中逐次逼近逻辑中第二单元的电路图及其时序图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例通过提供一种基于逐次逼近原理的两级流水线型模数转换器，降低模数转换器的面积并提高其能耗利用率。
如图1所示。本发明的实施例提出的基于逐次逼近原理的两级流水线型模数转换器，包括：子流水线级；与子流水线级连接的后端模数转换器；以及分别与所述子流水线级和所述后端模数转换器连接的数字编码电路；
其中，所述子流水线级包括：一个6位逐次逼近模数转换器1、与所述6位逐次逼近模数转换器连接的放大网络2；
所述后端模数转换器3包括：与所述放大网络的输出连接的一个7位逐次逼近模数转换器；
所述数字编码电路用于将子流水线级以及所述后端模数转换器的输出进行编码，输出12位数字量化码。
如图2所示，为上述图1的具体实现电路，其中，所述6位逐次逼近模数 转换器包括：第一差分电容阵列，与所述第一差分电容阵列连接的第一比较器11以及与所述第一比较器11的输出连接的第一逐次逼近控制逻辑12；
其中，所述第一差分电容阵列对输入信号进行采样，并将采样结果输入至所述第一比较器11，所述第一比较器11的比较结果输入至所述第一逐次逼近控制逻辑12，实现对输入信号的逐次逼近。
其中，所述第一差分电容阵列包括：第一电容阵列和第二电容阵列；
所述第一电容阵列包括：第一上极板，第一下极板以及连接在所述第一上极板与所述第一下极板之间的第一至第六并排排列的电容以及与所述第二至第六电容（C2-C6）一一对应连接的电容开关；
所述第二电容阵列包括：第二上极板，第二下极板以及连接在所述第二上极板与所述第二下极板之间的第一至第六并排排列的电容以及与所述第二至第六电容一一对应连接的电容开关；
所述第一比较器11的正极输入端与所述第一上极板连接，负极输入端与所述第二上极板连接；
所述第一上极板通过第一自举开关Sp1与正向模拟输入信号Vip连接；实现对输入信号的采样；
所述第二上极板通过第二自举开关Sp2与反向模拟输入信号Vin连接；
所述第一差分电容阵列中的两个第一电容C1与电源电压VREF连接；
所述第一电容阵列和所述第二电容阵列中的电容开关在所述电源电压VREF与接地端之间切换。
如图4所示，所述第一比较器11包括：用于将待比较的信号进行预放大的预放大器，与所述预放大器连接的锁存器，所述锁存器的输出经过与非门后得到比较完成信号，用来控制第一逐次逼近控制逻辑和产生第一比较器控制时钟。
其中，所述预放大器包括：第一PMOS晶体管M0、第二PMOS晶体管M1、第三PMOS晶体管M2，第一NMOS晶体管M3、第二NMOS晶体管M4；
其中，所述第一PMOS晶体管M0的源极连接电源，漏极连接所述第二PMOS晶体管M1、第三PMOS晶体管M2的源极，栅极连接控制时钟Clkc；
所述第二PMOS晶体管M1的漏极连接所述第一NMOS晶体管M3的漏极，所述第二PMOS晶体管M1的栅极作为比较器的正极输入端；
所述第三PMOS晶体管M2的漏极连接所述第二NMOS晶体管M4的源极，所述第三PMOS晶体管M2的栅极作为比较器的负极输入端；
所述第一NMOS晶体管M3和第二NMOS晶体管M4的源极接地，栅极连接控制时钟Clkc。
其中，所述锁存器包括：第三NMOS晶体管M5、第四NMOS晶体管M6、第五NMOS晶体管M7、第六NMOS晶体管M8、第四PMOS晶体管M9、第五PMOS晶体管M10、第六PMOS晶体管M11、第七PMOS晶体管M12；
其中，所述第三NMOS晶体管M5的源极接地，所述第三NMOS晶体管M5的漏极与第五NMOS晶体管M7的源极连接，所述第三NMOS晶体管M5的栅极与所述第一NMOS晶体管M3的源极连接；
所述第四NMOS晶体管M6的源极接地，所述第四NMOS晶体管M6的漏极与第六NMOS晶体管M8的源极连接，所述第四NMOS晶体管M6的栅极与所述第二NMOS晶体管M4的源极连接；
所述第五NMOS晶体管M7的漏极与第四PMOS晶体管M9的漏极以及第六PMOS晶体管M11的漏极连接，所述第五NMOS晶体管M7的栅极与所述第六PMOS晶体管M11的栅极连接，且与比较器负输出端outn连接；
所述第六NMOS晶体管M8的漏极与第五PMOS晶体管M10的漏极以及第七PMOS晶体管M12的漏极连接，所述第六NMOS晶体管8的栅极与所述第七PMOS晶体管M12的栅极连接，且与比较器正输出端outp连接；
所述四PMOS晶体管M9以及第五PMOS晶体管M10的栅极与所述控制时钟clkc的非连接；
所述第五NMOS晶体管M7的漏极还与所述比较器正输出端outp连接；
所述第六NMOS晶体管M8的漏极还与所述比较器负输出端outn连接。
如图5所示，所述第一逐次逼近控制逻辑包括：6个串联连接的第一单元，和所述第一单元一一对应连接的6个第二单元，且6个第二单元串联连接；
其中，所述6个串联连接的第一单元构成了一个移位寄存器；所述第一单元的第一输入端均与Valid的非连接，上一个第一单元的输出端均与下一个第 一单元的第二输入端连接，第一个第一单元的第二输入端与clks的非连接，最后一个第一单元的输出端同时作为RDY信号；
所述第二单元的第一输入端与第一单元的输出端一一对应连接，所述第二单元的第二输入端均与OUT连接，所述第二单元的第一输出端分别与Bn－B1连接，前五个所述第二单元的第二输出端分别与Pn/Nn－P2/N2连接，最后一个第二单元不做第二输出，其中，N为6。
如图6A所示，第一单元包括：第一、二、三、四、五、六、七、八、九、十晶体管；
所述第一晶体管A1、第四晶体管A4、第七晶体管A7和第九晶体管A9的源极与电源VDD连接；第一晶体管A1的漏极与第二晶体管A2的漏极连接，第一晶体管A1的栅极与D端连接；
所述第四晶体管A4的漏极与第五晶体管A5的源极连接，第四晶体管A4的栅极与第六晶体管A6的栅极连接，且与第一晶体管A1的漏极连接；
所述第七晶体管A7的漏极与第八晶体管A8的漏极连接，第七晶体管A7的栅极与第八晶体管A8的栅极连接，且与第五晶体管A5的漏极连接；
所述第九晶体管A9的漏极与第十晶体管A10的漏极连接且与Clki连接，第九晶体管A9的栅极与第十晶体管A10的栅极连接，且与第七晶体管A7的漏极连接；
所述第二晶体管A2的源极与第三晶体管A3的漏极连接，第二晶体管A2的栅极与第五晶体管A5的栅极连接，且与Valid的非连接；所述第五晶体管A5漏极与第六晶体管A6的漏极连接；
所述第三晶体管A3、第六晶体管A6、第八晶体管A8以及第十晶体管A10的源极接地；
所述第三晶体管A3的栅极与D端连接；
所述第六晶体管A6的栅极与第四晶体管A4的栅极连接。
如图7A所示，第二单元包括：一个上升沿触发器，一个与门，一个反向器和一个延迟单元t；
其中，所述触发器的输出以及延迟单元的输出作为与门的输入，与门的输出与反向器的输入连接。
再如图2所示，所述6位逐次逼近模数转换器还包括：与所述第一上极板连接的第一放大网络控制开关H1，与所述第二上极板连接的第二放大网络控制开关H2。
再如图2所示，所述放大网络包括：运算放大器5，连接在所述运算放大器的正相输入端、反相输出端之间的第一反馈电容CF1，连接在所述运算放大器的反相输入端、正相输出端之间的第二反馈电容CF2，连接在所述第一反馈电容CF1两端的第一反馈电容开关S1，连接在所述第二反馈电容CF2两端的第二反馈电容开关S2；
其中，所述第一放大网络控制开关H1与所述运算放大器5的正相输入端连接，所述第二放大网络控制开关H2与所述运算放大器5的反相输入端极连接。
进一步地，所述放大网络还包括：与所述运算放大器的反相输出端连接的第三放大网络控制开关H3，与所述运算放大器的正相输出端连接的第四放大网络控制开关H4；
其中，所述放大网络通过所述第三放大网络控制开关H3向所述后端模数转换器输出第一输出信号，所述放大网络通过所述第四放大网络控制开关H4向所述后端模数转换器输出第二输出信号。
再如图2所示，本发明的实施例中，所述7位逐次逼近模数转换器包括：第二差分电容阵列，与所述第二差分电容阵列连接的第二比较器31以及与所述第二比较器的输出连接的第二逐次逼近控制逻辑32；
其中，所述第二差分电容阵列对所述放大网络的输出信号进行采样，并将采样结果输入至所述第二比较器，所述第二比较器的比较结果输入至所述第二逐次逼近控制逻辑，实现对所述放大网络的输出信号的逐次逼近。
其中，所述第二差分电容阵列包括：第三电容阵列和第四电容阵列；
所述第三电容阵列包括：第三上极板，第三下极板以及连接在所述第三上极板与所述第三下极板之间的第一至第七并排排列的电容以及与所述第二至第七电容（C2-C7）一一对应连接的电容开关；
所述第四电容阵列包括：第四上极板，第四下极板以及连接在所述第四上极板与所述第四下极板之间的第一至第七并排排列的电容以及与所述第二至 第七电容一一对应连接的电容开关；
所述第二比较器的正极输入端与所述第三上极板连接，负极输入端与所述第四上极板连接；
所述第三上极板通过第三自举开关与所述放大网络的第一输出信号连接；
所述第四上极板通过第四自举开关与所述放大网络的第二输出信号连接；
所述第二差分电容阵列中的两个第一电容C1与1/2VREF连接，其中，VREF为电源电压；
所述第三电容阵列以及所述第四电容阵列中的电容开关在所述1/2VREF与接地端之间切换。
本发明的实施例中，如图4所示，所述第二逐次逼近控制逻辑包括：
7个串联连接的第一单元，和所述第一单元一一对应连接的7个第二单元，且7个第二单元串联连接；
其中，所述7个串联连接的第一单元构成了一个移位寄存器；所述第一单元的第一输入端均与Valid的非连接，上一个第一单元的输出端均与下一个第一单元的第二输入端连接，第一个第一单元的第二输入端与clks的非连接，最后一个第一单元的输出端同时作为RDY信号；
所述第二单元的第一输入端与第一单元的输出端一一对应连接，所述第二单元的第二输入端均与OUT连接，所述第二单元的第一输出端分别与Bn－B1连接，前六个所述第二单元的第二输出端分别与Pn/Nn－P2/N2连接，最后一个第二单元不做第二输出，其中，N为7。
该第二逐次逼近控制逻辑与第一逐次逼近控制逻辑的结构相同，不同的是第一单元和第二单元的个数不同。
下面再结合图2－7B说明上述电路的实现原理：
请参见图2，本发明提供一种基于逐次逼近原理的两级流水线型模数转换器，实现12位数字量化，其结构图如图2所示。它由子流水线级，后端模数转换器和数字编码电路组成。
采样阶段，子流水线级中的6位SAR ADC进行复位，差分电容阵列的电容开关都切换到VREF，上极板通过自举开关对输入信号进行采样。自举开关Sp1～Sp2在采样时钟Sp的控制下,对正向模拟输入信号VIP和反向模拟输入信号 VIN进行采样。此时开关S导通，连接反馈电容Cf上下极板进行复位。采样结束后，比较器开始工作，并将比较结果输出到逐次逼近逻辑上，开始对采样信号的逐次逼近。在6位SAR ADC完成高6位量化后，开关H1～H4导通，将差分采样电容的上极板与运算放大器的输入端相连接，对逐次逼近后原采样信号的余量进行放大。此时后端7位SAR ADC的采样开关Hp1～Hp2在时钟Hp的控制下导通，对预算放大器的输出端进行采样，并在采样结束后对放大后的余量进行量化，输出低7位量化码。此时，7位SAR ADC的工作逻辑与6位SAR ADC一致。数字编码电路对高6位和低7位量化码进行校正编码后，输出12位量化码。
图3A-3B分别给出了实施例中开关控制时钟逻辑及其产生电路图。采样电路与余量放大电路所需要的非交时钟由图3B所示的非交叠时钟产生电路提供。图3A中H为放大电路控制时钟，S为反馈电容Cf复位开关控制时钟，Sp和Hp为自举开关控制时钟。6位SAR ADC的采样要在放大电路断开后再进行，7位SAR ADC的采样开关要在放大电路建立一段时间后再导通，并且在放大电路关断前先行完成采样。这些时间延迟由图2B中的延迟单元t1,t2和t3共同控制实现。图3B中包含反相器，与非门和延迟单元。图3B中的Clk信号为外加脉宽为T的方波信号，假设延迟单元t1,t2和t3的延迟分别为t1,t2和t3，则Sp/S的脉宽Tsp/Ts=T-t2，H的脉宽TH=T+t1-t3，Hp的脉宽THp=T+t1+t3。故只要调节t1,t2和t3的大小，就能得到符合本发明的非交时钟信号。
图4给出的比较器为两级全动态比较器。图4左侧的是预放大器，目的是对待比较电压的差值进一步放大；右侧是锁存器，将输入电压的差值通过正反馈进一步扩大到电源电压和地。此比较器只在控制时钟Clkc下降时进行比较，低电平时保持比较结果，控制时钟为高时，输出被复位到高电平，所以此比较器没有静态功耗，其功耗与比较器控制时钟Clkc成正比。锁存器的输出经过与非门后得到比较完成信号Valid，用来控制逐次逼近逻辑和产生比较器控制时钟Clkc。其中Clks为采样时钟，对应于Sp和Hp；RDY为比较转换完成信号，由逐次逼近逻辑产生。图4中，时钟b为时钟Clkc的非，由Clkc经过一个反相器产生。M1，M2的漏极与M5、M6的栅极连接，控制M5、M6的导通与关断。比较器正输出端outp连接M8和M12的栅极，比较器负输出端outn 连接M7和M11的栅极，形成正反馈。
此比较器为低电平比较，高电平复位。具体工作情况如下：
(1).当clkc为高电平的时候，nmos晶体管M3,M4导通，pmos晶体管M0关断，节点AN和AP与地相连，节点AN和AP的电位被下拉到低电平，于是晶体管M5和M6关断。此时clkcb为低电平，pmos晶体管M9和M10导通，输出节点outp和outn与电源形成通路，于是输出节点outp和outn被上拉到高电平Vdd。这是比较器的复位阶段，此时不管输入电压Vxp，Vxn的大小为多少，输出outp和outn恒为高电平。此时M11和M12在outp和outn高电平控制下，是关断的。M7和M8在outp和outn高电平控制下，是导通的。
(2).当clkc从高电平转变为低电平的时候，nmos晶体管M3,M4关断，pmos晶体管M0导通，节点AN和AP通过M0和输入pmos管M1M2，与电源相连接，被充电，因为输入信号Vxp，Vxn的大小不同，输入管M1和M2的导电能力也不相同，于是节点AN和AP被充电的速度也不同,故节点AN和AP都被充电到vdd之前，AN和AP的电压值不同。而M1和M2的导电能力与Vxp和Vxn的大小成反比，所以如果Vxp>Vxn,则AN<AP。
当AN和AP因为充电，大小超过晶体管M5，M6的阈值电压时，晶体管M6，M5先后导通。于是outp和outn开始放电。如果此时AN<AP，则M6先导通，一旦M6导通，则输出节点outn与“地”形成通路，开始放电。当outn下降到一定值时，M7管被关断，M11导通，outp与电源之间形成通路，并且与地之间的通路被断开。于是，outp的电平又被拉到高电平。outn继续下降，最终下拉到低电平“地”。这是比较器的比较阶段。
以下是比较器时钟clkc的产生原理：
图4中的clks时钟，其实是时钟Sp和Hp，6位逐次逼近模数转换器的比较器的clks对应Sp，7位逐次逼近模数转换器对应于Hp。当clks为高电平的时候，逐次逼近模数转换器是采样阶段，此时比较器不工作的，于是通过一个“或门”，将clkc致为高电平，此时比较器处于复位阶段。当clks为低电平的时候，通过“或门”后不对clkc产生影响，由于valid和RDY信号都为低电平，通过或门后clkc也为低电平，于是比较器工作。而比较器一但完成一次比较，比较器输出outp和outn通过与非门之后产生的valid信号将转变为高电平，于 是clkc又被valid上拉到高电平，比较器进入复位阶段，outp和outn变为高电平，之后valid变为低电平，clkc又被valid下拉到低电平，比较器再次工作，如此反复循环。直到clks或者RDY为高电平的时候，valid的变化才不会影响clkc，比较器将一直处于复位阶段。RDY由图4中的clk1提供。
图4中的延迟单元产生的延迟t，即为clkc的脉宽。
图5给出了逐次逼近逻辑的结构图，包括第一单元和第二单元。其中第一单元串联连接实质上构成了一个移位寄存器，每一次比较结束，信号Valid由低变高，进而第一单元产生相应的由低到高的信号Clki。Clki上升沿控制第二单元对比较器输出Outp，Outn进行锁存，并产生差分电容阵列中电容开关的控制信号Pi，Ni，完成逐次逼近的过程。其中信号Clk1同时作为比较器转换完成信号RDY，将比较器时钟Clkc置为高电平，使比较器停止工作。6位SAR ADC由6个第一单元和6个第二单元组成，7位SAR ADC由7个第一单元和7个第二单元组成。图5中，当n=6时的结构是6位逐次逼近模数转换器的内部结构，当n=7时，是7位逐次逼近模数转换器的内部结构。具体原理如下：
比较器每次比较结束后，得到的比较结果outp/outn（低电平或者高电平）即为对模拟输入信号的数字量化，其中，低电平为数字码里的“0”，高电平为数字码里的“1”。第二单元对每一次的比较结果OUT进行锁存，锁存的比较结果为图5中第二单元的输出B0～Bn。图5中的OUT即为图4中的比较器的输出outp和outn。
比较器每次比较结束后，差分电容阵列上的一个电容开关在vref和地之间进行一次切换，其它电容开关保持不变。如第n+1-i次比较结束后，电压比较高的一侧的电容阵列中的电容开关i从vref切换到0，其它电容开关保持不变，之后再进行下一次比较，直到比较n次后结束。电容开关的控制信号，为图5中第二单元的输出信号P2/N2～Pn/Nn。
图6A-6B给出了逐次逼近逻辑的第一单元的电路图及其时序图。第一单元实质上是基于TSPC的寄存器，当信号Valid由低到高跳变时，高电平从D点传递给Q点，完成控制信号Clki的产生。
图6A为第一单元的具体结构，图6B为其时序图。在采样阶段，D为低电平，A1导通，A3关断，为高电平，A2导通，A5断开，节点X被充 电到vdd。节点X为高电平，则A4断开，A6导通，于是节点Q与地形成通路，节点Q被下拉到0。A7～A10构成两个反相器，对节点Q的信号进行整形，故节点clki的电位完全跟随Q点的电位变化。当采样结束，开始第一次比较。此时信号D变为高电平，A1断开，A3导通，X点被下拉到0，从而A4导通，A6断开。但此时A5还是关断状态，故Q点电位保持0不变。当第一次比较完成后，变为低电平，此时A5导通，Q点电位被上拉到高电平。产生clkn的第一单元的信号D由采样信号的反提供（即），之后的第一单元的信号D则由前一级第一单元产生的clki提供。
图7A-7B给出了逐次逼近逻辑的第二单元的电路图及其时序图。图中包含一个上升沿触发器，一个与门，一个反向器和一个延迟单元。outp/outn为比较器输出，clki为第一单元产生的控制信号，clkit为clki经过延迟时间t后的时钟，Pi/Ni连接差分电容阵列的电容开关i，作为电容开关的控制信号。当clkit为低电平时，通过与门，节点X为低电平，通过一个反相器后，Pi/Ni都为高电平vref。当第i次比较结束，clkit变为高电平，上升沿触发器将outp/outn传输到节点Y，此时与门的输出节点X的电位由节点Y决定。如果Y为高，则Pi/Ni为低，Ci的下极板电位被下拉到0，如果Y为低，则Pi/Ni仍然为高，Ci下极板电位保持不变。Y需要在clkit上升到高电平之前完成对outp/outn信号的接受，所以要在clki之后加一个延迟单元，避免Pi/Ni的多余跳变。
本发明的上述实施例所述的电路第一级子流水级包含一个6位SAR ADC和一个放大网络。其中6位SAR ADC由采样网络，差分电容阵列，比较器和逐次逼近控制逻辑组成。放大网络由开关电容原理实现，包含运算放大器和负反馈电容，对逐次逼近后的差分电容阵列上极板上的电压余量进行放大。
放大网络由开关电容原理实现，包含运算放大器和负反馈电容，对逐次逼近后的差分电容阵列上极板上的电压余量进行放大。
采样网络由自举开关和全二进制差分电容阵列组成，通过自举开关在电容上极板进行采样，与传统下极板采样相比，可减少一半总电容。
差分电容阵列由两个完全相同的电容阵列组成，其上极板分别与比较器正负输入端相连接，通过自举开关与差分输入信号的正向输入端Vp和反向输入端Vn相连接，并通过放大电路开关H与运算放大器的正负输入端相连接。差 分电容阵列均由6组二进制结构的位电容组成，每组位电容之间的电容值大小按照2倍的关系依次递减，最小的两组位电容均为单位电容，第二至第六组位电容的电容开关在逐次逼近控制逻辑的控制下在地与VREF切换，第一组位电容的下极板恒接VREF。
比较器通过比较两个电容阵列上极板的电压，输出比较结果以及比较完成信号；
逐次比较控制逻辑接收比较器的比较结果以及比较完成信号，根据比较器每次比较结果，分别相应地依次使差分电容阵列上每组位电容开关在地与VREF之间切换，直至完成逐次逼近过程，同时将比较结果B[12：7]输出到数字编码电路，并且在下一次采样时把所有的电容开关复位到初始值VREF；
运算放大器对逐次逼近后的差分电容阵列上极板上的电压余量进行放大，并将其输出给后端ADC。
后端ADC由一个7位SAR ADC实现。其结构和上述的6位SAR ADC一样，只是差分电容阵列中多了一组电容，实现7位逐次逼近，并将量化的结果输出到数字编码电路。其中由于增益减半原理，7位SAR ADC的量化区间是上述6位SAR ADC的一半，即其差分电容阵列的第二至第七组位电容开关在逐次逼近控制逻辑的控制下在地与12VREF切换，第一组位电容的下极板恒接12VREF。
数字编码电路对上述两个SAR ADC输出的量化值进行校正和编码，最终输出12位数字码。
一次的转换过程大致如下：
首先，6位SAR ADC对输入信号进行采样并量化，量化值输入到数字编码电路，数字校正后得到采样信号的高5位量化值，然后将6位SAR ADC差分电容阵列上极板上的余量电压经过电容负反馈运算放大器进行放大，最后，7位SAR ADC对放大后的余量进行量化，输出原输入信号的低7位量化值到数字编码电路，数字编码电路将校正后的5位高量化码和7位低量化码进行编码，最终输出12位数字量化码。
本发明通过逐次逼近逻辑实现了一种12位两级流水线型模数转换器，相对于传统12位流水线模数转换器需要20个以上的比较器，本发明实施例只需 要2个比较器，大大减小了面积和功耗。
以上所述的仅是本发明的一个实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (15)
1.一种基于逐次逼近原理的两级流水线型模数转换器，其特征在于，包括：
子流水线级；
与子流水线级连接的后端模数转换器；以及
分别与所述子流水线级和所述后端模数转换器连接的数字编码电路；
其中，所述子流水线级包括：一个6位逐次逼近模数转换器（1）、与所述6位逐次逼近模数转换器连接的放大网络（2）；
所述后端模数转换器（3）包括：与所述放大网络的输出连接的一个7位逐次逼近模数转换器；
所述数字编码电路用于将子流水线级以及所述后端模数转换器的输出进行编码，输出12位数字量化码。
2.根据权利要求1所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述6位逐次逼近模数转换器（1）包括：第一差分电容阵列，与所述第一差分电容阵列连接的第一比较器（11）以及与所述第一比较器（11）的输出连接的第一逐次逼近控制逻辑（12）；
其中，所述第一差分电容阵列对输入信号进行采样，并将采样结果输入至所述第一比较器（11），所述第一比较器（11）的比较结果输入至所述第一逐次逼近控制逻辑（12），实现对输入信号的逐次逼近。
3.根据权利要求2所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述第一差分电容阵列包括：第一电容阵列和第二电容阵列；
所述第一电容阵列包括：第一上极板，第一下极板以及连接在所述第一上极板与所述第一下极板之间的第一至第六并排排列的电容以及与所述第二至第六电容一一对应连接的电容开关；
所述第二电容阵列包括：第二上极板，第二下极板以及连接在所述第二上极板与所述第二下极板之间的第一至第六并排排列的电容以及与所述第二至第六电容一一对应连接的电容开关；
所述第一比较器（11）的正极输入端与所述第一上极板连接，负极输入端与所述第二上极板连接；
所述第一上极板通过第一自举开关（Sp1）与正向模拟输入信号（Vip）连接；
所述第二上极板通过第二自举开关（Sp2）与反向模拟输入信号（Vin）连接；
所述第一差分电容阵列中的两个第一电容的下极板与电源电压VREF连接；
所述第一电容阵列和所述第二电容阵列中的电容开关在所述电源电压VREF与接地端之间切换。
4.根据权利要求2所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述第一比较器（11）包括：用于将待比较的信号进行预放大的预放大器，与所述预放大器连接的锁存器，所述锁存器的输出经过与非门后得到比较完成信号，用来控制第一逐次逼近控制逻辑和产生第一比较器控制时钟。
5.根据权利要求4所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述预放大器包括：第一PMOS晶体管（M0）、第二PMOS晶体管（M1）、第三PMOS晶体管（M2），第一NMOS晶体管（M3）、第二NMOS晶体管（M4）；
其中，所述第一PMOS晶体管（M0）的源极连接电源，漏极连接所述第二PMOS晶体管（M1）、第三PMOS晶体管（M2）的源极，栅极连接控制时钟Clkc；
所述第二PMOS晶体管（M1）的漏极连接所述第一NMOS晶体管（M3）的漏极，所述第二PMOS晶体管（M1）的栅极作为比较器的正极输入端；
所述第三PMOS晶体管（M2）的漏极连接所述第二NMOS晶体管（M4）的漏极，所述第三PMOS晶体管（M2）的栅极作为比较器的负极输入端；
所述第一NMOS晶体管（M3）和第二NMOS晶体管（M4）的源极接地，栅极连接控制时钟Clkc。
6.根据权利要求5所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述锁存器包括：第三NMOS晶体管（M5）、第四NMOS晶体管（M6）、第五NMOS晶体管（M7）、第六NMOS晶体管（M8）、第四PMOS晶体管（M9）、第五PMOS晶体管（M10）、第六PMOS晶体管（M11）、第七PMOS晶体管（M12）；
其中，所述第三NMOS晶体管（M5）的源极接地，所述第三NMOS晶体管（M5）的漏极与第五NMOS晶体管（M7）的源极连接，所述第三NMOS晶体管（M5）的栅极与所述第一NMOS晶体管（M3）的漏极直接连接；
所述第四NMOS晶体管（M6）的源极接地，所述第四NMOS晶体管（M6）的漏极与第六NMOS晶体管（M8）的源极连接，所述第四NMOS晶体管（M6）的栅极与所述第二NMOS晶体管（M4）的漏极连接；
所述第五NMOS晶体管（M7）的漏极与第四PMOS晶体管（M9）的漏极以及第六PMOS晶体管（M11）的漏极连接，所述第五NMOS晶体管（M7）的栅极与所述第六PMOS晶体管（M11）的栅极连接，且与比较器负输出端outn连接；
所述第六NMOS晶体管（M8）的漏极与第五PMOS晶体管（M10）的漏极以及第七PMOS晶体管（M12）的漏极连接，所述第六NMOS晶体管（M8）的栅极与所述第七PMOS晶体管（M12）的栅极连接，且与比较器正输出端outp连接；
所述第四PMOS晶体管（M9）以及第五PMOS晶体管（M10）的栅极与控制时钟clkc的非连接；
所述第五NMOS晶体管（M7）的漏极还与所述比较器正输出端outp连接；
所述第六NMOS晶体管（M8）的漏极还与所述比较器负输出端outn连接。
7.根据权利要求2所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述第一逐次逼近控制逻辑（12）包括：6个串联连接的第一单元，和所述第一单元一一对应连接的6个第二单元，且6个第二单元串联连接；
其中，所述6个串联连接的第一单元构成了一个移位寄存器；所述第一单元的第一输入端均与Valid的非连接，上一个第一单元的输出端均与下一个第一单元的第二输入端连接，第一个第一单元的第二输入端与clks的非连接，最后一个第一单元的输出端同时作为RDY信号；
所述第二单元的第一输入端与第一单元的输出端一一对应连接，所述第二单元的第二输入端均与OUT连接，所述第二单元的第一输出端分别与Bn－B1连接，前五个所述第二单元的第二输出端分别与Pn/Nn－P2/N2连接，其中，N为6。
8.根据权利要求7所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，第一单元包括：第一、二、三、四、五、六、七、八、九、十晶体管；
所述第一晶体管（A1）、第四晶体管（A4）、第七晶体管（A7）和第九晶体管（A9）的源极与电源VDD连接；第一晶体管（A1）的漏极与第二晶体管（A2）的漏极连接，第一晶体管（A1）的栅极与D端连接；
所述第四晶体管（A4）的漏极与第五晶体管（A5）的源极连接，第四晶体管（A4）的栅极与第六晶体管（A6）的栅极连接，且与第一晶体管（A1）的漏极连接；
所述第七晶体管（A7）的漏极与第八晶体管（A8）的漏极连接，第七晶体管（A7）的栅极与第八晶体管（A8）的栅极连接，且与第五晶体管（A5）的漏极连接；
所述第九晶体管（A9）的漏极与第十晶体管（A10）的漏极连接且与Clki连接，第九晶体管（A9）的栅极与第十晶体管（A10）的栅极连接，且与第七晶体管（A7）的漏极连接；
所述第二晶体管（A2）的源极与第三晶体管（A3）的漏极连接，第二晶体管（A2）的栅极与第五晶体管（A5）的栅极连接，且与Valid的非连接；所述第五晶体管（A5）漏极与第六晶体管（A6）的漏极连接；
所述第三晶体管（A3）、第六晶体管（A6）、第八晶体管（A8）以及第十晶体管（A10）的源极接地；
所述第三晶体管（A3）的栅极与D端连接；
所述第六晶体管（A6）的栅极与第四晶体管（A4）的栅极连接。
9.根据权利要求7所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，第二单元包括：一个上升沿触发器，一个与门，一个反向器和一个延迟单元（t）；
其中，所述触发器的输出以及延迟单元的输出作为与门的输入，与门的输出与反向器的输入连接。
10.根据权利要求3所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，所述6位逐次逼近模数转换器还包括：
与所述第一上极板连接的第一放大网络控制开关（H1），与所述第二上极板连接的第二放大网络控制开关（H2）。
11.根据权利要求10所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述放大网络（2）包括：运算放大器（5），连接在所述运算放大器（5）的正相输入端、反相输出端之间的第一反馈电容（CF1），连接在所述运算放大器的反相输入端、正相输出端之间的第二反馈电容（CF2），连接在所述第一反馈电容（CF1）两端的第一反馈电容开关（S1），连接在所述第二反馈电容（CF2）两端的第二反馈电容开关（S2）；
其中，所述第一放大网络控制开关（H1）与所述运算放大器（5）的正相输入端连接，所述第二放大网络控制开关（H2）与所述运算放大器（5）的反相输入端连接。
12.根据权利要求11所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述放大网络还包括：与所述运算放大器的反相输出端连接的第三放大网络控制开关（H3），与所述运算放大器的正相输出端连接的第四放大网络控制开关（H4）；
其中，所述放大网络通过所述第三放大网络控制开关（H3）向所述后端模数转换器输出第一输出信号，所述放大网络通过所述第四放大网络控制开关（H4）向所述后端模数转换器输出第二输出信号。
13.根据权利要求2所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述7位逐次逼近模数转换器（3）包括：第二差分电容阵列，与所述第二差分电容阵列连接的第二比较器（31）以及与所述第二比较器（31）的输出连接的第二逐次逼近控制逻辑（32）；
其中，所述第二差分电容阵列对所述放大网络的输出信号进行采样，并将采样结果输入至所述第二比较器，所述第二比较器的比较结果输入至所述第二逐次逼近控制逻辑，实现对所述放大网络的输出信号的逐次逼近。
14.根据权利要求12所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，
所述第二差分电容阵列包括：第三电容阵列和第四电容阵列；
所述第三电容阵列包括：第三上极板，第三下极板以及连接在所述第三上极板与所述第三下极板之间的第一至第七并排排列的电容以及与第二至第七电容一一对应连接的电容开关；
所述第四电容阵列包括：第四上极板，第四下极板以及连接在所述第四上极板与所述第四下极板之间的第一至第七并排排列的电容以及与第二至第七电容一一对应连接的电容开关；
所述第二比较器的正极输入端与所述第三上极板连接，负极输入端与所述第四上极板连接；
所述第三上极板通过第三自举开关与所述放大网络的第一输出信号连接；
所述第四上极板通过第四自举开关与所述放大网络的第二输出信号连接；
所述第二差分电容阵列中两个第一电容的下极板与1/2VREF连接，其中，VREF为电源电压；
所述第三电容阵列以及所述第四电容阵列中的电容开关在所述1/2VREF与接地端之间切换。
15.根据权利要求8所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，所述第二逐次逼近控制逻辑（32）包括：
7个串联连接的第一单元，和所述第一单元一一对应连接的7个第二单元，且7个第二单元串联连接；
其中，所述7个串联连接的第一单元构成了一个移位寄存器；所述第一单元的第一输入端均与Valid的非连接，上一个第一单元的输出端均与下一个第一单元的第二输入端连接，第一个第一单元的第二输入端与clks的非连接，最后一个第一单元的输出端同时作为RDY信号；
所述第二单元的第一输入端与第一单元的输出端一一对应连接，所述第二单元的第二输入端均与OUT连接，所述第二单元的第一输出端分别与Bn－B1连接，前六个所述第二单元的第二输出端分别与Pn/Nn－P2/N2连接其中，N为7。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310557592.2A CN104124971B (zh) | 2013-11-08 | 2013-11-08 | 基于逐次逼近原理的两级流水线型模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310557592.2A CN104124971B (zh) | 2013-11-08 | 2013-11-08 | 基于逐次逼近原理的两级流水线型模数转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104124971A true CN104124971A (zh) | 2014-10-29 |
| CN104124971B CN104124971B (zh) | 2018-06-05 |
Family
ID=51770251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310557592.2A Active CN104124971B (zh) | 2013-11-08 | 2013-11-08 | 基于逐次逼近原理的两级流水线型模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104124971B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104682958A (zh) * | 2015-01-26 | 2015-06-03 | 电子科技大学 | 一种带噪声整形的并行逐次逼近模数转换器 |
| CN105071813A (zh) * | 2015-08-24 | 2015-11-18 | 合肥工业大学 | 应用于流水线—逐次逼近模拟数字转换器的新型两级结构 |
| CN105119603A (zh) * | 2015-09-06 | 2015-12-02 | 西北工业大学 | 流水线逐次逼近模数转换器 |
| US9438211B1 (en) | 2015-07-16 | 2016-09-06 | Huawei Technologies Co., Ltd. | High speed latch and method |
| CN106027049A (zh) * | 2016-05-12 | 2016-10-12 | 西安电子科技大学昆山创新研究院 | 一种应用于逐次逼近型模数转换器的数据权重平均算法 |
| WO2017049989A1 (zh) * | 2015-09-25 | 2017-03-30 | 中国电子科技集团公司第二十四研究所 | 一种高速低功耗动态比较器 |
| WO2017091928A1 (zh) * | 2015-11-30 | 2017-06-08 | 复旦大学 | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc |
| CN107786206A (zh) * | 2017-11-29 | 2018-03-09 | 四川知微传感技术有限公司 | 一种Pipeline SAR‑ADC系统 |
| CN109032233A (zh) * | 2016-08-18 | 2018-12-18 | 华为技术有限公司 | 一种电压产生装置及半导体芯片 |
| CN110224701A (zh) * | 2019-07-08 | 2019-09-10 | 湖南国科微电子股份有限公司 | 一种流水线结构adc |
| CN110474641A (zh) * | 2019-08-20 | 2019-11-19 | 合肥工业大学 | 应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法 |
| CN113225085A (zh) * | 2021-03-22 | 2021-08-06 | 西安电子科技大学 | 一种高速一步多位逐次逼近-流水线混合型模数转换器 |
| CN113922819A (zh) * | 2021-12-14 | 2022-01-11 | 之江实验室 | 基于后台校准的一步两位逐次逼近型模数转换器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101807923A (zh) * | 2009-06-12 | 2010-08-18 | 香港应用科技研究院有限公司 | 具有二进制加权电容器采样阵列和子采样电荷分配阵列的混合模数转换器(adc) |
| CN102386923A (zh) * | 2011-09-21 | 2012-03-21 | 北京工业大学 | 异步逐次逼近模数转换器及转换方法 |
| US20120326900A1 (en) * | 2011-06-24 | 2012-12-27 | Mediatek Inc. | Successive approximation register analog to digital converter and conversion method thereof |
-
2013
- 2013-11-08 CN CN201310557592.2A patent/CN104124971B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101807923A (zh) * | 2009-06-12 | 2010-08-18 | 香港应用科技研究院有限公司 | 具有二进制加权电容器采样阵列和子采样电荷分配阵列的混合模数转换器(adc) |
| US20120326900A1 (en) * | 2011-06-24 | 2012-12-27 | Mediatek Inc. | Successive approximation register analog to digital converter and conversion method thereof |
| CN102386923A (zh) * | 2011-09-21 | 2012-03-21 | 北京工业大学 | 异步逐次逼近模数转换器及转换方法 |
Non-Patent Citations (1)
| Title |
|---|
| CHUN C.LEE等: ""A SAR-Assisted Two-Stage Pipeline ADC"", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104682958A (zh) * | 2015-01-26 | 2015-06-03 | 电子科技大学 | 一种带噪声整形的并行逐次逼近模数转换器 |
| US9438211B1 (en) | 2015-07-16 | 2016-09-06 | Huawei Technologies Co., Ltd. | High speed latch and method |
| WO2017008515A1 (en) * | 2015-07-16 | 2017-01-19 | Huawei Technologies Co., Ltd. | High speed latch and method |
| CN105071813A (zh) * | 2015-08-24 | 2015-11-18 | 合肥工业大学 | 应用于流水线—逐次逼近模拟数字转换器的新型两级结构 |
| CN105119603A (zh) * | 2015-09-06 | 2015-12-02 | 西北工业大学 | 流水线逐次逼近模数转换器 |
| CN105119603B (zh) * | 2015-09-06 | 2018-04-06 | 西北工业大学 | 流水线逐次逼近模数转换器 |
| WO2017049989A1 (zh) * | 2015-09-25 | 2017-03-30 | 中国电子科技集团公司第二十四研究所 | 一种高速低功耗动态比较器 |
| US10666243B2 (en) | 2015-09-25 | 2020-05-26 | China Electronic Technology Corporation, 24Th Research Institute | High-speed low-power-consumption dynamic comparator |
| WO2017091928A1 (zh) * | 2015-11-30 | 2017-06-08 | 复旦大学 | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc |
| CN106027049A (zh) * | 2016-05-12 | 2016-10-12 | 西安电子科技大学昆山创新研究院 | 一种应用于逐次逼近型模数转换器的数据权重平均算法 |
| CN109032233A (zh) * | 2016-08-18 | 2018-12-18 | 华为技术有限公司 | 一种电压产生装置及半导体芯片 |
| CN107786206A (zh) * | 2017-11-29 | 2018-03-09 | 四川知微传感技术有限公司 | 一种Pipeline SAR‑ADC系统 |
| CN107786206B (zh) * | 2017-11-29 | 2024-02-02 | 四川知微传感技术有限公司 | 一种Pipeline SAR-ADC系统 |
| CN110224701A (zh) * | 2019-07-08 | 2019-09-10 | 湖南国科微电子股份有限公司 | 一种流水线结构adc |
| CN110224701B (zh) * | 2019-07-08 | 2024-02-09 | 湖南国科微电子股份有限公司 | 一种流水线结构adc |
| CN110474641A (zh) * | 2019-08-20 | 2019-11-19 | 合肥工业大学 | 应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法 |
| CN110474641B (zh) * | 2019-08-20 | 2022-09-20 | 合肥工业大学 | 应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法 |
| CN113225085A (zh) * | 2021-03-22 | 2021-08-06 | 西安电子科技大学 | 一种高速一步多位逐次逼近-流水线混合型模数转换器 |
| CN113225085B (zh) * | 2021-03-22 | 2022-12-02 | 西安电子科技大学 | 一种高速一步多位逐次逼近-流水线混合型模数转换器 |
| CN113922819A (zh) * | 2021-12-14 | 2022-01-11 | 之江实验室 | 基于后台校准的一步两位逐次逼近型模数转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104124971B (zh) | 2018-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104124971A (zh) | 基于逐次逼近原理的两级流水线型模数转换器 | |
| CN107395206B (zh) | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | |
| CN102386923B (zh) | 异步逐次逼近模数转换器及转换方法 | |
| CN104967451A (zh) | 逐次逼近型模数转换器 | |
| US7576677B2 (en) | Pipeline A/D converter converting analog signal to digital signal | |
| WO2013002957A2 (en) | Two-stage analog-to-digital converter using sar and tdc | |
| TWI532328B (zh) | 類比數位轉換裝置及其轉換方法 | |
| WO2020173225A1 (zh) | 用于sar_adc的高速数字逻辑电路及采样调节方法 | |
| WO2021056980A1 (zh) | 一种面向卷积神经网络的双相系数可调模拟乘法计算电路 | |
| CN104796148A (zh) | 一种高速低功耗逐次逼近型模数转换器 | |
| CN108599770B (zh) | 一种适用于2-bit-per-cycle SAR ADC的异步时钟产生电路 | |
| CN112564709B (zh) | 一种基于误差反馈式的噪声整形逐次逼近模数转换器 | |
| CN103716054A (zh) | 用于逐次逼近型模数转换器前端的宽带采样保持电路 | |
| CN112865798A (zh) | 噪声整形逐次逼近模数转换器及噪声整形方法 | |
| KR101861059B1 (ko) | 가변 분해능을 갖는 단일 스테이지 순환 아날로그-디지털 컨버터에서의 전류 감소 | |
| CN104485957A (zh) | 流水线模数转换器 | |
| US8471755B1 (en) | Dynamic biasing in switched capacitor stages using frame capacitors | |
| TWI736223B (zh) | 數位斜率式類比數位轉換器裝置與訊號轉換方法 | |
| Huang et al. | A 10-bit 100 MS/s successive approximation register analog-to-digital converter design | |
| CN116846391A (zh) | 一种基于双校准的低失调低功耗动态比较器 | |
| CN116405032A (zh) | 一种噪声整形逐次逼近型模数转换器及控制方法 | |
| Chen et al. | A 1-V 8-bit 100kS/s-to-4MS/s asynchronous SAR ADC with 46fJ/conv.-step | |
| CN114710155A (zh) | 用于sar型模数转换器的逻辑控制电路、sar型模数转换器 | |
| TWI707546B (zh) | 開關電容電路以及類比轉數位轉換裝置 | |
| TW202127805A (zh) | 訊號轉換裝置與訊號轉換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |