CN102025373B - 一种数字后台校准电路 - Google Patents

Abstract

本发明公开了一种应用于高速、高精度流水线型模数转换器的数字后台校准电路。数字后台校准电路包含伪随机数产生器、加入校准功能的流水线级以及数字后台校准引擎。在传统的流水线型模数转换器结构的基础上，本发明的电路修改了第一、二级流水线级电路以实现随机信号的注入，并利用数字后台校准引擎对随机信号进行相关以实现误差信息的实时提取和补偿，从而解决传统流水线型模数转换器电容失配、运放增益有限性等非理性因素对模数转换器转换精度的影响。采用本发明技术能够降低模拟电路的设计难度并保证系统的性能，同时由于算法简单，实现的复杂度低，从而可以有效地减少芯片面积、降低系统功耗，尤其适用于高速系统的运用。

Description

一种数字后台校准电路

技术领域

本发明涉及一种微电子技术领域的校准电路，尤其涉及一种数字后台校准电路。

背景技术

传统结构的流水线模数转换器的基本思想就是把总体要求的转换精度平均分配到每一级，然后把每一级的转换结果合并则成为最终的转换结果。如图1为传统流水线模数转换器的基本结构。流水线模数转换器主要包括采样保持电路11、n级流水线模块13、时间对齐和校正电路15。除最后一级为全并行结构外，流水线每一级的结构相同，均由内部采样保持电路131、低分辨率的子模数转换器133、子数模转换器135、余量增益电路137组成，如图1中第2级流水线子模块结构。

由于工艺偏差以及环境温度变化，采样电容之间会有一定程度的相对偏差，运放的增益也不可能做到无穷即运放增益的有限性，这些非理想因素在每一级流水线模块里都存在。特别是前两级模块对整个模数转换器的性能影响最大，所以一般需要在前两级模块进行实时校准，才能提高整个模数转换器转换性能。

模数转换器是将模拟信号转化成数字信号的器件。它是连接模拟信号和数字处理电路的桥梁，兼顾高速、高精度特点等的流水线模数转换器则被广泛应用于信号处理系统中。但由工艺偏差问题导致的电容失配、以及运放增益的有限性等非理想因素直接影响到模数转换器的性能。如果不经过校准，模数转换器的性能被限制在8～11位的精度。因此校准技术是高速、高精度流水线模数转换器必不可少的组成部分。针对不同领域，校准技术分为模拟校准技术和数字校准技术。根据是否阻断正常输出又分为前台校准技术和后台校准技术。数字后台校准由于能随着工艺尺寸缩减比例(scaling-down)、灵活性好、集成度高，且不中断正常的转换过程，已成为目前主流的校准技术。

发明内容

本发明所要解决的技术问题在于提供一种能克服传统模数转换器电容失配和运放增益有限性等非理性因素影响的数字后台校准电路。

本发明提供一种数字后台校准电路，用于高速、高精度流水线模数转换器，它包含伪随机数产生器、加入校准功能的流水线级以及数字后台校准引擎。其中，伪随机数产生器，用于产生随机信号；加入校准功能的流水线级，用于依据随机信号对输入信号进行量化和放大，产生本级量化及含转换误差的量化余量；数字后台校准引擎，用于运算含转换误差的量化余量而提取误差值，用误差值修正本级量化结果并叠加量化余量，输出补偿误差的校准值。

在传统的流水线型模数转换器结构的基础上，本发明的电路修改了第一、二级流水线级电路以实现随机信号的注入，并利用数字后台校准引擎对随机信号进行相关以实现误差信息的实时提取和补偿，从而解决传统流水线型模数转换器电容失配、运放增益有限性等非理性因素对模数转换器转换精度的影响。采用本发明技术能够降低模拟电路的设计难度并保证系统的性能，同时由于算法简单，实现的复杂度低，从而可以有效地减少芯片面积、降低系统功耗，尤其适用于高速系统的运用。

附图说明

图1为传统流水线模数转换器结构图；

图2为本发明加入校准电路后的流水线模数转换器结构图；

图3为传统2.5比特开关电容式流水线级电路图；

图4为本发明加入校准单元的2.5比特开关电容式流水线级电路图；

图5为2.5比特开关电容式流水线级传输曲线；

图6为本发明第一级校准电路原理图；

图7为本发明伪随机序列产生电路。

具体实施方式

下面结合附图对本发明数字后台校准电路进行详细说明。

传统结构的流水线模数转换器的基本思想就是把总体要求的转换精度平均分配到每一级，每一级的转换结果合并成为最终的转换结果，图1为其基本结构。从图1中可以看出，流水线模数转换器主要包括采样保持电路、n级流水线级模块、时间对齐和校正电路。除最后一级为全并行结构外，流水线每一级的结构相同，它由内部采样保持电路、低分辨率的子模数转换器、子数模转换器、余量增益电路组成。

图2为加入校准电路后总的结构图。该结构比传统型多了一个伪随机序列产生器PRG和两级数字后台校准引擎电路Cali1、Cali2。其中PRG模块为第1、2级流水线级模块提供四组随机序列。以提供给第1级流水线级的两组随机序列为例，其中第1组随机序列用于误差提取，第2组随机序列为8个采样电容进行乱序，这样每个采样电容都能监控到。Cali1、Cali2实现数字后台校准功能，以Cali1为例，它由8个累加器组成，分别对流水线级模块的8个采样电容进行监控，累加周期完成之后就将得到的误差值反馈给数字输出端替代掉原先的理想值或上一个周期得到的误差值，从而实现实时校准功能。

请参阅图3及图4，图3为传统的流水线数模转换器的流水线级电路结构图，图4为加入校准单元2.5比特开关电容式流水线级电路结构图。为了便于理解，采用单端电路结构进行说明，但本发明的数字后台校准电路也可应用于差分电路结构。如图4所示，加入校准功能的2.5比特流水线级由2.5比特的子转换器(Sub-ADC)、电容乱序单元(Shuffle)、扰动注入单元(Combine)和2.5比特余量增益数模转换器组成。子转换器对输入信号进行粗量化后，其结果经过编码电路转换为二进制编码输出，同时量化结果也传递给余量增益数模转换器，以减去量化分量；电容乱序单元利用PN₂序列实现对采样电容的随机化；扰动注入单元实现扰动信号PN₁的注入；余量增益数模转换器由采样电容，反馈电容，开关以及运算放大器组成。为了进一步减少失配影响，把4个采样电容分别平均分成2个，得到8个采样电容，序号记为1～8。其中的一个电容用于扰动信号的注入，该电容的序号由伪随机序列产生器提供，由随机数的特性可知8个采样电容都能被监控到。在注入的扰动幅度范围的选择上本发明采取使注入方向与输入信号相关的方法来避免注入幅度过大或过小而产生的问题，简单来说，就是选择与输入信号极性相反的扰动方向注入，以获得最大的注入幅度。2.5比特流水线级实现的功能包括模数信号的转换、余量增益信号的产生以及用于提取误差的噪声能量的注入。2.5比特流水线级由两相非交叠时钟开关Φ1、Φ2控制，其中Φ1阶段实现输入信号的采集和量化，Φ2阶段实现噪声能量的注入以及转换余量产生和放大。6个比较器对输入信号进行量化，通过编码电路Coder得到本级的数字输出D(1)，D(2)，D(3)和标示信号flag；由flag和PN₁共同控制注入扰动信号的极性。8只采样电容通过由PN₂控制的乱序单元Shuffle实现对采样电容的随机化，并利用其中的1只进行扰动信号的注入。与传统结构图3相互比较，本发明增加了一个乱序选择单元(Shuffle)，一个扰动信号注入逻辑单元(Combine)，以及把四个采样电容平均分成了8个，其中一个用于扰动信号的注入。

流水线级电路的工作过程如下：

当Φ1为高电平时，经过乱序后的8个采样电容对输入信号进行采样，其上极板与输入信号V_in相连，下极板与地相连。如果在差分形式结构时，下极板则与输入共模电平相连。同时比较器和编码模块对输入信号进行量化和编码得到D(1)、D(2)、D(3)和flag信号，flag与PN₁编码得到注入信号PN_Inject。

当Φ2为高电平时，前6个采样电容上极板分别与编码得到的信号D(1)×V_ref、D(2)×V_ref、D(3)×V_ref相连接，第7个采样电容上极板与PN_Inject×V_ref相连接，第8个采样电容上极板与地相连接。8个采样电容的下极板都与反馈电容C_F相连接。由于运放的输入端可以看成是虚地点，结合基尔霍夫电压定律得到的传递函数为：

$V_{\mathrm{Res}}=G\×[V_{\mathrm{in}}\×\underset{i=1}{\overset{4}{\mathrm{\Σ}}}{C}_S\left(i\right)-V_{\mathrm{ref}}\×\underset{j=1}{\overset{3}{\mathrm{\Σ}}}D\left(j\right)\×C_S\left(j\right)-V_{\mathrm{ref}}\×{\mathrm{PN}}_{\mathrm{Inject}}\×C_{\mathrm{Inject}}]/C_F---\left(1\right)$

其中，G＝AF/(1+AF)为运放闭环增益(A为运放开环增益，F为反馈系数)；C_S(i){i＝1，2，3，4}为经过随机交换后的电容；PN_Inject＝(PN₁+flag)/2，flag为标示信号{-1，1}，其作用将在下文说明。这样PN_Inject的取值就为{-1，0，1}。C_Inject为注入噪声电荷的电容，根据PN₂确定。

上式与传统结构传递函数相比较增加了-G×V_ref×PN_Inject×C_Inject/C_F项。由于电容的不匹配可能导致上(或下)半平面的传输曲线超过1/2V_ref(或-1/2V_ref)，如图5的A、B位置所示。|-G×V_ref×C_Inject/C_F|≈1/2×V_ref，增加该项后V_Res有可能超过V_ref(或-V_ref)，即传输曲线会发生溢出，所以需要引入一个标示信号flag，当传输曲线在上半平面时，flag＝1，当在下半平面时flag＝-1，参照如图5。因此，当输入信号的传输曲线在上半平面时，PN_Inject＝(PN₁+flag)/2＝{0，1}，这样就使得传输函数加上一个非正项，传输曲线只会向下移动；同样，当传输曲线在下半平面时，PN_Inject＝{-1，0}，这样就使得传输函数加上一个非负项，传输曲线只会向上移动，从而保证了传输曲线不发生溢出，并且不影响输入信号的幅度。

注意到(1)式右边最后一项-G×V_ref×PN_Inject×C_Inject/C_F，它包含了运放有限增益、电容失配等误差信息，如果能够把它提取出来，就能够校准由这些非理想因素引起的误差。要提取(1)式的最后一项，需要采用信号的相关运算，由于信号自相关特性可以得到PN₁×PN₁＝1，(1)式与(-2×PN₁)相乘，并把PN_Inject＝(PN₁+flag)/2代入，得到

V_Res×(-2)×PN₁＝(G×V_ref×C_Inject)/C_F+θ×PN₁    (2)

其中， $\mathrm{\θ}=-[2\×G\×(V_{\mathrm{in}}\×\underset{i=1}{\overset{4}{\mathrm{\Σ}}}{C}_s\left(i\right)-V_{\mathrm{ref}}\×\underset{j=1}{\overset{3}{\mathrm{\Σ}}}D\left(j\right)\×C_S\left(j\right)-V_{\mathrm{ref}}\×\mathrm{flag}\×C_{\mathrm{Inject}})/C_F].$

(2)式进行N个采样数据的累加并取其平均值，得到

$\mathrm{Delt}=\frac{1}{N}\underset{n=1}{\overset{N}{\mathrm{\Σ}}}\left\{V_{\mathrm{Res}}\right[n]\×(-2)\×{\mathrm{PN}}_1[n]{\}}_n=(G\×V_{\mathrm{ref}}\×C_{\mathrm{Inject}})/C_F+\mathrm{\σ}---\left(3\right)$

其中 $\mathrm{\σ}=\frac{1}{N}\underset{n=1}{\overset{N}{\mathrm{\Σ}}}\{\mathrm{\θ}\×{\mathrm{PN}}_1[n]{\}}_n,$ 为收敛误差项。

由信号的相关性质可得，由于PN₁为随机信号{-1，1}，且θ与PN₁不相关，所以θ×PN₁经过累加后求平均，得到的值会趋向于0，即当N→∞时，σ→0，所以(3)式的值为：

Delt|_N→∞＝G×V_ref×C_Inject/C_F。  (4)

由(4)式可见，Delt包含了增益误差、电容失配等的信息。又由于C_Inject是利用PN₂对八个采样电容进行随机化后抽取得到的，PN₂＝{1...8}代表分别对这八个采样电容进行电荷注入，这样对不同的PN₂分别累加和求平均，就能够得到八个采样电容的Delt值，记为Delt(i，j)；{i＝1，2，3，4；j＝a，b}。则

Delt(i，j)＝G×V_ref×C_j(i)/C_F    (5)

由(1)式经过变换，还原输入信号V_in可得

$V_{\mathrm{in}}=\{V_{\mathrm{Res}}+G{\×V}_{\mathrm{ref}}\×\underset{j=1}{\overset{3}{\mathrm{\Σ}}}[D\left(j\right)\×C_S\left(j\right)]/C_F+G\×V_{\mathrm{ref}}\×{\mathrm{PN}}_{\mathrm{Inject}}\×C_{\mathrm{Inject}}/C_F\}/[G\×\underset{i=1}{\overset{4}{\mathrm{\Σ}}}{C}_S\left(i\right)/C_F]---\left(6\right)$

将(5)式代入(6)式，并且令Delt(i)＝Delt(i，a)+Delt(i，b)；{i＝1，2，3，4}，则有

$V_{\mathrm{in}}=\{V_{\mathrm{Res}}+\underset{j=1}{\overset{3}{\mathrm{\Σ}}}[D\left(j\right)\×\mathrm{Delt}\left(j\right)]+{\mathrm{PN}}_{\mathrm{Inject}}\×{\mathrm{Delt}}_{\mathrm{Inject}}\}/[\underset{i=1}{\overset{4}{\mathrm{\Σ}}}\mathrm{Delt}\left(i\right)/V_{\mathrm{ref}}]---\left(7\right)$

其中，Delt_Inject∈{Delt(i，j)|i＝1，2，3，4；j＝a，b}，具体取哪个值是根据此刻的PN₂值决定的。

注意到在理想情况下除数项 $\underset{i=1}{\overset{4}{\mathrm{\Σ}}}\mathrm{Delt}\left(i\right)/V_{\mathrm{ref}}=G\×\underset{i=1}{\overset{4}{\mathrm{\Σ}}}C\left(i\right)/C_F=4,$ 为了使算法实现起来简单，认为它等于4，这样就能够避免使用除法，直接通过右移位来得到V_in的值。

由此可知，经过校准，误差项即增益误差及电容失配可以在最终的数字输出中补偿掉。由于无法真正进行无限长时间的累加，为了保证一定的精度，我们取2²⁸个时钟周期作为每一个累加器的循环周期，当进行完这个周期的累加之后，就将累加器的结果取平均后送到数字输出进行补偿，同时累加器清零。如此反复，就能够实现实时监控电容失配和运放有限增益并补偿掉该部分误差，从而大大提高转换精度。当然，累加器的循环周期也可以取比2²⁸个时钟周期更长或更短，因为取的周期长短仅影响到最终的收敛精度。

本发明伪随机序列产生电路如图7所示。该电路为一般的线性移位寄存器。能产生2¹⁵个时钟周期长度的伪随机序列，总共有28个抽头，每个抽头不会自相关，抽头之间也不会相关。由Q0～Q27中抽取出八个节点作为伪随机信号产生点，记为S1_PN₁、S1_PN₂、S2_PN₁、S2_PN₂。其中S1_PN₁、S1_PN₂送到第一级子模数转换器，S2_PN₁、S2_PN₂送到第二级子模数转换器。S1_PN₁、S2_PN₁为1比特序列，用于噪声信号的注入；S1_PN₂、S2_PN₂为3比特序列，用于标示8个采样电容。

本发明第1级校准电路原理图如图6所示，数字后台校准引擎包括误差提取单元及数字输出单元两部分，其中误差提取单元(Cali_Delt)由通道选择器、8个相关器、8个累加器以及一些数字辅助单元组成；数字输出单元部分(SubStractor)由加减器和一些数字辅助单元组成。伪随机序列PN₁、PN₂分别被调制到本级流水线级中，用于采样电容的交换和扰动信号的注入。经过本级流水线级量化和放大，携带有这两个伪随机序列信息的量化余量就传递到后续流水线级(Backend)中继续量化和传递。将本级流水线级的量化余量作为数字后台校准引擎的输入，数字后台校准引擎首先对该输入用PN₁、PN₂进行解调，其中PN₁用于计算注入的扰动信号的极性，PN₂用于分配累加器序号，这一过程是利用8个相关器实现的。解调后得到的值送到相应的累加器进行累加，并计算累加次数，当完成一个校准周期运算之后就把结果取平均就得到8个包含增益误差及电容失配等非理想因素的Delt值，它们的值为Delt(i，j)＝G×V_ref×C_i，j/C_F；{i＝1，2，3，4；j＝a，b}，其中G表征增益误差，C_i，j/C_F表征电容失配，将这8个校准得到的误差值送到数字输出端代替前一个校准周期得到的数据进行运算，即将包含误差修正因子的本级量化结果和量化余量相加减运算，输出补偿的校准值，这样就实现了整个校准过程。当完成一个校准周期之后计数器清零，开始新的校准周期，这样就能够实现实时的校准以保证系统的性能。

由于实现过程中仅使用到加减法运算，没有涉及到乘除法运算，所以电路实现起来复杂度低，工作频率高。本算法具有自适应性，能够根据信号幅度调节校准信号，因此信号的输入范围没有受到影响。并且针对电容失配误差以及运放增益误差进行混合校准，因此效率非常高。

显然，本发明采用的是2.5比特的流水线型模数转换器作为具体的实施例，实际上本发明的数字后台校准电路可用于各种比特的流水线型模数转换器。本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种数字后台校准电路，用于高速、高精度流水线模数转换器，其特征在于：所述后台校准电路包含伪随机数产生器、加入校准功能的流水线级以及数字后台校准引擎，其中

伪随机数产生器，用于产生第一随机信号和第二随机信号；

加入校准功能的流水线级，由子转换器、电容乱序单元、扰动注入单元及余量增益数模转换器组成，其中，所述的子转换器对输入信号进行粗量化，量化结果经过编码电路转换为二进制编码输出，同时量化结果也传递给所述的余量增益数模转换器，所述的电容乱序单元连接所述的伪随机数产生器和所述的余量增益数模转换器，并根据所述的第一随机信号向余量增益数模转换器提供随机化序列信号，扰动注入单元连接所述的伪随机数产生器和所述的余量增益数模转换器，并根据所述的第二随机信号向余量增益数模转换器提供扰动信号，余量增益数模转换器包含一组输入信号采样电容，根据电容乱序单元提供随机化序列信号对所述的采样电容进行随机化，并根据所述的扰动注入单元提供的扰动信号对所述的采样电容进行扰动注入，该加入校准功能的流水线级用于依据由所述的伪随机数产生器产生的第一随机信号和第二随机信号对输入信号进行量化和放大，产生本级量化及含转换误差的量化余量；

数字后台校准引擎，用于运算含转换误差的量化余量而提取误差值，用误差值修正本级量化结果并叠加量化余量，输出补偿误差的校准值。

2.如权利要求1所述的数字后台校准电路，其特征在于：所述的第一随机信号用于电容乱序单元对所述的采样电容随机化，所述的第二随机信号作为扰动注入单元的注入信号。

3.如权利要求2所述的数字后台校准电路，其特征在于：所述的注入信号与输入信号的极性相反。

4.如权利要求1所述的数字后台校准电路，其特征在于：所述的数字后台校准引擎包含误差提取单元及数字输出单元，其中

误差提取单元用于对所述的含转换误差的量化余量进行误差值提取，

数字输出单元用于利用误差值修正本级量化结果并叠加量化余量，输出补偿误差的校准值。

5.如权利要求4所述的数字后台校准引擎，其特征在于：所述的误差提取单元由通道选择器、相关器、累加器、平均电路以及辅助数字电路组成。

6.如权利要求5所述的数字后台校准引擎，其特征在于：所述的累加器的累加周期为2²⁸个时钟周期。

7.如权利要求1所述的数字后台校准引擎，其特征在于：所述的伪随机数产生器是由28个D触发器和7个异或门组成的移位寄存器序列。

Images