JP2005136707A - パイプラインａ／ｄ変換器およびその調整方法 - Google Patents

Abstract

【課題】 性能を容易に調整可能なパイプラインＡ／Ｄ変換器と、その調整方法を提供する。
【解決手段】 パイプラインＡ／Ｄ変換器１は、各パイプステージ１０のＳＣＦ容量として、１つまたは複数の容量素子を、複数の容量素子の中から選択して設定可能なように構成されている。調整制御部２４はテストモードにおいて、調整対象のパイプステージを選択するステージ選択信号ＳＬＳと、ＳＣＦ容量として設定する容量素子の選択を指示する容量選択信号ＳＬＣを出力し、パイプラインＡ／Ｄ変換器１の調整を行う。
【選択図】 図１

Description

この発明は、パイプラインＡ／Ｄ変換器に関するものであり、特にその性能を調整する技術に関する。

パイプラインＡ／Ｄ変換器は、低電力・小面積・高精度変換・高速動作に適したＡ／Ｄ変換方式であり、図１３に示すとおり、入力信号をサンプルホールド回路１０１でサンプルし、パイプライン的に各パイプステージ１０２に送りながら、各パイプステージ１０２においてＡ／Ｄ変換を行うものである。各パイプステージ１０２から出力されたＡ／Ｄ変換結果はディジタル補正回路１０４などで補正され、Ａ／Ｄ変換結果として出力される。

パイプラインＡ／Ｄ変換器のパイプステージの概略図を図１４に示す。このようなパイプステージを縦続接続することが一般的であり、これによりＡ／Ｄ変換機能が実現されることが知られている（非特許文献１参照）。図１４において、入力信号ＶｉｎはまずＡ／Ｄ変換器２０２でＡ／Ｄ変換されるとともに、サンプルホールド回路２０１で標本化される。Ａ／Ｄ変換器２０２の出力状態に応じてＤ／Ａ変換器２０３がアナログ信号を出力し、減算器２０４は標本化された入力信号からこのアナログ信号値を減じる。減算された信号は増幅器２０５（増幅率が２）で増幅されて後段に転送される。このようなパイプステージを図１３のようにＮ（Ｎは自然数）段縦続接続することによって、Ｎビット分解能のＡ／Ｄ変換装置が構成される。

図１５は図１４を詳細に示したものであり、オペアンプ３０１を用いたスイッチトキャパシタ回路型演算回路を用いている。動作当初は、スイッチＳ１，Ｓ２を入力信号側に接続し、スイッチＳ３を閉じる。この状態でスイッチドキャパシタフィルタ（ＳＣＦ）容量ＣＦ，ＣＳに入力信号Ｖｉｎが印加される。次にスイッチＳ３を開くと、ＳＣＦ容量ＣＦ，ＣＳには入力信号Ｖｉｎがサンプリングされて保存される。次に、スイッチＳ１をオペアンプ３０１の出力側に接続し、スイッチＳ２をＤ／Ａ変換器３０２側に接続する。Ｄ／Ａ変換器３０２は１．５ビット（３値）のＡ／Ｄ変換器３０３の出力に応じて、＋Ｖｒｅｆ，０，−Ｖｒｅｆのいずれかの電圧を選択して容量ＣＳに印加する。このときの出力電圧Ｖｏｕｔは、
（ｉ）Ｄ／Ａ変換器３０２の出力が＋Ｖｒｅｆのとき、

（ii）Ｄ／Ａ変換器３０２の出力が０のとき、

（iii）Ｄ／Ａ変換器３０２の出力が−Ｖｒｅｆのとき、

となる。この回路では、入力電圧から参照電圧を引いた値を正確に増幅率２倍で増幅して後段に送る必要があるが、これを精度良く行うためには、ＣＳ＝ＣＦ，Ａ＝∞とする必要がある。
松澤 昭著，「ＣＭＯＳアナログ回路設計技術」，株式会社トリケップス，１９９８年１１月，ｐｐ１２２−１２４

しかしながら、従来のパイプラインＡ／Ｄ変換器は、半導体回路の製造工程で発生する特性ばらつきの影響により、ＣＳ＝ＣＦとすることが困難であり、これが変換精度向上の妨げとなっていた。さらに、パイプラインＡ／Ｄ変換器の構成では、容量のばらつきによって生じた誤差は、２倍ずつ増幅されて後段に転送されるため、初段または初段に近いパイプステージで生じる誤差が変換性能に大きく影響した。

前記の問題に鑑み、本発明は、性能を容易に調整可能なパイプラインＡ／Ｄ変換器を提供し、また、性能を向上させる調整方法を提供することを課題とする。

前記の課題を解決するために、本発明は、パイプステージのＳＣＦ容量を構成する容量素子の組み合わせを変更できるように構成し、最適な組み合わせを選択することによって、Ａ／Ｄ変換性能を調整する。また、パイプステージ間のトポロジを変更できるように構成し、最適なトポロジを選択することによって、Ａ／Ｄ変換性能を調整する。

具体的には第１の発明は、縦続接続された複数のパイプステージを有するパイプラインＡ／Ｄ変換器として、前記複数のパイプステージはそれぞれ、アナログ信号をサンプルホールドするための第１および第２のＳＣＦ容量を備え、当該パイプラインＡ／Ｄ変換器は、前記複数のパイプステージのうち少なくとも１つについて、前記第１および第２のＳＣＦ容量としてそれぞれ、１つまたは複数の容量素子を複数の容量素子の中から選択して設定可能なように、構成されているものである。

そして、前記第１の発明に係るパイプラインＡ／Ｄ変換器において、前記少なくとも１つのパイプステージは、複数の容量素子を含む容量回路と、前記容量回路に属する容量素子のいずれかを前記第１および第２のＳＣＦ容量としてそれぞれ選択する容量選択部とを備えたものとするのが好ましい。

また、前記第１の発明に係るパイプラインＡ／Ｄ変換器は、複数の容量素子を含む容量回路と、前記容量回路に属する容量素子のいずれかを、前記少なくとも１つのパイプステージが有する前記第１および第２のＳＣＦ容量としてそれぞれ選択する容量選択部とを備えているのが好ましい。

また、本発明は、前記第１の発明に係るパイプラインＡ／Ｄ変換器を調整する方法として、前記少なくとも１つのパイプステージについて、前記第１および第２のＳＣＦ容量をそれぞれ設定する設定ステップと、前記設定ステップにおいて前記第１および第２のＳＣＦ容量が設定された前記パイプラインＡ／Ｄ変換器について、性能を評価する性能評価ステップとを備え、前記性能評価ステップは、前記パイプラインＡ／Ｄ変換器に所定のテスト信号を入力し、第１のＡ／Ｄ変換値を得るステップと、前記第１および第２のＳＣＦ容量を入れ替えて設定するステップと、前記第１および第２のＳＣＦ容量が入れ替えて設定された前記パイプラインＡ／Ｄ変換器に前記所定のテスト信号を入力し、第２のＡ／Ｄ変換値を得るステップとを備え、前記第１のＡ／Ｄ変換値と前記第２のＡ／Ｄ変換値との差を評価指標として用いて、前記パイプラインＡ／Ｄ変換器の性能を評価するものである。

また、第２の発明は、縦続接続された複数のパイプステージを有するパイプラインＡ／Ｄ変換器として、前記複数のパイプステージはそれぞれ、アナログ信号をサンプルホールドするための第１および第２のＳＣＦ容量を備え、当該パイプラインＡ／Ｄ変換器は、前記複数のパイプステージのうち少なくとも一部について、その接続順が変更可能なように構成されているものである。

また、本発明は、前記第２の発明に係るパイプラインＡ／Ｄ変換器を調整する方法として、前記少なくとも一部のパイプステージについてその接続順を所定の順に設定する設定ステップと、前記設定ステップにおいて接続順が設定された前記パイプラインＡ／Ｄ変換器について性能を評価する性能評価ステップとを備え、前記性能評価ステップは、前記パイプラインＡ／Ｄ変換器に所定のテスト信号を入力し、第１のＡ／Ｄ変換値を得るステップと、各パイプステージの前記第１および第２のＳＣＦ容量を入れ替えて設定するステップと、前記第１および第２のＳＣＦ容量が入れ替えて設定された前記パイプラインＡ／Ｄ変換器に前記所定のテスト信号を入力し、第２のＡ／Ｄ変換値を得るステップとを備え、前記第１のＡ／Ｄ変換値と前記第２のＡ／Ｄ変換値との差を評価指標として用いて、前記パイプラインＡ／Ｄ変換器の性能を評価するものである。

本発明によると、パイプステージ内のＳＣＦ容量を構成する容量素子の組み合わせを最適にしたり、また、パイプステージ間のトポロジを最適にしたりすることにより、パイプラインＡ／Ｄ変換器の性能を、製造後に、容易に調整することができ、パイプラインＡ／Ｄ変換器の性能向上に大きな効果をもたらす。

以下、本発明の実施形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は本発明の第１の実施形態に係るパイプラインＡ／Ｄ変換器とこれを調整するシステムの全体構成を示す図である。図１において、パイプラインＡ／Ｄ変換器１は、Ａ／Ｄ変換の対象となる入力信号をサンプルホールドするサンプルホールド回路１１と、縦続接続された複数のパイプステージ１０からなるパイプステージ縦続接続部１２と、各パイプステージ１０の出力を受け、これらを補正してＡ／Ｄ変換値を出力するディジタル補正回路１３とを備えている。図２に示すように、各パイプステージ１０はそれぞれ、アナログ信号をサンプルホールドするための第１および第２のＳＣＦ（スイッチドキャパシタフィルタ）容量１０ａ，１０ｂを備えている。基準電圧との比較によってＡ／Ｄ変換が実現されるので、サンプルホールドに用いる２個のＳＣＦ容量１０ａ，１０ｂの相対精度が重要となる。なお、後述するが、パイプラインＡ／Ｄ変換器１は、各パイプステージ１０の第１および第２のＳＣＦ容量１０ａ，１０ｂとして、それぞれ、１つまたは複数の容量素子を、複数の容量素子の中から選択して設定可能なように、構成されている。

パイプラインＡ／Ｄ変換器１を調整するシステムは、パイプラインＡ／Ｄ変換器１に与える入力信号をテストモードと固定モード（通常動作）とで切り替える入力切替部２１と、テストモードにおいて用いる所定のテスト信号ＳＴＩＮを生成するテスト信号生成部２２と、テストモードにおいてパイプラインＡ／Ｄ変換器１の性能を評価する性能評価部２３と、テストモードにおいてパイプラインＡ／Ｄ変換器１の調整を行う調整制御部２４と、調整を行うパイプステージを選択するためのパイプステージ選択部２５とを備えている。なお、入力切替部２１、テスト信号生成部２２、性能評価部２３、調整制御部２４およびパイプステージ選択部２５は、それぞれ、パイプラインＡ／Ｄ変換器１内部に設けてもかまわない。

調整制御部２４は、調整対象とするパイプステージを選択するためのステージ選択信号ＳＬＳ、第１および第２のＳＣＦ容量１０ａ，１０ｂとして設定する容量素子の選択を指示するための容量選択信号ＳＬＣ、およびテストモードにおいて決定した容量選択を通常動作用として設定するための容量設定信号ＳＣを出力する。また、ＳＬＭはテストモードと固定モードとを切り替えるためのモード選択信号である。

図３はパイプステージ１０が有する容量回路および容量選択部の構成を示す図である。図３において、１Ｇは第１のＳＣＦ容量１０ａに代えてノードｎ１，ｎ２間に設けられた第１の容量回路、２Ｇは第２のＳＣＦ容量１０ｂに代えてノードｎ３，ｎ４間に設けられた第２の容量回路である。第１の容量回路１Ｇは容量素子Ｃ１１，Ｃ１２を含み、第２の容量回路２Ｇは容量素子Ｃ２１，Ｃ２２を含む。これらの容量素子Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２は、スイッチＳＷ１〜ＳＷ８を介して、ノードｎ１，ｎ２またはノードｎ３，ｎ４と接続可能になっている。

容量選択部４０は、スイッチ制御部４１、テスト値記憶部４２、更新部４３，固定値記憶部４４およびモード切替部４５を備えている。スイッチ制御部４１は各スイッチＳＷ１〜ＳＷ８を制御して、容量素子Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２の中から、ノードｎ１，ｎ２間、またはノードｎ３，ｎ４間に接続する容量素子をそれぞれ選択する。すなわち、第１および第２のＳＣＦ容量１０ａ，１０ｂとして、容量素子Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２の中から選択された１つまたは複数の容量素子が設定される。

また、テスト値記憶部４２は容量選択信号ＳＬＣによって指示されたテストモードにおける容量素子の組合せをテスト値として記憶する。一方、固定値記憶部４４は通常動作時における容量素子の組合せを固定値として記憶する。更新部４３は容量設定信号ＳＣによる指示を受けて、固定値記憶部４４の記憶内容をテスト値記憶部４２に記憶されたテスト値に更新する。モード切替部４５はモード選択信号ＳＬＭの指示を受けて、テストモードではテスト値記憶部４２に記憶されたテスト値を出力し、固定モードでは固定値記憶部４４に記憶された固定値を出力する。スイッチ制御部４１はモード切替部４５の出力に従って各スイッチＳＷ１〜ＳＷ８を制御する。

図３のような構成を設けることによって、ＬＳＩ製造後に、パイプステージで用いるＳＣＦ容量の相対精度を容易に向上させることが可能となり、パイプラインＡ／Ｄ変換器１の性能を最適に調整することができる。また、テスト値記憶部４２や固定値記憶部４４を不揮発性のメモリまたはこれと同等の機能を有する装置によって構成することによって、ＬＳＩに供給される電源を切断しても最適な容量の組み合わせを保持し続けることが可能となり、電源投入時に再度最適化処理を実行する手順を省略できる。

本実施形態におけるパイプラインＡ／Ｄ変換器１の調整方法について、図４および図５を参照して説明する。

まず、モード選択信号ＳＬＭによって、テストモードに設定する（Ｓ１１）。テストモードでは、まずパイプステージの選択を行う（Ｓ１２）。そして、選択したパイプステージについて、後述する最適化処理を、調整条件が満たされるまで繰り返し実行する（Ｓ２０，Ｓ１３）。すなわち、容量選択による最適化はパイプステージ一つずつに対して順番に実行される。

図５に示すように、最適化処理ではまず、選択したパイプステージにおいて第１および第２のＳＣＦ容量１０ａ，１０ｂとして用いられる容量素子の組合せを選択する（Ｓ２１）。すなわち、調整制御部２４が容量選択信号ＳＬＣを出力し、この容量選択信号ＳＬＣの指示内容に従って、容量選択部４０内のスイッチ制御部４１が各スイッチＳＷ１〜ＳＷ８を制御する。容量素子の設定を行った後、性能評価ステップが実行される。まず、所定のテスト信号ＳＴＩＮを入力し、パイプラインＡ／Ｄ変換器１によってＡ／Ｄ変換を行う（Ｓ２２）。得られた第１のＡ／Ｄ変換値は、性能評価部２３内の記憶部３１に記憶する（Ｓ２３）。

次に、第１および第２のＳＣＦ容量１０ａ，１０ｂを入れ替える（Ｓ２４）。すなわち、ノードｎ１，ｎ２間に接続されていた容量素子をノードｎ３，ｎ４間に接続するとともに、ノードｎ３，ｎ４間に接続されていた容量素子をノードｎ１，ｎ２間に接続する。この処理も、調整制御部２４が容量選択信号ＳＬＣを出力し、この容量選択信号ＳＬＣの指示内容に従って、容量選択部４０内のスイッチ制御部４１が各スイッチＳＷ１〜ＳＷ８を制御することによって行う。容量入れ替え後、所定のテスト信号ＳＴＩＮを再度入力してＡ／Ｄ変換を行い、第２のＡ／Ｄ変換値を得る（Ｓ２５）。

次に、性能評価部２３内の減算部３２によって、得られた第２のＡ／Ｄ変換値と記憶部３１に記憶されている第１のＡ／Ｄ変換値果との差の絶対値を計算する（Ｓ２６）。この値は、パイプラインＡ／Ｄ変換器１の性能評価の評価指標として用いられる。そして、比較部３３によって、減算処理の結果と記憶部３４に記憶されている値とを比較し（Ｓ２７）、値の小さい方を選択部３５によって選択して記憶部３４に記憶する（Ｓ２８，Ｓ２９）。すなわち、減算処理の結果が、記憶部３４に記憶されたこれまでの最小値よりもさらに小さいときは、これを記憶部３４に新たに記憶する。

また、記憶部３４の記憶値を更新するとともに、容量選択部４０において、固定値記憶部４４に記憶された固定値をテスト値記憶部４２に記憶されているテスト値に更新する。この更新は、更新部４３が、調整制御部２４から出力された容量設定信号ＳＣを受けて実行する。

ステップＳ１３では、調整条件の判定を行う。ここでの調整条件とは、容量の組み合わせを変更しながら最適化処理Ｓ２０を繰り返すことを終了するための条件のことを指す。調整条件としては例えば、設定する容量の組み合わせの数（最適化処理Ｓ２０の繰り返し回数）が規定回数に達した、というものが該当する。なお、調整条件は繰り返し回数を規定するものに限定されるものではなく、例えば、あらゆる容量の組み合わせについて最適化処理Ｓ２０を実行した、というものでもよい。

調整条件が満たされているとき、ステップＳ１４にすすむ。このとき、ステップＳ１２で選択されたパイプステージについては、最適な容量素子の組合せが固定値記憶部４４に記憶されている。すなわち、最適化処理Ｓ２０を実行した容量素子の組合せの中で、第１および第２のＳＣＦ容量１０ａ，１０ｂを入れ替えたときのＡ／Ｄ変換値の差が最小になる組合せが、選択されている。

ステップＳ１４では、パイプステージを全て調整したか否かを判定し、真のときはテストモードを終了する（Ｓ１５）。偽のときは、ステップＳ１２に戻り、他のパイプステージを選択して同様の処理を実行する。

以上のように本実施形態によると、従来ではＬＳＩ製造後に容量を変更することが困難であったためレイアウトの形状をそろえることにより相対精度を高める工夫がなされていたのに対して、ＬＳＩ製造後に、容量の構成を変更しパイプラインＡ／Ｄ変換器の性能を最適に調整することが可能となる。

なお、本実施形態では、各パイプステージに、図３のような容量回路および容量選択部を設けるものとしたが、この代わりに、図６のような構成の容量回路および容量選択部を設けてもよい。図６では、ｎ（ｎは１以上の整数）個の容量Ｃ１〜Ｃｎを含む容量回路５１と、各容量Ｃ１〜Ｃｎを任意のパイプステージに接続するための容量選択部５２，５３とが設けられている。容量選択部５２，５３は容量選択信号ＳＬＣおよびステージ選択信号ＳＬＳを受けて、各容量Ｃ１〜Ｃｎのいずれかを選択し、指示されたパイプステージのＳＣＦ容量端子ｎ１〜ｎ４に接続する。

なお、本実施形態では、各パイプステージが、ＳＣＦ容量として容量素子を設定可能に構成されているものとしたが、必ずしも全てのパイプステージについて、ＳＣＦ容量として容量素子を設定可能にする必要はなく、少なくとも１つのパイプステージについて設定可能に構成されていれば、本発明の効果は得られる。

なお、パイプステージの構成は図２に示すものに限られるものではなく、例えば全作動型のパイプステージでもよい。

（第２の実施形態）
図７および図８は本発明の第２の実施形態に係るパイプラインＡ／Ｄ変換器とこれを調整するシステムの全体構成を示す図である。図７および図８では、図１と共通の構成要素には図１と同一の符号を付しており、ここではその詳細な説明を省略する。

本実施形態では、パイプステージ縦続接続部１２Ａは、入力側と、各パイプステージ１０Ａの出力側に、それぞれ接続切替部６５が設けられている。この接続切替部６５によって、各パイプステージ１０Ａの出力を所望のパイプステージ１０Ａの入力として与えることが可能である。すなわち、パイプラインＡ／Ｄ変換器１Ａは、各パイプステージ１０Ａの接続順（トポロジ）が、変更可能なように構成されている。すなわち、パイプステージ間のトポロジを任意に設定することが可能である。特に、第１および第２のＳＣＦ容量値の差が小さく、出力信号の誤差成分が小さいパイプステージを初段または初段近くに設定することができ、これにより、Ａ／Ｄ変換性能を大きく向上させることができる。

また図９に示すように、各パイプステージ１０Ａはそれぞれ、第１および第２のＳＣＦ容量１０ａ，１０ｂを入れ替えるための容量切替部６６ａ，６６ｂを備えている。容量切替部６６ａ，６６ｂは後述する容量入替信号ＳＣＣの指示を受けて、第１および第２のＳＣＦ容量１０ａ，１０ｂの接続を切り替える。

パイプラインＡ／Ｄ変換器１Ａを調整するシステムにおいて、調整制御部２４Ａは、トポロジの選択を指示するためのトポロジ選択信号ＳＬＴ、第１および第２ＳＣＦ容量１０ａ，１０ｂの入れ替えを指示するための容量入替信号ＳＣＣ、およびテストモードにおいて決定したトポロジ選択を通常動作用として設定するためのトポロジ設定信号ＳＭを出力する。

トポロジ選択部６０はトポロジ選択信号ＳＬＴを受けて、指示されたトポロジを設定する。具体的には、図８に示すように、テスト値記憶部６１、更新部６２、固定値記憶部６３およびモード切替部６４を備えている。テスト値記憶部６１はトポロジ選択信号ＳＬＴによって指示されたテストモードにおけるトポロジ選択をテスト値として記憶する。一方、固定値記憶部６３は通常動作時におけるトポロジ選択を固定値として記憶する。更新部６２はトポロジ設定信号ＳＭによる指示を受けて、固定値記憶部６３の記憶内容をテスト値記憶部６１に記憶されたテスト値に更新する。モード切替部６４はモード選択信号ＳＬＭの指示を受けて、テストモードではテスト値記憶部６１に記憶されたテスト値を出力し、固定モードでは固定値記憶部６３に記憶された固定値を出力する。パイプステージ縦続接続部１２Ａ内の各接続切替部６５はモード切替部６４の出力に従って、入力された信号の出力先を切り替える。

本実施形態におけるパイプラインＡ／Ｄ変換器１Ａの調整方法について、図１０を参照して説明する。

まず、モード選択信号ＳＬＭによって、テストモードに設定する（Ｓ３１）。テストモードでは、後述する最適化処理を、調整条件が満たされるまで繰り返し実行する（Ｓ４０，Ｓ３２）。

最適化処理では、まずトポロジを選択する（Ｓ４１）。すなわち、調整制御部２４Ａがトポロジ選択信号ＳＬＴを出力し、このトポロジ選択信号ＳＬＴの指示内容がトポロジ選択部６０内のテスト値記憶部６１に記憶される。モード切替部６４は、テストモードなのでテスト値記憶部６１に記憶されたテスト値を各接続切替部６５に与え、これに応じて各接続切替部６５は信号の出力先を設定する。この結果、選択されたトポロジどおりに各パイプステージ１０Ａの接続順が設定される。

トポロジの設定を行った後、性能評価ステップを実行する。まず、所定のテスト信号ＳＴＩＮを入力し、パイプラインＡ／Ｄ変換器１ＡによってＡ／Ｄ変換を行う（Ｓ４２）。得られた第１のＡ／Ｄ変換値は、性能評価部２３内の記憶部３１に記憶する（Ｓ４３）。

次に、各パイプステージ１０Ａについて、第１および第２のＳＣＦ容量１０ａ，１０ｂを入れ替える（Ｓ４４）。すなわち、調整制御部２４Ａが容量入替信号ＳＣＣを出力し、これに応じて各パイプステージ１０Ａの容量切替部６６ａ，６６ｂが接続を切り替える。この状態で、所定のテスト信号ＳＴＩＮを再度入力してＡ／Ｄ変換を行い、第２のＡ／Ｄ変換値を得る（Ｓ４５）。

次に、性能評価部２３内の減算部３２によって、得られた第２のＡ／Ｄ変換値と記憶部３１に記憶されている第１のＡ／Ｄ変換値との差の絶対値を計算する（Ｓ４６）。この値が、パイプラインＡ／Ｄ変換器１Ａの性能評価の評価指標として用いられる。そして、比較部３３によって、減算処理の結果と記憶部３４に記憶されている値とを比較し（Ｓ４７）、値の小さい方を選択部３５によって選択して記憶部３４に記憶する（Ｓ４８，Ｓ４９）。すなわち、減算処理の結果が、記憶部３４に記憶されたこれまでの最小値よりもさらに小さいときは、これを記憶部３４に新たに記憶する。

また、記憶部３４の記憶値を更新するとともに、トポロジ選択部６０において、固定値記憶部６３に記憶された固定値をテスト値記憶部６１に記憶されているテスト値に更新する。この更新は、更新部６２が、調整制御部２４Ａから出力されたトポロジ設定信号ＳＭを受けて実行する。

ステップＳ３２では、調整条件の判定を行う。ここでの調整条件とは、トポロジを変更しながら最適化処理Ｓ４０を繰り返すことを終了するための条件のことを指す。調整条件としては例えば、繰り返し回数が規定回数を超えた、あらゆるトポロジを選択した、第１および第２のＡ／Ｄ変換値の差が所定値を下回った、などが挙げられる。調整条件を満たしていないときは、再度最適化処理を行い、調整条件を満たしているときは、テストモードを終了し（Ｓ３３）、調整方法を終了する。このとき、最適なトポロジがトポロジ選択部６０内の固定値記憶部６３に記憶されている。

以上のように本実施形態によると、Ａ／Ｄ変換性能が最適となるトポロジを選択することが可能となる。なお、ここでは、各パイプステージの接続順が変更可能なように構成されているが、少なくとも一部のパイプステージについて、その接続順が変更可能なように構成されていれば、本発明の効果は得られる。

図１１は本実施形態に係るパイプステージ縦続接続部の他の構成例を示す図である。図１１のパイプステージ縦続接続部１２Ｂでは、パイプステージ１０Ａはループを構成している。接続切替部６６はサンプルホールド回路１１の出力を、各パイプステージ１０Ａの前段に設けられた接続切替部６７のいずれかに与える。接続切替部６６，６７はトポロジ選択信号ＳＬＴを受けて動作する。すなわち、接続切替部６６，６７によって、そのループを切断し、所望のパイプステージ１０Ａをサンプルホールド回路１１の出力に接続することができるように構成されている。これにより、所望のパイプステージ１０Ａを初段のパイプステージとして設定することができる。パイプラインＡ／Ｄ変換器では、初段および初段に近いパイプステージから出力される出力信号に誤差成分が大きいと、Ａ／Ｄ変換性能が低下する。このため、図１１の構成により、所望のパイプステージを初段のパイプステージとして設定できるので、Ａ／Ｄ変換性能を向上させることができる。

（第３の実施形態）
図１２は第３の実施形態に係るパイプラインＡ／Ｄ変換装置のパイプステージ縦続接続部１２Ｃの構成を示すブロック図である。図１２の構成では、Ａ／Ｄ変換器の分解能を動的に変化させることが可能である。接続切替部７４はＡ／Ｄ変換の進行状況に応じて入力信号を切り替えるものであり、通常は、前段のパイプステージ７３ｂの出力を後段のパイプステージ７３ｃに接続しているが、フィードバック時には、フィードバック元のパイプステージ７３ｄの出力をパイプステージ７３ｃに接続する。すなわち、パイプステージ７３ｄの出力をこれよりも前段のパイプステージ７３ｃにフィードバックすることができる。

このように、所望のパイプステージの出力をこれよりも前段のパイプステージにフィードバックさせることによって、パイプステージの実質的な段数を、適宜増やすことができる。したがって、回路面積を大きくすることなく、必要に応じてＡ／Ｄ変換器の分解能を動的に変化させることが可能になる。例えば上述の第１および第２の実施形態において、本実施形態のようなＡ／Ｄ変換器を用いることによって、性能をより最適にすることができる。

本発明に係るパイプラインＡ／Ｄ変換器は、製造後の性能調整が容易に実現できるので、例えばＬＳＩの性能向上やコストダウンに有効である。

本発明の第１の実施形態に係るパイプラインＡ／Ｄ変換器とこれを調整するシステムの全体構成を示す図である。 パイプステージの基本構成を示す図である。 本発明の第１の実施形態におけるパイプステージが有する容量回路および容量選択部の構成を示す図である。 本発明の第１の実施形態におけるパイプラインＡ／Ｄ変換器の調整方法を示すフローチャートである。 図４における最適化処理の詳細を示すフローチャートである。 容量回路および容量選択部の他の構成例を示す図である。 本発明の第２の実施形態に係るパイプラインＡ／Ｄ変換器とこれを調整するシステムの全体構成を示す図である。 図７におけるパイプステージ縦続接続部およびトポロジ選択部の構成を示す図である。 図８におけるパイプステージの構成を示す図である。 本発明の第２の実施形態におけるパイプラインＡ／Ｄ変換器の調整方法を示すフローチャートである。 本発明の第２の実施形態に係るパイプステージ縦続接続部の他の構成例を示す図である。 本発明の第３の実施形態に係るパイプラインＡ／Ｄ変換器におけるパイプステージ縦続接続部の構成を示す図である。 従来のパイプラインＡ／Ｄ変換器の構成を示す図である。 従来のパイプステージの概略図である。 従来のパイプステージの詳細を示す図である。

符号の説明

１，１Ａ パイプラインＡ／Ｄ変換器
１０，１０Ａ パイプステージ
１０ａ 第１のＳＣＦ容量
１０ｂ 第２のＳＣＦ容量
１Ｇ，２Ｇ，５１ 容量回路
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２ 容量素子
Ｃ１〜Ｃｎ 容量素子
４０，５２，５３ 容量選択部
ＳＴＩＮ テスト信号

Claims (6)

1. 縦続接続された複数のパイプステージを有するパイプラインＡ／Ｄ変換器であって、
   前記複数のパイプステージは、それぞれ、アナログ信号をサンプルホールドするための第１および第２のＳＣＦ容量を備え、
   当該パイプラインＡ／Ｄ変換器は、
   前記複数のパイプステージのうち少なくとも１つについて、前記第１および第２のＳＣＦ容量として、それぞれ、１つまたは複数の容量素子を、複数の容量素子の中から選択して設定可能なように、構成されている
   ことを特徴とするパイプラインＡ／Ｄ変換器。
2. 請求項１において、
   前記少なくとも１つのパイプステージは、
   複数の容量素子を含む容量回路と、
   前記容量回路に属する容量素子のいずれかを、前記第１および第２のＳＣＦ容量として、それぞれ選択する容量選択部とを備えたものである
   ことを特徴とするパイプラインＡ／Ｄ変換器。
3. 請求項１において、
   複数の容量素子を含む容量回路と、
   前記容量回路に属する容量素子のいずれかを、前記少なくとも１つのパイプステージが有する前記第１および第２のＳＣＦ容量として、それぞれ選択する容量選択部とを備えたものである
   ことを特徴とするパイプラインＡ／Ｄ変換器。
4. 請求項１記載のパイプラインＡ／Ｄ変換器を調整する方法であって、
   前記少なくとも１つのパイプステージについて、前記第１および第２のＳＣＦ容量を、それぞれ設定する設定ステップと、
   前記設定ステップにおいて前記第１および第２のＳＣＦ容量が設定された前記パイプラインＡ／Ｄ変換器について、性能を評価する性能評価ステップとを備え、
   前記性能評価ステップは、
   前記パイプラインＡ／Ｄ変換器に所定のテスト信号を入力し、第１のＡ／Ｄ変換値を得るステップと、
   前記第１および第２のＳＣＦ容量を、入れ替えて設定するステップと、
   前記第１および第２のＳＣＦ容量が入れ替えて設定された前記パイプラインＡ／Ｄ変換器に、前記所定のテスト信号を入力し、第２のＡ／Ｄ変換値を得るステップとを備え、
   前記第１のＡ／Ｄ変換値と前記第２のＡ／Ｄ変換値との差を評価指標として用いて、前記パイプラインＡ／Ｄ変換器の性能を評価する
   ことを特徴とするパイプラインＡ／Ｄ変換器の調整方法。
5. 縦続接続された複数のパイプステージを有するパイプラインＡ／Ｄ変換器であって、
   前記複数のパイプステージは、それぞれ、アナログ信号をサンプルホールドするための第１および第２のＳＣＦ容量を備え、
   当該パイプラインＡ／Ｄ変換器は、
   前記複数のパイプステージのうち少なくとも一部について、その接続順が、変更可能なように、構成されている
   ことを特徴とするパイプラインＡ／Ｄ変換器。
6. 請求項５記載のパイプラインＡ／Ｄ変換器を調整する方法であって、
   前記少なくとも一部のパイプステージについて、その接続順を、所定の順に設定する設定ステップと、
   前記設定ステップにおいて接続順が設定された前記パイプラインＡ／Ｄ変換器について、性能を評価する性能評価ステップとを備え、
   前記性能評価ステップは、
   前記パイプラインＡ／Ｄ変換器に所定のテスト信号を入力し、第１のＡ／Ｄ変換値を得るステップと、
   各パイプステージの前記第１および第２のＳＣＦ容量を、入れ替えて設定するステップと、
   前記第１および第２のＳＣＦ容量が入れ替えて設定された前記パイプラインＡ／Ｄ変換器に、前記所定のテスト信号を入力し、第２のＡ／Ｄ変換値を得るステップとを備え、
   前記第１のＡ／Ｄ変換値と前記第２のＡ／Ｄ変換値との差を評価指標として用いて、前記パイプラインＡ／Ｄ変換器の性能を評価するものである
   ことを特徴とするパイプラインＡ／Ｄ変換器の調整方法。

Images