CN102063262B

CN102063262B - 一种多路模拟量自动采集控制电路

Info

Publication number: CN102063262B
Application number: CN201010611300A
Authority: CN
Inventors: 文亮; 刘波; 周新发; 冯丹; 梁洁玫; 衣学慧; 贾锦忠; 吕楠
Original assignee: Beijing Institute of Control Engineering
Current assignee: Beijing Institute of Control Engineering
Priority date: 2010-12-17
Filing date: 2010-12-17
Publication date: 2012-09-05
Anticipated expiration: 2030-12-17
Also published as: CN102063262A

Abstract

一种多路模拟量自动采集控制电路包括：第一级计数器、第二级计数器、逻辑开关、状态计数器以及移位寄存器。第一级计数器的输出用于模拟量通道的计数和选通，第二级计数器的输出用来实现每一路模拟量采集过程中的时序控制，状态计数器用于对AD转换器的转换次数进行计数，AD转换器的输出数据由移位寄存器输出。

Description

一种多路模拟量自动采集控制电路

技术领域

本发明涉及一种多路模拟量自动采集控制电路，尤其适用于多路模拟量信号的自动采集控制。

背景技术

我国星载计算机中，对于多路模拟量的采集需要用处理器或单片机进行控制。模拟量的选通、对AD器件的转换控制以及对AD转换结果的读取均需处理器的干预。

在星载计算机中对太阳敏感器探头电流模拟量进行信号采集时，专门使用了一片单片机控制整个模拟量的采集过程。这种设计需为单片机芯片配置相应的程序存储器和数据存储器、时钟、复位、锁存、及译码电路，以及异步串口驱动器等电路。不仅成本高，而且因为整个采集模块需要一个线路盒实现，体积和重量都很大，此外由于处理器的存在，还需设计到程序存储器固化和落焊的问题。

常用的单片机芯片的抗辐射指标不高，配套存储器中较多的存储单元在发生单粒子翻转时还会造成系统的错误。因此，这种实现方法在高轨卫星中应用有一定的局限性。

星载计算机在对各部件的模拟量进行采集时，也需要采集多路模拟量信号。在采集模拟量路数较多的情况下，依靠处理器在进行数据处理时兼顾模拟量采集控制的方式，会使处理器将过多的处理器运行时间分配给AD转换过程，从而降低星载计算机的性能。

因此，采用处理器控制进行多路模拟量采集控制的方式存在一定的局限性，不是一个最佳的方法。实际上，模拟量采集控制的逻辑并不复杂，采用简单的时序电路可以实现相应的操作，从而摆脱对处理器的依赖。

发明内容

本发明的目的在于提供一种多路模拟量自动采集控制电路。本发明克服了现有技术中模拟量的采集电路体积大、重量沉、抗辐射等问题。

本发明的技术解决方案是：

一种多路模拟量自动采集控制电路，其特征在于包括：第一级计数器、第二级计数器、逻辑开关、状态计数器以及移位寄存器；

第一级计数器输出端的输出信号作为地址信号与模拟量输出通道的选通开关相连，其中对应最高位地址信号的输出端与第二级计数器的时钟信号同时与逻辑开关的输入相连；逻辑开关的输出与第二级计数器的时钟输入端相连；第二级计数器的一个输出端Out1与AD转换器的使能输入端相连；AD转换器的转换结束信号输出端与状态计数器的输入端和第二级计数器清零输入端相连，AD转换器的转换结束信号输出端还通过非门与移位寄存器的输出使能相连；第二级计数器的一个输出端通过非门后的Out2与移位寄存器的时钟输入端相连；移位寄存器的输入端与AD转换器的输出端相连；所述状态计数器的输出端与第一级计数器的时钟输入端相连。

所述第一级计数器采用计数器4040实现。

所述第二级计数器采用计数器4040实现。

所述逻辑开关由与门和或门组成，第一级计数器对应于模拟量输出通道地址最高位的输出端同与门的输入端相连；与门的输出端与第二级计数器的时钟信号同时与或门的输入相连；或门的输出为逻辑开关的输出。

所述状态计数器由D触发器构成。

所述Out2输出的时钟为Out1输出时钟的n倍频。

本发明与现有技术相比具有如下优点：

(1)本发明仅采用几片分立式中小规模器件，大大降低了成本，减小了PCB面积，并可降低处理器的仅负担。

(2)本发明对每一路模拟量的采集过程包括模拟量选通保持、AD转换、数据发送三个过程，分别由计数器、AD转换器、移位寄存器三个硬件部分执行，前一路的数据发送和当前路模拟量的选通保持并行进行，采用流水线方式，比串行采集方式节省了采集时间。

(3)本发明通过同步串口向外发送AD转换结果，利用第二级计数器的输出信号，仅需一个非门即可产生数据发送同步串口的时钟和使能信号，AD转换后的并行数据通过并入串出的移位寄存器产生串行发送的数据，不需增加过多元器件，设计形式简单。

(4)本发明在整个采集过程中无需处理器的参与，处理器通过向本采集控制电路的启动输入端发送一个启动脉冲启动后，由本采集控制电路自动完成所有路模拟量的采集和串行发送，所有数据采集完成后，本采集控制电路可以自动停止采集过程，下次需要启动时只要处理器再次发送启动脉冲即可。

附图说明

图1为本发明结构图；

图2为移位寄存器输出时序图；

图3为流水线工作流程图。

具体实施方式

下面就结合附图对本发明的具体实施方式做进一步介绍。

设计方案

本发明采用几片分立式中小规模器件，实现模拟量选通、保持、AD变换以及数据发送等功能。并且可对每一路模拟量进行多次采集以减小误差。

在工作时，使用两级计数器计数产生特定时序，控制整个采集过程，并将采集的数据进行锁存和移位操作，通过同步串行接口形式向外发送。

第一级计数器的输出用于模拟量通道的计数和选通，第二级计数器的输出用来实现每一路模拟量采集过程中的时序控制。第二级计数器的输入时钟信号为一个受控的外部输入时钟信号。

当第一级计数器选通一路模拟量后，第二级计数器开始计数，在此计数过程中，选通的模拟量可以有足够的保持时间以达到稳定，当第二级计数器计数到一定值后，计数器输出端经过一个组合逻辑产生一个触发信号用来启动AD转换器件工作。

AD转换器件转换结束，将产生转换结束脉冲信号，此脉冲信号会清除第二级计数器并重新开始计数，同时对此脉冲信号进行累加，当达到所需采集次数后产生一个信号作为第一级的输入时钟来触发第一级计数器加1，以选通下一路模拟量。

第一级计数器的输出端经过一个组合逻辑后控制第二级计数器的输入时钟信号，当第一级计数器计数到一定值后将禁止第二级计数器输入时钟信号，即可停止整个采集过程。

实施例

计数器芯片采用4000系列的12位计数器4040。如图1所示，为第一级计数器和第二级计数器的连接示意图。其中图1下部的4040为第一级计数器，上面的4040为第二级计数器。

外部输入信号START同时与两片4040的CLR端相连，电路初始工作时，首先通过一个STATR信号对两片4040中的数据进行清零。其中与第二级计数器相连的START信号首先与CONVERT_DONE信号经过一个或门后连接到第二级计数器的CLR端。

第一级计数器的P1～P8作为地址信号输出与模拟量输出通道的选通开关相连，针对本实施例中最多可对145路模拟量输出通道进行选通的实例，第一级计数器4040的P1、P5和P8将同时与第二级计数器4040的时钟信号CLK_IN一起与逻辑开关的输入端相连，逻辑开关的输出与第二级计数器的时钟信号输入相连。

逻辑开关由图1中的或门和与门组成。与门的输入与P1、P5和P8相连，其输出和第二级计数器4040的时钟信号同时送入或门。当第一级计数器的输出达到最大地址信号时，P1、P5和P8均为高电平，因此经过与门后同样产生高电平从而利用或门封锁向第二级计数器的时钟信号CLK_IN的输出。

第二级计数器的输出端Q7作为输出端Out1，Q3为输出端Out2。Q7与AD转换器的使能信号输入端相连。Q3和非门的输入端相连，其输出端为Out2，与移位寄存器的时钟输入端相连。移位寄存器采用一片HC165实现。

如图1所示，为电路连接示意图。图1中的状态计数器采用两个D触发器组成，两个D触发器可以实现4次计数。状态计数器的输入信号为AD转换器的转换结束输出信号。状态计数器对AD转换器的转换结束输出信号进行计数，当达到计数次数时，将产生一个NEXT信号，NEXT信号将作为第一级计数器的时钟信号激励第一级计数器产生下一个模拟量输出通道的选通地址信号。

图1中电路的具体工作过程为：电路启动前，在START信号处输入一个正脉冲，会将两片4040进行清0，即可启动整个电路，采集完所有通道后，操作会自动停止。

第一级计数器4040在输入时钟的驱动下产生选通一路模拟量输出通道的地址信号，并从P1～P8的相应输出端输出。

逻辑开关对输入的P1、P5和P8以及时钟CLK_IN信号进行逻辑判断。当P1、P5和P8并非全为高电平(即未达到模拟量输出通道的最大地址)时，时钟CLK_IN信号将经过逻辑开关输出到第二级计数器的4040的时钟输入端。

第二级计数器4040在时钟信号的启动下，在输出端Q7输出低电平，在Q7变1之前保持，可以使送入AD转换器的模拟量达到稳定；Q7变1后，将触发AD转换器进行转换。转换结束后AD转换器件发出的转换结束信号CONVERT_DONE信号将送入第二级计数器4040的CLR端，将第二级计数器4040清零，以准备下一次转换的时序，每次输出的CONVERT_DONE信号还将送入状态计数器。

状态计数器对输入的CONVERT_DONE信号进行加1计数，当计数次数达到3次后，输出NEXT信号。NEXT信号送入第一级计数器的时钟输入端CK，利用此下降沿将选通的通道计数加1，从而可产生下一路模拟量输出通道的地址信号。若每一路模拟量不需采集3次，可对虚线框中这两个D触发器构成的计数器进行修改即可。只要达到每一路的采集次数，产生一个下降沿信号NEXT即可。

向外发送数据采用同步串口方式，采用HC165芯片实现，HC165的控制信号包括同步时钟SCP、装载信号LOAD^＊和发送选通信号SEN。HC165为可实现并入串出的移位寄存器。

利用第二级计数器4040的输出信号Q3经非门后作为数据发送的同步信号SCP为移位寄存器HC165的提供时钟输入信号，Q7的输出信号经非门后作为移位寄存器HC165的时钟使能信号CP_INH。AD转换器的转换结束信号CONVERT_DONE取非后作为移位寄存器HC165的装载信号LOAD^＊。

如图2所示，为移位寄存器HC165的发送数据时的信号示意图。当AD转换器输出了CONVERT_DONE的信号经非门输入到HC165的LOAD^＊接口上时，HC165在SCP时钟信号上升沿的驱动下从SD端口串行输出数据，当SEN信号有效时，证明当前SD输出的数据为有效数据。

采用本发明实施例可实现多流水的模拟量采集。其中，对每一路模拟量的处理包括选通保持、AD转换、数据发送三个过程，首先第二级计数器进行计数实现模拟量选通保持功能，然后启动AD转换器进行模拟量的AD转换，AD转换结束后，由移位寄存器HC165将8位数据进行并串转换产生串行发送的数据，以实现数据发送功能。

如图3为本实施例工作时序图。三个硬件以图3的时序并行工作，第n路的模拟量在选通保持的同时移位寄存器在发送第n-1路串行数据；第n路保持结束，启动AD转换器，当AD转换结束，由移位寄存器发送第n路串行数据，同时第二级计数器在进行n+1路的选通保持。这样一路模拟量的选通保持和上一路的串行移位发送采用流水线方式，重叠进行，节约了采集的时间。

选择选通保持时间为64μs，AD转换时间为25μs，数据串口发送时间也为64μs，则

n路模拟量的进行串行采集的时间为：

n^＊(选通保持时间+AD转换时间+数据串口发送时间)＝153n(μs)。

采用流水线方式进行采集的时间为：

n^＊(选通保持时间+AD转换时间)+数据串口发送时间＝89n+64(μs)。

节约的时间是153n-(89n+64)＝64(n-1)(μs)。

可见，采用流水方式执行的时间相比串行执行方式，会随着n的增大而明显节省时间。

比串行节约了约1/3的采集的时间

本发明未详细说明部分属本领域技术人员公知常识。

Claims

1.一种多路模拟量自动采集控制电路，其特征在于包括：第一级计数器、第二级计数器、逻辑开关、状态计数器以及移位寄存器；

第一级计数器输出端的输出信号作为地址信号与模拟量输出通道的选通开关相连，其中对应最高位地址信号的输出端和第二级计数器的时钟信号同时与逻辑开关的输入相连；逻辑开关的输出与第二级计数器的时钟输入端相连；第二级计数器的一个输出端Out1与AD转换器的使能输入端相连；AD转换器的转换结束信号输出端与状态计数器的输入端和第二级计数器清零输入端相连，AD转换器的转换结束信号输出端还通过非门与移位寄存器的输出使能相连；第二级计数器的一个输出端通过非门后的Out2与移位寄存器的时钟输入端相连；移位寄存器的输入端与AD转换器的输出端相连；所述状态计数器的输出端与第一级计数器的时钟输入端相连。

2.根据权利要求1所述的一种多路模拟量自动采集控制电路，其特征在于：所述第一级计数器采用计数器4040实现。

3.根据权利要求1所述的一种多路模拟量自动采集控制电路，其特征在于：所述第二级计数器采用计数器4040实现。

4.根据权利要求1或2所述的一种多路模拟量自动采集控制电路，其特征在于：所述逻辑开关由与门和或门组成，第一级计数器对应于模拟量输出通道地址最高位的输出端同与门的输入端相连；与门的输出端与第二级计数器的时钟信号同时与或门的输入相连；或门的输出为逻辑开关的输出。

5.根据权利要求1所述的一种多路模拟量自动采集控制电路，其特征在于：所述状态计数器由D触发器构成。

6.根据权利要求1所述的一种多路模拟量自动采集控制电路，其特征在于，所述Out2输出的时钟为Out1输出时钟的n倍频。