CN103135097B - 一种基于fpga的16通道双模式雷达数字下变频方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的16通道双模式雷达数字下变频方法，在每块下变频处理电路的FPGA中，16路数字中频信号经过下变频处理，经并串转换后合成1路顺序输出。搜索模式下，处理中频数字信号时宽较宽，带宽较窄，低通滤波器带宽较窄。跟踪模式下，处理中频数字信号时宽较窄，带宽较宽，低通滤波器带宽较宽。软件中设计了多通道数字中频信号源，信号源工作参数可控，可用于本板调试及系统调试。方法中设计了高速串行通信接口逻辑，完成与后级电路的通信。软件接口包括：系统时钟输入、同步脉冲输入、16路数字中频输入、1路高速串行命令输入、1路高速串行数据输出、1路测试信号输出。

Description

一种基于FPGA的16通道双模式雷达数字下变频方法

技术领域

本发明属于雷达信号处理技术领域，具体涉及一种基于FPGA的16通道双模式雷达数字下变频方法。

背景技术

数字下变频在信号处理机中被广泛使用。传统雷达由于阵元数量少，通常可用单板完成数字下变频处理。随着阵元数量增多，受硬件接口机械结构和单板运算能力的限制，需要采用分布式信号处理结构。前级信号处理电路板先完成采样及下变频并输出结果，再进行后续处理。目前单板信号处理机中的多通道下变频处理已经是比较成熟的技术，而要将单板信号处理机中的下变频功能独立出来形成一个可扩展的信号处理电路，就需要对其接口进行适当调整。

发明内容

要解决的技术问题

为了避免现有技术的不足之处，本发明提出一种基于FPGA的16通道双模式雷达数字下变频方法，在大型数字阵列信号处理机中，采用多个16通道双模式数字下变频处理电路板完成数字下变频处理功能。多块下变频处理电路板软硬件一致，可以互换。

技术方案

一种基于FPGA的16通道双模式雷达数字下变频方法，其特征在于步骤如下：

步骤1：产生用于下变频调试的多通道信号源的数字中频信号，步骤如下：

步骤1a：将搜索模式基带信号和跟踪模式基带信号分别存储在两块存储区，在基带信号读起始脉冲到来时，从存储区按采样时间顺序读出基带信号为s(k),其中k表示采样时刻；所述基带信号s(k)为搜索模式基带信号或跟踪模式基带信号，在搜索模式下s(k)为搜索基带信号，在跟踪模式下s(k)为跟踪基带信号；

步骤1b：对基带信号s(k)乘以表示目标信号到达方向的加权矢量w₁，w₂，……，w₁₆,得到16路加权后的基带信号w₁s(k)，w₂s(k),……,w₁₆s(k)；

步骤1c：采用加权后的基带信号w₁s(k)，w₂s(k),……,w₁₆s(k)对两路正交中频载波ci（k）和cq（k）进行调制得到16路中频信号为：

real(w₁s(k))ci(k)+imag(w₁s(k))cq(k),

real(w₂s(k))ci(k)+imag(w₂s(k))cq(k),……,

real(w₁₆s(k))ci(k)+imag(w₁₆s(k))cq(k),

其中real()和imag（）分别表示复数的实部和虚部，控制载波频率加入目标信号多普勒信息；

步骤2：对16路中频信号进行下变频处理，步骤如下：

在搜索模式下，将采样波门内16路中频信号与两路正交本振信号混频,对混频结果进行低通抽取滤波处理；

在跟踪模式下：将采样波门内16路中频信号先写入缓冲区，从缓冲区低速读出后与两路正交本振信号混频，对混频结果进行低通抽取滤波处理，得到下变频信号；

所述的16路中频信号：在正常工作模式下为对外部输入的16路中频信号，在测试模式下为多通道信号源产生的16路数字中频信号，得到下变频信号；

步骤3：采用2个存储区交替存储一个重复周期内步骤2完成的下变频信号，当每个存储区写入地址超过设定值，产生发送起始脉冲给ROCKETIO高速串行接口启动数据发送。

所述步骤2在搜索模式下的低通滤波的截止频率为Bs/2+fdm,抽取率为Ds，Bs为搜索模式信号带宽，fdm为最大多普勒。

所述步骤2在跟踪模式下的低通滤波的截止频率为Bg/2+fdm,抽取率为Dg，Bg为跟踪模式信号带宽。

有益效果

本发明提出的一种基于FPGA的16通道双模式雷达数字下变频方法，在每块下变频处理电路的FPGA中，16路数字中频信号经过下变频处理，经并串转换后合成1路顺序输出。搜索模式下，处理中频数字信号时宽较宽，带宽较窄，低通滤波器带宽较窄。跟踪模式下，处理中频数字信号时宽较窄，带宽较宽，低通滤波器带宽较宽。软件中设计了多通道数字中频信号源，信号源工作参数可控，可用于本板调试及系统调试。方法中设计了高速串行通信接口逻辑，完成与后级电路的通信。软件接口包括：系统时钟输入、同步脉冲输入、16路数字中频输入、1路高速串行命令输入、1路高速串行数据输出、1路测试信号输出。

本发明基于FPGA硬件平台，可完成16通道数字下变频输处理。该设计方案具有搜索和跟踪两种工作模式，特别适用于雷达信号处理机应用。该设计方案接口采用标准rocketio2.5G高速串行总线，便于后级电路互联。该设计方案具有比较完备测试性设计，便于系统调试。使用该方案多块下变频电路板，可以方便的满足大型数字阵列信号处理机的应用需求。

本发明针对现有现代雷达数字阵列信号处理中，大量阵元、高速数据环境下数字下变频处理提出的解决方案，具有扩展性强、通用性强、效率高的特点，可广泛应用于大型数字阵列信号处理机产品领域。

本发明与现有技术相比较，具有如下特点：

1、设计中尽量减少外部接口数量，便于多块板卡组合使用。软件内部所有定时信号均根据同步脉冲输入信号以及命令参数产生，多板之间具有较高的一致性，便于板间互换。

2、多通道数字中频信号源具有窄带、宽带两种类型，并且可以控制模拟目标的距离、速度、入射角。所有参数由外部命令控制，方便多块板卡组合使用。

3、简化了高速串行通信接口逻辑，发送时，只需要提供传输数量，传输速率和启动脉冲信号，接口控制逻辑自动从指定存储区读取发送数据；接收时，接口控制逻辑检测到字头标记后，自动向指定存储区写入命令数据并产生命令更新信号。

附图说明

图1：为FPGA软件顶层模块框图

图2：为下变频模块框图

图3：为多通道信号源模块框图

图4：为模式切换示意图

具体实施方式

现结合实施例、附图对本发明作进一步描述：

参见图1，方法中主要的数据流向为：外部输入的16路数字中频信号与内部多通道信号源输出的16路数字信号经过内外数据选择模块同时送给搜索下变频和跟踪缓冲区模块，跟踪缓冲区模块输出给跟踪下变频进行处理，搜索下变频和跟踪下变频处理结果写入发送数据存储区经高速串行接口输出。软件中主要的控制流向为：高速串行接口输入的命令先存入接收数据存储区,内部定时模块根据命令更新脉冲读取命令参数，在下个同步脉冲到达后更新内部其他模块所需定时及控制参数。

参见图2，方法中的核心运算单元为搜索下变频和跟踪下变频模块，这里均使用了比较传统的设计方案，其中主要包括混频、数字振荡器和多相抽取滤波器三个子模块，可以调用开发软件工具提供的IPCORE。搜索下变频和跟踪下变频模块结构相同，但多相抽取滤波器设置参数不同。需要说明的是，加入跟踪缓冲区的目的是对跟踪模式下中频输入信号采样波门内数据进行缓冲，从而降低跟踪下变频模块输入数据率，达到减少瞬时运算量的目的。采样波门宽度相比雷达发射信号重复周期越小，减少瞬时运算量效果越明显。

参见图3，多通道信号源主要包括搜索基带信号存储、跟踪基带信号存储、16路矢量加权和16路中频调制等模块。搜索基带信号存储和跟踪基带信号存储分别存储搜索模式和跟踪模式基带信号波形数据，波形数据输出时刻由外部命令参数控制可改变目标位置。两种基带信号经过信号选择模块后输出一种基带信号进行16路矢量加权，形成16路基带数字信号。矢量加权系数由外部命令参数提供，可控制目标信号入射角度。16路中频调制采用传统的正交调制技术，内部包括1个数字振荡器和32个乘法器、16个加法器。数字振荡器同时输出两路正交的中频载波信号，16路基带数字信号分别对正交的两路载波调制后，将相应的两路中频信号相加，最后输出16路中频信号。

参见图4，中频输入数字信号，跟踪模式有效数时宽比搜索模式有效数据时宽小。由于跟踪模式进行了中频输出缓冲，下变频输出结果有效数据时宽将会加长，并且处理延迟增加。当跟踪模式切换到搜索模式时，可能会出现跟踪模式下变频数据和搜索模式下变频数据同时有效的时刻，为此图1中发送数据存储区至少需要使用两块独立的存储区。为方便起见，分块存储区深度大于重复周期内最大有效数据量。数据发送时，可从特定时刻起，依次顺序读出多块存储区的数据。高速串行通信接口逻辑对Xilinx公司提供的ROCKETIO底层接口进行了封装传输速率为N/125×16bps,其中N为自然数，可以控制高速串行通信接口的有效传输速率。由于发送数据量一般较大，应设置高速串行通信接口的有效传输速率与发送存储区的写入速率接近，以免发生存储区数据覆盖。

基于上述FPGA的16通道双模式雷达数字下变频方法，其特征在于步骤如下：

步骤1：产生用于下变频调试的多通道信号源的数字中频信号，步骤如下：

步骤1a：将搜索模式基带信号和跟踪模式基带信号分别存储在两块存储区，在基带信号读起始脉冲到来时，从存储区按采样时间顺序读出基带信号为s(k),其中k表示采样时刻；所述基带信号s(k)为搜索模式基带信号或跟踪模式基带信号，在搜索模式下s(k)为搜索基带信号，在跟踪模式下s(k)为跟踪基带信号；

步骤1b：对基带信号s(k)乘以表示目标信号到达方向的加权矢量w₁，w₂，……，w₁₆,得到16路加权后的基带信号w₁s(k)，w₂s(k),……,w₁₆s(k)；

步骤1c：采用加权后的基带信号w₁s(k)，w₂s(k),……,w₁₆s(k)对两路正交中频载波ci（k）和cq（k）进行调制得到16路中频信号为：

real(w₁s(k))ci(k)+imag(w₁s(k))cq(k),

real(w₂s(k))ci(k)+imag(w₂s(k))cq(k),……,

real(w₁₆s(k))ci(k)+imag(w₁₆s(k))cq(k),

其中real()和imag（）分别表示复数的实部和虚部，控制载波频率加入目标信号多普勒信息；

步骤2：对16路中频信号进行下变频处理，步骤如下：

在搜索模式下，将采样波门内16路中频信号与两路正交本振信号混频,对混频结果进行低通抽取滤波处理；低通滤波的截止频率为Bs/2+fdm,抽取率为Ds，Bs为搜索模式信号带宽，fdm为最大多普勒。

在跟踪模式下：将采样波门内16路中频信号先写入缓冲区，从缓冲区低速读出后与两路正交本振信号混频，对混频结果进行低通抽取滤波处理，得到下变频信号；低通滤波的截止频率为Bg/2+fdm,抽取率为Dg，Bg为跟踪模式信号带宽。

所述的16路中频信号：在正常工作模式下为对外部输入的16路中频信号，在测试模式下为多通道信号源产生的16路数字中频信号，得到下变频信号；

步骤3：采用2个存储区交替存储一个重复周期内步骤2完成的下变频信号，当每个存储区写入地址超过设定值，产生发送起始脉冲给ROCKETIO高速串行接口启动数据发送。

本发明中所有的定时信号均以同步脉冲为定时参考，FPGA软件内首先使用外部系统时钟对同步脉冲输入进行整形产生内部定时基准，再以内部定时基准信号为参考，根据命令参数产生所需的采样波门、模拟目标起始等信号，从而保证了多块电路板间具有较高的一致性。此外为便于系统调试，将FPGA内部多个定时信号以及中间处理数据高位经过选择后送测试信号端口输出。输出信号选择由命令参数控制，便于观测FPGA内部处理时序关系。

本发明特别针对大量阵元、高速数据环境下数字下变频处理，具有扩展性强、通用性强、效率高的、调试方便等特点。目前应采用本发明的数字下变频处理方法以经大量应用于某军用地面雷达系统，同时该技术还将应用于某外贸雷达系统中，预计未来将带来更大的经济效益、军事效益和社会效益，并具有更加广阔的应用前景。

Claims (3)

1.一种基于FPGA的16通道双模式雷达数字下变频方法，其特征在于步骤如下：

步骤1：产生用于下变频调试的多通道信号源的数字中频信号，步骤如下：

步骤1a：将搜索模式基带信号和跟踪模式基带信号分别存储在两块存储区，在基带信号读起始脉冲到来时，从存储区按采样时间顺序读出基带信号为s(k),其中k表示采样时刻；所述基带信号s(k)为搜索模式基带信号或跟踪模式基带信号，在搜索模式下s(k)为搜索模式基带信号，在跟踪模式下s(k)为跟踪模式基带信号；

步骤1b：对基带信号s(k)乘以表示目标信号到达方向的加权矢量w₁，w₂，……，w₁₆,得到16路加权后的基带信号w₁s(k)，w₂s(k),……,w₁₆s(k)；

步骤1c：采用加权后的基带信号w₁s(k)，w₂s(k),……,w₁₆s(k)对两路正交中频载波ci（k）和cq（k）进行调制得到16路中频信号为：

real(w₁s(k))ci(k)+imag(w₁s(k))cq(k),

real(w₂s(k))ci(k)+imag(w₂s(k))cq(k),……,

real(w₁₆s(k))ci(k)+imag(w₁₆s(k))cq(k),

其中real()和imag（）分别表示复数的实部和虚部，控制载波频率加入目标信号多普勒信息；

步骤2：对16路中频信号进行下变频处理，步骤如下：

在搜索模式下，将采样波门内16路中频信号与两路正交本振信号混频,对混频结果进行低通抽取滤波处理；

在跟踪模式下：将采样波门内16路中频信号先写入缓冲区，从缓冲区低速读出后与两路正交本振信号混频，对混频结果进行低通抽取滤波处理，得到下变频信号；

所述的16路中频信号：在正常工作模式下为对外部输入的16路中频信号，在测试模式下为多通道信号源产生的16路数字中频信号；

步骤3：采用2个存储区交替存储一个重复周期内步骤2完成的下变频信号，当每个存储区写入地址超过设定值，产生发送起始脉冲给ROCKETIO高速串行接口启动数据发送。

2.根据权利要求1所述基于FPGA的16通道双模式雷达数字下变频方法，其特征在于：所述步骤2在搜索模式下的低通抽取滤波的截止频率为Bs/2+fdm,抽取率为Ds，Bs为搜索模式信号带宽，fdm为最大多普勒频率。

3.根据权利要求1所述基于FPGA的16通道双模式雷达数字下变频方法，其特征在于：所述步骤2在跟踪模式下的低通抽取滤波的截止频率为Bg/2+fdm,抽取率为Dg，Bg为跟踪模式信号带宽，fdm为最大多普勒频率。