DE102004049481A1

DE102004049481A1 - Analog-Digital-Wandler

Info

Publication number: DE102004049481A1
Application number: DE102004049481A
Authority: DE
Inventors: Markus Schimper
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2004-10-11
Filing date: 2004-10-11
Publication date: 2006-08-03
Anticipated expiration: 2024-10-12
Also published as: US20060077090A1; US7176822B2; DE102004049481B4; CN1801627A; CN100479330C

Abstract

Die vorliegende Erfindung schafft einen Analog-Digital-Wandler (100), mit einem Summierer (102) zum Kombinieren eines analogen Eingangssignals (118) des Analog-Digital-Wandlers mit einem Rückkopplungssignal (116), um ein Fehlersignal (120) zu erzeugen, einem Quantisierer (106), der Komparatoren (136) aufweist zum Vergleichen des Fehlersignals mit Referenzspannungen (142), um ein digitales Ausgangssignal (124) zu erzeugen, einem Digital-Analog-Wandler (114) zum Umwandeln des digitalen Ausgangssignals in das Rückkopplungssignal, einer Steuereinrichtung (110) zum Erzeugen eines Steuersignals (150) aus dem digitalen Ausgangssignal zum Steuern der Verwendung von Elementen des Digital-Analog-Wandlers, derart, dass eine Fehlanpassung der Elemente ausgeglichen wird, eine Zufallszahlenerzeugungseinrichtung (148) zum Erzeugen von Zufallszahlen (156), die in dem Quantisierer zum Vertauschen der Zuordnung der Referenzspannungen zu den Komparatoren verwendet werden, um eine Wirkung von Offsetspannungen an Eingängen der Komparatoren zu beseitigen, und einer Kompensationseinrichtung (146) zum Erzeugen eines kompensierten Steuersignals (152) aus dem Steuersignal abhängig von den Zufallszahlen, um das Vertauschen der Zuordnung der Referenzspannungen zu kompensieren.

Description

Die vorliegende Erfindung bezieht sich allgemein auf Analog-Digital-Wandler und insbesondere auf Sigma-Delta-Analog-Digital-Wandler.
Analog-Digital-Wandler sind eine wichtige Komponente in vielen elektrischen Sensor-, Steuer- und Kommunikationssystemen.

Es gibt derzeit zwei grundlegende Arten von Analog-Digital-Wandlern (ADC; ADC = Analog-to-Digital Converter). Analog-Digital-Wandler mit offener Schleife und rückgekoppelte Analog-Digital-Wandler. Ein Analog-Digital-Wandler mit offener Schleife erzeugt aus einem analogen Eingangssignal direkt einen digitalen Code und ist hinsichtlich des Betriebs allgemein asynchron. Ein rückgekoppelter Analog-Digital-Wandler (DAC; DAC = Digital-to-Analog Converter) erzeugt hingegen aus einem analogen Eingangssignal einen digitalen Code, wandelt diesen digitalen Code wieder in ein analoges Signal um und verwendet dieses analoge Signal als ein Rückkopplungssignal.

Ein Beispiel von rückgekoppelten Wandlern sind Sigma-Delta-Analog-Digital-Wandler. Sigma-Delta-Analog-Digital-Wandler erreichen durch eine hohe Taktfrequenz anstatt genau angepasster schaltungsinterner Komponenten, wie z. B. Widerständen und Kondensatoren, die in Analog-Digital-Wandlern mit offener Schleife verwendet werden, eine hohe Auflösung. Sigma-Delta-Analog-Digital-Wandler werden daher in vielen integrierten Schaltungen verwendet.

Ein Sigma-Delta-Analog-Digital-Wandler empfängt ein analoges Eingangssignal und subtrahiert ein Rückkopplungssignal von dem Eingangssignal, um ein analoges Fehlersignal zu erzeugen. Das Fehlersignal wird durch ein Tiefpassfilter verarbeitet und dann in einem Quantisierer quantisiert, um ein digitales Ausgangssignal zu erzeugen. Ein rückkoppelnder Digital-Analog-Wandler wandelt das digitale Ausgangssignal in ein analoges Signal bzw. das Rückkopplungssignal um. Der Quantisierer weist üblicherweise einen Spannungsteiler zum Erzeugen von Referenzspannungen und für jede Referenzspannung einen jeweiligen Komparator auf. Mit jedem Komparator wird das analoge Eingangssignal mit einer jeweiligen Referenzspannung (Quantisierungsstufe) verglichen und aus den Vergleichsergebnissen das digitale Ausgangsignal gebildet. Der Sigma-Delta-Analog-Digital-Wandler wird mit einer Taktfrequenz bzw. Abtastfrequenz fs betrieben, die gemäß dem Nyquist-Kriterium mindestens doppelt so groß ist wie die höchste Frequenzkomponente des analogen Eingangssignals. Das Verhältnis der tatsächlich verwendeten Abtastfrequenz fs zu der minimal erforderlichen Abtastfrequenz wird als Überabtastverhältnis bezeichnet.

In Sigma-Delta-Analog-Digital-Wandlern reduziert eine Nichtlinearität das Signal-zu-Rausch-Verhältnis in einem Nutzfrequenzbereich, erzeugt harmonische Oberwellen im Ausgangsspektrum des Ausgangssignals und verändert das Rauschen im Frequenzbereich fs/20 bis fs/2. Die Nichtlinearität wird durch die Quantisierungsstufen des Quantisierers, durch Offsetfehler bzw. Offsetspannungen V_os an den Eingängen der Komparatoren des Quantisierers und durch Fehlanpassungen von Elementen des nicht-idealen Spannungsteilers, wie z. B. Widerständen, und Elementen des rückkoppelnden Digital-Analog-Wandlers, wie z. B. Stromquellen, verursacht. Die Offsetspannungen V_os an den Eingängen der Komparatoren werden durch Prozess-interne Schwellenspannungsfehlanpassungen dominiert und werden mit reduziertem Signalausschlag oder reduzierter Quantisierungsschrittgröße zunehmend problematisch.

Das Signal-zu-Rausch-Verhältnis (SNR; SNR = Signal-to-Noise Ratio) und die Auflösung des Sigma-Delta-Analog-Digital-Wandlers können durch Erhöhen der Abtastfrequenz bzw. des Überabtastverhältnisses verbessert werden. Ein Quantisie rungsrauschen des Quantisierers wird dadurch über einen größeren Frequenzbereich und den Nutzfrequenzbereich hinaus verteilt und kann außerhalb des Nutzfrequenzbereichs nach dem Quantisierer mit einem herkömmlichen Filter ausreichend gedämpft bzw. entfernt werden.

Eine bekannte Möglichkeit, um das Problem der Offsetspannungen zu lösen, besteht darin, die Offsetspannungen an den Eingängen der Komparatoren in dem Sigma-Delta-Analog-Digital-Wandler mit einem Kalibrieralgorithmus zu korrigieren. Nachteile dieses Verfahrens sind seine Aufwendigkeit und die Notwendigkeit, dass vor dem Einschalten des Sigma-Delta-Analog-Digital-Wandlers genügend Zeit für die Kalibrierung zur Verfügung stehen muss.

Eine bekannte Möglichkeit, um das Problem der Widerstandsfehlanpassungen zu lösen, besteht darin, die Anpassung (Matching) der Bauelemente in dem Quantisierer zu verbessern. Ein Nachteil dieser Lösung ist jedoch, dass die parasitären Einflüsse und der Flächenverbrauch quadratisch mit der Verbesserung der Anpassung steigen.

In dem U.S.-Patent Nr. US 6,346,898 B1 ist eine weitere Möglichkeit beschrieben, um die oben genannten Probleme zu lösen.

2 zeigt einen bekannten Sigma-Delta-Analog-Digital-Wandler, der in der US 6,346,898 B1 beschrieben und dort in 2 gezeigt ist. Der Sigma-Delta-Analog-Digital-Wandler 200 weist einen Summierer 202, ein rauschformendes Filter 204, einen Quantisierer 206, ein digitales Filter 208, eine Steuereinrichtung für eine dynamische Elementanpassung (DEM, DEM = Dynamic Element Matching) 210, eine Schalteinrichtung 212 und einen Digital-Analog-Wandler 214 auf. Ein Eingang des Sigma-Delta-Analog-Digital-Wandlers 200 ist mit einem ersten Eingang des Summierers 202 verbunden. Ein zweiter Eingang des Summierers 202 ist mit einem Ausgang des Digital-Analog- Wandlers 214 verbunden. Ein Ausgang des Summierers 202 ist mit einem Eingang des rauschformenden Filters 204 verbunden. Ein Ausgang des rauschformenden Filters 204 ist mit einem Eingang des Quantisierers 206 verbunden. Ein Ausgang des Quantisierers 206 ist mit einem Eingang des digitalen Filters 208 und mit einem Eingang der Steuereinrichtung für die dynamische Elementanpassung 210 verbunden. Ein Ausgang der Steuereinrichtung für die dynamische Elementanpassung 210 ist mit einem Eingang der Schalteinrichtung 212 verbunden. Ein Ausgang der Schalteinrichtung 212 ist mit einem Eingang des Digital-Analog-Wandlers 214 verbunden. Die Steuereinrichtung für die dynamische Elementanpassung 210, die Schalteinrichtung 212 und der Digital-Analog-Wandler 214 bilden eine Rückkopplungsschleife zu dem Summierer 202. Das rauschformende Filter 204 ist normalerweise ein Tiefpassfilter. Der Quantisierer 206 weist typischerweise ein Array von Komparatoren auf. Das digitale Filter 208 ist ein Dezimationsfilter.

Ein analoges Ausgangssignal 216 des Digital-Analog-Wandlers 214 wird mit einem analogen Eingangssignal 218 des Sigma-Delta-Analog-Digital-Wandlers 200 durch den Summierer 202 kombiniert, um ein analoges Fehlersignal 220 zu erzeugen. Das Fehlersignal 220 wird durch das rauschformende Filter 204 gefiltert, um ein gefiltertes Ausgangssignal 222 zu erzeugen, das dem Quantisierer 206 zugeführt wird. Ein digitales Mehrbit-Ausgangsignal 224 des Quantisierers 206 ist ein Eingangssignal des digitalen Filters 208 und der Steuereinrichtung für die dynamische Elementanpassung 210. Das digitale Filter 208 trennt den Nutzfrequenzbereich aus dem Mehrbit-Ausgangssignal 224 heraus und leitet denselben für eine digitale Signalverarbeitung als ein Ausgangssignal 226 des Sigma-Delta-Analog-Digital-Wandlers 200 weiter. Die Steuereinrichtung für die dynamische Elementanpassung 210 und die Schalteinrichtung 212 bestimmen die Verwendung der Elemente in dem Digital-Analog-Wandler 214. Die Steuereinrichtung für die dynamische Elementanpassung 210 kann beispielsweise entworfen sein, um sicherzustellen, dass alle Elemente des Digital- Analog-Wandlers 214 bezüglich der Zeit anteilsmäßig gleich verwendet werden.

3 zeigt einen weiteren bekannten Sigma-Delta-Analog-Digital-Wandler, der in der US 6,346,898 B1 beschrieben und dort in 4 gezeigt ist. Der Sigma-Delta-Analog-Digital-Wandler 300 weist einen Summierer 302, ein rauschformendes Filter 304, einen Quantisierer 328 mit einer Steuereinrichtung für eine dynamische Elementanpassung (DEM, DEM = Dynamic Element Matching), ein digitales Filter 308 und einen Digital-Analog-Wandler 314 auf. Ein Eingang des Sigma-Delta-Analog-Digital-Wandlers 300 ist mit einem ersten Eingang des Summierers 302 verbunden. Ein zweiter Eingang des Summierers 302 ist mit einem Ausgang des Digital-Analog-Wandlers 314 verbunden. Ein Ausgang des Summierers 302 ist mit einem Eingang des rauschformenden Filters 304 verbunden. Ein Ausgang des rauschformenden Filters 304 ist mit einem Eingang des Quantisierers 328 verbunden. Ein Ausgang des Quantisierers 328 ist mit einem Eingang des digitalen Filters 308 und mit einem Eingang des Digital-Analog-Wandlers 314 verbunden. Das rauschformende Filter 304 ist allgemein eine Kaskade von Integratoren. Der Quantisierer 328 weist Komparatoren auf. Das digitale Filter 308 weist allgemein einen Dezimator auf, der das Ausgangssignal 326 mit einer geeigneten Abtastrate für das System ausgibt. Das digitale Filter 308 ist beispielsweise ein Tiefpassfilter.

Ein analoges Eingangssignal 318 des Sigma-Delta-Analog-Digital-Wandlers 300 wird zu einem Rückkopplungssignal bzw. einem analogen Ausgangsignal 316 von dem Digital-Analog-Wandler 314 addiert, um ein Fehlersignal 320 zu erzeugen, das dem rauschformenden Filter 304 zugeführt wird. Ein gefiltertes Ausgangssignal 322 des rauschformenden Filters 304 wird dem Quantisierer 328 zugeführt, der ein digitales Mehrbit-Ausgangsignal 324 erzeugt. Der Quantisierer 328 wählt mit den Komparatoren das Mehrbit-Ausgangssignal 324 aus, das am nächsten zu dem gefilterten Ausgangsignal 322 des rauschfor menden Filters 304 liegt. Die Steuereinrichtung für die dynamische Elementanpassung (DEM; DEM = Dynamic Element Matching) in dem Quantisierer 328 bestimmt die Verwendung der Komparatoren. Das digitale Mehrbit-Ausgangssignal 324 wird dem digitalen Filter 308 zugeführt und wird durch dasselbe gefiltert, um das außerhalb des Nutzfrequenzbereichs liegende Quantisierungsrauschen zu entfernen, das durch den Quantisierer 328 verursacht wird, und um ein digitales Ausgangssignal 326 für eine weitere digitale Signalverarbeitung zu erzeugen. Das Ausgangssignal 326 ist das Ausgangssignal des Sigma-Delta-Analog-Digital-Wandlers 300. Das Mehrbit-Ausgangssignal 324 wird ferner dem Digital-Analog-Wandler 314 zugeführt, der das Mehrbit-Ausgangssignal 324 in das analoge Ausgangsignal 316 umwandelt. Es sei bemerkt, dass das Verhältnis zwischen der Abtastrate des rauschformenden Filters 304 und der Ausgangsabtastrate des Ausgangssignals 326 das Überabtastverhältnis ist.

4 zeigt den Quantisierer von 3, der in der US 6,346,898 B1 beschrieben und dort in 5 gezeigt ist. Der Quantisierer 328 weist eine Reihe von Widerständen 330, eine Schalteinrichtung 332, eine Steuereinrichtung für eine dynamische Elementanpassung 334 und eine Reihe von Komparatoren 336 auf. Die Schalteinrichtung 332 enthält Schalter 338, die einen jeweiligen Eingang derselben mit einem ausgewählten Ausgang 340 derselben verbinden.

Das gefilterte Ausgangssignal 322 von dem rauschformenden Filter 304 (3) wird der Reihe von Komparatoren 336 zugeführt. Die anderen Signale in die Komparatoren 336 werden durch die Reihe von Widerständen 330 erzeugt, die die Spannung V+/V– in Referenzspannungen 342 teilt. Diese Referenzspannungen 342 sind typischerweise gleich beabstandet. Die Komparatoren 336 erzeugen das Mehrbit-Ausgangssignal 324. Die dynamische Elementanpassung wird durch die Schalteinrichtung 332 durchgeführt, die durch die Steuereinrichtung für die dynamische Elementanpassung (DEM) 334 über Steuersignale 344 gesteuert wird. Die Schalter 338 werden durch diese Steuersignale 344 basierend auf dem Mehrbit-Ausgangssignal 324 geschaltet. Es ist lediglich eine Konfiguration der Schalteinrichtung 332 zur Verdeutlichung gezeigt. Es kann jedoch jede Referenzspannung 342 mit jedem Ausgang 340 über einen Schalter 338 gesteuert durch die Steuersignale 344 verbunden werden. Es sei bemerkt, dass jede Referenzspannung 342 lediglich einem Komparator 336 zugeführt wird.

Beim Betrieb der Steuereinrichtung für die dynamische Elementanpassung 210 und 334 in 2 und 4 werden die bedürftigsten Elemente m aus einer Gesamtzahl von n Elementen des Digital-Analog-Wandlers 214 bzw. des Quantisierers 328 bestimmt, wobei die bedürftigsten Elemente dann verwendet werden. Die Bedürftigkeit wird basierend auf der zeitlichen Verwendung für die nächste Auswahl aktualisiert. Bei einer dynamischen Elementanpassung 1. Ordnung basiert die Bedürftigkeit auf der gesamten Verwendung jedes Elements, wobei das bedürftigste Elemente das Element ist, das am wenigsten verwendet wurde. Bei einer dynamischen Elementanpassung 2. Ordnung wird außerdem die zeitliche Steuerung der Verwendung berücksichtigt.

Der Linearitätsfehler in dem Quantisierer 328 ist, wie erwähnt, u. a. durch die Offsetspannungen an den Eingängen der Komparatoren an der Entscheidungsschwelle bestimmt. Der Linearitätsfehler in dem Digital-Analog-Wandler 214 hingegen ist durch die Fehlanpassung aller aktiven Elemente desselben bestimmt. Da im Quantisierer 328 immer nur ein Komparator, nämlich der Komparator, dessen Referenzspannung gerade noch unterhalb der zu digitalisierenden Spannung liegt, und in dem Digital-Analog-Wandler 214 mehrere Elemente die Linearität bestimmen, hat das oben beschriebene bekannte DEM-Verfahren in dem Digital-Analog-Wandler und in dem Quantisierer unterschiedliche Wirkungen.

Ein Nachteil der in dem US-Patent Nr. US 6,346,898 B1 beschriebenen Vorrichtungen und Verfahren besteht darin, dass die zweite und dritte Oberwelle des Ausgangssignals des Sigma-Delta-Analog-Digital-Wandlers nur geringfügig gedämpft werden. Das Ausgangspektrum des Ausgangssignals zeigt bei Messungen im Bereich fs/20 bis fs/2 außerdem eine Erhöhung.

In dem Artikel A Dynamic Element Matching Technique for Reduced-Distortion Multibit Quantization in Sigma-Delta-ADCs IEEE Transaction on Gircuits and Systems-II: Analog and Digital Signal Processing, VOL. 48, NO. 2, FEBRUARY 2001, von Eric Fogleman und Ian Galton ist eine weitere bekannte Möglichkeit, um das Problem der Offsetspannungen an den Eingängen der Komparatoren zu lösen, beschrieben.

Bei Fogleman et al. wird die Störung, die durch die Offsetspannungen an den Eingängen der Komparatoren eingeführt wird, durch Modulieren des Vorzeichens von jeder Offsetspannung V_os mit einer zufälligen Bitfolge gemildert. Dieses Verfahren wird bei Fogleman et al. als Komparator-Offset-DEM bezeichnet.

5 zeigt einen bekannten Komparator, der in dem Artikel von Eric Fogleman und Ian Galton beschrieben und dort in 3 gezeigt ist. Die Komparator-Offset-DEM ist in einem Sigma-Delta-Analog-Digital-Wandler unter Verwendung von Tauschzellen (swapper cells) S1 und S2 an einem analogen Eingang und einem digitalen Ausgang jedes Komparators k implementiert. In 5 sind v_in[n] der Momentanwert eines analogen Eingangssignals, ref_k ein Referenzpegel eines vorgeschalteten Spannungsteilers, r[n] ein Steuersignal und y_k[n] eine Folge eines digitalen Ausgangssignals. Das Steuersignal r[n] ist eine ± pseudozufällige 1-Bit-Folge. wenn r[n] = 1, dann werden die direkten Wege durch S1 und S2 gewählt, und wenn r[n] = –1, dann werden die vertauschten Wege durch S1 und S2 gewählt. Das Tauschen verursacht zwei Quantisierungsschwellen pro Kom parator, die durch den Wert der pseudozufälligen Folge r[n] ausgewählt werden.

Ein Nachteil des Verfahrens von Eric Fogleman und Ian Galton besteht darin, dass damit nur die geradzahligen Oberwellen, wie die zweite, vierte, und sechste Oberwelle in dem Ausgangssignal des Sigma-Delta-Analog-Digital-Wandlers, reduziert werden können. Die ungeradzahligen Oberwellen, wie die dritte, fünfte und siebte Oberwelle, werden nicht reduziert.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen Analog-Digital-Wandler zu schaffen, der ein niedriges Signal-Rausch-Verhältnis aufweist und eine einfache und effiziente Reduzierung von Oberwellen in einem Ausgangssignal desselben ermöglicht.

Diese Aufgabe wird durch einen Analog-Digital-Wandler nach Anspruch 1 gelöst.

Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, Offsetspannungen an Eingängen von Komparatoren in einem Analog-Digital-Wandler in ein spektral weißes Rauschen und die Fehlanpassung von Elementen eines rückkoppelnden Digital-Analog-Wandlers in dem Analog-Digital-Wandler in ein Rauschen 1. Ordnung, d. h. ein Rauschen, das linear von der Frequenz abhängt, umzuwandeln. Die Korrektur von Offsetspannungen an den Eingängen der Komparatoren und die Korrektur der Fehlanpassung von Elementen des Digital-Analog-Wandlers werden dazu mit unterschiedlichen Verfahren realisiert.

Die Erfindung schafft einen Analog-Digital-Wandler, mit einem Summierer zum Kombinieren eines analogen Eingangssignals des Analog-Digital-Wandlers mit einem analogen Rückkopplungssignal, um ein analoges Fehlersignal zu erzeugen, einem Quantisierer, der Komparatoren aufweist, zum Vergleichen des Fehlersignals mit Referenzspannungen, um ein digitales Ausgangsignal zu erzeugen, einem Digital-Analog-Wandler zum Umwan deln des digitalen Ausgangssignals in das analoge Rückkopplungssignal, einer Steuereinrichtung für eine dynamische Elementanpassung zum Erzeugen eines Steuersignals aus dem digitalen Ausgangsignal zum Steuern der Verwendung von Elementen des Digital-Analog-Wandlers derart, dass eine Fehlanpassung der Elemente ausgeglichen wird, einer Zufallszahlenerzeugungseinrichtung zum Erzeugen von Zufallszahlen, die in dem Quantisierer zum Vertauschen der Zuordnung der Referenzspannungen zu den Komparatoren verwendet werden, um eine Wirkung von Offsetspannungen an Eingängen der Komparatoren zu beseitigen, und einer Kompensationseinrichtung zum Erzeugen eines kompensierten Steuersignals aus dem Steuersignal abhängig von den Zufallszahlen, um das Vertauschen der Zuordnung der Referenzspannungen beim Steuern der Verwendung der Elemente des Digital-Analog-Wandlers zu kompensieren.

Ein Vorteil der vorliegenden Erfindung besteht darin, dass mit einer Quantisierer-Verwürfelung (Scrambling) durch Zufallszahlen die oben genannten Einflüsse der statischen bzw. elementbedingten zeitlich konstanten Nichtlinearität des Quantisierers auf den Sigma-Delta-Analog-Digital-Wandler reduziert werden.

Einer weiterer Vorteil der vorliegenden Erfindung besteht darin, dass dieselbe die Folgen der Nichtlinearität des Quantisierers vollständig kompensiert und damit Oberwellen vollständig unterdrückt.

Einer weiterer Vorteil der vorliegenden Erfindung besteht darin, dass mit derselben die Anforderungen an die Anpassung der Komparatoren reduziert werden können, was zu kleineren Flächen und verringerten parasitären Einflüssen führt.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Analog-Digital-Wandlers.

Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung wird die Verwendung der Elemente des Digital-Analog-Wandlers derart gesteuert, dass die Fehlanpassung der Elemente in ein Rauschen 1. Ordnung umgewandelt wird.

Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die Zufallszahlen in dem Quantisierer verwendet, um die Offsetspannungen an den Eingängen der Komparatoren in ein weißes Rauschen umzuwandeln.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Steuereinrichtung für die dynamische Elementanpassung einen Modulo-Zähler auf.

Gemäß einer weiteren bevorzugten Weiterbildung sind die Zufallszahlen ganze Zahlen zwischen 0 und N-1, wobei N die Anzahl der Komparatoren ist.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Zufallszahlenerzeugungseinrichtung lineare Rückkopplungsschieberegister zum Erzeugen der Zufallszahlen auf.

Gemäß einer weiteren bevorzugten Weiterbildung weist der Analog-Digital-Wandler eine Schalteinrichtung zum Erzeugen eines modifizierten Ausgangssignals aus dem Ausgangssignal gesteuert durch das kompensierte Steuersignal auf, um das Vertauschen der Referenzspannungen bei der Steuerung der Verwendung der Elemente des Digital-Analog-Wandlers zu kompensieren.

Gemäß einer weiteren bevorzugten Weiterbildung weist der Quantisierer eine Schalteinrichtung auf, die Eingänge zum Anlegen der Referenzspannungen und Ausgänge zum Ausgeben von vertauschten Referenzspannungen an die Komparatoren aufweist, wobei die Schalteinrichtung die Zuordnung der Eingänge zu den Ausgängen abhängig von den Zufallszahlen vertauscht.

Gemäß einer weiteren bevorzugten Weiterbildung weist der Quantisierer ferner eine Referenzspannungserzeugungseinrichtung zum Erzeugen der Referenzspannungen auf.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Referenzspannungserzeugungseinrichtung eine Reihe von Widerständen oder Stromquellen auf.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung sind nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
1 einen Analog-Digital-Wandler gemäß der Erfindung;
2 einen bekannten Analog-Digital-Wandler;
3 einen weiteren bekannten Analog-Digital-Wandler;
4 Details eines Quantisierers in 3; und
5 einen bekannten Komparator mit Komparator-Offset-DEM.
In den Figuren bezeichnen gleiche Bezugszeichen oder Bezugszeichen, die aus der Abbildungsnummer als höchste Ziffer und gleichen Nummern als niedrigere Ziffern bestehen, gleiche oder funktionsgleiche Bestandteile.
1 zeigt einen Analog-Digital-Wandler gemäß der Erfindung. Der Analog-Digital-Wandler 100 weist einen Summierer 102, ein rauschformendes Filter 104, einen Quantisierer 106, ein digitales Filter 108, eine Steuereinrichtung für eine dynamische Elementanpassung (DEM, DEM = Dynamic Element Matching) 110, eine Kompensationseinrichtung 146, eine Schalteinrichtung 112, einen Digital-Analog-Wandler 114 und eine Zufallszahlenerzeugungseinrichtung 148 auf. Der Quantisierer 106 weist eine Referenzspannungserzeugungseinrichtung 130, eine Schalteinrichtung 132 und Komparatoren 136 auf.
Ein Eingang des Analog-Digital-Wandlers 100 ist mit einem ersten Eingang des Summierers 102 verbunden. Der Eingang des Analog-Digital-Wandlers 100 dient zum Anlegen eines Eingangssignals 118. Ein zweiter Eingang des Summierers 102 ist mit einem Ausgang des Digital-Analog-Wandlers 114 verbunden. Der Ausgang des Digital-Analog-Wandlers 114 dient zum Ausgeben eines analogen Ausgangssignals 116 bzw. eines Rückkopplungssignals. Ein Ausgang des Summierers 102 ist mit einem Eingang des rauschformenden Filters 104 verbunden. Der Ausgang des Summierers 102 dient zum Ausgeben eines Fehlersignals 120. Ein Ausgang des rauschformenden Filters 104 ist mit einem ersten Eingang der Komparatoren 136 verbunden. Der Ausgang des rauschformendes Filters 104 dient zum Ausgeben eines gefilterten Ausgangssignals 122. Ausgänge der Komparatoren 136 sind mit Eingängen des digitalen Filters 108, mit Eingängen der Steuereinrichtung für die dynamische Elementanpassung 110 und mit ersten Eingängen der Schalteinrichtung 112 verbunden. Die Ausgänge der Komparatoren 136 dienen zum Ausgeben eines digitalen Mehrbit-Ausgangssignals 124. Ein Ausgang des digitalen Filters 108 ist mit einem Ausgang des Analog-Digital-Wandlers 100 verbunden und dient zum Ausgeben eines Ausgangssignals 126 des Analog-Digital-Wandlers 100. Ein Ausgang der Steuereinrichtung für die dynamische Elementanpassung 110 ist mit einem ersten Eingang der Kompensationseinrichtung 146 verbunden. Der Ausgang der Steuereinrichtung für die dynamische Elementanpassung 110 dient zum Ausgeben von Steuersignalen 150. Ein Ausgang der Kompensationseinrichtung 146 ist mit einem zweiten Eingang der Schalteinrichtung 112 verbunden. Der Ausgang der Kompensationseinrichtung 146 dient zum Ausgeben von kompensierten Steuersignalen 152. Ein Ausgang der Schalteinrichtung 112 ist mit einem Eingang des Digital-Analog-Wandlers 114 verbunden. Der Ausgang der Schalteinrichtung 112 dient zum Ausgeben eines modifizierten Mehrbit-Ausgangssignals 154. Ein Ausgang der Zufallszahlenerzeugungseinrichtung 148 ist mit einem zweiten Eingang der Kompensationseinrichtung 146 und mit einem ersten Eingang der Schalteinrichtung 132 in dem Quantisierer 106 verbunden. Der Aus gang der Zufallszahlenerzeugungseinrichtung 148 dient zum Ausgeben von Zufallszahlen 156. Ausgänge der Referenzspannungserzeugungseinrichtung 130 sind mit zweiten Eingängen der Schalteinrichtung 132 verbunden. Die Ausgänge der Referenzspannungserzeugungseinrichtung 130 dienen zum Ausgeben von Referenzspannungen 142. Ausgänge der Schalteinrichtung 132 sind mit Eingängen der Komparatoren 136 verbunden. Die Ausgänge der Schalteinrichtung 132 dienen zum Ausgeben von gegenüber den Referenzspannungen 142 der Referenzspannungserzeugungseinrichtung 130 vertauschen Referenzspannungen 158. Die Schalteinrichtung 112 und der Digital-Analog-Wandler 114 bilden eine Rückkopplungsschleife zu dem Summierer 102.
Das rauschformende Filter 104 weist allgemein eine Kaskade von Integratoren auf und ist vorzugsweise ein Tiefpassfilter. Die Komparatoren 136 weisen vorzugsweise ein Array von Komparatoren auf. Die Referenzspannungserzeugungseinrichtung 130 weist vorzugsweise eine Reihe von Widerständen und alternativ Stromquellen oder ein Kapazitätsnetzwerk auf. Das digitale Filter 108 ist allgemein ein Dezimationsfilter und vorzugsweise ein Tiefpassfilter. Die Steuereinrichtung für die dynamische Elementanpassung 110 weist vorzugsweise einen Modulo-Zähler auf. Die Zufallszahlenerzeugungseinrichtung 148 ist vorzugsweise ein digitaler Zufallsgenerator, der beispielsweise mehrere lineare Rückkopplungsschieberegister (LSFR; LSFR = Linear Shift Feedback Register) aufweist. Die Schalteinrichtungen 112 und 132 sind Schaltmatrizen, deren Eingänge und Ausgänge untereinander in beliebiger Kombination einzeln verbunden werden können. Die Kompensationseinrichtung 146 ist vorzugsweise ein Subtrahierer, wie z. B. ein Modulo-Subtrahierer.
Beim Betrieb des Analog-Digital-Wandlers 100 wird das analoge Ausgangssignal 116 des Digital-Analog-Wandlers 114 mit dem analogen Eingangssignal 118 des Analog-Digital-Wandlers 100 durch den Summierer 102 kombiniert, z. B. subtrahiert, um das analoge Fehlersignal 120 zu erzeugen. Das Fehlersignal 120 wird durch das rauschformende Filter 104 gefiltert, um das gefilterte Ausgangssignal 122 zu erzeugen, das dem Quantisierer 106 zugeführt wird. Das Filter 104 dient dazu, um das Quantisierungsrauschen in dem Nutzfrequenzbereich zu unterdrücken. Der Quantisierer 106 dient dazu, um unter Verwendung von Komparatoren das digitale Mehrbit-Ausgangssignal 124 auszuwählen, das am nächsten zu dem gefilterten Ausgangssignal 122 des rauschformenden Filters 104 liegt. Dazu erzeugt die Referenzspannungserzeugungseinrichtung 130 Referenzspannungen 142 für die Komparatoren 136, deren Schwellenwerte allgemein einstellbar sind. Das Mehrbit-Ausgangssignal 124 des Quantisierers 106 wird dem digitalen Filter 108 zugeführt, das das Mehrbit-Ausgangssignal 124 filtert und das Ausgangssignal 126 mit einer geeigneten Abtastrate für eine weitere digitale Signalverarbeitung in einem folgenden System erzeugt. Das digitale Filter 108 trennt den Nutzfrequenzbereich aus dem Mehrbit-Ausgangssignal 124 heraus bzw. entfernt das außerhalb des Nutzfrequenzbereichs liegende Quantisierungsrauschen, das durch den Quantisierer 106 verursacht wird.
Die Zufallszahlenerzeugungseinrichtung 148 dient vorzugsweise dazu, um eine Folge von ganzzahligen Zufallszahlen 156 zwischen 0 und N-1 zu erzeugen. N ist dabei die Anzahl der Komparatoren 136 in dem Quantisierer 106. Die Zufallszahlen 156 werden in der Schalteinrichtung 132 verwendet, um die Referenzspannungen 142, die der Schalteinrichtung 132 durch die Referenzspannungserzeugungseinrichtung 130 zugeführt werden, zu verschieben bzw. zu rotieren und die vertauschten Referenzspannungen 158 an die Komparatoren 136 auszugeben. Die Schalteinrichtung 132 vertauscht dazu, nachdem ein neues Quantisierungsergebnis vorliegt, abhängig von den Zufallszahlen 156 die Zuordnung von Ein- und Ausgängen derselben. Ob die Referenzspannungen 142 um 1 oder 2 oder N-1 rotiert werden, hängt von der Zufallszahl 156 ab. Das zufällige Schieben bzw. das Verwürfeln der Referenzspannungen 142 linearisiert den Quantisierer 106 bzw. korrigiert die Offsetspannungen an den Eingängen der Komparatoren 136. Die durch die Offsetspan nungen bedingte Nichtlinearität an den Eingängen der Komparatoren 136 wird dabei in ein spektral weißes Rauschen umgewandelt.
Für die Elemente des Digital-Analog-Wandlers 114 ist das zufällige Rotieren oder Schieben als dynamische Elementanpassung nicht ausreichend. Die Linearität des Digital-Analog-Wandlers 114 ist jedoch für die Funktion des Analog-Digital-Wandlers 100 entscheidend. Um Fläche und Leistung zu sparen, wird in dem rückkoppelnden Digital-Analog-Wandler 114 vorzugsweise ein Fehlanpassungs-Formungs-Verfahren (Mismatch Shaping) 1. Ordnung zur Korrektur der Nichtlinearität von Elementen, wie z. B. Stromquellen, des Digital-Analog-Wandlers 114 angewandt. Es können jedoch alternativ auch aufwendigere Verfahren verwendet werden.
Die Steuereinrichtung für die dynamische Elementanpassung 110 berechnet aus dem letzten Quantisierungsergebnis in dem Mehrbit-Ausgangsignal 124 einen Rotationswert für die Zuordnung von Elementen des Digital-Analog-Wandlers 114, wobei der Rotationswert eine Fehlanpassungs-Formung 1. Ordnung (linear) in dem Digital-Analog-Wandler 114 bewirkt und durch die Steuersignale 150 dargestellt wird. Die Steuereinrichtung für die dynamische Elementanpassung 110 weist vorzugsweise einen Modulo-Zähler auf, der von 0 bis N-1 zählt und dann wieder zum Anfang, d. h. auf 0, zurückspringt, wobei N die Anzahl der Komparatoren 136 ist. In der Kompensationseinrichtung 146 wird eine Zufallszahl 156 der Zufallszahlenerzeugungseinrichtung 148 von dem Rotationswert der Steuersignale 150 bzw. dem Zählwert der Steuereinrichtung für die dynamische Elementanpassung 110 subtrahiert, um die Zufallszahl 156 zu negieren und die kompensierten Steuersignale 152 zu erzeugen. Die Schalteinrichtung 112 ändert die Zuordnung zwischen den Komparatoren 136 des Quantisierers 106 und den Elementen des Digital-Analog-Wandlers 114. Genauer ausgedrückt vertauscht die Schalteinrichtung 112 abhängig von den kompensierten Steuersignalen 152 die Zuordnung von Ein- und Ausgängen derselben, derart, dass das Vertauschen der Referenzspannungen 142 durch die Schalteinrichtung 132 des Quantisierers 106 örtlich vor dem Digital-Analog-Wandler 114 kompensiert wird, und gibt das modifizierte Mehrbit-Ausgangssignal 154 aus. Das thermometercodierte Quantisierungsergebnis in dem Mehrbit-Ausgangssignal 124 wird dadurch den Elementen des Digital-Analog-Wandlers 114 derart zugewiesen, dass die Fehlanpassung der Elemente in ein Rauschen 1. Ordnung umgewandelt wird. Die Steuereinrichtung für die dynamische Elementanpassung 110, die Kompensationseinrichtung 146 und die Schalteinrichtung sind ähnlich zu einem Barrel-Shifter, der ein Mismatch Shaping 1. Ordnung durchführt. Es sei bemerkt, dass die Daten an dem Eingang des Digital-Analog-Wandlers 114 mit oder ohne Quantisierer-Verwürfelung äquivalent sind.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben ist, ist dieselbe darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.

Claims

Analog-Digital-Wandler (100), mit: – einem Summierer (102) zum Kombinieren eines analogen Eingangssignals (118) des Analog-Digital-Wandlers (100) mit einem analogen Rückkopplungssignal (116), um ein analoges Fehlersignal (120) zu erzeugen; – einem Quantisierer (106), der Komparatoren (136) aufweist, zum Vergleichen des Fehlersignals (120) mit Referenzspannungen (142), um ein digitales Ausgangsignal (124) zu erzeugen; – einem Digital-Analog-Wandler (114) zum Umwandeln des digitalen Ausgangssignals (124) in das analoge Rückkopplungssignal (116); und – einer Steuereinrichtung für eine dynamische Elementanpassung (110) zum Erzeugen eines Steuersignals (150) aus dem digitalen Ausgangsignal (124) zum Steuern der Verwendung von Elementen des Digital-Analog-Wandlers (114) derart, dass eine Fehlanpassung der Elemente ausgeglichen wird, gekennzeichnet durch – eine Zufallszahlenerzeugungseinrichtung (148) zum Erzeugen von Zufallszahlen (156), die in dem Quantisierer (106) zum Vertauschen der Zuordnung der Referenzspannungen (142) zu den Komparatoren (136) verwendet werden, um eine Wirkung von Offsetspannungen an Eingängen der Komparatoren (136) zu beseitigen; und – eine Kompensationseinrichtung (146) zum Erzeugen eines kompensierten Steuersignals (152) aus dem Steuersignal (150) abhängig von den Zufallszahlen (156), um das Vertauschen der Zuordnung der Referenzspannungen (142) beim Steuern der Verwendung der Elemente des Digital-Analog-Wandlers (114) zu kompensieren.
Analog-Digital-Wandler (100) nach Anspruch 1, dadurch gekennzeichnet, dass die Verwendung der Elemente des Digital-Analog-Wandlers (114) derart gesteuert wird, dass die Fehlanpassung der Elemente in ein Rauschen 1. Ordnung umgewandelt wird.
Analog-Digital-Wandler (100) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Zufallszahlen (156) in dem Quantisierer (106) verwendet werden, um die Offsetspannungen an den Eingängen der Komparatoren (136) in ein weißes Rauschen umzuwandeln.
Analog-Digital-Wandler (100) nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Steuereinrichtung für die dynamische Elementanpassung (110) einen Modulo-Zähler aufweist.
Analog-Digital-Wandler (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zufallszahlen ganze Zahlen zwischen 0 und N-1 sind, wobei N die Anzahl der Komparatoren (136) ist.
Analog-Digital-Wandler (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zufallszahlenerzeugungseinrichtung (148) lineare Rückkopplungsschieberegister zum Erzeugen der Zufallszahlen (156) aufweist.
Analog-Digital-Wandler (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Analog-Digital-Wandler (100) eine Schalteinrichtung (112) zum Erzeugen eines modifizierten Ausgangssignals (154) aus dem Ausgangssignal (124) gesteuert durch das kompensierte Steuersignal (152) aufweist, um das Vertauschen der Referenzspannungen (142) bei der Steuerung der Verwendung der Elemente des Digital-Analog-Wandlers (114) zu kompensieren.
Analog-Digital-Wandler (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Quantisierer (106) eine Schalteinrichtung (132) aufweist, die Eingänge zum Anlegen der Referenzspannungen (142) und Ausgänge zum Ausgeben von vertauschten Referenzspannungen (158) an die Komparatoren (136) aufweist, wobei die Schalteinrichtung (132) die Zuordnung der Eingänge zu den Ausgängen abhängig von den Zufallszahlen (156) vertauscht.
Analog-Digital-Wandler (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Quantisierer (106) ferner eine Referenzspannungserzeugungseinrichtung (130) zum Erzeugen der Referenzspannungen (142) aufweist.
Analog-Digital-Wandler (100) nach Anspruch 9, dadurch gekennzeichnet, dass die Referenzspannungserzeugungseinrichtung (130) eine Reihe von Widerständen (330) oder Stromquellen aufweist.