JP4051807B2

JP4051807B2 - デジタル信号処理装置及び再生装置

Info

Publication number: JP4051807B2
Application number: JP09415199A
Authority: JP
Inventors: 元徳中村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-03-31
Filing date: 1999-03-31
Publication date: 2008-02-27
Anticipated expiration: 2019-03-31
Also published as: JP2000285603A

Description

【０００１】
【発明の属する技術分野】
本発明は、ΔΣ変調された１ビットデジタル信号をマルチビットデジタル信号に変換するデジタル信号処理装置、及び記録媒体に予め記録されているΔΣ変調された１ビットデジタル信号を再生する再生装置に関する。
【０００２】
【従来の技術】
アナログオーディオ信号に対し、従来のレートよりはるかに高いサンプリング周波数を用い、かつΔΣ変調回路構成を持つＡＤ変換器にてΔΣ変調を施して１ビットデジタル信号を得、それを記録再生するシステムは、以前より提案されている。
【０００３】
１ビットデジタル信号方式は、サンプリング周波数（ｆs）４４．１ＫＨｚ、１６ビット量子化のコンパクトディスク（ＣＤ）などに代表されるマルチビットデジタル信号方式とは根本的に異なり、広い周波数帯域の再生が可能となる。現在、ＣＤのサンプリング周波数ｆsの６４倍のサンプリング周波数を持つ１ビットデジタル信号方式を採用した、高品質オーディオディスク規格が提唱されている。この高品質オーディオディスク規格は、いわゆるスーパーオーディオＣＤ（Super Audio CD）規格と呼ばれている。
【０００４】
このスーパーオーディオＣＤ規格の１ビットデジタルオーディオデータをアナログ信号に変換する場合に、その元のデータの変調度が過変調となっていても、Ｄ／Ａ変換されえたアナログ出力はそのブロックの回路のダイナミックレンジの余裕度などのために、レベル特性、歪み特性などが急激に悪化することはない。
【０００５】
一方、上記規格に基づいたスーパーオーディオＣＤを再生する装置セット単体として考えると、いわゆる既存のデジタルオーディオインターフェースはマルチビットの従来のサンプリングレート（４４．１ＫＨｚなど）のデータを伝達することが目的とされているので、このデジタルオーディオインターフェースブロックの前で、１ビットデジタルオーディオデータをマルチビットデジタルオーディオデータに変換する必要がある。
【０００６】
また、ここで１ビットデジタルオーディオデータをマルチビットデジタルオーディオデータに変換する際に、元の変調度が５０％のときにマルチビットデジタルオーディオデータの最大値（フルビット）が出力されるように規定されている。
【０００７】
【発明が解決しようとする課題】
ところで、１ビットデジタルオーディオデータの変調度が５０％を超えた信号に関しては、マルチビット化された時点で、最大値にクリップされてしまい、もとの信号とは異なったデータとなり、結果的には歪んだ信号に変換されてしまう。
【０００８】
つまり、過変調の１ビットデータが存在するスーパーオーディオＣＤ規格のディスクなどを再生した場合に、そのアナログ出力とデジタル出力の信号にレベル、歪みなどの点で大きな違いが生じてしまうことになる。
【０００９】
本発明は、上記実情に鑑みてなされたものであり、１ビットデジタルオーディオ信号をマルチビットデジタルオーディオ信号に変換する際に、マルチビットデータの最大値での張り付きを抑え、平均レベルの確保を可能とし、ダイナミックレンジの有効利用が可能となるデジタル信号処理装置及び再生装置の提供を目的とする。
【００１０】
【課題を解決するための手段】
本発明に係るデジタル信号処理装置は、上記課題を解決するために、ΔΣ変調により得られた１ビットデジタル信号をマルチビットデジタル信号に変換するとともに減衰処理を施す変換手段と、上記変換手段から出力されたマルチビットデジタル信号のレベルを基に決定した非線形のゲインカーブと、所定の増幅量に基づいて上記マルチビットデジタル信号のレベル制御を行うレベル制御手段とを備える。
【００１１】
また、本発明に係るデジタル信号再生装置は、上記課題を解決するために、記録媒体に予め記録されているΔΣ変調により得られた１ビットデジタル信号を再生するデジタル信号再生装置において、上記記録媒体から上記１ビットデジタル信号を再生する再生手段と、上記再生手段で再生された上記１ビットデジタル信号をマルチビットデジタル信号に変換するとともに減衰処理を施す変換手段と、上記変換手段から出力されたマルチビットデジタル信号のレベルを基に決定した非線形のゲインカーブと、所定の増幅量に基づいて上記マルチビットデジタル信号のレベル制御を行うレベル制御手段とを備えてなる。
【００１２】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。この実施の形態は、高品質オーディオを再生する、図１に示すオーディオディスクプレーヤ１である。このオーディオディスクプレーヤ１は、ＣＤのサンプリング周波数ｆsの６４倍のサンプリング周波数（６４ｆｓ）を持つ１ビットデジタル信号からなる高品質オーディオ信号を記録している光ディスクを再生する。
【００１３】
この１ビットデジタル信号は、図２に示すような構成の１ビットΔΣ変調器により生成される。１ビットΔΣ変調器は、加算器７１と、積分器７２と、量子化器７３と、遅延器７５とを備えてなる。加算器７１の加算出力は積分器７２に供給され、積分器７２からの積分出力は量子化器７３に供給される。量子化器７３の量子化出力は出力端子７４から導出されると共に、遅延器７５を介して負符号とされて加算器７１にフィードバックされ、入力端子７０から供給されるアナログオーディオ信号に加算される。この加算器７１からの加算出力は、積分器７２で積分される。そして、この積分器７２からの積分出力を量子化器７３で１サンプル期間毎に量子化しているので、出力端子７４から１ビット量子化データ、すなわち上記１ビットデジタル信号Ｄ₁を出力することができる。
【００１４】
図１に戻り、このオーディオディスクプレーヤ１は、光ディスク２から１ビットデジタル信号をＲＦ信号として読み出す光学ピックアップ３と、光学ピックアップ３が読み出したＲＦ信号に所定の信号処理を施して１ビットデジタル信号Ｄ₁を生成する共にトラッキング，フォーカシング等のサーボ信号を生成する再生信号処理部４と、再生信号処理部４からの１ビットデジタル信号Ｄ₁をアナログのオーディオ信号Ａ_Oに変換する１ビットＤ／Ａ変換器５と、再生信号処理部４からの１ビットデジタル信号Ｄ₁をマルチビットデジタル信号Ｄ_Mに変換するとともに減衰する変換部７と、変換部７からのマルチビットデジタル信号Ｄ_Mに対してデジタルデータ領域においてそのレベルを自動的にかつダイナミックに制御するレベル自動制御部１０と、このレベル自動制御部１０でレベルが制御されたマルチビットデジタル信号を例えばＩＥＣ９５８で規格されているデジタルオーディオインターフェース出力のオーディオデータエリアに乗せるデジタルＩ／Ｆ部１４とを備える。デジタルＩ／Ｆ部１４からのデジタルオーディオインターフェース出力はディジタル出力端子１５から出力される。なお、このデジタルオーディオインターフェース出力は後段で高周波成分を除去するためのフィルタ手段に供給されてもよい。
【００１５】
このオーディオディスクプレーヤ１は、従来のオーディオディスクプレーヤに比べて、１ビットデジタル信号Ｄ₁をマルチビットデジタル信号Ｄ_Mに変換する途中に例えば固定の減衰処理を施す変換部７と、変換部７で減衰処理が施されたマルチビットデジタル信号のレベルがフルビットを越えないようにレベルを自動的に制御するレベル自動制御部１０を設けた点が特徴的である。
【００１６】
従来のオーディオディスクプレーヤは、規定された最大変調度を持つデシメーションフィルタでダウンサンプリングしてマルチビット信号に変換、それをデジタルオーディオインターフェースに出力する場合に、過変調レベル部分を、確実にレベルクリップして再生してしまう。このため、１ビットデジタル信号をＤ／Ａ変換して出力するアナログ出力信号と、マルチビットデジタル出力信号では、レベルの差、歪みの差が存在することになる。
【００１７】
そこで、上記図１のオーディオディスクプレーヤ１では、変換部７において、マルチビット変換部９の前段に固定量減衰部８を設けている。また、変換部７からのマルチビット信号のレベルがフルビットを越えないように、レベル自動制御部１０でレベルを自動的に制御し、Ｄ−Ｉ／Ｆ部１４に入力している。
【００１８】
先ず、変換部７について説明する。変換部７は固定量減衰部８とマルチビット変換部９とを備え、上記１ビットデジタル信号Ｄ₁をマルチビットデジタル信号Ｄ_Mに変換、及びサンプリング周波数を６４ｆｓからｆｓにダウンサンプリングする途中に固定の減衰処理を施す。
【００１９】
変換部７の具体的な例について図３，図４を用いて説明する。図３は固定量減衰部８の要部であり、図４はマルチビット変換／デシメーション部９の要部である。
【００２０】
固定量減衰部８は、無信号を意味する、ΔΣ変調により得られた１ビットデジタル信号、例えば０パターン信号であるミュート信号を発生するミュートパターン発生器１８と、ミュートパターン発生器１８からのミュート信号に入力端子１７を介して供給される１ビットデジタル信号Ｄ₁とを加算し、加算器出力信号Ｄｓを出力端子１９に供給する１ビット加算器２６とを備えてなる。ミュートパターンとは、６４倍ｆｓレートの１ビット信号データの２値（０と１）の、ある一定期間中の出現比率が１対１である固定パターンで、これをＤＡ変換すると、アナログ信号でのゼロレベルに相当する。
【００２１】
ここで、端子２１，２２から後の構成は、図４に示すマルチビット変換部９の前部の構成とほぼ同様となる。すなわち、図４の切換スイッチ２５が下側の被選択端子に接続されたとき、加算器２６は端子２１からの１ビット入力信号Ｄ₁と端子２２からのミュート信号を加算する。これをデュアル入力という。
【００２２】
これに対して、図４の切換スイッチ２５が上側の被選択端子に接続されると、加算器２６は端子２１からの１ビット入力信号Ｄ₁同士を加算する。これをシングル入力という。このときの固定減衰量部８の等価回路を図５に示す。
【００２３】
変換部７の１ビットデジタル信号の入力が例えば図５のように、端子２１同士からの加算構成を持っていたとする。１ビット加算器２６の加算器出力信号Ｄｓは、Ａ＋Ｂで表せるが、１ビット入力信号Ｄ₁は２入力が１ビット加算器２６に接続されているので、加算器出力信号ＤｓはＡ＋Ａつまり２Ａとなる。
【００２４】
一方、Ｂ入力（端子２２）に、図３のようにミュートパターン発生器１８を接続したとする。図３の加算器出力Ｄｓは、Ａ＋Ｂであるが、Ｂ入力はミュートパターンなので、Ｂ＝０、よって、出力は、Ａ＋０つまりＡとなる。図５の出力２Ａに対し、図３のような構成をとれば出力はＡとなり、レベルはちょうど半分、６ｄＢの固定量減衰になる。この方法は、１ビット信号をマルチビットへ変換していく初段にて、ミュートパターンとの合成により固定減衰量を得るもので、後段のマルチビット変換部９でのクリップに達するまでのレベルを、引き下げたことに相当する。
【００２５】
図４において、切換スイッチ２５を切り換えて上記デュアル入力又はシングル入力を切り換えるための切換制御信号は、制御信号端子２３から与えられる。この切換制御信号は、ユーザによるマニュアル操作で生成されてもよいし、あるいは自動的に生成されてもよい。
【００２６】
図４のマルチビット変換部９の残りの構成について説明する。１ビット加算器２６からの２ビットの加算器出力信号Ｄｓはフォーマット部２７に供給される。フォーマット部２７は２ビットの３値、例えば１＋１を表す“１０”、１＋０又は０＋１を表す“０１”、０＋０を表す“００”を、４ビットのオフセットバイナリー３値にフォーマット化する。すなわち、上記“１０”を“１１００”（＋４）、“０１”を“１０００”（０）、“００”を“０１００”（−４）に変換する。
【００２７】
フォーマット部２７からの４ビットは、切換スイッチ２８に供給される。この切換スイッチは、入力端子２４からの６４ｆｓ４ビット入力と、フォーマット部２７からの４ビットとを切り換えてオフセットバイナリー変換部２９に供給する。
【００２８】
オフセットバイナリー変換部２９は、切換スイッチ２８からの６４ｆｓ４ビットのオフセットバイナリーを、２の補数に変換する。具体的には、上記“１１００”を“０１００”に、上記“１０００”を“００００”に、上記“０１００”を“１１００”に変換する。このオフセットバイナリー変換部２９の変換出力までが６４ｆｓの４ビットであり、移動平均フィルタ３０に供給される。
【００２９】
移動平均フィルタ３０は、サンプリングレートを１／８に落とし、かつ語長を１９ビットに増やす。この１９ビット、８ｆｓのフィルタ出力は、ゲイン設定部３１に供給され、ゲインが設定される。
【００３０】
このとき、ゲイン設定部３１では、オーバーフローリミッタがかけられる。そして、このゲイン設定部３１からの８ｆｓ、２０ビットはＦＩＲ（１）３２に供給される。
【００３１】
ＦＩＲ（１）３２は上記８ｆｓ、２０ビットを４ｆｓ、２１ビットにダウンサンプリング／デシメーションする。
【００３２】
また、ＦＩＲ（２）３３及びＦＩＲ（３）３４を通すことによって、端子３５にはｆｓ、２１／２４ビットが得られる。
【００３３】
ここでは、変換部７の入力にて固定量減衰を行ったが、１ビットディジタル信号をマルチビットディジタル信号に変換する途中、具体的にはゲイン設定部３１より前のブロックにおいて固定量減衰がなされていればよい。
【００３４】
次に、レベル自動制御部１０の詳細について説明する。レベル自動制御部１０は、変換部７によりマルチビット化されて得られたマルチビットデジタル信号Ｄ_Mの入力レベルを基に所定のアルゴリズムで非線形のゲインカーブを決定し、この非線形のゲインカーブと、所定の増幅量に基づいて上記マルチビットデジタル信号Ｄ_Mの出力レベルを制御する。
【００３５】
このレベル自動制御部１０は、上記マルチビットデジタル信号のレベルを検出するレベル検出部１１と、レベル検出部１１で検出したレベルを基に非線形のゲインカーブと、処理の増幅量を演算により求めるレベル演算部１２と、レベル演算部１２で決定された上記非線形のゲインカーブと上記所定の増幅量に応じて上記マルチビットデジタル信号を可変するレベル可変部１３とから構成される。
【００３６】
変換部７によりマルチビット化されて得られたマルチビットデジタル信号Ｄ_Mは、レベル検出部１１でレベル検知され、それを基にレベル演算部１２で非線形のゲインカーブと所定の増幅量（例えばプラス６ｄＢ）が決定され、レベル可変部１３において上記非線形のゲインカーブと上記増幅量に基づいて出力レベルが可変される。
【００３７】
なお、このレベル自動制御部１０をデジタル信号処理ユニット（ＤＳＰ）で形成することにより仮に１ビットデータでの変調度が５０％以上のデータが入ってきたとしても、瞬時にそのレベル制御を行うことにより、マルチビットデータ上で最大値に貼り付くことがなく、デジタルインターフェースの出力のようなマルチビット信号を出力することができる。
【００３８】
レベル演算部１２は、ゲイン係数生成器を内蔵し、上記入力レベルに応じて所定のアルゴリズムで非線形のゲインカーブを求めることができる。この非線形のゲインカーブを与えることにより、レベル可変部１３では出力レベルが可変される。このときの入力レベルと出力レベルの特性は、図６に示すような非線形な特性となり、１ビットデジタルデータをＤ／Ａ変換したような特性に近づけることになる。
【００３９】
しかし、この図６に示す特性では、いかなるレベル入力においてもフルビット固定とはならないが、入力レベルが０ｄＢであっても出力レベルは−６ｄＢとしかならず、出力レベルが全体的に低くなってしまう。
【００４０】
通常、線形のままの信号をそのまま増幅すると図７のように最大値でクリップしてしまい、結果的には歪んだ信号となってしまう。そこで、一度図６のような非線形の処理を加えた後で、さらにレベル演算部１２で演算により求めた増幅量、例えば＋６ｄＢで増幅すれば、図８のような特性となり、飽和曲線による処理がなされて、最大値にはりつく事は少なくなる。
【００４１】
以上のように、レベル検出部１１、レベル演算部１２、レベル可変部１３からなるレベル自動制御部１０で、一度非線形処理を施してから増幅することにより、１ビットデジタルデータをマルチビットデジタルデータに変換した際に、そのマルチビット上のデータを最大値ではりつかせることなく、かつ平均レベルを確保し、１ビットデジタルデータをＤ／Ａ変換したように特性な近づけることができる。
【００４２】
また、レベル自動制御部１０をＤＳＰで構成すれば、仮に１ビットデータでの変調度が５０％以上のデータが入ってきたとしても、瞬時にそのレベルを制御することができる。
【００４３】
このような処理を行ったマルチビットデータをデジタルインターフェースの出力に用いれば、１ビットデジタルデータのアナログ出力と類似した信号を、デジタルインターフェースに接続した外部機器において再現することが可能となる。
【００４４】
また、更にはレベル演算部１２においての、非線形のゲインカーブをいろいろな特性のものに差し替えることにより、その出力特性をも自由に変えることができる。
【００４５】
なお、上記実施の形態はオーディオディスクプレーヤ１としたが、本発明は、上記図２によって得られた１ビットオーディオ信号を直接、アナログ信号、及びマルチビット信号に変換するデジタル信号処理装置に適用することもできる。
【００４６】
【発明の効果】
以上、本発明によれば、１ビットデジタルオーディオ信号をマルチビットデジタルオーディオ信号に変換するときに、レベル制御手段が上記マルチビットデジタルオーディオ信号のレベルを基に求めた非線形のゲインカーブと、所定の増幅量を使って、マルチビットデジタル信号のレベルを制御するので、マルチビットデータの最大値での張り付きを抑え、平均レベルの確保を可能とし、ダイナミックレンジの有効利用が可能となる。
【００４７】
また、レベル制御部内で、入力レベルによって変化するゲイン係数生成器を使用することにより、線形エリアから非線形エリアへの移行もスムーズで、最大値付近でも急激にクリップすることの無い特性を得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態となるオーディオディスクプレーヤの構成を示すブロック図である。
【図２】ΔΣ変調器の構成を示すブロック図である。
【図３】上記図１に示したオーディオディスクプレーヤの要部となる変換部内の固定量減衰部の詳細な構成を示すブロック図である。
【図４】上記図１に示したオーディオディスクプレーヤの要部となる変換部内のマルチビット変換部の詳細な構成を示すブロック図である。
【図５】上記図３に示した固定量減衰部の原理を説明するためのブロック図である。
【図６】上記図１に示したオーディオディスクプレーヤの要部のレベル自動制御部内のレベル演算部で非線形のゲインカーブが与えられることにより、レベルが可変された信号の特性を示す図である。
【図７】最大値でクリップしてしまった信号の特性を示す図である。
【図８】上記図６に示すような非線形処理をした信号に対し＋６ｄＢの増幅を施して得られた特性を示す図である。
【符号の説明】
１オーディオディスクプレーヤ、２光ディスク、３光学ピックアップ、４再生信号処理部、５１ビットＤ／Ａ変換器、７変換部、８固定量減衰部、９マルチビット変換部、１０レベル自動制御部、１１レベル検出部、１２レベル演算部、１３レベル可変部

Claims

ΔΣ変調により得られた１ビットデジタル信号をマルチビットデジタル信号に変換するとともに減衰処理を施す変換手段と、
上記変換手段から出力されたマルチビットデジタル信号のレベルを基に決定した非線形のゲインカーブと、所定の増幅量に基づいて上記マルチビットデジタル信号のレベル制御を行うレベル制御手段と
を備えることを特徴とするデジタル信号処理装置。
上記レベル制御手段は、
上記マルチビットデジタル信号のレベルを検出するレベル検出手段と、
上記レベル検出手段で検出したレベルを基に非線形のゲインカーブと所定の増幅量を演算により求めるレベル演算手段と、
上記レベル演算手段で決定された上記非線形のゲインカーブ及び上記増幅量に応じて上記マルチビットデジタル信号を可変するレベル可変手段と
を備えてなることを特徴とする請求項１記載のデジタル信号処理装置。
上記変換手段は上記減衰処理を施すために、
ΔΣ変調による無信号１ビットデジタル信号を発生する無信号発生手段と、
上記無信号発生手段から発生された無信号１ビットデジタル信号と入力１ビットデジタル信号を加算する加算手段と
を備えることを特徴とする請求項１記載のデジタル信号処理装置。
記録媒体に予め記録されているΔΣ変調により得られた１ビットデジタル信号を再生するデジタル信号再生装置において、
上記記録媒体から上記１ビットデジタル信号を再生する再生手段と、
上記再生手段で再生された上記１ビットデジタル信号をマルチビットデジタル信号に変換するとともに減衰処理を施す変換手段と、
上記変換手段から出力されたマルチビットデジタル信号のレベルを基に決定した非線形のゲインカーブと、所定の増幅量に基づいて上記マルチビットデジタル信号のレベル制御を行うレベル制御手段と
を備えてなることを特徴とするデジタル信号再生装置。
上記レベル制御手段は、
上記マルチビットデジタル信号のレベルを検出するレベル検出手段と、
上記レベル検出手段で検出したレベルを基に非線形のゲインカーブと所定の増幅量を演算により求めるレベル演算手段と、
上記レベル演算手段で決定された上記非線形のゲインカーブ及び上記増幅量に応じて上記マルチビットデジタル信号を可変するレベル可変手段と
を備えてなることを特徴とする請求項４記載のデジタル信号再生装置。
上記変換手段は上記減衰処理を施すために、
ΔΣ変調による無信号１ビットデジタル信号を発生する無信号発生手段と、
上記無信号発生手段から発生された無信号１ビットデジタル信号と入力１ビットデジタル信号を加算する加算手段と
を備えることを特徴とする請求項４記載のデジタル信号再生装置。