KR100309357B1

KR100309357B1 - 아날로그/디지탈변환기

Info

Publication number: KR100309357B1
Application number: KR1019930026542A
Authority: KR
Inventors: 디에테르에르네스트미첼테르쎈
Original assignee: 요트.게.아. 롤페즈; 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1992-12-16
Filing date: 1993-12-06
Publication date: 2001-12-15
Also published as: SG44872A1; DE69320448T2; JP3179268B2; KR940017072A; TW236054B; HK1013374A1; JPH06232754A; US5561425A; DE69320448D1

Abstract

복수의 아날로그 입력 신호를 대응하는 복수의 디지탈 신호로 변환하는 아날로그/디지탈 변환기 아날로그 멀티플렉서(2), 오버샘플링용 시그마-델타 변조기(8), 데시메이터 겸 저역 통과 필터(10), 디지탈 디멀티플렉서(12), 보간기(14) 및 디지탈 매트릭스(16)와 직렬 배치를 가지며, 이들 전체는 동시 동작한다.

Description

아날로그/디지탈 변환기

제 1 도는 본 발명에 따른 아날로그/디지탈 변환기의 기본 회로도.

제 2 도 내지 제 7 도는 본 발명에 따른 아날로그/디지탈 변환기의 동작 예시도.

* 도면의 주요부분에 대한 부호의 설명 *

2 : 아날로그 멀티플렉서 8 : 시그마-델타 변조기

10 : 추출기 12 : 디지탈 디멀티플렉서

14 : 디지탈 보간기 16 : 디지탈 매트릭스

본 발명은, 아날로그 입력 신호를 디지탈 출력 신호로 변환하는 아날로그/디지탈 변환기에 관한 것으로, 상기 변환기는 아날로그 신호를 샘플링 레이트 Fs의 배수 N(N 은 1보다 큰 정수)인 오버샘플링 레이트 N*Fs를 갖는 2치(2値) 신호(bivalent signal)로 변환하는 오버샘플링용의 시그마-델타 변조기 및 상기 2치 신호를 샘플링 레이트 Fs 를 갖는 데시메이트된(decimated) 디지탈 신호로 변환하는 데시메이터(decimator)를 포함한다.

그러한 아날로그/디지탈 변환기는 특히 1986년 4월에 방행된 필립스사의 기술 문헌, Philips Technical Review 42, No. 6/7의 pp. 230-238에 J. J. van der kam 에 의해 발표된 논문 "A digital 'decimating' filter for analog-to-digital conversion of hi-fi audio signals"의 특히 제 3도에 공지되어 있다. 2치 또는 1비트 시그마-델타 변조는 분해능을 고의적으로 낮게 하고 양자화 잡음이 높게 되는 양자화 수단에 의해 오버샘플링을 행하여 아날로그 신호를 1 비트 디지탈 신호로 변환하는 기술이다. 디지탈 신호는 1 비트 디지탈/아날로그 변환기에 의해 아날로그 피드백 신호로 재변환되며, 이 아날로그 피드백 신호는 차동단에서 아날로그 입력 신호로부터 감산된다. 두 신호의 차는 저역 통과 루프 필터로 여과되어 1 비트 양자화기로서 동작하는 클럭 제어 비교기에 인가된다. 아날로그 신호의 베이스 밴드 주파수에 대한 루프 이득을 충분히 높게 하면, 1 비트 디지탈 신호에서는 베이스 밴드보다 높은 양자화 잡음이 비교적 높게 된다고 하는 희생을 수반하게 되어 베이스 밴드에서 양자화 잡음이 비교적 낮게 된다. 그러나, 상술한 논문에 명료하게 설명된 바와 같이, 디지탈 데시메이팅 필터는 베이스 밴드보다도 높은 잡음을 효과적으로 억압시킬 수 있고 오버샘플된 1 비트 신호를 보다 낮은 소정의 샘플링 레이트의 멀티 비트 디지탈 신호로 변환시키는 것이 가능하다. 이 아날로그/디지탈 변환 기술은, 특히 실제의 양자화에 대해 간단한 판정 회로(비교기)를 필요로 할 뿐이라는 점에서 바람직하다.

1개 이상의 입력 신호를 아날로그/디지탈 변환하는 경우에, 아날로그/디지탈 변환기의 수를 제한할 필요가 있다. 1개 이상의 입력 신호를 아날로그/디지탈 변환하는 경우에, 아날로그/디지탈 변환기는 시분할적으로 사용되고, 이 아날로그/디지탈 변환기의 입력단과 직렬로 아날로그 멀티플렉서가 배치되며, 이 아날로그/디지탈 변환기의 출력단과 직렬로 디지탈 디멀티플렉서가 배치되는 것 자체가 공지되어 있다. 실제의 아날로그/디지탈 변환에 대해서는, 예를 들어 플래쉬, 멀티스텝 또는 순차 접근 변환기와 같은 통상의 어떤 종류의 아날로그/디지탈 변환기도 사용될 수도 있다. 이들 변환기는 공통적으로 소정의 디지탈 워드 길이를 직접 갖는 출력 신호를 소정의 샘플링 레이트로 생성하도록 되어 있다. 이 경우에도, 1 비트 시그마-델타 변조기를 사용하는 것이 그 단순함을 위해 바람직하다. 그러나, 이 시그마-델타 변조기의 루프 중에 시간 지연이 발생하기 때문에, 이 시그마-델타 변조기를 사용하는 것이 불가능하다. 이 경우에, 1 비트 시그마-델타 변조기의 출력 신호가 이것에 대응하지 않는 아날로그 입력 신호로부터 감산될 것이며, 그 결과 개개의 입력 신호간에 제거 불가능한 크로스 토그가 발생하게 될 것이다.

미국 특허 제 4,837,527 호의 명세서에는, 오버샘플링용의 시그마-델타 변조기와 데시메이터 회로망과의 직렬 배치가 개시되어 있고, 이 직렬 배치에, L 및 R 오디오 신호의 다중으로 형성된 스테레오 다중 신호가 인가되도록 되어 있다. 이 스테레오 다중 신호는 베이스 밴드 스테레오 합 신호(L+R), 19kHz 스테레오 파일럿 톤 및 38kHz 압축된 반송파를 진폭 변조한 스테레오 차 신호(L-R)를 포함한다. 데시메이터 회로망은 스테레오 다중 신호를 디지탈화한 신호를 생성하고, 이 디지탈화한 신호를 다음에 디지탈적으로 복조하여 디지탈 L 및 R 신호를 형성할 필요가 있다. 그러나, 억압 반송파를 재생할 필요가 있기 때문에 이 복조에는 문제가 있다.

일본 특허 공개평 2-95024 호의 초록에는, 멀티플렉서 및 시그마-델타 변조기를 포함하는 1개 이상의 입력 신호에 적용되는 아날로그/디지탈 변환기가 개시되어 있다. 시그마-델타 변조기의 신호가 입력 신호를 정확히 표시하게 될 때까지의 임의의 천이 시간을 필요로 한다. 이 천이 시간은 시그마-델타 변조기의 샘플링 레이트에 의존한다. 다른 입력 신호로 전환되면, 다시 천이 시간의 만료를 기다릴 필요가 있다. 이 공지된 아날로그/디지탈 변환기에서는, 다른 입력 신호로 전환되는 것에 따라, 시그마-델타 변조기를 초기화함으로써 이 천이 시간이 최소로 된다. 이 처리는 시스템을 비교적 느리게 한다.

본 발명의 목적은 1개 이상의 아날로그 입력 신호를 처리할 수 있는 오버샘플링용 1 비트 시그마-델타 변조기를 구비하며, 상술한 단점을 갖지 않는 아날로그/디지탈 변환기를 제공하기 위한 것이다. 이 목적을 위해서, 본 발명에 따른 서두에 규정된 형태의 아날로그/디지탈 변환기는

K(K는 1보다 큰 정수) 개의 아날로그 신호를 수신하는 K 개의 입력들을 가지며, 샘플링 레이트 Fs의 주기 1/Fs 내에서 K 개의 아날로그 신호들의 연속하는 부분들을 구비하는 시간 다중 신호를 상기 시그마-델타 변조기(8)에 공급하는 아날로그 멀티플렉서와,

상기 데시메이트된 디지탈 출력 신호를 수신하여 샘플링 레이트 Fs를 갖는 시간적으로 시프트된 K 개의 디지탈 신호들을 공급하는 디지탈 디멀티플렉서와,

서로에 대해 시간적으로 시프트된, 샘플링 레이트 Fs를 갖는 상기 K 개의 디지탈 신호를 샘플링 레이트 Fs를 갖는 K 개의 동시 발생의 보간 디지탈 신호로 변환하는 디지탈 보간기, 및

K 개의 보간된 디지탈 신호를 샘플링 레이트 Fs를 갖는 K 개의 디지탈 출력 신호들로 변환하며, 상기 K 개의 출력 신호들 각각은 상기 K 개의 보간된 신호들 중 적어도 한 신호로부터 추출된(derived) 디지탈 매트릭스를 더 구비하는 것을 특징으로 한다.

본 발명에 의하면, 아날로그 멀티플렉서 및 디지탈 디멀티플렉서가 시그마-델타 변조기 및 데시메이터와 동기하여 동작하기 때문에, 샘플링 레이트 Fs를 갖는 디멀티플렉스된 디지탈 시계열 신호간에 얻어진 크로스 토크는 예측할 수 있고, 이 크로스 토크가 디지탈 매트릭스에 의해 제거된다. 디지탈 보간기는 디지탈 매트릭스에 디지탈 신호 샘플들을 동시에 입력시킨다.

본 발명에 의한 아날로그/디지탈 변환기의 다른 실시예에서는, 상기 데시메이터가 시간 이산 유한 임펄스 응답 반파대역(half band) 저역 통과 필터를 구비하며, 이 저역 통과 필터는 실질적으로 일정한 인벨로프 지연과, 3-dB 점이 샘플링 레이트 Fs 에 위치하는 롤-오프(roll-off)를 갖는 진폭 특성을 가지고 있고, 상기 롤-오프는 샘플링 레이트 Fs 에 대해 실질적으로 중심 대칭이 되는 것을 특징으로 하고 있다.

이와 같은 반파대역(half band) 저역 통과 필터에는, 시그마-델타 변조기의 양자화 잡음의 상승 스펙트럼이 추가적으로 감소되고, 계수를 예상할 수 있는 간단한 매트릭싱을 실현할 수 있다는 이점이 있다.

본 발명의 이런 그리고 다른 양태들은 이제 기술될 것이며 첨부한 도면을 참조하여 설명된다.

제 1 도는 본 발명에 의한 아날로그-디지탈 변환기를 도시하고, 이 변환기는 일례로서 2개의 아날로그 신호 LA 및 RA 를 디지탈화하여 2개의 디지탈 신호 LD 및 RD 를 형성한다. 그러나, 이 시스템은 2개 이상의 신호를 처리하도록 구성될 수 있다. 이 아날로그/디지탈 변환기는, 아날로그 입력 신호 LA 및 RA를 수신하는 입력단(4 및 6)을 갖는 아날로그 멀티플렉서(2)와, 1 비트 시그마-델타 변조기(8)와, 데시메이터(10)와, 디지탈 디멀티플렉서(12)와, 디지탈 보간기(14) 및 디지탈 매트릭스(16)와 직렬 배치를 갖는다. 이들 전체의 구성 소자의 동작은 클럭 펄스 발생기(도시하지 않음)로부터의 클럭 펄스에 의해 제어된다. 클럭펄스는 아주 간단한 형태로 도시된다. 클럭 펄스의 주파수는 Fs 또는 그 배수와같다. 멀티플렉서(2)는 샘플링 레이트 Fs 로 입력단(4) 및 입력단(6) 간에서 전환한다. 제 2 도에 도시된 바와 같이, 상호간에 180°시프트된 반복 레이트 Fs 를 갖는 샘플들의 2개의 아날로그 열(列)의 합인 아날로그 멀티플렉서 신호 MPXA가 얻어진다. 멀티플렉스 신호 MPXA 는 저주파수 성분(L + R)/2 및 반송파 성분 SQWV*(L-R)/2 을 갖는데, 여기서 L 및 R 은 아날로그 신호 LA 및 RA 의 순간 진폭이며, SQWV 는 주기 1/Fs 내에서 교번적으로 포지티브 및 네가티브가 되는 구형파 함수를 표현하고 있고, 다음 식(1)으로 표현될 수 있다.

멀티플렉스 신호 MPXA 의 주파수 스펙트럼은 제 3 도에 도시되며, 베이스 밴드 a와 샘플링 레이트 Fs 의 기수배에서의 고조파를 가지며, 이들 고조파 중 Fs 에서의 제 1 고조파 b 및 3*Fs 에서의 제 3 고조파만을 도시한다.

멀티플렉스 신호 MPXA 는 시그마-델타 변조기(8)에 인가되며, 이 변조기(8)는 오버샘플링 레이트 N*Fs 에서 동작하고, 아날로그 멀티플렉스 신호 MPXA 를 2치 또는 1 비트 디지탈 신호 SDMD 로 변환한다. 오버샘플링용 1 비트 시그마-델타 변조기의 효과는 특히 비교적 매우 큰 양자화 잡음을 변조된 신호, 이 경우 멀티플렉스 신호 MPXA 의 유효 주파수 대역 이상의 범위로 시프트("잡음 정형")시키는 것이다. 이 효과는, 제 4도에 도시된 바와 같이, 2치 신호 SDMD 의 진폭을 주파수에 대해 도시되고, 부호 a 및 b 는 제 3 도에서와 마찬가지 의미를 갖는다. 시그마-델타 변조기에서 코스(coarse) 양자화의 결과로서 잡음 성분 n 의 스펙트럼은 시그마-델타 변조기의 루프 중 저역 통과 필터의 통과 대역에 대해 상보적 주파수 범위로 시프트된다. 2치 신호 SDMD 는 다음 식(2)으로 기록될 수도 있다.

여기서이고, HF 는 신호 MPXA 의 고조파이며, n 은 시그마-델타 변조기의 잡음이다.

데시메이터(10)는 디지탈 저역 통과 필터로서 기능하고, 샘플링 레이트 N*Fs 를 갖는 2치 신호 SDMD 를, 낮은 샘플링 레이트 Fs 를 갖는 멀티 비트 디지탈 멀티플렉서 신호 MPXD 로 변환한다. 1 비트 시그마-델타 변조기 및 데시메이터의 이론 및 동작은 특히 상술한 필립스사의 논문에 쉽게 설명되어 있다. 제 5 도는 데시메이터(10)의 곡선 g 에 따라 가파른 필터링이 행해진 디지탈 멀티플렉스 신호 MPXD 의 주파수 스펙트럼을 도시하며, 고조파 HF는 완전히 억압되고, 잡음 성분 n은 거의 완전하게 억압되어 있다. 이 디지탈 멀티플렉서 신호 MPXD 는 제 6 도에 도시되며, 번호 1 을 붙인 샘플링의 제 1 열(subseries)과 번호 2 를 붙인 샘플링의 제 2 열(subseries)로 이루어진 샘플링 열을 가지고 있고, 제 1 열(subseries)의 샘플링과 제 2 열(subseries)의 샘플링과는 교번적으로 발생한다. 각 주기 1/Fs에서 제 1 열(subseries)의 1개의 샘플(1)과 제 2 열(subseries)의 1개의 샘플(2)이 발생한다. 데시메이터의 위상 시프트를 고려하면, 디지탈 멀티플렉서 신호 MPXD 의 샘플 열은 다음 식(3)으로 표현될 수 있다.

디멀티플렉서(12)는 제 6 도에 도시된 디지탈 신호 DM1 및 DM2 를 형성하기 위해 이들 제 1 및 제 2 열(subseries)을 분리시킨다. 신호 DM1 에서 샘플(1)의 순시값은

이고 신호 DM2 에서 샘플(2)의 순시값은

이다. 신호 DM1 및 DM2 는 각각 아날로그 입력 신호 LA 및 RA 의 신호값 L 및 R을 혼합한 것을 갖는다. 따라서, 매트릭스 회로에 의해 값 L 및 R 을 재생할 수가 있다. 이 목적을 위해, 먼저 처음에는 열(subseries) DM1 및 DM2의 적어도 1쪽의 신호값, 예컨대 열(subseries) DM1의 신호값을 다른 열(subseries) DM2의 샘플이 발생하는 순시에 대해 계산하여, 양 열(subseries)의 샘플이 외관상 동일한 순시에 생기도록 할 필요가 있다.

중간 샘플의 계산은 디지탈 보간기(14)에서 행해지고, 이 보간기는 열(subseries) DM1 으로부터 제 6 도에 도시된 바와 같은 새로운 열(subseries) INT1을 도출하고, 신호 DM2에 응답하여 신호 INT2도 생성한다. 신호 INT2는 신호 DM2와 동일하거나 또는 신호 DM2를 보간한 것으로 할 수 있다. 후자의 경우에는, 신호 INT1 및 INT2 가 각각 신호 DM1 및 DM2을 보간한 것으로 되거나, 각각은 디지탈 멀티플렉서 신호 MPXD 의 샘플간의 시간의 절반과 동일한 지연을 갖는다.

디지탈 매트릭스(16)에서는, 보간된 신호 INT1 및 INT2 의 동시 발생의 샘플이 진폭 L 의 디지탈 출력 신호 LD 및 진폭 R 의 디지탈 출력 신호 RD 로 변환된다. 매트릭스 계수는 방정식(4) 및 (5)로부터 얻어지고, 디지탈 출력 신호는 다음 식(6) 및 (7)로 표현된다.

보간기는 자체는 예를 들어, 1988년 1월에 발행된 문헌 Proceedings of the IEEE, Vol 76, No. 1의 pp. 19-32 에 P. A. Regalia 등에 의해 발표된 논문"The digital allpass filter: a first versatile signal processing building block"에 공지되어 있다. 아날로그 멀티플렉서, 디지탈 디멀티플렉서 및 디지탈 매트릭스는 아날로그 및 디지탈 신호 처리에서 그 자체가 이미 공지되어 있는 장치이므로 이들의 설명은 생략하기로 한다.

상술한 바로부터 분명한 바와 같이, 본 발명의 시스템은 또한 2개 보다도 많은 신호에 적용될 수 있다. 이 경우, 멀티플렉서(2)는 입력 신호를 시그마-델타 변조기(8)에 주기적으로 공급하고, 사이클의 주기를 1/Fs 로 한다. K 개의 입력 신호가 있는 것으로 하면, 이들 K 개 입력 신호의 각각이 1/(K*Fs)의 부분에서 전송될 것이다. 이 경우, 아날로그 멀티플렉스 신호 MPXA 는 서로 관련된 360/K °의 위상 시프트된 K 개의 샘플 처리된 아날로그 신호의 합이 된다. 상기 식 (1)...(3)에 대응하는 식은 신호 MPXA 의 푸리에 급수 전개에 의해 얻어진다. 대응하는 매트릭스에 필요로 하는 계수는 상기 식을 적절히 응용하는 것에 의해 계산된다.

데시메이터(10)의 최종 필터는 유한 임펄스 응답 및 실질적으로 일정한 인벨로프 지연을 갖고, 진폭 특성 h가 제 7도에 도시되어 있는 시간 이산 반파대역(half band) 저역 통과 필터를 갖도록 하는 것이 유리하다. 진폭 특성 h 는 베이스 밴드 a에 대해서 실질적으로 평탄하고, 샘플링 레이트 Fs에 대해 중심 대칭인 롤-오프(roll-off)를 가지며, 샘플링 레이트 Fs에서 3-dB 점에 위치한다. 롤-오프는 제 7 도에 도시된 바와 같이 제 1 고조파 b의 전체 스펙트럼을 완전하게 덮도록 할 수 있지만, 스펙트럼 b의 일부만을 덮도록 하는 것도 가능하다. 롤-오프의 결과로서 샘플링 레이트 Fs에 대해 중심 대칭인 주파수 성분 k의 합은 실질적으로 일정하게 되고, 주파수 성분 b의 합계의 절반과 동일하게 된다. 반파대역(half band) 저역 통과 필터에 의해 야기된 디지탈 멀티플렉서 신호 MPXD 의 주파수 의존 감쇠는 제 1 고주파 b를 2배 추가적으로 감쇠시킨다. 이 추가 감쇠는 상기 식 (3) 내지 (7)에서 팩터 2α을α로 치환하는 것에 의해 허용될 것이다. 이와 같은 반파대역(half band) 저역 통과 필터는, 잡음 성분 n의 상승 스펙트럼이 추가적으로 감쇠되고, 예측 가능한 계수들의 간단한 매트릭싱(matrixing)을 실현할 수 있다는 이점이 있다. 반파대역(half band) 필터는 예를 들어, 11 탭(tap) 대칭의 5차 FIR(유한 임펄스 응답)필터에 의해 구성될 수 있고, 이 필터 자체는 예를 들어 1987 년 3 월에 발행된 문헌 IEEE Transactions on Circuit and System의 Vol. CAS 34, No 3의 pp. 297-300에 P. P. Vaidyanathan 등에 의해 발표된 논문 "A trick for the design of FIR half band filters"로부터 직각 미러 필터(QMF ; Quadrature Mirror Filter)로서 공지되어 있다.

Claims

아날로그 입력 신호를 디지탈 출력 신호로 변환하는 아날로그/디지탈 변환기로서, 아날로그 신호를 샘플링 레이트 Fs의 배수 N(N은 1보다 큰 정수)인 오버샘플링 레이트 N*Fs를 갖는 2치(2値) 신호로 변환하는 오버샘플링용의 시그마-델타 변조기(8)와, 상기 2치 신호를 샘플링 레이트 Fs를 갖는 데시메이트된 디지탈 신호로 변환하는 데시메이터(10)를 포함하는 아날로그/디지탈 변환기에 있어서, K개(K는 1보다 큰 정수)의 아날로그 신호들을 수신하는 K개의 입력들을 가지며, 샘플링 레이트 Fs의 주기 1/Fs 내에서 K개의 아날로그 신호들의 연속 부분들을 갖는 시간 다중 신호를 상기 시그마-델타 변조기(8)에 공급하는 아날로그 멀티플렉서(2)와, 상기 데시메이터된 디지탈 출력 신호를 수신하여 샘플링 레이트 Fs를 갖는 시간적으로 시프트된 K개의 디지탈 신호들을 공급하는 디지탈 멀티플렉서(12)와, 상호 시간적으로 시프트된, 샘플링 레이트 Fs를 갖는 상기 K 개의 디지탈 신호들을 샘플링 레이트 Fs를 갖는 K 개의 동시 발생의 보간 디지탈 신호들로 변환하는 디지탈 보간기(14)와, K 개의 보간된 디지탈 신호들을 샘플링 레이트 Fs를 갖는 K 개의 디지탈 출력 신호들로 변환하며, 상기 K 개의 디지탈 출력 신호들의 각각은 상기 K 개의 보간된 디지탈 신호들 중 적어도 1개로부터 추출되는 디지탈 매트릭스(16)를 더 구비하는 것을 특징으로 하는, 아날로그/디지탈 변환기.
제 1 항에 있어서, 상기 데시메이터(10)는 시간 이산 유한 임펄스 응답 반파대역(half band) 저역 통과 필터를 구비하며, 상기 저역 통과 필터는 실질적으로 일정한 인벨로프 지연과, 3-dB 점이 샘플링 레이트 Fs 에 위치되는 롤-오프(roll-off)를 갖는 진폭 특성을 갖고, 상기 롤-오프는 샘플링 레이트 Fs 에 대해 실질적으로 중심 대칭인 것을 특징으로 하는 아날로그/디지탈 변환기.