KR920004346B1 - 델타-시그마 변조형 아날로그-디지탈 변환회로 - Google Patents

델타-시그마 변조형 아날로그-디지탈 변환회로 Download PDF

Info

Publication number
KR920004346B1
KR920004346B1 KR1019890006432A KR890006432A KR920004346B1 KR 920004346 B1 KR920004346 B1 KR 920004346B1 KR 1019890006432 A KR1019890006432 A KR 1019890006432A KR 890006432 A KR890006432 A KR 890006432A KR 920004346 B1 KR920004346 B1 KR 920004346B1
Authority
KR
South Korea
Prior art keywords
signal
analog
generating means
delta
conversion circuit
Prior art date
Application number
KR1019890006432A
Other languages
English (en)
Other versions
KR890017891A (ko
Inventor
히데유키 나카
카주오 코니시
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치 filed Critical 가부시기가이샤 도시바
Publication of KR890017891A publication Critical patent/KR890017891A/ko
Application granted granted Critical
Publication of KR920004346B1 publication Critical patent/KR920004346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

내용 없음.

Description

델타-시그마 변조형 아날로그-디지탈 변환회로
제 1 도는 본 발명에 관한 아날로그-디지탈 변환회로의 한 실시예를 도시하는 구성도.
제 2 도 제 1 도의 실시예 동작을 도시하는 특성도.
제 3 도 및 제 4 도는 △-
Figure kpo00001
변조기를 설명하는 구성도.
제 5 도는 디저법을 실행하는 종래의 아날로그-디지탈 변환회로의 한 예를 도시하는 구성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 입력단자 12 : (디저 가산용)가산기
13 : △-
Figure kpo00002
변조기 14 : 발취필터
15 : 출력단자 16 : 단자
17 : 디저신호발생기
본 발명은 디저신호를 첨가한 아날로그 입력신호를 델타-시그마 변조하여 디지탈 변환된 출력신호를 얻는 델타-시그마 변조형 아날로그-디지탈 변환회로에 관한 것이다.
아날로그-디지탈변환(이하A-D 변환으로 양칭함) 방식이 여러가지 제공되고 있으나, 근년 집적회로화가 용이한 델타-귀환신호의 차분을 산출하는 가산기(41), 이 가산기(41)의 출력을 적분하는 적분기(42), 이 적분기(42)의 출력을 클럭신호 FS로 샘플링하여 양자화하는 비교기(43)로 외겹 적분형의 변조기를 구성하고 있다. 또 (44)는 중간발취 필터이다.
이와 같은 기본적 △-
Figure kpo00003
변조기를 사용한 아날로그-디지탈 변환회로 있어서 다시 입력신호에 디저신호를 가하여 양자화 잡음에 의한 소신호시의 S/N를 개선하는 기법이 개발되고 있다.
상기 디저신호를 부하하는 기법은 예를들면 문헌 Y. Matsuya 등의 1987년 12월 간행 고상회로 CEEE지 SC-22 제6권 921-929 페이지의 삼중 집적화 N 잡음형태를 사용한 16-비트 오버 샘플링 A-D 변환기법 (A 16-bit Oversampling A -to-D Conversion Technology Using Triple Intergraition N noise Shaping)에 기재되어 있다.
제 5 도는 상기 문헌에 따른 기법을 사용한 아날로그-디지탈 변환회로의 종래 예를 도시한다. 제 5 도에 있어서 시그마(이하
Figure kpo00004
-
Figure kpo00005
로 약칭함) 변조기를 사용한 A-D 변환회로가 많이 사용되고 있다.
제 3 도 및 제 4 도에
Figure kpo00006
-
Figure kpo00007
변조기를 사용한 아날로그-디지탈 변환회로의 기본구성을 도시한다. 우선 제 3 도 적분기가 2개의 2중 적분형으로 호칭되는
Figure kpo00008
-
Figure kpo00009
변조기를 사용하고 있다. 이 변조기는 변조출력을 귀환한 귀환신호와 아날로그 입력신호와의 차분(差分)을 산출하는 제 1의 가산기(31), 이 제 1의 가산기(31)로부터의 신호를 적분하는 제 1 의 적분기(32), 이 제 1의 적분기(32)로부터의 출력과 상기 귀환신호와의 차분을 산출하는 제 2의 가산기(33), 이 제 2의 가산기(33)로부터의 출력을 적분하는 제 2 의 적분기(34), 이 제 2의 가산기(33)로부터의 출력을 적분하는 제 2의 적분기(34), 이 제 2의 적분기(34)의 출력을 클럭 FS에서 샘플링하여 양자화 출력인 상기 변조출력을 얻는 비교기(35)(양자화기로도 호칭함)로 구성된다. 그리고 이 비교기(35)의 출력을 중간발취 필처(decimation filter)(36)에 통함으로써 디지탈화된 출력신호를 얻고 있다.
제 4 도의 경우는 외겹 적분형으로 호칭된다. 즉, 입력신호와 입력단자(51)에는 아날로그 입력신호를 도입하고 이 입력신호를 각각 제 1, 제 2의 가산기(52,53)에 동일 위상으로 공급한다. 제 1, 제 2가산기(52,53)에는 디저신호 발생기(54)에서 발생시킨 디저신호를 가한다. 이 디저신호는 서로 역위상으로 제 1, 제 2가산기(52,53)에 입력되어 있다. 제 1, 제 2 가산기(52,53)로부터의 출력은 각각
Figure kpo00010
-
Figure kpo00011
변조기(55,56)를 개재하여 제 3의 가산기(57)에 동일 위상으로 입력한다. 이 제3의 가산기(57)의 출력은 레벨반감회로(또는 1/2 앰프)(58)에서 아날로그신호에 있어서의 진폭을 1/2배된 것과 등가의 처리를 받아서 발취필터(59)로 들어간다. 이 발취필터(59)는 단자(60)에서 공급되는 클럭 FS에 동기해서 소정의 데이타 발취를 실시하고, A/D 변환출력으로서의 디지탈 신호를 출력단자(61)에 도출한다. 또한 이 발취필터(59)는 제 3 도 및 제 4 도의 회로에 있어서 발취필터(36,44)에 상당한다. 이와 같은 구성에 의하면 디저신호는 제 1 가산기(52)에는 가산신호로서 입력신호에 가해지고, 제 2 가산기(53)에는 감산신호로서 입력신호에 가해진다. 이것에 의하여
Figure kpo00012
-
Figure kpo00013
변조 후의 출력을 가산그렇는 제 3 가산기(57)의 출력에서는 디저에 따르는 양자화신호 성분이 소멸되고 아날로그신호에 따르는 양자화 신호성분만을 포함하는 출력을 얻을 수 있다. 그러나 제 5 도의 구성은 서로 역상으로 변조출력에 나타나는 디저신호의 양자화신호성분이 소멸되는 것을 이용해서 소망의 신호성분만이 출력을 얻기 위하여
Figure kpo00014
-
Figure kpo00015
변조기를 2개 사용해야 하고, 회로규모가 증대하게 된다.
입력신호에 역상의 디저신호를 중첩하도록 한 종래의 아날로그-디지탈 변환회로는 디저신호에 따르는 양자화 신호성분을 소멸시키기 위하여
Figure kpo00016
-
Figure kpo00017
변조기가 2개 필요하고, 회로 규모가 증대하고 따라서 집적회로화에 불편한 등의 결점이 있었다.
본 발명은 상기 문제점을 제거하고
Figure kpo00018
-
Figure kpo00019
변조기 1개로 디저신호에 따르는 양자화 신호성분을 제거할 수 있고, 따라서 회로규모를 작게 할 수 있는 아날로그-디지탈 변환회로의 제공을 목적으로 한다.
본 발명은 아날로그 입력신호를 소정의 클럭신호로 샘플링하고 양자화하는
Figure kpo00020
-
Figure kpo00021
변조하는 변조기와 이 변조기의 출력을 상기 클럭신호에 동기하여 데이타 발취를 실시하고, 출력으로서의 디지탈신호를 얻는 발취필터와 상기 클럭신호 주파수의 정부배의 주파수를 가지는 디저신호를 상기 델타-시그마 변조기에 가하는 디저신호 가산수단을 설치한 것이다.
발취필터의 전달특성은 샘플링클럭 신호의 주파수의 정수배 할 때마다 특성이 0이 되는 점을 가진다. 본 발명은 디저신호의 주파수를 상기 전달특성이 0이 되는 주파수에 맞춤으로써 입력신호에 가해진 디저신호에 따르는 양자화 신호성분은 디저 발취동작의 단계에서 제거된 출력중에 나타나는 일이 없다.
이하 본 발명을 도시의 실시예에 따라 설명한다.
제 1 도는 본 발명의 아날로그-디지탈 변환회로의 한 실시예를 도시하는 구성도이다. 제 1 도에 있어서 입력단자(11)를 개재하여 아날로그 신호가 가산기(12)에 가해진다. 이 가산기(12)는 다시 디저신호 발생기(17)로부터의 디저신호를 받아 상기 입력단자(11)로부터 입력 아날로그 신호에 가산한다. 이 가산기(12)의 출력은
Figure kpo00022
-
Figure kpo00023
변조기(13)에 있어서 단자(16)에서 부여되는 소정의 클럭신호 FS에 의하여 변조된다. 이 양자화신호는 발취필터(14)에 주어진다. 이 발취필터(14)는 단자(16)로부터의 클럭신호 FS에 동기해서
Figure kpo00024
-
Figure kpo00025
변조기(13)의 양자화출력을 발취 처리해서 출력단자(15)에 A/D변환된 디지탈 신호로서 도출한다.
본 발명은 발취필터(14)의 샘플링 클럭신호 FS를 디저신호발생기(17)에 인가하여 디저신호의 원신호로 한다. 디저신호발생기(17)는 샘플링클럭신호의 주파수 FS를 소정 정배수로 채배하고, 또한 예를들면 정현파상으로 정형해서 출력한다.
이와 같은 구성에 따르면 입력 아날로그 신호에 인가되는 디저신호는 클럭신호의 주파수 FS 의 정배수의 주파수 신호이므로 클럭신호를 샘플링신호로하는 발취필터(14)에 있어서의 데이타 발취동작시에 확실히 제거할 수 있다.
Figure kpo00026
-
Figure kpo00027
변조기(13)는 적분기가 1개 뿐인 외겹 적분형(제 4 도) 또는 복수 세로 접속으로 접속한 n 겹 적분형(n자형)의 어느 것을 사용해도 좋다. n차형을 사용했을 경우의 전달 특성은
Y=X +(1-Z-1)nㆍQ
가 된다. 그러나 Y는 출력, X는 입력, Q는 양자화 잡음이다. 따라서 상기식의 우변 제 2 항은 n(정의 정수)를 크게 하므로써 양자화 잡음이 충분히 이상적인 변조에 가까운 양자화 신호출력Y(Y∼X)를 얻을 수 있다.
Figure kpo00028
-
Figure kpo00029
변조가 이상적으로 실시되었을 경우, 변조출력은 입력정보를 누설하지 않고 포함하게 되고, 발취필터(14)에는 클럭신호의 주파수 FS의 정수배 주파수를 가지는 디저신호의 양자화 신호성분도 그대로 입력성분으로서 인가된다. 여기에서는 디저발생기(17)가 샘플링 클럭신호의 주파수 FS와 동일 주파수의 디저신호를 가산기(12)에 인가한다고 하면
Figure kpo00030
-
Figure kpo00031
변조기(13)의 양자화 출력은 제 2a 도와 같이 된다. 제 2a 도에 있어서, 가로축은 주파수를, 세로축은 변조출력 레벨을 표시한다. 이와 같이
Figure kpo00032
-
Figure kpo00033
변조출력은 입력단자(11)에 있어서의 입력 신호와 디저신호 각각에 따르는 양자화 신호성분으로 구성되어 있다.
한편, 제 2b 도는 발취필터(14)에 있어서의 전달특성을 도시하고 있다. 발취필터(14)는 클럭신호의 주파수 FS에 동기해서 데이타발취를 실행하므로서 상기 도면과 같이 mfs(m=1,2,3……)의 정수)의 주파수에서 전달특성이 0이 되는 특성을 가진다. 제 2a 도에 도시한 디저성분은 본 실시예의 경우 m-1이므로 제 2b 도에 있어서의 FS 의 점에 대응하여 이점의 전달특성이 0이 됨으로써 발취필터(14)의 출력중에는 상기 디저신호에 따르는 양자화 신호성분은 나타나지 않는 것을 알 수 있다. 이와 같이 제 2c 도의 도시와 같이 디저신호에 따르는 양자화 신호성분이 제거된 출력신호를 얻을 수 있다.
상기 방법에 의하면
Figure kpo00034
-
Figure kpo00035
변조기는 1개로서 충분하고 종래의 구성에 비교하여 대폭적인 회로규모의 축도를 도모할 수 있다.
또 상기의 실시예에서는 디저신호의 주파수를 솎음질후의 샘플링 주파수 FS와 동일하게 했으나, 제 2b 도의 특성에서도 알수 있는 바와 같이 상기 솎음질후의 샘플링 주파수 FS의 정수배이면 어느 것도 상관없음을 알 수 있다. 또 디저신호의 파형은 정현파, 방형파, 3각파 등의 어느 것도 좋다. 이들의 파형은 기본파와 그 정수배의 주파수의 고조파로 구성되므로 기본파와 모든 고조파는 솎음질후의 샘플링주파수 FS의 정수배에 위치하게 되고, 제거되기 때문이다.
이상의 설명과 같이 본 발명에 따르면
Figure kpo00036
-
Figure kpo00037
변조기를 1개 사용하여 구성해도 디저신호에 따르는 양자화 신호성분이 확실히 제거된 A-D변환을 실행할 수 있으므로 회로규모의 축소를 도모할 수 있다. 또 집적회로화에도 적합하다.

Claims (7)

  1. 아날로그 입력신호를 받는 신호입력수단(11)과 고주파수의 클럭신호를 발생하는 클럭신호 발생수단(16)과, 디저신호 발생수단(17)과, 상기 클럭신호에 의거한 샘플링타이밍으로 상기 아날로그 입력신호와 디저신호를 델타-시그마변조하여 양자화하는 델타-시그마변조수단(13)과, 상기 클럭신호 발생수단(16)으로 부터의 상기 클럭신호에 의거하여 상기 델타-시그마변조수단(13)으로 얻어진 양자화 신호를 솎음질하고, 상기 아날로그 입력신호에 대응한 상기 디지탈 출력신호를 출력하는 데이타 솎음질수단(14)으로 이루어진 아날로그-디지탈 변환 회로에 있어서, 상기 디저신호 발생수단(17)은 상기 클럭신호 발생수단(16)에 응답하여 상기 클럭신호의 정수배의 주파수를 갖는 디저신호를 발생시켜, 상기 델타-시그마변조수단(13)에 부여하는 것을 특징으로 하는 아날로그-디지탈 변환회로.
  2. 제 1 항에 있어서, 상기 신호입력수단(11)에서 주어지는 아날로그 입력신호와 상기 디저신호 발생수단(17)에서 주어지는 디저신호를 가산하여 상기 델타-시그마 변조수단(13)에 주어지는 가산수단(12)을 추가로 갖는 것을 특징으로 하는 아날로그-디지탈 변환회로.
  3. 제 2 항에 있어서, 상기 디저신호 발생수단(17)은 상기 클럭신호와 정수배의 주파수 신호를 발생하는 주파수 발생수단을 갖는 것을 특징으로 하는 아날로그-디지탈 변환회로.
  4. 제 3 항에 있어서, 상기 주파수 발생수단은 채배회로를 갖는 것을 특징으로 하는 아날로그-디지탈 변환회로.
  5. 제 1 항에 있어서, 상기 디저신호 발생수단(17)은 정현파 발생회로를 갖는 것을 특징으로 하는 아날로그-디지탈 변환회로.
  6. 제 1 항에 있어서, 상기 디저신호 발생수단(17)은 구형파 발생회로를 갖는 것을 특징으로 하는 아날로그-디지탈 변환회로.
  7. 제 1 항에 있어서, 상기 디저신호 발생수단(17)은 3각파 발생회로를 갖는 것을 특징으로 하는 아날로그-디지탈 변환회로.
KR1019890006432A 1988-05-13 1989-05-13 델타-시그마 변조형 아날로그-디지탈 변환회로 KR920004346B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP88-117347 1988-05-13
JP63117347A JP2647136B2 (ja) 1988-05-13 1988-05-13 アナログ−デジタル変換回路

Publications (2)

Publication Number Publication Date
KR890017891A KR890017891A (ko) 1989-12-18
KR920004346B1 true KR920004346B1 (ko) 1992-06-01

Family

ID=14709447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006432A KR920004346B1 (ko) 1988-05-13 1989-05-13 델타-시그마 변조형 아날로그-디지탈 변환회로

Country Status (3)

Country Link
US (1) US4968987A (ko)
JP (1) JP2647136B2 (ko)
KR (1) KR920004346B1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134010A (ja) * 1988-11-15 1990-05-23 Sony Corp 信号処理装置
EP0431214A1 (de) * 1989-12-08 1991-06-12 Siemens Aktiengesellschaft Analog-Digital-Wandleranordnung
GB2250148B (en) * 1990-11-15 1994-06-08 Sony Corp Conversion between analog and digital signals
US5150120A (en) * 1991-01-03 1992-09-22 Harris Corp. Multiplexed sigma-delta A/D converter
FI88980C (fi) * 1991-01-09 1993-07-26 Nokia Mobile Phones Ltd Sigma-delta-modulator foer d/a-omvandlare
US5144308A (en) 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither
US5113189A (en) * 1991-06-21 1992-05-12 Motorola, Inc. Frequency translating coherent analog to digital conversion system for modulated signals
FR2696856B1 (fr) * 1992-10-13 1994-12-09 Inst Francais Du Petrole Dispositif de combinaison numérique de signaux.
US5416481A (en) * 1993-09-24 1995-05-16 Advanced Micro Devices, Inc. Analog-to-digital converter with multi-level dither current input
JP3334419B2 (ja) * 1995-04-20 2002-10-15 ソニー株式会社 ノイズ低減方法及びノイズ低減装置
SE509408C2 (sv) * 1997-05-27 1999-01-25 Ericsson Telefon Ab L M Anordning och förfarande för reducering av periodiskt brus i en sigma-delta modulator
US5905453A (en) * 1997-08-04 1999-05-18 Motorola, Inc. Dithered sigma delta modulator having programmable full scale range adjustment
US5889482A (en) * 1997-10-06 1999-03-30 Motorola Inc. Analog-to-digital converter using dither and method for converting analog signals to digital signals
US6954804B2 (en) * 1998-03-26 2005-10-11 Micro, Inc. Controller for portable electronic devices
US6895448B2 (en) * 1998-03-26 2005-05-17 O2 Micro, Inc. Low-power audio CD player for portable computers
US6675233B1 (en) * 1998-03-26 2004-01-06 O2 Micro International Limited Audio controller for portable electronic devices
US6208279B1 (en) * 1998-08-17 2001-03-27 Linear Technology Dorporation Single-cycle oversampling analog-to-digital converter
IT1313392B1 (it) * 1999-07-19 2002-07-23 St Microelectronics Srl Convertitore ea analogico/digitalte con dither adattativo.
US7130930B1 (en) * 2000-06-16 2006-10-31 O2 Micro Inc. Low power CD-ROM player with CD-ROM subsystem for portable computer capable of playing audio CDs without supply energy to CPU
JP2002076898A (ja) * 2000-08-25 2002-03-15 Nippon Precision Circuits Inc ノイズシェーパ
US6661362B2 (en) * 2000-09-11 2003-12-09 Broadcom Corporation Methods and systems for high speed quantizers
US6577257B2 (en) * 2000-09-11 2003-06-10 Broadcom Corporation Methods and systems for digital dither
US6919832B2 (en) 2000-09-11 2005-07-19 Broadcom Corporation Methods and systems for high speed quantizers
US7522966B2 (en) * 2000-12-01 2009-04-21 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7522965B2 (en) * 2000-12-01 2009-04-21 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7890741B2 (en) * 2000-12-01 2011-02-15 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7526349B2 (en) * 2000-12-01 2009-04-28 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7818443B2 (en) * 2000-12-01 2010-10-19 O2Micro International Ltd. Low power digital audio decoding/playing system for computing devices
US7522964B2 (en) 2000-12-01 2009-04-21 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
DE10115386A1 (de) * 2001-03-28 2002-10-24 Siemens Ag Noise-Shaping-Verfahren
US6664908B2 (en) * 2001-09-21 2003-12-16 Honeywell International Inc. Synchronized pulse width modulator
JP4237448B2 (ja) * 2002-05-22 2009-03-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6744394B2 (en) 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US6924667B2 (en) * 2002-07-19 2005-08-02 O2Micro International Limited Level shifting and level-shifting amplifier circuits
US7224305B2 (en) * 2004-06-08 2007-05-29 Telefonaktiebolaget L M Ericsson (Publ) Analog-to-digital modulation
US6980145B1 (en) * 2004-07-30 2005-12-27 Broadcom Corporation System and method for noise cancellation in a signal processing circuit
JP2006113153A (ja) * 2004-10-12 2006-04-27 Sharp Corp １ビット信号のダウンサンプリング装置、ダウンサンプリング方法、マルチチャンネルオーディオ装置、及びマルチチャンネルオーディオ装置の音声再生方法
KR100691144B1 (ko) 2004-12-03 2007-03-09 삼성전기주식회사 시그마-델타 변조기
JP2006254261A (ja) * 2005-03-14 2006-09-21 Renesas Technology Corp Σδ型ａ／ｄ変換回路を内蔵した通信用半導体集積回路
KR100716737B1 (ko) 2005-08-20 2007-05-14 삼성전자주식회사 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US7215267B1 (en) * 2005-12-19 2007-05-08 Cirrus Logic, Inc. Analog-to-digital converter with dither control
US7277033B1 (en) 2006-02-13 2007-10-02 Honeywell International, Inc. System and method for subtracting dither reference during analog-to-digital conversion
DE102006046966A1 (de) * 2006-05-26 2007-11-29 Rohde & Schwarz Gmbh & Co. Kg Messvorrichtung und Messverfahren zum Messen der Leistung eines Hochfrequenzsignals
DE102006038031A1 (de) * 2006-05-26 2007-11-29 Rohde & Schwarz Gmbh & Co. Kg Messvorrichtung und Messverfahren zum Messen der Hüllkurvenleistung und des Leistungsmittelwerts
US20100241679A1 (en) * 2009-03-17 2010-09-23 Guo Xing Li Signal conversion systems
EP2506426A1 (en) * 2011-03-31 2012-10-03 Alcatel Lucent A method for amplification of a signal, and an amplifying device therefor
US8730076B2 (en) * 2012-07-30 2014-05-20 Cambridge Silicon Radio Limited Spur reduction circuit
CN108141203B (zh) * 2015-09-29 2021-11-30 美高森美半导体无限责任公司 非线性信号处理中的噪声减少
DE102017124818B4 (de) * 2017-10-24 2022-12-22 Infineon Technologies Ag Verfahren und Vorrichtung zur Signalumformung
US10298256B1 (en) * 2017-11-21 2019-05-21 Raytheon Company Analog to digital conversion using differential dither
JP2021016028A (ja) * 2019-07-10 2021-02-12 オムロン株式会社 Ａｄ変換装置、ａｄ変換方法および信号処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4509037A (en) * 1981-06-12 1985-04-02 Gould Inc. Enhanced delta modulation encoder
JPS61150527A (ja) * 1984-12-25 1986-07-09 Toshiba Corp アナログ信号１ビツト符号化器
US4746899A (en) * 1986-10-07 1988-05-24 Crystal Semiconductor Corporation Method for reducing effects of electrical noise in an analog-to-digital converter
US4851841A (en) * 1987-10-02 1989-07-25 Crystal Semiconductor Corporation Gain scaling of oversampled analog-to-digital converters

Also Published As

Publication number Publication date
JP2647136B2 (ja) 1997-08-27
JPH01288016A (ja) 1989-11-20
US4968987A (en) 1990-11-06
KR890017891A (ko) 1989-12-18

Similar Documents

Publication Publication Date Title
KR920004346B1 (ko) 델타-시그마 변조형 아날로그-디지탈 변환회로
US10141948B2 (en) Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
KR0181953B1 (ko) 단일 비트 및 다중 비트 양자화를 이용하는 복수차 시그마-델타 아날로그-디지탈 변환기
US4862169A (en) Oversampled A/D converter using filtered, cascaded noise shaping modulators
EP1157494B1 (en) Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator
JP3375967B2 (ja) ディジタル論理ゲートコアを有するシグマ−デルタ変換器
KR950007465B1 (ko) 엔코딩 장치 및 이를 구비한 아나로그-디지탈 및 디지탈-아나로그 변환기
US6922161B2 (en) Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR)
JPH07162307A (ja) アナログ−ディジタル変換器
JPH06232754A (ja) アナログ−デジタル変換器
EP0430449B1 (en) Method and apparatus for linearizing the output of a digital-to-analog converter
US20090009371A1 (en) Method and apparatus for a/d conversion
EP1001538A3 (de) Sigma-Delta-Modulator und Verfahren zur Unterdrückung eines Quantisierungsfehlers in einem Sigma-Delta-Modulator
KR100472612B1 (ko) 잡음성분을줄인1비트a/d변환장치
US6940438B2 (en) Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
GB2233518B (en) Analogue to digital converters
US5530442A (en) Circuit and method for testing a dithered analog-to-digital converter
EP0651518A1 (en) Cascaded sigma-delta modulators
KR910019347A (ko) 성분감도가 낮은 오버샘플된 3차원 시그마-델타 아날로그-디지탈 변환기 네트워크
JP3212222B2 (ja) 被変調フィードバック・ループを有するアナログ−ディジタル・コンバータ
US5990818A (en) Method and apparatus for processing sigma-delta modulated signals
JP2647136C (ko)
JP3438018B2 (ja) Ａ／ｄ変換装置及びｄ／ａ変換装置
JP3355977B2 (ja) Ａ／ｄコンバータ回路
JP2993457B2 (ja) オーバサンプル型ｄａコンバータ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 17

EXPY Expiration of term