KR910019347A - 성분감도가 낮은 오버샘플된 3차원 시그마-델타 아날로그-디지탈 변환기 네트워크 - Google Patents
성분감도가 낮은 오버샘플된 3차원 시그마-델타 아날로그-디지탈 변환기 네트워크 Download PDFInfo
- Publication number
- KR910019347A KR910019347A KR1019910005336A KR910005336A KR910019347A KR 910019347 A KR910019347 A KR 910019347A KR 1019910005336 A KR1019910005336 A KR 1019910005336A KR 910005336 A KR910005336 A KR 910005336A KR 910019347 A KR910019347 A KR 910019347A
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- output
- analog
- integrator
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크를 나타내는 블록도, 제4도는 본 발명을 실시하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크에 대한 제3도 형태의 한가지 변형예를 나타내는 기능 블록도, 제5도는 본 발명의 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크의 특정 실시예를 나타내는 기능 블록도, 제8도는 제7도의 회로에서 사용되는 클록 신호의 파형도, 제13도는 제3도와 제9도 형태의 다른 형태로서 본 발명에 따른 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크를 나타내는 회로 블럭도, 제14도는 본 발명을 실시하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크에 대한 제13도 형태의 한가지 변형예를 나타내는 기능 블록도, 제15도은 제13도 및 제14도의 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크에서 사용 가능한 데시 메이션 필터의 회로 블럭도.
Claims (34)
- 서로 직렬 접속된 제1 및 제2적분기와 상기 제2적분기의 출력에 결합된 제1아날로그-디지탈 변환기를 포함하는데 상기 제1적분기의 출력은 상기 제2적분기의 입력에 결합되고, 상기 제1적분기는 아날로그 입력 신호를 수신하도록 구성되며, 상기 제1아날로그-디지탈 변환는 상기 제2적분기로부터의 아날로그 출력 신호를 상기 아날로그 입력신호 및 2차원 미분양자화 잡음 성분에 대응하는 제1디지탈 출력신호로 변환하며, 상기 아날로그 출력신호는 상기 2차원 변조기의 양자화 잡음이 없는 상기 제1디지탈 출력에 대응하는 것인 2차원 변조기와; 제3적분기, 상기 제2적분기의 출력을 상기 제3적분기의 입력에 결합하는 수단 및 상기 제2적분기의 상기 아날로그 출력 신호를 상기 아날로그 출력신호 및 1차원 미분 양자화 잡음성분에 대응하는 제2디지탈 출력 신호로 변환하도록 상기 제3적분기의 출력에 결합된 제2아날로그-디지탈 변환기를 포함한 1차원 변조기와; 상기 2차원 변조기로 부터의 양자화 잡음이 없는상기 아날로그 입력신호에 대응하는 디지탈 출력신호를 발생하도록 상기 2차원 및 1차원 변조기의 제1 및 제2디지탈 출력신호를 결합하는 수단을 구비한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제1항에 있어서, 상기 2차원 변조기로부터 양자화 잡음이 없는 상기 아날로그 입력신호에 대응하는 디지탈 출력신호를 발생하도록 상기 2차원 및 1차원 변조기의 상기 제1 및 제2디지탈 출력신호를 결합하는 수단내에, 상기 제1 및 제2아날로그-디지탈 변환기의 출력신호들 사이의 차이를 나타내는 디지탈 차분신호를 제공하도록 상기 제1 및 제2아날로그-디지탈 변환기의 출력들에 결합된 디지탈 감산기 수단을 포함한 것을 특징으로 하는 차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제2항에 있어서, 상기 2차원 변조기로부터의 양자화 잡음이 없는 상기 아날로그 입력신호에 대응하는 디지탈 출력신호를 발생하도록 상기 2차원 및 1차원 변조기의 상기 제1 및 제2디지탈 출력신호를 결합하는 수단내에, 상기 디지탈 미분 신호를 이중 미분하기 위하여 상기 디지탈 검산기 수단의 출력에 결합된 디지탈 이중 미분기와; 상기 제1아날로그-디지탈 변환기의 출력신호를 가산하기 위하여 상기 제1아날로그-디지탈 변환기 및 상기 디지탈 이중 미분기의 출력에 결합된 디지탈 가산기 수단과; 상기 디지탈 가산기 수단의 출력 신호로부터의 어떤 3회 미분된 양자화 잡음을 억제하기 위하여 상기 디지탈 가산기 수단의 출력에 결합된 디지탈 데시메이션 필터 수단을 아울러 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제2항에 있어서, 상기 2차원 변조기로부터의 양자화 잡음이 없는 상기 아날로그 입력신호에 대응하는 디지탈 출력 신호를 발생하도록 상기 2차원 및 1차원 변조기의 상기 제1 및 제2디지탈 출력신호를 결합하는 수단내에, 상기 제1아날로그-디지탈 변환기의 출력신호를 이중 적분하기 위하여 상기 제1아날로그-디지탈 변환기의 출력에 결합된 디지탈 이중 적분기와; 상기 디지탈 감산기 수단의 출력 신호를 상기 디지탈 이중 적분기의 출력 신호에 가산하기 위하여 상기 디지탈 감산기 수단 및 상기 디지탈 이중 적분기의 출력에 결합된 디지탈 가산기 수단과; 상기 디지탈 가산기 수단의 출력 신호로부터의 어떤 3회 미분된 양자와 잡음을 억제하기 위하여 상기 디지탈 가산기 수단의 출력에 결합된 디지탈 데시메이션 필터 수단을 아울러 포함한 것을 특징으로 하는 3차원 시그마 델타아날로그-디지탈 변환기 네트워크.
- 제2항에 있어서, 상기 2차원 변조기로부터의 양자화 잡음이 없는 상기 아날로그 입력신호에 대응하는 디지탈 출력신호를 발생하도록 상기 2차원 및 1차원 변조기의 상기 제1 및 제2디지탈 출력신호를 결합하는 수단내에, 상기 디지탈 차분신호를 미분하기 위하여 상기 디지탈 감산기 수단의 출력에 결합된 디지탈 미분기와; 상기 제1아날로그-디지탈 변환기의 출력 신호를 적분하기 위하여 상기 제1아날로그-디지탈 변환기의 출력에 결합된 디지탈 적분기와; 상기 디지탈 미분기의 출력신호를 상기 디지탈 적분기의 출력신호에 가산하기 위하여 상기 디지탈 미분기 및 상기 디지탈 적분기의 출력에 결합된 디지탈 가산기 수단과; 상기 디지탈가산기 수단의 출력 신호로부터의 어떤 3회 미분된 양자화 잡음을 억제하기 위하여 상기 디지탈 가산기 수단의 출력에 결합된 디지탈 데시메이션 필터 수단을 아울러 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제1항에 있어서, 상기 2차원 변조기는 상기 아날로그-디지탈 변환기의 출력과 상기 제1 및 제2적분기 사이에서 제1 및 제2궤환 루프로 각각 결합된 제1디지탈-아날로그 변환기를 포함하고, 상기 1차원 변조기는 상기 제2아날로그-디지탈 변환기의 출력과 상기 제3적분기의 입력사이에서 제3궤환 루프로 결합된 제2디지탈-아날로그 변환기를 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제6항에 있어서, 상기 2차원 변조기로부터의 양자화 잡음이 없는 상기 아날로그 입력신호에 대응하는 디지탈 출력신호를 발생하도록 상기 2차원 및 1차원 변조기의 상기 제1 및 제2디지탈 출력신호를 결합하는 수단내에, 상기 제1 및 제2아날로그-디지탈 변환기의 출력신호 사이의 차이를 나타내는 디지탈 차분신호를 제공하도록 상기 제1및 제2아날로그-디지탈 변환기의 출력에 결합된 디지탈 감산기 수단을 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제7항에 있어서, 상기 2차원 변조기로부터의 양자화 잡음이 없는 상기 아날로그 입력신호에 대응하는 디지탈 출력신호를 발생하도록 상기 2차원 및 1차원 변조기의 상기 제1 및 제2디지탈 출력신호를 결합하는 수단내에, 상기 디지탈 미분신호를 이중 미분하기 위하여 상기 디지탈 감산기 수단의 출력에 결합된 디지탈 이중 미분기와; 상기 제1아날로그-디지탈 변환기의 출력신호를 상기 디지탈 이중 미분기의 출력신호에 가산하기 위하여 상기 제1아날로그-디지탈 변환기 및 상기 디지탈 이중 미분기의 출력에 결합된 디지탈 가산기 수단과; 상기 디지탈 가산기 수단의 출력신호로부터의 어떤 3회 미분된 양자화 잡음을 억제하기 위하여 상기 디지탈 가산기 수단의 출력에 결합된 디지탈 데시메이션 필터 수단을 아울러 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제7항에 있어서, 상기 2차원 변조기로부터의 양자화 잡음이 없는 상기 아날로그 입력신호에 대응하는 디지탈 출력신호를 발생하도록 상기 2차원 및 1차원 변조기의 상기 제1 및 제2디지탈 출력신호를 결합하는 수단내에, 상기 제1아날로그-디지탈 변환기의 출력신호를 이중 적분하기 위하여 상기 제1기아날로그-디지탈 변환기의 출력에 결합된 디지탈 이중 적분기와; 상기 디지탈 감산기 수단의 출력신호를 상기 디지탈 이중 적분기의 출력신호에 가산하기 위하여 상기 디지탈 감산기 수단 및 상기 디지탈 이중 적분기의 출력에 결합된 디지탈 가산기 수단과; 상기 디지탈 가산기 수단의 출력신호로부터의 어떤 3회 미분된 양자화 잡음을 억제하기 위하여 상기 디지탈 가산기 수단의 출력에 겨합된 디지탈 데시메이션 필터 수단을 아울러 포함한 것을 특징으로 하는 3차원 시그마델타 아날로그-디지탈 변환기 네트워크.
- 제7항에 있어서, 상기 2차원 변조기로부터의 양자화 잡음이 없는 상기 아날로그 입력신호에 대응하는 디지탈 출력신호를 발생하도록 상기 2차원 및 1차원 변조기의 상기 제1및 제2디지탈 출력신호를 결합하는 수단내에, 상기 디지탈 차분신호를 미분하기 위하여 상기 디지탈 감산기 수단의 출력에 결합된 디지탈 미분기와; 상기 제1아날로그-디지탈 변환기의 출력신호를 적분하기 위하여 상기 제1아날로그-디지탈 변환기의 출력에 결합된 디지탈 적분기와; 상기 디지탈 미분기의 출력신호를 상기 디지탈 적분기의 출력 신호에 가산하기 위하여 상기 디지탈 미분기 및 상기 디지탈 적분기의 출력에 결합된 디지탈 가산기 수단과; 상기 디지탈 가산기 수단의 출력신호로부터의 어떤 3회 미분된 양자화 잡음을 억제하기 위하여 상기 디지탈 가산기 수단의 출력에 결합된 디지탈 데시메이션 필터 수단을 아울러 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제6항에 있어서, 상기 제2적분기의 출력을 상기 제3적분기의 입력에 결합하는 상기 수단을 이득 j1의 증폭기를 포함하고, 상기 네트워크는, 상기 제2디지탈 출력 신호를 디지탈 승산 계수(g1)를 승산하기 위하여 상기 제2아날로그-디지탈 변환기의 출력에 결합된 디지탈 승산기를 아울러 포함하며, 상기 2차원 변조기는 상기 제1적분기에 공급된 신호를 스케일링 하기 위한 아날로그 스케일링 계수(k1a)를 갖는 제1회로 및 상기 제1적분기의 출력신호를 스케일링하기 위한 아날로그 스케일링 계수(k1b)를 갖는 제2회로를 아울러 구비한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제11항에 있어서, 상기 1차원 변조기는 이득 j1을 갖는 증폭기의 출력 및 상기 제2디지탈-아날로그 변환기의 출력에 결합된 감산기 수단과, 상기 감산기 수단의 아날로그 출력 신호의 스케일링된 변형을 상기 제3적분기에 공급하기 위한 아날로그 스케일링 계수(k2)를 갖는 제3회로 수단을 아울러 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제7항에 있어서, 상기 제2적분기의 출력을 상기 제3적분기의 입력에 결합하는 상기 수단은 이득 j1의 증폭기를 포함하고; 상기 네트워크는 상기 제2디지탈 출력 신호에 디지탈 계수 g1를 승산하기 위하여 상기 제2아날로그-디지탈 변환기의 출력에 결합된 디지탈 승산기를 아울러 포함하며; 상기 제1적분기는 그 출력신호를 스케일링 하기위한 아날로그 스케일링 계수(k1a)를 가지며; 상기 제1궤환루프는 상기 아날로그 입력 신호 및 상기 제1디지탈-아날로그 변환기의 출력신호에 응답하는 제1감산기 수단과 상기 감산기 수단의 스케일링된 출력신호를 상기 제1적분기에 공급하기 위한 아날로그 스케일링 계수(k1a)를 갖는 제1회로수단을 아울러 포함하고; 상기 제2궤환루프는 상기 제1디지탈-아날로그 변환기의 출력신호를 스케일링 하기 위한 아날로그 스케일링 계수(2k1ak1b)와, 상기 제1디지탈-아날로그 변환기의 스케일링된 출력신호에 응답하는 한 입력을 갖는 제2감산기 수단을 아울러 구비하고, 상기 제1 및 제2적분기의 상기 직렬 결합은 상기 제1적분기의 출력 신호를 스케일링하기 위한 아날로그 스케일링 계수(k1b) 및 상기 제2감산기 수단을 포함하고 상기 제1적분기의 스케일링된 출력신호를 상기 제2감산기 수단에 공급하며, 상기 제2감산기 수단의 출력은 상기 제2적분기의 입력에 결합되고; 상기 계수들은 j1g1=1k1ak1b의 관계를 갖는 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제13항에 있어서, 상기 제1, 제2 및 제3적분기의 각각은 제1입력단자에서 입력신호를 수신하는 아날로그 가산기와 상기 아날로그 가산기에 결합된 지연레지스터를 포함하고, 상기 지연 레지스터의 출력은 상기 아날로그 가산기의 제2입력에 대한 궤환 구성으로 결합된 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제1항에 있어서, 상기 제1, 제2 및 제3적분기의 각각이 조화된 입력 및 조화된 출력을 갖는 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제1항에 있어서, 상기 제1적분기는 입력 및 출력 신호의 초핑이 규정된 초핑속도로 수행되고 입력 뤠환 용량의 출력을 포함하는 초피 안정화 증폭기를 구비한 형태인 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제1항에 있어서, 상기 제1 및 제2디지탈 신호의 결합수단으로 부터의 상기 디지탈 출력 신호의 결합 필터링 하는 데시메이션 필터를 아울러 포함하고, 상기 데시메이션 필터를 상기 초핑속도 및 그 고조파에서 0을 갖는 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 아날로그 입력신호에 응답하여 상기 아날로그 입력신호와 2차원 미분 양자화 잡음성분의 합에 대응하는 제1디지탈 출력 신호를 발생하고 상기 2차원 변조기의 양자화 잡음이 적은 상기 제1디지탈 출력 신호에 대응하는 아날로그 출력 신호를 발생하는 1차원 변조기와; 상기 2차원 변조기의 상기 아날로그 출력신호에 응답하여 상기 아날로그 출력 신호 및 1차원 미분 양자화 잡음 성분의 합에 대응하는 제2디지탈 출력 신호를 발생하는 1차원 변조기와; 상기 디지탈 차분신호를 2회 미분하여 상기 2차원 변조기로부터의 2차원 미분 양자화 잡음 성분이 더적은 상기 1차원 변조기로부터의 3차원 미분 양자화 잡음 성분을 포함한 합성 디지탈 신호를 발생하는 디지탈 이중 미분기와; 상기 제1디지탈 출력신호와 상기 합성 디지탈 신호를 가산하여 1차원 및 2차원 미분 잡음 성분이 제거된 제3디지탈 출력 신호를 발생하는 디지탈 가산기와; 상기 제3디지탈 출력신호로부터의 3차원 미분 잡음 성분을 억제하는 디지탈 데시메이션 필터를 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제18항에 있어서, 상기 디지탈 이중 미분기는 한쌍의 직렬 결합된 디지탈 미분기를 포함하고, 상기 미분기의 각각은 지연 레지스터와, 제1입력이 상기 지연 레지스터의 출력에 결합되고 제2입력이 상기 지연 레지스터의 입력에 결합된 디지탈 감산기를 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제19항에 있어서, 상기 2차원 변조기는 제1적분기의 출력이 제2적분기의 입력에 연결되도록 직렬 결합된 제1 및 제2적분기와, 상기 제2적분기의 출력에 연결되고 상기 제2적분기로부터의 아날로그 출력 신호를 상기 제1디지탈 출력신호로 변환하는 아날로그-디지탈 변환기를 포함하고; 상기 1차원 변조기는 입력이 상기 제2적분기의 출력에 결합된 제3적분기와 상기 제2적분기의 아날로그 출력 신호를 상기 제2디지탈 출력 신호로 변환하기 위해 상기 제3적분기의 출력에 결합된 제2아날로그-디지탈 변환기를 포함한 것을 특징으로 하는 3차원 시그마델타 아날로그-디지탈 변환기 네트워크.
- 제1적분기와 출력이 제2적분기의 입력에 연결되도록 직렬 결합된 제1 및 제2적분기와; 상기 제2적분기의 출력에 연결되어 제1디지탈 출력 신호를 발생하는 제1비교기와; 제1의 스위치된 기준전압원과; 제1의 스위치된 기준 전압원을 상기 제1비교기의 출력에 결합하는 수단을 포함하는데, 상기 제1적분기는 아날로그 입력신호 및 상기 제1의 스위치된 기준 전압에 응답하여 제1아날로그 출력신호를 상기 제2적분기에 제공하고 상기 제2적분기는 상기 제1아날로그 출력신호 및 상기 제1스위치된 기준 전압원에 응답하여 선택된 아날로그 출력신호를 상기 제1비교기에 제공하며 상기 제1비교기는 상기 선택된 아날로그 출력신호에 응답하여 상기 제1디지탈 출력 신호를 제공하며; 상기 제2적분기의 출력에 결합된 제3적분기와; 제2디지탈 출력 신호를 제공하도록 상기 제3적분기의 출력에 결합된 제2비교기와; 제2의 스위치된 기준 전압원과; 상기 제2의 스위치된 기준 전압원을 상기 제2비교기의 출력에 결합하는 수단을 포함하는데, 상기 제3적분기는 상기 선택된 아날로그 출력신호 및 상기 제2의 스위치된 기준 전압원에 응답하여 선택된 제2아날로그 출력신호를 상기 제2비교기에 제공하고, 상기 제2비교기는 상기 제2의 선택된 아날로그 출력신호에 응답하여 상기 제2디지탈 출력신호를 발생하며; 승산 계수에 의해 상기 제2디지탈 출력신호를 승산하기 위한 디지탈 승산기와; 상기 디지탈 승산기 및 제1비교기에 결합되어 그 사이의 디지탈 차분신호를 발생하는 디지탈 감산기와; 상기 디지탈 차분 신호를 2회 미분하기 위해 상기 디지탈 감산기에 결합되어 합산 디지탈 신호를 발생하는 디지탈 이중 미분기와; 상기 제1디지탈 출력신호와 상기 합산 디지탈 신호를 가산하여 제3디지탈 출력 신호를 발생하는 디지탈 가산기와; 상기 제3디지탈 출력 신호에 응답하여 상기 아날로그 입력신호를 나타내는 디지탈 신호를 발생하는 디지탈 데시메이션 필터를 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제21항에 있어서, 상기 제1, 제2 및 제3적분기는, 제1 및 제2입력과 출력을 갖는 미분증폭기와; 상기 출력과 상기 제1입력 사이에 연결된 궤환 커패시터와; 입력 커패시터와; 상기 입력 커패시터를 충전 또는 방전하기 위하여 상기 입력 커패시터를 수신된 아날로그 전압 또는 기준 전압에 선택적으로 연결하고, 상기 입력 커패시터가 상기 기준 전압에 연결될때 상기 입력 커패시터를 상기 제1입력에 선택적으로 연결하는 스위칭 수단을 각각 포함하는 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제21항에 있어서, 상기 디지털 이중 미분기는 직렬 접속된 한쌍의 디지탈 미분기를 포함하고, 상기 각각의 미분기는, 각각의 지연 레지스터와, 제1입력이 상기 각각의 지연 레지스터의 출력에 연결되고 제2입력이 상기 각각의 지연 레지스터의 입력에 연결된 각각의 디지탈 감산기를 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제21항에 있어서, 상기 제1의 스위치된 기준 전압원을 상기 제1비교기의 출력에 결합하는 수단은 상기 제1디지탈 출력 신호를 기억하는 제1래치를 포함하고, 상기 제2의 스위치된 기준 전압원을 상기 제2비교기의 출력에 결합하는 수단은 상기 제2디지탈 출력신호를 기억하는 제2래치를 포함하며, 상기 제1래치는 상기 디지탈 감산기를 상기 제1비교기에 결합하는 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제1적분기의 출력이 제2적분기의 입력에 연결되도록 직렬 결합된 제1 및 제2적분기와; 상기 제2적분기의 출력에 연결되어 제1디지탈 출력신호를 발생하는 제1비교기와; 제1의 스위치된 기준전압원과; 제1의 스위치된 기준전압원을 상기 제1비교기의 출력에 결합하는 수단을 포함하는데, 상기 제1적분기는 아날로그 입력신호 및 상기 제1의 스위치된 기준전압에 응답하여 제1아날로그 출력신호를 상기 제2적분기에 제공하고, 상기 제2적분기는 상기 제1아날로그 출력신호 및 상기 제1스위치된 기준전압원에 응답하여 선택된 아날로그 출력신호를 상기 제1비교기에 제공하며, 상기 제1비교기는 상기 선택된 아날로그 출력신호에 응답하여 상기 제1디지탈 출력신호를 제공하며; 상기 제2적분기와 출력에 결합된 제3적분기와; 제2디지탈 출력신호를 제공하도록 상기 제3적분기의 출력에 결합된 제2비교기와; 제2의 스위치된 기준전압원과; 상기 제2의 스위치된 기준 전압원을 상기 제2비교기의 출력에 결합하는 수단을 포함하는데, 상기 제3적분기는 상기 선택된 아날로그 출력 신호 및 상기 제2의 스위치된 기준전압원에 응답하여 선태된 제2아날로그 출력 신호를 상기 제2비교기에 제공하고, 상기 제2비교기는 상기 제2의 선택된 아날로그 출력 신호에 응답하여 상기 제2디지탈 출력 신호를 발생하며; 승산 계수에 의해 상기 제2디지탈 출력 신호를 승산하기 위한 디지탈 승산기와; 상기 디지탈 승산기 및 제1비교기에 결합되어 그 사이의 디지탈 차분 신호를 발생하는 디지털 감산기와; 상기 제1디지탈 출력 신호를 2회 적분하여 합산 디지탈 신호를 발생하는 디지탈 이중 적분기와; 상기 디지탈 차분 신호와 상기 합산 디지탈 신호를 가산하여 제3디지탈 출력신호를 발생하는 디지탈 가산기와; 상기 제3디지탈 출력 신호에 응답하여 상기 아날로그 입력 신호를 나타내는 디지탈 신호를 발생하는 디지탈 데시메이션 필터를 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제25항에 있어서, 상기 제1, 제2 및 제3적분기는, 제1 및 제2입력과 출력을 갖는 미분 증폭기와; 상기 출력과 상기 제1입력 사이에 연결된 궤환 커패시터와; 입력 커패시터와; 상기 입력 커패시터를 충전 또는 방전하기 위하여 상기 입력 커패시터를 수신된 아날로그 전압 또는 기준 전압에 선택적으로 연결하고, 상기 입력 커패시터가 상기 기준 전압에 연결될때 상기 입력 커패시터를 상기 제1입력에 연결될때 상기 입력 커패시터를 상기 제1입력에 선택적으로 연결하는 스위칭 수단을 각각 포함하는 것을 특징으로 하는 3차원 시그마 델타 아날로그 -디지탈 변환기 네트워크.
- 제26항에 있어서, 상기 디지탈 이중 적분기는 직렬 접속된 한쌍의 디지탈 적분기를 포함하고, 상기 각각의 디지탈 적분기는, 각각의 지연 레지스터와, 제1입력, 상기 각각의 지연 레지스터의 출력에 연결된 제2입력 및 상기 각각의 지연 레지스터의 입력에 연결된 출력을 갖는 각각의 디지탈 감산기를 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제25항에 있어서, 상기 제1의 스위치된 기준 전압원을 상기 제1비교기의 출력에 결합하는 수단은 상기 제1디지탈 출력 신호를 기억하는 제1래치를 포함하고, 상기 제2의 스위치된 기준 전압원을 상기 제2비교기의 출력에 결합하는 수단은 상기 제2디지탈 출력 신호를 기억하는 제2래치를 포함하며, 상기 제1래치는 상기 디지탈 감산기를 상기 제1비교기에 결합하는 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제1적분기의 출력이 제2적분기의 입력에 연결되도록 직렬 결합된 제1 및 제2적분기와; 상기 제2적분기의 출력에 연결되어 제1디지탈 출력신호를 발생하는 제1비교기와; 제1의 스위치된 기준 전압원과; 제1의 스위치된 기준 전압원을 상기 제1비교기의 출력에 결합하는 수단을 포함하는데, 상기 제1적분기는 아날로그 입력신호 및 상기 제1의 스위치된 기준 전압에 응답하여 제1아날로그 출력신호를 상기 제2적분기에 제공하고, 상기 제2적분기는 상기 제1아날로그 출력신호 및 상기 제1스위치된 기준 전압원에 응답하여 선택된 아날로그 출력신호를 상기 제1비교기에 제공하며, 상기 제1비교기는 상기 선택된 아날로그 출력신호에 응답하여 상기 제1디지탈 출력신호를 제공하며; 상기 제2적분기의 출력에 결합된 제3적분기와; 제2디지탈 출력신호를 제공하도록 상기 제3적분기의 출력에 결합된 제2비교기와; 제2의 스위치된 기준 전압원과; 상기 제2의 스위치된 기준 전압원을 상기 제2비교기의 출력에 결합하는 수단을 포함하는데, 상기 제3적분기는 상기 선택된 아날로그 출력 신호 및 상기 제2의 스위치된 기준 전압원에 응답하여 선택된 제2아날로그 출력 신호를 상기 제2비교기에 제공하고, 상기 제2비교기는 상기 제2의 선택된 아날로그 출력신호에 응답하여 상기 제2디지탈 출력 신호를 발생하며; 승산계수에 의해 상기 제2디지탈 출력신호를 승산하기 위한 디지탈 승산기와; 상기 디지탈 승산기 및 제1비교기에 결합되어 그 사이의 디지탈 차분 신호를 발생하는 디지탈 감산기와; 상기 디지탈 출력신호를 1회 미분하기 위해 상기 디지탈 감산기에 결합되어 합산 미분된 디지탈 신호를 발생하는 디지탈 미분기와; 상기 제1디지탈 출력신호를 1회 적분하여 합산적분된 디지탈 신호를 발생하는 디지탈 적분기와; 상기 합산미분된 디지탈 신호와 상기 합산 적분된 디지탈 신호를 가산하여 제3디지탈 출력 신호를 발생하는 디지탈 가산기와; 상기 제3디지탈 출력신호에 응답하여 상기 아날로그 입력 신호를 나타내는 디지탈 신호를 발생하는 디지탈 데시메이션 필터를 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제29항에 있어서, 상기 제1, 제2 및 제3적분기는, 제1 및 제2입력과 출력을 갖는 미분 증폭기와; 상기 출력과 상기 제1입력 사이에 연결된 궤환 커패시터와; 입력 커패시터와; 상기 입력 커패시터를 충전 또는 방전하기 위하여 상기 입력 커패시터를 수신된 아날로그 전압 또는 기준 전압에 선택적으로 연결하고, 상기 입력 커패시터가 상기 기준 전압에 연결될때 상기 입력 커패시터를 상기 제1입력에 선택적으로 연결하는 스위칭 수단을 각각 포함하는 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제30항에 있어서, 상기 디지탈 미분기는, 각각의 지연 레지스터와, 상기 각각의 지연 레지스터의 출력에 연결된 제1입력 및 상기 각각의 지연 레지스터의 입력에 연결된 제2입력을 가진 각각의 디지탈 감산기를 포함하고, 상기 디지탈 적분기는 각각의 지연 레지스터와, 제1입력, 상기 각각의 지연 레지스터의 출력에 연결된 제2입력, 및 상기 각각의 지연레지스터의 입력에 연결된 출력을 갖는 디지탈 가산기를 포함한 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 제29항에 있어서, 상기 제1의 스위치된 기준 전압원을 상기 제1비교기의 출력에 결합하는 수단은 상기 제1디지탈 출력 신호를 기억하는 제1래치를 포함하고, 상기 제2의 스위치된 기준전압원을 상기 제2비교기의 출력에 결합하는 수단은 상기 제2디지탈 출력신호를 기억하는 제2래치를 포함하며, 상기 제1래치는 상기 디지탈 감산기를 상기 제1비교기에 결합하는 것을 특징으로 하는 3차원 시그마 델타 아날로그-디지탈 변환기 네트워크.
- 데시메이션 필터에 직렬 연결된 시그마 델타 변조기를 갖는 오버샘플링 아날로그-디지탈 변환기로서, 데시메이션필터가 그 입력 신호의 디지탈 샘플이 공급되는 오버샘플링 속도의 약수 1/R인 출력 속도로 상기 오버샘플링 아날로그-디지탈 변환기에 디지탈 출력신호를 에러 신호의시간 정수인 적분기 출력 신호를 발생하도록 밀러 적분기로서 연결된 초피 안정화 증폭기와, 상기 데시 메이션 필터용 입력 신호의 디지탈 샘플을 오버샘플링 속도로 발생하도록 상기 적분기 출력신호를 양자화 하는 수단과, 상기 데시메이션 필터용 디지탈 입력신호에 대응하는 아날로그 궤환 신호를 발생하는 디지탈-아날로그 변환기와, 상기 아날로그 궤환 신호를 상기 오버샘플링 아날로그-디지탈 변환기용 아날로그 입력신호에 차동적으로 결합하여 상기 에러신호를 발생하는 수단을 포함하는 오버샘플링 아날로그-디지탈 변환기에 있어서, 상기 오버샘플링 속도의 절반이하이고 상기 출력속도보다 더높은 초핑속도로 상기 초피 안정화 증폭기를 동작시키는 수단을 포함한 것을 특징으로 하는 오버샘플링 아날로그-디지탈 변환기.
- 데시메이션 필터에 직렬 연결된 시그마 델타 변조기를 갖는 오버샘플링 아날로그-디지탈 변환기로서, 데시메이션 필터가 그 입력 신호의 디지탈 샘플이 공급되는 오버샘플링 속도의 약수 1/R인 출력 속도로 상기 오버샘플링 아날로그-디지탈 변환기에 디지탈 출력신호를 공급하고, R 은 적어도 4인 정수이며, 시그마 델타 변조기는 에러신호의 시간 정수인 적분기 출력신호를 발생하도록 밀러 적분기로서 연결된 초피 안정화 증폭기와, 상기 데시메이션 필터용 입력신호의 디지탈 샘플을 오버샘플링 속도로 발생하도록 상기 적분기 출력신호를 양자화 하는 수단과, 상기 데시메이션 필터용 디지탈 입력신호에 대응하는 아날로그 궤환 신호를 발생하는 디지탈-아날로그 변환기와, 상기 아날로그 궤환 신호를 상기 오버샘플링 아날로그-디지탈 변환기용 아날로그 입력신호에 차동적으로 결합하여 상기 에러신호를 발생하는 수단을 포함하는 오버샘플링 아날로그-디지탈 변환기에 있어서, 상기 초피 안정화 증폭기의 초핑속도는 각각의 스위칭후 초피 안정화 증폭기의 설정시 발생하는 1/f잡음 및 비선형성이 주파수 기저대의 진폭과 같은 순서로 되도록 선택되고 이로서 상기 오버샘플링 아날로그-디지탈 변환기로부터의 해상도의 더많은 비트가 이용가능하게 되는 것을 특징으로 하는 오버샘플링 아날로그-디지탈 변환기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50538490A | 1990-04-06 | 1990-04-06 | |
| US505384 | 1990-04-06 | ||
| US550763 | 1990-07-10 | ||
| US07/550,763 US5148166A (en) | 1990-04-06 | 1990-07-10 | Third order sigma delta oversampled analog-to-digital converter network with low component sensitivity |
| US07/645,157 US5148167A (en) | 1990-04-06 | 1991-01-24 | Sigma-delta oversampled analog-to-digital converter network with chopper stabilization |
| US645157 | 1991-01-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910019347A true KR910019347A (ko) | 1991-11-30 |
| KR100219021B1 KR100219021B1 (ko) | 1999-09-01 |
Family
ID=27414289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910005336A KR100219021B1 (ko) | 1990-04-06 | 1991-04-03 | 성분 감도가 낮은 오버샘플된 3차 시그마 델타 아날로그-디지탈 변환기 네트워크 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH06237176A (ko) |
| KR (1) | KR100219021B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010096789A (ko) * | 2000-04-14 | 2001-11-08 | 조양호 | 효과적인 클럭속도를 이용한 시그마 델타 변조기 |
| KR100545492B1 (ko) * | 1998-01-09 | 2006-01-24 | 콸콤 인코포레이티드 | 잡음 소거 회로 및 직교 다운컨버터 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654711A (en) * | 1995-06-07 | 1997-08-05 | Asahi Kasei Microsystems Ltd. | Analog-to-digital converter with local feedback |
| US5721547A (en) * | 1996-01-04 | 1998-02-24 | Asahi Kasei Microsystems Ltd. | Analog-to-digital converter employing DC offset cancellation after modulation and before digital processing |
| JPH11308110A (ja) * | 1998-04-20 | 1999-11-05 | Asahi Kasei Micro Syst Co Ltd | デルタシグマ型アナログデジタル変換器 |
| DE19937246B4 (de) * | 1999-08-06 | 2005-12-22 | Siemens Ag | Kaskadierter Sigma-Delta-Modulator |
| CA2294404C (en) * | 2000-01-07 | 2004-11-02 | Tadeuse A. Kwasniewski | Delta-sigma modulator for fractional-n frequency synthesis |
| JP5565859B2 (ja) * | 2010-05-24 | 2014-08-06 | 株式会社エイアールテック | デルタシグマａｄ変換器 |
| EP2696506A1 (en) | 2012-08-09 | 2014-02-12 | Innovaciones Microelectronicas S.L. | Two-stage analog-to-digital converter for high-speed image sensor |
| KR101485467B1 (ko) | 2013-05-24 | 2015-01-22 | 네오피델리티 주식회사 | 시그마-델타 변조부를 포함하는 양자화 장치, 이를 포함하는 adc 및 이를 이용한 양자화 방법 |
| CN107294537B (zh) * | 2017-06-30 | 2023-08-29 | 湖南天羿领航科技有限公司 | 一种基于Sigma Delta Modulator的模数转换器 |
| CN112564708A (zh) * | 2020-12-23 | 2021-03-26 | 上海贝岭股份有限公司 | 模数转换电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204528A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | Ａ／ｄ変換器 |
| US5065157A (en) * | 1990-04-06 | 1991-11-12 | General Electric Company | High order sigma delta oversampled analog-to-digital converter integrated circuit network with minimal power dissipation and chip area requirements |
-
1991
- 1991-04-03 KR KR1019910005336A patent/KR100219021B1/ko not_active IP Right Cessation
- 1991-04-05 JP JP3099818A patent/JPH06237176A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100545492B1 (ko) * | 1998-01-09 | 2006-01-24 | 콸콤 인코포레이티드 | 잡음 소거 회로 및 직교 다운컨버터 |
| KR20010096789A (ko) * | 2000-04-14 | 2001-11-08 | 조양호 | 효과적인 클럭속도를 이용한 시그마 델타 변조기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06237176A (ja) | 1994-08-23 |
| KR100219021B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0181953B1 (ko) | 단일 비트 및 다중 비트 양자화를 이용하는 복수차 시그마-델타 아날로그-디지탈 변환기 | |
| US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
| US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
| KR920004346B1 (ko) | 델타-시그마 변조형 아날로그-디지탈 변환회로 | |
| KR920002674B1 (ko) | △-∑변조기를 이용한 a/d 변환회로 | |
| US5181032A (en) | High-order, plural-bit-quantization sigma-delta modulators using single-bit digital-to-analog conversion feedback | |
| Gray | Spectral analysis of quantization noise in a single-loop sigma-delta modulator with dc input | |
| US4866442A (en) | Analog to digital converter employing delta-sigma modulation | |
| JPH05501343A (ja) | アナログ・ディジタル変換用の二倍速度過剰標本化補間変調器 | |
| US5072219A (en) | Digital-analog conversion system including a digital modulator having several quantification levels, associated with a digital-analog converter | |
| KR910019347A (ko) | 성분감도가 낮은 오버샘플된 3차원 시그마-델타 아날로그-디지탈 변환기 네트워크 | |
| GB2222330A (en) | Delta sigma modulator | |
| WO1999012264A2 (en) | Sigma-delta modulator with improved gain accuracy | |
| US4999627A (en) | Analog-to-digital converter using prescribed signal components to improve resolution | |
| EP0506079A1 (en) | Sigma delta type digital/analog converter system with reduced quantization error | |
| Naus et al. | Low signal-level distortion in sigma-delta modulators | |
| US5410498A (en) | Decimation circuit and method for filtering quantized signals while providing a substantially uniform magnitude and a substantially linear phase response | |
| JP3362718B2 (ja) | マルチビット−デルタシグマａｄ変換器 | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| US20020041244A1 (en) | Digital-analog converter comprising a third order sigma delta modulator | |
| JP2754437B2 (ja) | ノイズシェーピングアナログ・ディジタル回路 | |
| JPH08162961A (ja) | Ａ／ｄ変換器 | |
| JPH01101027A (ja) | 量子化器 | |
| IL95523A (en) | Sigma Delta integrated circuit network Third-degree over-sampling with low component sensitivity | |
| CN116527055A (zh) | 一种基于带通σ-δ调制技术的低谐波激励源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100604 Year of fee payment: 12 |
|
| EXPY | Expiration of term |