JPS61150527A - アナログ信号１ビツト符号化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、無人力時における雑音を抑圧するようにし
たアナログ信号１ビット符号化器に関する。

〔発明の技術的背景〕

アナログ信号をデジタル的な符号に変換して取シ扱う場
合の概念を第３図に示す。この第３図において、入力端
子１ｘＫ供給されたアナログ信号は低域フィルタ１２１
１Ｃよって、サンプリング周波数の１／２未溝の周波数
範囲内に周波数帯域幅が制限されて、アナログ／デジタ
ル変換器１３に供給される。

アナログ／デジタル変換器１３はクロック発生器１４か
らサンプリングパルスが供給されておシ、このサンプリ
ングパルスによってアナログ／デジタル変換器１３の変
換動作が起動される。アナログ／デジタル変換器１３の
デジタル出力は処理器１５に供給される。

処理器１５はデジタル伝送ラインであったシ、デジタル
メそであったシ、または別の形態のものであつた〕する
。処理器１５の出力はアナログ／デジタル変換器１３の
出力と同じ形式のデジタルデータに戻されておシ、これ
はさらにデジタル／アナログ変換器１６でアナログ信号
に戻される。

さらに、このデジタル／アナログ変換器１６の出力は低
域フィルタ１７によってサンプリング周波数の７２未満
の周波数範囲内に周波数帯域幅が制限されて出力端子１
８へ供給される。

通常の場合には、アナログ／デジタル変換器１３Ｆｉ所
定のアナログ入力電圧の全範囲を一定の電圧暢で区切り
、入力電圧が何番目の区切シにあるかを判定する形でア
ナログ信号をデジタル量へ変換している。この区切シの
幅ΔＶはただし、Ｍはデジタル出力のビット数 とな〕、これがデジタル出力のＩＬＳＨに対応する分解
能になる。

一般には、入力のＯｖはデジタル出力ｒＯＪの範囲の中
央になるように設定され、入力電圧のＬＳＨの＋１７２
　、　Ｌ　Ｓ　Ｂの一１／２変動に対して出力データは
第４図に示すように、ｌ”＋ＩＬＳＢＪ「−１ＬＳＢＪ
Ｏ値となる。したがって、入力信号が存在しないときに
は、内部雑音Ｎが土ΔＶ／２の範囲を超えない限９出力
デジタルは「０」の１まである。

〔背景技術の問題点〕

しかし、アナログ入力信号をその電圧の正負の極性だけ
全判定し、正、負に対して例えばｒｌＪ＃ｒＯＪと対応
させ、振幅情報をすべて捨ててしまうことを覚悟して、
１ビットのデジタル信号に変換する場合には、いかに小
さな振幅の内部雑音であっても正規入力信号と同じレベ
ルにまで雑音が増幅される。

第５図（ａ）のように、入力信号が存在せず、内部雑音
だけの場合に第５図（ｂ）のサンプリングツ（ルスでア
ナログ／デジタル変換を行つた結果は、第５図（ｅ）の
ようにデジタル出力は「１」または「０」となる。入力
信号に対してもデジタル出力は「１」または「０」とし
かならず、相対的に内部雑音Ｎが増幅され丸形になる。

１ビットの符号化では忠実度は全く保証されないが、明
瞭度は劣化が少ないので、小容量データ回線伝送には非
常に都合がよいが、入力信号がなくなると代シに雑音が
出てくるのでかなシ聞きづらくなる。

〔発明の目的〕

この発８ＡＦｉ、上記従来の欠点を除去するためになさ
れたもので、入力信号がないときに内部雑音を出力する
ことがないアナログ信号１ビット符号化器を提供するこ
とを目的とする。

〔発明の概要〕

この発明のアナログ信号１ビット符号化器は、入力信号
を低域フィルタを通してサンプリング周波数の１７２未
満の周波数範囲内に周波数帯域幅を制限し、サンプリン
グ周波数をＶ２　Ｋ分周し適宜遅延させた追加信号と周
波数帯域を制限した入力信号とを加算器で加算し、この
加算器の加算結果をアナログ／デジタル変換器で１ビッ
トのデジタル信号に変換し、入力信号が存在しないとき
には追加信号だけ符号化し、逆変換後に低域フィルタで
追加信号を除去することＫよって内部雑音に基づく雑音
出力を消滅させるよようＫしたものである。

〔発明の実施例〕

以下、この発明のアナ四グ信号１ビット符号化器の実施
例について図面に基づき説明する。

第１図岐その一実施例の構成を示すブロック図であシ、
この第１圀において、第３図と同一部分には同一符号を
付して述べる。入力端子１１、低域フィルタ１２、アナ
ログ／デジタル変換器１３（１ビット出力）、クロック
発生器１４および処理器１５は第３図に示す従来の技術
と同一の作用をなすものである。

この発明では、クロック発生器１４で作られるサンプリ
ングパルスから追加信号発生器２２でサンプリングパル
スの周波数のＶ２の周波数をもち、サンプリングパルス
に対して適度の遅延を受けた追加信号を作る。この追加
信号は、低域フィルタ１２で周波数帯域幅の制限を受け
た入力信号と加算器２１で加算される。この加算出力は
、アナログ／デジタル変換器１３に供給され、その出力
は処理器１５に送出される。

なお、第３図における処理器１５以降については直接に
この発明に関係するものではないので図示しない。

次に１以上のように構成されたこの発明のアナログ信号
１ビット符号化器の動作について説明する。入力端子１
１に供給されたアナログ信号は低域フィルタ１２によっ
て、サンプリング周波数の７２未満の周波数範囲内に周
波数帯域幅が制限されて、加算器２１の第１の入力端子
に供給される。

一方、加算器２１の第２の入力端子には追加信号発生器
２２で作られる追加信号が供給されている。追加信号と
しては、低域フィルタ１２の遮断域と々る周波数であれ
ば、どの周波数でありてもこの発明と同等な効果は得ら
れるものの、次の点を勘案すればサンプリング周波数の
１／２の周波数が最も有効である。

すなわち、第１に、サンプリングを行うシステムでは、
すべての信号はサンプリング周波数またはサンプリング
周波数の高調波によってビートダウンされて、サンプリ
ング周波数の１／２以下の範囲へ落ち込んでくる。

デジタル／アナログ変換器の低域フィルタ（第３図の１
１）で追加信号を除去する上では、追加信号の周波数は
高い方が望ましく、この条件Ｋかなう一つの値として追
加信号の周波数はサンプリング周波数のＶ２が挙げられ
る。

また、第２図に１サンプリング周波数の１／２の周波数
は、分局器としては最も簡単なＶ２分周器でサンプリン
グパルスを分局することで得ることができ、別の発振器
を持つ必要がない。

別の発振器を使用しないことは、単に装置の簡素化のみ
ＫＷｔらず、発振器相互間の干渉に起因する不要スプリ
アスの低域を図ることも可能となる。

追加信号発生器ＸＺＫは、第２図（ａ）　Ｋ示すサンプ
リングパルスａがクロック発生器１４から分岐されて供
給される。追加信号発生器ｚ２ではサンプリングパルス
を１／２に分周して第２図（ｂ）の信号すを作る。

この第２図（ｂ）の信号の変化点はサンプリングパルス
の変化点に極めて接近しているため、これを適宜遅延さ
せなければならない。遅延させる一つの方法として積分
器を採用すればその出力Ｃは第２図（ｅ）のようになシ
、サンプリングパルスの変化点付近で振幅が最大になる
＠アナログ／デジタル変換器ＩＳＯデジタル出力のビッ
ト数が１ビットのみ（入力電圧の正負を示すサインビッ
トのみ）の場合には、追加信号の振幅は内部雑音の実効
電圧の３〜５倍が適蟲である。

加算器２１１１Ｃよって入力信号と追加信号が加算され
てアナログ／デジタル変換器１３に供給される。したが
って、入力信号が存在しないときには、追加信号だけが
１ビットのデジタル信号Ｋｌｌ’換され、追加信号の振
幅を変化させる形で重畳している内部雑音の情報はほと
んど捨てられてしまう。

このデジタル信号を第１図には図示しないデジタル／ア
ナログ変換器（第３図の１６ＶＣ相当〕で逆変換し九後
、やはシ図示しない低域フィルタ（第３図の１７に相Ｍ
４）でサンプリング周波数の７２の周波数の追加信号を
除去することＫよって、追加信号および内部雑音の両方
を消滅させることができる〇 〔発明の効果〕 以上述べたように、この発明のアナログ信号１ビット符
号化器によれば、サンプリング周波数を１／２に分周し
適宜遅延させて作った追加信号を入力信号に加算してア
ナログ／デジタル変換し、入力信号が存在しないときに
は追加信号を１ビットのデジタル信号に符号化して内部
雑音は追加信号の振幅変化要素とし、１ビット符号化に
よって捨て、アナログ信号に変換後、低域フィルタで追
加信号を除去するようにしたので、内部雑音に基づく雑
音出力を消滅させることができる。

【図面の簡単な説明】

第１図はこの発明のアナログ信号１ピット符号化器の一
実施例の構成を示すブロック図、第２図ねこの発明のア
ナログ化号１ビット符号化器における追加信号の作シ方
を示す図、第３図は従来のアナログ信８１ビット符号化
器の構成を示すブロック図、第４図及び第５図は従来の
アナログ信号符号化器のアナログ入力とデジタル出力の
関係を示す図である。 １２・・・低域フィルタ、１３・・・アナログ／デジタ
ケ変換器、１４・・・クロック発生器、１６・・・デジ
タル／アナログ変換器、１７・・・低域フィルタ、２１
・・・加−器、２２・・・追加信号発生器。 出願人代理人　弁理士　鈴　　江　武　　彦第　１　図 ２１！２図

Claims (1)

【特許請求の範囲】
1. サンプリング周波数の１／２未満の周波数範囲内に入力
   信号周波数帯域幅を制限する低域フィルタと、サンプリ
   ング周波数を１／２に分周し適宜遅延させた追加信号を
   生成する手段と、この手段で生成された追加信号と上記
   低域フィルタの出力信号とを加算する加算器と、この加
   算器の出力を１ビットのデジタル信号に変換するアナロ
   グ／デジタル変換器と、上記低域フィルタの出力信号が
   存在しないときには追加信号だけを符号化し、上記ディ
   ジタル信号をアナログ信号に変換後、変換出力を除去す
   る手段とを具備するアナログ信号１ビット符号化器。