JPS6030219A - デルタ変調用符号変換方式 - Google Patents
デルタ変調用符号変換方式Info
- Publication number
- JPS6030219A JPS6030219A JP13829183A JP13829183A JPS6030219A JP S6030219 A JPS6030219 A JP S6030219A JP 13829183 A JP13829183 A JP 13829183A JP 13829183 A JP13829183 A JP 13829183A JP S6030219 A JPS6030219 A JP S6030219A
- Authority
- JP
- Japan
- Prior art keywords
- code
- output
- bits
- circuit
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
- H04B14/046—Systems or methods for reducing noise or bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
- H03M3/022—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術力Ｗ１
本５省、明は、デルタ変調における符号変換方式に関す
る。
る。
（１））技術の背分
デルタ変１１．！３方式（ΔＭ方式）は、周知の通りＰ
ＣＭ技術の一つであり、基本的にはアナログ信号波形を
サンプリングクロックの１周期毎に＋Δ′または一Δだ
け信号波形振幅の一定ステップ波形で近似し、１周期を
２進符号として伝送するものである。
ＣＭ技術の一つであり、基本的にはアナログ信号波形を
サンプリングクロックの１周期毎に＋Δ′または一Δだ
け信号波形振幅の一定ステップ波形で近似し、１周期を
２進符号として伝送するものである。
即ち入力した信号波形のサンプリング値２（１＋）とそ
の１周期前に量子化した信号５（ｔｏ）’ｔＴ１周期毎
周期幅比較を施し５（ｔｏ） ｓ（ｔ＋）が止のときは
１”を出力し、負のときは”０″または−１″を出力符
号とするものである。
の１周期前に量子化した信号５（ｔｏ）’ｔＴ１周期毎
周期幅比較を施し５（ｔｏ） ｓ（ｔ＋）が止のときは
１”を出力し、負のときは”０″または−１″を出力符
号とするものである。
尚適応型デルタ変調方式（ＡＤＭ方式）は上記の→−Δ
または−Δの一定スデツプ仙を振袖の絶対値に対応して
変化するステップ値とするものである。
または−Δの一定スデツプ仙を振袖の絶対値に対応して
変化するステップ値とするものである。
（ｃｒ 従来技術と問題点
従来よりΔＮ１方式およびＡｌ）Ｍ方式は音声、画像の
ようなアナログ信号波形を２ボーパルスパターンに変換
するので信号波形を蓄〃（するにティシクルシステムに
おける記憶手段をオ０用出来る他、アナログ信号波形を
伝送する場合他のＰＣＭａＣ比較してビット速度を極力
低下させ、比較的商品Ｔ丁の復号信号が得られることか
ら品ηの爬い伝送路にも適用出来る％徴を生かして広く
利用されでいる。
ようなアナログ信号波形を２ボーパルスパターンに変換
するので信号波形を蓄〃（するにティシクルシステムに
おける記憶手段をオ０用出来る他、アナログ信号波形を
伝送する場合他のＰＣＭａＣ比較してビット速度を極力
低下させ、比較的商品Ｔ丁の復号信号が得られることか
ら品ηの爬い伝送路にも適用出来る％徴を生かして広く
利用されでいる。
しかしあるレベルの品質を代っためにはサンブリンク周
波数に制限があり、サンプリング周波数をより低くして
データ景を減少させようとすると過負荷雑音を発生する
欠点があった。
波数に制限があり、サンプリング周波数をより低くして
データ景を減少させようとすると過負荷雑音を発生する
欠点があった。
（ｄ） 発明の目的
本発明の目的はデータ策削減に伴う上記の欠点を除去す
るため、サンブリンク周波数は所定の１１１に保って変
復調における品質を低下せしめることなく符号変換によ
りテークを正編して出力符号の送出速度を低下せしめ伝
送路やデータ蓄積における実効テークＥｌ？を減少ぜし
める手段を提供しようとするものである。
るため、サンブリンク周波数は所定の１１１に保って変
復調における品質を低下せしめることなく符号変換によ
りテークを正編して出力符号の送出速度を低下せしめ伝
送路やデータ蓄積における実効テークＥｌ？を減少ぜし
める手段を提供しようとするものである。
（ｃｌ 発明のイＮ成
この目的はアナログ入力信号をデルタ変調して伝送する
テーク伝送システムにおいて、符号器は入力信号と入力
信号に対する予測値との差分を得る演Ω手段、該演算手
段による出力信号をディジタル信号に介量子化する手段
、該量子化出力の１ビツト毎にＨ予信ステップサイズを
発生するステップ発生手段、量子化出力とステップサイ
ズとの積を得る乗算手段、吏ｐ４手段の出力信号を積分
して予測値を出力する積分手段および前記量子化手段の
出力符号束列をブロック化して得るｎビット符号をＯ１
→１０または１０→０１なる変換により予め設定したｎ
→ｌビット符号に変換する手段を備え、復号器は入力す
るｎ→１ビット符号を該符号変換手段に対応して別途設
定したｎビットに変換する符号逆変換手段、ステップ’
ｚｅ並十段Ｓよひ積分手段を−ｊ１．倫し、符号器は入
力（６号を演算手段、量子化手段を経由してその出力符
号を符号変換手段に入力して１１−１ヒント符号を出力
せしめ、復号器は１１−１ビット符号を符号逆変換手段
によりｎビット符号に変換し積分手段をして復号信号を
出力せしめることを特徴とするデルタ変調用符号変換方
式を提供することによって達成することか出来る。
テーク伝送システムにおいて、符号器は入力信号と入力
信号に対する予測値との差分を得る演Ω手段、該演算手
段による出力信号をディジタル信号に介量子化する手段
、該量子化出力の１ビツト毎にＨ予信ステップサイズを
発生するステップ発生手段、量子化出力とステップサイ
ズとの積を得る乗算手段、吏ｐ４手段の出力信号を積分
して予測値を出力する積分手段および前記量子化手段の
出力符号束列をブロック化して得るｎビット符号をＯ１
→１０または１０→０１なる変換により予め設定したｎ
→ｌビット符号に変換する手段を備え、復号器は入力す
るｎ→１ビット符号を該符号変換手段に対応して別途設
定したｎビットに変換する符号逆変換手段、ステップ’
ｚｅ並十段Ｓよひ積分手段を−ｊ１．倫し、符号器は入
力（６号を演算手段、量子化手段を経由してその出力符
号を符号変換手段に入力して１１−１ヒント符号を出力
せしめ、復号器は１１−１ビット符号を符号逆変換手段
によりｎビット符号に変換し積分手段をして復号信号を
出力せしめることを特徴とするデルタ変調用符号変換方
式を提供することによって達成することか出来る。
（ｆ） 発明の実施例
以下園内を参照しつつ本発明の一実施例（／Ｃついて説
明する。
明する。
第１図は本発明の一実施例におけるデルタ変調用符号変
換方式のブロック図および第２図はその変換前後および
後号後の波形例を示す図である。
換方式のブロック図および第２図はその変換前後および
後号後の波形例を示す図である。
図において１は符号器、２は復号器、１１は演算器、１
２は量子化回路、１３．２３はステップ発生回路、１４
．２４は乗算回路、１５．２５は積分回路、１６はフロ
ック符号変換回路および２６はフロック符号逆変換回路
である。演算器１１は例えば演算増幅器によりａ成され
入力信号と後述する積分回路１５の出力信号による予測
値とを比較してその差電圧信号を量子化回路１２に出力
する。
２は量子化回路、１３．２３はステップ発生回路、１４
．２４は乗算回路、１５．２５は積分回路、１６はフロ
ック符号変換回路および２６はフロック符号逆変換回路
である。演算器１１は例えば演算増幅器によりａ成され
入力信号と後述する積分回路１５の出力信号による予測
値とを比較してその差電圧信号を量子化回路１２に出力
する。
リ一
量子化回路］２はサンプ屏？ロック例より標本化する。
量子化回路１２の出力（８号はサンプリンククロックに
よる一定間隔毎の演算器１］からの振幅比較の結果に伴
う判定出力である。該出力信号は°１″または０″であ
り、ステップ発生回路のΔＭ方式１１４．には等間隔の
ステップサイズを、ＡＤＭに１４は”１″入力について
は正（＋Δ）を、″（＋”入力については負（−Δ）を
出力するよう設定されており、更に積分回路１５はサン
プリンククロックの１周期に対応するイム分時間を肩す
るので、む（分回路１５から出力される予測値は１周期
１２ｉＪの入力信号を近似したレベルを保持する形とな
る。尚ＡＩＪＭの場合におけるステップ発生回路工３は
図示省略したがサンプル点毎にステップサイズを異に一
ノーるのでブロック符号変換による誤差を補止するため
、光子化回路１２の出力符号系列を、険出し等ステップ
サイズとの差をイキ正出力して、”ＩＱ’Ａ−回路１４
の出力に加算する手段を付加する機能を加えて構成する
。以上は従来のΔＭ方式およびＡＤＭ方式における構成
と変りはない。才だ後号器２においても逆変換回路２６
を除き従来と変りない。本実施例では符号器１にブロッ
ク符号変換回路１６を有し複合器２に逆変換回路２６を
イうしている点が従来と異なる。ブロック符号変換回路
１Ｇは逐一人力する量子化ね号をｎビット１かにブロッ
クとして一時イ、！ｒ：持し、これをｎ−］ヒツト相号
ＶＣ変史して出力する。変換はコーダ回路また（ｊメモ
リ回路によっても良いがｎ−４としたときの４ヒツト−
）３ヒツトの変換お、よひ後述の３ビット−＞４ヒント
の逆変換例イ；：第１表に示す。第１衣の変遊はｎヒツ
トここでは４ビツトによる符号列のＴ’ｈＸＪ Ｙｌｉ
−２ヒントの絹合せ、ｉ、ｌ’、］、２ヒツト、第２，
３ヒソトオたは第３，４ビツトの内１つの組合せについ
て０１→１０または１０→Ｏ１なる変換を於して４ピン
ト符号を３ビツトにより表現するものである。
よる一定間隔毎の演算器１］からの振幅比較の結果に伴
う判定出力である。該出力信号は°１″または０″であ
り、ステップ発生回路のΔＭ方式１１４．には等間隔の
ステップサイズを、ＡＤＭに１４は”１″入力について
は正（＋Δ）を、″（＋”入力については負（−Δ）を
出力するよう設定されており、更に積分回路１５はサン
プリンククロックの１周期に対応するイム分時間を肩す
るので、む（分回路１５から出力される予測値は１周期
１２ｉＪの入力信号を近似したレベルを保持する形とな
る。尚ＡＩＪＭの場合におけるステップ発生回路工３は
図示省略したがサンプル点毎にステップサイズを異に一
ノーるのでブロック符号変換による誤差を補止するため
、光子化回路１２の出力符号系列を、険出し等ステップ
サイズとの差をイキ正出力して、”ＩＱ’Ａ−回路１４
の出力に加算する手段を付加する機能を加えて構成する
。以上は従来のΔＭ方式およびＡＤＭ方式における構成
と変りはない。才だ後号器２においても逆変換回路２６
を除き従来と変りない。本実施例では符号器１にブロッ
ク符号変換回路１６を有し複合器２に逆変換回路２６を
イうしている点が従来と異なる。ブロック符号変換回路
１Ｇは逐一人力する量子化ね号をｎビット１かにブロッ
クとして一時イ、！ｒ：持し、これをｎ−］ヒツト相号
ＶＣ変史して出力する。変換はコーダ回路また（ｊメモ
リ回路によっても良いがｎ−４としたときの４ヒツト−
）３ヒツトの変換お、よひ後述の３ビット−＞４ヒント
の逆変換例イ；：第１表に示す。第１衣の変遊はｎヒツ
トここでは４ビツトによる符号列のＴ’ｈＸＪ Ｙｌｉ
−２ヒントの絹合せ、ｉ、ｌ’、］、２ヒツト、第２，
３ヒソトオたは第３，４ビツトの内１つの組合せについ
て０１→１０または１０→Ｏ１なる変換を於して４ピン
ト符号を３ビツトにより表現するものである。
第１表 変換／逆変換テーブル例
次に復号器２のフロック勾号逆変換回路２６ｉ１変換回
路１６に対応してｎ −１ビツトをｎヒントに逆変換す
る。逆変換回路２６の出力はステップ発生回路２３およ
Ｏ・乗規−回路２４を経由して積分回路２５より復号（
Ｍ号として出力される。ここて復号器２の乗算回路２４
および積分回路２５はΔＭ方式およびＡＤＭ方式に関係
な〈従来と同様にそれぞれ符号器１の乗り１回路１４お
よび粕分回路１５と共通である。尚変換回路１６〜逆髪
侠回路２６［司の伝送符号はサンプリングクロックと同
期の必要はないが逆変換回路２６から送出される出力は
サンプリングクロックに同期して送出されるものとする
。本実施例では以上のように構成されているので符号器
１および復号器２におけるサンプリング周波斂は従来の
値に保ったま一１変復調に伴う変換雑音に従来と同等で
出力符号の送出速度を低くすることにより、伝送路にお
ける品質の低ドを防ぎ、データとして蓄積する場合に記
憶手段の容量を例えばシ、に削減することが出来る。尚
乞換誤差のｆ５ヮおよびδｔｄ １ｐについてはΔＭま
た（岡見方式において例えば音％（Ｔｈ−＠に対し→］
゛ンブリング周波紗が３２ＫＨｚに設定され“こおり度
換諜差の元止は１ブロツクにつき１ザンブル分てあり信
号品質の低下への影蝉は少い。
路１６に対応してｎ −１ビツトをｎヒントに逆変換す
る。逆変換回路２６の出力はステップ発生回路２３およ
Ｏ・乗規−回路２４を経由して積分回路２５より復号（
Ｍ号として出力される。ここて復号器２の乗算回路２４
および積分回路２５はΔＭ方式およびＡＤＭ方式に関係
な〈従来と同様にそれぞれ符号器１の乗り１回路１４お
よび粕分回路１５と共通である。尚変換回路１６〜逆髪
侠回路２６［司の伝送符号はサンプリングクロックと同
期の必要はないが逆変換回路２６から送出される出力は
サンプリングクロックに同期して送出されるものとする
。本実施例では以上のように構成されているので符号器
１および復号器２におけるサンプリング周波斂は従来の
値に保ったま一１変復調に伴う変換雑音に従来と同等で
出力符号の送出速度を低くすることにより、伝送路にお
ける品質の低ドを防ぎ、データとして蓄積する場合に記
憶手段の容量を例えばシ、に削減することが出来る。尚
乞換誤差のｆ５ヮおよびδｔｄ １ｐについてはΔＭま
た（岡見方式において例えば音％（Ｔｈ−＠に対し→］
゛ンブリング周波紗が３２ＫＨｚに設定され“こおり度
換諜差の元止は１ブロツクにつき１ザンブル分てあり信
号品質の低下への影蝉は少い。
（ｇｌ 発明の詳細
な説明したように本発明によれはザンブリング周波数を
所定の櫃に保って変領脚における品質を低下せしめるこ
となく、ブロック化して実行する符号変換により符号化
データ量を圧縮して出力符号の送出速度を低下せしめ伝
送路における品質１代下を防ぎ、データ蓄積における記
１λよ谷Ｊよの削減を実現するデルタ変調用符号変換方
式がイ０られる。
所定の櫃に保って変領脚における品質を低下せしめるこ
となく、ブロック化して実行する符号変換により符号化
データ量を圧縮して出力符号の送出速度を低下せしめ伝
送路における品質１代下を防ぎ、データ蓄積における記
１λよ谷Ｊよの削減を実現するデルタ変調用符号変換方
式がイ０られる。
第１図は本発明の一夾施例におけるデルタ変ω、ｉ用符
号変換方式のブロック図および第２図はその変換前伝お
よび徨号後の波形例を示す図である。 図においてＩは符ｓ器、２は俊号属へ １１は負算器、
１２は量子化回路、１３．２３はステップ発生回路、１
４．２４は乗算回路、１５．２５はえ１１１分回路、１
６はブロック符号変換回路および２６はフロック符弓逆
変換回路である。
号変換方式のブロック図および第２図はその変換前伝お
よび徨号後の波形例を示す図である。 図においてＩは符ｓ器、２は俊号属へ １１は負算器、
１２は量子化回路、１３．２３はステップ発生回路、１
４．２４は乗算回路、１５．２５はえ１１１分回路、１
６はブロック符号変換回路および２６はフロック符弓逆
変換回路である。
Claims (1)
- アナログ入力信号をデルタＫ 調し゛Ｃ伝送するデータ
伝送システムにおいて、符号器は入力信号と入力信号に
対する予測値との差分をイζする演算手段、該演算手段
による出力信号をテイジタルイラ号に量子化する手段、
該量子化出力の１ヒント毎にガ１−子化ステップサイズ
を発生するステップ発生手段、量子化出力とステップサ
イズとの私をイ０る。、￥９１手段、案算手段の出力信
号を積分して予測値を出力する積分手段および前記量子
化手段の出力符月乗列をフロック化して得るｎビット符
号を０１→１０才たは１０→０１なる変換により予め設
定したｎ−１ピント符号に変換する手段を倫え、俵号器
は入力するｎ−１ビット符号を該符号変換手段に対応し
て別途設定したｎヒツトに変換する符号逆変換手段、ス
テップ発生手段および積分手段を具備し、符号器は入力
信号を演η一手段、量子化手段を経由してその出力符号
を符号変換手段に入力してｎ −】ビット符号を出力せ
しめ、後号器はｎ −１ビット符号を符号逆変換手段に
よりｎビット符号に変換し私分手段をして復号信号を出
力せしめることを特徴とするデルタ変調用符号変換方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13829183A JPS6030219A (ja) | 1983-07-28 | 1983-07-28 | デルタ変調用符号変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13829183A JPS6030219A (ja) | 1983-07-28 | 1983-07-28 | デルタ変調用符号変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6030219A true JPS6030219A (ja) | 1985-02-15 |
Family
ID=15218452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13829183A Pending JPS6030219A (ja) | 1983-07-28 | 1983-07-28 | デルタ変調用符号変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030219A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145700A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | 適応形デルタ変調符号化装置 |
-
1983
- 1983-07-28 JP JP13829183A patent/JPS6030219A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145700A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | 適応形デルタ変調符号化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3707680A (en) | Digital differential pulse code modulation system | |
| AU611443B2 (en) | Apparatus for digital signal | |
| JP2796673B2 (ja) | ディジタル・コード化方法 | |
| US4633483A (en) | Near-instantaneous companding PCM involving accumulation of less significant bits removed from original data | |
| US5594443A (en) | D/A converter noise reduction system | |
| Boddie et al. | Digital signal processor: Adaptive differential pulse-code-modulation coding | |
| JPS6030219A (ja) | デルタ変調用符号変換方式 | |
| JP3081047B2 (ja) | デジタル信号のデータ流中の直流電圧成分低減のためのコード化方法 | |
| JP2810252B2 (ja) | 音声再生装置 | |
| JPH0229255B2 (ja) | Shingodensohoshiki | |
| JP2785822B2 (ja) | テレビジョン信号の高能率符号化装置及び復号装置 | |
| JPH08181617A (ja) | ディジタル信号伝送装置 | |
| JPS62183627A (ja) | デジタルデ−タの処理方式 | |
| JP2652371B2 (ja) | 音声符号化方法 | |
| JPH0414529B2 (ja) | ||
| JPS5866440A (ja) | 波形符号化方式 | |
| JP2521052B2 (ja) | 音声符号化方式 | |
| JPH01208029A (ja) | 符号器及び復号器 | |
| JP2810362B2 (ja) | 画像情報信号符号化装置 | |
| JPH036923A (ja) | データ伝送装置 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPS59131246A (ja) | 符号方式 | |
| JPS6318728A (ja) | 音声符号化方式 | |
| JPH0229254B2 (ja) | Shingodensohoshiki | |
| JPS62159198A (ja) | 音声合成方式 |