KR950022164A - 데이타 변환기 - Google Patents
데이타 변환기 Download PDFInfo
- Publication number
- KR950022164A KR950022164A KR1019940034335A KR19940034335A KR950022164A KR 950022164 A KR950022164 A KR 950022164A KR 1019940034335 A KR1019940034335 A KR 1019940034335A KR 19940034335 A KR19940034335 A KR 19940034335A KR 950022164 A KR950022164 A KR 950022164A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- speed
- digital signal
- signal sample
- register
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/001—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used
- H03M7/005—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0671—Cascaded integrator-comb [CIC] filters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명에 따르면, 샘플링 속도를 변환하는 데이타 변환기(720, 84, 78, 352, 356)가 기술된다. 이 변환기는 클럭 신호 (CKOS, CKL1, CPD 또는 CPI), 분주된 클럭 신호(CKM1, CKL1,CKL2,CPDM2, 또는 CPIL3)및 제1속도에서의 제1디지탈 신호 샘플을 수신한다. 이 변환기는 제1디지탈 신호 샘플을 제2속도에서의 제2 디지탈 신호 샘플로 변환한다. 상기 제1속도와 상기 제2속도와의 비는 제1변환 속도 계수로서 정의된다. 제1프로그램 가능 카운터(24,74,76,351,357)는 상기 클럭 신호를 수신하고 상기 클럭 신호를 분주하여 상기 분주된 클럭 신호를 발생한다.상기 제1프로그램 가능 카운터는 상기 제1 변환 속도 계수를 선택적으로 결정하는데 프로그램가능하다.
다른실시예에 있어서, 제2데이타 변환기(352)는 다른 상태의 샘플링 속도 변환을 제공한다. 상기 제2 데이타 변환기(352)는 상기 분주된 클럭 신호, 이차적으로 분주된 클럭 신호 및 제2 디지탈 신호 샘플을 상기 제2 디지탈 신호 샘플을 제3속도에서의 디지탈 신호 샘플로 변환한다. 상기 제2속도와 상기 제3속도와의 비는 제2변환속도 계수로서 정의된다. 제2프로그램 가능 카운터(351)는 상기 분주된 클럭 신호를 수신하여 디를 분주하여 상기 이차적으로 분주된 클럭 신호를 발생한다. 상기 제2프로그램가능 카운터(351)는 상기 제2 변환 속도 계수를 선택적으로 결정하는데 프로그램가능하다.
*선택도:제1도
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 데이타 변환기의 블록도.
제2도는 제1도에 도시된 데이타 변환기 일부의 블록도.
Claims (18)
- 클럭 신호 (CKOS, CKL1, CPD 또는 CPI), 분주된 클럭 신호(CKM1, CKL1,CKL2,CPDM2, 또는 CPIL3)및 제1속도에서의 제1디지탈 신호 샘플을 수신(720, 84, 78, 352, 356), 상기 제1디지탈 신호 샘플을 제2속도에서의 제2 디지탈 신호 샘플로 변환하는(720, 84 또는 78) 제1 변환기를 포함하며, 상기 제1속도 대상기 제2속도의 비는 제1 변환 속도 계수인, 샘플링 속도를 변환하는 데이타 변환기에 있어서, 상기 클럭 신호(CKOS, CKL1, CPD 또는 CPI)를 수신하고, 상기 클럭 신호를 분주하여, 상기 분주된 클럭신호(CKM1, CKL1, CKL2, 또는 CPIL3)를 발생하며 상기 제1변환 속도 계수를 선택적으로 결정하는데 프로그램 가능한 제1프로그램가능 카운터(24,74,76,351,357)를 포함하는 데이타 변환기.
- 제1항에 있어서, 상기 제1속도는 상기 제2속도보다 커서 추림이 되는 샘플링 속도를 변환시키는 데이타 변환기.
- 제1항에 있어서, 상기 제1속도는 상기 제2속도보다 낮아서 보간이 되는 샘플링 속도 변환을 일으키는 데이타 변환기.
- 제1항에 있어서, 분주된 클럭 신호, 이차적으로 분주된 클럭 신호 및 상기 제2속도에서의 제2디지탈 신호샘플을 수신하고 상기 제2디지탈 신호 샘플을 제3속도의 제3디지탈 신호 샘플로 변환하는 제2변환기(352,78또는 84)와, 상기 제2속도 대 상기 제3속도와의 비는 제2변환 속도 계수이며, 상기 분주된 클럭 신호를 수신하고 상기 분주된 클럭 신호를 분주하여 상기 이차적으로 분주된 클럭 신호를 발생하며 상기 제2변환 속도 계수를 선택적으로 결정하는데 프로그램가능한 제2프로그램가능 카운터(351,76,357)를 포함하는 데이타 변환기.
- 제4항에 있어서, 상기 제3속도는 상기 제2속도보다 커서, 추림이 되는 샘플링 속도 변환을 이루게하는 데이타 변환기.
- 제4항에 있어서, 상기 제3속도는 상기 제2속도보다 낮아서 보간이 되는 샘플링 속도 변환을 이루게하는 데이타 변환기
- 제4항에 있어서, 디지탈 처리기(50), 상기 디지탈 처리기(50)내 상기 제1및 제2변환기(352,356)중의 하나를 더 포함하므로써 상기 신호 변환단중의 적어도 하나가 상기 디지탈 처리기내에서 성취되는 데이타 변환기.
- 제7항에 있어서, 상기 디지탈 처리기에서 성취된 상기 샘플링 속도 변환은 보간인 데이타 변환기.
- 제7항에 있어서, 상기 디지탈 처리기에서 성취된 상기 샘플링 속도 변환은 추림인 데이타 변환기.
- 제7항에 있어서, 상기 제1 및 제2변환기 사이에 배치되어 있고 상기 제2속도에서의 제2디지탈 신호 샘플을 수신하고 상기 제2디지탈 신호 샘플을 일시적으로 저장하는 레지스터(44또는 64)를 더 포함함으로써 상기 제1및 제2변환기 사이에 버퍼를 제공하는 데이타 변환기.
- 제10항에 있어서, 상기 레지스터(44또는 64)는 선입 선출 레리스터인 데이타 변환기.
- 샘플링 속도를 변환하는 데이타 변환기에 있어서; 제1클럭 신호 (CKOS), 제1분주클럭신호(CKM1)및 제1속도에서의 제1디지탈 신호 샘플을 수신하고, 상기 제1디지탈 신호 샘플을 제2속도에서의 제2디지탈 신호샘플로 변환하는 제1변환기(720)와, 상기 제1클럭 신호(CKOS)를 수신하고, 상기 제1클럭 신호를 분주하여, 상기 제1분주 클럭 신호(CKM1)를 발생하며 상기 제1추림 계수를 선택적으로 결정하는데 프로그램가능한 제1프로그램가능 카운터(24)와; 디지탈 프로세서(50)를 포함하며, 상기 디지탈 프로세서는: 제2클럭 신호(CPD)제2클럭 신호 및 상기 제2속도에서의 제2디지탈 신호 샘플을 수신하고 상기 제2디지탈 신호 샘플을 제3속도에서의 제3디지탈 신호 샘플로 변환하는 제2변환기(352)와, 상기 제2속도 대 상기 제3속도와의 비는 제2추림 계수이며, 상기 제2클럭 신호(CPD)를 수신하고 상기 제2클럭 신호(CPD)를 분주하여 상기 제2클럭 신호(CPD)를 분주하여 상기 제2추림 계수를 선택적으로 결정하는데 프로그램가능한 제2프로그램가능 카운터(351)와; 제3클럭 신호(CPI)제3분주 클럭 신호(CPIL3)및 제4속도에서의 제4디지탈 신호 샘플을 수신하고 상기 제4디지탈 신호 샘플 을 제5속도의 제5디지탈 신호 샘플로 변환하는 제3변환기(356)와 상기 제4속도 대 상기 제5속도와의 비는 제1보간 계수이며; 상기 제3클럭 신호(CPI)를 수신하고 상기 제3클럭 신호(CPI)를 분주하여 상기 제3분주 클럭 신호(CPIL3)를 발생하며, 상기 제1보간 계수를 선택적으로 결정하는데 프로그램가능한 제3프로그램가능 카운터 (357)와; 제4클럭 신호(CKL1),제4분주 클럭 신호(CKL2)및 제5속도에서의 제5디지탈 신호 샘플을 수신하고, 상기 제5디지탈 신호 샘플을 제6속도에서의 제6디지탈 신호 샘플로 변환하는 제4변환기(78)와; 상기 제4클럭 신호(CKL1)를 수신하고, 상기 제4클럭 신호 (CKL1)분주하여, 상기 제4분주 클럭 신호 (CKL2)를 발생하며 상기 제2보간 계수를 선택적으로 결정하는데 프로그램 가능한 제4프로그램 가능 카운터(76)를 포함하는 데이타 변환기.
- 제12항에 있어서, 상기 제1 및 제2변환기(720및 352)사이에 배치되어 상기 제2속도에서의 제2디지탈 신호샘플을 수신하고 상기 제2디지탈 신호 샘플을 일신적으로 저장하는 레지스터(44)를 더 포함함으로써 상기 제1 및 제2변환기 사ㅣ에 버퍼를 제공하는 데이타 변환기.
- 제13항에 있어서,상기 레지스터(44)는 선입 선출 레지스터인 데이타 변환기.
- 제12항에 있어서, 상기 제3 및 제4변환기(356및 78)사이에 배치되어 사어기 제4속도에서의 제4디지탈 신호샘플을 수신하고 상기 제2 디지탈 신호 샘플을 일시적으로 저장하는 레지스터(64)를 더 포함함으로써 사어기 제3및 제4변환기 사이에 버퍼를 제공하는 데이타 변환기.
- 제15항에 있어서, 상기 레지스터(64)는 선입 선출 레지스터인 데이타 변환기.
- 제12항에 있어서, 상기 제1 및 제2변환기(720및 352)사이에 배치되어 상기 제2속도에서의 제2 디지탈 신호 샘플을 수신하고 상기 제2디지탈 신호 샘플을 일시적으로 저장하는 제1레지스터(44)와 ; 상기 제3 및 제4변환기(356및78)사이에 배치되어 사어기 제4속도에서의 제4디지탈 신호 샘플을 수신하고 상기 제4디지탈 신호 샘플을 일시적으로 저장하는 제2레지스터(64)를 더 포함함으로써 상기 제1 및 제2변환기 사이에는 상기 제1 버퍼가 제공되고 상기 제3 및 제4 변환기 사이에는 상기 제2 버퍼가 제공되는 데이타 변환기.
- 제17항에 있어서, 상기 제1레지스터(44)와 상기 제2레지스터(64)중의 하나는 선입 선출 레지스터인 데이타 변환기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/168,437 | 1993-12-16 | ||
US08/168,437 US5457456A (en) | 1993-12-16 | 1993-12-16 | Data converter with programmable decimation or interpolation factor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950022164A true KR950022164A (ko) | 1995-07-28 |
Family
ID=22611488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940034335A KR950022164A (ko) | 1993-12-16 | 1994-12-15 | 데이타 변환기 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5457456A (ko) |
EP (1) | EP0658979A3 (ko) |
JP (1) | JPH07202634A (ko) |
KR (1) | KR950022164A (ko) |
TW (1) | TW283284B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102428479B1 (ko) | 2021-11-12 | 2022-08-03 | 우진라페 주식회사 | 캐스타블 거푸집 시공용 분체 이송시스템 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5572608A (en) * | 1994-08-24 | 1996-11-05 | International Business Machines Corporation | Sinc filter in linear lumen space for scanner |
CA2160045C (en) * | 1994-10-13 | 1999-04-27 | Thad J. Genrich | Parallel cascaded integrator-comb filter |
JP3037582B2 (ja) * | 1995-04-12 | 2000-04-24 | シャープ株式会社 | デジタルデータのバッファリング装置 |
US5719571A (en) * | 1995-09-22 | 1998-02-17 | Sony Corporation | Sampling rate converting method and apparatus |
US5731769A (en) * | 1995-12-04 | 1998-03-24 | Motorola, Inc. | Multi-rate digital filter apparatus and method for sigma-delta conversion processes |
US5748126A (en) * | 1996-03-08 | 1998-05-05 | S3 Incorporated | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling |
US5880980A (en) * | 1996-09-30 | 1999-03-09 | Rockwell International Corporation | Distributed decimation sample rate conversion |
US6061410A (en) * | 1997-02-27 | 2000-05-09 | Advanced Micro Devices | Frequency ratio estimation arrangement and method thereof |
US6005901A (en) * | 1997-02-27 | 1999-12-21 | Advanced Micro Devices | Arrangement for asynchronous decimation using a frequency ratio estimator and method thereof |
JP3087833B2 (ja) * | 1997-03-12 | 2000-09-11 | 日本電気株式会社 | サンプル周波数変換装置 |
US6084916A (en) * | 1997-07-14 | 2000-07-04 | Vlsi Technology, Inc. | Receiver sample rate frequency adjustment for sample rate conversion between asynchronous digital systems |
EP0905889B1 (en) * | 1997-09-30 | 2005-11-30 | Conexant Systems, Inc. | Distributed decimation sample rate conversion |
KR100251736B1 (ko) * | 1997-12-29 | 2000-04-15 | 윤종용 | 직렬 데이터의 전송속도 변환 장치 |
US6240132B1 (en) | 1998-02-03 | 2001-05-29 | Adtran, Inc. | Mechanism for interpolating among samples of received communication signal using asynchronous high speed clock which is a nominal multiple of recovered signalling baud rate |
US6232900B1 (en) | 1998-02-10 | 2001-05-15 | Lucent Technologies, Inc. | Second order digital filter requiring only one sigma delta modulator |
US6202198B1 (en) | 1998-04-21 | 2001-03-13 | Neoprobe Corporation | Programmable integrated analog input/output circuit with distributed matching memory array |
EP0998786A2 (en) | 1998-04-27 | 2000-05-10 | Koninklijke Philips Electronics N.V. | Sample rate converter using polynomial interpolation |
WO1999065147A1 (fr) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Convertisseur a/n, n/a a surechantillonnage |
US6281829B1 (en) * | 1998-08-28 | 2001-08-28 | Globespan, Inc. | Multi-mode analog front-end |
AU6275499A (en) * | 1999-09-29 | 2001-04-30 | Ohio State University Research Foundation, The | A programmable integrated analog input/output circuit with distributed matching memory array |
US6553087B1 (en) * | 2000-05-04 | 2003-04-22 | 2Wire, Inc. | Interpolating bandpass filter for packet-data receiver synchronization |
DE10024267A1 (de) * | 2000-05-17 | 2001-11-29 | Bosch Gmbh Robert | Rundfunkempfänger für den Empfang von digitalen Rundfunksignalen und Verfahren zum Empfang von digitalen Rundfunksignalen |
US20020126029A1 (en) * | 2001-03-08 | 2002-09-12 | Grale Trenton John | Programmable test modulator for selectively generating test signals of delta-sigma order N |
EP1512148A2 (en) | 2002-05-24 | 2005-03-09 | Koninklijke Philips Electronics N.V. | Semi-synchronous receiver and apparatus for reading information |
GB2391731A (en) * | 2002-08-07 | 2004-02-11 | Zarlink Semiconductor Ltd | Conversion circuit, tuner and demodulator |
US6965339B2 (en) * | 2004-04-07 | 2005-11-15 | Motorola, Inc. | Method and system for analog to digital conversion using digital pulse width modulation (PWM) |
DE102004024645B4 (de) * | 2004-05-18 | 2010-03-11 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Reduzierung der Signalbilder am Ausgang eines Digital-Analog-Umsetzers |
US7064685B1 (en) * | 2004-10-20 | 2006-06-20 | Altera Corporation | Data converter with reduced component count for padded-protocol interface |
US7250892B2 (en) * | 2005-09-06 | 2007-07-31 | Verigy (Singapore) Pte. Ltd. | Data converter with integrated MEMS resonator clock |
JP2009232426A (ja) * | 2008-03-25 | 2009-10-08 | Toshiba Corp | サンプルレート変換器及びこれを用いた受信機 |
JP5221446B2 (ja) * | 2009-05-19 | 2013-06-26 | 株式会社東芝 | 干渉除去装置および通信装置 |
US8085179B2 (en) * | 2010-02-27 | 2011-12-27 | Infineon Technologies Ag | Analog-to-digital converter |
US9898193B2 (en) * | 2012-01-23 | 2018-02-20 | Endrss + Hauser Gmbh + Co. Kg | Application-specific integrated circuit and measurement transmitter having such a circuit |
GB2524051A (en) * | 2014-03-12 | 2015-09-16 | Univ Ljubljana | Apparatus and method for filtering digital signals |
EP2966778B1 (en) * | 2014-07-11 | 2016-11-09 | The Swatch Group Research and Development Ltd. | Digital interpolator and method of interpolating |
US20160182015A1 (en) * | 2014-12-18 | 2016-06-23 | Vinay Gupta | Fractional and integer ratio polyphase interpolation filter |
CN110868260B (zh) * | 2018-08-27 | 2021-11-02 | 李锐洪 | 脉冲编码调制通带滤波器及获得多个滤波通带的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3171426D1 (en) * | 1980-11-26 | 1985-08-22 | Studer Willi Ag | Method and circuit for converting the sampling frequency of a series of samples avoiding conversion into a continuous signal |
US4460890A (en) * | 1982-01-21 | 1984-07-17 | Sony Corporation | Direct digital to digital sampling rate conversion, method and apparatus |
JPS5997218A (ja) * | 1982-11-26 | 1984-06-05 | Mitsubishi Electric Corp | デイジタル低域「ろ」 |
FR2636183B1 (fr) * | 1988-08-12 | 1990-10-12 | Thiriet Jean Yves | Filtre numerique a debit variable pour modulateur de phase |
EP0370473B1 (en) * | 1988-11-22 | 1996-02-28 | Yamaha Corporation | Digital filter |
US4996528A (en) * | 1989-10-30 | 1991-02-26 | Advanced Micro Devices, Inc. | Apparatus having shared modular architecture for decimation and interpolation |
JP3094419B2 (ja) * | 1990-02-19 | 2000-10-03 | ソニー株式会社 | サンプリングレート変換装置 |
JP3190080B2 (ja) * | 1990-11-30 | 2001-07-16 | 株式会社東芝 | サンプリング周波数変換装置 |
US5144308A (en) * | 1991-05-21 | 1992-09-01 | At&T Bell Laboratories | Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither |
US5113189A (en) * | 1991-06-21 | 1992-05-12 | Motorola, Inc. | Frequency translating coherent analog to digital conversion system for modulated signals |
-
1993
- 1993-12-16 US US08/168,437 patent/US5457456A/en not_active Expired - Lifetime
- 1993-12-28 TW TW082111083A patent/TW283284B/zh not_active IP Right Cessation
-
1994
- 1994-12-05 EP EP94308996A patent/EP0658979A3/en not_active Withdrawn
- 1994-12-15 JP JP6311066A patent/JPH07202634A/ja active Pending
- 1994-12-15 KR KR1019940034335A patent/KR950022164A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102428479B1 (ko) | 2021-11-12 | 2022-08-03 | 우진라페 주식회사 | 캐스타블 거푸집 시공용 분체 이송시스템 |
Also Published As
Publication number | Publication date |
---|---|
JPH07202634A (ja) | 1995-08-04 |
US5457456A (en) | 1995-10-10 |
EP0658979A3 (en) | 1996-06-26 |
EP0658979A2 (en) | 1995-06-21 |
TW283284B (ko) | 1996-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950022164A (ko) | 데이타 변환기 | |
KR101472822B1 (ko) | 샘플 레이트 변환 시스템에서의 보간계수 계산 방법 및 장치 | |
KR920702085A (ko) | 샘플링 레이트 변환장치 | |
EP0388215A3 (en) | Dynamically variable digital delay | |
EP0843503A3 (en) | Circuit for obtaining a surround sound effect | |
US5644677A (en) | Signal processing system for performing real-time pitch shifting and method therefor | |
KR900014984A (ko) | 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법 | |
KR950022165A (ko) | 데이타 변환장치 | |
KR900015447A (ko) | 샘플링레이트 변환장치 | |
JPS63318811A (ja) | ディジタルフィルタ装置 | |
JP2625622B2 (ja) | 信号プロセッサ及びアナログ信号を変換するための方法 | |
KR920007360A (ko) | 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법 | |
KR940703634A (ko) | 디지탈 이상(移相)장치(digital phase shifter) | |
WO2000000893A3 (en) | Memory arrangement based on rate conversion | |
TW267228B (en) | Data sample series access apparatus | |
KR850007175A (ko) | Pcm부호 복호기 | |
WO2002050656A3 (en) | Apparatus and method for generating fifo fullness indicator signals | |
WO2004055983A8 (en) | Digital sampling frequency converter | |
KR970013988A (ko) | 디지탈 에코 프로세서 | |
KR930009259A (ko) | 리니어 보간(補間)회로 | |
JP2628506B2 (ja) | ディジタルフィルタ | |
SU434328A1 (ru) | УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЧАСТОТЫ В п-РАЗРЯДНЫЙ КОД | |
SU1767698A1 (ru) | Устройство дл кодировани звуковых сигналов в частотной области | |
SU1425712A1 (ru) | Цифровой интерпол тор | |
JPS5545203A (en) | Interpolation receiving unit for voice instantaneous break |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |